WO2004088906A1 - ターボ復号器及びターボ復号方法 - Google Patents

ターボ復号器及びターボ復号方法 Download PDF

Info

Publication number
WO2004088906A1
WO2004088906A1 PCT/JP2004/002486 JP2004002486W WO2004088906A1 WO 2004088906 A1 WO2004088906 A1 WO 2004088906A1 JP 2004002486 W JP2004002486 W JP 2004002486W WO 2004088906 A1 WO2004088906 A1 WO 2004088906A1
Authority
WO
WIPO (PCT)
Prior art keywords
decoding
decision data
soft decision
reception
turbo
Prior art date
Application number
PCT/JP2004/002486
Other languages
English (en)
French (fr)
Inventor
Hiroyuki Shiozawa
Yasuhiro Takesue
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003096493A external-priority patent/JP2004304620A/ja
Priority claimed from JP2003168306A external-priority patent/JP2005006118A/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Publication of WO2004088906A1 publication Critical patent/WO2004088906A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation

Definitions

  • the present invention relates to a turbo decoder and a turbo decoding method, and more particularly to a turbo decoder and a turbo decoding method suitable for use in a base station apparatus receiving signals in a plurality of reception systems.
  • a first object of the present invention is to provide a turbo decoder and a turbo decoding method for decoding a plurality of received signals with a small amount of operation to improve reception characteristics.
  • the number of times that the reception signal with poor reception condition is repeatedly decoded is greater than the number of times that the reception signal with good reception condition is repeatedly decoded. It is achieved by
  • a second object of the present invention is to provide a turbo decoding device and a turbo decoding method capable of speeding up processing.
  • the purpose is to read out the soft decision data stored in the memory and repeat the decoding process n times, after the n-th decoding process is started and before the n-th decoding process is finished.
  • the soft decision data to be decoded next n times is stored in the memory, and the decoding process of the next soft decision data is started immediately after the n-th decoding process is finished.
  • FIG. 1 is a block diagram showing the configuration of the communication apparatus according to Embodiment 1 of the present invention
  • FIG. 2 is a flow diagram showing an example of the operation of the turbo decoder according to the present embodiment
  • FIG. 4 is a block diagram showing the configuration of a turbo decoding device according to Embodiment 2 of the present invention.
  • FIG. 5 is a block diagram showing a configuration of a turbo decoding unit according to Embodiment 2 of the present invention
  • FIG. 6 is a view showing a memory map of a soft decision data memory unit according to Embodiment 2 of the present invention.
  • FIG. 7 is a diagram showing an operation of a tap-to-point decoding apparatus according to Embodiment 2 of the present invention
  • FIG. 8 is a diagram showing an operation of a turbo decoding apparatus according to Embodiment 2 of the present invention.
  • Fig. 9 is a block diagram showing a configuration of a turbo decoding device according to a third embodiment of the present invention.
  • FIG. 10 is a diagram showing a memory map of a soft decision data memory unit according to a third embodiment of the present invention.
  • FIG. 11 is a block diagram showing a configuration of a turbo decoding device according to Embodiment 4 of the present invention.
  • FIG. 12 is a diagram showing a memory map of a data memory unit according to a fourth embodiment of the present invention.
  • FIG. 13 is a block diagram showing the configuration of a turbo decoding unit according to Embodiment 5 of the present invention.
  • FIG. 14 is a flowchart showing the operation of the turbo decoding device according to the fifth embodiment of the present invention.
  • FIG. 15 is a block diagram showing an operation of the tag decoding device according to the fifth embodiment of the present invention.
  • FIG. 16 is a block diagram showing a configuration of a wireless reception device according to Embodiment 5 of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION '
  • the radio base station has to process received data of multiple users. Therefore, the radio base station needs to perform decoding processing of multiple users in one unit time in one device. For example, if turbo decoding can be repeatedly performed up to six times per channel (channel) within a predetermined time within one device and decoding for 20 channels can be performed, this device can perform a total of 120 times. (2 0 ch X 6 times) The number of iterations of turbo decoding can be allowed.
  • the gist of the present invention is a turbo decoder that repeatedly decodes signals received by a plurality of reception systems by turbo decoding etc. This is more than the number of times of iterative decoding.
  • FIG. 1 is a block diagram showing a configuration of a communication apparatus according to Embodiment 1 of the present invention.
  • the communication apparatus 100 shown in FIG. 1 mainly includes a receiver 1 0 1 1 to 1 1 0 1 11, an input 1 102, a turbo decoder 1 0 3, and an output 1 0 4. Be done.
  • the turbo decoding unit 103 mainly comprises a turbo decoder 111, a repetition number setting unit 112, a block error rate measuring unit 113, and a measurement time control unit 114. Will be
  • the receiving unit 1 0 1-1 to 1 0 1-n converts the received signal of each channel received to a base band frequency, and demodulates it, and demodulates the received signal to the input unit 1 0 2 Output.
  • the input unit 102 sequentially outputs the reception signals output from the receiving unit 101-1 to 1 01-n power to the turbo decoding unit 103.
  • Turbo decoding section 103 repeatedly decodes the reception signal of each channel (reception channel).
  • the turbo decoding unit 103 compares the reception state on a channel basis from the result of decoding the reception signal first, and repeatedly decodes the reception signal of a channel in a poor reception state as the reception signal of a channel in a good reception state. Set more than the number of times to decode repeatedly.
  • An output unit 104 receives the data decoded by the turbo decoding unit 1 0 3 Output the signal as different output for each channel.
  • the communication apparatus 100 sets the number of repetitions corresponding to the reception state of each channel, and repeatedly decodes the received signal with the number of repetitions.
  • the internal configuration of the one-port decoding unit 103 will be described.
  • the turbo decoder 1 1 1 repeatedly decodes the received signal output from the input 1 0 2 2 0 2 0 0 0 2 0 0 0 2 0 0 0 0 0 0 0 0 0 0 0 0 Output to 4.
  • the repetition number setting unit 1 1 2 Based on the block error rate measured by the block error rate measuring unit 1 1 3, the repetition number setting unit 1 1 2 performs more repetitions on the received signal of the channel with a lower error rate than the received signal of the high error rate channel. An instruction to perform iterative decoding by number is output to the turbo decoder 1 1 1.
  • the number-of-repetitions setting unit 112 sums up the number of times the received signals of all channels are repeatedly decoded within a predetermined time, and determines whether the total number is within the processing capability of the turbo decoder 11 1. Do. Then, if the total number of times exceeds the processing capability of the tarpo decoder 111, the repetition number setting unit 112 reduces the number of repetitions. For example, the number-of-repetitions setting unit 1 12 reduces the number of repetitions in order from the channel with the highest number of repetitions, and sets the total number to within the processing capability of the turbo decoder 1 1 1.
  • the block error rate measuring unit 1 1 3 outputs a block error rate obtained by measuring an error occurring in the received signal decoded at a predetermined time to the repetition number setting unit 1 1 2 and the measurement time control unit 1 1 4 Do. Also, the block error rate measurement unit 1 13 measures the block error rate of the reception signal of each channel ⁇ ′ in the measurement time unit instructed by the measurement time control unit 1 14.
  • the measurement time control unit 1 1 4 Based on the block error rate measured by the block error rate measurement unit 1 1 3, the measurement time control unit 1 1 4 measures the reception signal of the channel with a higher error rate than the measurement time of the reception signal of the low error rate channel. Long time To the block error rate measurement unit 113.
  • FIG. 2 is a flow chart showing an example of the operation of the turbo decoder according to the present embodiment.
  • ST 201 input information is acquired.
  • ST 202 in the number-of-repetitions setting unit 112, L o o p indicating the number of repetitions of decoding is set to an initial value a.
  • the received signal is repeatedly decoded the number of times indicated by Lo o p.
  • block error rate measuring section 1 1 3 measures the block error rate (BLER) of the decoded received signal.
  • measurement time control section 114 determines whether or not the block error rate (BLER) of the received signal is greater than or equal to a predetermined value (X). If the block error rate (BLER) of the received signal is greater than or equal to the predetermined value (X), the process proceeds to ST 208, and if the block error rate (BLER) of the received signal is less than the predetermined value (X), ST 206 Go to
  • the measurement time control unit 114 outputs an instruction to increase the block error rate measurement time to the block error rate measurement unit 113.
  • the number-of-repetitions setting section 112 subtracts one from the number of iterations of the reception signal of this channel, and proceeds to ST 211.
  • the measurement time control unit 114 determines whether the block error rate (BLER) of the received signal is greater than or equal to a predetermined value (Y). If the block error rate (BLER) of the received signal is greater than or equal to the predetermined value (Y), the process proceeds to ST 209, and if the block error rate (BLER) of the received signal is less than the predetermined value (Y), ST 21 Go to 1.
  • the measurement time control unit 114 outputs an instruction to shorten the block error rate measurement time to the block error rate measurement unit 1 1 3.
  • the number-of-repetitions setting section 12 adds 1 to the number of iterations of the received signal of this channel, and the process goes to ST 211.
  • the number-of-repetitions setting unit 112 replaces a part (b) of the number of iterations of iterative decoding of another channel with a low block error rate with the number of iterations of this channel.
  • the number-of-times-of-repetitions setting section 112 sets a part (b) of the numbers of iterations of other channels to the number of iterations of this channel (a), and ends and repeats the iteration of the next channel. Set the number of times.
  • the predetermined value (X) and the predetermined value (Y) may be the same value or different values.
  • FIG. 4 is a diagram showing an example of the threshold value of the communication apparatus of the present embodiment. The vertical axis shows the block error rate. In FIG. 4, the predetermined value (X) is an example smaller than the predetermined value (Y).
  • the repetition number setting unit 1 1 2 outputs an instruction to reduce the number of repetitions. If the block error rate force is larger than a predetermined value (X) and smaller than a predetermined value (Y), the repetition number setting unit 112 does not instruct to change the number of repetitions. If the block error rate is greater than the predetermined value (Y), the repeat number setting unit 112 outputs an instruction to increase the number of repetitions.
  • reception is performed by a plurality of reception systems.
  • a turbo decoder that iteratively decodes a signal by turbo decoding or the like, the number of times to repeatedly decode a received signal in a poor reception state is made larger than the number of times to repeatedly decode a received signal in a good reception state.
  • the received signal can be decoded to improve the reception characteristics.
  • the statistical multiplexing effect reduces the occurrence of cases where reception conditions of all reception systems are bad, and the number of reception systems with bad reception conditions and the number of reception systems with good reception conditions. Since there is no distortion in the distribution of the reception system, it is easy to divide the number of times of repeated decoding of the reception system with good reception condition into repeated decoding of the reception system.
  • the measurement time of the receiving system having a high error occurrence rate is set shorter than the measurement time of the receiving system having a low error occurrence rate.
  • any iterative decoding method may be applied as long as the iterative decoding method has different reception characteristics depending on the number of repetitions of decoding.
  • multiple communication devices can be provided, and physical channels can be rearranged between the communication devices.
  • the processing load of each communication device can be equalized by rearranging the physical channel assigned to each communication device.
  • FIG. 4 is a block diagram showing a configuration of a turbo decoding device according to Embodiment 2 of the present invention.
  • the same components as in FIG. 1 will be assigned the same reference numerals as in FIG. 1 and detailed explanations thereof will be omitted.
  • Turbo decoder 300 is a DSP (Digital signal) It comprises a processor unit and a turbo unit.
  • the DSP unit comprises a DSP control unit 301, a DSP memory unit 302, and a DSP memory unit 303.
  • the turbo unit includes a soft decision data memory unit 304, a hard decision data memory unit 305, a soft decision data holding memory unit 306, a turbo decoding unit 307, and a turbo control unit 308.
  • the DSP control unit 301 controls to output the soft decision data stored in the DSP memory unit 302 to the DSP memory unit 302 when the notice decoding completion interrupt signal is input from the turbo control unit 308. . Further, when the decoding completion interrupt signal is input from the turbo control unit 308, the DSP control unit 301 controls the DSP memory unit 303 to read hard decision data from the hard decision data memory unit 305. . Also, when it is time to start the turbo decoding process, the DSP control section 301 outputs, to the turbo control section 308, a control signal instructing the start of the turbo decoding process.
  • the DSP memory unit 302 stores the soft decision data of each frame input from the input unit 102, and when instructed to output from the DSP control unit 301, the stored soft decision data is stored in the soft decision data memory. Output to section 304.
  • the soft decision data input to the DSP memory unit 302 is data for each frame.
  • the DSP memory unit 303 reads hard decision data from the hard decision data memory unit 305 according to an instruction from the DSP control unit 301, stores it, and receives hard decision data stored at a predetermined timing after turbo decoding processing. Output to the output unit 104 as a signal.
  • the soft decision data memory unit 304 which is a soft decision data storage unit, stores the soft decision data input from the DSP memory unit 302, and performs decoding processing for the first to n ⁇ l th times (n is a natural number of 2 or more). It is output to the turbo decoding unit 307 at a predetermined timing in each process. Also, the soft decision data memory unit 304 is a soft-decision process currently being decoded by the instruction of the DSP control unit 301 at the time of the n-th decoding process. Before the n-th decoding process of the constant data is finished, the soft decision data of the frame following the frame of the soft decision data currently being decoded and which is to be decoded next by n times is the DSP Input from the memory section 302.
  • the hard decision data memory unit 305 stores the hard decision data after completion of the turbo decoding process which has been repeated n times from the turbo decoding unit 3 07 and is stored in the DSP memory unit 3 0 3 Output.
  • the soft decision data holding memory unit 306 which is a saving soft decision data storage unit, uses the soft decision to be used for the nth decoding process input from the tarpo decoding unit 300 before the nth decoding process is started. Store data Then, the soft decision data holding memory unit 306 outputs the stored soft decision data to the turbo decoding unit 3 07 during the nth decoding process.
  • the turbo decoding unit 3 0 8 repeatedly decodes the reception signal of each channel (reception system) in the same manner as the turbo decoding unit 1 0 3.
  • This turbo decoding unit 3 08 compares the reception status on a channel basis from the result of decoding the reception signal first, and repeatedly decodes the reception signal of the channel with poor reception status as the reception signal of the channel with good reception status. Set more than the number of times to decode repeatedly.
  • the turbo decoding unit 3 07 which is the decoding means is a case where the start of the turbo point decoding process is instructed from the turbo control unit 3 0 8, and in the case of the first to n ⁇ 1 time decoding processes.
  • the soft decision data is read from the soft decision data memory 304 at each of the first to n-th decoding processes, and the read soft decision data is repeatedly decoded.
  • the turbo decoding unit 3 07 starts the n-th decoding process following the bow “I”.
  • the turbo decoding processing unit 107 reads soft decision data from the soft decision data memory unit 304 and writes the read soft decision data into the soft decision data holding memory unit 306 in the nth decoding process. .
  • the turbo decoding unit 3 07 reads the soft-decision data from the soft-decision data holding memory unit 300 and performs the n-th decoding process.
  • the One-po decoding unit 3 07 generates hard decision data by ending the n-th decoding process, and outputs the generated hard decision data to hard decision data memory unit 3 0 5.
  • the turbo decoding unit 3 0 7 outputs the prediction decoding completion signal to the turbo control unit 3 0 8, and the n-th decoding process is completed. In the case, it outputs a decoding completion signal.
  • the details of the turbo decoding unit 3 0 7 will be described later.
  • the turbo control unit 3 0 8 When the trailer decoding completion signal is input from the turbo decoding unit 3 0 7, the turbo control unit 3 0 8 that is the control means outputs a notification decoding completion interrupt signal to the DSP control unit 3 0 1, and the turbo decoding unit 3 0 1 When the decoding completion signal is input from 3 0 7, the decoding completion interrupt signal is output to DSP control section 3 0 1. Further, when the control signal is input from the DSP control unit 301, the turbo control unit 3008 outputs a control signal instructing start of the turbo decoding process to the turbo decoding unit 307. The turbo control unit 3008 controls the timing at which the soft decision data is read out from the soft decision data memory unit 304 and the soft decision data holding memory unit 306. Further, the turbo control unit 30 & sets the repetition decoding number of each channel based on the repetition number set by the repetition number setting unit 112.
  • FIG. 5 is a diagram showing a configuration of the tarpo decoding unit 3 07.
  • Decoding unit 4 2 0 has interleaver 4 0 2, delaying unit 4 0 3, delaying unit 4 0 4, adder 4 0 5, multiplier 4 0 6, delaying unit 4 0 7, SO VA processing unit 4 It consists of 0 8, an adder 4 0 9 and a ditherer 4 1 0 force.
  • the decoding unit 4 2 1 comprises an adder 4 1 2, a multiplier 4 1 3, a delay unit 4 1 4, an SO VA processing unit 4 1 5, an adder 4 1 6 and a CRC unit 4 1 7. Ru.
  • Fig. 5 shows the case of the coding rate 1/3, the soft decision data consists of three data of (Inl), (In2) and (In3).
  • the data output control unit 400 starts turbo decoding from the turbo control unit 300
  • soft decision data is read from soft decision data memory section 304
  • the read soft decision data (Inl) is output to interleaver 4 0 4 and adder 4 1 2
  • the soft decision data (In2) read from the soft decision data memory unit 304 is output to the SOVA processing unit 45
  • the soft decision data (In3) read from the soft decision data memory unit 304 is SO Output to VA processor 4 0 8
  • the data output control unit 400 receives the soft decision data memory unit before starting the nth decoding process.
  • the soft decision data (Inl), (In2) and (In3) are read from the block 304, and the soft decision data (Inl), (In2) and (In3) read are transferred to the soft decision data holding memory unit 306 Output.
  • the control signal indicating that the first decoding process is input to the data output control unit 400 is a notice decoding completion signal output from the turbo control unit 300.
  • the internal storage unit 401 stores the soft decision data (tmp2) input from the decoding number determination unit 418 described later.
  • the soft decision data (tmp2) input from the decoding number determination unit 418 described later.
  • Interleaver 402 rearranges the soft decision data (tmp2) input from internal storage unit 401 for each bit, and outputs the result to adder 405 and delay unit 403.
  • the interleaver 402 writes the soft decision data (tmp2) in the matrix table bit by bit and then reads out the soft decision data (tmp2) bit by bit by reading it from the direction perpendicular to the writing direction. Rearranges.
  • the delay unit 403 delays the soft decision data (tmp2) input from the interleaver 402 and outputs the delayed soft decision data to the dinninger 410. At this time, the delay unit 403 stores the order of writing and reading in the matrix-like table by the delay of the SO VA processing unit 400, and the delay unit 4 0 9 Write soft decision data (tmp2) to a matrix-like tape 'dinal leaver 4 1 0' while delaying soft decision data (tmp2) to match the input timing of soft decision data to be input to 1 0 Do.
  • the interleaver 404 rearranges the soft decision data (Inl) input from the data output control unit 400 0 bit by bit and outputs the result to the adder 4 0 5.
  • Adder 40 5 adds soft decision data (Inl) input from interleaver 4 • 4 to soft decision data (tmp 2) input from interleaver 4 0 2 to generate multiplier 4 0 6 and SO VA. (Soft-Output Viterbi Algorithm) Output to the processing unit 400.
  • the multiplier 406 multiplies the result of addition of the soft decision data (Inl) and (In3) input from the adder 405 by the Extra Value Scaling (EVS) coefficient, and outputs the result to the delay unit 407.
  • EVS Extra Value Scaling
  • the delay unit 4 0 7 delays the soft decision data input from the multiplier 4 0 6 and outputs it to the adder 4 0 9.
  • the delay unit 4 0 7 delays so as to match the input timing of the soft decision data input from the S 0 VA processing unit 4 0 8 to the adder 4 0 9.
  • the SO VA processing unit 4 0 8 uses the EVS coefficient to soft-add the result of addition of the soft decision data input from the adder 4 0 5 and the soft decision data (In 3) input from the data output control unit 4 0 0. Perform soft decision according to the output Viterbi algorithm and output the result of soft decision decoding to the adder 4 0 9.
  • the algorithm used in the SO VA processing unit 480 is not limited to the soft output Viterbi algorithm, and any soft output algorithm can be used.
  • the adder 4 0 9 adds the soft decision data input from the delay unit 4 0 7 and the soft decision data input from the S 0 VA processing unit 4 0 8, and outputs the result to the register leaver 4 1 0.
  • Din ter leaver 4 1 0 is the bit of the result of addition of soft decision data input from adder 4 0 9 and soft decision data (tmp 2) input from delay section 4 0 3
  • the sorted data is returned to the original array to generate soft decision data (Extrainl) and output to the internal storage unit 411.
  • the internal storage unit 41 1 stores the soft decision data (Extrainl) input from the Din-Ta-li-bar 410, and adds the soft decision data (Extrainl) stored at the timing instructed by the turbo control unit 308. Output to
  • Adder 412 adds the soft decision data (Inl) input from data output control unit 400 and the soft decision data (Extrainl) input from internal storage unit 411, and outputs the result to multiplier 413 and SOVA processing unit 415. .
  • the multiplier 413 multiplies the addition result input from the adder 412 by an EVS (Extra Value Scaling) coefficient, and outputs the result to the delay unit 414.
  • EVS Extra Value Scaling
  • the delay unit 414 delays the multiplication result input from the multiplier 413 and outputs the result to the adder 416.
  • the delay unit 414 delays so as to coincide with the input timing of the soft decision data input from the SOVA processing unit 415 to the adder 416.
  • the SOVA processing unit 415 performs soft decision on the soft decision data input result from the adder 412 and the soft decision data ( ⁇ 2) input from the data output control unit 400 according to the soft output Viterbi algorithm using the EVS coefficient.
  • the soft decision decoding result is output to the adder 416, the hard decision data memory unit 305 and the CRC unit 417.
  • the hard decision data output from the SOVA processing unit 415 to the hard decision data memory unit 305 is discarded when the n-th decoding process is not completed, and is discarded when the n-th decoding process is completed. It is output to the DSP memory unit 303 under the control of the DSP control unit 301.
  • the algorithm used in the SOVA processing unit 415 is not limited to the soft output Viterbi algorithm, and any soft output algorithm can be used.
  • the adder 416 adds the soft decision data input from the delay unit 414 and the soft decision data input from the SOVA processing unit 415 to generate soft decision data (tmp 2) and outputs the soft decision data to the decoding number decision unit 418.
  • the CRC unit 417 performs a cyclic redundancy check (CRC) on the soft decision data input from the SO VA processing unit 415 and outputs a CRC result.
  • the turbo decoder can perform error correction using this CRC result.
  • the CRC result output from the CRC unit 4 1 7 is omitted in FIG.
  • Decoding number determination unit 418 counts the number of times the soft decision data (tmp2) input from adder 416 is input, and when the count number reaches n-1, the turbo control completion signal is turbo controlled Output to section 3 0 8 In addition, when the number of counts reaches n, the number-of-decodings determination unit 4 18 outputs a decoding completion signal to the turbo control unit 3 0 8. When the number of times of decoding reaches n, the number-of-decodings determination unit 418 determines that the tare decoding process has ended, and outputs the hard decision data to the hard decision data memory unit 305. In addition, the decoding number determination unit 4 18 outputs the soft decision data (tmp 2) input from the adder 4 16 to the internal storage unit 4 0 1.
  • the process of outputting the soft decision data (tmp2) to the internal storage unit 4 0 1 by the decryption number determination unit 4 18 or the hard decision data output of the hard decision data memory unit 3 0 5 by the decryption number determination unit 4 1 8 The decryption process ends once due to the process. If the number of times of decoding does not reach n, the number-of-times-of-decoding determining unit 418 does not output anything to the hard decision data memory unit 305.
  • the turbo decoding unit 3 0 7 needs to read out the soft decision data (Inl) and the soft decision data (In 3) from the soft decision data memory unit 3 0 4 at the time of the decoding process in the decoding unit 4 20.
  • the decoding process in the decoding unit 421 it is necessary to read out the soft decision data (Inl) and the soft decision data (In2) from the soft decision data memory unit 304. Therefore, it is stored in soft decision data memory unit 304 until after the first decoding process in decoding unit 420 is started and the n — lth decoding process in decoding unit 421 is completed. Since the existing soft decision data is not moved to the soft decision data holding memory unit 306, new soft decision data can not be stored in the soft decision data memory unit 304.
  • FIG. Figure 6 shows the memory map of the soft decision data memory unit 304.
  • the soft decision data memory section 304 is an area # 501 for storing soft decision data (Inl), an area # 5002 for storing soft decision data (In2), and soft decision data.
  • Area for storing (In3) # 5 0 3 area for storing tail bits # 5 0 4, area for control register # 5 0 5, reserved area # 5 0 6 and area for interleave table # 5 0 It is divided into seven.
  • Region # 5 0 1 stores soft decision data (Inl) before soft decision.
  • Region # 5 0 2. stores soft decision data (In2) before soft decision.
  • Region # 5 0 3 stores soft decision data (In 3) before soft decision.
  • the soft decision data of the next frame which has not been subjected to the decoding process in the nth decoding process is stored in the areas # 501, # 502, and # 5503.
  • Region # 5 0 4 stores the tail bit.
  • the tail bits are 12 bits of data used in turbo decoding and are added to the end of the data.
  • the area # 505 is a control register for storing information on the number of repetitions, information on the number of bits after decoding, information on various parameters at the time of turbo decoding, and the like.
  • Area # 5 0 6 is a spare area.
  • Region # 5 0 7 is an address table for data rearrangement processing (interleave processing) in the tarpo decoding processing designated from D SP.
  • FIGS. 7 and 8 show the operation of the turbo decoding apparatus 300 until the hard decision data is obtained by repeatedly decoding one frame of soft decision data N 11 times.
  • the soft decision data N is written to the soft decision data memory unit 304 (state ST 601).
  • turbo decoding apparatus 300 repeatedly decodes soft decision data by repeating the decoding process (second mode) in decoding section 420 and the decoding process (first mode) in decoding section 421 (step ST602). .
  • the turbo control unit 308 determines whether or not the preliminary decoding completion signal notifying that the n-th first decoding process is finished has been input from the turbo decoding unit 307 (step ST 603).
  • the turbo decoding device 100 repeats the normal decoding process in which the second mode and the first mode are repeated.
  • turbo decoding unit 307 outputs a predicted decoding completion signal to the turbo control unit 308 (step ST 604), and the turbo control unit 308 completes the preliminary decoding.
  • the interrupt signal is output to DSP control section 301 (step ST 605).
  • turbo decoding unit 307 takes soft decision data N into soft decision data holding memory unit 306 by writing the soft decision data stored in soft decision data memory unit 304 into soft decision data holding memory unit 306. (Step ST6 06).
  • the turbo decoding unit 307 sets the soft decision data (Inl), (In3), (tmp2) in the internal storage unit 410 and the soft decision data holding memory unit 306 (step ST 607). Perform processing (step ST 608).
  • the turbo decoding unit 307 sets the soft decision data (Inl), (In2), (tmpl) in the internal storage unit 41 1 and the soft decision data holding memory unit 306. (Step ST 609), perform the processing of the first mode (step ST 610).
  • the DSP control unit 301 outputs soft decision data N + 1 of the frame following the frame of the soft decision data N to the DSP memory unit 302 when the notice decoding completion interrupt signal is input.
  • the soft decision data memory unit 304 stores the soft decision data (Inl) in the area # 501 and stores the soft decision data (In 2) in the area # 502 for the soft decision data N + 1. Store (In3) in area # 503.
  • soft decision data N + 1 is written to soft decision data memory section 304 (step ST61 1).
  • the turbo decoding unit 307 outputs a decoding completion signal to the turbo control unit 308 (step ST612), and the turbo control unit 308 generates a decoding completion interrupt signal as a DSP. Output to the control unit 301 (step ST613).
  • the turbo decoding unit 307 outputs the hard decision data generated by the decoding process n times to the hard decision data memory unit 305, and the DSP memory unit 303 reads the hard decision data N (step ST 614).
  • the turbo decoding unit 307 sends the hard decision data to the hard decision data memory unit 305. After output, the decoding process of soft decision data N + 1 can be started immediately.
  • the soft decision data of the next frame is stored in the soft decision data memory unit. Since the writing is performed, it is possible to perform the turbo decoding process of the soft decision data of the next frame immediately after the completion of the turbo decoding process of one frame, and to speed up the process. Further, according to the second embodiment, the soft decision data used for the nth decoding process and the soft decision data for the next frame are stored in different memories. Reading to the turbo decoding unit 307 and writing of the soft decision data of the next frame simultaneously The decoding process can be further speeded up.
  • FIG. 9 is a schematic diagram showing a configuration of a turbo decoding device 700 according to Embodiment 3 of the present invention.
  • the tarpo decoding apparatus 700 according to the third embodiment is the one in which the soft decision data holding memory unit 306 is deleted from the turbo decoding apparatus 300 according to the second embodiment shown in FIG.
  • the same components as in FIG. 4 will be assigned the same reference numerals and descriptions thereof will be omitted.
  • the turbo decoding unit 3007 according to the third embodiment has the same configuration as that of FIG. 5 except that there is no input / output from the soft decision holding memory unit 106 in the turbo decoding unit 300 shown in FIG. Therefore, the explanation is omitted.
  • the turbo decoding device 700 is composed of a DSP unit and a turbo unit. Further, the D SP section is composed of a D SP control section 301, a D SP memory section 302, and a D SP memory section 303.
  • the turbo unit is composed of a soft decision data memory unit 304, a hard decision data memory unit 305, a tapo decoding unit 307, and a turbo control unit 308.
  • the soft decision data memory unit 304 stores the soft decision data input from the DSP memory unit 302 and outputs the soft decision data to the turbo decoding unit 3 0 7 at a predetermined timing in each processing of n times of decoding processing. .
  • FIG. 10 shows a memory map of the soft decision data memory unit 304.
  • the soft decision data memory unit 304 has an area # 800 for storing soft decision data (Inl) to be decoded first, and soft decision data to be decoded first.
  • (In2) storage area # 8002 area soft decision data (In3) to be decoded first area is stored # 8003 area, soft decision data (Inl) to be decoded later area is stored # 8 0 4, area # 8 0 5 for storing soft decision data (In 2) to be decoded later, soft decision data (In 3) # 8 0 6 to be decoded later, tail bit It is divided into storage area # 504, control register area # 505, spare area # 506, and interleave table area # 507.
  • Areas # 801, # 802, # 803 (the first area) and areas # 804, # 805, # 806 (the second area) store soft decision data of different frames.
  • the areas # 504, # 505, # 506, and # 507 are the same as those in FIG.
  • the operation of the tarpo decoding apparatus 700 is the same as that of FIG. 7 except that the operation of step ST 606 for taking in the soft decision data N of FIG. 7 becomes unnecessary, and therefore the description thereof is omitted.
  • the soft decision data to be turbo-decoded next time after the n-th decoding process is started and before the n-th decoding process is finished is Since the data is written in the memory unit, it is possible to perform the turbo decoding process of the soft decision data of the next frame immediately after the turbo decoding process of one frame is completed, and the processing speed can be increased. Further, according to the third embodiment, since the soft decision data to be subjected to the turbo decoding process first and the soft decision data to be subjected to the second decoding process are divided into the same soft decision data memory unit and stored. Since the number of soft decision data memory sections can be minimized, the circuit scale can be reduced and the apparatus can be miniaturized.
  • FIG. 11 is a block diagram showing a configuration of a tarpo decoding apparatus 900 according to Embodiment 4 of the present invention.
  • the turbo decoding device 900 according to the fourth embodiment is the turbo decoding device 100 according to the second embodiment shown in FIG. 4 except that a data memory unit 901 is used instead of the soft decision data memory unit 304 and the hard decision data memory unit 305.
  • a data memory unit 901 is used instead of the soft decision data memory unit 304 and the hard decision data memory unit 305.
  • FIG. 11 parts that are the same as in FIG. 4 are given the same reference numerals, and descriptions thereof will be omitted.
  • the turbo decoding unit 307 according to the fourth embodiment has the same configuration as the turbo decoding unit 307 shown in FIG. 5, the description thereof will be omitted.
  • the turbo decoding device 900 is composed of a DSP part and a turbo part. Further, the DSP unit is composed of a 03? Control unit 301, a DSP memory unit 302, and a DSP memory unit 303.
  • the turbo unit includes a soft decision data holding memory unit 306, a turbo decoding unit 307, a turbo control unit 308, and a data memory unit 901.
  • the data memory unit 901 stores the soft decision data input from the DSP memory unit 302, and outputs the soft decision data to the turbo decoding unit 307 at a predetermined timing in each of the first to n-th decoding processes. Further, the data memory unit 901 stores the hard decision data after completion of the turbo decoding process which has been subjected to n iterative decoding processes input from the turbo decoding unit 307 and outputs the hard decision data to the DSP memory unit 303.
  • the operation of turbo decoding apparatus 900 is the same as in FIG. 7 and FIG.
  • FIG. 12 shows a memory map of the data memory unit 901.
  • the data memory unit 901 includes an area # 501 for storing soft decision data (Inl), an area # 502 for storing soft decision data (In2), and an area for storing soft decision data (In3). It is divided into # 503, an area # 504 for storing tail bits, an area # 505 for control registers, an area # 506 for spare areas, an area # 1001 for storing hard decision data, and an area # 507 for an interleave table.
  • area # 1001 hard decision data generated after being decoded 'n' times by the turbo decoding unit 307 is stored.
  • the areas # 501, # 502, # 503, # 504, # 505, # 506, and # 507 are the same as those in FIG.
  • the soft decision data and the hard decision data are stored separately in the same data memory unit.
  • the circuit size is small because the number can be minimized It is possible to reduce the size of the device.
  • FIG. 13 is a block diagram showing a configuration of a turbo decoding unit 1 100 according to Embodiment 5 of the present invention.
  • the turbo decoding unit 1 100 according to the fifth embodiment is the signal output unit 1 0 0 as shown in FIG. Add one.
  • the same components as in FIG. 5 will be assigned the same reference numerals and the explanation thereof will be omitted.
  • the configuration of the turbo decoding device is the same as that of FIG. 9 except that a turbo decoding unit 1 100 is provided instead of the turbo decoding unit 3 0 7, and the soft decision data memory unit 3 0 4
  • the memory map in this case is the same as in Figure 6, so its explanation is omitted.
  • the signal output unit 1 0 0 1 counts each time the soft decision data (Extrainl) is input from 1 D in 1 4 1 0, and when the count number becomes n, the data output control unit 4 0 0 When soft decision data (Inl) and soft decision data (In2) are input, a notice decoding completion signal indicating that the decoding processing of the decoding unit 420 is completed is output to the turbo control unit 308.
  • Decoding number determination unit 4 18 counts the number of times the soft decision data (tmp 2) input from adder 4 16 is input, and when the count number reaches n, the turbo control unit 3 0 Output to 8
  • the soft decision data N is written to the soft decision data memory section 304 (step ST 1 2 0 1).
  • the turbo decoding device 700 repeatedly decodes the soft decision data by repeating the decoding process (second mode) in the decoding unit 4 20 and the decoding process (first mode) in the decoding unit 4 2 1 Process (step ST 1 2 0 2).
  • the turbo control unit 3 0 8 receives the number of decodings input from the turbo decoding unit 3 0 7 From the information, it is determined whether the n-th first decoding process is completed (step ST1 203).
  • the turbo decoding device 700 repeats the normal decoding process in which the second mode and the first mode are repeated.
  • the tarpo decoding unit 307 determines that the soft decision data (Inl), (In3) and the n-th time (k-th time (k is k times n and a natural number
  • the soft decision data (tmp2) for which the decoding process of) is completed is set in the internal storage unit 410 and the soft decision data memory unit 304 (step ST 1204), and the second mode processing is performed (step ST 1205).
  • the tarpo decoding unit 307 transmits the soft decision data (Inl), (In2), (tmpl) to the internal storage unit 411 and the soft decision data holding memory unit 306. It is set to (step ST 1206), and the processing of the first mode is performed (step ST 1207).
  • soft decision data (Inl) and soft decision data (In2) used for the n-th decoding process are output from data output control section 400 and the first mode processing is started, and then the turbo decoding section
  • the 307 outputs a notice decoding completion signal to the turbo control unit 308 (step ST 1208), and the turbo control unit 308 outputs a notice decoding completion interrupt signal to the DSP control unit 301 (step ST 1209).
  • the DSP control unit 301 instructs the DSP memory unit 302 to output the soft decision data when the notice decoding completion interrupt signal is input, and the soft decision data memory unit 304 performs the soft decision.
  • Data (Inl) is stored in area # 501
  • soft decision data (In 2) is stored in area # 502
  • soft decision data (In 3) is stored in area # 503, so that soft decision data memory unit 304 is stored.
  • the soft decision data N + 1 is written (step ST 1210).
  • the turbo decoding unit 307 outputs a decoding completion signal to the turbo control unit 308 (step ST1211).
  • the control unit 3 8 outputs the decoding completion interrupt signal to the DSP control unit 3 0 1 (step ST 1 2 1 2).
  • the tag decoding unit 3 0 7 outputs the hard decision data generated by n times of decoding processing to the hard decision data memory unit 3 0 5, and the hard decision data memory unit 3 0 5 makes the hard decision data Load (step ST 1 2 1 3).
  • the soft decision data memory unit 3 0 4 is the same as that shown in FIG.
  • turbo decoding processing is performed next when the nth first mode processing is started and before the nth first mode processing is completed.
  • Soft-decision data is written in the soft-decision data memory unit, so that it is possible to perform turbo decoding of the soft-decision data of the next frame immediately after the turbo decoding process of one frame is completed.
  • the soft decision data to be turbo decoded first and the soft decision data to be decoded next are stored in the same soft decision data memory unit. There is no need to divide and store data separately, so the capacity of the soft decision data memory unit can be small, the circuit scale can be reduced, the device can be miniaturized, and an inexpensive soft decision data memory unit is used. be able to.
  • the soft decision to be performed n times next is performed.
  • the decision was made to store data N + 1 in soft decision data memory section 3 1 Not limited to this, at the timing when the first or n-2nd etc. n-1 -th previous decoding process is finished
  • the determination data N + 1 may be stored in the soft determination data memory unit 304.
  • the soft decision data N may be stored in the soft decision data holding memory 306 before the soft decision data N + 1 is written to the soft decision data memory 304.
  • the soft decision data of each frame is repeatedly decoded n times.
  • the present invention is not limited to this. It may be decrypted once.
  • the coding rate of the soft decision data is reduced to one third in Embodiments 2 to 5 above, the present invention is not limited to this and any coding rate can be selected.
  • the tarpo decoder according to any one of the above-described second to fifth embodiments can be applied instead of the turbo decoder 1305.
  • the turbo decoding device according to any one of the above-described embodiments 2 to 5 to the wireless receiver 1 300 in FIG. 16 the effects described in the embodiments 2 to 5 can be obtained. It is possible to provide a wireless receiver that plays In this case, the soft decision data is input from the demodulation unit 1304 to the DSP memory unit 302.
  • the turbo decoding device can be applied to a base station apparatus or a communication terminal apparatus.
  • the computer program causes the computer program to execute the processing procedure in the turbo decoding devices of the second to fifth embodiments, and the computer program causes the processing procedure in the turbo decoding device of the second to fifth embodiments to be executed.
  • a computer program that can be stored in a recording medium such as a CD-ROM or a DVD, and causes the turbo decoding device of the above-described embodiments 2 to 5 to execute the processing procedure is transmitted via a telecommunication line. It may be made to be executed at the transmission destination.
  • the present invention is not limited to the above embodiment, and can be implemented with various modifications.
  • the above embodiment describes the case of performing as a turbo decoder device, the present invention is not limited to this, and it is also possible to perform this turbo decoding method as software.
  • a program for executing the terpo decoding method may be stored in advance in a ROM (Read Only Memory), and the program may be operated by a CPU (Central Processor Unit).
  • a program for executing the above tarpo decoding method is stored in a computer readable storage medium, the program stored in the storage medium is recorded in a RAM (Random Access Memory) of the computer, and the computer is executed according to the program. It may be operated.
  • a evening signal decoder that repeatedly decodes signals received in a plurality of reception systems by means of evening signal decoding etc.
  • the reception characteristic is improved by decoding a plurality of reception signals with a small amount of operation by setting the number of times to repeatedly decode a reception signal with poor reception condition more than the number of repetitions to decode a reception signal with good reception condition. Can.
  • the present invention is suitable for use in a wireless communication device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

受信部101−1~101−nは、受信した各チャネルの受信信号をそれぞれベースバンド周波数に変換、及び復調する。入力部102は、受信部101−1~101−nから出力された受信信号を順にターボ復号部103に出力する。ターボ復号部103は、各チャネル(受信系統)の受信信号を繰り返し復号する。このターボ復号部103は、受信信号を先に復号した結果からチャネル単位で受信状態を比較し、受信状態の悪いチャネルの受信信号を繰り返し復号する回数を、受信状態の良いチャネルの受信信号を繰り返し復号する回数より多く設定する。出力部104は、ターボ復号部103において復号された受信信号をチャネル別に異なる出力として出力する。

Description

ターボ復号器及びターボ復号方法
技術分野
本発明は、 ターボ復号器及びターボ復号方法に関し、 特に複数の受信系統で 信号を受信する基地局装置に用い明て好適なターボ復号器及びターボ復号方法に 関する。 書
背景技術
携帯電話システム等のディジタル移動体通信分野では、 通信中の誤り発生の 検出及び誤り訂正を行い、 通信の信頼性を向上することが要求される。 この誤 り検出及び誤り訂正のために、 誤り訂正符号が利用される。 高い誤り訂正能力 を有する誤り訂正符号の一つとしてターボ符号が知られている。 ターボ符号で 符号化した信号を復号する場合、 訂正率を高めるためのアルゴリズムの一つと して復号結果の信頼度を算出し、 信頼度結果を用いて再度復号を行う方法が知 られている (例えば特開 2 0 0 1— 1 8 6 0 2 4号公報、 特開平 6— 1 5 2 5 4 6号公報) 。
しかしながら、信頼度の算出するために、復号を複数回実行する必要がある。 また、復号繰り返し回数が少ない場合、受信特性が劣化するという問題がある。 すべてのユーザの受信特性が良化するような復号繰り返し回数を許容するには、 高い演算量と高い消費電力が要求されるという問題がある。
このように、 従来の装置においては、 複数の受信信号を復号して受信特性を 良化するために演算量が増大するという問題がある。
発明の開示 本発明の第 1目的は、 少ない演算量で複数の受信信号を復号して受信特性を 良化するターボ復号器及びターボ復号方法を提供することである。
この目的は、 複数の受信系統で受信した信号をターポ復号等で繰り返し復号 するターボ復号器において、 受信状態が悪い受信信号を繰り返し復号する回数 を受信状態が良い受信信号を繰り返し復号する回数より多くすることにより達 成される。
本発明の第 2目的は、 処理の高速化を図ることができるターボ復号装置及び タ一ボ復号方法を提供することである。
この目的は、 メモリに記憶されている軟判定データを読み出して n回の復号 処理を繰り返すターボ復号器において、 n回目の復号処理が開始された後でか つ n回目の復号処理が終了する前に、 次に n回復号処理される軟判定データを メモリに記憶させ、 n回目の復号処理が終了した後に直ちに次の軟判定データ の復号処理を開始することにより達成される。 図面の簡単な説明
図 1は、 本発明の実施の形態 1に係る通信装置の構成を示すプロック図、 図 2は、 本実施の形態のターボ復号器の動作の一例を示すフロー図、 図 3は、 本実施の形態の通信装置のしきい値の一例を示す図、
図 4は、 本発明の実施の形態 2に係るターボ復号装置の構成を示すプロック 図、
図 5は、本発明の実施の形態 2に係るターボ復号部の構成を示すプロック図、 図 6は、 本発明の実施の形態 2に係る軟判定データメモリ部のメモリマップ を示す図、
図 7は、本発明の実施の形態 2に係るタ一ポ復号装置の動作を示すフ口一図、 図 8は、本発明の実施の形態 2に係るターボ復号装置の動作を示すフ口一図、 図 9は、 本発明の実施の形態 3に係るターボ復号装置の構成を示すプロック 図、
図 1 0は、 本発明の実施の形態 3に係る軟判定データメモリ部のメモリマツ プを示す図、
図 1 1は、 本発明の実施の形態 4に係るターボ復号装置の構成を示すプロッ ク図、
図 1 2は、 本発明の実施の形態 4に係るデータメモリ部のメモリマップを示 す図、
図 1 3は、 本発明の実施の形態 5に係るターボ復号部の構成を示すプロック 図、
図 1 4は、 本発明の実施の形態 5に係るターボ復号装置の動作を示すフロ、 図、 及び、
図 1 5は、 本発明の実施の形態 5に係るタ一ボ復号装置の動作を示すフ口一 図、
図 1 6は、 本発明の実施の形態 5に係る無線受信装置の構成を示すプロック 図である。 発明を実施するための最良の形態 '
以下、 本発明の実施の形態について、 図面を用いて説明する。
(実施の形態 1 )
無線基地局は、複数ユーザの受信データを処理しなければならない。従って、 無線基地局は、 一つのデバイスで複数ユーザの復号処理を単位時間内に行う必 要がある。例えば、一つのデバイス内で所定の時間内にターボ復号を 1 c h (チ ャネル)にっき最大 6回繰り返し復号が可能で 2 0 c h分の復号が行える場合、 このデバイスは、 トータルで 1 2 0回 (2 0 c h X 6回) ターボ復号の操り返 し回数を許容できることになる。
ここで、 複数のチャネルの受信信号に対して、 一つ (またはチャネル数より 少ない数) のターボ復号器を用いて繰り返し復号を行う場合、 各チャネルの受 信信号を繰り返し復号する回数をターボ復号器の能力内で割り振る必要がある。 そこで、 本発明者は、 ユーザ毎にプロックエラーレート (フレームエラーレ ート) を測定し、 受信状態の良いユーザには最大復号回数 = 1 2 0回の中でュ 一ザ毎にバランスよく最大復号回数を割り当てることで、 ¾信特性の劣化を防 ぐことを見いだし、 本発明をするに至った。
すなわち、 本発明の骨子は、 複数の受信系統で受信した信号をターボ復号等 で繰り返し復号するターボ復号器において、 受信状態が悪い受信信号を繰り返 し復号する回数を受信状態が良い受信信号を繰り返し復号する回数より多くす ることである。
以下、 本発明の実施の形態について図面を参照して詳細に説明する。
図 1は、 本発明の実施の形態 1に係る通信装置の構成を示すプロック図であ る。 図 1の通信装置 1 0 0は、 受信部 1 0 1— 1〜1 0 1 — 11と、 入力部 1 0 2と、 ターボ復号部 1 0 3と、 出力部 1 0 4とから主に構成される。 このター ボ復号部 1 0 3は、 ターボ復号器 1 1 1と、 繰り返し回数設定部 1 1 2と、 プ ロックエラーレート測定部 1 1 3と、 測定時間制御部 1 1 4とから主に構成さ れる。
図 1において、 受信部 1 0 1— 1〜 1 0 1— nは、 受信した各チャネルの受 信信号をそれぞれベースパンド周波数に変換、 及び復調し、 復調した受信信号 を入力部 1 0 2に出力する。 入力部 1 0 2は、 受信部 1 0 1— 1〜1 0 1— n 力 ら出力された受信信号を順にターボ復号部 1 0 3に出力する。
ターボ復号部 1 0 3は、 各チャネル (受信系統) の受信信号を繰り返し復号 する。 このターボ復号部 1 0 3は、 受信信号を先に復号した結果からチャネル 単位で受信状態を比較し、 受信状態の悪いチャネルの受信信号を繰り返し復号 する回数を、 受信状態の良いチャネルの受信信号を繰り返し復号する回数より 多く設定する。 出力部 1 0 4は、 ターボ復号部 1 0 3において復号された受信 信号をチャネル別に異なる出力として出力する。
このように、 通信装置 1 0 0は、 各チャネルの受信状態に対応して、 繰り返 し回数を設定し、 この繰り返し回数で受信信号を繰り返し復号する。 次に、 タ 一ポ復号部 1 0 3の内部構成について説明する。
ターボ復号器 1 1 1は、 入力部 1 0 2から出力された受信信号を繰り返し回 数設定部 1 1 2が指示する回数で繰り返し復号してブロックエラーレート測定 部 1 1 3と出力部 1 0 4に出力する。
繰り返し回数設定部 1 1 2は、 プロックエラーレート測定部 1 1 3において 測定されたプロックエラーレートに基づいて、 エラーレートが高いチヤネノレの 受信信号よりエラーレートが低いチャネルの受信信号により多くの繰り返し回 数で繰り返し復号を行う指示をターボ復号器 1 1 1に出力する。
また、 繰り返し回数設定部 1 1 2は、 全チャネルの受信信号を所定の時間内 に繰り返し復号する回数を合計し、 合計した回数がターボ復号器 1 1 1の処理 能力内であるか否か判定する。 そして、 合計した回数がターポ復号器 1 1 1の 処理能力を超える場合、繰り返し回数設定部 1 1 2は、繰り返し回数を減らす。 たとえば、 繰り返し回数設定部 1 1 2は、 最も繰り返し回数が多いチャネルか ら順に繰り返し回数を減らして、 合計した回数がターボ復号器 1 1 1の処理能 力内とする。
ブロックエラーレート測定部 1 1 3は、 所定の時間で復号された受信信号に 発生する誤りを測定して得られるプロックエラーレートを繰り返し回数設定部 1 1 2と測定時間制御部 1 1 4に出力する。 また、 プロックエラーレート測定 部 1 1 3は、 測定時間制御部 1 1 4が指示する測定時間単位で各チャネ^ "の受 信信号のブロックエラーレートを測定する。
測定時間制御部 1 1 4は、 プロックエラーレート測定部 1 1 3において測定 されたプロックエラーレートに基づいて、 エラーレートが低いチャネルの受信 信号の測定時間よりエラーレートが高いチャネルの受信信号の測定時間を長く する指示をブロックエラーレート測定部 1 13に出力する。
次に、 本実施の形態に係るターボ復号器の動作について説明する。 図 2は、 本実施の形態のターボ復号器の動作の一例を示すフロー図である。
ST 201では、 入力情報を取得する。 S T 202では、 繰り返し回数設定 部 1 12において、 復号を繰り返す回数を示す L o o pが初期値 aに設定され る。
ST 203では、 ターボ復号器 1 1 1において、 受信信号が Lo o pで示す 回数で繰り返し復号される。 ST204では、 ブロックエラーレート測定部 1 1 3において、 復号化された受信信号のプロックエラーレート (BLER) が 測定される。
ST 205では、 測定時間制御部 1 14において、 受信信号のプロックエラ 一レート (BLER) が所定の値 (X) 以上であるか否か判定される。 受信信 号のブロックエラーレート (BLER) が所定の値 (X) 以上である場合、 S T 208に進み、受信信号のブロックエラーレート(BLER)が所定の値(X) 未満である場合、 S T 206に進む。
S T 206では、 測定時間制御部 1 14がブロックエラーレートの測定時間 を長くする指示をプロックエラーレート測定部 1 13に出力する。 ST207 では、 繰り返し回数設定部 1 12が、 このチャネルの受信信号の繰り返し復号 回数を 1減算して S T 211に進む。
S T 208では、 測定時間制御部 1 14において、 受信信号のプロックエラ 一レート (BLER) が所定の値 (Y) 以上であるか否か判定される。 受信信 号のブロックエラーレート (BLER) が所定の値 (Y) 以上である場合、 S T 209に進み、受信信号のブロックエラーレート(BLER)が所定の値(Y) 未満である場合、 S T 21 1に進む。
ST 209では、 測定時間制御部 1 14がプロックエラーレートの測定時間 を短くする指示をブロックエラーレート測定部 1 1 3に出力する。 ST210 では、 繰り返し回数設定部 1 12が、 このチャネルの受信信号の繰り返し復号 回数を 1加算して S T 21 1に進む。
ST21 1では、 繰り返し回数設定部 1 1 2が、 ターボ復号器 1 1 1が所定 時間内に処理できる繰り返し復号数の最大値 (MAX) 力 ら復号しているチヤ ネルの受信信号の繰り返し回数 L o o pを減算する。
ST212では、 繰り返し回数設定部 1 1 2において、 繰り返し復号数の最 大値(MAX)が 0未満であるか否か判定される。繰り返し復号数の最大値(M AX) が 0未満である場合、 ST213に進む。 また、 繰り返し復号数の最大 値 (MAX) が 0以上である場合、 終了して次のチャネルの繰り返し復号の回 数を設定する。
ST21 3では、 繰り返し回数設定部 1 1 2が、 ブロックエラーレートが低 い他のチャネルの繰り返し復号の回数の一部 (b) をこのチャネルの繰り返し 復号回数に振り替える。 ST214では、 操り返し回数設定部 1 12が、 他の チャネルの繰り返し復号の回数の一部 (b) をこのチャネルの繰り返し復号回 数 (a) に設定し、 終了して次のチャネルの繰り返し復号の回数を設定する。 上記動作の説明において、 所定の値 (X) と所定の値 (Y) は同じ値でも良 いし、 異なる値でも良い。 図 4は、 本実施の形態の通信装置のしきい値の一例 を示す図である。 縦軸は、 ブロックエラーレートを示す。 図 4では、 所定の値 (X) が所定の値 (Y) より小さい例である。
,,プロックエラーレートが、 所定の値 (X) より小さい場合、 繰り返し回数設 定部 1 1 2は、 繰り返し回数を減らす指示を出力する。 ブロックエラーレート 力 所定の値 (X) より大きく、 かつ所定の値 (Y) より小さい場合、 繰り返 し回数設定部 1 12は、 繰り返し回数の変更を指示しない。 ブロックエラーレ ートが、 所定の値 (Y) より大きい場合、 繰り返し回数設定部 1 12は、 繰り 返し回数を増やす指示を出力する。
このように、 本実施の形態の通信装置によれば、 複数の受信系統で受信した 信号をターボ復号等で繰り返し復号するターボ復号器において、 受信状態が悪 い受信信号を繰り返し復号する回数を受信状態が良い受信信号を繰り返し復号 する回数より多くすることにより、 少ない演算量で複数の受信信号を復号して 受信特性を良化することができる。
特に、 受信系統の数が多ければ多いほど統計多重効果により、 全ての受信系 統の受信状態が悪いケースの発生が少なくなり、 受信状態が悪い受信系統の数 と受信状態が良い受信系統の数の分布に儒りがなくなるので、 受信状態が良い 受信系統の繰り返し復号回数を受信状態が悪レ、受信系統の繰り返し復号に振り 分けることが容易になる。
また、 このように、 本実施の形態の通信装置によれば、 誤り発生率が高い受 信系統の測定時間を前記誤り発生率が低い受信系統の測定時間より短く設定し、 この測定時間で誤り検出した結果に基づき誤り発生率が高い受信信号を繰り返 し復号する回数を、 誤り発生率が低い受信信号を繰り返し復号する回数より多 くすることにより、 受信状態の悪い信号の状況を短時間で把握して繰り返し回 数を適切に設定でき、 少ない演算量で複数の受信信号を復号して受信特性を良 化することができる。
なお、上記実施の形態では、ターボ復号を用いた例について説明しているが、 復号の繰り返し回数により受信特性が異なる繰り返し復号方法であれば、 いず れも適用できる。
また、 上記通信装置を複数備え、 通信装置間で物理チャネルを再配置するこ ともできる。 この場合、 各通信装置にアサインされる物理チャネルを再配置す ることにより、 各通信装置の処理負荷を均等化することができる。
(実施の形態 2 )
図 4は、 本発明の実施の形態 2に係るターボ復号装置の構成を示すプロック 図である。 伹し、 図 1と同一の構成となるものについては、 図 1と同一番号を 付し、詳しい説明を省略する。ターボ復号装置 3 0 0は、 D S P (Digital signal processor)部とターボ部とから構成される。 D S P部は、 D S P制御部 301、 DSPメモリ部 302及び DS Pメモリ部 303から構成される。ターボ部は、 軟判定データメモリ部 304、 硬判定データメモリ部 305、 軟判定データ保 持メモリ部 306、 ターボ復号部 307及びターボ制御部 308から構成され る。
DSP制御部 301は、 ターボ制御部 308から予告復号完了割り込み信号 が入力した場合には、 DSPメモリ部 302に対して、 DSPメモリ部 302 に記憶されている軟判定データを出力するように制御する。 また、 D S P制御 部 301は、 ターボ制御部 308より復号完了割り込み信号が入力した場合に は、 D S Pメモリ部 303に対して、 硬判定データメモリ部 305から硬判定 データを読み込んでくるように制御する。 また、 D S P制御部 301は、 ター ポ復号処理を開合するタイミングになった場合には、 ターボ復号処理の開始を 指示する制御信号をターボ制御部 308へ出力する。
D S Pメモリ部 302は、 入力部 102から入力した各フレームの軟判定デ ータを記憶し、 DSP制御部 301から出力を指示された場合には、 記憶して いた軟判定データを軟判定データメモリ部 304へ出力する。 D S Pメモリ部 302に入力する軟判定データは、 フレーム毎のデータである。
DSPメモリ部 303は、 DS P制御部 301の指示により、 硬判定データ メモリ部 305から硬判定データを読み込んで記憶し、 所定のタイミングにて 記憶していた硬判定データをターボ復号処理後の受信信号として出力部 104 に出力する。
軟判定データ記憶手段である軟判定データメモリ部 304は、 DSPメモリ 部 302から入力した軟判定データを記憶し、 1回目〜 n—l回目 (nは 2以 上の自然数) までの復号処理の各処理における所定のタイミングにてターボ復 号部 307へ出力する。 また、 軟判定データメモリ部 304は、 n回目の復号 処理の際には D S P制御部 301の指示により、 現在復号処理されている軟判 定データの n回目の復号処理が終了する前に、 現在復号処理中の軟判定データ のフレームの次のフレームの軟判定データであって、 次に n回の復号処理され る軟判定データが D S Pメモリ部 3 0 2から入力する。
硬判定データメモリ部 3 0 5は、 ターボ復号部 3 0 7から入力した n回の繰 り返し復号処理を行ったターボ復号処理終了後の硬判定データを記憶して D S Pメモリ部 3 0 3へ出力する。
待避用軟判定データ記憶手段である軟判定データ保持メモリ部 3 0 6は、 n 回目の復号処理が開始される前に、 ターポ復号部 3 0 7から入力した n回目の 復号処理に用いる軟判定データを記憶する。 そして、 軟判定データ保持メモリ 部 3 0 6は、 n回目の復号処理の際には、 記憶した軟判定データをターボ復号 部 3 0 7へ出力する。
ターボ復号部 3 0 8は、ターボ復号部 1 0 3と同様に各チャネル(受信系統) の受信信号を繰り返し復号する。 このターボ復号部 3 0 8は、 受信信号を先に 復号した結果からチャネル単位で受信状態を比較し、 受信状態の悪いチャネル の受信信号を繰り返し復号する回数を、 受信状態の良いチャネルの受信信号を 繰り返し復号する回数より多く設定する。
そして、 復号手段であるターボ復号部 3 0 7は、 ターボ制御部 3 0 8よりタ 一ポ復号処理の開始を指示された場合であって 1回目〜 n— 1回目までの復号 処理の場合には、 1回目〜 n— 1回目の復号処理毎に軟判定データメモリ部 3 0 4から軟判定データを読み込んで、 読み込んだ軟判定データを繰り返し復号 処理する。また、ターボ復号部 3 0 7は、 n—1回目の復号処理が終了した後、 弓 Iき続いて n回目の復号処理を開始する。 ターボ復号処理部 1 0 7は、 n回目 の復号処理において、 軟判定データメモリ部 3 0 4から軟判定データを読み込 み、 読み込んだ軟判定データを軟判定データ保持メモリ部 3 0 6へ書き込む。 そして、 ターボ復号部 3 0 7は、 n回目の復号処理の際には、 軟判定データ保 持メモリ部 3 0 6から軟判定データを読み込んで n回目の復号処理を行う。 タ 一ポ復号部 3 0 7は、 n回目の復号処理を終了することにより硬判定データを 生成し、 生成した硬判定データを硬判定データメモリ部 3 0 5へ出力する。 さ らに、 ターボ復号部 3 0 7は、 n— 1回目の復号処理が終了した場合には、 予 告復号完了信号をターボ制御部 3 0 8へ出力し、 n回目の復号処理が終了した 場合には、 復号完了信号を出力する。 なお、 ターボ復号部 3 0 7の詳細は、 後 述する。
制御手段であるターボ制御部 3 0 8は、 ターボ復号部 3 0 7から予告復号完 了信号が入力した場合には、 予告復号完了割り込み信号を D S P制御部 3 0 1 へ出力し、 ターボ復号部 3 0 7から復号完了信号が入力した場合には、 復号完 了割り込み信号を D S P制御部 3 0 1へ出力する。 また、 ターボ制御部 3 0 8 は、 D S P制御部 3 0 1から制御信号が入力した場合には、 ターボ復号処理の 開始を指示する制御信号をターボ復号部 3 0 7へ出力する。 ターボ制御部 3 0 8は、 軟判定データメモリ部 3 0 4及び軟判定データ保持メモリ部 3 0 6から 軟判定データを読み出すタイミングを制御する。また、ターボ制御部 3 0 &は、 繰り返し回数設定部 1 1 2が設定した繰り返し回数で各チャネルの繰り返し復 号回数を設定する。
次に、 ターボ復号部 3 0 7の詳細について、 図 5を用いて説明する。
図 5は、 ターポ復号部 3 0 7の構成を示す図である。 復号部 4 2 0は、 イン ターリーバー 4 0 2、遅延部 4 0 3、ィンターリーパー 4 0 4、加算器 4 0 5、 乗算器 4 0 6、 遅延部 4 0 7、 S O VA処理部 4 0 8、 加算器 4 0 9及びディ ンターリーバー 4 1 0力 ら構成される。また、復号部 4 2 1は、加算器 4 1 2、 乗算器 4 1 3、 遅延部 4 1 4、 S O VA処理部 4 1 5、 加算器 4 1 6及び C R C部 4 1 7力 ら構成される。 また、 図 5は、 符号化率 3分の 1の場合を示した ものであるため、 軟判定データは、 (Inl) 、 (In2) 、 (In3) の 3つのデー タからなる。
データ出力制御部 4 0 0は、 ターボ制御部 3 0 8からターボ復号を開始する 制御信号が入力した場合には、 軟判定データメモリ部 3 0 4から軟判定データ を読み込んで、 読み込んだ軟判定データ (Inl) をインターリーバー 4 0 4及 び加算器 4 1 2に出力するとともに、 軟判定データメモリ部 3 0 4から読み込 んだ軟判定データ (In2) を S O V A処理部 4 1 5へ出力し、 軟判定データメ モリ部 3 0 4から読み込んだ軟判定データ (In3) を S O VA処理部 4 0 8へ 出力する。 また、 データ出力制御部 4 0 0は、 n— 1回目の復号処理が終了し た旨の制御信号が入力した場合には、 n回目の復号処理を開始する前に、 軟判 定データメモリ部 3 0 4より軟判定データ (Inl) 、 (In2) 、 (In3) を読み 込んで、 読み込んだ軟判定データ (Inl) 、 (In2) 、 (In3) を軟判定データ 保持メモリ部 3 0 6へ出力する。 なお、 データ出力制御部 4 0 0に入力する n 一 1回目の復号処理が終了した旨の制御信号は、 ターボ制御部 3 0 8から出力 される予告復号完了信号である。
内部記憶部 4 0 1は、 後述する復号回数判定部 4 1 8から入力した軟判定デ ータ (tmp2) を記憶する。 そして、 内部記憶部 4 0 1は、 ターボ復号を開始す る旨の制御信号が入力した場合及び 1回目〜 n回目の復号開始のタイミング信 号がターボ制御部 3 0 8から入力した場合には、 記憶している軟判定データ (tmp2) をインターリーバー 4 0 2へ出力する。
インターリーバー 4 0 2は、 内部記憶部 4 0 1から入力した軟判定データ (tmp2) をビット毎に並び替えて加算器 4 0 5と遅延部 4 0 3へ出力する。ィ ンターリーバー 4 0 2は、マトリクス状のテーブルに軟判定データ (tmp2) を ビット毎に書き込んだ後、 書き込む方向に対して垂直な方向から読み出すこと により、 軟判定データ (tmp2) をビット毎に並び替える。
遅延部 4 0 3は、インターリーバー 4 0 2から入力した軟判定データ(tmp2) を遅延させてディンターリーバー 4 1 0へ出力する。この際、遅延部 4 0 3は、 マトリクス状のテーブルに書き込む順番及び読み出す順番を S O VA処理部 4 0 8の遅延分記憶しており、 後述する加算器 4 0 9からディンターリーバー 4 1 0に入力する軟判定データの入力タイミングに合うように、 軟判定データ (tmp2)を遅延させながらディンターリーバー 4 1 0のマトリタス状のテープ ': ルに軟判定データ (tmp2) の書き込みを行う。
インターリ一バー 4 0 4は、 データ出力制御部 4 0 0から入力した軟判定デ ータ (Inl) をビット毎に並ぴ替えて加算器 4 0 5へ出力する。
加算器 4 0 5は、 インターリーバー 4◦ 4から入力した軟判定データ (Inl) とインターリーバー 4 0 2から入力した軟判定データ (tmp2) とを加算して、 乗算器 4 0 6と S O VA (Soft-Output Viterbi Algorithm:軟出力ビタビアル ゴリズム)処理部 4 0 8へ出力する。
乗算器 4 0 6は、 加算器 4 0 5から入力した軟判定データ (Inl) 、 (In3) の加算結果に E V S (Extra Value Scaling)係数を乗算して遅延部 4 0 7へ出 力する。
遅延部 4 0 7は、 乗算器 4 0 6から入力した軟判定データを遅延させて加算 器 4 0 9へ出力する。 遅延部 4 0 7は、 S O VA処理部 4 0 8から加算器 4 0 9へ入力する軟判定データの入力タイミングに合うように遅延させる。
S O VA処理部 4 0 8は、 加算器 4 0 5から入力した軟判定データの加算結 果とデータ出力制御部 4 0 0から入力した軟判定データ (In3) とを、 E V S 係数を用いて軟出力ビタビアルゴリズムに従って軟判定を行い、 軟判定復号結 果を加算器 4 0 9へ出力する。 なお、 S O VA処理部 4 0 8にて用いるァルゴ リズムは、 軟出力ビタビアルゴリズムに限らず、 任意の軟出力アルゴリズムを 用いることが可能である。
加算器 4 0 9は、 遅延部 4 0 7から入力した軟判定データと S O VA処理部 4 0 8から入力した軟判定データとを加算してディンターリーバー 4 1 0へ出 力する。
ディンターリーバー 4 1 0は、 加算器 4 0 9から入力した軟判定データの加 算結果及び遅延部 4 0 3から入力した軟判定データ (tmp2) に対して、 ビット 毎に並び替えたものを元の配列に戻して軟判定データ (Extrainl) を生成して 内部記憶部 411へ出力する。
内部記憶部 41 1は、 ディンターリ一バー 410から入力した軟判定データ (Extrainl) を記憶し、 ターボ制御部 308から指示されたタイミングにて記 憶している軟判定データ (Extrainl) を加算器 412へ出力する。
加算器 412は、 データ出力制御部 400から入力した軟判定データ (Inl) と内部記憶部 41 1から入力した軟判定データ (Extrainl) とを加算して乗算 器 413及び SOVA処理部 415へ出力する。
乗算器 413は、加算器 412から入力した加算結果に EVS (Extra Value Scaling) 係数を乗算して遅延部 414へ出力する。
遅延部 414は、 乗算器 413から入力した乗算結果を遅延させて加算器 4 16へ出力する。 遅延部 414は、 SOVA処理部 415から加算器 416に 入力する軟判定データの入力タイミングに合うように遅延させる。
SOVA処理部 415は、 加算器 412から入力した軟判定データの加算結 果とデータ出力制御部 400から入力した軟判定データ (Ιιι2) とを、 EVS 係数を用いて軟出力ビタビアルゴリズムに従って軟判定を行い、 軟判定復号結 果を加算器 416、 硬判定データメモリ部 305及び CRC部 417へ出力す る。 SOVA処理部 415から硬判定データメモリ部 305へ出力された硬判 定データは、 n回目の復号処理が終了していない場合には破棄され、 n回目の 復号処理が終了している場合には DS P制御部 301の制御により DSPメモ リ部 303へ出力される。 なお、 SOVA処理部 415にて用いるァルゴリズ ムは、 軟出力ビタビアルゴリズムに限らず、 任意の軟出力アルゴリズムを用い ることが可能である。
加算器 416は、 遅延部 414から入力した軟判定データと SOVA処理部 415から入力した軟判定データとを加算して軟判定データ (tmp2) を生成し て復号回数判定部 418へ出力する。 C R C部 4 1 7は、 S O VA処理部 4 1 5から入力した軟判定データより C R C (Cyclic Redundancy Check) を行い、 C R Cの結果を出力する。 ターボ 復号装置は、 この C R Cの結果を用いて、 誤り訂正することができる。 なお、 C R C部 4 1 7から出力される C R C結果は、 図 4においては省略してある。 復号回数判定部 4 1 8は、 加算器 4 1 6から入力した軟判定データ (tmp2) が入力する回数をカウントし、 カウント数が n— 1になった場合には予告復号 完了信号をターボ制御部 3 0 8へ出力する。 また、 復号回数判定部 4 1 8は、 カウント数が nになった場合には復号完了信号をターボ制御部 3 0 8へ出力す る。 復号回数判定部 4 1 8は、 復号回数が n回に到達した場合には、 ターポ復 号処理が終了したものと判断して、 硬判定データを硬判定データメモリ部 3 0 5へ出力する。 また、 復号回数判定部 4 1 8は、 加算器 4 1 6から入力した軟 判定データ (tmp2) を内部記憶部 4 0 1へ出力する。復号回数判定部 4 1 8が 軟判定データ (tmp2) を内部記憶部 4 0 1 へ出力する処理、 または復号回数判 定部 4 1 8が硬判定データを硬判定データメモリ部 3 0 5へ出力する処理によ り、 復号処理が 1回終了する。 なお、 復号回数が n回に到達しない場合、 復号 回数判定部 4 1 8は、 硬判定データメモリ部 3 0 5へは何も出力しない。
このように、 ターボ復号部 3 0 7は、 復号部 4 2 0における復号処理の際に は、 軟判定データ (Inl) と軟判定データ (In3) を軟判定データメモリ部 3 0 4から読み出す必要があり、 復号部 4 2 1における復号処理の際には、 軟判定 データ (Inl) と軟判定データ (In2) を軟判定データメモリ部 3 0 4から読み 出す必要がある。 したがって、 復号部 4 2 0における 1回目の復号処理が開始 された後から復号部 4 2 1における n _ l回目の復号処理が終了するまでは、 軟判定データメモリ部 3 0 4に記憶されている軟判定データを軟判定データ保 持メモリ部 3 0 6へは移動させないので、 新たな軟判定データを軟判定データ メモリ部 3 0 4に記憶させることができない。 一方、 n回目の復号部 4 2 1に おける復号処理が開始された後には、 軟判定データメモリ部 3 0 4から軟判定 データ保持メモリ部 3 0 6へ軟判定データを移動させるので、 新たな軟判定デ 一タを軟判定データメモリ部 3 0 4に記憶させることができる。
次に、 軟判定データメモリ部 3 0 4について、 図 6を用いて説明する。 図 6 は、 軟判定データメモリ部 3 0 4のメモリマップを示したものである。
図 6に示すように、 軟判定データメモリ部 3 0 4は、 軟判定データ (Inl) を記憶する領域 # 5 0 1、 軟判定データ (In2) を記憶する領域 # 5 0 2、 軟 判定データ (In3) を記憶する領域 # 5 0 3、 テールビッ トを記憶する領域 # 5 0 4、 制御レジスタの領域 # 5 0 5、 予備の領域 # 5 0 6及ぴインターリー プテーブルの領域 # 5 0 7に分割されている。
領域 # 5 0 1は、 軟判定する前の軟判定データ (Inl) を記憶する。 領域 # 5 0 2.は、軟判定する前の軟判定データ (In2) を記憶する。領域 # 5 0 3は、 軟判定する前の軟判定データ (In3) を記憶する。 領域 # 5 0 1、 # 5 0 2、 # 5 0 3には、 n回目の復号処理の際には復号処理されていない次のフレーム の軟判定データが記憶される。
領域 # 5 0 4は、 テールビットを記憶している。 テールビットは、 ターボ復 号する際に用いる 1 2ビットのデータあり、 データの末尾に付加されるもので ある。
領域 # 5 0 5は、 繰り返し回数の情報、 復号後のビット数の情報及ぴターボ 復号する際の各種のパラメータの情報等を記憶する制御レジスタである。 領域 # 5 0 6は、 予備の領域である。
領域 # 5 0 7は、 D S Pから指定されたターポ復号処理の際のデータの並び 替え処理 (インターリーブ処理) のためのアドレステーブルである。
次に、 ターボ復号装置 3 0 0の動作について、 図 7及び図 8を用いて説明す る。 図 7及び図 8は、 1フレームの軟判定データ Nを 11回繰り返し復号処理し て硬判定データを得るまでのターボ復号装置 3 0 0の動作を示したものである。 最初に、 軟判定データ Nを軟判定データメモリ部 3 0 4へ書き込む (ステツ プ ST 601) 。
次に、 ターボ復号装置 300は、 復号部 420における復号処理 (第 2モー ド) と復号部 421における復号処理 (第 1モード) を繰り返すことにより、 軟判定データを繰り返し復号処理する (ステップ ST602) 。
次に、 ターボ制御部 308は、 n— 1回目の復号処理が終了したことを知ら せる予告復号完了信号がターボ復号部 307から入力したか否かを判定する (ステップ S T 603) 。
n— 1回目の復号処理が終了していない場合には、ターボ復号装置 100は、 第 2モードと第 1モードを繰り返す通常の復号処理を繰り返す。
一方、 n _ 1回目の復号処理が終了した場合には、 ターボ復号部 307は、 予 告復号完了信号をターボ制御部 308へ出力し (ステップ ST604) 、 ター ボ制御部 308は、 予告復号完了割り込み信号を D S P制御部 301へ出力す る (ステップ ST 605) 。 これにより、 n回目の復号処理が開始されるが、 軟判定データを軟判定データメモリ部 304から軟判定データ保持メモリ部 3 06へ移動させるまではモード 2による実際の軟判定処理は行われない。 次に、 ターボ復号部 307は、 軟判定データメモリ部 304に記憶されてい る軟判定データを軟判定データ保持メモリ部 306へ書き込むことにより、 軟 判定データ保持メモリ部 306に軟判定データ Nを取り込む (ステップ ST6 06) 。
次に、 ターボ復号部 307は、 軟判定データ (Inl) 、 (In3) 、 (tmp2) を内部記憶部 410と軟判定データ保持メモリ部 306にセッ トし (ステップ ST 607) 、 第 2モードの処理を行う (ステップ ST 608) 。
第 2モードの処理が終了した場合には、 ターボ復号部 307は、 軟判定デー タ (Inl) 、 (In2) 、 (tmpl) を内部記憶部 41 1と軟判定データ保持メモ リ部 306にセットし (ステップ ST 609) 、 第 1モードの処理を行う (ス テツプ ST 610) 。 次に、 D S P制御部 301は、 予告復号完了割り込み信号が入力した場合に は、 DS Pメモリ部 302に対して軟判定データ Nのフレームの次のフレーム の軟判定データ N+ 1を出力するように指示し、 軟判定データメモリ部 304 は、 軟判定データ N+ 1について、 軟判定データ (Inl) を領域 # 501に記 憶し、 軟判定データ (In2) を領域 # 502に記憶し、 軟判定データ (In3) を 領域 # 503に記憶する。 これにより、 軟判定データ N+ 1が軟判定データメ モリ部 304に書き込まれる (ステップ ST6 1 1) 。
次に、 ターボ復号部 307は、 n回目の復号処理が終了した場合には、 復号 完了信号をターボ制御部 308へ出力し (ステップ ST6 12) 、 ターボ制御 部 308は、 復号完了割り込み信号を D S P制御部 301へ出力する (ステッ プ ST613) 。
次に、 ターボ復号部 307は、 n回の復号処理により生成した硬判定データ を硬判定データメモリ部 305へ出力し、 DS Pメモリ部 303は硬判定デー タ Nを読み込む (ステップ ST 614) 。
軟判定データ Nの次にターポ復号処理される軟判定データ N+1は、 すでに 軟判定データメモリ部 304に書き込まれているため、 ターボ復号部 307が 硬判定データを硬判定データメモリ部 305へ出力した後に、 直ちに軟判定デ ータ N+ 1の復号処理を開始することができる。
このように、 本実施の形態 2によれば、 n回目の復号処理が開始された後で かつ n回目の復号処理が終了する前に、 次のフレームの軟判定データを軟判定 データメモリ部に書き込んでおくので、 1フレームのターボ復号処理が終了し た後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができ て、 処理の高速化を図ることができる。 また、 本実施の形態 2によれば、 n回 目の復号処理に用いる軟判定データと次のフレームの軟判定データとを異なる メモリに記憶させるので、 n回目の復号処理に用いる軟判定データのターボ復 号部 307への読み込みと次のフレームの軟判定データの書き込みとを同時に 行うことができてさらに復号処理の高速化を図ることができる。
(実施の形態 3 )
図 9は、 本発明の実施の形態 3に係るターボ復号装置 7 0 0の構成を示すブ 口ック図である。
本実施の形態 3に係るターポ復号装置 7 0 0は、 図 4に示す実施の形態 2に 係るターボ復号装置 3 0 0において、 軟判定データ保持メモリ部 3 0 6を削除 するものである。 なお、 図 9においては、 図 4と同一構成である部分には同一 の符号を付してその説明は省略する。 また、 本実施の形態 3に係るターボ復号 部 3 0 7は、 図 5に示すターボ復号部 3 0 7において、 軟判定保持メモリ部 1 0 6からの入出力がない以外は図 5と同一構成であるので、 その説明は省略す る。
ターボ復号装置 7 0 0は、 D S P部とターボ部とから構成される。 また、 D S P部は、 D S P制御部 3 0 1、 D S Pメモリ部 3 0 2及び D S Pメモリ部 3 0 3から構成される。 ターボ部は、 軟判定データメモリ部 3 0 4、 硬判定デー タメモリ部 3 0 5、 タ一ポ復号部 3 0 7及ぴターボ制御部 3 0 8から構成され る。
軟判定データメモリ部 3 0 4は、 D S Pメモリ部 3 0 2から入力した軟判定 データを記憶し、 n回の復号処理の各処理における所定のタイミングにてター ポ復号部 3 0 7へ出力する。
図 1 0は、軟判定データメモリ部 3 0 4のメモリマップを示したものである。 図 1 0に示すように、 軟判定データメモリ部 3 0 4は、 先に復号処理される 軟判定データ (Inl) を記憶する領域 # 8 0 1、 先に復号処理される軟判定デ ータ (In2) を記憶する領域 # 8 0 2、先に復号処理される軟判定データ (In3) を記憶する領域 # 8 0 3、 後に復号処理される軟判定データ (Inl) を記憶す る領域 # 8 0 4、 後に復号処理される軟判定データ (In2) を記憶する領域 # 8 0 5、 後に復号処理される軟判定データ (In3) # 8 0 6、 テールビットを 記憶する領域 # 504、 制御レジスタの領域 # 505、 予備の領域 # 506及 ぴインターリーブテーブルの領域 # 507に分割されている。 領域 # 801、 # 802、 #803 (第 1領域) と領域 # 804、 # 805、 # 806 (第 2 領域) とは、異なるフレームの軟判定データを記憶する。なお、領域 # 504、 # 505、 # 506、 # 507は、図 7と同一であるのでその説明は省略する。 なお、 ターポ復号装置 700の動作は、 図 7の軟判定データ Nを取り込むステ ップ ST 606の動作が不要になる以外は図 7と同一であるので、 その説明は 省略する。
このように、 本実施の形態 3によれば、 n回目の復号処理を開始した後でか つ n回目の復号処理が終了する前に、 次にターボ復号処理される軟判定データ を軟判定データメモリ部に書き込んでおくので、 1フレームのターボ復号処理 が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うこ とができて、 処理の高速化を図ることができる。 また、 本実施の形態 3によれ ば、 先にターボ復号処理される軟判定データと次に復号処理される軟判定デー タとを同一の軟判定データメモリ部に領域を分けて記憶するので、 軟判定デー タメモリ部の数を必要最小限にすることができるために回路規模を小さくする ことができて装置を小型化することができる。
(実施の形態 4)
図 11は、 本発明の実施の形態 4に係るターポ復号装置 900の構成を示す ブロック図である。
本実施の形態 4に係るターボ復号装置 900は、 図 4に示す実施の形態 2に 係るターボ復号装置 100において、 軟判定データメモリ部 304及ぴ硬判定 データメモリ部 305の代わりにデータメモリ部 901を有する。 なお、 図 1 1においては、 図 4と同一構成である部分には同一の符号を付してその説明は 省略する。 また、 本実施の形態 4に係るターボ復号部 307は、 図 5に示すタ 一ポ復号部 307と同一構成であるので、 その説明は省略する。 ターボ復号装置 900は、 DS P部とターボ部とから構成される。 また、 D SP部は、 03?制御部301、 D S Pメモリ部 302及び DS Pメモリ部 3 03から構成される。 ターボ部は、 軟判定データ保持メモリ部 306、 ターボ 復号部 307、ターボ制御部 308及ぴデ一タメモリ部 901から構成される。 データメモリ部 901は、 DSPメモリ部 302から入力した軟判定データ を記憶し、 1回目〜 n回目までの復号処理の各処理における所定のタイミング にて軟判定データをターボ復号部 307へ出力する。 また、 データメモリ部 9 01は、 ターボ復号部 307から入力した n回の繰り返し復号処理を行ったタ 一ボ復号処理終了後の硬判定データを記憶して DSPメモリ部 303へ出力す る。 なお、 ターボ復号装置 900の動作は、 図 7及ぴ図 8と同一であるので、 その説明は省略する。
次に、データメモリ部 901について、図 12を用いて説明する。図 12は、 データメモリ部 901のメモリマップを示したものである。
図 12に示すように、 データメモリ部 901は、 軟判定データ (Inl) を記 憶する領域 # 501、 軟判定データ (In2) を記憶する領域 # 502、 軟判定 データ (In3) を記憶する領域 # 503、 テールビットを記憶する領域 # 50 4、 制御レジスタの領域 # 505、 予備の領域 # 506、 硬判定データを記憶 する領域 # 1001及びインターリーブテーブルの領域 # 507に分割されて いる。
領域 # 1001には、 ターボ復号部 307にて n回復号処理'された後に生成 された硬判定データが記憶される。なお、領域 # 501、 # 502、 # 503、 # 504、 # 505、 # 506、 # 507は、 図 6と同一であるのでその説明 は省略する。
このように、 本実施の形態 4によれば、 上記実施の形態 2の効果に加えて、 軟判定データと硬判定データとを同一のデータメモリ部にて領域を分けて記憶 するので、 メモリの数を必要最小限にすることができるために回路規模を小さ くすることができて装置を小型化することができる。
(実施の形態 5 )
図 1 3は、 本発明の実施の形態 5に係るターボ復号部 1 1 0 0の構成を示す ブロック図である。 本実施の形態 5に係るターボ復号部 1 1 0 0は、 図 5に示 す実施の形態 2に係るターボ復号部 3 0 7において、 図 1 3に示すように、 信 号出力部 1 0 0 1を追加するものである。 なお、 図 1 3において、 図 5と同一 構成である部分には同一の符号を付してその説明は省略する。 また、 ターボ復 号装置の構成は、 ターボ復号部 3 0 7の代わりにターボ復号部 1 1 0 0を有す る以外は図 9と同一構成であるとともに、 軟判定データメモリ部 3 0 4におけ るメモリマップは図 6と同一であるので、 その説明は省略する。
信号出力部 1 0 0 1は、 ディンターリ一バー 4 1 0から軟判定データ (Extrainl) が入力する毎にカウントし、 カウント数が nになった場合でかつ データ出力制御部 4 0 0カゝら軟判定データ (Inl) と軟判定データ (In2) が入 力した場合に、 復号部 4 2 0の復号処理が終了した旨の予告復号完了信号をタ ーボ制御部 3 0 8へ出力する。
復号回数判定部 4 1 8は、 加算器 4 1 6から入力した軟判定データ (tmp2) が入力する回数をカウントし、 カウント数が nになつた場合には復号完了信号 をターボ制御部 3 0 8へ出力する。
次に、 ターボ復号装置 7 0 0の動作について、 図 1 4及び図 1 5を用いて説 明する。
最初に、 軟判定データ Nを軟判定データメモリ部 3 0 4へ書き込む (ステツ プ S T 1 2 0 1 ) 。
次に、 ターボ復号装置 7 0 0は、 復号部 4 2 0における復号処理 (第 2モー ド) と復号部 4 2 1における復号処理 (第 1モード) を繰り返すことにより、 軟判定データを繰り返し復号処理する (ステップ S T 1 2 0 2 ) 。
次に、 ターボ制御部 3 0 8は、 ターボ復号部 3 0 7から入力した復号回数情 報より、 n— 1回目の復号処理が終了したか否かを判定する (ステップ ST 1 203) 。
n— 1回目の復号処理が終了していない場合には、ターボ復号装置 700は、 第 2モードと第 1モードを繰り返す通常の復号処理を繰り返す。
一方、 n— 1回目の復号処理が終了した場合には、 ターポ復号部 307は、 軟判定データ (Inl) 、 (In3) と n—l回目 (k回目 (kは、 kく nかつ自然 数) ) の復号処理が終了した軟判定データ (tmp2) を内部記憶部 410と軟判 定データメモリ部 304にセットし (ステップ ST 1204) 、 第 2モードの 処理を行う (ステップ ST 1205) 。
次に、 第 2モードの処理が終了した場合には、 ターポ復号部 307は、 軟判 定データ (Inl) 、 (In2) 、 (tmpl) を内部記憶部 411と軟判定データ保 持メモリ部 306にセットし (ステップ ST 1206) 、 第 1モードの処理を 行う (ステップ ST 1207) 。
次に、 データ出力制御部 400から n回目の復号処理に用いる軟判定データ (Inl) と軟判定データ (In2) が出力されることにより第 1モードの処理が開 始された後、 ターボ復号部 307は、 予告復号完了信号をターボ制御部 308 へ出力し (ステップ ST 1208) 、 ターボ制御部 308は、 予告復号完了割 り込み信号を DSP制御部 301へ出力する (ステップ ST 1209) 。
次に、 D S P制御部 301は、 予告復号完了割り込み信号が入力した場合に は、 DS Pメモリ部 302に対して軟判定データを出力するように指示し、 軟 判定データメモリ部 304は、軟判定データ (Inl) を領域 # 501に記憶し、 軟判定データ (In2) を領域 # 502に記憶し、 軟判定データ (In3) を領域 # 503に記憶されることにより、 軟判定データメモリ部 304に軟判定データ N+1がかき込まれる (ステップ ST 1210) 。
次に、 ターボ復号部 307は、 n回目の復号処理が終了した場合には、 復号 完了信号をターボ制御部 308へ出力し (ステップ ST1211) 、 ターボ制 御部 3◦ 8は、 復号完了割り込み信号を D S P制御部 3 0 1へ出力する (ステ ップ S T 1 2 1 2 ) 。
次に、 タ一ボ復号部 3 0 7は、 n回の復号処理により生成した硬判定データ を硬判定データメモリ部 3 0 5へ出力し、 硬判定データメモリ部 3 0 5は硬判 定データを読み込む (ステップ S T 1 2 1 3 ) 。
軟判定データ Nの次にターボ復号処理される軟判定データ N + 1は、 すでに 軟判定データメモリ部 3 0 4に書き込まれているため、 ターボ復号部 3 0 7が 硬判定データを硬判定データメモリ部 3 0 5へ出力した後に、 直ちに軟判定デ ータ N + 1の復号処理を開始することができる。.軟判定データメモリ部 3 0 4 は、 図 7と同一である。
このように、 本実施の形態 5によれば、 n回目の第 1モードの処理が開始さ れた場合でかつ n回目の第 1モードの処理が終了する前に、 次にターボ復号処 理される軟判定データを軟判定データメモリ部に書き込んでおくので、 1フレ ームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのタ 一ボ復号処理を行うことができて、 処理の高速化を図ることができる。 また、 本実施の形態 5によれば、 図 6に示すように、 先にターボ復号処理される軟判 定データと次に復号処理される軟判定データとを同一の軟判定データメモリ部 に領域を分けて記憶する必要がないので、 軟判定データメモリ部の容量が少な くて良く、 回路規模を小さくすることができて装置を小型化することができる とともに安価な軟判定データメモリ部を用いることができる。
なお、 上記実施の形態 2〜 5において、 n—1回目の復号処理が終了したか 否かを検出して n回目の復号処理が開始された後に、 次に n回の復号処理され る軟判定データ N+ 1を軟判定データメモリ部 3 0 4に記憶させることとした 1 これに限らず、 1回目または n— 2回目等の n— 1回目より前の復号処理 が終了したタイミングにて、 軟判定データ N + 1を軟判定データメモリ部 3 0 4に記憶させるようにしても良い。 この場合、 実施の形態 2、 実施の形態 4及 び実施の形態 5においては、 軟判定データ N + 1が軟判定データメモリ部 3 0 4に書き込まれる前に、 軟判定データ Nを軟判定データ保持メモリ部 3 0 6に 記憶させれば良い。
また、 上記実施の形態 2〜 5において、 各フレームの軟判定データを n回繰 り返し復号処理されることとしたが、 これに限らず、 2以上のフレームまたは スロット単位の軟判定データを n回復号処理しても良い。 また、 上記実施の形 態 2〜 5において、 軟判定データの符号化率を 3分の 1にしたが、 これに限ら ず、 任意の符号化率を選択することができる。 また、 図 1 6に示す無線受信装 置 1 3 0 0において、 タ一ボ復号器 1 3 0 5の代わり上記実施の形態 2〜 5の いずれかに記載のターポ復号装置を適用することが可能であり、 図 1 6の無,線 受信装置 1 3 0 0に上記実施の形態 2 ~ 5のいずれかに記載のターボ復号装置 を適用することにより、 本実施の形態 2〜 5に記載の効果を奏する無線受信装 置を提供することができる。 この場合には、 復調部 1 3 0 4から D S Pメモリ 部 3 0 2に軟判定データが入力する。
また、 上記実施の形態 2〜 5のターボ復号装置は、 基地局装置または通信端 末装置に適用することが可能である。 また、 上記実施の形態 2〜 5のターボ復 号装置における処理手順をコンピュータプログラムにて実行させるようにする とともに、 上記実施の形態 2〜 5のターボ復号装置における処理手順を実行さ せるコンピュータプログラムを C D— R OMまたは D V D等の記録媒体に記憶 させることが可能であるとともに、 上記実施の形態 2〜 5のターボ復号装置に おける処理手順を実行させるコンピュータプログラムを、 電気通信回線を用レヽ て伝送させて伝送先にて実行させるようにしても良い。
なお、 本発明は上記実施の形態に限定されず、 種々変更して実施することが 可能である。 例えば、 上記実施の形態では、 ターボ復号器装置として行う場合 について説明しているが、 これに限られるものではなく、 このターボ復号方法 をソフトウェアとして行うことも可能である。 例えば、上記ターポ復号方法を実行するプログラムを予め ROM (Read Only Memory)に格納しておき、そのプログラムを CPU (Central Processor Unit) によって動作させるようにしても良い。
また、 上記ターポ復号方法を実行するプログラムをコンピュータで読み取り 可能な記憶媒体に格納し、 記憶媒体に格納されたプログラムをコンピュータの RAM (Random Access Memory) に記録して、 コンピュータをそのプログラ ムにしたがって動作させるようにしても良い。 以上の説明から明らかなように、 本発明の夕一ポ復号器及びターポ復号方法 によれば、 複数の受信系統で受信した信号を夕一ポ復号等で繰り返し復号する 夕一ポ復号器において、 受信状態が悪い受信信号を繰り返し復号する回数を受 信状態が良い受信信号を繰り返し復号する回数より多くすることにより、 少な い演算量で複数の受信信号を復号して受信特性を良化することができる。
本明細書は、 2003年 3月 31日出願の特願 2003— 096493及び 2003年 6月 1 2日出願の特願 2003— 168306に基づくものである。 この内容をここに含めておく。 産業上の利用可能性
本発明は、 無線通信装置に用いて好適である。

Claims

請 求 の 範 囲
1 . 複数の受信系統で受信した受信信号を繰り返し復号する回数を所定の時間 毎に受信系統別に設定する繰り返し回数設定手段と、 前記繰り返し回数設定手 段で設定された回数で受信信号を繰り返し復号する復号手段と、 受信信号の受 信状態を測定する測定手段と、 を具備し、 前記繰り返し回数設定手段は、 繰り 返し復号の回数の合計が前記復号手段の能力以内となる繰り返し回数で受信状 態が良い受信信号より悪い受信信号に繰り返し回数を多く設定することを特徴 とするターボ復号器。
2. 前記復号手段は、 復号結果を事前情報として受信信号と共に繰り返し復号 してターボ復号を行うことを特徴とする請求項 1に記載のターボ復号器。
3 . 復号した受信信号について所定の時間あたりの誤り発生率を測定するプロ ックエラーレート測定手段を具備し、 前記繰り返し回数設定手段は、 前記誤り 発生率が高い受信系統の繰り返し復号回数を前記誤り発生率が低い受信系統の 繰り返し復号回数より多く設定することを特徴とする請求項 1に記載のターボ 復号器。
4. 前記誤り発生率が高い受信系統の測定時間を前記誤り発生率が低い受信系 統の測定時間より短く設定する測定時間制御手段を具備し、 前記プロックエラ 一レート測定手段は、 前記測定時間制御手段が設定した測定時間で誤り発生率 を測定することを特徴とする請求項 3に記載のターボ復号器。
5 . 複数の受信系統で信号を受信する受信手段と、 複数の受信系統で受信した 受信信号を前記復号手段の処理時間単位で一系統ずつ受信信号を前記復号手段 に出力する入力手段と、 前記復号手段において繰り返し復号された受信信号を 受信系統別に出力する出力手段と、 を具備し、 前記復号手段は、 前記入力信号 力 ら出力された受信信号を繰り返し復号して復号結果を前記出力手段に出力す ることを特徴とする請求項 1に記載のターポ復号器。
6 . 軟判定データを記憶する軟判定データ記憶手段と、 前記軟判定データ記憶 手段より読み出した軟判定データの復号処理を n ( nは 2以上の自然数) 回繰 り返すことにより、前記軟判定データより硬判定データを生成する復号手段と、 軟判定データの前記復号手段における n回の復号処理が終了する前に、 次に前 記復号手段にて n回復号処理される軟判定データを前記軟判定データ記憶手段 に記憶させる制御手段と、 を具備することを特徴とする請求項 1に記載のター ボ復号装置。
7 . 前記制御手段は、 n回目の復号処理が開始された後に、 次に前記復号手段 にて n回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させ ることを特徴とする請求項 6記載のタ一ポ復号装置。
8 . 前記軟判定データ記憶手段は、 前記復号手段にて復号処理中の軟判定デー タを記憶する第 1領域と次に前記復号手段にて n回復号処理される軟判定デー タを記憶する第 2領域とを有することを特徴とする請求項 6記載のタ一ポ復号 装置。
9 . 前記復号手段にて復号処理中の軟判定データを記憶する待避用軟判定デー タ記憶手段を具備し、 前記制御手段は、 次に前記復号手段にて n回復号処理さ れる軟判定データが前記軟判定データ記憶手段に記憶される前に、 復号処理中 の軟判定データを前記待避用軟判定データ記憶手段に記憶させることを特徴と する請求項 6記載のターポ復号装置。
1 0 . 前記復号手段は、 k ( kは、 k < nかつ自然数) 回の復号処理が終了し た軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データ より、 軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成す る第 2モードと、 前記第 2モードにより得られた軟判定データ及び前記軟判定 データ記憶手段に記憶されている軟判定データより、 軟出力復号アルゴリズム にしたがって軟判定して軟判定データを生成する第 1モードとを実行すること により 1回の復号処理を終了し、 前記制御手段は、 前記第 1モードによる処理 開始後に次に前記復号手段にて n回復号処理される軟判定データを前記軟判定 データ記憶手段に記憶させることを特徴とする請求項 6に記載のターボ復号装 置。
1 1 . ターボ復号装置を具備することを特徴とする基地局装置であって、 前記 ターボ復号装置は、 複数の受信系統で受信した受信信号を繰り返し復号する回 数を所定の時間毎に受信系統別に設定する繰り返し回数設定手段と、 前記繰り 返し回数設定手段で設定された回数で受信信号を繰り返し復号する復号手段と、 受信信号の受信状態を測定する測定手段と、 を具備し、 前記繰り返し回数設定 手段は、 繰り返し復号の回数の合計が前記復号手段の能力以内となる繰り返し 回数で受信状態が良い受信信号より悪い受信信号に繰り返し回数を多く設定す ることを特徴とする。
1 2 . ターボ復号装置を具備することを特徴とする通信端末装置であって、 前 記タ一ポ復号装置は、 複数の受信系統で受信した受信信号を繰り返し復号する 回数を所定の時間毎に受信系統別に設定する繰り返し回数設定手段と、 前記繰 り返し回数設定手段で設定された回数で受信信号を繰り返し復号する復号手段 と、 受信信号の受信状態を測定する測定手段と、 を具備し、 前記繰り返し回数 設定手段は、 繰り返し復号の回数の合計が前記復号手段の能力以内となる繰り 返し回数で受信状態が良い受信信号より悪い受信信号に繰り返し回数を多く設 定することを特徴 する。
1 3 . 複数の受信系統で受信した受信信号を繰り返し復号する回数を所定の時 間毎に受信系統別に設定する繰り返し回数設定工程と、 前記繰り返し回数設定 工程で設定された回数で受信信号を繰り返し復号する復号工程と、 受信信号の 受信状態を測定する測定工程と、 を具備し、 前記繰り返し回数設定工程は、 繰 り返し復号の回数の合計が前記復号工程の能力以内となる操り返し回数で受信 状態が良い受信信号より悪い受信信号に繰り返し回数を多く設定することを特 徴とするターボ復号方法。
1 4 . 軟判定データを記憶する工程と、 記憶した前記軟判定データを読み出す とともに、読み出した前記軟判定データの復号処理を n ( nは 2以上の自然数) 回繰り返すことにより、前記軟判定データより硬判定データを生成する工程と、 前記軟判定データの n回目の復号処理が開始された後でかつ 11回目の復号処理 が終了する前に、 次に n回復号処理される軟判定データを前記メモリに記憶さ せる工程と、 を具備することを特徴とするターボ復号方法。
1 5 . 軟判定データを記憶する手順と、 記憶した前記軟判定データを読み出し て復号処理を n ( nは 2以上の自然数) 回繰り返すことにより、 軟判定データ より硬判定データを生成する手順と、 軟判定データの n回目の復号処理が開始 された後でかつ n回の復号処理が終了する前に、 次に n回復号処理される軟判 定データを記憶する手順と、 を実行させるためのプログラムを記録したコンビ ユータ読み取り可能な記録媒体。
PCT/JP2004/002486 2003-03-31 2004-03-01 ターボ復号器及びターボ復号方法 WO2004088906A1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003096493A JP2004304620A (ja) 2003-03-31 2003-03-31 ターボ復号器及びターボ復号方法
JP2003-096493 2003-03-31
JP2003168306A JP2005006118A (ja) 2003-06-12 2003-06-12 ターボ復号装置及びターボ復号方法
JP2003-168306 2003-06-12

Publications (1)

Publication Number Publication Date
WO2004088906A1 true WO2004088906A1 (ja) 2004-10-14

Family

ID=33134326

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/002486 WO2004088906A1 (ja) 2003-03-31 2004-03-01 ターボ復号器及びターボ復号方法

Country Status (1)

Country Link
WO (1) WO2004088906A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101453A (ja) * 1998-07-17 2000-04-07 Nortel Networks Corp 統計的に多重化されたタ―ボ符号復号器
JP2001196943A (ja) * 2000-01-14 2001-07-19 Ntt Docomo Inc 復号装置及び復号方法
JP2002190745A (ja) * 2000-12-22 2002-07-05 Nec Corp 繰り返し回数更新装置及び方法
JP2003023359A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 誤り訂正ターボ符号の復号器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101453A (ja) * 1998-07-17 2000-04-07 Nortel Networks Corp 統計的に多重化されたタ―ボ符号復号器
JP2001196943A (ja) * 2000-01-14 2001-07-19 Ntt Docomo Inc 復号装置及び復号方法
JP2002190745A (ja) * 2000-12-22 2002-07-05 Nec Corp 繰り返し回数更新装置及び方法
JP2003023359A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 誤り訂正ターボ符号の復号器

Similar Documents

Publication Publication Date Title
JP5384187B2 (ja) 待ち行列ベースのデータ検出および復号のシステムおよび方法
KR100335038B1 (ko) 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더
JP5631977B2 (ja) 読み取りデータ処理システムにおける動的スケーリングのシステムと方法
KR101225016B1 (ko) Lte에서 병렬 터보 디코딩의 방법 및 장치
US7720017B2 (en) Parallel turbo decoders with multiplexed output
US7657819B2 (en) Method and apparatus for termination of iterative turbo decoding
JP2001308720A (ja) 符号/復号化装置及び符号/復号化方法
US8638244B2 (en) Encoding module, apparatus and method for determining a position of a data bit within an interleaved data stream
JP2007068155A (ja) 並列のターボ復号機中でのインターリーブの方法およびシステム。
US8358987B2 (en) Re-quantization in downlink receiver bit rate processor
US20130007568A1 (en) Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program
US8924829B2 (en) Device and method for turbo-encoding a block of data
KR100628201B1 (ko) 터보 디코딩 방법
US6434717B1 (en) Error detecting device and method
JPH07212336A (ja) 減少長トレースバック
JP2009246474A (ja) ターボデコーダ
CN110022158B (zh) 一种译码方法及装置
JP2004304620A (ja) ターボ復号器及びターボ復号方法
JP2007538452A (ja) ターボ復号器入力並べ換え
WO2004088906A1 (ja) ターボ復号器及びターボ復号方法
US11677419B2 (en) Cyclic redundancy check, CRC, decoding using the inverse CRC generator polynomial
CN101336517A (zh) 用于在移动通信系统中控制交织器/去交织器存储器的设备和方法
AU763225B2 (en) Cached chainback ram for serial viterbi decoder
WO2012151864A1 (zh) 一种turbo译码结果的输出方法及装置
JP2002190745A (ja) 繰り返し回数更新装置及び方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase