JP2005006118A - ターボ復号装置及びターボ復号方法 - Google Patents
ターボ復号装置及びターボ復号方法 Download PDFInfo
- Publication number
- JP2005006118A JP2005006118A JP2003168306A JP2003168306A JP2005006118A JP 2005006118 A JP2005006118 A JP 2005006118A JP 2003168306 A JP2003168306 A JP 2003168306A JP 2003168306 A JP2003168306 A JP 2003168306A JP 2005006118 A JP2005006118 A JP 2005006118A
- Authority
- JP
- Japan
- Prior art keywords
- decision data
- soft decision
- decoding
- turbo
- turbo decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】軟判定データのメモリに対する書き込み及び読み出しのタイミングを制御することにより、処理の高速化を図ること。
【解決手段】ＤＳＰ制御部１０１は、予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して、次にｎ回の復号処理される軟判定データを出力するように指示する。ＤＳＰメモリ部１０２は、ＤＳＰ制御部１０１の指示により、記憶している軟判定データを出力する。軟判定データメモリ部１０４は、ターボ復号処理に用いる軟判定データを記憶する。ターボ復号部１０７は、軟判定データをｎ回の繰り返し復号処理して硬判定データを生成するとともに、ｎ−１回目の復号処理が終了した場合には、予告復号完了信号を出力する。ターボ制御部１０８は、予告復号完了信号を受け取った場合には、予告復号完了割り込み信号を出力する。
【選択図】 図１
【解決手段】ＤＳＰ制御部１０１は、予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して、次にｎ回の復号処理される軟判定データを出力するように指示する。ＤＳＰメモリ部１０２は、ＤＳＰ制御部１０１の指示により、記憶している軟判定データを出力する。軟判定データメモリ部１０４は、ターボ復号処理に用いる軟判定データを記憶する。ターボ復号部１０７は、軟判定データをｎ回の繰り返し復号処理して硬判定データを生成するとともに、ｎ−１回目の復号処理が終了した場合には、予告復号完了信号を出力する。ターボ制御部１０８は、予告復号完了信号を受け取った場合には、予告復号完了割り込み信号を出力する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ターボ復号装置及びターボ復号方法に関し、例えばマイクロプロセッサにより制御されるターボ復号装置及びターボ復号方法に関する。
【０００２】
【従来の技術】
携帯電話システム等のディジタル移動体通信分野では、通信中の誤り発生の検出及び誤り訂正を行い、通信の信頼性を向上することが要求される。この誤り検出及び誤り訂正のために、誤り訂正符号が利用される。高い誤り訂正能力を有する誤り訂正符号の一つとしてターボ符号が知られている。ターボ符号器は、送信データと、その送信データを畳込み符号化したデータ（冗長ビット１）と、送信データにインタリービングを施したデータを畳込み符号化したデータ（冗長ビット２）とを出力する。一方、ターボ復号器では、２つの畳込み符号に対応する２つの復号器により、軟判定復号（送信されてきたデータの推定）を行い、一方の復号器の結果を、他方の復号器にフィードバックしながら繰り返し復号を行い、最終的に硬判定を行って、受信データの“１”，“０”を確定する。
【０００３】
また、従来のマイクロプロセッサは、シリアルで出力する符号データをメモリに蓄積しておいて、メモリに格納されている１フレーム分の全ての符号データの出力が終了すると、制御回路が割り込み信号を出力してメモリポインタをクリアするものが知られている。これによれば、マイクロプロセッサのデータ出力回路において、データの出力処理による符号の復号処理の中断をなくすることができるという利点がある（例えば、特許文献１参照。）。このようなマイクロプロセッサは、ターボ復号器に適用することが可能であり、メモリに格納された符号化データを用いてマイクロプロセッサの制御によりターボ復号処理するものである。ターボ復号器は、復号処理を繰り返す毎に、メモリに格納されている符号化データを用いて復号処理を行う。
【０００４】
図１３は、ターボ復号器を備える無線受信装置１３００の構成を示すものである。無線部１３０２は、アンテナ１３０１にて受信した受信信号を無線周波数からベースバンド周波数にダウンコンバート等してアナログ／ディジタル（以下「Ａ／Ｄ」と記載する）変換部１３０３へ出力する。Ａ／Ｄ変換部１３０３は、無線部１３０２から入力した受信信号をアナログデータからディジタルデータに変換して復調部１３０４へ出力する。復調部１３０４は、Ａ／Ｄ変換部１３０３から入力した受信信号を復調してターボ復号器１３０５へ出力する。ターボ復号器１３０５は、２つの軟出力復号器をもち、復調部１３０４から入力した受信信号より、一方の復号器の軟判定データを他方の復号器の入力にフィードバックしながら、繰り返し復号を行う。
【０００５】
【特許文献１】
特開平６−１５２５４６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のターボ復号装置及びターボ復号方法は、軟判定データを繰り返し復号処理する際に、復号処理する毎にメモリに記憶されている軟判定データ読み出すので、繰り返しの復号処理が終了するまでは軟判定データをメモリに記憶させておく必要がある。そのため、繰り返しの復号処理が終了するまでは、復号処理中の軟判定データによりメモリが専有されてしまうので次の処理に移れず、処理の高速化を図ることができないという問題がある。
【０００７】
本発明はかかる点に鑑みてなされたものであり、軟判定データのメモリに対する書き込み及び読み出しのタイミングを制御することにより、処理の高速化を図ることができるターボ復号装置及びターボ復号方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のターボ復号装置は、軟判定データを記憶する軟判定データ記憶手段と、前記軟判定データ記憶手段より読み出した軟判定データの復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、前記軟判定データより硬判定データを生成するターボ復号処理手段と、軟判定データの前記ターボ復号処理手段におけるｎ回の復号処理が終了する前に、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる制御手段と、を具備する構成を採る。
【０００９】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、復号処理の高速化を図ることができる。
【００１０】
本発明のターボ復号装置は、前記構成において、前記制御手段は、ｎ回目の復号処理が開始された後に、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる構成を採る。
【００１１】
この構成によれば、前記効果に加えて、ｎ回目の復号処理が開始された後に次にｎ回の復号処理する軟判定データを記憶させるので、ｎ回の復号処理が終了する直前までは、次にｎ回の復号処理される軟判定データは記憶されないため、ｎ回目の復号処理が開始されるまでは空いた記憶容量を他の処理に用いることができる。
【００１２】
本発明のターボ復号装置は、前記構成において、前記軟判定データ記憶手段は、前記ターボ復号処理手段にて復号処理中の軟判定データを記憶する第１領域と次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを記憶する第２領域とを有する構成を採る。
【００１３】
この構成によれば、前記効果に加えて、現在復号処理中の軟判定データと次にｎ回の復号処理を行う軟判定データとを１つの軟判定データ記憶手段に記憶させることができるので、回路規模を小さくすることができて装置の小型化を図ることができる。
【００１４】
本発明のターボ復号装置は、前記構成において、前記ターボ復号処理手段にて復号処理中の軟判定データを記憶する待避用軟判定データ記憶手段を具備し、前記制御手段は、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データが前記軟判定データ記憶手段に記憶される前に、復号処理中の軟判定データを前記待避用軟判定データ記憶手段に記憶させる構成を採る。
【００１５】
この構成によれば、前記効果に加えて、現在復号処理中の軟判定データと次にｎ回の復号処理する軟判定データとを異なる軟判定データ記憶手段に記憶するので、ターボ復号処理手段は、復号処理をｎ回行って生成した硬判定データの出力と次にｎ回の復号処理する軟判定データの読み込みとを、ほぼ同時に行うことができるので、さらに処理の高速化図ることができる。
【００１６】
本発明のターボ復号装置は、前記構成において、前記ターボ復号手段は、ｋ（ｋは、ｋ＜ｎかつ自然数）回の復号処理が終了した軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データより、軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成する第２モードと、前記第２モードにより得られた軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データより、軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成する第１モードとを実行することにより１回の復号処理を終了し、前記制御手段は、前記第１モードによる処理開始後に次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる構成を採る。
【００１７】
この構成によれば、前記効果に加えて、例えばｎ回目の復号処理の際の第１モードの処理を開始した後は、記憶している軟判定データは不要になるので、次にｎ回の復号処理をする軟判定データを使用し終えた軟判定データと同じメモリ領域に記憶させることができ、軟判定データ記憶手段の数を必要最小限にすることができて回路規模を小さくして装置の小型化を図ることができる。さらに、軟判定データ記憶手段の容量も少なくて良いので、安価な軟判定データ記憶手段を用いることできて装置の製造コストを低減することができる。
【００１８】
本発明の基地局装置は、前記のいずれかに記載のターボ復号装置を具備する構成を採る。
【００１９】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、例えば多数の移動局と通信を行う場合において、復号処理の高速化を図ることができる。
【００２０】
本発明の通信端末装置は、前記のいずれかに記載のターボ復号装置を具備する構成を採る。
【００２１】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができて復号処理の高速化を図ることができるため、高速に移動している場合においても移動速度の影響を受けず、通信不能になることを防止することができる。
【００２２】
本発明のターボ復号方法によれば、軟判定データを記憶するステップと、記憶した前記軟判定データを読み出すとともに、読み出した前記軟判定データの復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、前記軟判定データより硬判定データを生成するステップと、前記軟判定データのｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次にｎ回復号処理される軟判定データを前記メモリに記憶させるステップと、を具備するようにした。
【００２３】
この方法によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、復号処理の高速化を図ることができる。
【００２４】
本発明のコンピュータ読み取り可能な記録媒体は、軟判定データを記憶する手順と、記憶した前記軟判定データを読み出して復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、軟判定データより硬判定データを生成する手順と、軟判定データのｎ回目の復号処理が開始された後でかつｎ回の復号処理が終了する前に、次にｎ回復号処理される軟判定データを記憶する手順と、を実行させるためのプログラムを記録した構成を採る。
【００２５】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、復号処理の高速化を図ることができる。さらに、プログラムによりターボ復号処理を実行させることができるので、自動的に高速にターボ復号処理を行うことができる。
【００２６】
【発明の実施の形態】
本発明の骨子は、メモリに記憶されている軟判定データを読み出してｎ回の復号処理を繰り返すターボ復号器において、ｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次にｎ回復号処理される軟判定データをメモリに記憶させ、ｎ回目の復号処理が終了した後に直ちに次の軟判定データの復号処理を開始することである。
【００２７】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１に係るターボ復号装置１００の構成を示すブロック図である。ターボ復号装置１００は、ＤＳＰ（Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）部とターボ部とから構成される。ＤＳＰ部は、ＤＳＰ制御部１０１、ＤＳＰメモリ部１０２及びＤＳＰメモリ部１０３から構成される。ターボ部は、軟判定データメモリ部１０４、硬判定データメモリ部１０５、軟判定データ保持メモリ部１０６、ターボ復号部１０７及びターボ制御部１０８から構成される。
【００２９】
ＤＳＰ制御部１０１は、ターボ制御部１０８から予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して、ＤＳＰメモリ部１０２に記憶されている軟判定データを出力するように制御する。また、ＤＳＰ制御部１０１は、ターボ制御部１０８より復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０３に対して、硬判定データメモリ部１０５から硬判定データを読み込んでくるように制御する。また、ＤＳＰ制御部１０１は、ターボ復号処理を開始するタイミングになった場合には、ターボ復号処理の開始を指示する制御信号をターボ制御部１０８へ出力する。
【００３０】
ＤＳＰメモリ部１０２は、入力した各フレームの軟判定データを記憶し、ＤＳＰ制御部１０１から出力を指示された場合には、記憶していた軟判定データを軟判定データメモリ部１０４へ出力する。ＤＳＰメモリ部１０２に入力する軟判定データは、フレーム毎のデータである。
【００３１】
ＤＳＰメモリ部１０３は、ＤＳＰ制御部１０１の指示により、硬判定データメモリ部１０５から硬判定データを読み込んで記憶し、所定のタイミングにて記憶していた硬判定データをターボ復号処理後の受信信号として出力する。
【００３２】
軟判定データ記憶手段である軟判定データメモリ部１０４は、ＤＳＰメモリ部１０２から入力した軟判定データを記憶し、１回目〜ｎ−１回目（ｎは２以上の自然数）までの復号処理の各処理における所定のタイミングにてターボ復号部１０７へ出力する。また、軟判定データメモリ部１０４は、ｎ回目の復号処理の際にはＤＳＰ制御部１０１の指示により、現在復号処理されている軟判定データのｎ回目の復号処理が終了する前に、現在復号処理中の軟判定データのフレームの次のフレームの軟判定データであって、次にｎ回の復号処理される軟判定データがＤＳＰメモリ部１０２から入力する。
【００３３】
硬判定データメモリ部１０５は、ターボ復号部１０７から入力したｎ回の繰り返し復号処理を行ったターボ復号処理終了後の硬判定データを記憶してＤＳＰメモリ部１０３へ出力する。
【００３４】
待避用軟判定データ記憶手段である軟判定データ保持メモリ部１０６は、ｎ回目の復号処理が開始される前に、ターボ復号部１０７から入力したｎ回目の復号処理に用いる軟判定データを記憶する。そして、軟判定データ保持メモリ部１０６は、ｎ回目の復号処理の際には、記憶した軟判定データをターボ復号部１０７へ出力する。
【００３５】
ターボ復号処理手段であるターボ復号部１０７は、ターボ制御部１０８よりターボ復号処理の開始を指示された場合であって１回目〜ｎ−１回目までの復号処理の場合には、１回目〜ｎ−１回目の復号処理毎に軟判定データメモリ部１０４から軟判定データを読み込んで、読み込んだ軟判定データを繰り返し復号処理する。また、ターボ復号部１０７は、ｎ−１回目の復号処理が終了した後、引き続いてｎ回目の復号処理を開始する。ターボ復号処理部１０７は、ｎ回目の復号処理において、軟判定データメモリ部１０４から軟判定データを読み込み、読み込んだ軟判定データを軟判定データ保持メモリ部１０６へ書き込む。そして、ターボ復号部１０７は、ｎ回目の復号処理の際には、軟判定データ保持メモリ部１０６から軟判定データを読み込んでｎ回目の復号処理を行う。ターボ復号部１０７は、ｎ回目の復号処理を終了することにより硬判定データを生成し、生成した硬判定データを硬判定データメモリ部１０５へ出力する。さらに、ターボ復号部１０７は、ｎ−１回目の復号処理が終了した場合には、予告復号完了信号をターボ制御部１０８へ出力し、ｎ回目の復号処理が終了した場合には、復号完了信号を出力する。なお、ターボ復号部１０７の詳細は、後述する。
【００３６】
制御手段であるターボ制御部１０８は、ターボ復号部１０７から予告復号完了信号が入力した場合には、予告復号完了割り込み信号をＤＳＰ制御部１０１へ出力し、ターボ復号部１０７から復号完了信号が入力した場合には、復号完了割り込み信号をＤＳＰ制御部１０１へ出力する。また、ターボ制御部１０８は、ＤＳＰ制御部１０１から制御信号が入力した場合には、ターボ復号処理の開始を指示する制御信号をターボ復号部１０７へ出力する。ターボ制御部１０８は、軟判定データメモリ部１０４及び軟判定データ保持メモリ部１０６から軟判定データを読み出すタイミングを制御する。
【００３７】
次に、ターボ復号部１０７の詳細について、図２を用いて説明する。
【００３８】
図２は、ターボ復号部１０７の構成を示す図である。復号部２２０は、インターリーバー２０２、遅延部２０３、インターリーバー２０４、加算器２０５、乗算器２０６、遅延部２０７、ＳＯＶＡ処理部２０８、加算器２０９及びデインターリーバー２１０から構成される。また、復号部２２１は、加算器２１２、乗算器２１３、遅延部２１４、ＳＯＶＡ処理部２１５、加算器２１６及びＣＲＣ部２１７から構成される。また、図２は、符号化率３分の１の場合を示したものであるため、軟判定データは、（Ｉｎ１）、（Ｉｎ２）、（Ｉｎ３）の３つのデータからなる。
【００３９】
データ出力制御部２００は、ターボ制御部１０８からターボ復号を開始する制御信号が入力した場合には、軟判定データメモリ部１０４から軟判定データを読み込んで、読み込んだ軟判定データ（Ｉｎ１）をインターリーバー２０４及び加算器２１２に出力するとともに、軟判定データメモリ部１０４から読み込んだ軟判定データ（Ｉｎ２）をＳＯＶＡ処理部２１５へ出力し、軟判定データメモリ部１０４から読み込んだ軟判定データ（Ｉｎ３）をＳＯＶＡ処理部２０８へ出力する。また、データ出力制御部２００は、ｎ−１回目の復号処理が終了した旨の制御信号が入力した場合には、ｎ回目の復号処理を開始する前に、軟判定データメモリ部１０４より軟判定データ（Ｉｎ１）、（Ｉｎ２）、（Ｉｎ３）を読み込んで、読み込んだ軟判定データ（Ｉｎ１）、（Ｉｎ２）、（Ｉｎ３）を軟判定データ保持メモリ部１０６へ出力する。なお、データ出力制御部２００に入力するｎ−１回目の復号処理が終了した旨の制御信号は、ターボ制御部１０８から出力される予告復号完了信号である。
【００４０】
内部記憶部２０１は、後述する復号回数判定部２１８から入力した軟判定データ（ｔｍｐ２）を記憶する。そして、内部記憶部２０１は、ターボ復号を開始する旨の制御信号が入力した場合及び１回目〜ｎ回目の復号開始のタイミング信号がターボ制御部１０８から入力した場合には、記憶している軟判定データ（ｔｍｐ２）をインターリーバー２０２へ出力する。
【００４１】
インターリーバー２０２は、内部記憶部２０１から入力した軟判定データ（ｔｍｐ２）をビット毎に並び替えて加算器２０５と遅延部２０３へ出力する。インターリーバー２０２は、マトリクス状のテーブルに軟判定データ（ｔｍｐ２）をビット毎に書き込んだ後、書き込む方向に対して垂直な方向から読み出すことにより、軟判定データ（ｔｍｐ２）をビット毎に並び替える。
【００４２】
遅延部２０３は、インターリーバー２０２から入力した軟判定データ（ｔｍｐ２）を遅延させてデインターリーバー２１０へ出力する。この際、遅延部２０３は、マトリクス状のテーブルに書き込む順番及び読み出す順番をＳＯＶＡ処理部２０８の遅延分記憶しており、後述する加算器２０９からデインターリーバー２１０に入力する軟判定データの入力タイミングに合うように、軟判定データ（ｔｍｐ２）を遅延させながらデインターリーバー２１０のマトリクス状のテーブルに軟判定データ（ｔｍｐ２）の書き込みを行う。
【００４３】
インターリーバー２０４は、データ出力制御部２００から入力した軟判定データ（Ｉｎ１）をビット毎に並び替えて加算器２０５へ出力する。
【００４４】
加算器２０５は、インターリーバー２０４から入力した軟判定データ（Ｉｎ１）とインターリーバー２０２から入力した軟判定データ（ｔｍｐ２）とを加算して、乗算器２０６とＳＯＶＡ（Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ：軟出力ビタビアルゴリズム）処理部２０８へ出力する。
【００４５】
乗算器２０６は、加算器２０５から入力した軟判定データ（Ｉｎ１）、（Ｉｎ３）の加算結果にＥＶＳ（Ｅｘｔｒａ Ｖａｌｕｅ Ｓｃａｌｉｎｇ）係数を乗算して遅延部２０７へ出力する。
【００４６】
遅延部２０７は、乗算器２０６から入力した軟判定データを遅延させて加算器２０９へ出力する。遅延部２０７は、ＳＯＶＡ処理部２０８から加算器２０９へ入力する軟判定データの入力タイミングに合うように遅延させる。
【００４７】
ＳＯＶＡ処理部２０８は、加算器２０５から入力した軟判定データの加算結果とデータ出力制御部２００から入力した軟判定データ（Ｉｎ３）とを、ＥＶＳ係数を用いて軟出力ビタビアルゴリズムに従って軟判定を行い、軟判定復号結果を加算器２０９へ出力する。なお、ＳＯＶＡ処理部２０８にて用いるアルゴリズムは、軟出力ビタビアルゴリズムに限らず、任意の軟出力アルゴリズムを用いることが可能である。
【００４８】
加算器２０９は、遅延部２０７から入力した軟判定データとＳＯＶＡ処理部２０８から入力した軟判定データとを加算してデインターリーバー２１０へ出力する。
【００４９】
デインターリーバー２１０は、加算器２０９から入力した軟判定データの加算結果及び遅延部２０３から入力した軟判定データ（ｔｍｐ２）に対して、ビット毎に並び替えたものを元の配列に戻して軟判定データ（Ｅｘｔｒａｉｎ１）を生成して内部記憶部２１１へ出力する。
【００５０】
内部記憶部２１１は、デインターリーバー２１０から入力した軟判定データ（Ｅｘｔｒａｉｎ１）を記憶し、ターボ制御部１０８から指示されたタイミングにて記憶している軟判定データ（Ｅｘｔｒａｉｎ１）を加算器２１２へ出力する。
【００５１】
加算器２１２は、データ出力制御部２００から入力した軟判定データ（Ｉｎ１）と内部記憶部２１１から入力した軟判定データ（Ｅｘｔｒａｉｎ１）とを加算して乗算器２１３及びＳＯＶＡ処理部２１５へ出力する。
【００５２】
乗算器２１３は、加算器２１２から入力した加算結果にＥＶＳ（Ｅｘｔｒａ Ｖａｌｕｅ Ｓｃａｌｉｎｇ）係数を乗算して遅延部２１４へ出力する。
【００５３】
遅延部２１４は、乗算器２１３から入力した乗算結果を遅延させて加算器２１６へ出力する。遅延部２１４は、ＳＯＶＡ処理部２１５から加算器２１６に入力する軟判定データの入力タイミングに合うように遅延させる。
【００５４】
ＳＯＶＡ処理部２１５は、加算器２１２から入力した軟判定データの加算結果とデータ出力制御部２００から入力した軟判定データ（Ｉｎ２）とを、ＥＶＳ係数を用いて軟出力ビタビアルゴリズムに従って軟判定を行い、軟判定復号結果を加算器２１６、硬判定データメモリ部１０５及びＣＲＣ部２１７へ出力する。ＳＯＶＡ処理部２１５から硬判定データメモリ部１０５へ出力された硬判定データは、ｎ回目の復号処理が終了していない場合には破棄され、ｎ回目の復号処理が終了している場合にはＤＳＰ制御部１０１の制御によりＤＳＰメモリ部１０３へ出力される。なお、ＳＯＶＡ処理部２１５にて用いるアルゴリズムは、軟出力ビタビアルゴリズムに限らず、任意の軟出力アルゴリズムを用いることが可能である。
【００５５】
加算器２１６は、遅延部２１４から入力した軟判定データとＳＯＶＡ処理部２１５から入力した軟判定データとを加算して軟判定データ（ｔｍｐ２）を生成して復号回数判定部２１８へ出力する。
【００５６】
ＣＲＣ部２１７は、ＳＯＶＡ処理部２１５から入力した軟判定データよりＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）を行い、ＣＲＣの結果を出力する。ターボ復号装置は、このＣＲＣの結果を用いて、誤り訂正することができる。なお、ＣＲＣ部２１７から出力されるＣＲＣ結果は、図１においては省略してある。
【００５７】
復号回数判定部２１８は、加算器２１６から入力した軟判定データ（ｔｍｐ２）が入力する回数をカウントし、カウント数がｎ−１になった場合には予告復号完了信号をターボ制御部１０８へ出力する。また、復号回数判定部２１８は、カウント数がｎになった場合には復号完了信号をターボ制御部１０８へ出力する。復号回数判定部２１８は、復号回数がｎ回に到達した場合には、ターボ復号処理が終了したものと判断して、硬判定データを硬判定データメモリ部１０５へ出力する。また、復号回数判定部２１８は、加算器２１６から入力した軟判定データ（ｔｍｐ２）を内部記憶部２０１へ出力する。復号回数判定部２１８が軟判定データ（ｔｍｐ２）を内部記憶部２０１へ出力する処理、または復号回数判定部２１８が硬判定データを硬判定データメモリ部１０５へ出力する処理により、復号処理が１回終了する。なお、復号回数がｎ回に到達しない場合、復号回数判定部２１８は、硬判定データメモリ部１０５へは何も出力しない。
【００５８】
このように、ターボ復号部１０７は、復号部２２０における復号処理の際には、軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ３）を軟判定データメモリ部１０４から読み出す必要があり、復号部２２１における復号処理の際には、軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ２）を軟判定データメモリ部１０４から読み出す必要がある。したがって、復号部２２０における１回目の復号処理が開始された後から復号部２２１におけるｎ−１回目の復号処理が終了するまでは、軟判定データメモリ部１０４に記憶されている軟判定データを軟判定データ保持メモリ部１０６へは移動させないので、新たな軟判定データを軟判定データメモリ部１０４に記憶させることができない。一方、ｎ回目の復号部２２１における復号処理が開始された後には、軟判定データメモリ部１０４から軟判定データ保持メモリ部１０６へ軟判定データを移動させるので、新たな軟判定データを軟判定データメモリ部１０４に記憶させることができる。
【００５９】
次に、軟判定データメモリ部１０４について、図３を用いて説明する。図３は、軟判定データメモリ部１０４のメモリマップを示したものである。
【００６０】
図３に示すように、軟判定データメモリ部１０４は、軟判定データ（Ｉｎ１）を記憶する領域＃３０１、軟判定データ（Ｉｎ２）を記憶する領域＃３０２、軟判定データ（Ｉｎ３）を記憶する領域＃３０３、テールビットを記憶する領域＃３０４、制御レジスタの領域＃３０５、予備の領域＃３０６及びインターリーブテーブルの領域＃３０７に分割されている。
【００６１】
領域＃３０１は、軟判定する前の軟判定データ（Ｉｎ１）を記憶する。領域＃３０２は、軟判定する前の軟判定データ（Ｉｎ２）を記憶する。領域＃３０３は、軟判定する前の軟判定データ（Ｉｎ３）を記憶する。領域＃３０１、＃３０２、＃３０３には、ｎ回目の復号処理の際には復号処理されていない次のフレームの軟判定データが記憶される。
【００６２】
領域＃３０４は、テールビットを記憶している。テールビットは、ターボ復号する際に用いる１２ビットのデータあり、データの末尾に付加されるものである。
【００６３】
領域＃３０５は、繰り返し回数の情報、復号後のビット数の情報及びターボ復号する際の各種のパラメータの情報等を記憶する制御レジスタである。領域＃３０６は、予備の領域である。
【００６４】
領域＃３０７は、ＤＳＰから指定されたターボ復号処理の際のデータの並び替え処理（インターリーブ処理）のためのアドレステーブルである。
【００６５】
次に、ターボ復号装置１００の動作について、図４及び図５を用いて説明する。図４及び図５は、１フレームの軟判定データＮをｎ回繰り返し復号処理して硬判定データを得るまでのターボ復号装置１００の動作を示したものである。
【００６６】
最初に、軟判定データＮを軟判定データメモリ部１０４へ書き込む（ステップＳＴ４０１）。
【００６７】
次に、ターボ復号装置１００は、復号部２２０における復号処理（第２モード）と復号部２２１における復号処理（第１モード）を繰り返すことにより、軟判定データを繰り返し復号処理する（ステップＳＴ４０２）。
【００６８】
次に、ターボ制御部１０８は、ｎ−１回目の復号処理が終了したことを知らせる予告復号完了信号がターボ復号部１０７から入力したか否かを判定する（ステップＳＴ４０３）。
【００６９】
ｎ−１回目の復号処理が終了していない場合には、ターボ復号装置１００は、第２モードと第１モードを繰り返す通常の復号処理を繰り返す。
【００７０】
一方、ｎ−１回目の復号処理が終了した場合には、ターボ復号部１０７は、予告復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ４０４）、ターボ制御部１０８は、予告復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ４０５）。これにより、ｎ回目の復号処理が開始されるが、軟判定データを軟判定データメモリ部１０４から軟判定データ保持メモリ部１０６へ移動させるまではモード２による実際の軟判定処理は行われない。
【００７１】
次に、ターボ復号部１０７は、軟判定データメモリ部１０４に記憶されている軟判定データを軟判定データ保持メモリ部１０６へ書き込むことにより、軟判定データ保持メモリ部１０６に軟判定データＮを取り込む（ステップＳＴ４０６）。
【００７２】
次に、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ３）、（ｔｍｐ２）を内部記憶部２１０と軟判定データ保持メモリ部１０６にセットし（ステップＳＴ４０７）、第２モードの処理を行う（ステップＳＴ４０８）。
【００７３】
第２モードの処理が終了した場合には、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ２）、（ｔｍｐ１）を内部記憶部２１１と軟判定データ保持メモリ部１０６にセットし（ステップＳＴ４０９）、第１モードの処理を行う（ステップＳＴ４１０）。
【００７４】
次に、ＤＳＰ制御部１０１は、予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して軟判定データＮのフレームの次のフレームの軟判定データＮ＋１を出力するように指示し、軟判定データメモリ部１０４は、軟判定データＮ＋１について、軟判定データ（Ｉｎ１）を領域＃３０１に記憶し、軟判定データ（Ｉｎ２）を領域＃３０２に記憶し、軟判定データ（Ｉｎ３）を領域＃３０３に記憶する。これにより、軟判定データＮ＋１が軟判定データメモリ部１０４に書き込まれる（ステップＳＴ４１１）。
【００７５】
次に、ターボ復号部１０７は、ｎ回目の復号処理が終了した場合には、復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ４１２）、ターボ制御部１０８は、復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ４１３）。
【００７６】
次に、ターボ復号部１０７は、ｎ回の復号処理により生成した硬判定データを硬判定データメモリ部１０５へ出力し、ＤＳＰメモリ部１０３は硬判定データＮを読み込む（ステップＳＴ４１４）。
【００７７】
軟判定データＮの次にターボ復号処理される軟判定データＮ＋１は、すでに軟判定データメモリ部１０４に書き込まれているため、ターボ復号部１０７が硬判定データを硬判定データメモリ部１０５へ出力した後に、直ちに軟判定データＮ＋１の復号処理を開始することができる。
【００７８】
このように、本実施の形態１によれば、ｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次のフレームの軟判定データを軟判定データメモリ部に書き込んでおくので、１フレームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができて、処理の高速化を図ることができる。また、本実施の形態１によれば、ｎ回目の復号処理に用いる軟判定データと次のフレームの軟判定データとを異なるメモリに記憶させるので、ｎ回目の復号処理に用いる軟判定データのターボ復号部１０７への読み込みと次のフレームの軟判定データの書き込みとを同時に行うことができてさらに復号処理の高速化を図ることができる。
【００７９】
（実施の形態２）
図６は、本発明の実施の形態２に係るターボ復号装置６００の構成を示すブロック図である。
【００８０】
本実施の形態２に係るターボ復号装置６００は、図１に示す実施の形態１に係るターボ復号装置１００において、軟判定データ保持メモリ部１０６を削除するものである。なお、図６においては、図１と同一構成である部分には同一の符号を付してその説明は省略する。また、本実施の形態２に係るターボ復号部１０７は、図２に示すターボ復号部１０７において、軟判定保持メモリ部１０６からの入出力がない以外は図２と同一構成であるので、その説明は省略する。
【００８１】
ターボ復号装置６００は、ＤＳＰ部とターボ部とから構成される。また、ＤＳＰ部は、ＤＳＰ制御部１０１、ＤＳＰメモリ部１０２及びＤＳＰメモリ部１０３から構成される。ターボ部は、軟判定データメモリ部１０４、硬判定データメモリ部１０５、ターボ復号部１０７及びターボ制御部１０８から構成される。
【００８２】
軟判定データメモリ部１０４は、ＤＳＰメモリ部１０２から入力した軟判定データを記憶し、ｎ回の復号処理の各処理における所定のタイミングにてターボ復号部１０７へ出力する。
【００８３】
図７は、軟判定データメモリ部１０４のメモリマップを示したものである。
【００８４】
図７に示すように、軟判定データメモリ部１０４は、先に復号処理される軟判定データ（Ｉｎ１）を記憶する領域＃７０１、先に復号処理される軟判定データ（Ｉｎ２）を記憶する領域＃７０２、先に復号処理される軟判定データ（Ｉｎ３）を記憶する領域＃７０３、後に復号処理される軟判定データ（Ｉｎ１）を記憶する領域＃７０４、後に復号処理される軟判定データ（Ｉｎ２）を記憶する領域＃７０５、後に復号処理される軟判定データ（Ｉｎ３）＃７０６、テールビットを記憶する領域＃３０４、制御レジスタの領域＃３０５、予備の領域＃３０６及びインターリーブテーブルの領域＃３０７に分割されている。領域＃７０１、＃７０２、＃７０３（第１領域）と領域＃７０４、＃７０５、＃７０６（第２領域）とは、異なるフレームの軟判定データを記憶する。なお、領域＃３０４、＃３０５、＃３０６、＃３０７は、図４と同一であるのでその説明は省略する。なお、ターボ復号装置６００の動作は、図４の軟判定データＮを取り込むステップＳＴ４０６の動作が不要になる以外は図４と同一であるので、その説明は省略する。
【００８５】
このように、本実施の形態２によれば、ｎ回目の復号処理を開始した後でかつｎ回目の復号処理が終了する前に、次にターボ復号処理される軟判定データを軟判定データメモリ部に書き込んでおくので、１フレームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができて、処理の高速化を図ることができる。また、本実施の形態２によれば、先にターボ復号処理される軟判定データと次に復号処理される軟判定データとを同一の軟判定データメモリ部に領域を分けて記憶するので、軟判定データメモリ部の数を必要最小限にすることができるために回路規模を小さくすることができて装置を小型化することができる。
【００８６】
（実施の形態３）
図８は、本発明の実施の形態３に係るターボ復号装置８００の構成を示すブロック図である。
【００８７】
本実施の形態３に係るターボ復号装置８００は、図１に示す実施の形態１に係るターボ復号装置１００において、軟判定データメモリ部１０４及び硬判定データメモリ部１０５の代わりにデータメモリ部８０１を有する。なお、図８においては、図１と同一構成である部分には同一の符号を付してその説明は省略する。また、本実施の形態３に係るターボ復号部１０７は、図２に示すターボ復号部１０７と同一構成であるので、その説明は省略する。
【００８８】
ターボ復号装置８００は、ＤＳＰ部とターボ部とから構成される。また、ＤＳＰ部は、ＤＳＰ制御部１０１、ＤＳＰメモリ部１０２及びＤＳＰメモリ部１０３から構成される。ターボ部は、軟判定データ保持メモリ部１０６、ターボ復号部１０７、ターボ制御部１０８及びデータメモリ部８０１から構成される。
【００８９】
データメモリ部８０１は、ＤＳＰメモリ部１０２から入力した軟判定データを記憶し、１回目〜ｎ回目までの復号処理の各処理における所定のタイミングにて軟判定データをターボ復号部１０７へ出力する。また、データメモリ部８０１は、ターボ復号部１０７から入力したｎ回の繰り返し復号処理を行ったターボ復号処理終了後の硬判定データを記憶してＤＳＰメモリ部１０３へ出力する。なお、ターボ復号装置８００の動作は、図４及び図５と同一であるので、その説明は省略する。
【００９０】
次に、データメモリ部８０１について、図９を用いて説明する。図９は、データメモリ部８０１のメモリマップを示したものである。
【００９１】
図９に示すように、データメモリ部８０１は、軟判定データ（Ｉｎ１）を記憶する領域＃３０１、軟判定データ（Ｉｎ２）を記憶する領域＃３０２、軟判定データ（Ｉｎ３）を記憶する領域＃３０３、テールビットを記憶する領域＃３０４、制御レジスタの領域＃３０５、予備の領域＃３０６、硬判定データを記憶する領域＃９０１及びインターリーブテーブルの領域＃３０７に分割されている。
【００９２】
領域＃９０１には、ターボ復号部１０７にてｎ回復号処理された後に生成された硬判定データが記憶される。なお、領域＃３０１、＃３０２、＃３０３、＃３０４、＃３０５、＃３０６、＃３０７は、図３と同一であるのでその説明は省略する。
【００９３】
このように、本実施の形態３によれば、上記実施の形態１の効果に加えて、軟判定データと硬判定データとを同一のデータメモリ部にて領域を分けて記憶するので、メモリの数を必要最小限にすることができるために回路規模を小さくすることができて装置を小型化することができる。
【００９４】
（実施の形態４）
図１０は、本発明の実施の形態４に係るターボ復号部１０００の構成を示すブロック図である。本実施の形態４に係るターボ復号部１０００は、図２に示す実施の形態１に係るターボ復号部１０７において、図１０に示すように、信号出力部１００１を追加するものである。なお、図１０において、図２と同一構成である部分には同一の符号を付してその説明は省略する。また、ターボ復号装置の構成は、ターボ復号部１０７の代わりにターボ復号部１０００を有する以外は図６と同一構成であるとともに、軟判定データメモリ部１０４におけるメモリマップは図３と同一であるので、その説明は省略する。
【００９５】
信号出力部１００１は、デインターリーバー２１０から軟判定データ（Ｅｘｔｒａｉｎ１）が入力する毎にカウントし、カウント数がｎになった場合でかつデータ出力制御部２００から軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ２）が入力した場合に、復号部２２０の復号処理が終了した旨の予告復号完了信号をターボ制御部１０８へ出力する。
【００９６】
復号回数判定部２１８は、加算器２１６から入力した軟判定データ（ｔｍｐ２）が入力する回数をカウントし、カウント数がｎになった場合には復号完了信号をターボ制御部１０８へ出力する。
【００９７】
次に、ターボ復号装置６００の動作について、図１１及び図１２を用いて説明する。
【００９８】
最初に、軟判定データＮを軟判定データメモリ部１０４へ書き込む（ステップＳＴ１１０１）。
【００９９】
次に、ターボ復号装置６００は、復号部２２０における復号処理（第２モード）と復号部２２１における復号処理（第１モード）を繰り返すことにより、軟判定データを繰り返し復号処理する（ステップＳＴ１１０２）。
【０１００】
次に、ターボ制御部１０８は、ターボ復号部１０７から入力した復号回数情報より、ｎ−１回目の復号処理が終了したか否かを判定する（ステップＳＴ１１０３）。
【０１０１】
ｎ−１回目の復号処理が終了していない場合には、ターボ復号装置６００は、第２モードと第１モードを繰り返す通常の復号処理を繰り返す。
【０１０２】
一方、ｎ−１回目の復号処理が終了した場合には、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ３）とｎ−１回目（ｋ回目（ｋは、ｋ＜ｎかつ自然数））の復号処理が終了した軟判定データ（ｔｍｐ２）を内部記憶部２１０と軟判定データメモリ部１０４にセットし（ステップＳＴ１１０４）、第２モードの処理を行う（ステップＳＴ１１０５）。
【０１０３】
次に、第２モードの処理が終了した場合には、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ２）、（ｔｍｐ１）を内部記憶部２１１と軟判定データ保持メモリ部１０６にセットし（ステップＳＴ１１０６）、第１モードの処理を行う（ステップＳＴ１１０７）。
【０１０４】
次に、データ出力制御部２００からｎ回目の復号処理に用いる軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ２）が出力されることにより第１モードの処理が開始された後、ターボ復号部１０７は、予告復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ１１０８）、ターボ制御部１０８は、予告復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ１１０９）。
【０１０５】
次に、ＤＳＰ制御部１０１は、予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して軟判定データを出力するように指示し、軟判定データメモリ部１０４は、軟判定データ（Ｉｎ１）を領域＃３０１に記憶し、軟判定データ（Ｉｎ２）を領域＃３０２に記憶し、軟判定データ（Ｉｎ３）を領域＃３０３に記憶されることにより、軟判定データメモリ部１０４に軟判定データＮ＋１がかき込まれる（ステップＳＴ１１１０）。
【０１０６】
次に、ターボ復号部１０７は、ｎ回目の復号処理が終了した場合には、復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ１１１１）、ターボ制御部１０８は、復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ１１１２）。
【０１０７】
次に、ターボ復号部１０７は、ｎ回の復号処理により生成した硬判定データを硬判定データメモリ部１０５へ出力し、硬判定データメモリ部１０５は硬判定データを読み込む（ステップＳＴ１１１３）。
【０１０８】
軟判定データＮの次にターボ復号処理される軟判定データＮ＋１は、すでに軟判定データメモリ部１０４に書き込まれているため、ターボ復号部１０７が硬判定データを硬判定データメモリ部１０５へ出力した後に、直ちに軟判定データＮ＋１の復号処理を開始することができる。軟判定データメモリ部１０４は、図４と同一である。
【０１０９】
このように、本実施の形態４によれば、ｎ回目の第１モードの処理が開始された場合でかつｎ回目の第１モードの処理が終了する前に、次にターボ復号処理される軟判定データを軟判定データメモリ部に書き込んでおくので、１フレームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができて、処理の高速化を図ることができる。また、本実施の形態４によれば、図３に示すように、先にターボ復号処理される軟判定データと次に復号処理される軟判定データとを同一の軟判定データメモリ部に領域を分けて記憶する必要がないので、軟判定データメモリ部の容量が少なくて良く、回路規模を小さくすることができて装置を小型化することができるとともに安価な軟判定データメモリ部を用いることができる。
【０１１０】
なお、上記実施の形態１〜４において、ｎ−１回目の復号処理が終了したか否かを検出してｎ回目の復号処理が開始された後に、次にｎ回の復号処理される軟判定データＮ＋１を軟判定データメモリ部１０４に記憶させることとしたが、これに限らず、１回目またはｎ−２回目等のｎ−１回目より前の復号処理が終了したタイミングにて、軟判定データＮ＋１を軟判定データメモリ部１０４に記憶させるようにしても良い。この場合、実施の形態１、実施の形態３及び実施の形態４においては、軟判定データＮ＋１が軟判定データメモリ部１０４に書き込まれる前に、軟判定データＮを軟判定データ保持メモリ部１０６に記憶させれば良い。
【０１１１】
また、上記実施の形態１〜４において、各フレームの軟判定データをｎ回繰り返し復号処理されることとしたが、これに限らず、２以上のフレームまたはスロット単位の軟判定データをｎ回復号処理しても良い。また、上記実施の形態１〜４において、軟判定データの符号化率を３分の１にしたが、これに限らず、任意の符号化率を選択することができる。また、図１３に示す無線受信装置１３００において、ターボ復号器１３０５の代わり上記実施の形態１〜４のいずれかに記載のターボ復号装置を適用することが可能であり、図１３の無線受信装置１３００に上記実施の形態１〜４のいずれかに記載のターボ復号装置を適用することにより、本実施の形態１〜４に記載の効果を奏する無線受信装置を提供することができる。この場合には、復調部１３０４からＤＳＰメモリ部１０２に軟判定データが入力する。
【０１１２】
また、上記実施の形態１〜４のターボ復号装置は、基地局装置または通信端末装置に適用することが可能である。また、上記実施の形態１〜４のターボ復号装置における処理手順をコンピュータプログラムにて実行させるようにするとともに、上記実施の形態１〜４のターボ復号装置における処理手順を実行させるコンピュータプログラムをＣＤ−ＲＯＭまたはＤＶＤ等の記録媒体に記憶させることが可能であるとともに、上記実施の形態１〜４のターボ復号装置における処理手順を実行させるコンピュータプログラムを、電気通信回線を用いて伝送させて伝送先にて実行させるようにしても良い。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、軟判定データのメモリに対する書き込み及び読み出しのタイミングを制御することにより、処理の高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るターボ復号装置の構成を示すブロック図
【図２】本発明の実施の形態１に係るターボ復号部の構成を示すブロック図
【図３】本発明の実施の形態１に係る軟判定データメモリ部のメモリマップを示す図
【図４】本発明の実施の形態１に係るターボ復号装置の動作を示すフロー図
【図５】本発明の実施の形態１に係るターボ復号装置の動作を示すフロー図
【図６】本発明の実施の形態２に係るターボ復号装置の構成を示すブロック図
【図７】本発明の実施の形態２に係る軟判定データメモリ部のメモリマップを示す図
【図８】本発明の実施の形態３に係るターボ復号装置の構成を示すブロック図
【図９】本発明の実施の形態３に係るデータメモリ部のメモリマップを示す図
【図１０】本発明の実施の形態４に係るターボ復号部の構成を示すブロック図
【図１１】本発明の実施の形態４に係るターボ復号装置の動作を示すフロー図
【図１２】本発明の実施の形態４に係るターボ復号装置の動作を示すフロー図
【図１３】従来の無線受信装置の構成を示すブロック図
【符号の説明】
１００ ターボ復号装置
１０１ ＤＳＰ制御部
１０２ ＤＳＰメモリ部
１０３ ＤＳＰメモリ部
１０４ 軟判定データメモリ部
１０５ 硬判定データメモリ部
１０６ 軟判定データ保持メモリ部
１０７ ターボ復号部
１０８ ターボ制御部
【発明の属する技術分野】
本発明は、ターボ復号装置及びターボ復号方法に関し、例えばマイクロプロセッサにより制御されるターボ復号装置及びターボ復号方法に関する。
【０００２】
【従来の技術】
携帯電話システム等のディジタル移動体通信分野では、通信中の誤り発生の検出及び誤り訂正を行い、通信の信頼性を向上することが要求される。この誤り検出及び誤り訂正のために、誤り訂正符号が利用される。高い誤り訂正能力を有する誤り訂正符号の一つとしてターボ符号が知られている。ターボ符号器は、送信データと、その送信データを畳込み符号化したデータ（冗長ビット１）と、送信データにインタリービングを施したデータを畳込み符号化したデータ（冗長ビット２）とを出力する。一方、ターボ復号器では、２つの畳込み符号に対応する２つの復号器により、軟判定復号（送信されてきたデータの推定）を行い、一方の復号器の結果を、他方の復号器にフィードバックしながら繰り返し復号を行い、最終的に硬判定を行って、受信データの“１”，“０”を確定する。
【０００３】
また、従来のマイクロプロセッサは、シリアルで出力する符号データをメモリに蓄積しておいて、メモリに格納されている１フレーム分の全ての符号データの出力が終了すると、制御回路が割り込み信号を出力してメモリポインタをクリアするものが知られている。これによれば、マイクロプロセッサのデータ出力回路において、データの出力処理による符号の復号処理の中断をなくすることができるという利点がある（例えば、特許文献１参照。）。このようなマイクロプロセッサは、ターボ復号器に適用することが可能であり、メモリに格納された符号化データを用いてマイクロプロセッサの制御によりターボ復号処理するものである。ターボ復号器は、復号処理を繰り返す毎に、メモリに格納されている符号化データを用いて復号処理を行う。
【０００４】
図１３は、ターボ復号器を備える無線受信装置１３００の構成を示すものである。無線部１３０２は、アンテナ１３０１にて受信した受信信号を無線周波数からベースバンド周波数にダウンコンバート等してアナログ／ディジタル（以下「Ａ／Ｄ」と記載する）変換部１３０３へ出力する。Ａ／Ｄ変換部１３０３は、無線部１３０２から入力した受信信号をアナログデータからディジタルデータに変換して復調部１３０４へ出力する。復調部１３０４は、Ａ／Ｄ変換部１３０３から入力した受信信号を復調してターボ復号器１３０５へ出力する。ターボ復号器１３０５は、２つの軟出力復号器をもち、復調部１３０４から入力した受信信号より、一方の復号器の軟判定データを他方の復号器の入力にフィードバックしながら、繰り返し復号を行う。
【０００５】
【特許文献１】
特開平６−１５２５４６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のターボ復号装置及びターボ復号方法は、軟判定データを繰り返し復号処理する際に、復号処理する毎にメモリに記憶されている軟判定データ読み出すので、繰り返しの復号処理が終了するまでは軟判定データをメモリに記憶させておく必要がある。そのため、繰り返しの復号処理が終了するまでは、復号処理中の軟判定データによりメモリが専有されてしまうので次の処理に移れず、処理の高速化を図ることができないという問題がある。
【０００７】
本発明はかかる点に鑑みてなされたものであり、軟判定データのメモリに対する書き込み及び読み出しのタイミングを制御することにより、処理の高速化を図ることができるターボ復号装置及びターボ復号方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明のターボ復号装置は、軟判定データを記憶する軟判定データ記憶手段と、前記軟判定データ記憶手段より読み出した軟判定データの復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、前記軟判定データより硬判定データを生成するターボ復号処理手段と、軟判定データの前記ターボ復号処理手段におけるｎ回の復号処理が終了する前に、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる制御手段と、を具備する構成を採る。
【０００９】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、復号処理の高速化を図ることができる。
【００１０】
本発明のターボ復号装置は、前記構成において、前記制御手段は、ｎ回目の復号処理が開始された後に、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる構成を採る。
【００１１】
この構成によれば、前記効果に加えて、ｎ回目の復号処理が開始された後に次にｎ回の復号処理する軟判定データを記憶させるので、ｎ回の復号処理が終了する直前までは、次にｎ回の復号処理される軟判定データは記憶されないため、ｎ回目の復号処理が開始されるまでは空いた記憶容量を他の処理に用いることができる。
【００１２】
本発明のターボ復号装置は、前記構成において、前記軟判定データ記憶手段は、前記ターボ復号処理手段にて復号処理中の軟判定データを記憶する第１領域と次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを記憶する第２領域とを有する構成を採る。
【００１３】
この構成によれば、前記効果に加えて、現在復号処理中の軟判定データと次にｎ回の復号処理を行う軟判定データとを１つの軟判定データ記憶手段に記憶させることができるので、回路規模を小さくすることができて装置の小型化を図ることができる。
【００１４】
本発明のターボ復号装置は、前記構成において、前記ターボ復号処理手段にて復号処理中の軟判定データを記憶する待避用軟判定データ記憶手段を具備し、前記制御手段は、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データが前記軟判定データ記憶手段に記憶される前に、復号処理中の軟判定データを前記待避用軟判定データ記憶手段に記憶させる構成を採る。
【００１５】
この構成によれば、前記効果に加えて、現在復号処理中の軟判定データと次にｎ回の復号処理する軟判定データとを異なる軟判定データ記憶手段に記憶するので、ターボ復号処理手段は、復号処理をｎ回行って生成した硬判定データの出力と次にｎ回の復号処理する軟判定データの読み込みとを、ほぼ同時に行うことができるので、さらに処理の高速化図ることができる。
【００１６】
本発明のターボ復号装置は、前記構成において、前記ターボ復号手段は、ｋ（ｋは、ｋ＜ｎかつ自然数）回の復号処理が終了した軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データより、軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成する第２モードと、前記第２モードにより得られた軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データより、軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成する第１モードとを実行することにより１回の復号処理を終了し、前記制御手段は、前記第１モードによる処理開始後に次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる構成を採る。
【００１７】
この構成によれば、前記効果に加えて、例えばｎ回目の復号処理の際の第１モードの処理を開始した後は、記憶している軟判定データは不要になるので、次にｎ回の復号処理をする軟判定データを使用し終えた軟判定データと同じメモリ領域に記憶させることができ、軟判定データ記憶手段の数を必要最小限にすることができて回路規模を小さくして装置の小型化を図ることができる。さらに、軟判定データ記憶手段の容量も少なくて良いので、安価な軟判定データ記憶手段を用いることできて装置の製造コストを低減することができる。
【００１８】
本発明の基地局装置は、前記のいずれかに記載のターボ復号装置を具備する構成を採る。
【００１９】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、例えば多数の移動局と通信を行う場合において、復号処理の高速化を図ることができる。
【００２０】
本発明の通信端末装置は、前記のいずれかに記載のターボ復号装置を具備する構成を採る。
【００２１】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができて復号処理の高速化を図ることができるため、高速に移動している場合においても移動速度の影響を受けず、通信不能になることを防止することができる。
【００２２】
本発明のターボ復号方法によれば、軟判定データを記憶するステップと、記憶した前記軟判定データを読み出すとともに、読み出した前記軟判定データの復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、前記軟判定データより硬判定データを生成するステップと、前記軟判定データのｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次にｎ回復号処理される軟判定データを前記メモリに記憶させるステップと、を具備するようにした。
【００２３】
この方法によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、復号処理の高速化を図ることができる。
【００２４】
本発明のコンピュータ読み取り可能な記録媒体は、軟判定データを記憶する手順と、記憶した前記軟判定データを読み出して復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、軟判定データより硬判定データを生成する手順と、軟判定データのｎ回目の復号処理が開始された後でかつｎ回の復号処理が終了する前に、次にｎ回復号処理される軟判定データを記憶する手順と、を実行させるためのプログラムを記録した構成を採る。
【００２５】
この構成によれば、軟判定データのｎ回の復号処理が終了する前に、次に復号処理される軟判定データを記憶しておくので、ｎ回の復号処理が終了した後に直ちに次にｎ回の復号処理する軟判定データを読み出すことができ、復号処理の高速化を図ることができる。さらに、プログラムによりターボ復号処理を実行させることができるので、自動的に高速にターボ復号処理を行うことができる。
【００２６】
【発明の実施の形態】
本発明の骨子は、メモリに記憶されている軟判定データを読み出してｎ回の復号処理を繰り返すターボ復号器において、ｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次にｎ回復号処理される軟判定データをメモリに記憶させ、ｎ回目の復号処理が終了した後に直ちに次の軟判定データの復号処理を開始することである。
【００２７】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１に係るターボ復号装置１００の構成を示すブロック図である。ターボ復号装置１００は、ＤＳＰ（Ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）部とターボ部とから構成される。ＤＳＰ部は、ＤＳＰ制御部１０１、ＤＳＰメモリ部１０２及びＤＳＰメモリ部１０３から構成される。ターボ部は、軟判定データメモリ部１０４、硬判定データメモリ部１０５、軟判定データ保持メモリ部１０６、ターボ復号部１０７及びターボ制御部１０８から構成される。
【００２９】
ＤＳＰ制御部１０１は、ターボ制御部１０８から予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して、ＤＳＰメモリ部１０２に記憶されている軟判定データを出力するように制御する。また、ＤＳＰ制御部１０１は、ターボ制御部１０８より復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０３に対して、硬判定データメモリ部１０５から硬判定データを読み込んでくるように制御する。また、ＤＳＰ制御部１０１は、ターボ復号処理を開始するタイミングになった場合には、ターボ復号処理の開始を指示する制御信号をターボ制御部１０８へ出力する。
【００３０】
ＤＳＰメモリ部１０２は、入力した各フレームの軟判定データを記憶し、ＤＳＰ制御部１０１から出力を指示された場合には、記憶していた軟判定データを軟判定データメモリ部１０４へ出力する。ＤＳＰメモリ部１０２に入力する軟判定データは、フレーム毎のデータである。
【００３１】
ＤＳＰメモリ部１０３は、ＤＳＰ制御部１０１の指示により、硬判定データメモリ部１０５から硬判定データを読み込んで記憶し、所定のタイミングにて記憶していた硬判定データをターボ復号処理後の受信信号として出力する。
【００３２】
軟判定データ記憶手段である軟判定データメモリ部１０４は、ＤＳＰメモリ部１０２から入力した軟判定データを記憶し、１回目〜ｎ−１回目（ｎは２以上の自然数）までの復号処理の各処理における所定のタイミングにてターボ復号部１０７へ出力する。また、軟判定データメモリ部１０４は、ｎ回目の復号処理の際にはＤＳＰ制御部１０１の指示により、現在復号処理されている軟判定データのｎ回目の復号処理が終了する前に、現在復号処理中の軟判定データのフレームの次のフレームの軟判定データであって、次にｎ回の復号処理される軟判定データがＤＳＰメモリ部１０２から入力する。
【００３３】
硬判定データメモリ部１０５は、ターボ復号部１０７から入力したｎ回の繰り返し復号処理を行ったターボ復号処理終了後の硬判定データを記憶してＤＳＰメモリ部１０３へ出力する。
【００３４】
待避用軟判定データ記憶手段である軟判定データ保持メモリ部１０６は、ｎ回目の復号処理が開始される前に、ターボ復号部１０７から入力したｎ回目の復号処理に用いる軟判定データを記憶する。そして、軟判定データ保持メモリ部１０６は、ｎ回目の復号処理の際には、記憶した軟判定データをターボ復号部１０７へ出力する。
【００３５】
ターボ復号処理手段であるターボ復号部１０７は、ターボ制御部１０８よりターボ復号処理の開始を指示された場合であって１回目〜ｎ−１回目までの復号処理の場合には、１回目〜ｎ−１回目の復号処理毎に軟判定データメモリ部１０４から軟判定データを読み込んで、読み込んだ軟判定データを繰り返し復号処理する。また、ターボ復号部１０７は、ｎ−１回目の復号処理が終了した後、引き続いてｎ回目の復号処理を開始する。ターボ復号処理部１０７は、ｎ回目の復号処理において、軟判定データメモリ部１０４から軟判定データを読み込み、読み込んだ軟判定データを軟判定データ保持メモリ部１０６へ書き込む。そして、ターボ復号部１０７は、ｎ回目の復号処理の際には、軟判定データ保持メモリ部１０６から軟判定データを読み込んでｎ回目の復号処理を行う。ターボ復号部１０７は、ｎ回目の復号処理を終了することにより硬判定データを生成し、生成した硬判定データを硬判定データメモリ部１０５へ出力する。さらに、ターボ復号部１０７は、ｎ−１回目の復号処理が終了した場合には、予告復号完了信号をターボ制御部１０８へ出力し、ｎ回目の復号処理が終了した場合には、復号完了信号を出力する。なお、ターボ復号部１０７の詳細は、後述する。
【００３６】
制御手段であるターボ制御部１０８は、ターボ復号部１０７から予告復号完了信号が入力した場合には、予告復号完了割り込み信号をＤＳＰ制御部１０１へ出力し、ターボ復号部１０７から復号完了信号が入力した場合には、復号完了割り込み信号をＤＳＰ制御部１０１へ出力する。また、ターボ制御部１０８は、ＤＳＰ制御部１０１から制御信号が入力した場合には、ターボ復号処理の開始を指示する制御信号をターボ復号部１０７へ出力する。ターボ制御部１０８は、軟判定データメモリ部１０４及び軟判定データ保持メモリ部１０６から軟判定データを読み出すタイミングを制御する。
【００３７】
次に、ターボ復号部１０７の詳細について、図２を用いて説明する。
【００３８】
図２は、ターボ復号部１０７の構成を示す図である。復号部２２０は、インターリーバー２０２、遅延部２０３、インターリーバー２０４、加算器２０５、乗算器２０６、遅延部２０７、ＳＯＶＡ処理部２０８、加算器２０９及びデインターリーバー２１０から構成される。また、復号部２２１は、加算器２１２、乗算器２１３、遅延部２１４、ＳＯＶＡ処理部２１５、加算器２１６及びＣＲＣ部２１７から構成される。また、図２は、符号化率３分の１の場合を示したものであるため、軟判定データは、（Ｉｎ１）、（Ｉｎ２）、（Ｉｎ３）の３つのデータからなる。
【００３９】
データ出力制御部２００は、ターボ制御部１０８からターボ復号を開始する制御信号が入力した場合には、軟判定データメモリ部１０４から軟判定データを読み込んで、読み込んだ軟判定データ（Ｉｎ１）をインターリーバー２０４及び加算器２１２に出力するとともに、軟判定データメモリ部１０４から読み込んだ軟判定データ（Ｉｎ２）をＳＯＶＡ処理部２１５へ出力し、軟判定データメモリ部１０４から読み込んだ軟判定データ（Ｉｎ３）をＳＯＶＡ処理部２０８へ出力する。また、データ出力制御部２００は、ｎ−１回目の復号処理が終了した旨の制御信号が入力した場合には、ｎ回目の復号処理を開始する前に、軟判定データメモリ部１０４より軟判定データ（Ｉｎ１）、（Ｉｎ２）、（Ｉｎ３）を読み込んで、読み込んだ軟判定データ（Ｉｎ１）、（Ｉｎ２）、（Ｉｎ３）を軟判定データ保持メモリ部１０６へ出力する。なお、データ出力制御部２００に入力するｎ−１回目の復号処理が終了した旨の制御信号は、ターボ制御部１０８から出力される予告復号完了信号である。
【００４０】
内部記憶部２０１は、後述する復号回数判定部２１８から入力した軟判定データ（ｔｍｐ２）を記憶する。そして、内部記憶部２０１は、ターボ復号を開始する旨の制御信号が入力した場合及び１回目〜ｎ回目の復号開始のタイミング信号がターボ制御部１０８から入力した場合には、記憶している軟判定データ（ｔｍｐ２）をインターリーバー２０２へ出力する。
【００４１】
インターリーバー２０２は、内部記憶部２０１から入力した軟判定データ（ｔｍｐ２）をビット毎に並び替えて加算器２０５と遅延部２０３へ出力する。インターリーバー２０２は、マトリクス状のテーブルに軟判定データ（ｔｍｐ２）をビット毎に書き込んだ後、書き込む方向に対して垂直な方向から読み出すことにより、軟判定データ（ｔｍｐ２）をビット毎に並び替える。
【００４２】
遅延部２０３は、インターリーバー２０２から入力した軟判定データ（ｔｍｐ２）を遅延させてデインターリーバー２１０へ出力する。この際、遅延部２０３は、マトリクス状のテーブルに書き込む順番及び読み出す順番をＳＯＶＡ処理部２０８の遅延分記憶しており、後述する加算器２０９からデインターリーバー２１０に入力する軟判定データの入力タイミングに合うように、軟判定データ（ｔｍｐ２）を遅延させながらデインターリーバー２１０のマトリクス状のテーブルに軟判定データ（ｔｍｐ２）の書き込みを行う。
【００４３】
インターリーバー２０４は、データ出力制御部２００から入力した軟判定データ（Ｉｎ１）をビット毎に並び替えて加算器２０５へ出力する。
【００４４】
加算器２０５は、インターリーバー２０４から入力した軟判定データ（Ｉｎ１）とインターリーバー２０２から入力した軟判定データ（ｔｍｐ２）とを加算して、乗算器２０６とＳＯＶＡ（Ｓｏｆｔ−Ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ Ａｌｇｏｒｉｔｈｍ：軟出力ビタビアルゴリズム）処理部２０８へ出力する。
【００４５】
乗算器２０６は、加算器２０５から入力した軟判定データ（Ｉｎ１）、（Ｉｎ３）の加算結果にＥＶＳ（Ｅｘｔｒａ Ｖａｌｕｅ Ｓｃａｌｉｎｇ）係数を乗算して遅延部２０７へ出力する。
【００４６】
遅延部２０７は、乗算器２０６から入力した軟判定データを遅延させて加算器２０９へ出力する。遅延部２０７は、ＳＯＶＡ処理部２０８から加算器２０９へ入力する軟判定データの入力タイミングに合うように遅延させる。
【００４７】
ＳＯＶＡ処理部２０８は、加算器２０５から入力した軟判定データの加算結果とデータ出力制御部２００から入力した軟判定データ（Ｉｎ３）とを、ＥＶＳ係数を用いて軟出力ビタビアルゴリズムに従って軟判定を行い、軟判定復号結果を加算器２０９へ出力する。なお、ＳＯＶＡ処理部２０８にて用いるアルゴリズムは、軟出力ビタビアルゴリズムに限らず、任意の軟出力アルゴリズムを用いることが可能である。
【００４８】
加算器２０９は、遅延部２０７から入力した軟判定データとＳＯＶＡ処理部２０８から入力した軟判定データとを加算してデインターリーバー２１０へ出力する。
【００４９】
デインターリーバー２１０は、加算器２０９から入力した軟判定データの加算結果及び遅延部２０３から入力した軟判定データ（ｔｍｐ２）に対して、ビット毎に並び替えたものを元の配列に戻して軟判定データ（Ｅｘｔｒａｉｎ１）を生成して内部記憶部２１１へ出力する。
【００５０】
内部記憶部２１１は、デインターリーバー２１０から入力した軟判定データ（Ｅｘｔｒａｉｎ１）を記憶し、ターボ制御部１０８から指示されたタイミングにて記憶している軟判定データ（Ｅｘｔｒａｉｎ１）を加算器２１２へ出力する。
【００５１】
加算器２１２は、データ出力制御部２００から入力した軟判定データ（Ｉｎ１）と内部記憶部２１１から入力した軟判定データ（Ｅｘｔｒａｉｎ１）とを加算して乗算器２１３及びＳＯＶＡ処理部２１５へ出力する。
【００５２】
乗算器２１３は、加算器２１２から入力した加算結果にＥＶＳ（Ｅｘｔｒａ Ｖａｌｕｅ Ｓｃａｌｉｎｇ）係数を乗算して遅延部２１４へ出力する。
【００５３】
遅延部２１４は、乗算器２１３から入力した乗算結果を遅延させて加算器２１６へ出力する。遅延部２１４は、ＳＯＶＡ処理部２１５から加算器２１６に入力する軟判定データの入力タイミングに合うように遅延させる。
【００５４】
ＳＯＶＡ処理部２１５は、加算器２１２から入力した軟判定データの加算結果とデータ出力制御部２００から入力した軟判定データ（Ｉｎ２）とを、ＥＶＳ係数を用いて軟出力ビタビアルゴリズムに従って軟判定を行い、軟判定復号結果を加算器２１６、硬判定データメモリ部１０５及びＣＲＣ部２１７へ出力する。ＳＯＶＡ処理部２１５から硬判定データメモリ部１０５へ出力された硬判定データは、ｎ回目の復号処理が終了していない場合には破棄され、ｎ回目の復号処理が終了している場合にはＤＳＰ制御部１０１の制御によりＤＳＰメモリ部１０３へ出力される。なお、ＳＯＶＡ処理部２１５にて用いるアルゴリズムは、軟出力ビタビアルゴリズムに限らず、任意の軟出力アルゴリズムを用いることが可能である。
【００５５】
加算器２１６は、遅延部２１４から入力した軟判定データとＳＯＶＡ処理部２１５から入力した軟判定データとを加算して軟判定データ（ｔｍｐ２）を生成して復号回数判定部２１８へ出力する。
【００５６】
ＣＲＣ部２１７は、ＳＯＶＡ処理部２１５から入力した軟判定データよりＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）を行い、ＣＲＣの結果を出力する。ターボ復号装置は、このＣＲＣの結果を用いて、誤り訂正することができる。なお、ＣＲＣ部２１７から出力されるＣＲＣ結果は、図１においては省略してある。
【００５７】
復号回数判定部２１８は、加算器２１６から入力した軟判定データ（ｔｍｐ２）が入力する回数をカウントし、カウント数がｎ−１になった場合には予告復号完了信号をターボ制御部１０８へ出力する。また、復号回数判定部２１８は、カウント数がｎになった場合には復号完了信号をターボ制御部１０８へ出力する。復号回数判定部２１８は、復号回数がｎ回に到達した場合には、ターボ復号処理が終了したものと判断して、硬判定データを硬判定データメモリ部１０５へ出力する。また、復号回数判定部２１８は、加算器２１６から入力した軟判定データ（ｔｍｐ２）を内部記憶部２０１へ出力する。復号回数判定部２１８が軟判定データ（ｔｍｐ２）を内部記憶部２０１へ出力する処理、または復号回数判定部２１８が硬判定データを硬判定データメモリ部１０５へ出力する処理により、復号処理が１回終了する。なお、復号回数がｎ回に到達しない場合、復号回数判定部２１８は、硬判定データメモリ部１０５へは何も出力しない。
【００５８】
このように、ターボ復号部１０７は、復号部２２０における復号処理の際には、軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ３）を軟判定データメモリ部１０４から読み出す必要があり、復号部２２１における復号処理の際には、軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ２）を軟判定データメモリ部１０４から読み出す必要がある。したがって、復号部２２０における１回目の復号処理が開始された後から復号部２２１におけるｎ−１回目の復号処理が終了するまでは、軟判定データメモリ部１０４に記憶されている軟判定データを軟判定データ保持メモリ部１０６へは移動させないので、新たな軟判定データを軟判定データメモリ部１０４に記憶させることができない。一方、ｎ回目の復号部２２１における復号処理が開始された後には、軟判定データメモリ部１０４から軟判定データ保持メモリ部１０６へ軟判定データを移動させるので、新たな軟判定データを軟判定データメモリ部１０４に記憶させることができる。
【００５９】
次に、軟判定データメモリ部１０４について、図３を用いて説明する。図３は、軟判定データメモリ部１０４のメモリマップを示したものである。
【００６０】
図３に示すように、軟判定データメモリ部１０４は、軟判定データ（Ｉｎ１）を記憶する領域＃３０１、軟判定データ（Ｉｎ２）を記憶する領域＃３０２、軟判定データ（Ｉｎ３）を記憶する領域＃３０３、テールビットを記憶する領域＃３０４、制御レジスタの領域＃３０５、予備の領域＃３０６及びインターリーブテーブルの領域＃３０７に分割されている。
【００６１】
領域＃３０１は、軟判定する前の軟判定データ（Ｉｎ１）を記憶する。領域＃３０２は、軟判定する前の軟判定データ（Ｉｎ２）を記憶する。領域＃３０３は、軟判定する前の軟判定データ（Ｉｎ３）を記憶する。領域＃３０１、＃３０２、＃３０３には、ｎ回目の復号処理の際には復号処理されていない次のフレームの軟判定データが記憶される。
【００６２】
領域＃３０４は、テールビットを記憶している。テールビットは、ターボ復号する際に用いる１２ビットのデータあり、データの末尾に付加されるものである。
【００６３】
領域＃３０５は、繰り返し回数の情報、復号後のビット数の情報及びターボ復号する際の各種のパラメータの情報等を記憶する制御レジスタである。領域＃３０６は、予備の領域である。
【００６４】
領域＃３０７は、ＤＳＰから指定されたターボ復号処理の際のデータの並び替え処理（インターリーブ処理）のためのアドレステーブルである。
【００６５】
次に、ターボ復号装置１００の動作について、図４及び図５を用いて説明する。図４及び図５は、１フレームの軟判定データＮをｎ回繰り返し復号処理して硬判定データを得るまでのターボ復号装置１００の動作を示したものである。
【００６６】
最初に、軟判定データＮを軟判定データメモリ部１０４へ書き込む（ステップＳＴ４０１）。
【００６７】
次に、ターボ復号装置１００は、復号部２２０における復号処理（第２モード）と復号部２２１における復号処理（第１モード）を繰り返すことにより、軟判定データを繰り返し復号処理する（ステップＳＴ４０２）。
【００６８】
次に、ターボ制御部１０８は、ｎ−１回目の復号処理が終了したことを知らせる予告復号完了信号がターボ復号部１０７から入力したか否かを判定する（ステップＳＴ４０３）。
【００６９】
ｎ−１回目の復号処理が終了していない場合には、ターボ復号装置１００は、第２モードと第１モードを繰り返す通常の復号処理を繰り返す。
【００７０】
一方、ｎ−１回目の復号処理が終了した場合には、ターボ復号部１０７は、予告復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ４０４）、ターボ制御部１０８は、予告復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ４０５）。これにより、ｎ回目の復号処理が開始されるが、軟判定データを軟判定データメモリ部１０４から軟判定データ保持メモリ部１０６へ移動させるまではモード２による実際の軟判定処理は行われない。
【００７１】
次に、ターボ復号部１０７は、軟判定データメモリ部１０４に記憶されている軟判定データを軟判定データ保持メモリ部１０６へ書き込むことにより、軟判定データ保持メモリ部１０６に軟判定データＮを取り込む（ステップＳＴ４０６）。
【００７２】
次に、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ３）、（ｔｍｐ２）を内部記憶部２１０と軟判定データ保持メモリ部１０６にセットし（ステップＳＴ４０７）、第２モードの処理を行う（ステップＳＴ４０８）。
【００７３】
第２モードの処理が終了した場合には、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ２）、（ｔｍｐ１）を内部記憶部２１１と軟判定データ保持メモリ部１０６にセットし（ステップＳＴ４０９）、第１モードの処理を行う（ステップＳＴ４１０）。
【００７４】
次に、ＤＳＰ制御部１０１は、予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して軟判定データＮのフレームの次のフレームの軟判定データＮ＋１を出力するように指示し、軟判定データメモリ部１０４は、軟判定データＮ＋１について、軟判定データ（Ｉｎ１）を領域＃３０１に記憶し、軟判定データ（Ｉｎ２）を領域＃３０２に記憶し、軟判定データ（Ｉｎ３）を領域＃３０３に記憶する。これにより、軟判定データＮ＋１が軟判定データメモリ部１０４に書き込まれる（ステップＳＴ４１１）。
【００７５】
次に、ターボ復号部１０７は、ｎ回目の復号処理が終了した場合には、復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ４１２）、ターボ制御部１０８は、復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ４１３）。
【００７６】
次に、ターボ復号部１０７は、ｎ回の復号処理により生成した硬判定データを硬判定データメモリ部１０５へ出力し、ＤＳＰメモリ部１０３は硬判定データＮを読み込む（ステップＳＴ４１４）。
【００７７】
軟判定データＮの次にターボ復号処理される軟判定データＮ＋１は、すでに軟判定データメモリ部１０４に書き込まれているため、ターボ復号部１０７が硬判定データを硬判定データメモリ部１０５へ出力した後に、直ちに軟判定データＮ＋１の復号処理を開始することができる。
【００７８】
このように、本実施の形態１によれば、ｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次のフレームの軟判定データを軟判定データメモリ部に書き込んでおくので、１フレームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができて、処理の高速化を図ることができる。また、本実施の形態１によれば、ｎ回目の復号処理に用いる軟判定データと次のフレームの軟判定データとを異なるメモリに記憶させるので、ｎ回目の復号処理に用いる軟判定データのターボ復号部１０７への読み込みと次のフレームの軟判定データの書き込みとを同時に行うことができてさらに復号処理の高速化を図ることができる。
【００７９】
（実施の形態２）
図６は、本発明の実施の形態２に係るターボ復号装置６００の構成を示すブロック図である。
【００８０】
本実施の形態２に係るターボ復号装置６００は、図１に示す実施の形態１に係るターボ復号装置１００において、軟判定データ保持メモリ部１０６を削除するものである。なお、図６においては、図１と同一構成である部分には同一の符号を付してその説明は省略する。また、本実施の形態２に係るターボ復号部１０７は、図２に示すターボ復号部１０７において、軟判定保持メモリ部１０６からの入出力がない以外は図２と同一構成であるので、その説明は省略する。
【００８１】
ターボ復号装置６００は、ＤＳＰ部とターボ部とから構成される。また、ＤＳＰ部は、ＤＳＰ制御部１０１、ＤＳＰメモリ部１０２及びＤＳＰメモリ部１０３から構成される。ターボ部は、軟判定データメモリ部１０４、硬判定データメモリ部１０５、ターボ復号部１０７及びターボ制御部１０８から構成される。
【００８２】
軟判定データメモリ部１０４は、ＤＳＰメモリ部１０２から入力した軟判定データを記憶し、ｎ回の復号処理の各処理における所定のタイミングにてターボ復号部１０７へ出力する。
【００８３】
図７は、軟判定データメモリ部１０４のメモリマップを示したものである。
【００８４】
図７に示すように、軟判定データメモリ部１０４は、先に復号処理される軟判定データ（Ｉｎ１）を記憶する領域＃７０１、先に復号処理される軟判定データ（Ｉｎ２）を記憶する領域＃７０２、先に復号処理される軟判定データ（Ｉｎ３）を記憶する領域＃７０３、後に復号処理される軟判定データ（Ｉｎ１）を記憶する領域＃７０４、後に復号処理される軟判定データ（Ｉｎ２）を記憶する領域＃７０５、後に復号処理される軟判定データ（Ｉｎ３）＃７０６、テールビットを記憶する領域＃３０４、制御レジスタの領域＃３０５、予備の領域＃３０６及びインターリーブテーブルの領域＃３０７に分割されている。領域＃７０１、＃７０２、＃７０３（第１領域）と領域＃７０４、＃７０５、＃７０６（第２領域）とは、異なるフレームの軟判定データを記憶する。なお、領域＃３０４、＃３０５、＃３０６、＃３０７は、図４と同一であるのでその説明は省略する。なお、ターボ復号装置６００の動作は、図４の軟判定データＮを取り込むステップＳＴ４０６の動作が不要になる以外は図４と同一であるので、その説明は省略する。
【００８５】
このように、本実施の形態２によれば、ｎ回目の復号処理を開始した後でかつｎ回目の復号処理が終了する前に、次にターボ復号処理される軟判定データを軟判定データメモリ部に書き込んでおくので、１フレームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができて、処理の高速化を図ることができる。また、本実施の形態２によれば、先にターボ復号処理される軟判定データと次に復号処理される軟判定データとを同一の軟判定データメモリ部に領域を分けて記憶するので、軟判定データメモリ部の数を必要最小限にすることができるために回路規模を小さくすることができて装置を小型化することができる。
【００８６】
（実施の形態３）
図８は、本発明の実施の形態３に係るターボ復号装置８００の構成を示すブロック図である。
【００８７】
本実施の形態３に係るターボ復号装置８００は、図１に示す実施の形態１に係るターボ復号装置１００において、軟判定データメモリ部１０４及び硬判定データメモリ部１０５の代わりにデータメモリ部８０１を有する。なお、図８においては、図１と同一構成である部分には同一の符号を付してその説明は省略する。また、本実施の形態３に係るターボ復号部１０７は、図２に示すターボ復号部１０７と同一構成であるので、その説明は省略する。
【００８８】
ターボ復号装置８００は、ＤＳＰ部とターボ部とから構成される。また、ＤＳＰ部は、ＤＳＰ制御部１０１、ＤＳＰメモリ部１０２及びＤＳＰメモリ部１０３から構成される。ターボ部は、軟判定データ保持メモリ部１０６、ターボ復号部１０７、ターボ制御部１０８及びデータメモリ部８０１から構成される。
【００８９】
データメモリ部８０１は、ＤＳＰメモリ部１０２から入力した軟判定データを記憶し、１回目〜ｎ回目までの復号処理の各処理における所定のタイミングにて軟判定データをターボ復号部１０７へ出力する。また、データメモリ部８０１は、ターボ復号部１０７から入力したｎ回の繰り返し復号処理を行ったターボ復号処理終了後の硬判定データを記憶してＤＳＰメモリ部１０３へ出力する。なお、ターボ復号装置８００の動作は、図４及び図５と同一であるので、その説明は省略する。
【００９０】
次に、データメモリ部８０１について、図９を用いて説明する。図９は、データメモリ部８０１のメモリマップを示したものである。
【００９１】
図９に示すように、データメモリ部８０１は、軟判定データ（Ｉｎ１）を記憶する領域＃３０１、軟判定データ（Ｉｎ２）を記憶する領域＃３０２、軟判定データ（Ｉｎ３）を記憶する領域＃３０３、テールビットを記憶する領域＃３０４、制御レジスタの領域＃３０５、予備の領域＃３０６、硬判定データを記憶する領域＃９０１及びインターリーブテーブルの領域＃３０７に分割されている。
【００９２】
領域＃９０１には、ターボ復号部１０７にてｎ回復号処理された後に生成された硬判定データが記憶される。なお、領域＃３０１、＃３０２、＃３０３、＃３０４、＃３０５、＃３０６、＃３０７は、図３と同一であるのでその説明は省略する。
【００９３】
このように、本実施の形態３によれば、上記実施の形態１の効果に加えて、軟判定データと硬判定データとを同一のデータメモリ部にて領域を分けて記憶するので、メモリの数を必要最小限にすることができるために回路規模を小さくすることができて装置を小型化することができる。
【００９４】
（実施の形態４）
図１０は、本発明の実施の形態４に係るターボ復号部１０００の構成を示すブロック図である。本実施の形態４に係るターボ復号部１０００は、図２に示す実施の形態１に係るターボ復号部１０７において、図１０に示すように、信号出力部１００１を追加するものである。なお、図１０において、図２と同一構成である部分には同一の符号を付してその説明は省略する。また、ターボ復号装置の構成は、ターボ復号部１０７の代わりにターボ復号部１０００を有する以外は図６と同一構成であるとともに、軟判定データメモリ部１０４におけるメモリマップは図３と同一であるので、その説明は省略する。
【００９５】
信号出力部１００１は、デインターリーバー２１０から軟判定データ（Ｅｘｔｒａｉｎ１）が入力する毎にカウントし、カウント数がｎになった場合でかつデータ出力制御部２００から軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ２）が入力した場合に、復号部２２０の復号処理が終了した旨の予告復号完了信号をターボ制御部１０８へ出力する。
【００９６】
復号回数判定部２１８は、加算器２１６から入力した軟判定データ（ｔｍｐ２）が入力する回数をカウントし、カウント数がｎになった場合には復号完了信号をターボ制御部１０８へ出力する。
【００９７】
次に、ターボ復号装置６００の動作について、図１１及び図１２を用いて説明する。
【００９８】
最初に、軟判定データＮを軟判定データメモリ部１０４へ書き込む（ステップＳＴ１１０１）。
【００９９】
次に、ターボ復号装置６００は、復号部２２０における復号処理（第２モード）と復号部２２１における復号処理（第１モード）を繰り返すことにより、軟判定データを繰り返し復号処理する（ステップＳＴ１１０２）。
【０１００】
次に、ターボ制御部１０８は、ターボ復号部１０７から入力した復号回数情報より、ｎ−１回目の復号処理が終了したか否かを判定する（ステップＳＴ１１０３）。
【０１０１】
ｎ−１回目の復号処理が終了していない場合には、ターボ復号装置６００は、第２モードと第１モードを繰り返す通常の復号処理を繰り返す。
【０１０２】
一方、ｎ−１回目の復号処理が終了した場合には、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ３）とｎ−１回目（ｋ回目（ｋは、ｋ＜ｎかつ自然数））の復号処理が終了した軟判定データ（ｔｍｐ２）を内部記憶部２１０と軟判定データメモリ部１０４にセットし（ステップＳＴ１１０４）、第２モードの処理を行う（ステップＳＴ１１０５）。
【０１０３】
次に、第２モードの処理が終了した場合には、ターボ復号部１０７は、軟判定データ（Ｉｎ１）、（Ｉｎ２）、（ｔｍｐ１）を内部記憶部２１１と軟判定データ保持メモリ部１０６にセットし（ステップＳＴ１１０６）、第１モードの処理を行う（ステップＳＴ１１０７）。
【０１０４】
次に、データ出力制御部２００からｎ回目の復号処理に用いる軟判定データ（Ｉｎ１）と軟判定データ（Ｉｎ２）が出力されることにより第１モードの処理が開始された後、ターボ復号部１０７は、予告復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ１１０８）、ターボ制御部１０８は、予告復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ１１０９）。
【０１０５】
次に、ＤＳＰ制御部１０１は、予告復号完了割り込み信号が入力した場合には、ＤＳＰメモリ部１０２に対して軟判定データを出力するように指示し、軟判定データメモリ部１０４は、軟判定データ（Ｉｎ１）を領域＃３０１に記憶し、軟判定データ（Ｉｎ２）を領域＃３０２に記憶し、軟判定データ（Ｉｎ３）を領域＃３０３に記憶されることにより、軟判定データメモリ部１０４に軟判定データＮ＋１がかき込まれる（ステップＳＴ１１１０）。
【０１０６】
次に、ターボ復号部１０７は、ｎ回目の復号処理が終了した場合には、復号完了信号をターボ制御部１０８へ出力し（ステップＳＴ１１１１）、ターボ制御部１０８は、復号完了割り込み信号をＤＳＰ制御部１０１へ出力する（ステップＳＴ１１１２）。
【０１０７】
次に、ターボ復号部１０７は、ｎ回の復号処理により生成した硬判定データを硬判定データメモリ部１０５へ出力し、硬判定データメモリ部１０５は硬判定データを読み込む（ステップＳＴ１１１３）。
【０１０８】
軟判定データＮの次にターボ復号処理される軟判定データＮ＋１は、すでに軟判定データメモリ部１０４に書き込まれているため、ターボ復号部１０７が硬判定データを硬判定データメモリ部１０５へ出力した後に、直ちに軟判定データＮ＋１の復号処理を開始することができる。軟判定データメモリ部１０４は、図４と同一である。
【０１０９】
このように、本実施の形態４によれば、ｎ回目の第１モードの処理が開始された場合でかつｎ回目の第１モードの処理が終了する前に、次にターボ復号処理される軟判定データを軟判定データメモリ部に書き込んでおくので、１フレームのターボ復号処理が終了した後に直ちに次のフレームの軟判定データのターボ復号処理を行うことができて、処理の高速化を図ることができる。また、本実施の形態４によれば、図３に示すように、先にターボ復号処理される軟判定データと次に復号処理される軟判定データとを同一の軟判定データメモリ部に領域を分けて記憶する必要がないので、軟判定データメモリ部の容量が少なくて良く、回路規模を小さくすることができて装置を小型化することができるとともに安価な軟判定データメモリ部を用いることができる。
【０１１０】
なお、上記実施の形態１〜４において、ｎ−１回目の復号処理が終了したか否かを検出してｎ回目の復号処理が開始された後に、次にｎ回の復号処理される軟判定データＮ＋１を軟判定データメモリ部１０４に記憶させることとしたが、これに限らず、１回目またはｎ−２回目等のｎ−１回目より前の復号処理が終了したタイミングにて、軟判定データＮ＋１を軟判定データメモリ部１０４に記憶させるようにしても良い。この場合、実施の形態１、実施の形態３及び実施の形態４においては、軟判定データＮ＋１が軟判定データメモリ部１０４に書き込まれる前に、軟判定データＮを軟判定データ保持メモリ部１０６に記憶させれば良い。
【０１１１】
また、上記実施の形態１〜４において、各フレームの軟判定データをｎ回繰り返し復号処理されることとしたが、これに限らず、２以上のフレームまたはスロット単位の軟判定データをｎ回復号処理しても良い。また、上記実施の形態１〜４において、軟判定データの符号化率を３分の１にしたが、これに限らず、任意の符号化率を選択することができる。また、図１３に示す無線受信装置１３００において、ターボ復号器１３０５の代わり上記実施の形態１〜４のいずれかに記載のターボ復号装置を適用することが可能であり、図１３の無線受信装置１３００に上記実施の形態１〜４のいずれかに記載のターボ復号装置を適用することにより、本実施の形態１〜４に記載の効果を奏する無線受信装置を提供することができる。この場合には、復調部１３０４からＤＳＰメモリ部１０２に軟判定データが入力する。
【０１１２】
また、上記実施の形態１〜４のターボ復号装置は、基地局装置または通信端末装置に適用することが可能である。また、上記実施の形態１〜４のターボ復号装置における処理手順をコンピュータプログラムにて実行させるようにするとともに、上記実施の形態１〜４のターボ復号装置における処理手順を実行させるコンピュータプログラムをＣＤ−ＲＯＭまたはＤＶＤ等の記録媒体に記憶させることが可能であるとともに、上記実施の形態１〜４のターボ復号装置における処理手順を実行させるコンピュータプログラムを、電気通信回線を用いて伝送させて伝送先にて実行させるようにしても良い。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、軟判定データのメモリに対する書き込み及び読み出しのタイミングを制御することにより、処理の高速化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るターボ復号装置の構成を示すブロック図
【図２】本発明の実施の形態１に係るターボ復号部の構成を示すブロック図
【図３】本発明の実施の形態１に係る軟判定データメモリ部のメモリマップを示す図
【図４】本発明の実施の形態１に係るターボ復号装置の動作を示すフロー図
【図５】本発明の実施の形態１に係るターボ復号装置の動作を示すフロー図
【図６】本発明の実施の形態２に係るターボ復号装置の構成を示すブロック図
【図７】本発明の実施の形態２に係る軟判定データメモリ部のメモリマップを示す図
【図８】本発明の実施の形態３に係るターボ復号装置の構成を示すブロック図
【図９】本発明の実施の形態３に係るデータメモリ部のメモリマップを示す図
【図１０】本発明の実施の形態４に係るターボ復号部の構成を示すブロック図
【図１１】本発明の実施の形態４に係るターボ復号装置の動作を示すフロー図
【図１２】本発明の実施の形態４に係るターボ復号装置の動作を示すフロー図
【図１３】従来の無線受信装置の構成を示すブロック図
【符号の説明】
１００ ターボ復号装置
１０１ ＤＳＰ制御部
１０２ ＤＳＰメモリ部
１０３ ＤＳＰメモリ部
１０４ 軟判定データメモリ部
１０５ 硬判定データメモリ部
１０６ 軟判定データ保持メモリ部
１０７ ターボ復号部
１０８ ターボ制御部
Claims (9)
- 軟判定データを記憶する軟判定データ記憶手段と、
前記軟判定データ記憶手段より読み出した軟判定データの復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、前記軟判定データより硬判定データを生成するターボ復号処理手段と、
軟判定データの前記ターボ復号処理手段におけるｎ回の復号処理が終了する前に、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させる制御手段と、
を具備することを特徴とするターボ復号装置。 - 前記制御手段は、ｎ回目の復号処理が開始された後に、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させることを特徴とする請求項１記載のターボ復号装置。
- 前記軟判定データ記憶手段は、前記ターボ復号処理手段にて復号処理中の軟判定データを記憶する第１領域と次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを記憶する第２領域とを有することを特徴とする請求項１または請求項２記載のターボ復号装置。
- 前記ターボ復号処理手段にて復号処理中の軟判定データを記憶する待避用軟判定データ記憶手段を具備し、前記制御手段は、次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データが前記軟判定データ記憶手段に記憶される前に、復号処理中の軟判定データを前記待避用軟判定データ記憶手段に記憶させることを特徴とする請求項１または請求項２記載のターボ復号装置。
- 前記ターボ復号手段は、ｋ（ｋは、ｋ＜ｎかつ自然数）回の復号処理が終了した軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データより、軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成する第２モードと、前記第２モードにより得られた軟判定データ及び前記軟判定データ記憶手段に記憶されている軟判定データより、軟出力復号アルゴリズムにしたがって軟判定して軟判定データを生成する第１モードとを実行することにより１回の復号処理を終了し、前記制御手段は、前記第１モードによる処理開始後に次に前記ターボ復号処理手段にてｎ回復号処理される軟判定データを前記軟判定データ記憶手段に記憶させることを特徴とする請求項１から請求項４のいずれかに記載のターボ復号装置。
- 請求項１から請求項５のいずれかに記載のターボ復号装置を具備することを特徴とする基地局装置。
- 請求項１から請求項５のいずれかに記載のターボ復号装置を具備することを特徴とする通信端末装置。
- 軟判定データを記憶するステップと、
記憶した前記軟判定データを読み出すとともに、読み出した前記軟判定データの復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、前記軟判定データより硬判定データを生成するステップと、
前記軟判定データのｎ回目の復号処理が開始された後でかつｎ回目の復号処理が終了する前に、次にｎ回復号処理される軟判定データを前記メモリに記憶させるステップと、
を具備することを特徴とするターボ復号方法。 - 軟判定データを記憶する手順と、
記憶した前記軟判定データを読み出して復号処理をｎ（ｎは２以上の自然数）回繰り返すことにより、軟判定データより硬判定データを生成する手順と、
軟判定データのｎ回目の復号処理が開始された後でかつｎ回の復号処理が終了する前に、次にｎ回復号処理される軟判定データを記憶する手順と、
を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003168306A JP2005006118A (ja) | 2003-06-12 | 2003-06-12 | ターボ復号装置及びターボ復号方法 |
| PCT/JP2004/002486 WO2004088906A1 (ja) | 2003-03-31 | 2004-03-01 | ターボ復号器及びターボ復号方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003168306A JP2005006118A (ja) | 2003-06-12 | 2003-06-12 | ターボ復号装置及びターボ復号方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005006118A true JP2005006118A (ja) | 2005-01-06 |
Family
ID=34093847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003168306A Pending JP2005006118A (ja) | 2003-03-31 | 2003-06-12 | ターボ復号装置及びターボ復号方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005006118A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011015290A (ja) * | 2009-07-03 | 2011-01-20 | Fujitsu Semiconductor Ltd | 受信データ処理回路及び受信データ処理切り替え方法 |
-
2003
- 2003-06-12 JP JP2003168306A patent/JP2005006118A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011015290A (ja) * | 2009-07-03 | 2011-01-20 | Fujitsu Semiconductor Ltd | 受信データ処理回路及び受信データ処理切り替え方法 |
| US8832533B2 (en) | 2009-07-03 | 2014-09-09 | Fujitsu Semiconductor Limited | Data receiving circuit and data processing method |
| US9130593B2 (en) | 2009-07-03 | 2015-09-08 | Socionext Inc. | Data processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640479B2 (en) | Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving | |
| JP5384187B2 (ja) | 待ち行列ベースのデータ検出および復号のシステムおよび方法 | |
| JP4955150B2 (ja) | 高並列ｍａｐ復号器 | |
| JP3932091B2 (ja) | ターボ復号装置 | |
| US8065588B2 (en) | Formulaic flexible collision-free memory accessing for parallel turbo decoding with quadratic polynomial permutation (QPP) interleave | |
| JP4478668B2 (ja) | 並列のターボ復号機中でのインターリーブの方法およびシステム。 | |
| KR20010072501A (ko) | 맵 디코더용 메모리 구조 | |
| KR20080098391A (ko) | 양방향 슬라이딩 윈도우 아키텍처를 갖는 ｍａｐ 디코더 | |
| JP2001308720A (ja) | 符号／復号化装置及び符号／復号化方法 | |
| EP2313979B1 (en) | Methods for programmable decoding of a plurality of code types | |
| EP1471677A1 (en) | Method of blindly detecting a transport format of an incident convolutional encoded signal, and corresponding convolutional code decoder | |
| WO2001031869A1 (en) | Cache and caching method for convolutional decoders | |
| KR100628201B1 (ko) | 터보 디코딩 방법 | |
| JP4131680B2 (ja) | ターボ復号装置 | |
| JP2005006118A (ja) | ターボ復号装置及びターボ復号方法 | |
| US7752530B2 (en) | Apparatus and method for a collision-free parallel turbo decoder in a software-defined radio system | |
| US7333419B2 (en) | Method to improve performance and reduce complexity of turbo decoder | |
| JP2002190745A (ja) | 繰り返し回数更新装置及び方法 | |
| JP3845822B2 (ja) | データ受信方法及び装置 | |
| JP2001053624A (ja) | 誤り訂正復号器およびこれを用いた携帯電話 | |
| JP4521906B2 (ja) | 符号化装置および無線通信装置 | |
| US7295622B2 (en) | System and method for information decoding using batched processing of independent parameters | |
| WO2004088906A1 (ja) | ターボ復号器及びターボ復号方法 | |
| KR100447175B1 (ko) | 터보 디코딩 방법 및 이를 위한 장치 | |
| JP2006229829A (ja) | デインターリーブ装置、デインターリーブ装置を搭載したデータ復号装置およびデインターリーブ装置を搭載した無線通信装置 |