WO2004084308A1 - Soiウェーハ及びその製造方法 - Google Patents

Soiウェーハ及びその製造方法 Download PDF

Info

Publication number
WO2004084308A1
WO2004084308A1 PCT/JP2004/003347 JP2004003347W WO2004084308A1 WO 2004084308 A1 WO2004084308 A1 WO 2004084308A1 JP 2004003347 W JP2004003347 W JP 2004003347W WO 2004084308 A1 WO2004084308 A1 WO 2004084308A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
silicon
region
single crystal
active layer
Prior art date
Application number
PCT/JP2004/003347
Other languages
English (en)
French (fr)
Inventor
Masahiro Sakurada
Original Assignee
Shin-Etsu Handotai Co. Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co. Ltd. filed Critical Shin-Etsu Handotai Co. Ltd.
Priority to EP04720203A priority Critical patent/EP1605510B1/en
Priority to US10/546,693 priority patent/US7518187B2/en
Publication of WO2004084308A1 publication Critical patent/WO2004084308A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本発明は、少なくとも支持基板上に絶縁膜を介して又は直接シリコン活性層が形成されたSOIウェーハであって、少なくとも前記シリコン活性層が、チョクラルスキー法により育成されたN領域及び/又は無欠陥I領域のP(リン)ドープシリコン単結晶であり、且つAl(アルミニウム)を2×1012atoms/cc以上の濃度で含むものからなることを特徴とするSOIウェーハである。これにより、極めて薄いシリコン活性層を形成した場合であっても、弗酸洗浄等により微小ピットが発生せずに優れた電気特性を持ち、あるいは、極めて薄い層間絶縁膜を形成した場合であっても、高絶縁性が維持され、デバイス作製工程における電気的信頼性が高いSOIウェーハを簡単かつ安価で提供することができる。

Description

明 細 書
S O Iゥエーハ及びその製造方法 技術分野
本発明は S O I ( S i l i c o n O n I n s u l a t o r ) ゥエーハに関 し、 特に、 電気的信頼性が極めて高い S O I ゥェ一ノヽ、 及びそのような S O I ゥ エーハの製造方法に関する。 背景技術
従来、 デバイス用基板と して、 支持基板上にシリ コン活性層 ( S O I層) が形 成された S O I ゥエーハが広く利用されている。 このような S O I ゥエーハの製 造方法と しては、 例えば、 1枚のシリ コンゥヱーハ内に酸素を注入して酸化膜で 仕切られたシリ コン活性層を形成する S I MO X ( S e p a r a t i o n b y I o n - I m p l a n t e d O x y g e n ) 法や 2枚のゥェーハ同士を酸化膜 を介して又は直接貼り合わせる貼り合わせ法などが知られている。
S I MO X法では、 鏡面研磨等が施されたシリ コンゥヱーハの一方の主表面か らゥエーハ内部に酸素イオンを注入し、 酸素イオン注入層を形成する。 その後、 例えば不活性ガス雰囲気中で 1 3 0 0 °C以上の温度で熱処理し、 ゥヱーハ内部に 形成された酸素イオン注入層を埋め込み酸化膜層 (絶縁膜層) に変える。 これに より、 一枚のゥヱーハ内で、 絶縁膜層で仕切られた S O I ゥェ一ハを得ることが できる。
また、 貼り合わせ法の一つであるイオン注入剥離法では、 シリ コン活性層とな るシリ コ ンゥエー/ヽ (ボンドゥエーハ) あるいは支持基板となるシリ コンゥエー ハ (ベースウェーハ) の表面に例えば酸化膜といった絶縁膜 (埋め込み絶縁膜、 層間絶縁膜などとも呼ばれる) を形成し、 ボンドゥエーハの片側の表面から水素 等のイオンをイオン注入してゥエーハ内部にイオン注入層 (微小気泡層) を形成 する。 さらに、 ボンドウヱーハのイオン注入した側の面を、 酸化膜を介してべ一 スウェーハと貼り合わせた後、 熱処理によりイオン注入層を境界と してボンドウ エーハを剥離する。 これによりベースゥエーハ上に酸化膜を介して薄いシリ コン 活性層が形成された S O I ゥエーハを得ることができる。 .
なお、 絶縁性の支持基板を用い、 これにボンドゥエーハを直接、 すなわち酸化 膜を介さずに貼り合わせる場合もある。
また、 イオン注入層を境界と して剥離した後、 シリ コン活性層とベースウェー ハとの結合力を高めるための熱処理 (結合熱処理) や、 表面の酸化膜を除去する ためのフッ酸洗浄などを行う場合もある。
上記のように S O I ゥヱーハを製造する場合、 シリ コンゥエーハと して、 これ までは通常、 表面にサイズが 5 0 n m以上の微小ピッ ト欠陥が存在するシリ コン ゥエーハを使用するのが一般的であった。 しかし、 近年、 シリ コン活性層や埋め 込み酸化膜の薄膜化要求が増しており、 これに適用できるシリ コンゥエーハの品 質要求も厳しくなっている。
特に.、 上記イオン注入剥離法のような S O I ゥエーハの製造方法においては、 表面の酸化膜を除去する弗酸洗浄を行う場合があるが、 その際、 シリ コン活性層 の表面に存在する微小ピッ ト欠陥サイズがエッチングにより更に拡大したり、 こ のピッ トを通して侵入した弗酸により埋め込み酸化膜がエッチングされ、 シリ コ ン活性層あるいは、 埋め込み酸化膜をほぼ全面あるいは局部的に破壊するという 不良が多く発生していた。
そこで、 'シリ コン活性層の欠陥を低減させるものと して、 ェピタキシャル層や I Gゥエーハの D Z (D e n u d e d Z o n e ) 層を利用したものや、 F P D、 L S T D、 C O P等のグローンイン (G r o w n— i n ) 欠陥と呼ばれる単結晶 成長起因の欠陥の無い、 いわゆるニュートラルな領域 (N領域) のシリ コン単結 晶を利用したものが提案されている。
例えば、 シリ コンゥエーハ (ボンドゥエーハ) 上にェピタキシャル層を形成し、 ェピタキシャル層にボロンをイオン注入した後、 支持基板に酸化膜を介して貼り 合わせ、 さらにボンドゥエーハの裏面を研削研磨することにより S O I ゥヱーハ を製造する方法が提案されている (例えば、 特開平 1 0 — 7 9 4 9 8号公報参 照。)。
しかし、 このようにェピタキシャル層を形成したゥエーハをボンドゥエーハと して使用した場合、 シリ コン活性層の欠陥は改善されるが、 ェピタキシャル層を 成長させる工程が増えるため、 製造コス トが著しく増加するという問題がある。 一方、 ボンドゥエ一ハと して、 F P Dや C O P等の微小欠陥が存在しない N領 域で育成したシリ コンゥエーハを用いる場合には、 シリ コン単結晶の育成条件を 精密に制御する必要はあるが、 ェピタキシャル屑を形成させるような工程が不要 であるという利点がある。
ここで、 シリ コン単結晶の製造方法について説明し、 次いでグローンイン欠陥 及び N領域について説明する。
シリ コン単結晶の製造方法と しては、 主にチヨクラルスキー法 (C z o c h r a 1 s k i M e t h o d、 以下 C Z法と略称する) が用いられている。
C Z法により単結晶を製造する際には、 例えば図 2に示すような単結晶製造装 置 1 0を用いて製造される。 この単結晶製造装置 1 0は、 例えばシリ コンのよ う な原料多結晶を収容して溶融するための部材や、 熱を遮断するための断熱部材な どを有しており、 これらは、 メインチャンバ一 1 1内に収容されている。 メイン チヤンバー 1 1の天井部からは上に伸びる引上げチヤンパー 1 2が連接されてお り、 この上部に単結晶 1 3をワイヤー 1 4で引上げる機構 (不図示) が設けられ ている。
メインチヤンバー 1 1内には、 溶融された原料融液 1 5を収容する石英ルツボ 1 6 とその石英ルツボ 1 6を支持する黒鉛ルツボ 1 7が設けられ、 これらのルツ ボ 1 6、 1 7は駆動機構 (不図示) によって回転昇降自在にシャフ ト 1 8で支持 されている。 このルツボ 1 6、 1 7の駆動機構は、 単結晶 1 3の引上げに伴う原 料融液 1 5の液面低下を捕償すべく、 ルツボ 1 6、 1 7を液面低下分だけ上昇さ せるようにしている。
そして、 ルツボ 1 6、 1 7を囲繞するように、 原料を溶融させるための黒鉛ヒ 一ター 1 9が配置されている。 この黒鉛ヒーター 1 9の外側には、 黒鉛ヒーター 1 9からの熱がメインチャンバ一 1 1に直接輻射されるのを防止するために、 断 熱部材 2 0がその周囲を取り囲むように設けられている。
また、 ルツボの上部には黒鉛筒 2 3を設け、 その外側下端に原料融液 1 5 と対 向するように断熱材 2 4を設けて融液面からの輻射を力ッ トするとともに原料融 液表面を保温するようにしている。
以上のような単結晶製造装置内に配置された石英ルツボ 1 6に原料塊を収容し、 このルツボ 1 6を、 上記のような黒鉛ヒーター 1 9により加熱し、 石英ルツボ 1 6内の原料塊を溶融させる。 このよ うに原料塊を溶融させたものである原料融液 1 5に、 ワイヤー 1 4の下端に接続している種ホルダー 2 1で固定された種結晶 2 2を着液させ、 その後、 種結晶 2 2を回転させながら引上げることにより、 種 結晶 2 2の下方に所望の直径と品質を有する単結晶 1 3を育成する。 この際、 種 結晶 2 2を原料融液 1 5に着液させた後に、 直径を 3 mm程度に一旦細く して絞 り部を形成するいわゆる種絞り (ネッキング ) を行い、 次いで、 所望の口径にな るまで太らせて、 無転位の結晶を引上げている。
次に、 グローンィン欠陥及び N領域について説明する。
シリ コンの融点から 1 4 0 0 °Cの間の引上げ軸方向の結晶内温度勾配の平均値 Gが大きい通常の炉内構造 (ホッ トゾーン : H Z) を使用した C Z引上げ機で結 晶軸方向に成長速度 Fを高速から低速に変化させた場合、 図 4に示したような欠 陥分布図と して得られることが知られている。
図 4において V領域とは、 V a c a n c y , つまりシリ コン原子の不足から発 生する凹部、 穴のようなものが多い領域であり、 I領域とは、 シリ コン原子が余 分に存在することにより発生する転位や余分なシリ コン原子の塊が多い領域のこ とである。 そして、 V領域と I領域の間には、 原子の不足や余分が無い (少ない) ニュートラル (N e u t r a l 、 以下 Nと略記することがある) 領域が存在し、 また、 V領域の境界近辺には O S F (酸化誘起積層欠陥、 O x i d a t i o n I n d u c e d S t a c k i n g F a u l t ) と呼ばれる欠陥が、 結晶成長軸 に対する垂直方向の断面で見た時に、 リ ング状に分布 (以下、 O S F リ ングとい うことがある) していること も確認されている。
そして、 成長速度が比較的高速の場合には、 空孔型の点欠陥が集合したボイ ド 起因とされている F P D、 L S T D、 C O P等のグローンイン欠陥が結晶径方向 全域に高密度に存在し、 これらの欠陥が存在する領域は V領域となる。 また、 成 長速度の低下に伴い、 O S F リ ングが結晶の周辺から発生し、 このリ ングの外側 に格子間シリ コンが集合した転位ループ起因と考えられている L,D ( L a r g e D i s 1 o c a t i o n : 格子間転位ループの略号、 L S E P D、 L F P D 等) の欠陥 (巨大転位クラスタ) が低密度に存在し、 これらの欠陥が存在する領 域は I領域 (L/D領域ということがある) となる。 さらに、 成長速度を低速に すると、 O S Fリングがゥエーハの中心に収縮して消滅し、全面が I領域となる。 そして、 V領域と I領域の中間で O S Fリ ングの外側の N領域は、 空孔起因の F P D、 L S T D、 C O Pも、 格子間シリ コン起因の L S E P D、 L F P Dも存 在しない領域となる。 なお、 最近では、 N領域をさらに分類すると、 図 4に示 されているように、 O S F リ ングの外側に隣接する N V領域 (空孔の多い領域) と I領域に隣接する N i領域 (格子間シリ コンが多い領域) とがあり、 N v領域 では、 熱酸化処理した際に酸素析出量が多く、 N i領域では酸素析出が殆ど無い ことがわかっている。
このような N領域は、従来、 ゥエーハ面内では一部分にしか存在しなかったが、 引上げ速度 (F) とシリ コンの融点から 1 4 0 0 °Cの間の引上げ軸方向の結晶内 温度勾配の平均値(G) との比である F/Gを制御することで N領域が横全面(ゥ エーハ全面) に広がった結晶が製造できるよ うになつている。
そこで、 S◦ I ゥエーハの製造においても、 前記したようにボンドゥエーハと して全面 N領域となるシリ コン単結晶ゥヱーハを用いる方法が提案されている。 例えば、 チヨクラルスキー法 (C Z法) によりシリ コン単結晶を引上げる際、 引上げ速度 Fとシリ コンの融点から 1 4 0 0 °Cの間の引上げ軸方向の結晶内温度 勾配の平均値 Gとの比 ( F /G) を所定の範囲内に制御してシリ コン単結晶を引 上げ、 ボンドゥエーハと して、 N領域のシリ コンゥエーハを使用した S O I ゥェ ーハが提案されている (例えば、 特開 2 0 0 1 — 1 4 6 4 9 8号公報及び特開 2 0 0 1 - 4 4 3 9 8号公報参照。)。
しかし、 C Z法により引上げ速度等を制御して N領域のシリ コン単結晶を引上 げる場合、 この N領域のシリ コン単結晶は比較的限られた引上げ速度で育成する ことになるため、 その速度制御が難しく、 結晶の生産性及ぴ歩留まりが低いとい う問題があった。 したがって、 このような N領域単結晶を利用した S O I ゥヱー ハは、 比較的高価になりがちであった。
一方、 ベースウェーハについては、 本来、 絶縁膜を介したシリ コン活性層を支 持するために必要なものであり、 その表面に直接素子形成が行われるわけではな い
そこで、 ベースウェーハと しては、 生産性の向上等を考慮し、 図 4に示される ように高速の引上げ速度で成長させた V領域、 あるいは O S F領域や N V領域を 一部に含む程度のシリ コン単結晶を育成し、 このよ うに高速成長させたシリ コン 単結晶から鏡面状に加工したシリ コンゥエーハ等が広く使用されていた。例えば、 抵抗値などが製品規格から外れたダミーグレー ドのシリ コンゥエーハをベースゥ エーハと して使用することが提案されている (例えば、 特開平 1 1 一 4 0 7 8 6 号公報参照。)。
しかし、 最近では層間絶縁膜の薄膜化の要求が浮上しており、 そのためベース ゥエーハとなるシリ コンゥエーハの品質向上が求められている。 すなわち、 層間 絶縁膜の膜厚が充分厚い場合は、 ベースウェーハ表面に例えボイ ド成長した C O Pのよ うな空孔欠陥等が高密度に形成されていても絶縁破壌への影響を心配する 必要はなかったが、 例えば層間絶縁膜が膜厚 1 0 0 n m以下のような薄膜である 場合は、 層間絶縁膜の膜質を損ない、 その絶縁機能に支障を来たすことが懸念さ れている。
さらに、 高価になりがちな S O I ゥヱーハをより安価で提供するための方法と して、 イオン注入剥離法によりシリ コン活性層から剥離した剥離ゥヱーハを、 ベ 一スウェーハとして再利用する方法が提案されている (例えば、 特開平 1 1 — 2 9 7 5 8 3号公報参照。)。 しかし、 近年求められているように、 S O I ゥエーハ の層間絶縁膜が、 例えば膜厚 1 0 0 n m以下のような薄膜である場合は、 ベース ゥエーハと して再利用する剥離ゥエーハが、 V領域、 O S F領域、 巨大転位クラ スタ ( L S E P、 L F P D ) 領域等を含んだものであると、 層間絶縁膜の膜質を 損ない、 その絶縁機能に支障を来たす。 したがって、 このよ う な場合、 ベースゥ ェ一ハへの再利用を行うのが困難である。 発明の開示
本発明はこのような問題点に鑑みてなされたもので、 例えば厚さが 2 0 0 n m 以下といった極めて薄いシリ コン活性層を形成した場合であっても、 弗酸洗浄等 により微小ピッ トが発生せずに優れた電気特性を持ち、 あるいは、 例えば厚さが 1 0 0 n m以下といった極めて薄い層間絶縁膜を形成した場合であっても、 高絶 縁性が維持され、 デバイス作製工程における電気的信頼性が高い S O I ゥェ一ハ を簡単かつ安価で提供することを目的とする。
本発明は、 上記課題を解決するためになされたもので、 少なく とも支持基板上 に絶縁膜を介して又は直接シリ コン活性層が形成された S O I ゥエーハであって、 少なく とも前記シリ コン活性層が、 チヨク ラルスキー法により育成された N領域 及び/又は無欠陥 I領域の P (リ ン) ドープシリ コン単結晶であり 、且つ A 1 (ァ ノレミニゥム) を 2 X 1 0 1 2 a t o m s / c c以上の濃度で含むものからなるこ とを特徴とする S◦ I ゥエーハが提供される。
このように、 少なく ともシリ コン活性層が、 チヨクラルスキー法により育成さ れた N領域及び/又は無欠陥 I領域の P (リ ン) ドープシリ コ ン単結晶であり、 且つ A 1 (アルミニウム) を S X l O i S a t o m s Z c c以上の濃度で含むも のからなる S O I ゥェーハであれば、 シリ コン活性層は極めて微小な欠陥すら存 在しないことになるので、 これを弗酸洗浄した場合でも微小ピッ トが発生せず、 優れた電気特性を持つ S O I ゥエーハとなる。 また、 このような S O I ゥ -ーハ であれば、 ェピウエーハ等を用いる場合のよ うに工数を増やすことなく製造する ことができるし、 シリ コン活性層となる無欠陥のシリコン単結晶を簡単かつ安価 で製造することができるため、 製造コス トが低く抑えられたものとなる。
尚、 この場合の支持基板と して、 シリ コン、 石英、 S i C、 サファイア等を適 宜選択することができる。
また、 本発明によれば、 それぞれシリ コン単結晶からなるベースウェーハとボ ンドゥエーハとを、 絶緣膜を介して貼り合わせた後、 前記ボンドウヱーハを薄膜 化することによりシリ コン活性層が形成された S O I ゥエーハであって、 前記ボ ンドゥエーハ及び Z又は前記ベースゥヱ一ハが、 チヨクラルスキ一法によ り育成 された N領域及び/又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むものからなることを特徴とす る S O I ゥヱーハも提供される。
このように、 ボンドゥエーハが、 チヨクラルスキー法により育成された N領域 及び/又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むものからなる S O I ゥエーハであれば、 ボ ンドゥエーハを薄膜化することにより形成されるシリ コン活性屑は極めて微小な 欠陥すら存在しないことになるので、 これを弗酸洗浄した場合でも微小ピッ トが 発生せず、 優れた電気特性を持つ S O I ゥヱーハとなる。 また、 このよ うな S O I ゥヱーハであれば、 ェピゥヱ一ハ等を用いる場合のよ うに工数を増やすことな く製造することができるし、 ボンドゥエーハに用いる無欠陥のシリ コン単結晶を 簡単かつ安価で製造することができるため、 製造コス トが低く抑えられたものと なる。
さらに、 ベースウェーハが、 チヨクラルスキー法により育成された N領域及ぴ Z又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むものからなる S O I ゥヱーハであれば、 ベース ゥエーハの表面に微小欠陥が存在しないため、 このベースゥヱーハ上に例えば厚 さが 1 0 0 n m以下といった極めて薄い層間絶縁膜を形成した場合であっても、 ベースゥエーハ表面の欠陥の影響を受けて絶縁破壊特性の劣化が生じることがな く、 デバイス作製工程における電気的信頼性が高いものとなる。 また、 このよ う な S O I ゥヱーハであれば、 ベースウェーハに用いる無欠陥のシリ コン単結晶を 簡単かつ安価で製造することができるため、 製造コス トが低く抑えられたものと なる。
この場合、 前記 P ドープシリ コン単結晶は、 Pが l X 1 0 1 4 a t o m s / c c以上の濃度で含まれているものであるのが好ましい。
このよ う に、 P ドープシリ コン単結晶は、 P力 1 X 1 0 1 4 a t o m s c c 以上の濃度で含まれているものであれば、 十分な N型の導電性を有するものとな る。
この場合、 前記シリ コン活性層は、 厚さが 5 n m以上 2 0 0 n m以下の範囲に あるものとすることができる。
近年、 シリ コン活性層の薄膜化が要求されているが、 本発明に係る S O I ゥェ 一ハのシリ コン活性層には極めて微小な欠陥すらほとんど存在しないので、 シリ コン活性層の厚さを 2 0 0 n m以下と しても、 弗酸洗浄等により欠陥が拡大して シリ コン活性層が破壌されることがなく、 高品質の S O I ゥェーハとすることが できる。
この場合、 前記絶縁膜は、 シリ コン酸化膜であって、 厚さが 1 0 n m以上 1 0 0 η ηα以下の範囲であるものとすることができる。
近年、 シリ コン酸化膜で構成される層間絶縁膜の厚さを 1 0 0 n m以下とする ことが要求されているが、 本発明の S O I ゥエーハは、 このよ うな極めて薄い酸 化膜を形成したものと しても、 絶縁破壊特性が劣化されず、 高絶縁性が保たれた ものとなる。
本発明の方法と して、 少なく とも、 シリ コンゥエーハに酸素を注入後、 熱処理 することで絶縁膜層 (酸化膜層) を形成し、 前記ゥエーハ内に前記絶縁膜層で仕 切られたシリ コン活性層を形成する S〇 I ゥエーハの製造方法において、 少なく とも、 前記シリ コンゥェ一ハと して、 チヨクラルスキー法により育成された N領 域及び Z又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃度で含むシリ コンゥエーハを用いることを特徴と する S O I ゥエーハの製造方法が提供される。
このよ うに S I MO X法により S O I ゥ; —ハを製造する際に、 N領域及び Z 又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃度で含むシリ コンゥエーハを用いることによって、 シリ コ ン活性層が極めて高品質の S O I ゥエーハを得ることができる。 また、 工数が増 えることもないし、 用いる無欠陥のシリ コン単結晶が簡単かつ安価で製造するこ とができるため、 製造コス トを低く抑えることができる。
また、 本発明の方法と して、 少なく とも、 ベースゥヱーハとボンドゥエーハと を直接貼り合わせる貼り合わせ工程と、 前記ボンドゥヱーハを薄膜化することに よりシリ コン活性層を形成する薄膜化工程を含む S O I ゥェ一ハの製造方法であ つて、 前記べ一スウェーハと して、 絶縁性の基板を用い、 前記ボンドゥエーハと して、 チヨクラルスキー法により育成された N領域及び Z又は無欠陥 I領域の P ドープシリ コ ン単結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃 度で含むシリ コンゥエーハを用いることを特徴とする S O I ゥヱーハの製造方法 が提供される。 このように、 ベースウェーハと して絶縁性の基板、 例えば、 石英、 S i C、 サ ファイア等を用い、 このベースゥヱ一ハとシリ コン単結晶からなるボンドゥエ一 ハを直接貼り合わせる貼り合わせ法により S O I ゥヱーハを製造する際に、 ボン ドゥェ一ノ、として N領域及び Z又は無欠陥 I領域の P ドープシリ コン単結晶であ り、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むものを用いること によって、 絶縁性基板上のシリ コン活性層が極めて高品質の S O I ゥエーハを得 ることができる。 また、 工数が増えることもないし、 用いる無欠陥のシリ コン単 結晶が簡単かつ安価で製造することができるものであるため、 製造コス トを低く 抑えることができる。
さらに、 本発明の方法と して、 少なく とも、 それぞれシリ コ ン単結晶からなる ベースゥエーハとボンドウヱーハとを絶縁膜を介して貼り合わせる貼り合わせェ 程と、 前記ボンドウヱーハを薄膜化することによりシリ コン活性層を形成する薄 膜化工程を含む s o I ゥヱーハの製造方法であって、 前記ボンドウヱーハ及び Z 又は前記ベースゥエーハと して、 チヨクラルスキー法により育成された N領域及 び Z又は無欠陥 I領域の P ドープシリ コ ン単結晶であり、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むシリ コンゥエーハを用いることを特徴とする S O I ゥヱーハの製造方法が提供される。
このように、 それぞれシリ コン単結晶からなるベースウェーハとボンドゥエ一 ハとを絶縁膜を介して貼り合わせる貼り合わせ法により S O I ゥエーハを製造す る際に、 N領域及び 又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むものをボンドゥエーハ、 ベ 一スウェーハと して用いることによって、シリ コン活性層及び z又は支持基板が、 極めて高品質の S O I ゥエーハを得ることができる。 また、 工数が増えることも ないし、 用いる無欠陥のシリ コン単結晶が簡単かつ安価で製造することができる ものであるため、 製造コス トを低く抑えることができる。
これらの貼り合わせ法においては、 貼り合わせ工程の前に、 ボンドゥエーハの 表面から水素イオン及ぴ希ガスイオンの少なく とも 1種のイオンを注入してゥェ ーハ内部にイオン注入層を形成するイオン注入工程を行い、 前記貼り合わせ工程 においては、 該ボンドウヱーハのイオン注入された側の表面と前記ベースゥエー ハの表面とを直接又は絶縁膜を介して貼り合わせ、 前記薄膜化工程においては、 熱処理により前記ボンドウ ーハの一部を前記イオン注入層で剥離することで S O I ゥエーハを製造することができる。
このよ う な、 ィオン注入剥離法により S〇 I ゥェ一ハを製造すれば、 シリ コ ン- 活性層を極めて薄く厚さの均一なものとすることができる上、 欠陥の無い極めて 高品質の S O I ゥエーハとなる。
この場合、 前記 P ドープシリ コ ン単結晶と して、 Pが l X 1 0 1 4 a t o m s / c c以上の濃度で含むものを用いるのが好ましい。
このよ うに、 P ドープシリ コ ン単結晶と して、 P力 S 1 X 1 0 1 4 a t o m s / c c以上の濃度で含まれているものとすれば、 十分な N型の導電性を有するもの とすることができる。
この場合、 シリ コン活性層の厚さを、 5 n m以上 2 0 0 n m以下の範囲にする ことができる。
近年、 シリ コン活性層の薄膜化が要求されているが、 本発明の方法により S O I ゥエーハを製造する際に、 シリ コン活性層には極めて微小な欠陥すらほとんど 存在しないので、 シリ コン活性層の厚さを 2 0 0 n m以下と しても、 弗酸洗浄等 により欠陥が拡大してシリ コン活性層が破壌されることがなく、 高品質の S O I ゥエーハとすることができる。
この場合、 絶縁膜を、 シリ コ ン酸化膜と し、 該シリ コン酸化膜の厚さを、 1 0 n m以上 1 0 0 n m以下の範囲にすることができる。
近年、 シリ コン酸化膜で構成される層間絶縁膜の厚さを 1 0 0 n m以下とする ことが要求されているが、 本発明の方法により S O I ゥエーハを製造する際に、 このよ うな極めて薄い酸化膜を形成したものと しても、 絶縁破壊特性が劣化され ず、 高絶縁性が保たれたものとなる。
以上説明したように、 本発明によれば、 シリ コン活性層及び/又は支持基板が N領域及び Z又は無欠陥の I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 0 1 2 a t o m s / c c以上の濃度で含むものからなる S O I ゥエーハが 提供される。 このような S O I ゥエーハであれば、 例えば厚さが 2 0 0 n m以下 といった極めて薄いシリ コン活性層を形成した場合であっても、 弗酸洗浄等によ り微小ピッ トが発生せずに優れた電気特性を持ち、 あるいは、 例えば絶縁膜の厚 さが 1 0 0 n m以下であっても俊れた絶縁特性を保っため、 これを使用してデバ イスを作製すれば、 電気特性に優れたデバイスを高歩留りで、 しかも簡単かつ安 価で作製することができる。 図面の簡単な説明
図 1は、 各条件での、 成長速度と結晶欠陥分布の関係を表す説明図である。 ( a ) 引上げ条件 5 、 ( b ) 引上げ条件 3 、 ( c ) 引上げ条件 4 、 ( d ) 引上げ条件 1、 引上げ条件 2 。
図 2は、 単結晶製造装置の概略図である。
図 3 ( a ) は、 シリ コン単結晶の成長速度と結晶切断位置の関係を示す関係図 である。 (b ) は、 成長速度と各欠陥領域を示す説明図である。
図 4は、従来の技術による成長速度と結晶欠陥分布の関係を表す説明図である。 図 5は、 イオン注入剥離法により本発明に係る S O I ゥヱーハを製造する工程 の一例を示すフロー図である。
図 6は、 S I M O X法により本発明に係る S O I ゥ; n—ハを製造する工程の一 例を示すフロー図である。 発明を実施するための最良の形態
以下、 本発明の実施の形態について説明するが、 本発明はこれらに限定される ものではなレ、。
本発明の S O I ゥエーハは、 少なく とも支持基板上に絶縁膜を介して又は直接 シリ コン活性層が形成された S O I ゥヱーハであって、 少なく とも前記シリ コン 活性層が、 チヨクラルスキー法により育成された N領域及び/又は無欠陥 I領域 の P (リ ン) ドープシリ コ ン単結晶であり、 且つ A 1 (アルミニウム) を 2 X 1 0 1 2 a t o m s / c c以上の濃度で含むものからなるものである。
このように、 シリ コン活性層が、 無欠陥の P ドープシリ コン単結晶からなる S O I ゥエーハであれば、 シリ コン活性層は極めて微小な欠陥すらほとんど存在し ないものになるので、 これを弗酸洗浄した場合でも微小ピッ トが発生せず、 また ピッ トを通して弗酸が埋め込み酸化膜に侵入してエッチングしてしまう といった 問題も発生せず、 優れた電気特性を持つ S O I ゥエーハとなる。
また、 本発明の S O I ゥェーハは、 それぞれシリ コン単結晶からなるベースゥ エーハとボンドウヱーハとを、 絶縁膜を介して貼り合わせた後、 前記ボンドゥエ —ハを薄膜化することによ りシリコン活性層が形成された S O I ゥェ一ハであつ て、 前記ボンドゥエ一ハ及び 又は前記べ一スウェーハが、 チヨクラルスキー法 により育成された N領域及ぴ Z又は無欠陥 I領域の P ドープシリ コン単結晶であ り、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃度で含むものからなるもの でもある。
このように、 シリ コン活性層となるボンドゥエーハが、 無欠陥の P ドープシリ コン単結晶からなる S O I ゥエーハであれば、 シリ コ ン活性層は極めて微小な欠 陥すら存在しないことになるので、 これを弗酸洗浄した場合でも微小ピッ トが発 生せず、 優れた電気特性を持つ S O I ゥヱーハとなる。
また、 支持基板となるベースウェーハが、 無欠陥の P ドープシリ コン単結晶か らなる S O I ゥエーハであれば、 ベースウェーハの表面に微小欠陥が存在しない ため、 このベースゥエーハ上に例えば厚さが 1 0 0 n m以下といった極めて薄い 層間絶縁膜を形成した場合であっても、 ベースゥエーハ表面の欠陥の影響を受け て絶縁破壊特性の劣化が生じることがなく、 デバイス作製工程における電気的信 頼性が高いものとなる。
これら本発明の S O I ゥエーハのシリ コン活性層は、 厚さが 5 n m以上 2 0 0 n m以下の範囲にあるものとすることができる。 近年、 シリ コン活性層の薄膜化 が要求されているが、 本発明に係る S O I ゥエーハのシリ コン活性層には極めて 微小な欠陥すら存在しないので、 シリコン活性層の厚さを 2 0 O n m以下と して も、 弗酸洗浄等により欠陥が拡大してシリ コ ン活性層が破壊されたり、 埋め込み 酸化膜がエッチングされるようなことがなく、 髙品質の S O I ゥエーハとするこ とができる。
また、 絶縁膜は、 シリ コ ン酸化膜であって、 厚さが 1 O n m以上 1 0 0 11 m以 下の範囲であるものとすることができる。 近年、 シリ コン酸化膜で構成される層 間絶縁膜の厚さを 1 0 0 n m以下とすることが要求されているが、 本発明の S O I ゥヱーハは、 このような極めて薄い酸化膜を形成したものと しても、 絶縁破壊 特性が劣化されず、 高絶縁性が保たれたものとなる。 .
本発明の S O I ゥェ一ハで用いられる無欠陥の P ドープシリ コン単結晶の製造 方法について以下に説明する。
チヨクラルスキー法により B ドープシリ コン単結晶を製造する際に、 結晶肩か ら直胴尾部にかけて単結晶の成長速度を高速から低速へ漸減させると、 O S Fが ある成長速度に達したときにシュリンク し、 その後さらに低速領域で N領域 (N v、 N i領域)、 I領域の順に各相が形成される。 特に N領域よ り低速側の I領 域は、 サイズが約 1 0 μ m以上の大きさに及ぶ巨大転位クラスタが形成されるこ とが判っており、 L S E P D、 L F P D等の欠陥が存在する。 尚、 B ドープシリ コン単結晶の場合、 N領域が形成されるのは、 FZG (mm2Z°C 'm i n )の値が 0. 2 0〜 0. 2 2の範囲のときである。
一方、 チヨクラルスキー法により P ドープシリ コン単結晶を製造する際に、 結 晶肩から直胴尾部にかけて単結晶の成長速度を高速から低速へ漸減させると、 O S Fがある成長速度に達したときにシュリ ンク し、 その後さらに低速領域で N領 域 (N v、 N i領域)、 I領域の順に各相が形成される。 また、 この I領域の巨 大転位クラスタ群には L F P Dは含まれておらず、 L S E P Dのみであった。 尚、 P ドープシリ コ ン単結晶の場合、 N領域が形成されるのは、 F/G (mm2Z°C ' m i n)の値が 0. 1 8〜 0. 2 0の範囲のときである。
このように、 B ドープシリ コン単結晶と P ドープシリ コン単結晶では、 欠陥分 布の挙動に違いがある。 本発明者らは、 特に I領域の結晶欠陥の発生状況の違い から、 P ドープシリ コン単結晶では、 天然石英ルツボから溶出され、 引上げ結晶 内部に取り込まれる A 1元素が、 本来 I領域で確認される巨大転位クラスタの形 成を抑制することを見出した。
P ドープシリ コン単結晶を引上げる際、 A 1成分をほとんど含まない合成石英 ルツボを使用した時は、 I領域に巨大転位クラスタの存在が確認された。 ところ か、 A 1 Π素力 5 X 1 0 1 1 a t o m s c c以上 2 X 1 0 1 2 a t o m s c c 未満の濃度範囲で引上げ結晶内部に取り込まれるよ うな天然石英ルツボを使用し た時は、 N i領域よりすぐ低速側の I領域では高密度の L S E P Dが確認される ものの、 さらに低速領域では L S E P Dの形成がなく、 無欠陥の I領域であるこ とがわかった。 そこで本発明者らは、 L S E P Dが消滅した境界付近の I領域の A 1濃度を調査したところ、 2 X 1 0 1 2 a t o m s / c c程度であることが判 明し、 その際、 その境界の F/G (mm2/°C'm i n)の値は 0. 1 7であった。 そして、 本発明者らは以上のような事実を元に合成石英ルツボを使用し、 多結 晶シリ コン原料充填の際、 引上げ結晶内部に 2 X 1 0 1 2 a t o m s / c c以上 の A 1元素が取り込まれるように鈍 A 1金属粒を添加した。 そして結晶肩から直 胴尾部にかけて高速から低速へ成長速度を漸減させると、 N i領域よりすぐ低速 側の I領域でも巨大転位ク ラスタの形成はなく無欠陥であり、 さらに低速でも同 様に無欠陥領域であった。 したがって、 A 1 をドープした P ドープ結晶では、 O S Fと N領域境界の FZG (mm2Z°C 'm i n )である 0. 2 0以下の領域では N領域および無欠陥の I領域が形成されることが判った。
ここで、 引上げ結晶のシリ コンの融点から 1 400 °Cの間の引上げ軸方向の結 晶内温度勾配の平均値 G rCZmm)の値であるが、 これは総合伝熱解析ソフ ト F EMAGの計算により算出したものである。 F EMAGは、 文献 (F . D u p r e t , P . N i c o d e m e , Y . R y c k m a n s , P . W o u t e r s , a n d M. J . C r o c h e t , I n t . J . H e a t M a s s T r a n s f e r , 3 3, 1 8 4 9 ( 1 9 9 0 )) に開示されている総合伝熱解析ソフ トで める。
尚、 A 1 は P型の導電型元素であるが故に高濃度ドープには注意が必要である。 特にデバイス設計上支障を来たさないでドープをするためには、 結晶内部に取り 込まれる A 1濃度が 1 X 1 0 1 4 a t o m s / c cを超えないよう コン ト ロール することが望ましい。
また、 P ドープシリ コン単結晶中の Pの濃度は、 1 X 1 0 1 4 a t o m s Z c c以上となるように Pを ドープすることが好ましい。 ドープする Pの濃度を、 1 X 1 0 1 4 a t o m s / c c以上とすれば十分な N型の導電性を得ることができ る力-、らである。
本発明の S O I ゥエーハは以上のように製造された A 1 を適当量ドープした無 欠陥の P ドープシリ コン単結晶を用いて、 例えば、 イオン注入剥離法といった貼 り合わせ法、 S I MO X法等により、 以下のよ うに製造することができる。
図 5は、 イオン注入剥離法により本発明に係る S O I ゥエーハを製造する工程 の一例を示すフロー図である。
まず、 最初の工程 ( a ) では、 シリ コン活性層となるボンドゥエーハ 3 1 と、 支持基板となるベースウェーハ 3 2 とを準備する。 ここで、 本発明では、 ボンド ゥエーハ 3 1及び/又はベースウェーハ 3 2 と して、 前述したよ うにチヨクラル スキー法により育成された N領域及び/又は無欠陥 I領域の P ドープシリ コン単 結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃度で含むシリ コン ゥエーハを使用する。
上記のような N領域及び Z又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃度で含むシリ コン単結晶は、 例 えば、 図 2に示されるような単結晶製造装置 1 0を使用し、 F ZG及び A 1 ドー プ量を制御しながら育成することができる。
次に図 5の工程 ( b ) では、 ボンドウエーノヽ 3 1 とベースゥェ一ハ 3 2のうち の少なく とも一方のゥヱーハの表面を酸化する。 ここではボンドウヱーハ 3 1 を 熱酸化し、 その表面に酸化膜 3 3を形成している。 このとき、 酸化膜 3 3は、 要 求される絶縁性が保たれる厚さとするが、 本発明では、 厚さが 1 0〜 1 0 0 n m の範囲となる極めて薄い酸化膜を形成させることもできる。
ベースウェーハと して、 従来使用されている例えば表面に 5 0 n m以上の微小 欠陥が多数存在するシリ コンゥエーハを使用し、 埋め込み酸化膜の厚さを 1 0 0 n m以下にして S O I ゥエーハを製造すると、 酸化膜はベースゥエーハの表面に 存在する微小欠陥の影響を受け、 後の結合熱処理やデバイス工程における熱処理 によって劣化ないし破壊されるおそれがある。 しかし、 本発明で用いるベースゥ エーハ 3 2は、 極めて微小な欠陥も存在しないので、 酸化膜 3 3の厚さを 1 0 0 n m以下と しても絶縁破壊特性の劣化のような問題が生じることがない。
なお、 酸化膜 3 3の厚さを 1 0 n m未満とすると、 酸化膜の形成時間が短縮さ れるものの絶縁性が保てなくなるおそれがあるので 1 0 n m以上とするのが好ま しい。
工程 ( c ) では、 表面に酸化膜 3 3を形成したボンドゥエーハ 3 1の片側の表 面から水素イオンをイオン注入する。 なお、 希ガスイオンあるいは水素イオンと 希ガスイオンの混合ガスイオンをイオン注入してもよい。 これにより、 ゥエーハ 内部にイオンの平均進入深さにおいて表面に平行なイオン注入層 3 4を形成する ことができる。 なお、 この時のイオン注入層 3 4の深さは、 最終的に形成される シリ コン活性層の厚さに反映される。 従って、 注入エネルギー等を制御してィォ ン注入することにより、 シリコン活性層の厚さを例えば 5 n m〜 3 0 0 0 n mの 範囲に制御でき、 特に 2 0 0 n m以下の厚さのシリ コン活性層とすることが可能 である。
本発明で用いるボンドゥエーハ 3 1は、 グローイン欠陥がほとんど検出されな いものであるので、 シリ コン活性層の厚さを 2 0 0 n m以下と しても、 これを弗 酸洗浄した場合でも微小ピッ トが発生せず、 優れた電気特性を持つ S O I ゥエー ノヽとなる。
工程 ( d ) は、 ボンドゥエーハ 3 1のイオン注入された側の表面とベースゥヱ ーハ 3 2の表面とを酸化膜 (絶縁膜) 3 3を介して貼り合わせる。 例えば、 常温 の清浄な雰囲気下で 2枚のゥヱーハ 3 1 , 3 2の表面同士を接触させることによ り、 接着剤等を用いることなく ゥエーハ同士が接着する。
尚、 ベースウェーハと して S i 〇2、 S i C、 A 1 2 O 3等の絶縁性のゥェ一ハ を用いても良い。 この場合。 ボンドゥエーハとべ一スウェーハは酸化膜を介さず 直接結合することができる。
次に、 工程 ( e ) では、 熱処理によりボンドゥェーハ 3 1 の一部をィオン注入 層 3 4で剥離する。 例えば、 ボンドゥエーハ 3 1 とベースゥヱーハ 3 2 とを貼り 合わせて接着したものに対し、 不活性ガス雰囲気下約 5 0 0 C以上の温度で熱処 理を加えれば、 結晶の再配列と気泡の凝集とによって剥離ゥヱーハ 3 5 と S O I ゥエーハ 3 6 (シリ コン活性屑 3 7 +酸化膜 3 3 +ベースゥエーハ 3 2 ) に分離 される。
ここで、 副生された剥離ゥヱーハ 3 5については、 最近、 剥離面に研磨等の再 生処理を施し、 ベースウェーハ、 あるいはボン ドウヱーハと して再利用する方法 が提案されている。 前記したように、 ボンドゥエーハ 3 1 として、 A 1 をドープ した N領域及び/又は無欠陥 I領域の P ドープシリ コンゥエーハを使用している 場合には、 剥離ゥエーハ 3 5を再生処理して得たシリ コンゥヱーハはベースゥェ ーハとボンドゥエーハのいずれにも使用できるものとなる。 従って、 剥離ゥエー ハ 3 5を例えばベースゥヱーハ 3 2と して再利用することで、 同様の高品質の S
0 I ゥェ一ハを製造することができることになる。 すなわち、 本発明に係る s o I ゥヱーハが、 実質的に 1枚のシリ コンゥエーハから製造されることになり、 製 造コス トを一層低く抑えることができる。
工程 ( f ) では、 S〇 I ゥェ一ノ、 3 6に対して結合熱処理を加える。 この工程 ( f ) は、 前記工程 ( d )、 ( e ) の貼り合わせ工程および剥離熱処理工程で密着 させたゥヱーハ同士の結合力では、 そのままデバイス作製工程で使用するには弱 いので、 結合熱処理と して S O I ゥヱ一ハ 3 6に高温の熱処理を施して結合強度 を十分なものとする。 例えば、 この熱処理は不活性ガス雰囲気下、 1 0 5 0 °C〜
1 2 0 0 °Cで 3 0分から 2時間の範囲で行うことができる。
このような高温での熱処理を施しても、 ベースウェーハ 3 2のゥエーハ全面が 無欠陥となっているので、 埋め込み酸化膜 3 3の絶縁破壌特性は劣化されず、 高 絶縁性を維持することができる。
工程 ( g ) では、 S O I ゥユーハ 3 6表面に形成された酸化膜を弗酸洗浄によ り除去するものである。 このとき、 シリ コン活性層 3 7に空孔型欠陥が存在する と欠陥を通して H Fが埋め込み酸化膜に達することにより微小ピッ トが発生して しまうおそれがあるが、 本発明では、 シリ コン活性層 3 7は、 全面にわたって N 領域及び/又は無欠陥 I領域の P ドープシリ コン単結晶から構成されているので、 弗酸洗浄を行ってもピッ トが拡大してシリ コン活性層 3 7及び酸化膜 3 3が破壌 されることもない。
さらに工程 ( h ) では、 必要に応じ、 シリ コン活性層 3 7の厚さを調整するた めの酸化を行い、 次いで ( I ) 工程では、 弗酸洗浄により酸化膜 3 8を除去する いわゆる犠牲酸化を行う。
以上のような工程 ( a ) 〜 ( I ) を経て製造された S O I ゥエーハは、 ベース ゥエーハ 3 2、 さらにシリ コン活性層 3 7も、 全面が N領域及び/又は無欠陥 I 領域の P ドープシリ コン単結晶かつ A 1 をドープした C Zシリ コン単結晶からな り、 埋め込み酸化膜 3 3が極めて薄いにもかかわらず、 髙絶縁性が維持され、 電 気的信頼性が極めて高いものとなる。
図 6は、 S I M O X法により本発明に係る S O I ゥエーハを製造する工程の一 例を示すフロ ー図である。
まず、 最初の工程 ( a: ) では、 鏡面研磨されたシリ コンゥエーハ 4 1を準備す る。 本発明では、 このシリ コンゥエーハ 4 1 と して、 前述したようにチヨクラル スキー法により育成された N領域及び Z又は無欠陥 I領域の P ド一プシリ コン単 結晶であり、 且つ A 1 を 2 X 1 0 12 a t o m s / c c以上の濃度で含むシリ コン ゥエーハを使用する。
次に工程 ( β ) では、 5 0 0 。C程度に加熱したシリ コンゥェ一ハ 4 1の一方の 表面から酸素イオン (0 + ) を所定の深さにイオン注入して酸素イオン注入層 4 2を形成する。 このとき、 イオン注入条件は特に限定されるものではないが、 例 えば、 注入エネルギーは一般的に広く用いられている 1 5 0 〜 2 0 0 k e V程度 とし、 またドーズ量はその後行う酸化膜形成熱処理において貫通転位の発生を防 止するために約 4 . 0 X 1 0 1 7 / c m 2の低ドーズ量にしてィオン注入を行う。 このとき、 必要に応じて、 酸素イオンの注入を分割して行うこともできる。
次に、 工程 ( γ ) において酸素イオン注入層 4 2を埋め込み酸化膜 4 3に変え る酸化膜形成熱処理を行う。 酸化膜形成熱処理の熱処理条件は、 酸素イオン注入 層を埋め込み酸化膜に変えることができれば特に限定されるものではないが、 例 えば、 酸素濃度が 1 %以下のアルゴンガス雰囲気中、 1 3 0 0 °C以上シリ コン融 点以下の温度で 3 〜 6時間の熱処理を行うことによって、 埋め込み酸化膜 (絶縁 膜) 4 3を形成することができる。 このようにして、 支持基板 4 5の上に絶縁膜 4 3を介してシリ コン活性層 4 4が形成された S O I ゥヱーハ 4 6を製造するこ とができる。
このよ う に S I M O X法により製造された S O I ゥェ一ハは、 シリ コン活性層 や埋め込み酸化膜の膜厚が酸素イオン注入を行う際のイオン注入エネルギーやド ーズ量により決まるため、 優れた膜厚均一性を容易に得ることができるという利 点も有し、 また上記の貼り合わせ法のように 2枚のゥヱーハを必要とせずに 1枚 のシリ コンゥエーハから S O I ゥヱーハを製造することができるため、 比較的低 コス トでの製造が可能である。 以下、 本発明を実施例おょぴ比較例を挙げて具体的に説明する。
[引上げ条件の確認]
(引上げ条件 1 )
図 2に示した単結晶製造装置を用いてシリ コン単結晶を製造した。 直径 2 4ィ ンチ ( 6 0 0 mm) の石英ルツボに、 原料多結晶シリ コン 1 5 0 k g と純 A 1金 属粒 4 m gをチャージし、 直径 2 1 0 mm、 方位く 1 0 0〉のシリ コン単結晶を 引上げた。 シリ コン単結晶を引上げる際、 成長速度を 0 - 6 O mm/ m i nから 0. 2 0 mmZm i nの範囲で結晶頭部から尾部にかけて漸減させるよう制御し た。 また、 P濃度が 3 X 1 01 4〜 5. 5 X 1 01 4 a t o m s / c c , 酸素濃度 力 24〜 2 7 p p m a ( A S TM' 7 9 ) となるようにシリ コン単結晶を製造し た。
上記のように育成した各シリ コン単結晶棒の直胴部を、 図 3 ( a ) に示したよ うに結晶成長軸方向に 1 0 c m毎の長さでプロックに切断した後、 各プロックを さらに結晶軸方向に縦割り切断し、 約 2 mm厚のサンプルを数枚作製した。
上記サンプルについて W L T測定器 (S EM I LAB WT - 8 5 ) 及びセコ エッチングにより、 V領域、 O S F領域、 N領域、 I領域の各領域の分布状況 (図 3 ( b ) 参照)、 すなわち F P D、 L F P D、 L S E P D等の分布状況、 そして O S Fの発生状況を調査し、 各領域の境界の FZG (mm2Z°C.m i n)の値を 確認した。
具体的には、 先ず、 F P D、 L F P D、 L S E P Dの評価に関しては、 サンプ ルのうち 1枚を平面研削した後、 ミラーェツチング、 セコエッチング ( 3 0分間) を施し、 無攪拌のまま放置し、 所定の処理後、 各欠陥の密度測定を行った。 また、 O S Fの評価に関しては、 サンプルのうち 1枚を 1 1 5 0 °C、 1 0 0分間 (ゥェ ッ ト酸素雰囲気) の熱処理後冷却し ( 8 0 0 °Cで出し入れ)、 薬液で酸化膜を除 去した後、 O S Fリ ングパターンの確認および密度測定を行った。
さらに、 結晶軸方向に縦割り加工したスラプサンプルを直径 2 0 O mmの大き さにく り抜き加工し、 ポリ ッシュにより鏡面状態に仕上げ、 9 0 0。C、 パイ口酸 化により ゥエーハ表面に酸化薄膜形成後、 熱硫酸で酸化膜中の重金属を回収し、 その溶液中の WS A法による測定値から結晶バルク中に含まれていた A 1濃度を 同定した。
以上の測定で判明した、 より詳細な各領域の分布状況を図 1 ( d) に示し、 ま た各領域境界における F/G (mni2/°C-m i n )及ぴ A 1 濃度を以下に示す。
O S Fと N領域境界の F/G (mm 2 / °C - m i n ) : 0. 2 0
N領域と I領域 (無欠陥) 境界の F/G (mm2/°C-m i n) : 0。 1 8 F / G = 0. 1 7付近の結晶バルク中 A l濃度 : 4. l X 1 01 2 a t o m s / c c
(引上げ条件 2 )
石英ルツボに、 原料多結晶シリ コン 1 5 0 k g と純 A 1金属粒 8 m gをチヤ一 ジすること以外は実施例 1 と同様にシリ コン単結晶を製造し、 各測定を行った。 以上の測定で判明した、 より詳細な各領域の分布状況を図 1 ( d) に示し、 ま た各領域の境界における F/G (mm2Z°C'in i n)及び A 1濃度を以下に示す。
O S Fと N領域境界の F/G (mm2Z°C-m i n ) : 0. 2 0
N領域と I領域 (無欠陥) 境界の FZG (mm2/°C-m i n) : 0.. 1 8 F / G = 0. 1 7付近の結晶バルク中 A l 濃度 : 8. 8 X 1 01 2 a t o m s / c c
(引上げ条件 3 )
石英ルツボに、 A 1金属粒を入れることなく原料多結晶シリ コン 1 5 0 k gを チャージしたこと以外は実施例 1 と同様にシリ コン単結晶を製造し、 各測定を行 つた。
以上の測定で判明した、 より詳細な各領域の分布状況を図 1 ( b ) に示し、 ま た各領域の境界における F/G (mm2/°C-m i η )及び A 1濃度を以下に示す。
O S Fと N領域境界の F/G (mm2 °C -m i n) : 0. 2 0
N領域と I領域 (巨大転位クラスタ形成) 境界の F/G (mm2/°C -m i n) : 0. 1 8 F / G = 0. 1 7付近の結晶バルク中 A l濃度 : 1 X 1 0 8 a t o m s Z c c (引上げ条件 4 )
石英ルッボに、 原科多結晶シリ コン 1 5 0 k g と鈍 A 1金属粒 2 m gをチヤ一 ジするこ と以外は実施例 1 と同様にシリ コン単結晶を製造し、 各測定を行った。 以上の測定で判明した、 より詳細な各領域の分布状況を図 1 ( c ) に示し、 ま た各領域の境界における F ,G (mm 2/°C -m i n )及び A 1 濃度を以下に示す。
O S Fと N領域境界の F /G (mm 2 /°C -m i n ) : 0. 2 0
N領域と I領域 (巨大転位クラスタ形成) 境界の F /G (mm2 /°C -m i n ) : 0. 1 8
I領域 (巨大転位クラスタ形成) と I領域 (無欠陥) 境界の F /G (mm 2 °C - m i n ) : 0. 1 7
F / G = 0 . 1 7付近の結晶バルタ中 A l 濃度 : 1 . 8 X 1 0 1 2 a t o m s Z e e
(引上げ条件 5 )
石英ルツボに、 原料多結晶シリ コン 1 5 0 k g と純 A 1金属粒 4 m gをチヤ一 ジし、 B (ボロン) 濃度が 1 X 1 0 1 5〜1 . 5 X 1 0 1 5 a t o m s Z c c とな るよ うにシリ コン単結晶を製造すること以外は実施例 1 と同様にシリ コン単結晶 を製造し、 各測定を行った。
以上の測定で判明した、 より詳細な各領域の分布状況を図 1 ( a ) に示し、 ま た各領域の境界における F ZG (mm 2/°C -m i n )及び A 1濃度を以下に示す。
O S Fと N領域境界の F Z G (mm 2 /°C -m i n ) : 0. 2 2
N領域と I領域 (巨大転位クラスタ形成) 境界の F /G (mm 2 °C -m i n ) : 0. 2 0
F / G = 0 . 1 7付近の結晶バルク中 A l 濃度 : 3 . 8 X 1 0 1 2 a t o rn s
/ c c 図 1から明らかなように、 P ドープシリ コン単結晶の場合、 A 1濃度が 2 X 1 0 1 2 a t o m s Z c c未満の引上げ条件 3、 4では、 I領域で巨大転移クラス タが形成されており、 また、 たとえ無欠陥の I領域が出現しても一部にとどまつ ている (図 1 ( b )、 ( c ))。 しかし、 A 1濃度が 2 X 1 0 1 2 a t o m s / c c 以上の引上げ条件 1及び引上げ条件 2では、 図 1 ( d ) に示すように I領域が無 欠陥となり、 O S Fと N領域の境界より も低速側の全面が無欠陥領域となってい る
一方、 B ドープシリ コン単結晶の場合、 引上げ条件 5のよ う に、 たとえ A 1濃 度が 2 X 1 0 1 2 a t o m s Z c c以上であったと しても、 図 1 ( a ) に示すよ うに I領域で巨大転移クラスタが形成されており、 無欠陥の I領域は出現しなか つた。
[ S O I ゥエーハの製造]
(実施例 1 )
上述した引上げ条件 1で、 F ZG (mm2/°C 'nx i ri)が 0 . 1 9〜 0. 1 3 となるように引上げ速度 Fを制御して、 全面が N領域及び無欠陥 I領域の P ドー プシリ コン単結晶を製造した。 この P ドープシリ コン単結晶から鏡面ゥエーハを 作製し、 ボンドウヱーハと した。
次に、 上述した引上げ条件 3で、 F/G (mm2/°C -m i n )力 S 0. 2 7〜 0. 2 4 となるように引上げ速度 Fを制御して、 全面が V領域の P ドープシリ コン単 結晶を製造した。 この P ドープシリ コン単結晶から鏡面ゥヱーハを作製し、 ベー スゥエーノヽと した。
このようにして準備したボンドゥエーハとべ一スウェーハを使用し、 図 5に示 した工程に基づくイオン注入剥離法により、 ボンドゥエーハへのイオン注入、 ベ 一スウェーハとの貼り合わせ、 剥離熱処理、 結合熱処理 (貼り合わせ酸化)、 酸 化膜除去、 シリ コン活性層調整酸化、 酸化膜除去等を経て、 厚さが 2 0 0 n mの 絶縁膜と、 5 0 n mのシリ コン活性層を有する S O I ゥエーハを製造した。
この S O I ゥエーハのシリ コン活性層表面をパ一ティクルカ ゥンター ( K L A 一 T e n c o r社製、 S u r f s c a n S P— l ) により測定した。 その結果、 シリ コン活性層調整酸化の後に弗酸洗浄を施して熱酸化膜を除去したにもかかわ らず、 シリ コン活性層にはエッチピッ トが形成されず、 シリ コン活性層が破壌さ れなかったことを確認した。
(実施例 2 )
上述した引上げ条件 1で、 F / G (mm2/cC-m i ιι )が 0. 1 9〜 0. 1 3 となるように引上げ速度 Fを制御して、 全面が N領域及び無欠陥 I領域の P ドー プシリ コン単結晶を製造した。 この P ドープシリ コン単結晶から鏡面ゥヱ一ハを 作製し、 ボンドウヱーハ及びべ一スウェーハと した。
このようにして準備したボンドゥエーハとベースゥエーハを使用し、 実施例 1 と同様のイオン注入剥離法により、 シリ コン活性層の膜厚を 5 0 n m、 絶縁膜の 膜厚を 70 nmとして S O I ゥエーハを作製した。 そして、 シリコン活性層表面 をパーティクルカウンタ一により測定したところ、 シリコン活性層にはェッチピ ッ トが形成されず、 シリ コン活性層が破壊されなかったことを確認した。
さらに、 この S O I ゥ;!:ーハのシリ コン活性層を水酸化力リ ゥム溶液で選択ェ ツチングして除去した。 次いで、 残った絶縁膜を有するベースウェーハに対し、 6 MV/ c mの電解強度で C uデポジション法による評価を行った。 その結果、 絶縁膜は無欠陥であり、 絶縁膜破壌は発生しなかったことを確認した。
(比較例 1 )
上述した引上げ条件 3で、 FZG (mm2/°C'm i n)が 0. 2 7〜 0. 2 4 となるように引上げ速度 Fを制御して、 全面が V領域の P ドープシリ コン単結晶 を製造した。 この P ドープシリ コン単結晶から鏡面ゥエーハを作製し、 ボンドウ エーハ及びべ一スウェーノヽと した。
このよ うにして準備したボンドゥエーハとベースゥヱーハを使用し、 実施例 1 と同様の方法で、 厚さが 2 0 0 n mの絶縁膜と、 5 0 n mのシリ コン活性層を有 する S〇 I ゥエーハを作製し、 この S O I ゥエーハのシリ コン活性層表面をパー テイクルカゥンターにより測定したところ、 シリ コン活性層の破壌を示す高密度 の輝点が確認された。 (比較例 2 )
上述した引上げ条件 3で、 F / G ( m m 2 / °C · m i n )が 0 . 2 7〜 0 · 2 4 となるように引上げ速度 Fを制御して、 全面が V領域の P ドープシリ コン単結晶 を製造した。 この P ドープシリ コン単結晶から鏡面ゥエーハを作製し、 ボンドウ エーハ及びベースウェーハと した。
このよ うにして準備したボンドゥエーハとベースゥエーハを使用し、 実施例 2 と同様の方法で、 シリ コン活性層の膜厚を 5 0 n m、 絶縁膜の膜厚を 7 0 n mと して S O I ゥェ一ハを作製し、 この S O I ゥエーハのシリ コン活性層表面をパー テイクルカゥンターにより測定したところ、 シリ コン活性層の破壌を示す高密度 の輝点が確認された。 さらに、 シリ コン活性層を除去し、 絶縁膜を C uデポジシ ョン法により評価したところ、 絶縁膜の破壌を示す高密度の酸化膜欠陥が確認さ れた。 尚、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例 示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構 成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の技 術的範囲に包含される。

Claims

請 求 の 範 囲
1. 少なく とも支持基板上に絶縁膜を介して又は直接シリ コ ン活性層が形成さ れた S O I ゥエーハであって、 少なく とも前記シリ コン活性層が、 チヨク ラルス キー法により育成された N領域及び/又は無欠陥 I領域の P (リ ン) ド一プシリ コン単結晶であり、 且つ A 1 (アルミニウム) を 2 X 1 0 1 2 a t o m s / c c 以上の濃度で含むものからなることを特徴とする S O 1 ゥェ一ノ、。
2. それぞれシリ コン単結晶からなるベースゥェーハとボン ドゥエーハとを、 絶縁膜を介して貼り合わせた後、 前記ボンドウヱーハを薄膜化することによりシ リコン活性層が形成された S O I ゥエーハであって、 前記ボンドウ: n—ハ及び Z 又は前記ベースゥヱーハが、 チヨク ラルスキー法により育成された N領域及び/ 又は無欠陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃度で含むものからなることを特徴とする S O I ゥヱーハ。
3. 前記 P ド一プシリ コ ン単結晶は、 P力 S 1 X 1 0 1 4 a t o 5 / c c以上 の濃度で含まれているものであることを特徴とする請求項 1又は請求項 2に記載 の S O I ゥエーハ。
4. 前記シリ コン活性層は、 厚さが 5 n m以上 2 0 0 n m以下の範囲にあるこ とを特徴とする請求項 1乃至請求項 3のいずれか 1項に記載の S O I ゥヱーハ。
5. 前記絶縁膜は、 シリ コン酸化膜であって、 厚さが 1 0 n m以上 1 0 0 n m 以下の範囲にあることを特徴とする請求 ¾ 1乃至請求項 4のいずれか 1項に記载 の S O I ゥエーハ。
6. 少なく とも、 シリ コ ンゥエーハに酸素を注入後、 熱処理することで絶縁膜 層 (酸化膜層) を形成し、 前記ゥ 一ハ内に前記絶縁膜層で仕切られたシリ コ ン 活性層を形成する S O I ゥヱーハの製造方法において、 少なく とも、 前記シリ コ ンゥヱーハとして、 チヨク ラルスキー法により育成された N領域及び 又は無欠 陥 I領域の P ドープシリ コン単結晶であり、 且つ A 1 を 2 X 1 012a t o m s Z c c以上の濃度で含むシリ コンゥヱーハを用いることを特徴とする S O Iゥエー ハの製造方法。
7. 少なく とも、 ベースゥエーハとボンドゥエーハとを直接貼り合わせる貼り 合わせ工程と、 前記ボンドゥ ーハを薄膜化することによりシリ コン活性層を形 成する薄膜化工程を含む S O I ゥエーハの製造方法であって、 前記ベースゥヱー ハとして、 絶縁性の基板を用い、 前記ボンドゥエーハと して、 チヨク ラルスキー 法により育成された N領域及びノ又は無欠陥 I領域の P ドープシリ コン単結晶で あり、 且つ A 1 を 2 X 1 012 a t o m s Z e e以上の濃度で含むシリ コンゥエー ハを用いることを特徴とする S O I ゥエーハの製造方法。
8. 少なく とも、 それぞれシリ コン単結晶からなるベース ウェーハとボンドウ ヱ一ハとを絶縁膜を介して貼り合わせる貼り合わせ工程と、 前記ボンドゥエ一ハ を薄膜化することによりシリコン活性層を形成する薄膜化工程を含む S O I ゥェ ーハの製造方法であって、 前記ボンドウ;!:ーハ及び Z又は前記ベースゥエーハと して、 チヨクラルスキー法により育成された N領域及び/又は無欠陥 I領域の P ドープシリ コ ン単結晶であり、 且つ A 1 を 2 X 1 012 a t o m s / c c以上の濃 度で含むシリ コンゥエーハを用いることを特徴とする S O I ゥヱーハの製造方法。
9. 前記貼り合わせ工程の前に、 ボンドウヱーハの表面から水素イオン及び希 ガスイオンの少なく とも 1種のイオンを注入してゥエーハ内部にイオン注入層を 形成するイオン注入工程を行い、 前記貼り合わせ工程においては、 該ボンドゥエ ーハのイオン注入された側の表面と前記べ一スウェーハの表面とを直接又は絶縁 膜を介して貼り合わせ、 前記薄膜化工程においては、 熱処理により前記ボンドウ エーハの一部を前記イオン注入層で剥離することを特徴とする請求項 7又は請求 項 8に記載の S O I ゥエーハの製造方法。
1 0. 前記 P ドープシリ コ ン単結晶と して、 P力 S l X 1 0 1 4 a t o m s Z c c以上の濃度で含むものを用いることを特徴とする請求項 6乃至請求項 9のいず れか 1項に記載の S O I ゥエーハの製造方法。
1 1. 前記シリ コン活性層の厚さを、 5 n m以上 2 0 0 n m以下の範囲にする ことを特徴とする請求項 6乃至請求項 1 0のいずれか 1項に記載の S O I ゥエー ハの製造方法。
1 2. 前記絶縁膜を、 シリ コン酸化膜とし、 該シリ コン酸化膜の厚さを、 1 0 n m以上 1 0 0 n m以下の範囲にすることを特徴とする請求項 6、 請求項 8乃至 請求項 1 1のいずれか 1項に記載の S O I ゥエーハの製造方法。
PCT/JP2004/003347 2003-03-18 2004-03-12 Soiウェーハ及びその製造方法 WO2004084308A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04720203A EP1605510B1 (en) 2003-03-18 2004-03-12 Soi wafer and method for manufacturing same
US10/546,693 US7518187B2 (en) 2003-03-18 2004-03-12 Soi wafer and a method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-073768 2003-03-18
JP2003073768A JP4854917B2 (ja) 2003-03-18 2003-03-18 Soiウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
WO2004084308A1 true WO2004084308A1 (ja) 2004-09-30

Family

ID=33027796

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/003347 WO2004084308A1 (ja) 2003-03-18 2004-03-12 Soiウェーハ及びその製造方法

Country Status (7)

Country Link
US (1) US7518187B2 (ja)
EP (1) EP1605510B1 (ja)
JP (1) JP4854917B2 (ja)
KR (1) KR101007678B1 (ja)
CN (1) CN100452408C (ja)
TW (1) TW200423378A (ja)
WO (1) WO2004084308A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP2007067321A (ja) * 2005-09-02 2007-03-15 Sumco Corp Simox基板およびその製造方法
EP1981065B1 (en) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
FR2938118B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR3003997B1 (fr) * 2013-03-29 2015-03-20 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP2021130577A (ja) * 2020-02-19 2021-09-09 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351690A (ja) * 1999-06-08 2000-12-19 Nippon Steel Corp シリコン単結晶ウエーハおよびその製造方法
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204150A (ja) * 1992-12-28 1994-07-22 Sumitomo Sitix Corp 半導体用シリコン単結晶基板の製造方法
EP0691423B1 (en) * 1994-07-06 1999-03-24 Shin-Etsu Handotai Company Limited Method for the preparation of silicon single crystal and fused silica glass crucible therefor
JPH1079498A (ja) 1996-09-03 1998-03-24 Nippon Telegr & Teleph Corp <Ntt> Soi基板の製造方法
JPH1140786A (ja) 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US6180497B1 (en) * 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2002134518A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US20020084451A1 (en) * 2000-12-29 2002-07-04 Mohr Thomas C. Silicon wafers substantially free of oxidation induced stacking faults
DE10124032B4 (de) * 2001-05-16 2011-02-17 Telefunken Semiconductors Gmbh & Co. Kg Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP4207577B2 (ja) * 2003-01-17 2009-01-14 信越半導体株式会社 Pドープシリコン単結晶の製造方法
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351690A (ja) * 1999-06-08 2000-12-19 Nippon Steel Corp シリコン単結晶ウエーハおよびその製造方法
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1605510A4 *

Also Published As

Publication number Publication date
US7518187B2 (en) 2009-04-14
EP1605510A4 (en) 2009-09-16
CN100452408C (zh) 2009-01-14
EP1605510A1 (en) 2005-12-14
KR20050109568A (ko) 2005-11-21
KR101007678B1 (ko) 2011-01-13
JP2004281883A (ja) 2004-10-07
TWI334217B (ja) 2010-12-01
CN1757115A (zh) 2006-04-05
EP1605510B1 (en) 2011-10-05
JP4854917B2 (ja) 2012-01-18
US20060086313A1 (en) 2006-04-27
TW200423378A (en) 2004-11-01

Similar Documents

Publication Publication Date Title
KR100743821B1 (ko) 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법
KR100592965B1 (ko) Soi기판의 제조방법
JP2006294737A (ja) Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
WO2002053812A1 (fr) Plaquette de silicium monocristallin et son procede de production
US7186628B2 (en) Method of manufacturing an SOI wafer where COP&#39;s are eliminated within the base wafer
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
WO2004084308A1 (ja) Soiウェーハ及びその製造方法
EP1589580B1 (en) An soi wafer and method for producing the same
JP4380141B2 (ja) シリコンウェーハの評価方法
JP2004153081A (ja) Soiウエーハ及びsoiウエーハの製造方法
JP3618254B2 (ja) Soi基板の製造方法
JP4380162B2 (ja) Soiウエーハ及びその製造方法
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2004265904A (ja) Soiウエーハ及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006086313

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10546693

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004720203

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048058863

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057017178

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057017178

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004720203

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10546693

Country of ref document: US