JPH06204150A - 半導体用シリコン単結晶基板の製造方法 - Google Patents
半導体用シリコン単結晶基板の製造方法Info
- Publication number
- JPH06204150A JPH06204150A JP34862092A JP34862092A JPH06204150A JP H06204150 A JPH06204150 A JP H06204150A JP 34862092 A JP34862092 A JP 34862092A JP 34862092 A JP34862092 A JP 34862092A JP H06204150 A JPH06204150 A JP H06204150A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- silicon
- oxide film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【目的】酸化膜耐圧特性の良品率を改善でき、シリコン
ウェーハとしての特性が低下することなく、シリコンウ
ェーハの生産率の低下を防止すること。 【構成】ＣＺ法によりシリコン単結晶を製造し、このシ
リコン単結晶をスライスして単結晶シリコン基板を得る
半導体用シリコン単結晶基板の製造方法であって、シリ
コン単結晶を製造する際に、５価と３価の電気的活性不
純物を２種以上混合し、これらの総不純物量が少なくと
も１×１０15ａｔｏｍｓ／ｃｍ3以上でドーピングする
ことを特徴としている。
ウェーハとしての特性が低下することなく、シリコンウ
ェーハの生産率の低下を防止すること。 【構成】ＣＺ法によりシリコン単結晶を製造し、このシ
リコン単結晶をスライスして単結晶シリコン基板を得る
半導体用シリコン単結晶基板の製造方法であって、シリ
コン単結晶を製造する際に、５価と３価の電気的活性不
純物を２種以上混合し、これらの総不純物量が少なくと
も１×１０15ａｔｏｍｓ／ｃｍ3以上でドーピングする
ことを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＺ法（チョコラルス
キー法）によりシリコン単結晶を製造し、このシリコン
単結晶をスライスして半導体用シリコン単結晶基板を得
る半導体用シリコン単結晶基板の製造方法に関する。
キー法）によりシリコン単結晶を製造し、このシリコン
単結晶をスライスして半導体用シリコン単結晶基板を得
る半導体用シリコン単結晶基板の製造方法に関する。
【０００２】
【従来の技術】一般に、ＬＳＩや超ＬＳＩの基板として
用いられるシリコンウェーハは、その多くはＣＺ法によ
り製造されたシリコン単結晶をスライスして得られたシ
リコン単結晶基板により構成されている。このシリコン
ウェーハとしては、ＬＳＩや超ＬＳＩを製造する際のデ
バイス搭載に応じて、タイプ（Ｐタイプ、Ｎタイプ）と
電気的抵抗率等の規定が設けられている。
用いられるシリコンウェーハは、その多くはＣＺ法によ
り製造されたシリコン単結晶をスライスして得られたシ
リコン単結晶基板により構成されている。このシリコン
ウェーハとしては、ＬＳＩや超ＬＳＩを製造する際のデ
バイス搭載に応じて、タイプ（Ｐタイプ、Ｎタイプ）と
電気的抵抗率等の規定が設けられている。
【０００３】このため、Ｐタイプのシリコンウェーハの
場合には、３価の元素（Ｂ、Ａｌ、Ｇａ（ガリウム））
を電気的不純物として、規定の電気的抵抗率を満たすよ
うにシリコン単結晶中にドーピングして製造している。
また、Ｎタイプのシリコンウェーハの場合には、５価
（Ｐ、Ｓｂ、Ａｓ）を電気的不純物として、規定の電気
的抵抗率を満たすようにシリコン単結晶中にドーピング
して製造している。
場合には、３価の元素（Ｂ、Ａｌ、Ｇａ（ガリウム））
を電気的不純物として、規定の電気的抵抗率を満たすよ
うにシリコン単結晶中にドーピングして製造している。
また、Ｎタイプのシリコンウェーハの場合には、５価
（Ｐ、Ｓｂ、Ａｓ）を電気的不純物として、規定の電気
的抵抗率を満たすようにシリコン単結晶中にドーピング
して製造している。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
シリコン単結晶基板の製造方法においては、以下のよう
な問題がある。
シリコン単結晶基板の製造方法においては、以下のよう
な問題がある。
【０００５】すなわち、従来の方法では、通常、結晶成
長速度が１．０〜１．５ｍｍ／ｍｉｎの範囲でシリコン
単結晶が製造されるが、従来の方法により製造されたシ
リコンウェーハにおいては、デバイス搭載時に必要な電
気的特性の一つである酸化膜耐圧特性の良品率が、Ｐタ
イプのシリコンウェーハの場合には、３０％以下とな
り、Ｎタイプのシリコンウェーハの場合には、７０％以
下となってしまう問題があった。
長速度が１．０〜１．５ｍｍ／ｍｉｎの範囲でシリコン
単結晶が製造されるが、従来の方法により製造されたシ
リコンウェーハにおいては、デバイス搭載時に必要な電
気的特性の一つである酸化膜耐圧特性の良品率が、Ｐタ
イプのシリコンウェーハの場合には、３０％以下とな
り、Ｎタイプのシリコンウェーハの場合には、７０％以
下となってしまう問題があった。
【０００６】そのため、最近の製造技術では、上述した
通常の結晶成長速度範囲よりも遅い０．４〜０．７ｍｍ
／ｍｉｎの低結晶成長速度範囲でシリコン単結晶を製造
し、これにより、酸化膜耐圧特性の良品率を改善するよ
うにしている。
通常の結晶成長速度範囲よりも遅い０．４〜０．７ｍｍ
／ｍｉｎの低結晶成長速度範囲でシリコン単結晶を製造
し、これにより、酸化膜耐圧特性の良品率を改善するよ
うにしている。
【０００７】しかしながら、低結晶成長速度範囲でシリ
コン単結晶を製造する場合には、酸化膜耐圧特性の良品
率の改善ができるものの、シリコンウェーハの生産率の
低下を招きコストの低減を妨げる上、リング状ＯＳＦの
発生、転位クラスターの発生、イントリンシックゲッタ
リング能の低下等のシリコンウェーハとしての特性が低
下する不具合があった。
コン単結晶を製造する場合には、酸化膜耐圧特性の良品
率の改善ができるものの、シリコンウェーハの生産率の
低下を招きコストの低減を妨げる上、リング状ＯＳＦの
発生、転位クラスターの発生、イントリンシックゲッタ
リング能の低下等のシリコンウェーハとしての特性が低
下する不具合があった。
【０００８】そこで、本発明は、酸化膜耐圧特性の良品
率を改善でき、シリコンウェーハとしての特性が低下す
ることなく、シリコンウェーハの生産率の低下を防止で
きる半導体用シリコン単結晶基板の製造方法を提供する
ことを目的としている。
率を改善でき、シリコンウェーハとしての特性が低下す
ることなく、シリコンウェーハの生産率の低下を防止で
きる半導体用シリコン単結晶基板の製造方法を提供する
ことを目的としている。
【０００９】
【課題を解決するための手段】本発明の半導体用シリコ
ン単結晶基板の製造方法は、ＣＺ法によりシリコン単結
晶を製造し、このシリコン単結晶をスライスして単結晶
シリコン基板を得る半導体用シリコン単結晶基板の製造
方法であって、シリコン単結晶を製造する際に、５価と
３価の電気的活性不純物を２種以上混合し、これらの総
不純物量が少なくとも１×１０15ａｔｏｍｓ／ｃｍ3以
上でドーピングする構成とされている。
ン単結晶基板の製造方法は、ＣＺ法によりシリコン単結
晶を製造し、このシリコン単結晶をスライスして単結晶
シリコン基板を得る半導体用シリコン単結晶基板の製造
方法であって、シリコン単結晶を製造する際に、５価と
３価の電気的活性不純物を２種以上混合し、これらの総
不純物量が少なくとも１×１０15ａｔｏｍｓ／ｃｍ3以
上でドーピングする構成とされている。
【００１０】
【作用】ＣＺ法により育成されるシリコン単結晶におい
て、Ｍ０Ｓダイオードの酸化膜耐圧特性がドーパント濃
度に依存し、濃度が増大するほどその特性が向上するこ
とを本発明者が発見し、これに基づき、規定の電気抵抗
率にしてドーパント濃度を増大させるために５価と３価
の不純物を混合してシリコン単結晶を成長させてシリコ
ンウェーハを得たところ、これらの総不純物量が少なく
とも１×１０15ａｔｏｍｓ／ｃｍ3以上で、酸化膜耐圧
特性が良好なシリコンウェーハを得ることができた。
て、Ｍ０Ｓダイオードの酸化膜耐圧特性がドーパント濃
度に依存し、濃度が増大するほどその特性が向上するこ
とを本発明者が発見し、これに基づき、規定の電気抵抗
率にしてドーパント濃度を増大させるために５価と３価
の不純物を混合してシリコン単結晶を成長させてシリコ
ンウェーハを得たところ、これらの総不純物量が少なく
とも１×１０15ａｔｏｍｓ／ｃｍ3以上で、酸化膜耐圧
特性が良好なシリコンウェーハを得ることができた。
【００１１】その結果、通常の成長速度においても酸化
膜耐圧特性の良品率を改善できるので、シリコンウェー
ハとしての特性が低下することなく、シリコンウェーハ
の生産性を高めることが可能となる。
膜耐圧特性の良品率を改善できるので、シリコンウェー
ハとしての特性が低下することなく、シリコンウェーハ
の生産性を高めることが可能となる。
【００１２】
【実施例】以下に、本発明の一実施例を図面に基づき説
明する。
明する。
【００１３】本実施例では、半導体用シリコン単結晶を
製造する際に、５価（Ｐ、Ｓｂ、Ａｓ）と３価（Ｂ、Ａ
ｌ、Ｇａ）の電気的活性不純物を２種以上混合し、これ
らの総不純物量が少なくとも１×１０15ａｔｏｍｓ／ｃ
ｍ3以上で、所定のタイプ、所定の電気抵抗率になるよ
うに製造したものである。これは、ＣＺ法により育成さ
れるシリコン単結晶においては、Ｍ０Ｓダイオードの酸
化膜耐圧特性がドーパント濃度に依存し、濃度が増大す
るほどその特性が向上することを発見したことに基づく
ものである。
製造する際に、５価（Ｐ、Ｓｂ、Ａｓ）と３価（Ｂ、Ａ
ｌ、Ｇａ）の電気的活性不純物を２種以上混合し、これ
らの総不純物量が少なくとも１×１０15ａｔｏｍｓ／ｃ
ｍ3以上で、所定のタイプ、所定の電気抵抗率になるよ
うに製造したものである。これは、ＣＺ法により育成さ
れるシリコン単結晶においては、Ｍ０Ｓダイオードの酸
化膜耐圧特性がドーパント濃度に依存し、濃度が増大す
るほどその特性が向上することを発見したことに基づく
ものである。
【００１４】この場合、シリコン単結晶中にドーピング
する電気的活性な不純物として５価と３価の元素を混合
し、その混合比をコントロールすることにより、規定の
タイプ（ＰタイプかＮタイプか）、規定の電気抵抗率に
制御できる。この規定のタイプや規定の電気抵抗率の規
定値は、デバイス搭載の条件等により決定される。ま
た、ドーピングする５価（Ｐ、Ｓｂ、Ａｓ）と３価
（Ｂ、Ａｌ、Ｇａ）の不純物量は、例えば、下式により
算出される。
する電気的活性な不純物として５価と３価の元素を混合
し、その混合比をコントロールすることにより、規定の
タイプ（ＰタイプかＮタイプか）、規定の電気抵抗率に
制御できる。この規定のタイプや規定の電気抵抗率の規
定値は、デバイス搭載の条件等により決定される。ま
た、ドーピングする５価（Ｐ、Ｓｂ、Ａｓ）と３価
（Ｂ、Ａｌ、Ｇａ）の不純物量は、例えば、下式により
算出される。
【００１５】 但し、 ρ：規定の電気抵抗率 ｎ：伝導体中の電子密度（ｃｍ-3） ｐ：伝導体中の正孔密度（ｃｍ-3） μn：電子の移動度（ｃｍ2Ｖ-1Ｓ-1） μp：正孔の移動度（ｃｍ2Ｖ-1Ｓ-1） ｑ：電子負荷（Ｃ） この場合、ρ＞０の時がＰタイプとなり、ρ＜０の時が
Ｎタイプとなる。
Ｎタイプとなる。
【００１６】そして、本発明者は上式に基づいて所定の
タイプ、所定の電気抵抗率を設定し、試験を行なった。
タイプ、所定の電気抵抗率を設定し、試験を行なった。
【００１７】まず、５価の不純物Ｓｂのみをドーピング
しながら成長させたシリコン単結晶からＮタイプのシリ
コンウェーハの場合については、図１および表１に示す
ように、シリコン単結晶中のＳｂ濃度が増加する程、酸
化膜耐圧特性の良品率が向上し、Ｓｂ濃度が５×１０16
ａｔｍｏｓ／ｃｍ3付近以上で酸化膜耐圧特性の良品率
が略１００％となった。
しながら成長させたシリコン単結晶からＮタイプのシリ
コンウェーハの場合については、図１および表１に示す
ように、シリコン単結晶中のＳｂ濃度が増加する程、酸
化膜耐圧特性の良品率が向上し、Ｓｂ濃度が５×１０16
ａｔｍｏｓ／ｃｍ3付近以上で酸化膜耐圧特性の良品率
が略１００％となった。
【００１８】
【表１】
【００１９】また、３価の不純物Ｂのみをドーピングし
たＰタイプのシリコンウェーハの場合については、図２
に示すように、シリコン単結晶中のＢ濃度が増加する
程、酸化膜耐圧特性の良品率が向上した。
たＰタイプのシリコンウェーハの場合については、図２
に示すように、シリコン単結晶中のＢ濃度が増加する
程、酸化膜耐圧特性の良品率が向上した。
【００２０】他方、５価と３価の不純物を２種以上混合
した場合について、例えば、５価のＳｂと３価のＢとを
混合してドーピングしたＮタイプの場合には、前記表１
に示すように、非常に高い値の酸化膜耐圧特性が得られ
ることがわかる。
した場合について、例えば、５価のＳｂと３価のＢとを
混合してドーピングしたＮタイプの場合には、前記表１
に示すように、非常に高い値の酸化膜耐圧特性が得られ
ることがわかる。
【００２１】また、３価のＢと５価のＰとを混合してド
ーピングしたＰタイプの場合には、表２に示すように、
酸化膜耐圧特性が向上することがわかる。
ーピングしたＰタイプの場合には、表２に示すように、
酸化膜耐圧特性が向上することがわかる。
【００２２】
【表２】
【００２３】尚、この場合の酸化膜耐圧測定条件として
は以下のものとした。
は以下のものとした。
【００２４】酸化膜厚み：２５０Å 電極：Ｐｏｌｙ Ｓｉ（ホ゜リシリコン）、５価Ｐドープ、面
積８ｍｍ2、 厚み４０００Å 判定電圧：８ＭＶ／ｃｍ以上を良品とした したがって、本実施例においては、不純物を２種以上混
合し、これらの総不純物量が少なくとも１×１０15ａｔ
ｏｍｓ／ｃｍ3以上で半導体用シリコン単結晶を製造す
ることにより、通常の成長速度においても酸化膜耐圧特
性の良品率を改善できるので、シリコンウェーハとして
の特性が低下することなく、シリコンウェーハの生産性
を高めることが可能となる。
積８ｍｍ2、 厚み４０００Å 判定電圧：８ＭＶ／ｃｍ以上を良品とした したがって、本実施例においては、不純物を２種以上混
合し、これらの総不純物量が少なくとも１×１０15ａｔ
ｏｍｓ／ｃｍ3以上で半導体用シリコン単結晶を製造す
ることにより、通常の成長速度においても酸化膜耐圧特
性の良品率を改善できるので、シリコンウェーハとして
の特性が低下することなく、シリコンウェーハの生産性
を高めることが可能となる。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
５価と３価の電気的活性不純物を２種以上混合し、これ
らの総不純物量が少なくとも１×１０15ａｔｏｍｓ／ｃ
ｍ3以上で半導体用シリコン単結晶を製造することによ
り、通常の成長速度においても酸化膜耐圧特性の良品率
を改善できるので、生産性を低下させることなく、また
ＯＳＦ、転位クラスター、ゲッタリング能力等の品質を
低下させることなく、酸化膜耐圧特性を向上させたシリ
コンウェーハを製造することが可能となる。
５価と３価の電気的活性不純物を２種以上混合し、これ
らの総不純物量が少なくとも１×１０15ａｔｏｍｓ／ｃ
ｍ3以上で半導体用シリコン単結晶を製造することによ
り、通常の成長速度においても酸化膜耐圧特性の良品率
を改善できるので、生産性を低下させることなく、また
ＯＳＦ、転位クラスター、ゲッタリング能力等の品質を
低下させることなく、酸化膜耐圧特性を向上させたシリ
コンウェーハを製造することが可能となる。
【図１】本発明の一実施例に係り、Ｓｂ濃度と酸化膜耐
圧特性との関係を示す図である。
圧特性との関係を示す図である。
【図２】Ｂ濃度と酸化膜耐圧特性との関係を示す図であ
る。
る。
Claims (1)
- 【請求項１】ＣＺ法によりシリコン単結晶を製造し、こ
のシリコン単結晶をスライスして単結晶シリコン基板を
得る半導体用シリコン単結晶基板の製造方法において、
シリコン単結晶を製造する際に、５価と３価の電気的活
性不純物を２種以上混合し、これらの総不純物量が少な
くとも１×１０15ａｔｏｍｓ／ｃｍ3以上でドーピング
することを特徴とする半導体用シリコン単結晶基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34862092A JPH06204150A (ja) | 1992-12-28 | 1992-12-28 | 半導体用シリコン単結晶基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34862092A JPH06204150A (ja) | 1992-12-28 | 1992-12-28 | 半導体用シリコン単結晶基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204150A true JPH06204150A (ja) | 1994-07-22 |
Family
ID=18398227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34862092A Pending JPH06204150A (ja) | 1992-12-28 | 1992-12-28 | 半導体用シリコン単結晶基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204150A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08259373A (ja) * | 1995-03-24 | 1996-10-08 | Res Dev Corp Of Japan | 温度変動を制御したＳｉ単結晶の育成方法 |
| JPH08259374A (ja) * | 1995-03-24 | 1996-10-08 | Res Dev Corp Of Japan | 半径方向に関する不純物濃度分布が均一なＳｉ単結晶の育成方法 |
| EP0733726A3 (en) * | 1995-03-24 | 1997-05-02 | Koji Izunome | Growing silicon single crystal with a uniform distribution of doping in the longitudinal or radial direction |
| JP2000351690A (ja) * | 1999-06-08 | 2000-12-19 | Nippon Steel Corp | シリコン単結晶ウエーハおよびその製造方法 |
| JP2002104898A (ja) * | 2000-09-28 | 2002-04-10 | Shin Etsu Handotai Co Ltd | シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法 |
| JP2002128591A (ja) * | 2000-10-24 | 2002-05-09 | Shin Etsu Handotai Co Ltd | シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法 |
| CN100452408C (zh) * | 2003-03-18 | 2009-01-14 | 信越半导体股份有限公司 | Soi晶片及其制造方法 |
| JP2013087008A (ja) * | 2011-10-17 | 2013-05-13 | Siltronic Ag | ｎ型シリコン単結晶およびその製造方法 |
| JP2016179937A (ja) * | 2011-04-14 | 2016-10-13 | ジーティーエイティー アイピー ホールディング エルエルシーＧｔａｔ Ｉｐ Ｈｏｌｄｉｎｇ Ｌｌｃ | 均一な複数のドーパントを有するシリコンインゴット並びにそれを生成するための方法及び装置 |
-
1992
- 1992-12-28 JP JP34862092A patent/JPH06204150A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08259373A (ja) * | 1995-03-24 | 1996-10-08 | Res Dev Corp Of Japan | 温度変動を制御したＳｉ単結晶の育成方法 |
| JPH08259374A (ja) * | 1995-03-24 | 1996-10-08 | Res Dev Corp Of Japan | 半径方向に関する不純物濃度分布が均一なＳｉ単結晶の育成方法 |
| EP0733726A3 (en) * | 1995-03-24 | 1997-05-02 | Koji Izunome | Growing silicon single crystal with a uniform distribution of doping in the longitudinal or radial direction |
| JP2000351690A (ja) * | 1999-06-08 | 2000-12-19 | Nippon Steel Corp | シリコン単結晶ウエーハおよびその製造方法 |
| JP2002104898A (ja) * | 2000-09-28 | 2002-04-10 | Shin Etsu Handotai Co Ltd | シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法 |
| JP2002128591A (ja) * | 2000-10-24 | 2002-05-09 | Shin Etsu Handotai Co Ltd | シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法 |
| CN100452408C (zh) * | 2003-03-18 | 2009-01-14 | 信越半导体股份有限公司 | Soi晶片及其制造方法 |
| JP2016179937A (ja) * | 2011-04-14 | 2016-10-13 | ジーティーエイティー アイピー ホールディング エルエルシーＧｔａｔ Ｉｐ Ｈｏｌｄｉｎｇ Ｌｌｃ | 均一な複数のドーパントを有するシリコンインゴット並びにそれを生成するための方法及び装置 |
| JP2013087008A (ja) * | 2011-10-17 | 2013-05-13 | Siltronic Ag | ｎ型シリコン単結晶およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030104222A1 (en) | Silicon wafer and epitaxial silicon wafer | |
| KR100351532B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| US6162708A (en) | Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer | |
| US20050167001A1 (en) | Process for producing highly doped semiconductor wafers, and dislocation-free highly doped semiconductor wafers | |
| CN101297397A (zh) | 半绝缘GaN及其制造方法 | |
| JP2006173630A (ja) | エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 | |
| US6222252B1 (en) | Semiconductor substrate and method for producing the same | |
| JPH06204150A (ja) | 半導体用シリコン単結晶基板の製造方法 | |
| JP2004175658A (ja) | シリコンウェーハおよびエピタキシャルシリコンウェーハ | |
| JP2001068477A (ja) | エピタキシャルシリコンウエハ | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| US6599816B2 (en) | Method of manufacturing silicon epitaxial wafer | |
| JP4817078B2 (ja) | シリコンウェーハ | |
| JP5710104B2 (ja) | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3147338B2 (ja) | 半導体基板の製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| US7740702B2 (en) | Silicon wafer and method for manufacturing the same | |
| JP3242780B2 (ja) | 半導体単結晶およびその製造方法 | |
| CN109037030B (zh) | 改善背面硅单晶的外延片的制备方法、外延片和半导体器件 |