WO2004057682A1 - 発光素子、その製造方法およびｌｅｄランプ - Google Patents

発光素子、その製造方法およびｌｅｄランプ Download PDF

Info

Publication number
WO2004057682A1
WO2004057682A1 PCT/JP2003/016330 JP0316330W WO2004057682A1 WO 2004057682 A1 WO2004057682 A1 WO 2004057682A1 JP 0316330 W JP0316330 W JP 0316330W WO 2004057682 A1 WO2004057682 A1 WO 2004057682A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
light
layer
semiconductor layer
light emitting
Prior art date
Application number
PCT/JP2003/016330
Other languages
English (en)
French (fr)
Inventor
Takaki Yasuda
Original Assignee
Showa Denko K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K. filed Critical Showa Denko K.K.
Priority to AU2003292584A priority Critical patent/AU2003292584A1/en
Priority to DE10393949T priority patent/DE10393949T5/de
Publication of WO2004057682A1 publication Critical patent/WO2004057682A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Definitions

  • a method of reducing dislocations in a semiconductor crystal a method of growing a semiconductor crystal substrate with irregularities on its surface is known.
  • a stripe-shaped groove is formed on the surface of the sapphire substrate, and a low-temperature-grown GaN buffer layer is grown thereon. It has been shown that can be reduced.
  • the inclination angle of the groove should be 60 ° or more.
  • the light-emitting layer has a higher refractive index than that of the medium outside the light-emitting element, so that a light beam having an incident angle larger than the total reflection angle cannot be extracted to the outside from the light-emitting layer.
  • Table 1 shows the case where the uneven structure is not provided on the substrate (1, 2) and the case where the uneven structure shown in Fig. 1 is provided on the surface of the substrate (3), from the substrate surface, the semiconductor layer surface, and the side surface. The result of calculating the light extraction efficiency by simulation is shown.
  • the light extraction efficiency is about 55% at a wavelength of 400 nm and about 40% at a wavelength of 382 nm, indicating that there is room for improvement of 1.8 times and 2.5 times, respectively. .
  • the internal quantum efficiency can be improved by about 1.6 times.
  • the present invention is concerned with the light extraction efficiency among them.
  • the improvement of the light extraction efficiency is expected to be more than twice that of 2.
  • a structure having only the inclined surface without the top surface or bottom surface is preferable because the effect of improving light extraction efficiency is highest.
  • unevenness having inclined side surfaces is formed at a lamination interface of the stacked semiconductor layers.
  • the unevenness may be any one of a stripe-shaped V-shaped groove, a stripe-shaped inclined side projection, and a inclined side surface pit.
  • the semiconductor layer is AI x G a y I ⁇ , y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1) is.
  • the present invention also provides a method for manufacturing a light-emitting element having a substrate, a semiconductor layer, and a light-emitting layer, wherein the surface of the substrate on the side where the semiconductor layer is laminated is formed by one of high-temperature treatment, selective etching, and grinding. And a method for manufacturing a semiconductor device as described above.
  • the present invention provides a method for manufacturing a light-emitting element having a substrate, a semiconductor layer, and a light-emitting layer, wherein a mask for selective growth is formed on a surface of the substrate, and semiconductor protrusions having inclined side surfaces are provided on the substrate. Accordingly, the method for manufacturing a light-emitting element described above includes forming unevenness having an inclined side surface at a lamination interface of a semiconductor layer.
  • the present invention provides a method for manufacturing a light-emitting element having a substrate, a semiconductor layer, and a light-emitting layer, wherein unevenness having an inclined side surface is formed on a surface of the semiconductor layer by any of high-temperature treatment, selective etching, and grinding.
  • the method of manufacturing a semiconductor device according to the present invention includes forming unevenness having an inclined side surface at a lamination interface of the semiconductor layer by providing the semiconductor element.
  • the present invention provides a method for manufacturing a light emitting device having a substrate, a semiconductor layer, and a light emitting layer, wherein a mask for selective growth is formed on a surface of the semiconductor layer, and a side surface is inclined on the semiconductor layer.
  • the method includes the above-described method for manufacturing a light emitting device, which comprises providing an inclined semiconductor protrusion.
  • the present invention includes an LED lamp using the light emitting device described above.
  • the present invention makes it possible to improve the light extraction effect by forming a concavo-convex structure in which the side surface is inclined at the surface of the substrate of the semiconductor light emitting element or the lamination interface of the semiconductors.
  • FIG. 1 is a schematic view of a sapphire substrate on which a GaN layer used for optical simulation is laminated, in which a concavo-convex structure having side surfaces with an inclination angle of 45 ° is provided in a stripe shape on the substrate surface.
  • FIG. 2 is a schematic diagram showing an example of the structure of the semiconductor light emitting device according to the present invention.
  • FIG. 3 (a) is a schematic diagram in which a V-shaped groove is provided as an uneven structure provided on a substrate or the like in the present invention.
  • FIG. 3 (b) is a schematic diagram in which a hexagonal pyramid-shaped pit having a trapezoidal cross section is provided as an uneven structure provided in a danger or the like in the present invention.
  • FIG. 3 (c) is a schematic diagram in which triangular protrusions are provided in a stripe shape as an uneven structure provided on a substrate or the like in the present invention.
  • FIG. 4 is a schematic diagram of an LED lamp using the light emitting device according to the present invention.
  • the light-emitting element of the present invention is one in which unevenness with inclined side surfaces is provided on the surface of the substrate (the side on which the semiconductor layer is laminated, the same applies hereinafter), and the second is that the semiconductor layers are laminated.
  • the above-mentioned unevenness is provided at the interface. In the LED, as shown in FIG.
  • a semiconductor layer 3 such as a buffer layer, an n-type semiconductor layer 4, a light-emitting layer 5, a p-type semiconductor layer 6, and the like are formed in multiple layers on a substrate 1, and in the illustrated embodiment, although irregularities 2 are provided on the surface of 1, the surface on which the irregularities are provided is not limited to the substrate surface, and may be at any interface as long as it is an interface between two semiconductor layers having different refractive indices. It is preferable to select such an interface.
  • the interface between the semiconductor layers and the light-emitting layer includes the interface between the semiconductor layers and the light-emitting layer.
  • typical ones of the concavo-convex structure formed on a substrate or the like are schematically shown in FIGS.
  • FIG. 3 (a) shows a V-shaped groove formed in a stripe pattern on the substrate surface
  • FIG. 3 (b) shows a hexagonal pyramid-shaped trapezoidal pit formed on the substrate surface
  • FIG. Fig. 3 (c) shows a triangular projection made of a semiconductor formed in a strip shape on the substrate surface.
  • the angle 0 shown in the figure is the angle of the inclined side surface of the unevenness with respect to the substrate surface.
  • the angle 0 of the inclined side surface of the unevenness formed on the substrate is most preferably 45 °, but the effect is sufficiently effective in the range of 30 ⁇ 0 ⁇ 60 °.
  • the angle of the inclined side surface of the unevenness formed at the interface between the semiconductors is not particularly limited, but is 30 as in the case of the substrate. A range of ⁇ 0 ⁇ 60 ° is preferred.
  • the unevenness formed on the substrate or the like can be deliberately shifted according to the plane orientation of the substrate or the semiconductor layer.
  • the uneven size and depth can be selected arbitrarily.
  • the surface of a group III nitride semiconductor crystal grown on an uneven interface can be planarized. In consideration of this, it is preferable that the diameter of the recess is 3 m or less and the depth of the recess is 2 m or less. As shown in Non-Patent Document 1, planarization can be easily realized by appropriately selecting the growth conditions of the semiconductor layer.
  • Examples of the method of forming irregularities on a substrate or the like according to the present invention include pit formation by high-temperature treatment, formation of stripe-shaped concave grooves by selective etching, and formation of V-shaped grooves using an abrasive.
  • the V-shaped groove includes a groove having a flat bottom and a slightly rounded side. Although these have the shape of a concave portion, it is also possible to mask the substrate or the like and selectively grow a semiconductor, for example, to form a projection having a triangular cross section in a stripe shape.
  • the angle 0 of the inclined surface of the concavo-convex formed by the above method is often in the range of 30 ° to 60 ° in the grinding method, and the pits due to the high temperature treatment are almost determined by the crystal plane and are 58 ° and 43 ° .
  • the triangular projection formed has an inclination angle of 58 ° or 43 °.
  • substrate is a sapphire (A l 2 0 3)
  • semiconductor layer is a group III nitride semiconductor der Rukoto are preferred.
  • the plane orientation of the sapphire substrate can be m-plane, a-plane, c-plane, etc., but among them, c-plane ((0001) plane) is preferable, and the vertical axis of the substrate surface is a specific direction from the ⁇ 0001> direction. It is desirable to be inclined to
  • the substrate used in the present invention is preferably subjected to a pretreatment such as organic cleaning etching before being used in the first step, because the state of the substrate surface can be kept constant.
  • a conventionally known method can be used for the growth of the n-type layer, the p-type layer, the light-emitting layer, the formation of the electrodes, the encapsulation of resin, and the like.
  • Semiconductor growth methods include metal organic chemical vapor deposition (MOCVD) and vapor phase epitaxy.
  • MOCVD metal organic chemical vapor deposition
  • VPE method vapor phase epitaxy
  • MOCVD method a conventionally known method for the growth of the n-type layer, the p-type layer, the light-emitting layer, the formation of the electrodes, the encapsulation of resin, and the like.
  • Semiconductor growth methods include metal organic chemical vapor deposition (MOCVD) and vapor phase epitaxy.
  • MOCVD metal organic chemical vapor deposition
  • VPE method vapor phase epitaxy
  • the MOCVD method is preferable because an unnecessary uneven structure can be planarized.
  • the light emitting device of the present invention is preferably used as a shell-type LED lamp by bonding it on a submount 34, connecting it to a lead frame, and sealing it with resin. obtain.
  • a sapphire substrate having a (0001) surface is used. Pure water is applied to sandpaper coated with a diamond-based abrasive, and rubbed while moving in the ⁇ 1-100> direction of the sapphire substrate, forming an uneven structure on the line in the general ⁇ 1-100> direction did.
  • the cross-sectional shape of the recess observed by SEM was a triangle (V-shaped groove) with a width of 1 m and a depth of 0.5 Um.
  • the angle 0 formed by the rising slope of the V-shaped groove and the plane of the substrate is approximately 30 ° to 60 around 45 °. It was in the range of. Observation with a 600 ⁇ optical microscope revealed that the ratio of the area of the flat part to the area of the damaged part was 2: 1 on average.
  • the sapphire substrate with the V-shaped groove manufactured in this way was sufficiently washed and put into a MOCVD apparatus. Then, as a first step on this sapphire substrate, a gas containing a gas obtained by mixing trimethyl gallium (TMA I) vapor and trimethyl gallium (TMGa) vapor at a molar ratio of 12 and ammonia (NH 3 ) was passed through.
  • TMA I trimethyl gallium
  • TMGa trimethyl gallium
  • NH 3 ammonia
  • the VZ III ratio under the conditions used in the first step is about 85.
  • gallium nitride was grown by flowing TMGa and ammonia, and a GaN layer made of gallium nitride crystals was formed on the sapphire substrate processed into an uneven shape.
  • the first step and the second step of preparing the sample including the GaN layer were performed by the following procedure using MOCVD.
  • the induction heating heater was operated, and the substrate temperature was raised to 110 ° C. over 10 minutes. While maintaining the substrate temperature at 117 ° C., the substrate surface was left for 9 minutes while flowing hydrogen gas and nitrogen gas to carry out thermal cleaning of the substrate surface.
  • the temperature of the substrate was lowered to 115 ° C.
  • the valve of the ammonia pipe was opened and the flow of ammonia into the furnace was started.
  • the valves of the TMGa and TMAI pipes are switched at the same time, and the gas containing the vapors of TMGa and TMAI is supplied into the reaction furnace, and is placed on the sapphire substrate!
  • the first step of depositing a group II nitride semiconductor was started.
  • the mixing ratio of TMGa and TMAI to be supplied was adjusted so that the molar ratio was 2: 1 using a flow controller installed in the piping for bubbling, and the amount of ammonia was 8 VZI II. Adjusted to be 5.
  • the valves of the TMGa and TMAI pipes were simultaneously switched, and the supply of the gas containing the vapors of TMGa and TMAI into the reactor was stopped. Subsequently, the supply of ammonia was also stopped and held for 3 minutes.
  • the ammonia gas piping valve was switched, and the supply of ammonia gas into the furnace was restarted. Ammonia was allowed to flow for 4 minutes. Meanwhile, the flow rate of the flow rate regulator of the TMGa pipe was adjusted. Four minutes later, the TMGa valve was switched to start supplying TMGa into the furnace, and GaN growth was started. The GaN layer was grown for about 3 hours.
  • an n-type layer, a light-emitting layer, and a p-type layer were laminated in this order to produce an epitaxy wafer for LED.
  • the supply amount of S i H 4 was adjusted so that the electron concentration of the low S i deep GaN layer was 1 ⁇ 10 17 cm— 3 .
  • the thickness of the low Si deep GaN layer was 2.
  • a high Si-doped n-type GaN layer was grown on the low Si-doped GaN layer.
  • G a N layer with a low S i doped
  • S i H 4 the distribution volume of S i H 4 was changed.
  • the amount to be circulated was considered in advance, and was adjusted so that the electron concentration of the height i-doped GaN layer was 1 ⁇ 10 19 cm ⁇ 3 .
  • Ammonia continued to be supplied into the furnace at the same flow rate.
  • the TEGa valve is switched by switching the TEGa valve while keeping the substrate temperature, the pressure in the furnace, the flow rate and type of the carrier gas unchanged. Supply to the furnace was performed. After supplying TEGa for 7 minutes, the pulp is switched again to stop the supply of TEGa and the GaN barrier layer Finished growing. As a result, a GaN barrier layer having a thickness of 7 OA was formed.
  • the supply of the group III raw material is stopped for 30 seconds, and then the substrate temperature ⁇ the pressure in the furnace, the flow rate and type of the carrier gas are maintained, and TEG a and TM In
  • the valves were switched to supply TEGa and TMIn into the furnace. After supplying TEGa and TMIn for 2 minutes, switch the valve again to stop the supply of TEGa and TMIn, and then supply In. .. 6 G a.
  • the growth of the 94 N well layer has been completed. Thus I n 0 forming a 2 OA of the film thickness. 06 G a (). To form a 94 N well layer.
  • TMA I trimethylaluminum
  • the switching valve of the TMG a and C p 2 M g, feed was started to the furnace.
  • the amount of Cp 2 Mg to be circulated was studied in advance, and the hole concentration of the p-type cladding layer made of Mg-doped GaN was adjusted to 8 XI 0 17 cm- 3 .
  • the supply of TMGa and Cp 2 Mg was stopped, and the growth of the Mg-doped GaN layer was stopped.
  • a Mg-doped GaN layer having a thickness of 0.15 m was formed.
  • the power supply to the induction heater was stopped, and the temperature of the substrate was lowered to room temperature over 20 minutes.
  • the carrier gas in the reactor consisted of nitrogen only and flowed 1% NH 3 in volume. Thereafter, when it was confirmed that the substrate temperature reached 300 ° C., the flow of NH 3 was stopped, and the atmosphere gas was changed to nitrogen only. After confirming that the substrate temperature had dropped to room temperature, the wafer was taken out into the atmosphere.
  • an epitaxy wafer having an epitaxy layer structure for a semiconductor light emitting device was manufactured.
  • the Mg-doped GaN layer exhibited p-type without performing an annealing treatment for activating p-type carriers.
  • a light emitting diode which is a kind of semiconductor light emitting device, was manufactured using an epitaxy wafer having an epitaxy layer structure laminated on the sapphire substrate.
  • a P electrode bonding pad having a structure in which titanium, aluminum, and gold are laminated in order from the surface side on the surface of the Mg doped GaN layer by known photolithography
  • a translucent p-electrode consisting solely of Au was formed thereon, and a p-side electrode was fabricated.
  • etching is performed on the wafer to expose a portion of the high Si-doped GaN layer where the n-side electrode is to be formed, and the exposed portion includes four layers of N ⁇ , AI, Ti, and Au. N electrodes were fabricated.
  • an LED lamp having a structure shown in FIG. 4 was produced by the following procedure.
  • the back surface of the sapphire substrate 32 was ground to a thickness of 10 Om to form a mirror-like surface.
  • the wafer is cut into a square chip of 350 jUm square, and bonded to the submount 34 in the mounting cup 35 so that the semiconductor layer 33 and the electrode are on the lower side.
  • the upper electrode terminal was connected to the lead frame to form a flip-chip type light emitting device.
  • the light emitting element was sealed with a resin 31 so as to have a substantially hemispherical shape with a silicone resin, and a shell type LED lamp shown in FIG. 4 was produced.
  • a sapphire substrate with a 1 jUm thick AIN film having a (0001) plane as the surface was used.
  • the substrate was treated at a high temperature of 1400 ° C in a reducing atmosphere to form hexagonal pyramid pits and irregular shapes on the A 1 N surface.
  • the diameter of the pit was about 0.5 to 2 Um, and some large ones had a hexagonal truncated pyramid shape with the bottom surface reaching the sapphire substrate.
  • the ratio of the area occupied by the pits and irregular irregularities to the area of the flat portion was approximately 1: 0.2 to 1: 4.
  • the slope of the hexagonal pyramid is composed of two types, the (1 1 -22) plane and the (1-102) plane of the AIN.
  • the angle 0 between the hexagonal pyramid slope and the substrate plane is 58 °, 43 °.
  • a shell-type LED lamp was manufactured in the same manner as in Example 1 using the epitaxy wafer for LED grown by the above method.
  • This LED lamp had an emission wavelength of 380 nm and an output value of 12.6 mW when 20 mA was supplied. The output increased 1.6 times compared to the comparative example.
  • Example 3 In the third embodiment, a sapphire substrate having a (0001) surface is used. On this substrate, a selective growth mask made of a striped SiN film with a line width of 2 1 ⁇ and a space width of 2 Um is formed in parallel with the ⁇ 111> direction of sapphire, and after sufficient cleaning, MOCVD It was put into the device. Then, as a first step, a gas containing a vapor of trimethylaluminum (TMA I) is circulated at a high temperature, and as a second step, TMAI and ammonia are circulated to form a striped aluminum nitride having a triangular cross section. Grew. After that, after flattening with a gallium nitride layer, an LED structure was fabricated.
  • TMA I trimethylaluminum
  • the preparation of the sample including the above AIN layer was performed by the following procedure using the MOCVD method.
  • the sapphire substrate was introduced into a reactor manufactured by Ishii, which was installed in the RF coil of the induction heater.
  • the sapphire substrate was placed on a carbon susceptor for heating in a glove box purged with nitrogen gas.
  • the inside of the reactor was purged by flowing nitrogen gas.
  • the induction heater was operated, and the substrate temperature was raised to 600 ° C. in 10 minutes. With the substrate temperature kept at 600 ° C, the substrate was left for 9 minutes while flowing hydrogen gas.
  • hydrogen carrier gas was passed through the piping of the vessel (bubbler) containing the raw material trimethylgallium (TMGa) and the vessel (bubbler) containing trimethylaluminum (TMAI), which were connected to the reactor. Started publishing. The temperature of each bubbler was adjusted to a constant value using a thermostat for adjusting the temperature.
  • the TMGa and TMAI vapors generated by bubbling circulated along with the carrier gas to the piping to the abatement system until the growth process began, and were discharged outside the system through the abatement system. After that, the nitrogen carrier gas valve was closed and the supply of hydrogen gas into the reactor was started.
  • the temperature of the substrate was raised to 115 ° C.
  • the valve of the TMA I pipe was switched, and the gas containing the TMA I vapor was supplied into the reactor.
  • the reactor wall or top plate It is believed that a small amount of nitrogen was supplied to the substrate at the same time as the TMA I due to the decomposition of the adhered substances.
  • the valves of the TMA I piping were simultaneously switched to stop supplying the gas containing the TMA I vapor into the reaction furnace, and held for 3 minutes.
  • the valve of the ammonia gas pipe was switched and the supply of ammonia gas into the furnace was started. Ammonia was allowed to flow for 4 minutes. During that time, the flow rate of the flow rate regulator in the TMAI pipe was adjusted. Four minutes later, the TMAI valve was switched to start supplying TMAI into the furnace, and AIN growth was started. The AIN layer was grown for about 3 hours. In the experiment taken out at this stage, an AIN having a triangular cross section with a vertex on the sapphire surface that was exposed in a stripe shape was grown. At this stage, the SiN mask was embedded with AIN. This slope is the (1-102) plane of AIN, and its angle with the plane of the substrate is 43 °. After that, the valves of the TMAI piping were switched, the supply of the raw materials to the reactor was stopped, and the growth was stopped.
  • the GaN layer was subsequently grown.
  • the growth surface of the GaN layer was flattened by growth for 3 hours, and an n-type layer, a light-emitting layer, and a p-type layer were sequentially laminated to fabricate an LED epitaxial wafer.
  • a shell-type LED lamp was manufactured in the same manner as in Example 1 using the epitaxy wafer for LED grown by the above method.
  • This LED lamp had an emission wavelength of 380 nm and an output value of 14.8 mW when energized at 2 OmA.
  • the output was 1.9 times that of the comparative example.
  • the LED surface (sapphire surface) was observed with an optical microscope during the energization, yellow light was observed on one surface, which seemed to be light emission between deep GaN levels. A strong bright line portion and a weak thin dark line portion were observed.
  • Industrial applicability When the light emitting device of the present invention is used, the light extraction efficiency is increased by about twice at the maximum, so that both the light emission output and the light-to-light conversion efficiency of the LED can be improved by about twice. This not only contributes to energy saving, but also suppresses heat generation of the element due to reabsorption, and promotes stable operation and long life of the LED.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

基板(1)、半導体層(3)、発光層(5)を有する半導体発光素子において、上記基板の半導体層を積層する面に30゜～60゜で傾斜した側面を有する凹凸構造(2)を備え、光の取り出し効果を向上させた発光素子である。

Description

明 細 書 発光素子、 その製造方法および LEDランプ 技術分野
本発明は、 光取り出し効率を高めた発光ダイオード （LED) と、 その製造方 法並びに上記発光素子を用いた LEDランプに関する。 背景技術
エネルギー消費効率 （外部量子効率） を高めた発光素子が省エネルギーを進める 上で望まれている。 サファイア基板上に積層した G a N系発光ダイオードにおい て、 従来の 382 nm付近の発光ダイオード （LED) の外部量子効率は、 日本 特開特開 2002-1 64296号公報では 24%であった。 外部量子効率は、 「内部量子効率 X電圧効率 X光取リ出し効率」 の積として 3要素に分解される が、 実測可能な電圧効率 （約 90〜95%) 以外の 2要素は実測不可能であり、 それらレベルが判らないまま結晶品質や構造最適化による内部量子効率の向上が 主に検討されてきた。 一方、 光取りだし効率の向上例として、 LEDチップを屈 折率が半導体と近い樹脂で覆い、 発光した光を効率良く樹脂に透過させ、 更に樹 脂表面を球面に加工することで樹脂と空気界面の全反射を抑制する手法は古くか ら行われてきた。 また、 基板を逆メサ型に研削することで 2倍程度の光取り出し 効率増加を実現している例として、 米国 C r e e社が X— B r i g h tシリーズ として市販している。
一方、 半導体結晶の低転位化を実施する方法として半導体結晶基板表面に凹凸 をつけ、 成長する方法が知られている。例えば、 I I I族窒化物半導体ではサフ アイァ基板表面にストライプ状の溝を形成し、 低温成長 Ga Nバッファ層、 その 上に高温で I I I族窒化物半導体結晶をェピタキシャル成長させる事で転位密度 を低減できることが示されている。 この転位密度の低下には、 溝の傾斜角度は 6 0° 以上が良いとされている。 （例えば上記特開 2002- 1 64296号公 報、 K. f a d a t omo e t a ι . , J a p a n e s e Jo u r n a l o f A p p I i e d P h y s i c s、 2001年、 第 40卷、 p. L 583 -L 585) 。 但し、 これらの文献には、 光の取り出し効率については触れられ ていない。
一般に発光素子 （LED) は、 発光層の屈折率がその外部の媒質の屈折率より 大きい為、 全反射角よリ大きい入射角の光線は発光層から外部に取リ出すことが できなかった。
本発明は、 屈折率の異なる 2層の界面に傾斜した側面を有する凹凸を導入する ことによって、 発光層よリ全反射されていた光線を外部に取リ出すことを可能に し、 光の取り出し効率を高めることを可能とした発光素子、 その製造方法並びに 上記発光素子を用いた L E Dランプを提供することを目的とする。
先ず初めに本発明に至った経緯のシミュレ一ションについて説明する。
上述の実測不可能な光取り出し効率と内部量子効率を見積もる為に、 本発明者 は L E Dからの光取リ出し効率を光学シミュレーシヨンにより見積もつた。 単純 化した LEDのモデルとして、 300 m角、 厚さ 1 00 mのサファイア基板 に 300 im角、 厚さ 6. 1 ji mの G a N層が積層されている構造を取った。 3 00 m角の中心で G a N表面から 0. 1 mの G a N層中に入った点に等方的 に発光する点光源を配置した。 屈折率はそれぞれ、 サファイアが n = 1. 8、 G a = 2. 7 (発光波長 380 n mの場合） または n = 2. 4 (発光波長 4 O O nmの場合） 、 これらの外部は n = 1. 4のシリコーン樹脂で満たされてい るとした。 G a Nの波長毎の屈折率は市販の G a Nバルク基板を実測して求め た。 点光源からランダムな方向に多数の光線を発生させ （モンテカルロ法） 、 光 線は屈折率の異なる各界面でフレネルの式に従って屈折する光線と反射する光線 に計算された比率に応じて分岐させた。 光線発生数は 50万本、 分岐限度は 1 0 回とした。 基板裏面、 半導体層表面、 側面のそれぞれと樹脂の界面からわずかに 樹脂側に集光面を仮想的に設定し、 各面からの光取リ出し効率を算出した。 表 1は、 基板に凹凸構造を設けない場合 （①、 ②） と基板の表面に第 1図に示 す凹凸構造を設けた場合 （③） のそれぞれについて、 基板面、 半導体層面、 側面 からの光の取リ出し効率をシミュレーションによリ計算した結果を示す。
【表 1】
Figure imgf000005_0001
こ ( 結果によると、 基板に凹凸構造を設けない場合、 発光波長が 400 nmの 場合で光の取リ出し効率の合計は約 55%、 382 n mの場合には約 40 %とな つている。
この結果を BUJillの J a p a n e s e Jo u r n a l o f Ap p l i e d P h y s i c sに記載の L EDに当てはめてみる。 この文献にはサファイア基板 を用いた I I I族窒化物半導体の L E Dについて、 発光波長が 382 n mでは外 部量子効率は 24%、 400 nmでは 3 Oo/oと記載されている。 この外部量子効 率の 24%は、
24 %=内部量子効率 60 % X電圧効率 95 % X光取リ出し効率 40 % と想定し、 30%は、
30 %=内部量子効率 600/6 X電圧効率 90 % X光取リ出し効率 55 % と想定すると、 発光波長には関係無い内部量子効率がいずれも 60<½として統一 的に説明でき、 シミュレーションの結果は概ね妥当と思われる。
このシミュレーションによれば、 光の取り出し効率は波長 400 nmで約 5 5%、 波長 382 nmで約 40%であるから、 夫々 1. 8倍、 2. 5倍の向上の 余地があることを示す。 また内部量子効率は、 約 1. 6倍の向上の余地がある。 本発明はこれらのうち、 光の取り出し効率に関与する。
シミュレーション結果の詳細な解析によれば、 屈折率 n= 1. 4の樹脂で封止 している場合は G a N層からサファイア基板に透過した光線は 1 00%樹脂を通 じて外部に取り出されており、 G a N層に閉じこめられている光線群をいかにサ フアイァ基板や樹脂へ取リ出す事ができるかが光の取リ出し効率を向上させる上 で重要である事が判った。
G a N層からサファイア基板や樹脂に効率よく光線を透過させる為には、 G a N層と基板との界面を傾斜させ、 光線が界面に入射する角度が全反射角を超えな い様にすれば良い。 その最適な傾斜角は 45° である。 表 1の③に G a N層 3 とサファイア基板 1の界面に第 1図に示す傾斜角 45° のストライプ状の凹凸 構造 2を導入した場合の計算結果を示す。 半導体層面から樹脂を通じて外に出る 光取リ出し効率はあまリ変わらないが、 サフアイァ裏面や側面から外に出る光取 リ出し効率が向上している事が判る。 その結果、 トータルとして発光波長 382 nm (Ga Nの屈折率 2. 7) の場合、 ②と比較して 2倍以上の光取り出し効率 の向上が見込まれた。 なお、 凹凸構造の上面、 底面、 傾斜面の比率については、 上面、 底面がなく傾斜面のみの構造が、 最も光取り出し効率向上の効果が高いた め好ましい。
本発明は上記のシミュレーションの結果に基づきなされたものである。 発明の開示
この発明は、 基板、 半導体層、 発光層を有する発光素子において、 基板とこれ に積層されている半導体層の屈折率が異なり、 該基板の半導体層を積層する面に 傾斜側面を有する凹凸を形成させ、 該傾斜側面の基板面に対する角度 0を 3 0 ° < 0 < 6 0 ° としたことから成る。
また、 この発明は、 基板、 半導体層、 発光層を有する発光素子において、 積層 されている半導体層同士の屈折率力異なリ、 該半導体層の積層界面に傾斜側面を 有する凹凸を形成させたことから成る。
上記発光素子において、 凹凸の傾斜側面の基板に対する角度 0力 3 0 ° < 0 < 6 0 ° であることを含む。
上記発光素子において、 凹凸がストライプ状の V字状溝、 ストライプ状の側面 傾斜突起、 側面傾斜ピッ卜のいずれかであることを含む。
上記発光素子において、 基板がサファイア （A l 2 03 ) であり、 半導体層が A I x G a y I η , y N ( 0≤x≤ 1 , 0≤y≤ 1 ) であることを含む。
また、 本発明は、 基板、 半導体層、 発光層を有する発光素子の製造方法におい て、 高温処理、 選択性エッチング、 研削のいずれかの方法により、 基板の半導体 層を積層する側の表面に凹凸を設けることから成る上記に記載の半導体素子の製 造方法を含む。
また、 本発明は、 基板、 半導体層、 発光層を有する発光素子の製造方法におい て、 基板の表面に選択成長用のマスクを形成し、 その基板上に側面が傾斜した半 導体の突起を設けることにより、 半導体層の積層界面に傾斜側面を有する凹凸を 形成することから成る上記に記載の発光素子の製造方法を含む。
また、 本発明は、 基板、 半導体層、 発光層を有する発光素子の製造方法におい て、 高温処理、 選択性エッチング、 研削のいずれかの方法により、 半導体層の表 面に傾斜側面を有する凹凸を設けることによリ、 半導体層の積層界面に傾斜側面 を有する凹凸を形成することから成る上記に記載の半導体素子の製造方法を含 む。
更に、 本発明は、 基板、 半導体層、 発光層を有する発光素子の製造方法におい て、 半導体層の表面に選択成長用のマスクを形成し、 その半導体層上に側面が傾 斜した半導体の突起を設けることから成る上記に記載の発光素子の製造方法を含 む。
更に、 本発明は、 上記に記載の発光素子を用いた L E Dランプを含む。
本発明は、 上述の如く、 半導体発光素子の基板の表面又は半導体同志の積層界 面に側面が傾斜した凹凸構造を形成することにより、 光の取リ出し効果を向上さ せることが可能となった。 図面の簡単な説明
第 1図は、 光学シミュレーシヨンに使用した G a N層を積層したサファイア基 板で、 基板表面に傾斜角 4 5 ° の側面を有する凹凸構造をストライプ状に設け た状態の模式図である。
第 2図は、 本発明に係わる半導体発光素子の構造の一例を示す模式図である。 第 3図 （a ) は、 本発明における基板等に設けられる凹凸構造として、 V字形 溝を設けた模式図である。
第 3図 （b ) は、 本発明における危難等に設けられる凹凸構造として、 六角錘 型で断面が台形上のピッ卜を設けた模式図である。
第 3図 （c ) は、 本発明における基板等に設けられる凹凸構造として、 三角形 状の突起をストライプ状に設けた模式図である。
第 4図は、 本発明による発光素子を用いて L E Dランプとした模式図である。 発明を実施するための最良の形態
本発明の発光素子は、 基板の表面あるいは半導体層同士の積層界面に側面を傾 斜させた凹凸を形成させたものである。 基板とこれに積層される半導体層との界 面あるいは半導体層同士の積層界面における光の反射は、 積層界面において両者 の屈折率が異なる場合に起こる。 本発明は、 この両者の屈折率が異なる場合にで きるだけ多くの光が L E Dの外部に取り出せるようにしたものである。 上記のような凹凸を設けることにより光の取リ出し効率が向上する機構の詳細 な説明は省略するが、 定性的には積層界面が平坦であると界面で反射した光は、 反射が繰り返されても同じ状態の繰り返しになるので、 外部に出ることは少ない が、 界面に凹凸があると一度反射されても次に界面に入射する光は全反射角以下 になる場合もあり、 これらが繰り返されれば最終的には外部に出る光が多くなる と考えられる。
本発明の発光素子は、 一つは基板の表面 （半導体層が積層される側、 以下同 じ。 ） に側面が傾斜した凹凸を設けたものであり、 その二は半導体層同士が積層 されている界面に前記凹凸を設けたものである。 L E Dは第 2図に示すように基 板 1上にバッファ層などの半導体層 3、 n型半導体層 4、 発光層 5、 p型半導体 層 6などが多層に形成され、 図示の実施例では基板 1の表面に凹凸 2が設けられ ているが、 凹凸を設ける面は基板表面に限定されず、 屈折率が異なる二つの半導 体層の界面であればいずれのところでもよく、 効果が大きいいずれかの界面を選 ぶのが好ましい。 半導体層の積層界面には半導体層と発光層の界面も含まれる。 本発明において、 基板等に形成される凹凸構造の代表的なものを模式的に第 3 図 （a ) 〜 （c ) に示す。 第 3図 （a ) は基板表面にストライプ状に V字型溝を 形成させたもの、 第 3図 （b ) は基板表面に六角錘型で断面が台形状のピットを 形成させたもの、 第 3図 （c ) は基板表面に半導体からなる三角形状の突起をス 卜ライプ状に形成させたものである。 図中に示す角度 0は、 基板面に対する凹凸 の傾斜側面の角度である。 基板に形成される凹凸の傾斜側面の角度 0は 4 5 ° が最も好ましいが、 3 0 < 0 < 6 0 ° の範囲ならば十分に効果がある。
半導体同士の界面に形成される凹凸の傾斜側面の角度については特に制限され るものではないが、 基板の場合同様 3 0。 < 0 < 6 0 ° の範囲が好ましい。 基板等に形成される凹凸は基板または半導体層の面方位に一致させたリ、 故意 にずらせる事も可能である。 凹凸サイズ、 深さは任意に選べる。 し力、し、 凹凸を 有する界面の上に成長させる I I I族窒化物半導体結晶の表面を平坦化させるこ とを考慮すると、 凹部の直径は 3； m以下、 凹部の深さは 2 m以下とするのが 望ましい。 平坦化は非特許文献 1に示されているように半導体層の成長条件を適 切に選べば容易に実現できる。
本発明の基板等に凹凸を形成させる方法は、 高温処理によるピット形成、 選択 性エッチングによるストライプ状の凹溝ゃピッ卜の形成、 あるいは研削材を用い た V字状溝の形成などがある。 ここで V字状溝には、 底部が平坦となった形状の ものや、 側面が多少丸みを帯びたものも含むものとする。 これらは凹部の形状で あるが、 さらに基板等にマスクし、 選択的に半導体を成長させ、 例えば断面が三 角形の突起をストライプ状に形成させることもできる。
上記の方法で形成される凹凸の傾斜面の角度 0は、 研削法では多くの場合 3 0° 〜60° の範囲に入り、 高温処理によるピットは結晶面によりほぼ定まり 58° と 43° となる。 また S ί Nで所定のマスクをし、 その上に A I Nや G a Nを成長させると形成される三角形状の突起の傾斜角は 58 ° または 43 ° となる。
本発明では、 基板としてサファイア、 Ga N、 A I N、 S i Cを初め、 ガラ ス、 S i、 GaAs、 G a Pなどを用いることができる。 これらの中で特に、 前 記基板がサファイア （A l 203) であり、 半導体層が I I I族窒化物半導体であ ることが好ましい。
サファイア基板の面方位としては、 m面、 a面、 c面等が使えるが、 なかでも c面 （ （0001) 面） が好ましく、 さらに基板表面の垂直軸が <0001 >方 向から特定の方向に傾斜していることが望ましい。 また本発明に用いる基板は、 第 1の工程に用いる前に有機洗浄ゃェッチングのような前処理を行うと基板表面 の状態を一定の状態に保つことができるため好ましい。
本発明の発光素子の製造において、 n型層、 p型層、 発光層の成長や電極の形 成、 樹脂封入等は、 従来公知の方法を用いることができる。 半導体の成長方法 は、 気相成長法としては有機金属化学気相成長法 (MOCVD法)や気相ェピタキ シ一法（VPE法）を用いることができる。 この内 MOCVD法は、 不要な凹凸構 造を平坦化する事ができる為、 好ましい。
本発明の発光素子は、 第 4図に示すように、 サブマウント 34の上にボンディ ングし、 リードフレームに結線した後、 樹脂で封止して砲弾型の LEDランプと して、 好適に用い得る。
以下、 本発明を実施例に基づいて具体的に説明するが、 本発明は下記の実施例 と限定さ るものではない。
実施例 1
本実施例 1では、 表面を （0001 ) 面とするサファイア基板を使用した。 ダ ィャモンド系研削材を塗布したサンドペーパーに純水を塗布し、 サファイア基板 の < 1- 1 00>方向に動かしながら擦りつける事で、 概ね < 1-1 00>方向に 線上に凹凸構造を形成した。 SEMで観察した凹部の断面形状は、 幅が 1 m、 深さが 0. 5 Umの三角形状 （V字状溝形状） をしていた。 V字状溝の立ち上が り斜面と基板平面とが成す角度 0は、 45° を中心に概ね 30° ~60。 の範 囲にあった。 600倍の光学顕微鏡で観察した所、 平坦部分の面積と傷ついた部 分の面積の比率は平均で 2 ： 1であった。
この様に作製した V字状溝付きサファィァ基板を十分洗浄し、 M O C V D装置 に投入した。 そして、 このサファイア基板上に第 1の工程として、 トリメチルァ ルミニゥ厶 （TMA I ) の蒸気とトリメチルガリウム （TMGa) の蒸気をモル 比にして 1 2で混合した気体を含む気体と、 アンモニア （NH3) を含む気体 を流通する処理を施した。 第 1の工程で用いた条件での VZ I I I比は、 約 85 である。 続いて第 2の工程として TMG aとアンモニアを流通して窒化ガリウム を成長させ、 凹凸状に加工されたサファイア基板上に窒化ガリウム結晶からなる G a N層を作製した。
上記の G a N層を含む試料を作製する第 1の工程および第 2の工程は、 MO C V D法を用いて以下の手順で行った。 まず、 表面が凹凸状に加工されたサファイア基板を導入する前に、 同じ装置で 行った前回の成長で反応炉内部に付着した付着物を、 アンモニアと水素を含むガ ス中で加熱して窒化して、 これ以上分解しにくいようにした。 反応炉が室温まで 降温するのを待ち、 窒素ガス置換されたグローブボックスの中で加熱用のカーボ ン製のサセプタ上に載置したサファィァ基板を、 誘導加熱式ヒータの R Fコイル の中に設置された石英製の反応炉の中に導入した。 試料を導入後、 窒素ガスを流 通して反応炉内をパージした。 窒素ガスを 1 0分間に渡って流通した後、 誘導加 熱式ヒータを作動させ、 1 0分をかけて基板温度を 1 1 70°Cに昇温した。 基板 温度を 1 1 70°Cに保ったまま、 水素ガスと窒素ガスを流通させながら 9分間放 置して、 基板表面のサーマルクリーニングを行った。
サーマルクリーニングを行っている間に、 反応炉に接続された原料であるトリ メチルガリウム （TMGa) の入った容器 （バブラ） およびトリメチルアルミ二 ゥム （TMA 1 ) の入った容器 （バブラ） の配管に水素キャリアガスを流通し て、 パブリングを開始した。 各バブラの温度は、 温度を調整するための恒温槽を 用いて一定に調整しておいた。 バブリングによって発生した TMGaおよび TM A Iの蒸気は、 成長工程が始まるまでは、 キャリアガスと一緒に除害装置への配 管へ流通させ、 除害装置を通して系外へ放出した。 サーマルクリーニングの終了 後、 窒素キャリアガスのバルブを閉とし、 反応炉内へのガスの供給を水素のみと した。
キャリアガスの切り替え後、 基板の温度を 1 1 50°Cに降温させた。 1 1 5 0°Cで温度が安定したのを確認した後、 アンモニア配管のバルブを開き、 アンモ 二ァの炉内への流通を開始した。 続いて TMG aと TMA Iの配管のバルブを同 時に切り替え、 TMGaと TM A Iの蒸気を含む気体を反応炉内へ供給して、 サ ファイア基板上に！ I I族窒化物半導体を付着させる第 1の工程を開始した。 供 給する TMGaと TMA Iの混合比は、 バブリングする配管に設置した流量調節 器でモル比率で 2 ： 1となるように調節し、 アンモニアの量は VZI I I比が 8 5となるように調節した。
6分間の処理の後、 TMG aと TMA Iの配管のバルブを同時に切り替え、 T MGaと TMA Iの蒸気を含む気体の反応炉内への供給を停止した。 続いてアン モニァの供給も停止し、 そのまま 3分間保持した。
3分間のァニールの後、 アンモニアガスの配管のバルブを切り替え、 炉内にァ ンモニァガスの供給を再び開始した。 そのまま 4分間アンモニアを流通させた。 その間に、 TMG aの配管の流量調整器の流量を調節した。 4分の後、 TMGa のバルブを切リ替えて T M G aの炉内への供給を開始し、 G a Nの成長を開始し た。 約 3時間に渡って上記の G a N層の成長を行った。
その後引き続き、 以下の工程で n型層、 発光層、 p型層の順に積層し、 LED 用ェピタキシャルゥエーハを作製した。
まず、 TMGaの供給を続けたまま、 S i H4の供給を開始し、 低 S i ドープ の n型 Ga N層の成長を約 1時間 1 5分行った。 S i H4の供給量は、 低 S i ド ープ G a N層の電子濃度が 1 X 1 017 cm— 3となるように調整した。 低 S i ド ープ G a N層の膜厚は 2 であった。
更に、 この低 S i ドープ GaN層上に高 S i ドープの n型 G a N層を成長し た。 低 S i ドープの G a N層を成長後、 1分間に渡って TMG aと S i H4の炉 内への供給を停止した。 その間、 S i H4の流通量を変更した。 流通させる量は 事前に検討してあり、 高さ i ドープ Ga N層の電子濃度が 1 X 1 019 cm— 3と なるように調整した。 アンモニアはそのままの流量で炉内へ供給し続けた。
1分間の停止の後、 TMGaと S i H4の供給を再開し、 1時間に渡って成長 を行った。 この操作により、 8〃mの膜厚を成す高 S i ドープの n型 Ga N 層を形成した。
高 S i ドープ G a N層を成長した後、 TMGaと S i H4のバルブを切り替え て、 これらの原料の炉内への供給を停止した。 アンモニアはそのまま流通させな がら、 バルブを切り替えてキャリアガスを水素から窒素へ切り替えた。 その後、 基板の温度を 1 1 60°Cから 830°Cへ低下させた。
炉内の温度の変更を待つ間に、 S i H4の供給量を変更した。 流通させる量は 事前に検討してあり、 S i ドープ I n G a Nクラッド層の電子濃度が 1 x 1 0 17 cm— 3となるように調整した。 アンモニアはそのままの流量で炉内へ供給し続 けた。 また、 あらかじめトリメチルインジウム （TM I n) とトリェチルガリウ 厶 （TEGa) のバブラへのキャリアガスの流通を開始しておいた。 S i H4ガ ス、 およぴバブリングによって発生した TM I nおよび T EG aの蒸気は、 クラ ッド層の成長工程が始まるまでは、 キャリアガスと一緒に除害装置への配管へ流 通させ、 除害装置を通して系外へ放出した。
その後、 炉内の状態が安定するのを待って、 TM I nと TEGaと S i H4の バルブを同時に切り替え、 これらの原料の炉内への供給を開始した。 約 10分間 に渡って供給を継続し、 1 00Aの膜厚を成す S i ドープの I n。.03Gao.97N からなる n型クラッド層を形成した。
その後、 TM I n、 TEG aおよび S i H4のバルブを切り替え、 これらの原 料の供給を停止した。
次に、 G a Nよりなる障壁層と I no.06 G a<).94 Nよりなる井戸層で構成され る多重量子井戸構造の発光層を作製した。 多重量子井戸構造の作製にあたって は、 S i ドープ I n0.03 G a0.97 Nからなる n型クラッド層上に、 始めに G a N 障壁層を形成し、 その G a N障壁層上に I n0.06Ga0.94 N井戸層を形成した。 この構造を 5回繰り返し積層したのち、 5番目の I n。.。6G a。.94N井戸層上 に、 6番目の G a N障壁層を形成し、 多重量子井戸構造の両側を G a N障壁層か ら構成した構造とした。
すなわち、 n型クラッド層の成長終了後、 30秒間に渡って停止したのち、 基 板温度ゃ炉内の圧力、 キャリアガスの流量や種類はそのままで、 TEGaのパル ブを切リ替えて TEGaの炉内への供給を行った。 7分間に渡って T E G aの供 給を行った後、 再びパルプを切り替えて TEGaの供給を停止して G a N障壁層 の成長を終了した。 これにより、 7 OAの膜厚を成す G a N障壁層を形成した。
G a N障壁層の成長を行っている間、 除外設備への配管に流していた TM I n の流量を、 クラッド層の成長の時と比較して、 モル流量にして 2倍になるように 調節しておいた。
G a N障壁層の成長終了後、 30秒間に渡って I I I族原料の供給を停止した のち、 基板温度ゃ炉内の圧力、 キャリアガスの流量や種類はそのままで、 TEG aと TM I nのバルブを切り替えて T EG aと TM I nの炉内への供給を行つ た。 2分間に渡って TEG aと TM I nの供給を行った後、 再びバルブを切リ替 えて TEGaと TM I nの供給を停止して I n。.。6 G a。.94 N井戸層の成長を終 了した。 これにより 2 OAの膜厚を成す I n0.06Ga().94N井戸層を形成した。
1 11。.()603().941\1井戸層の成長終了後、 30秒間に渡って I I I族原料の供 給を停止したのち、 基板温度ゃ炉内の圧力、 キャリアガスの流量や種類はそのま まで、 TEGaの炉内への供給を開始し、 再び G a N障壁層の成長を行った。 このような手順を 5回繰り返し、 5層の G a N障壁層と 5層の I nC ()6Ga 0.94N井戸層を作製した。 更に、 最後の I 0。.。603().941\1井戸層上に331\1障 壁層を形成した。
この G a N障壁層で終了する多重量子井戸構造上に、 ノンドープの A 10.2G a 0 8N拡散防止層を作製した。
あらかじめトリメチルアルミニムゥム （TMA I ) のバブラへのキャリアガス の流通を開始しておいた。 パブリングによって発生した TMA Iの蒸気は、 拡散 防止層の成長工程が始まるまでは、 キヤリァガスと一緒に除害装置への配管へ流 通させ、 除害装置を通して系外へ放出した。
炉内の圧力が安定するのを待って、 丁£03と丁11八 Iのバルブを切り替え、 これらの原料の炉内への供給を開始した。 その後、 約 3分間に渡って成長を行つ たあと、 T EG aと TM A Iの供給を停止し、 ノンドープの A I 0.2 G a0.81\1拡 散防止層の成長を停止した。 これにより、 3 OAの膜厚を成すノンドープの A I o.2Ga0. 8 N拡散防止層を形成した。
このノンドープの A l。 2Ga0 8N拡散防止層上に、 Mgドープの G a Nから なる P型クラッド層を作製した。
TEGaと TMA Iの供給を停止して、 ノンドープの A I。.2 G a。.8 N拡散防 止層の成長が終了した後、 2分間をかけて、 基板の温度を 1 1 00°Cに上昇し た。 更に、 キャリアガスを水素に変更した。 また、 あらかじめビスシクロペンタ ジェニルマグネシウム （Cp2Mg) のバブラへのキャリアガスの流通を開始し ておいた。 バブリングによって発生した Cp2Mgの蒸気は、 Mgドープ Ga N 層の成長工程が始まるまでは、 キャリアガスと一緒に除害装置への配管へ流通さ せ、 除害装置を通して系外へ放出した。
温度と圧力を変更して炉内の圧力が安定するのを待って、 TMG aと C p2 M gのバルブを切り替え、 これらの原料の炉内への供給を開始した。 Cp2Mgを 流通させる量は事前に検討してあり、 Mgドープの Ga Nからなる p型クラッド 層の正孔濃度が 8 X I 017 cm—3となるように調整した。 その後、 約 6分間に 渡って成長を行ったあと、 TMG aと Cp2Mgの供給を停止し、 Mgドープの G a N層の成長を停止した。 これにより、 0. 1 5 mの膜厚を成す Mgドープ G a N層が形成された。
Mgドープ G a N層の成長を終了した後、 誘導加熱式ヒータへの通電を停止し て、 基板の温度を室温まで 20分をかけて降温した。 成長温度から 300°Cまで の降温中は、 反応炉内のキャリアガスを窒素のみから構成し、 容量にして 1 %の NH3を流通した。 その後、 基板温度が 300°Cとなったのを確認した時点で N H3の流通を停止し、 雰囲気ガスを窒素のみとした。 基板温度が室温まで降温し たのを確認して、 ゥェ一ハを大気中に取り出した。
以上のような手順により、 半導体発光素子用のェピタキシャル層構造を有する ェピタキシャルゥヱーハを作製した。 ここで Mgドープ G a N層は p型キャリア を活性化するためのァニール処理を行わなくても p型を示した。 次いで、 上記のサファィァ基板上にェピタキシャル層構造が積層されたェピタ キシャルゥェーハを用いて半導体発光素子の一種である発光ダイオードを作製し た。 作製したゥェ一ハについて、 公知のフォトリソグラフィ一によつて M gドー プ G a N層の表面上に、 表面側から順にチタン、 アルミニウム、 金を積層した構 造を持つ P電極ボンディングパッドとそれに接合した A uのみからなる透光性 p 電極を形成し、 p側電極を作製した。
更にその後ゥェ一ハにドライエッチングを行い、 高 S i ドープ G a N層の n側 電極を形成する部分を露出させ、 露出した部分に N ί、 A I、 T i、 A uの 4層 よりなる n電極を作製した。
このようにして p側および n側の電極を形成したゥエーハについて、 以下の手 順で第 4図に示す構造の L E Dランプを作製した。 サフアイァ基板 3 2の裏面を 1 0 O m厚まで研削してミラー状の面とした。 その後、 上記ゥエーハを 3 5 0 jU m角の正方形のチップに切断し、 半導体層 3 3および電極が下になるように、 マウントカップ 3 5内のサブマウント 3 4にボンディングし、 サブマウント 3 4 上の電極端子からリードフレームへ結線してフリップチップ型の発光素子とし た。 更に、 シリコーン樹脂でほぼ半球形状になるように発光素子を樹脂 3 1で封 止し、 第 4図に示す砲弾型の L E Dランプを作製した。
上記のようにして作製した L E Dランプの p側および n側の電極間に順方向電 流を流したところ、 電流 2 O m Aにおける発光波長は 3 8 0 n m、 出力値 1 4. O mW、 順方向電圧は 3 . 4 Vであった。
また、 樹脂封止する前の L E Dチップに通電した際のチップ表面を光学顕微鏡 で観察した所、 一面に G a Nの深い準位間の発光と思われる黄色発光が観測され たが、 その中でサファイアく 1― 1 0 0 >方向に線状の発光強度が強い部分が存 在する事が観測された。
比較例
本比較例では、 実施例 1とほとんど同じ工程で、 ただしサファイア表面が平坦 なままであることだけが異なる L E Dの作製を行った。
表面が平坦なサファイア基板を用い、 実施例 1と同じ方法で成長を行った LE D用ェピタキシャルゥエーハを用い、 実施例 1と同様に砲弾型の LEDランプを 作製した。 この LEDランプは、 2 OmA通電で、 発光波長 380 nm、 出力値 7. 8mWであった。 実施例 1の LEDランプはこの比較例の LEDランプに対 し、 1. 8倍の出力である事が確認された。
実施例 2
本実施例 2では、 表面を （0001 ) 面とする 1 jUm厚の A I N膜がついたサ ファイア基板を使用した。 この基板を還元雰囲気下で 1 400°Cの高温処理する 事で A 1 N表面に六角錘のピッ卜と不定形の凹凸を形成した。 ピッ卜の径は 0. 5〜2 Um程度、 大きいものはその底面がサファイア基板に達し、 六角錘台形と なっているものもあった。 ピッ卜や不定形の凹凸が占める面積と平坦部分の面積 の比率は概ね 1 : 0. 2〜1 ： 4程度であった。 六角錘の斜面は A I Nの （1 1 -22) 面のものと （1— 1 02) 面のものの 2種類で構成されており、 六角錘 斜面と基板平面とが成す角度 0はそれぞれ 58° 、 43° であった。
この様に作製したピット形成 A I N膜付きサファイア基板を十分洗浄し、 MOC VD装置に投入し、 実施例 1と同様にして LED用ェピタキシャルゥエーハを作 製した。
上記の方法で成長を行った L E D用ェピタキシャルゥエーハを用い、 実施例 1 と同様に砲弾型の LEDランプを作製した。 この LEDランプは、 20mA通電 で、 発光波長 380 nm、 出力値 1 2. 6mWであった。 比較例に比べ、 1. 6 倍の出力増となった。
また、 上記通電時の LED表面を光学顕微鏡で観察した所、 一面に G a Nの深 い準位間の発光と思われる黄色発光が観測されたが、 その中で六角形状に発光強 度が強い輝点部分力《存在する事力《観測された。
実施例 3 本実施例 3では、 表面を （0001 ) 面とするサファイア基板を使用した。 こ の基板にサファイアの < 1一 1 00>方向に平行にラィン幅2 1^、 スペース幅 2 Umのストライプ状の S i N膜による選択成長用マスクを形成し、 十分洗浄し た後、 MOCVD装置に投入した。 そして第 1の工程として、 高温下でトリメチ ルアルミニウム （TMA I ) の蒸気を含む気体を流通し、 第 2の工程として TM A Iとアンモニアを流通して断面が三角形形状のストライプ状の窒化アルミニゥ ムを成長させた。 さらにその後窒化ガリウム層で平坦化させた上で LED構造を 作製した。
上記の A I N層を含む試料の作製は、 MOCVD法を用いて以下の手順で行つ た。 まず、 サファイア基板を誘導加熱式ヒータの RFコイルの中に設置された石 英製の反応炉の中に導入した。 サファイア基板は、 窒素ガス置換されたグローブ ボックスの中で、 加熱用のカーボン製サセプタ上に載置した。 試料を導入後、 窒 素ガスを流通して反応炉内を/ ージした。
窒素ガスを 1 0分間に渡って流通した後、 誘導加熱式ヒータを作動させ、 10 分をかけて基板温度を 600°Cに昇温した。 基板温度を 600°Cに保ったまま、 水素ガスを流通させながら 9分間放置した。 その間に、 反応炉に接続された原料 であるトリメチルガリウム （TMGa) の入った容器 （バブラ） およびトリメチ ルアルミニウム （TMA I ) の入った容器 （バブラ） の配管に水素キャリアガス を流通して、 パブリングを開始した。 各バブラの温度は、 温度を調整するための 恒温槽を用いて一定に調整しておいた。 バブリングによって発生した TMG aお よび TMA Iの蒸気は、 成長工程が始まるまでは、 キャリアガスと一緒に除害装 置への配管へ流通させ、 除害装置を通して系外へ放出した。 その後、 窒素キヤリ ァガスのバルブを閉として、 反応炉内へ水素ガスの供給を開始した。
キャリアガスの切り替え後、 基板の温度を 1 1 50°Cに昇温させた。 1 1 5 0°Cで温度が安定したのを確認した後、 TMA Iの配管のバルブを切り替え、 T MA Iの蒸気を含む気体を反応炉内へ供給した。 この際、 反応炉の壁面や天板に 付着した付着物の分解により、 TMA Iと同時に少量の窒素が基板へ供給された と考えている。 9分間の処理の後、 TMA Iの配管のバルブを同時に切り替え、 TMA Iの蒸気を含む気体を反応炉内へ供給を停止し、 そのまま 3分間保持し た。
3分間のァニールの後、 アンモニアガスの配管のバルブを切り替え、 炉内にァ ンモニァガスの供給を開始した。 そのまま 4分間アンモニアを流通させた。 その 間に、 TM A Iの配管の流量調整器の流量を調節した。 4分の後、 TMA Iのバ ルブを切り替えて TM A Iの炉内への供給を開始し、 A I Nの成長を開始した。 約 3時間に渡って A I N層の成長を行った。 この段階で取り出した実験ではス 卜ライプ状に表出したサファイア面上に頂点を持つ、 断面が三角形の A I Nが成 長されていた。 この段階で S i Nマスクは A I Nで埋め込まれていた。 この斜面 は A I Nの （1—1 02) 面であり、 基板平面とのなす角は 43° である。 こ のあと、 TM A Iの配管のバルブを切り替え、 原料の反応炉への供給を終了して 成長を停止した。
A I N層の成長を終了した後、 引き続き G a N層の成長を行った。 3時間の成 長で G a N層の成長表面を平坦化させ、 n型層、 発光層、 p型層を順次積層し L ED用ェピタキシャルゥエーハを作製した。
上記の方法で成長を行った L E D用ェピタキシャルゥエーハを用い、 実施例 1 と同様に砲弾型の LEDランプを作製した。 この LEDランプは、 2 OmA通電 で、 発光波長 380 nm、 出力値 1 4. 8 mWであった。 比較例に比べ、 1. 9 倍の出力となった。
また、 上記通電時の LED表面 （サファイア面） を光学顕微鏡で観察した所、 一面に G a Nの深い準位間の発光と思われる黄色発光が観測されたが、 その中で ストライプ状に発光強度が強く太い輝線部分と弱く細い暗線部分が観測された。 産業上の利用可能性 本発明の発光素子を用いると、 光取リ出し効率が最大 2倍程度増加するので、 LEDの発光出力、 電光変換効率ともに最大 2倍程度向上させる事ができる。 こ の事は省エネルギーに寄与するだけでなく、 再吸収による素子の発熱も抑制し、 LEDの安定動作、 寿命の向上も促すことになる。

Claims

請 求 の 範 囲
1 · 基板 （1 ) 、 半導体層 （3) 、 発光層 （5) を有する発光素子において、 基 板とこれに積層されている半導体層の屈折率が異なり、 該基板の半導体層を積層 する面に傾斜側面を有する凹凸 （2) を形成させ、 該傾斜側面の基板面に対する 角度 0を 30° <0<60° としたことを特徴とする発光素子。
2. 基板 （1 ) 、 半導体層 （3) 、 発光層 （5) を有する発光素子において、 積 層されている半導体層同士の屈折率が異なリ、 該半導体層の積層界面に傾斜側面 を有する凹凸 （2) を形成させたことを特徴とする発光素子。
3. 凹凸 （2) の傾斜側面の基板に対する角度 0が、 30。 <0<60。 であ ることを特徴とする請求の範囲第 2項記載の発光素子。
4. 凹凸 （2) がストライプ状の V字状溝、 ストライプ状の側面傾斜突起、 側面 傾斜ピッ卜のいずれかであることを特徴とする請求の範囲第 1項〜 3項のいずれ か 1項記載の発光素子。
5. 基板 （1 ) がサファイア （A l 203) であり、 半導体層 （3) が A l xG ay I η,.,^ Ν (0≤χ≤ 1 , 0≤ y≤ 1 ) であることを特徴とする請求の範囲第 1項 1 ~ 4項のいずれか 1項記載の発光素子。
6. 基板 （1 ) 、 半導体層 （3) 、 発光層 （5) を有する発光素子の製造方法に おいて、 高温処理、 選択性エッチング、 研削のいずれかの方法により、 基板の半 導体層を積層する側の表面に凹凸を設けることを特徴とする請求の範囲第 1項記 載の半導体素子の製造方法。
7. 基板 （1 ) 、 半導体層 （3) 、 発光層 （5) を有する発光素子の製造方法に おいて、 基板の表面に選択成長用のマスクを形成し、 その基板上に側面力 頃斜し た半導体の突起を設けることにより、 半導体層の積層界面に傾斜側面を有する凹 凸を形成することを特徴とする請求の範囲第 1項記載の発光素子の製造方法。
8. 基板 （1 ) 、 半導体層 （3) 、 発光層 （5) を有する発光素子の製造方法に おいて、 高温処理、 選択性エッチング、 研削のいずれかの方法により、 半導体層 の表面に傾斜側面を有する凹凸を設けることによリ、 半導体層の積層界面に傾斜 側面を有する凹凸を形成することを特徴とする請求の範囲第 2項記載の半導体素 子の製造方法。
9 . 基板 （1 ) 、 半導体層 （3 ) 、 発光層 （3 ) を有する発光素子の製造方法に おいて、 半導体層の表面に選択成長用のマスクを形成し、 その半導体層上に側面 カ傾斜した半導体の突起を設けることを特徴とする請求の範囲第 2項記載の発光 素子の製造方法。
1 0 . 請求の範囲第 1項〜 5項のいずれか 1項記載の発光素子を用いた L E Dラ ンプ。
PCT/JP2003/016330 2002-12-20 2003-12-19 発光素子、その製造方法およびｌｅｄランプ WO2004057682A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU2003292584A AU2003292584A1 (en) 2002-12-20 2003-12-19 Light-emitting device, method for manufacturing same, and led lamp
DE10393949T DE10393949T5 (de) 2002-12-20 2003-12-19 Lichtemittierende Vorrichtung, Verfahren zum Herstellen der Vorrichtung und LED-Lampe, bei der die Vorrichtung verwendet wird

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002369092A JP4201079B2 (ja) 2002-12-20 2002-12-20 発光素子、その製造方法およびｌｅｄランプ
JP2002-369092 2002-12-20

Publications (1)

Publication Number Publication Date
WO2004057682A1 true WO2004057682A1 (ja) 2004-07-08

Family

ID=32677134

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016330 WO2004057682A1 (ja) 2002-12-20 2003-12-19 発光素子、その製造方法およびｌｅｄランプ

Country Status (7)

Country Link
JP (1) JP4201079B2 (ja)
KR (1) KR100802452B1 (ja)
CN (1) CN100361322C (ja)
AU (1) AU2003292584A1 (ja)
DE (1) DE10393949T5 (ja)
TW (1) TWI241032B (ja)
WO (1) WO2004057682A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1984545A2 (en) * 2006-02-17 2008-10-29 The Regents of the University of California Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
US7655959B2 (en) 2004-12-08 2010-02-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device having textured structure and method of manufacturing the same
US7888694B2 (en) 2006-02-10 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Nitride-based semiconductor light emitting device with light extraction layer formed within
US7935554B2 (en) 2004-12-08 2011-05-03 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
JP2014034481A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 窒化ガリウム結晶成長用サファイア基板、窒化ガリウム結晶の製造方法、及び窒化ガリウム結晶

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649494B1 (ko) 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
JP2006066442A (ja) * 2004-08-24 2006-03-09 Kyocera Corp 半導体素子用単結晶サファイア基板とその製造方法及び半導体発光素子
CN100461471C (zh) * 2004-11-11 2009-02-11 晶元光电股份有限公司 高亮度的发光元件及其制造方法
JP5082278B2 (ja) 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
TWI288491B (en) * 2006-03-02 2007-10-11 Nat Univ Chung Hsing High extraction efficiency of solid-state light emitting device
KR100786777B1 (ko) * 2006-03-28 2007-12-18 전북대학교산학협력단 반도체 구조물의 제조 방법
DE102007004302A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
JP2010510661A (ja) * 2006-11-15 2010-04-02 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 複数の抽出器による高い光抽出効率の発光ダイオード（ｌｅｄ）
JP5176334B2 (ja) * 2007-02-01 2013-04-03 日亜化学工業株式会社 半導体発光素子
KR101364168B1 (ko) * 2007-03-20 2014-02-18 서울바이오시스 주식회사 발광 소자용 기판 제조방법
JP4804444B2 (ja) * 2007-10-31 2011-11-02 泰谷光電科技股▲ふん▼有限公司 発光ダイオードの構造及びその製造方法
CN101488545B (zh) * 2008-01-18 2011-10-05 泰谷光电科技股份有限公司 发光二极管基板表面粗化的方法
CN101533881B (zh) * 2008-03-11 2012-05-02 广镓光电股份有限公司 半导体发光组件
CN101621097B (zh) * 2008-07-04 2011-12-28 泰谷光电科技股份有限公司 光电装置及其制造方法
CN101661981B (zh) * 2008-08-29 2014-10-22 广镓光电股份有限公司 用于制造发光元件的基板以及利用该基板制造的发光元件
CN102024885A (zh) * 2009-09-10 2011-04-20 鸿富锦精密工业（深圳）有限公司 氮化物半导体发光元件
JP5603085B2 (ja) * 2010-01-06 2014-10-08 株式会社ディスコ 光デバイスウエーハの製造方法
JP2010135855A (ja) * 2010-03-16 2010-06-17 Showa Denko Kk 発光素子の製造方法及び発光素子
JP2010147505A (ja) * 2010-03-16 2010-07-01 Showa Denko Kk 発光素子の製造方法及び発光素子
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
CN101937967B (zh) * 2010-09-14 2012-07-04 映瑞光电科技(上海)有限公司 发光二极管、发光装置及制造方法
CN102130271A (zh) * 2010-09-28 2011-07-20 映瑞光电科技(上海)有限公司 Led芯片封装结构与白光led发光装置
CN102130249B (zh) * 2010-09-28 2013-05-01 映瑞光电科技(上海)有限公司 超亮度发光二极管及其制作方法
JP5246235B2 (ja) * 2010-09-30 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5246236B2 (ja) * 2010-09-30 2013-07-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
KR20140068793A (ko) * 2010-10-29 2014-06-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 서로 간에 예각, 직각 또는 둔각을 이루는 적어도 2개의 표면들을 가진 시드들 상에서의 ⅲ-족 질화물 결정들의 암모니아 열적 성장
CN102324460A (zh) * 2011-10-24 2012-01-18 佛山市国星光电股份有限公司 基于图形化封装基板的led封装装置
JP5811009B2 (ja) 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
CN103545170A (zh) * 2012-07-13 2014-01-29 华夏光股份有限公司 半导体装置及其制造方法
CN104781941A (zh) * 2012-10-12 2015-07-15 旭化成电子材料株式会社 光学基板、半导体发光元件及其制造方法
KR20140085918A (ko) * 2012-12-28 2014-07-08 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
JP6020357B2 (ja) 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
US9896780B2 (en) 2013-07-26 2018-02-20 Stanley Electric Co., Ltd. Method for pretreatment of base substrate and method for manufacturing layered body using pretreated base substrate
CN105280776B (zh) * 2014-05-30 2019-01-01 日亚化学工业株式会社 氮化物半导体元件及其制造方法
WO2015186478A1 (ja) * 2014-06-03 2015-12-10 シャープ株式会社 窒化物半導体発光素子
CN104752586A (zh) * 2015-03-27 2015-07-01 华南理工大学 一种led图形优化封装基板、led封装体及其制备方法
TWI778010B (zh) * 2017-01-26 2022-09-21 晶元光電股份有限公司 發光元件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
JP2000164929A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体薄膜と半導体素子と半導体装置とこれらの製造方法
JP2001168387A (ja) * 1999-09-29 2001-06-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3595276B2 (ja) * 2001-03-21 2004-12-02 三菱電線工業株式会社 紫外線発光素子
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270754A (ja) * 1997-03-24 1998-10-09 Sanyo Electric Co Ltd 半導体発光素子および発光ランプ
JP2000164929A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体薄膜と半導体素子と半導体装置とこれらの製造方法
JP2001168387A (ja) * 1999-09-29 2001-06-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子
JP2002280611A (ja) * 2001-03-21 2002-09-27 Mitsubishi Cable Ind Ltd 半導体発光素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655959B2 (en) 2004-12-08 2010-02-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device having textured structure and method of manufacturing the same
US7935554B2 (en) 2004-12-08 2011-05-03 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
US8114691B2 (en) 2004-12-08 2012-02-14 Samsung Led Co., Ltd. Semiconductor light emitting device having textured structure and method of manufacturing the same
US7888694B2 (en) 2006-02-10 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Nitride-based semiconductor light emitting device with light extraction layer formed within
US8183068B2 (en) 2006-02-10 2012-05-22 Samsung Electro-Mechanics Co., Ltd. Nitride-based semiconductor light emitting device and method of manufacturing the same
EP1984545A2 (en) * 2006-02-17 2008-10-29 The Regents of the University of California Method for growth of semipolar (al,in,ga,b)n optoelectronic devices
EP1984545A4 (en) * 2006-02-17 2013-05-15 Univ California PROCESS FOR THE PRODUCTION OF N-TYPE SEMIPOLAR OPTOELECTRONIC DEVICES (AL, IN, GA, B)
JP2014034481A (ja) * 2012-08-07 2014-02-24 Hitachi Metals Ltd 窒化ガリウム結晶成長用サファイア基板、窒化ガリウム結晶の製造方法、及び窒化ガリウム結晶

Also Published As

Publication number Publication date
DE10393949T5 (de) 2011-12-01
JP4201079B2 (ja) 2008-12-24
AU2003292584A1 (en) 2004-07-14
TW200418207A (en) 2004-09-16
TWI241032B (en) 2005-10-01
CN1742381A (zh) 2006-03-01
JP2004200523A (ja) 2004-07-15
CN100361322C (zh) 2008-01-09
KR100802452B1 (ko) 2008-02-13
KR20050091736A (ko) 2005-09-15

Similar Documents

Publication Publication Date Title
JP4201079B2 (ja) 発光素子、その製造方法およびｌｅｄランプ
US7042150B2 (en) Light-emitting device, method of fabricating the device, and LED lamp using the device
JP4908381B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US20070241352A1 (en) Group III Nitride Semiconductor Light Emitting Device
US8415654B2 (en) Low resistance ultraviolet light emitting device and method of fabricating the same
CN100495750C (zh) 一种氮化镓基发光二极管外延片结构及其制备方法
TWI221638B (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
JP2008182069A (ja) 半導体発光素子
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
CN101702422B (zh) 一种在图形衬底上生长氮化物薄膜外延层的方法
JP2011060917A (ja) 半導体発光素子
JP2006190710A (ja) 窒化物半導体発光素子およびその製造方法
JP2006140357A (ja) 窒化物半導体発光素子
JP2006032933A (ja) Ｉｉｉ族窒化物半導体発光素子
JP3991823B2 (ja) Ｉｉｉ族窒化物半導体結晶、その製造方法、ｉｉｉ族窒化物半導体エピタキシャルウェーハ
JP2011009382A (ja) 半導体発光素子
JP2008288617A (ja) Ｌｅｄランプ
JP2005012063A (ja) 紫外発光素子およびその製造方法
JP2010147505A (ja) 発光素子の製造方法及び発光素子
JP2008277871A (ja) Ｌｅｄランプ
JP2010045418A (ja) 発光素子の製造方法
JP2010135855A (ja) 発光素子の製造方法及び発光素子
JP2010056564A (ja) 発光素子の製造方法及び発光素子
JP2010135856A (ja) 発光素子の製造方法及び発光素子
CN101719466B (zh) 一种在图形衬底上生长氮化物薄膜外延层的方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020057011483

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20038A90522

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057011483

Country of ref document: KR

122 Ep: pct application non-entry in european phase