CN103545170A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103545170A
CN103545170A CN201210244579.7A CN201210244579A CN103545170A CN 103545170 A CN103545170 A CN 103545170A CN 201210244579 A CN201210244579 A CN 201210244579A CN 103545170 A CN103545170 A CN 103545170A
Authority
CN
China
Prior art keywords
epitaxial structure
patterned substrate
juts
semiconductor device
distribution density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210244579.7A
Other languages
English (en)
Inventor
谢炎璋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PHOSTEK Inc
Original Assignee
PHOSTEK Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PHOSTEK Inc filed Critical PHOSTEK Inc
Priority to CN201210244579.7A priority Critical patent/CN103545170A/zh
Publication of CN103545170A publication Critical patent/CN103545170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02366Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

一种半导体装置及其制造方法。形成第一磊晶结构在具有多个突起部的图案化基板上,且形成穿隧接面层在第一磊晶结构上。其中,第一磊晶结构因图案化基板而具有一特定数量的位错(dislocation),至少部份位错延伸向上而形成多个凹坑在第一磊晶结构的上表面,且凹坑位于第一磊晶结构上表面的分布密度大于1x108/平方厘米。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置,特别是涉及一种具有凹坑以控制穿隧接面层的缺陷密度的半导体装置及其制造方法。
背景技术
为了提升发光二极管(LED)的发光效率,方法之一是使用穿隧接面(tunnel junction)将两个或多个发光二极管叠加起来。叠加发光二极管比单一发光二极管放射更多的光线,因而可提高亮度。使用穿隧接面还可强化电流的分散(spreading),使得主动层内更多的载子可进行再结合(recombination)。此外,叠加发光二极管比同样数目的单一发光二极管具有较少的电极接触,不但可节省空间,且可降低所造成的电致迁移(electromigration)问题。
传统形成穿隧接面的方法之一是使用重掺杂技术,如美国专利第6,822,991号,题为“含有穿隧接面的发光装置(Light Emitting DevicesIncluding Tunnel Junctions)”。由于穿隧距离通常很短,因此,使用重掺杂技术较难达到所要的穿隧接面。而且,重掺杂也可能影响到邻近层级的掺杂浓度。
传统形成穿隧接面的另一方法是使用极化(polarization)技术,如美国专利第6,878,975号,题为“极化场增强的穿隧结构(PolarizationField Enhanced Tunnel Structures)”。这种方法需要较复杂的工艺控制,且会限制了材质使用的选择性。
上述传统发光二极管所遭遇的问题也经常出现于其它半导体装置,例如太阳能电池、二极管等。因此,亟需提出一种新颖的半导体装置及其制造方法,用以解决上述的问题。
发明内容
鉴于上述,本发明实施例提出一种半导体装置及其制造方法,通过控制图案化基板的突起部的形状、分布密度或排列方式以调整控制凹坑的分布密度,用来有效控制穿隧接面层的缺陷密度。通过穿隧接面层的缺陷密度,可加强半导体装置中的载子传输。
根据本发明实施例,首先提供图案化基板,其具有多个突起部。接着,形成第一磊晶结构在图案化基板上,再形成穿隧接面层在第一磊晶结构上。其中,第一磊晶结构因图案化基板而具有一特定数量的位错(dislocation),至少部份位错延伸向上而形成多个凹坑在第一磊晶结构的上表面,且凹坑位于第一磊晶结构上表面的分布密度大于1x108/平方厘米。
附图说明
图1A至图1E是示出了本发明实施例的形成半导体装置的剖面图。
图2A和图2B是例示出突起部的排列顶视图。
图3是示出了图1C的局部顶视图。
图4A至图4C是示出了本发明不同实施例的穿隧接面层的局部剖面图。
图5示出了使用两穿隧接面层以叠加三磊晶结构。
附图标号说明
100    半导体装置
101    半导体装置
11     图案化基板
11A    基板
11B    图案层
111    突起部
1110   平坦区域
1112   棱线
112    平坦部
12     第一磊晶结构
120    成核层
121    第一掺杂层
122    主动层
123    第二掺杂层
124    凹坑
124A   第一凹坑
124B   第二凹坑
13     穿隧接面层
131    子层
132    子层
133    掺杂层
134    绝缘层
135    掺杂层
14     缓冲层
15     第二磊晶结构
151    第一掺杂层
152    主动层
153    第二掺杂层
16     穿隧接面层
17     磊晶结构
18     图案层
具体实施方式
图1A至图1E是示出了本发明实施例的形成半导体装置100的剖面图。本实施例可广泛应用于各种半导体装置,例如半导体发光装置(如发光二极管)、光检测器(photodetector)、太阳能电池、晶体管、二极管(如激光二极管)等。
如图1A所示,首先提供图案化(patterned)基板11,其具有多个突起部111,而相邻突起部111之间具有平坦部112。图1A所示图案化基板11为一体成型,可使用干式蚀刻或湿式蚀刻以形成突起部111。在一实施例中,图案化基板11是蓝宝石经由蚀刻所形成的图案化蓝宝石基板(patterned sapphire substrate,PSS),但不限定于此。
图案化基板11可以如图1A所示为一体成型的,也可以如图1B所示由平坦的基板11A和含有突起部111的图案层11B所组成。形成图案层11B在基板11A上的方法可先于基板11A上形成结晶膜,例如使用电浆强化化学气相沉积法(PECVD);接着,蚀刻除去部分的结晶膜以形成图案层11B,例如使用化学湿式蚀刻或无屏蔽(maskless)干式蚀刻。基板11A与图案层11B的材质可以相同,也可以不同。例如,基板11A的材质可以为砷化镓(GaAs)、锗(Ge)表面形成锗化硅(SiGe)、硅(Si)表面形成碳化硅(SiC)、铝(Al)表面形成氧化铝(Al2O3)、氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、蓝宝石(sapphire)、玻璃、石英或其组合;而图案层11B的材质可以为氧化铝(Al2O3)、二氧化硅(SiO2)、碳化硅(SiC)、氮化硅(SiNx)或其组合。
图1A或图1B的突起部111的形状可以是各种形体,例如锥状体(例如角锥体或圆锥体)或火山形体(例如盾状火山形体(shield)或破火山形体(caldera))。突起部111的顶部可以是尖锐的(如图所示),也可以是平坦的。
图2A例示出图1A或图1B的突起部111的排列顶视图。图2B例示出另一种突起部111的排列顶视图。通过不同的排列方式,可得到不同的突起部111或平坦部112的分布密度大小(即,每单位面积的数量)。举例而言,图2B的平坦部112的分布密度比图2A的平坦部112的分布密度来得大。在一实施例中,平坦部112的直径小于1微米(μm),且平坦部112于图案化基板11上的分布密度大于5x107/平方厘米。在另一实施例中,突起部111的底部直径小于2微米,且突起部111于图案化基板11上的分布密度大于5x107/平方厘米。
接下来,如图1C所示,形成第一磊晶结构12在图案化基板11上。在本实施例中,第一磊晶结构12由下而上依次包括第一掺杂层121、主动层122及第二掺杂层123。其中,第一掺杂层121形成于图案化基板11上,第二掺杂层123形成于第一掺杂层121上,且主动层122位于第一掺杂层121与第二掺杂层123之间。第一掺杂层121的电性相反于第二掺杂层123。例如,第一掺杂层121为n型掺杂,且第二掺杂层123为p型掺杂。主动层122可以是发光二极管的发光层,或者是太阳能电池的光吸收层。此外,在第一掺杂层121与图案化基板11之间,例如在图案化基板11的突起部111的表面和/或平坦部112的表面,还可额外形成成核(nucleation)层120。在一实施例中,成核层120是首先在大约500℃的温度下磊晶成长厚度大约为40~90纳米;接着,在大约1050℃的温度下,对其进行再结晶(recrystallization)工艺。
根据上述工艺,第一磊晶结构12成长时,由于其与图案化基板11的晶格不匹配,使得第一磊晶结构12具有一特定数量的位错(dislocation,或称为差排),至少部份位错延伸至第一磊晶结构12的上表面,因而形成至少一凹坑(pit)124。凹坑124的形状可以为V或半菱形。一般来说,突起部111上方所形成的(第一)凹坑数目或分布密度大于(至少两倍于)平坦部112上方所形成的(第二)凹坑数目或分布密度。
图3示出了图1C的局部顶视图,是通过调整突起部111的形状,使得第一磊晶结构12中的位错数量达到上述特定数量,而令凹坑124位于第一磊晶结构12上表面的分布密度大于特定值。其中,每一个三角锥体的突起部111的顶端具有平坦区域1110,每一个突起部111上方形成至少三个第一凹坑124A(即,三角锥体的每一棱线1112上对应至少一个第一凹坑124A),而相邻突起部111之间的平坦部112上方形成至少一个第二凹坑124B。类似的情形,如果突起部111为四角锥体(未图示),则每一个突起部111上方形成至少四个第一凹坑124A(亦即,四角锥体的每一个棱线1112上对应至少一个第一凹坑124A),而相邻突起部111之间的平坦部112上方形成至少一个第二凹坑124B。
另一实施例中,如图2A和图2B,是可通过调整突起部111的排列进而增加平坦部112的分布密度,第一磊晶结构12中的位错数量达到上述特定数量,而令凹坑124位于第一磊晶结构12上表面的分布密度大于特定值。在本实施例中,可通过控制突起部111的形状、分布密度或排列方式以调整控制第一/第二凹坑124A/B的分布密度。
通过上述各种控制图案化基板11的突起部111的形状或分布密度的方法,或是突起部111与平坦部112的排列方式,来调整控制凹坑的分布密度达到特定值,用来有效控制穿隧接面层的缺陷密度。在本实施例中,通过控制平坦部112在图案化基板11上的分布密度大于5x107/平方厘米,或是突起部111在图案化基板11上的分布密度大于5x107/平方厘米,使得凹坑124位于第一磊晶结构12上表面的分布密度大于1x108/平方厘米。在一优选实施例中,通过控制平坦部112在图案化基板11上的分布密度大于1x108/平方厘米,或是突起部111在图案化基板11上的分布密度大于1x108/平方厘米,使得凹坑124的分布密度则大于5x108/平方厘米。在另一优选实施例中,通过控制平坦部112在图案化基板11上的分布密度大于5x108/平方厘米,或是突起部111在图案化基板11上的分布密度大于5x108/平方厘米,使得凹坑124的分布密度则大于1x109/平方厘米。在另一优选实施例中,通过控制平坦部112在图案化基板11上的分布密度大于1x109/平方厘米,或是突起部111在图案化基板11上的分布密度大于1x109/平方厘米,使得凹坑124的分布密度则大于5x109/平方厘米。在另一优选实施例中,通过控制平坦部112在图案化基板11上的分布密度大于5x109/平方厘米,或是突起部111在图案化基板11上的分布密度大于5x109/平方厘米,使得凹坑124的分布密度则大于2x1010/平方厘米。
上述凹坑124也可通过控制温度和/或成长速率来形成。在一实施例中,使用三族氮化物(例如氮化镓或氮化铟镓)并于成长温度500~900℃(优选为800-900℃)和/或成长速率1~6微米/小时(优选为4~6微米/小时)以形成凹坑124。在一优选实施例中,可调高氮化物前驱物(例如氨气(NH3))以形成含三族氮化物的凹坑124。
接着,如图1D所示,形成穿隧接面层13在含有凹坑124的第一磊晶结构12上。根据上述本实施例的工艺,通过控制突起部111的形状、分布密度或排列方式以调整控制第一/第二凹坑124A/B的分布密度(已如前所述),由此,可控制穿隧接面层13的缺陷密度。
图4A示出了根据本发明实施例之一的穿隧接面层13的局部剖面图。在本实施例中,穿隧接面层13包括超晶格(super lattice)结构,其主要是由两材质不同的多个子层131、132交替堆栈而成。本实施例的每一子层131/132的厚度小于或等于5纳米,而超晶格结构的总厚度小于或等于10纳米。本实施例的超晶格结构的材质为三族氮化物,即,一、二或三个三族元素(例如铟、镓、铝)与氮(N)形成二元(dualization)化合物、三元(ternary)化合物或四元(quaternary)化合物。超晶格结构可由该些化合物的任何两种化合物交替堆栈而成。例如,由下述各种组合交替堆栈而形成超晶格结构:二元化合物及二元化合物、二元化合物及三元化合物、二元化合物及四元化合物、三元化合物及三元化合物、三元化合物及四元化合物或四元化合物及四元化合物。其中,二元化合物可为氮化铟(InN)、氮化镓(GaN)或氮化铝(AlN),三元化合物可为氮化铟镓(InxGa1-x N)、氮化铟铝(InxAl1-x N)或氮化铝镓(AlxGa1-xN),四元化合物可为氮化铟铝镓(InxAlyGa1-x-yN)。
图4B示出了根据本发明另一实施例的穿隧接面层13的局部剖面图。在本实施例中,穿隧接面层13包括三层结构,其包括两掺杂层133、135以及位于两掺杂层133、135之间的绝缘层134。其中,两掺杂层133、135的掺杂型态相反(例如其中一掺杂层为n型掺杂且另一掺杂层为p型掺杂),绝缘层134的材质可包括氮化铝(AlN)或氮化硅(SiN)。
图4C示出了根据本发明又一实施例的穿隧接面层13的局部剖面图。在本实施例中,凹坑124的表面具有极化面向(例如C面向),因而可形成极化增强的穿隧接面层13。
接下来,如图1E所示,形成第二磊晶结构15在穿隧接面层13上。在本实施例中,第二磊晶结构15由下而上依次包括第一掺杂层151、主动层152及第二掺杂层153。其中,第一掺杂层151形成于穿隧接面层13上,第二掺杂层153形成于第一掺杂层151上,且主动层152位于第一掺杂层151与第二掺杂层153之间。第一掺杂层151的电性相反于第二掺杂层153。例如,第一掺杂层151为n型掺杂,且第二掺杂层153为p型掺杂。主动层152可为发光二极管的发光层,或者为太阳能电池的光吸收层。此外,于第一掺杂层151与穿隧接面层13之间,还可额外形成缓冲层14,有利于第二磊晶结构15的成长。
上述实施例(图1A至图1E)例示出使用一穿隧接面层13以叠加两磊晶结构12、15。本发明也可使用多个穿隧接面层以叠加三(或以上)磊晶结构。图5示出了一半导体装置101,其使用两穿隧接面层13、16以叠加三磊晶结构12、15、17。其中,在形成第二磊晶结构15之前,可形成图案层18,其形成方法类似于前述的图案层11B。
以上所述仅为本发明的优选实施例而已,并非用来限定本发明的权利要求;凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰,均应包括在本申请的权利要求中。

Claims (20)

1.一种半导体装置的制造方法,包括:
提供一图案化基板,该图案化基板具有多个突起部;
形成一第一磊晶结构在该图案化基板上;并且
形成一穿隧接面层在该第一磊晶结构上;
其中,该第一磊晶结构因该图案化基板而具有一特定数量的位错(dislocation),至少部分所述位错延伸向上而形成多个凹坑在该第一磊晶结构的上表面,所述多个凹坑位在该第一磊晶结构上表面的分布密度大于1x108/平方厘米。
2.根据权利要求1所述的半导体装置的制造方法,其中提供该图案化基板的步骤包括:调整所述多个突起部的形状,使得所述位错的数量等于该特定数量,其中所述多个突起部的形状包括一角锥体、一圆锥体、一盾状火山形体或一破火山形体。
3.根据权利要求1所述的半导体装置的制造方法,其中所述多个突起部的底部直径小于2微米,且所述多个突起部在该图案化基板上的分布密度大于5x107/平方厘米,使得所述位错的数量等于该特定数量。
4.根据权利要求1所述的半导体装置的制造方法,其中相邻的所述多个突起部之间具有一平坦部,上述提供该图案化基板的步骤包括:调整所述多个突起部的排列进而增加该平坦部的分布密度,使得所述位错的数量等于该特定数量。
5.根据权利要求4所述的半导体装置的制造方法,其中该平坦部的直径小于1微米,且该平坦部在该图案化基板上的分布密度大于5x107/平方厘米。
6.根据权利要求1所述的半导体装置的制造方法,其中所述多个凹坑是通过控制温度和/或成长速率来形成。
7.一种半导体装置,包括:
一图案化基板,具有多个突起部;
一第一磊晶结构,形成在该图案化基板上;以及
一穿隧接面层,形成在该第一磊晶结构上;
其中,该第一磊晶结构因该图案化基板而具有一特定数量的位错(dislocation),至少部分所述位错延伸向上而形成多个凹坑在该第一磊晶结构的上表面,所述多个凹坑位在该第一磊晶结构上表面的分布密度大于1x108/平方厘米。
8.根据权利要求7所述的半导体装置,其中该图案化基板包括:
一基板;以及
一图案层,形成在该基板上,该图案层包括所述多个突起部。
9.根据权利要求8所述的半导体装置,其中该图案化基板或该基板的材质包括砷化镓(GaAs)、锗(Ge)表面形成锗化硅(SiGe)、硅(Si)表面形成碳化硅(SiC)、铝(Al)表面形成氧化铝(Al2O3)、氮化镓(GaN)、氮化铟(InN)、氮化铝(AlN)、蓝宝石(sapphire)、玻璃、石英或其组合;且该图案层的材质包括氧化铝(Al2O3)、二氧化硅(SiO2)、碳化硅(SiC)、氮化硅(SiNx)或其组合。
10.根据权利要求7所述的半导体装置,其中所述多个突起部的形状包括一角锥体、一圆锥体、一盾状火山形体或一破火山形体,且所述多个突起部的形状可使所述位错的数量等于该特定数量。
11.根据权利要求7所述的半导体装置,其中所述多个突起部的底部直径小于2微米,且所述多个突起部在该图案化基板上的分布密度大于5x107/平方厘米,使得所述位错的数量等于该特定数量。
12.根据权利要求7所述的半导体装置,其中相邻的所述多个突起部之间具有一平坦部,通过调整所述多个突起部的排列进而增加该平坦部的分布密度,使得所述位错的数量等于该特定数量。
13.根据权利要求12所述的半导体装置,其中该平坦部的直径小于1微米,且该平坦部在该图案化基板上的分布密度大于5x107/平方厘米。
14.根据权利要求7所述的半导体装置,还包括一成核层,形成在该第一磊晶结构与该图案化基板之间。
15.根据权利要求7所述的半导体装置,其中该穿隧接面层包括一超晶格结构,其是由两材质不同的子层交替堆栈而成,该超晶格结构的材质包括三族氮化物。
16.根据权利要求15所述的半导体装置,其中每个该子层的厚度小于或等于5纳米,且该超晶格结构的总厚度小于或等于10纳米。
17.根据权利要求7所述的半导体装置,其中该穿隧接面层包括:
两掺杂层,形成在该第一磊晶结构上,所述两掺杂层的电性相反;以及
一绝缘层,位于所述两掺杂层之间。
18.根据权利要求7所述的半导体装置,还包括一第二磊晶结构,形成在该穿隧接面层上。
19.根据权利要求18所述的半导体装置,还包括一缓冲层,形成在该第二磊晶结构与该穿隧接面层之间。
20.根据权利要求18所述的半导体装置,还包括一图案层,形成在该第二磊晶结构与该穿隧接面层之间。
CN201210244579.7A 2012-07-13 2012-07-13 半导体装置及其制造方法 Pending CN103545170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210244579.7A CN103545170A (zh) 2012-07-13 2012-07-13 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210244579.7A CN103545170A (zh) 2012-07-13 2012-07-13 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN103545170A true CN103545170A (zh) 2014-01-29

Family

ID=49968530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210244579.7A Pending CN103545170A (zh) 2012-07-13 2012-07-13 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN103545170A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845647A (zh) * 2017-10-31 2018-03-27 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN110148884A (zh) * 2019-07-04 2019-08-20 扬州乾照光电有限公司 一种垂直腔面发射激光器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166761A (en) * 1991-04-01 1992-11-24 Midwest Research Institute Tunnel junction multiple wavelength light-emitting diodes
EP1328014A1 (en) * 2000-09-18 2003-07-16 Mitsubishi Cable Industries, Ltd. Semiconductor base material and method of manufacturing the material
CN100361322C (zh) * 2002-12-20 2008-01-09 昭和电工株式会社 发光元件、其制造方法以及led灯
CN101821861A (zh) * 2007-10-12 2010-09-01 新加坡科技研究局 不含磷的基于氮化物的红和白发光二极管的制造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166761A (en) * 1991-04-01 1992-11-24 Midwest Research Institute Tunnel junction multiple wavelength light-emitting diodes
EP1328014A1 (en) * 2000-09-18 2003-07-16 Mitsubishi Cable Industries, Ltd. Semiconductor base material and method of manufacturing the material
CN100361322C (zh) * 2002-12-20 2008-01-09 昭和电工株式会社 发光元件、其制造方法以及led灯
CN101821861A (zh) * 2007-10-12 2010-09-01 新加坡科技研究局 不含磷的基于氮化物的红和白发光二极管的制造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845647A (zh) * 2017-10-31 2018-03-27 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
WO2019085051A1 (zh) * 2017-10-31 2019-05-09 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
US10692889B2 (en) 2017-10-31 2020-06-23 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin-film transistor array substrate and method of manufacturing the same, as well as display device
CN107845647B (zh) * 2017-10-31 2020-07-17 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN110148884A (zh) * 2019-07-04 2019-08-20 扬州乾照光电有限公司 一种垂直腔面发射激光器及其制备方法

Similar Documents

Publication Publication Date Title
US8952243B2 (en) Stacked structure including vertically grown semiconductor, p-n junction device including the stacked structure, and method of manufacturing thereof
CN104769732A (zh) 纳米角锥体大小的光电子结构及其制造方法
CN103430329B (zh) 用于制造光电子半导体芯片的方法
KR20120028104A (ko) Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
US10424692B2 (en) Optoelectronic device comprising three-dimensional electroluminescent diodes emitting at different wavelengths
KR20120028103A (ko) Ⅲ족 질화물 나노로드 발광 소자 제조방법
KR20160122118A (ko) Iii-v족 질화물 성장에 이용되는 기판 및 그 제조 방법
CN102738328B (zh) 一种发光二极管的外延片及其制造方法
CN102709424A (zh) 一种提高发光二极管发光效率的方法
KR100956456B1 (ko) 3족 질화물 반도체 발광소자
JP2008071773A (ja) GaN系半導体発光ダイオードの製造方法
CN104465929B (zh) 内嵌有源层的三族氮化物微纳发光器件及制备方法
US8409894B2 (en) Solid state light emitting semiconductor structure and epitaxy growth method thereof
KR101199187B1 (ko) 발광 다이오드 및 그 제조방법
CN103022286A (zh) 一种级联GaN基LED外延片及其制备方法
KR20120081333A (ko) 반도체 발광소자 및 이의 제조방법
US8772825B2 (en) Stacked semiconductor device and a method of manufacturing the same
CN105514239B (zh) 一种发光二极管
KR102389679B1 (ko) 3차원 반도체 소자를 구비한 광전자 장치
CN104465916B (zh) 氮化镓发光二极管外延片
CN103545170A (zh) 半导体装置及其制造方法
CN103985799B (zh) 发光二极管及其制作方法
CN103531605B (zh) 堆栈半导体装置及其制造方法
CN102239577A (zh) 半导体发光器件
CN111129238A (zh) 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140129