WO2004010502A1 - 混成集積回路装置 - Google Patents

混成集積回路装置 Download PDF

Info

Publication number
WO2004010502A1
WO2004010502A1 PCT/JP2003/007507 JP0307507W WO2004010502A1 WO 2004010502 A1 WO2004010502 A1 WO 2004010502A1 JP 0307507 W JP0307507 W JP 0307507W WO 2004010502 A1 WO2004010502 A1 WO 2004010502A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
circuit device
modules
module
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/007507
Other languages
English (en)
French (fr)
Inventor
Hitoshi Akamine
Masashi Yamaura
Naoki Kuroda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of WO2004010502A1 publication Critical patent/WO2004010502A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Definitions

  • the present invention relates to a hybrid integrated circuit device in which a plurality of modules and the like are integrated by a linking body, an electronic device incorporating the hybrid integrated circuit device, and a manufacturing method thereof, for example, a wireless communication device (electronic This technology relates to a technology that is effective when applied to the manufacturing technology of hybrid integrated circuit devices that integrate high-frequency power amplification modules and antenna switch modules. Background art
  • Multi-stage MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • GaAs — MES Metal Semiconductor FET, etc.
  • wireless communication devices electronic devices
  • Built-in amplifier and antenna switch are built-in.
  • US Patent No. 2 0 0 1 Z4 3 1 3 0 A 1 Japanese Patent Application Laid-Open No. 2 0 0 0-2 0 9 0 3 8 and Japanese Patent Application Laid-Open No. 2 0 0 2-1 1 1 4 1 5.
  • US Patent No. 2 0 0 1/4 3 1 3 O A 1 discloses a high-frequency circuit module (high-frequency power amplifier) and a wireless communication device.
  • Japanese Patent Laid-Open No. 2 0 1-2 8 4 5 20 describes that the wiring length is large due to high density, high integration and high speed operation of semiconductor devices.
  • the trade-off between the requirement to reduce the signal delay caused by this and the requirement for ease of repair and various tests such as burn-in (2 A technique for solving the problem of disobedience is disclosed. That is, in this document, when two semiconductor devices (multi-chip modules) are mounted on a motherboard, the wiring length between the modules is shortened, and the test as a single module is possible. These steps are disclosed.
  • Various modules, monolithic integrated circuit devices in which a single semiconductor chip is embedded in a sealing body (package), passive resistors such as resistors and capacitors, etc. are mounted on a mobile phone mounting board (for example, a mother board).
  • a mobile phone mounting board for example, a mother board.
  • Components such as passive components in which the element is incorporated in a sealed body are mounted.
  • the number of components mounted on the mounting board increases, the frequency of mounting defects increases. For this reason, in order to reduce the mounting defect rate, it is desirable to reduce the number of mounted components.
  • the number of mounted parts is large, the mounting time of all the parts on the mounting board will be long, which will hinder the reduction of the manufacturing cost of the mobile phone.
  • modules depending on the circuit configuration, an inexpensive module substrate with a small number of conductor layers (wiring layers) and an expensive module substrate with a large number of conductor layers (wiring layers) are used. There is. Number of layers When different circuit components are incorporated into a single module board, the module board must be matched to a circuit structure that requires a large number of layers, leading to an increase in module manufacturing costs.
  • multi-layered wiring boards made of the same material can be modularized even if the manufacturing cost is high, but modularization is impossible if module boards made of different materials are used.
  • An object of the present invention is to provide a technique capable of easily integrating a plurality of parts having different external dimensions.
  • Another object of the present invention is to provide a technique capable of simply integrating a plurality of parts having different numbers of layers of a multilayer wiring board to be used.
  • Another object of the present invention is to provide a technique capable of easily integrating a plurality of parts made of different materials.
  • Another object of the present invention is to provide a small hybrid integrated circuit device in which a plurality of components are integrated.
  • Another object of the present invention is to provide a thin hybrid integrated circuit device in which a plurality of components are integrated.
  • Another object of the present invention is to provide an inexpensive hybrid integrated circuit device in which a plurality of components are integrated.
  • Another object of the present invention is to provide a module in which as many parts as possible to be incorporated into an electronic device are integrated, thereby reducing the number of mounted components and thereby shortening the mounting time, thereby reducing the manufacturing cost of the electronic device. Try to reduce it.
  • a hybrid integrated circuit device is a hybrid integrated circuit device including first and second modules mounted on a mounting substrate having wiring via a plurality of external electrode terminals on a lower surface, A connecting body made of a sealing resin that covers the upper surface and the peripheral surface of the first and second modules and connects the first and second modules to form an integral structure; and the first and second modules The external electrode terminal of the module is electrically independent for each module.
  • the first and second modules are configured by mounting components including a semiconductor chip on the upper surface of a multilayer wiring board (ceramic substrate) having the plurality of external electrode terminals on the lower surface, including electrode connections. doing. There is a gap between the adjacent first and second modules so that they do not contact each other.
  • the multilayer wiring boards of the first and second modules are ceramic boards configured by stacking a plurality of dielectric layers, and the layers of the dielectric layers of the multilayer wiring board of the first module And the number of dielectric layers of the multilayer wiring board of the second module are different.
  • the first module is a high frequency power amplification module
  • the second module is an antenna switch module.
  • the number of dielectric layers in the multilayer wiring board of the high-frequency power amplification module is larger than the number of dielectric layers in the multilayer wiring board of the antenna switch module.
  • the hybrid integrated circuit device is evaluated for characteristics and then shipped in carrier tape.
  • the hybrid integrated circuit device is taken out from the carrier tape and mounted on the mounting substrate of the mobile phone.
  • the hybrid integrated circuit device configured as described above that is accommodated in a carrier tape is: W
  • a component including a semiconductor chip constituting a first module is mounted on the one wiring board, including electrical connection of electrodes, and the first wiring board is mounted on the other wiring board.
  • a hybrid integrated circuit device that is determined to be non-defective by the above characteristic evaluation is manufactured by a process of accommodating the carrier tape wound around a shipping reel.
  • the carrier tape has an embossed tape having sprocket holes on both sides at a predetermined interval and a recess for receiving a product at a predetermined interval, and a cover tape that is attached to the embossed tape so as to cover the embossed tape.
  • a cover tape is applied to cover the depression, and then wound around a shipping reel.
  • an edge portion recessed inside the outer peripheral edge of the multilayer wiring board in the first and second modules is used as a locking portion.
  • the cap having a locking portion that is detachably locked is locked to integrate the first and second modules.
  • Cap circumference The edge is located inside the outer periphery of the first and second modules.
  • the first and second modules having the components including the semiconductor chip mounted on the upper surface of the multilayer wiring board are connected by a sealing resin (connected body) formed by molding to form a hybrid integrated circuit device. Therefore, by setting the thickness of the sealing resin to the minimum necessary thickness by covering the parts, the hybrid integrated circuit device can be thinned, and as a result, the weight can be reduced.
  • the hybrid integrated circuit device has a structure in which the high-frequency power amplification module and the antenna switch module are integrated, when mounted in a wireless communication device such as a cellular phone, the high-frequency power amplification module and the antenna switch Compared to mounting the modules separately on the mounting board, the number of mountings is reduced and the assembly cost of the mobile phone can be reduced.
  • the outer peripheral edge of the cap is located inside the outer peripheral edges of the first and second modules. Therefore, the size of the hybrid integrated circuit device can be reduced.
  • FIG. 1 is a schematic front view of a hybrid integrated circuit device according to an embodiment (Embodiment 1) of the present invention.
  • FIG. 2 is a schematic plan view of the hybrid integrated circuit device.
  • FIG. 3 is a plan view seen through the external electrode terminal pattern on the bottom surface of the hybrid integrated circuit device.
  • FIG. 4 is a plan view showing a component mounting state of the high-frequency power amplification module and the antenna switch module incorporated in the hybrid integrated circuit device
  • FIG. 5 is a circuit configuration of the high-frequency power amplification module and the antenna switch module.
  • FIG. 6 is a schematic view showing a cross-sectional structure of a part of the module substrate of the high-frequency power amplification module.
  • FIG. 7 is a schematic view showing a cross-sectional structure of a part of the module substrate of the antenna switch module.
  • FIG. 8 is a partial block diagram showing the functions of a mobile phone incorporating the hybrid integrated circuit device according to the first embodiment.
  • FIG. 9 is a schematic diagram showing a state in which the hybrid integrated circuit device of Embodiment 1 is mounted on the mounting substrate of the mobile phone.
  • FIG. 10 is a flowchart showing the method for manufacturing the hybrid integrated circuit device of the first embodiment.
  • FIG. 11 is a schematic cross-sectional view showing a state in which two modules are mounted on a lower die of a molding die of a transformer molding device in the method of manufacturing a hybrid integrated circuit device according to the first embodiment. .
  • FIG. 12 is a plan view showing a part of a positioning jig for positioning the two modules on the lower mold.
  • Figure 13 shows the positioning and vacuum suction of the two modules on the lower mold. It is typical sectional drawing which shows the state which performs the fixing by.
  • FIG. 14 is a schematic cross-sectional view showing a state in which transfer molding is performed in the mold clamping state of the molding die.
  • FIG. 15 is a schematic cross-sectional view showing a hybrid integrated circuit device housed in a carrier tape in the method of manufacturing a hybrid integrated circuit device according to the first embodiment.
  • FIG. 16 is a schematic plan view of a hybrid integrated circuit device according to another embodiment (Embodiment 2) of the present invention.
  • FIG. 17 is a diagram showing a high-frequency power amplifier module incorporated in the hybrid integrated circuit device of the second embodiment.
  • FIG. 18 is a diagram showing an antenna switch module incorporated in the hybrid integrated circuit device of the second embodiment.
  • FIG. 19 is a front view of a hybrid integrated circuit device according to another embodiment (Embodiment 3) of the present invention.
  • FIG. 20 is a plan view of the hybrid integrated circuit device according to the third embodiment.
  • FIG. 21 is an enlarged perspective plan view showing the external electrode terminal pattern on the bottom surface of the hybrid integrated circuit device according to the third embodiment.
  • FIG. 22 is a plan view showing the high-frequency power increasing module and the antenna switch module with the cap removed in the hybrid integrated circuit device of the third embodiment.
  • FIG. 23 is a diagram of the cap partly in section.
  • FIG. 24 is a schematic diagram showing a mounting state of the hybrid integrated circuit device according to the third embodiment.
  • FIG. 25 is a flowchart showing the manufacturing state of the hybrid integrated circuit device according to another embodiment (Embodiment 4) of the present invention.
  • FIG. 26 is a partially enlarged cross-sectional view showing a state where the cap and the mounting substrate are locked in the hybrid integrated circuit device according to the fourth embodiment.
  • FIG. 27 is a schematic enlarged cross-sectional view showing a hybrid integrated circuit device housed in a carrier tape in the method of manufacturing a hybrid integrated circuit device according to the fourth embodiment.
  • FIG. 28 is a flowchart showing each process of manufacturing a hybrid integrated circuit device according to another embodiment (embodiment 5) of the present invention.
  • FIG. 29 is a schematic plan view showing a part of a substrate used for manufacturing the hybrid integrated circuit device of the fifth embodiment.
  • FIG. 30 is a schematic plan view showing an integrated structure of two modules in the hybrid integrated circuit device according to the fifth embodiment.
  • FIG. 31 is a perspective plan view of a hybrid integrated circuit device in which a high frequency power amplification module and a monolithic IC according to another embodiment (embodiment 6) of the present invention are coupled with a sealing resin.
  • FIG. 32 is a schematic cross-sectional view along the line AA in FIG.
  • FIG. 33 is a perspective plan view of a hybrid integrated circuit device in which a high-frequency power amplification module and a monolithic IC are coupled together by a cap according to another embodiment (Embodiment 7) of the present invention.
  • FIG. 34 is a schematic cross-sectional view showing a joint portion between the monolithic IC and the cap according to the seventh embodiment.
  • FIG. 35 is a perspective plan view of a hybrid integrated circuit device in which a high-frequency power amplification module according to another embodiment of the present invention (Embodiment 8) and a passive component are combined.
  • FIG. It is typical sectional drawing which follows a line.
  • FIG. 37 is a perspective plan view of a hybrid integrated circuit device in which a monolithic IC according to another embodiment (Embodiment 9) of the present invention and a passive component are combined.
  • FIG. 38 is a schematic sectional view taken along the line CC in FIG.
  • FIG. 39 is a perspective plan view of a hybrid integrated circuit device in which a plurality of passive components according to another embodiment (Embodiment 10) of the present invention are combined.
  • FIG. 40 is a partially cut view of a hybrid integrated circuit device that combines a high-frequency power amplifier module according to another embodiment of the present invention (Embodiment 11) and a passive component module including a plurality of passive components.
  • FIG. 11 is a high-frequency power amplifier module according to another embodiment of the present invention.
  • FIG. 41 shows a hybrid integrated circuit device in which a high-frequency power amplifier module and a monolithic IC, which are another embodiment of the present invention (embodiment 12), are coupled with a sealing resin, and the sealing resin is covered with a metal cap. It is a typical top view.
  • FIG. 42 is a schematic sectional view of the hybrid integrated circuit device according to the embodiment 12 of the present invention.
  • FIG. 43 is a schematic enlarged cross-sectional view showing a structure of a fitting portion between the sealing resin and the metal cap in the hybrid integrated circuit device according to the embodiment 12 of the present invention.
  • FIG. 1 to FIG. 15 are diagrams relating to a hybrid integrated circuit device and a manufacturing method thereof according to an embodiment (Embodiment 1) of the present invention.
  • 1 to 3 are diagrams showing the external appearance of the hybrid integrated circuit device
  • FIGS. 4 to 7 are diagrams showing the structure
  • FIG. 8 is a functional block diagram of a part of the mobile phone
  • FIG. 9 is an implementation of the hybrid integrated circuit device.
  • FIGS. 10 to 15 are diagrams showing a state of the hybrid integrated circuit device.
  • the present invention relates to a hybrid integrated circuit device in which components such as a plurality of modules are integrated by a connecting body.
  • a connecting body in which components such as a plurality of modules are integrated by a connecting body.
  • a high frequency power amplification module PAM
  • ASWM antenna switch module
  • the communication system is, for example, a GSM (Global System for Mobile Communication) system and a PCN (Personal Communication Network) system.
  • GSM Global System for Mobile Communication
  • PCN Personal Communication Network
  • the hybrid integrated circuit device 20 includes two modules 40, 60 (first and second modules) in a flat rectangular sealing resin 21.
  • the module is sealed.
  • the modules 40 and 60 are covered with the sealing resin 21 at the upper and peripheral surfaces, and the lower surface is exposed from the sealing resin 21.
  • a plurality of external electrode terminals P (referred to simply as external electrode terminals hereinafter, the letter P) O) is provided on the lower surface of the modules 40 and 60.
  • the two modules 40 and 60 are a high-frequency power amplification module 40 and an antenna switch module 60 in the first embodiment, and are components incorporated in a wireless communication device such as a cellular phone.
  • modules 40 and 60 indicate module boards 4 1 and 61 respectively, and the components mounted on the top surfaces of module boards 4 1 and 61 are omitted.
  • the lengths (widths) of the module boards 4 1 and 6 1 in the width direction perpendicular to the arrangement direction of the module boards 4 1 and 6 1 are the same. This is not a particularly necessary condition in the case of the sealing resin 21 used as a coupling body, but the cap serving as the coupling body according to another embodiment to be described later is connected through the respective locking portions of the cap and the module substrate. It is preferable in the case of integration by locking.
  • the width and width of the module substrate are determined in the connection of components using a module substrate composed of a multilayer wiring substrate.
  • the dimension between the pair of engaging portions facing each other is the same for each component.
  • the position of the locking portion provided on the cap is different for each component, the position of the locking portion provided on the module substrate also corresponds to the position of the locking portion of the cap, and therefore, the positions are not the same.
  • this example is not particularly shown, but in an example in which a plurality of parts are integrated by a cap, it is possible to change the position to be locked for each part.
  • the width is 10 mm
  • the length is 20 mm
  • the height (thickness) is 2 mm.
  • the thickness of the sealing resin 21 covering the side surfaces of the modules 40, 60 is 2 mm
  • the thickness of the sealing resin 21 covering the top surfaces of the modules 40, 60 is 0 at the thinnest part. 5 mm.
  • the present invention is not limited to these dimensions, and changes depending on the module substrates 4 1 and 61 used and the components to be mounted.
  • Module boards 4 1 and 61 constituting the modules 40 and 60 are ceramic boards (multilayer wiring boards) having a multilayer wiring structure. As shown in FIGS. 6 and 7, the modular substrates 4 1 and 6 1 are obtained by firing a plurality of ceramic dielectric plates (dielectric layers) 4 1 a and 6 1 a in layers. . The dielectric plate (dielectric layer) before firing is called a green sheet. Dielectric layers 4 1 a and 6 1 a have wiring (wiring layers) 4 1 b and 6 lb on the front and back surfaces, and penetrate through the upper and lower surfaces of dielectric layers 4 1 a and 6 1 a The conductors 41c and 61c are embedded in the through holes. Then, predetermined portions of the wirings (wiring layers) 4 1 b and 6 1 b on the front and back surfaces of the dielectric layers 4 1 a 5 6 1 a are electrically connected by conductors 4 1 c and 6 1 c.
  • FIGS. 6 and 7 are schematic enlarged cross-sectional views showing a part of the module substrates 41 and 61 of the high-frequency power amplification module 40 and the antenna switch module 60.
  • FIG. 6 and 7 are schematic enlarged cross-sectional views showing a part of the module substrates 41 and 61 of the high-frequency power amplification module 40 and the antenna switch module 60.
  • the module substrate 4 1 of the high-frequency power amplification module 40 shown in FIG. 6 is not particularly limited, but the dielectric layer 4 1 a is composed of 5 layers, and the wiring layer 4 1 b is represented by the wiring layers 1 to 6. There are 6 layers. Since the upper three dielectric layers (dielectric plates) 41a are stacked in a partially removed state, a recess 41f for mounting a semiconductor chip is formed. A wiring layer 4 1 b is provided at the bottom of the recess 41 f, and a semiconductor chip is fixed to this portion via a bonding material.
  • the module substrate 6 1 of the antenna switch module 60 shown in FIG. 7 is not particularly limited, but the dielectric layer 6 1 a becomes 11 layers, and the wiring layer 6 1 b becomes wiring layers 1 to 1 2. As shown, there are 1 and 2 layers.
  • a capacitor 62 is formed by wiring layers 6 lb extending alternately from the pair of conductors 61c in the direction facing the body.
  • the dielectric layer (dielectric plate) 61a is thinner than the module substrate 41.
  • the number of layers of the module substrate 61 is increased in order to form a capacitance inside the substrate and match the thickness of the module substrate 41.
  • the thickness per layer of the dielectric layer (dielectric plate) 4 1a is reduced and the number of layers is reduced in order to fabricate the capacitance of the filter. Need to increase.
  • the high-frequency power amplification module 40 although not particularly shown below the recess 41f where the semiconductor chip incorporating the transistor is mounted, a heat dissipation Capacitance cannot be accumulated in this part.
  • the components mounted on the high-frequency power amplification module are used for matching with the transistors of the high-frequency power amplification module. From this point also, the capacity to the module substrate 41 for the high-frequency power amplification module 40 It is not suitable for the inner stratification.
  • the high-frequency power amplification module and the antenna switch module are separate components.
  • FIG. 3 is a plan view seen through the external electrode terminal pattern on the bottom surface of the hybrid integrated circuit device 20.
  • the two modules connected by the connecting body are in an electrically independent state for each module.
  • An object of the present invention is to manufacture a hybrid integrated circuit device in which two modules are physically connected by a connecting body and integrated.
  • the number of modules is not limited to two. Therefore, the development of this technical concept will become clear in each embodiment described later.
  • the present invention can also be applied to connection of a plurality of passive components.
  • the external electrode terminals of the components to be integrated are not electrically connected at the integration stage, but mounted on the mounting board.
  • predetermined external electrode terminals between predetermined parts are electrically connected.
  • the surfaces of the plurality of external electrode terminals P mounted on the lower surface of the modules 40 and 60 are mounted on the same plane. This is two modules This is preferable in order to ensure mounting on the mounting board.
  • the surface mounted on the mounting board of the plurality of external electrode terminals P on the lower surface of the modules 40 and 60 and the back surface of the sealing resin 21 are also on the same plane. positioned. This is because when the hybrid integrated circuit device 20 is manufactured, the high-frequency power amplification module 40 and the antenna switch module 60 are placed on the lower mold of the molding machine of the transfer molding device, and the circuit is rotated in this state. By covering the surface and upper surface with a sealing resin, the sealing resin 21 is formed. Thereby, the surface on which the plurality of external electrode terminals P of the module are mounted and the lower surface of the sealing resin 21 are positioned on the same plane.
  • a cap is used as a coupling body in the present invention, but the surface on which the plurality of external electrode terminals P on the lower surface of the component to be coupled is mounted on the same plane even in the coupling by the cap. They are linked so that they are positioned.
  • FIG. 3 is a plan view seen through the external electrode terminal of the hybrid integrated circuit device 20. The functions of these external electrode terminals P are shown in FIGS. 4 (a) and 4 (b).
  • the periphery of the high-frequency power amplification module 40 (module substrate 4 1) is assigned external electrode terminal numbers 1 to 8 and G (G ND). is there.
  • 1 is the input terminal P in 2
  • 2 is the control terminal V ap c
  • 3 is the power supply potential terminal V dd
  • 4 is the output terminal P out
  • 5 is the output terminal P o ut 1 and 6 are power supply potential terminals
  • Vd d 1 and 7 are power control terminals
  • V ct 1 and 8 are input terminals Pinl
  • G (GND) is a reference potential terminal.
  • the number at the end of each symbol indicates the difference in the communication system (amplification system).
  • the terminal with the number 1 at the end is the terminal for the amplifier for PCN and the number 2 at the end.
  • the terminal is the terminal of the GSM amplifier.
  • the high-frequency power amplification module 40 is not described in detail, but as shown in FIG. 4 (a), three semiconductor chips 4 3, 4 4, 4 5 on the module substrate 41 are Although not attached, a plurality of chip resistors are mounted and formed. When a chip resistor or chip capacitor is mounted (fixed), the electrode is connected to the wiring layer 4 1 b. Although only a part is displayed, each electrode of the semiconductor chips 4 3, 4 4, and 4 5 is connected to the wiring layer 4 1 b through the conductive wire 46.
  • the semiconductor chip 43 incorporates transistors (field-effect transistors: FE T) constituting the first amplification stage and the second amplification stage of the amplification system for PCN and GSM.
  • the semiconductor chip 44 incorporates a transistor in the third amplification stage (output stage) for PCN, and the semiconductor chip 45 incorporates a transistor in the third amplification stage (output stage) for GSM.
  • the module substrate 41 has a substantially square shape, but the central portion of each side has a structure having a recess 49 on the inside by a certain length along the side.
  • This recess 49 is a locking portion where the locking portion of the cap constituting the coupling body is locked (fitted). This example will be described later.
  • FIG. 5 (a) is a functional block diagram of the high-frequency power amplification module 40.
  • the high-frequency power amplifier module 40 includes two power amplifiers (PA) 4 7 P and 4 7 G and a bias circuit 48 that applies a predetermined bias potential to the power amplifiers 4 7 P and 4 7 G. ing.
  • the PCN transmission signal input to the input terminal P in 1 is biased to the power amplifier 4 7 P based on the control signal input from the power control terminal V ct 1 and the control terminal V apc and sent to the bias circuit 48. Supply potential.
  • the transmission signal input to the power amplifier 47 P is amplified corresponding to the bias potential and sent to the output terminal P ou t 1.
  • the GSM transmission signal input to the input terminal P in 2 is A bias potential is supplied to the power amplifier 47 G based on a control signal input from the trawl terminal vct 1 and the control terminal Vape and sent to the bias circuit 48.
  • the transmission signal input to the power amplifier 47 G is amplified corresponding to the bias potential and sent to the output terminal P 0 ut 2.
  • the antenna switch module 60 (module board 6 1) is labeled with external electrode terminal numbers 9 to 15 and 0 (GND) as the external electrode terminal numbers. It is. As shown in Fig. 4 (b), 9 is the transmission signal input terminal TX in 2, 10 is the reception signal output terminal RX out 2, 1 1 is the switch switching terminal V ct 1 2, 1 2 is the antenna output Terminals A out, 1 3 are switch switching terminals V ct 1 1, 1 4 are received signal output terminals: X out 1, 1 5 are transmission signal input terminals TX inl, G (GND) are reference potential terminals is there.
  • the difference in the number at the end of each symbol is the same as that of the high-frequency power amplification module 40, the terminal with the number 1 at the end is the terminal for the antenna switch for PCN, and the terminal with the number 2 at the end Is the terminal of the antenna switch for GSM.
  • the antenna switch module 60 is not described in detail, but as shown in FIG. 4 (b), four diodes 6 3 to 6 6 on the module board 61 are not labeled. It consists of multiple chip resistors and chip capacitors. When the chip resistor or chip capacitor is mounted (fixed), the electrode is connected to the wiring layer. In addition, since the diode has a structure having electrodes at both ends, the diode is connected by connecting the electrode portions.
  • the module substrate 61 has a substantially square shape, but the central part of each side has a recess 69 on the inner side.
  • This recess 6 9 is the same as the recess 4 9 of the module substrate 41, and the cap locking portion is locked (fitted). It becomes a locking part.
  • the antenna switch module consists of a duplexer 70 connected to the antenna output terminal Aout, and a 3-terminal antenna switch 7a with b and a contacts connected to this duplexer 70.
  • Antenna switch 7 1 P, 7 1 G contact b and reception signal output terminal RX outl, RX out 2 are connected, and the antenna switch is switched by the control signal input to the switch switching terminal V ctll, V ct 1 2 7 1 P, 7 1 G contacts are switched.
  • the transmission signal input to the transmission signal input terminal TX in 1 is output to the antenna output terminal A out through the a contact of the antenna switch 7 1 P and the duplexer 70, and then to the antenna output terminal.
  • the received signal input to Aout is output to the received signal output terminal RX 0 XI t 1 through the demultiplexer 70 and the b contact of the antenna switch 71P.
  • the transmission signal input to the transmission signal input terminal TX in 2 is output to the antenna output terminal Aout via the antenna switch 7 1 G contact a and the duplexer 70, and the antenna output terminal A
  • the received signal input to out is output to the received signal output terminal RX out 2 through the b-contact of the duplexer 70 and antenna switch 71G.
  • Fig. 8 is a block diagram showing a part of the functional configuration of a cellular phone (wireless communication device). From base band 80 to antenna (Antenna)
  • a RF signal processor 8 1 is connected to the baseband 80.
  • a transmission system circuit and a reception system circuit are provided between the high-frequency signal processing device 8 1 and the antenna 85. That is, The high frequency power amplification module 40 of the hybrid integrated circuit device 20 of Embodiment 1 is connected to the high frequency signal processing device 81, and the antenna switch module 60 is connected to the antenna 85.
  • the high frequency power amplification module 40 and the antenna of the hybrid integrated circuit device 20 are connected.
  • Predetermined external electrode terminals of the switch module 60 are electrically connected to each other.
  • the baseband 80, the high-frequency signal processing device 81, and the high-frequency power amplification module 40 are controlled by a central processing arithmetic device 82.
  • FIG. 9 is a schematic diagram showing a state in which the hybrid integrated circuit device 20 is mounted on the mounting board 90 of the mobile phone.
  • the predetermined external electrode terminal of the hybrid integrated circuit device 20 is electrically connected to a part of the wiring (land 9 1) provided on the upper surface of the mounting substrate 90 by the conductive bonding material 92.
  • the transmission signal for PCN sent out from the high-frequency signal processing device 81 is inputted to the 8th terminal of the external electrode terminal of the hybrid integrated circuit device 20 and sent to the power amplifier 47P.
  • the amplified PCN transmission signal passes through the external electrode terminal No. 5, enters the external electrode terminal No. 15 of the antenna switch module 60, passes through the external electrode terminal No. 12 and passes through the antenna 85, Is output as.
  • the GSM transmission signal sent from the high-frequency signal processor 8 1 is input to the first terminal of the external electrode terminal and sent to the power amplifier 4 7 G.
  • the amplified GSM transmission signal is sent to the external electrode terminal Pass through No. 4 and enter the external electrode terminal No. 9 of the antenna switch module 60, pass through No. 12 of the external electrode terminal and output from the antenna 85 as a radio wave.
  • the amplification factor in the power amplifiers 4 7 P and 4 7 G is sent from the central processing unit 8 2 to the external electrode terminal 7 of the high frequency power amplification module 40 And a control signal sent to the external electrode terminal 2 from an automatic output control circuit (AP C circuit) (not shown).
  • AP C circuit automatic output control circuit
  • LNA low-noise amplifier
  • So-fill filter
  • I and Q signals are exchanged between the baseband 80 and the high-frequency signal processor 8 1. Therefore, transmission in the mobile phone begins with the I and Q signals being sent from the baseband 80 controlled by the central processing unit 82 to the high frequency signal processing unit 81, and the high frequency power amplification module 4 0 and the antenna switch module 60 are processed by the hybrid integrated circuit device 20 and output from the antenna 85.
  • the radio wave received by the antenna 85 passes through the demultiplexer 70 of the antenna switch module 60 as a received signal, and the filter 84 P, 84 G, low noise amplifier 8 3 P, 8 3
  • the signal is input to the high-frequency signal processor 8 1 through G.
  • the high-frequency signal processing device 8 1 sends it to the pace band 80 as I and Q signals. As a result, communication in the de-band is possible.
  • FIG. 10 is a flowchart including a schematic cross-sectional view of manufacturing a hybrid integrated circuit device 20 by integrating a high-frequency power amplification module (PAM) and an antenna switch module (ASWM).
  • PAM high-frequency power amplification module
  • ASWM antenna switch module
  • the hybrid integrated circuit device 20 is equipped with board preparation [S 1 0 1], solder printing [S 1 0 2], component mounting [S 1 03], wire bonding [W / B: S 1 04], resin coating [S 1 0 5], substrate separation Manufactured through the steps of [S 1 0 6], module connection [S 1 0 7], characteristic evaluation [S 1 0 8], and tape (packing: S 1 0 9).
  • board preparation [S 1 0 1] solder printing [S 1 0 2]
  • component mounting [S 1 03] wire bonding [W / B: S 1 04]
  • resin coating [S 1 0 5 substrate separation
  • substrate separation Manufactured through the steps of [S 1 0 6]
  • module connection [S 1 0 7] characteristic evaluation [S 1 0 8]
  • tape package
  • the process cross-section on the left shows the manufacturing stage of the high-frequency power amplification module (PAM), and the process cross-section on the right shows The manufacturing stage of the antenna switch module (ASWM) is shown.
  • PAM high-frequency power amplification module
  • ASWM antenna switch module
  • the substrate 53 is a multilayer wiring substrate made of ceramic for manufacturing the high-frequency power amplification module 40, and the product forming portion 53a is formed in a matrix shape.
  • the substrate 5 3 is cut vertically and horizontally in the substrate dividing step, and the single product forming portion 5 3 a becomes the module substrate 4 1.
  • a long hole (not shown) having a predetermined length is provided along the side at the center of each side of the product forming portion 53a.
  • the dividing line becomes a line that penetrates the center of the slot.
  • the substrate 53 has a cross-sectional structure shown in FIG.
  • the substrate 73 is a multilayer wiring substrate made of ceramic for manufacturing the antenna switch module 60, and the product forming portion 73a is formed in a matrix shape.
  • the substrate 73 is cut vertically and horizontally in the substrate dividing process, and the single product forming portion 7 3 a becomes the module substrate 61. From solder printing [S 1 0 2] to resin application [S 1 0 5], only a single product forming part 7 3 a is shown.
  • the substrate 73 has a cross-sectional structure shown in FIG.
  • solder printing [S 1 0 2]
  • Solder 5 3 b, 7 3 b is printed in a predetermined pattern by screen printing method on the upper surface of a, 7 3 a, and then the parts are mounted using the solder in the step [S 1 03] To do.
  • the component is mounted by reflowing the solder after mounting the component at a predetermined location on the boards 5 3 and 7 3.
  • the electrodes are connected to the wiring layers 4 1 b and 6 1 b of the boards 53 and 73 by soldering (see Figs. 6 and 7).
  • the semiconductor chip 4 3, 4 5 is mounted on the bottom of the recess 41: f, and the chip component is mounted on the other part.
  • Wire bonding [W / B: S 1 04]
  • the electrodes of the semiconductor chips 4 3, 44, 4 5 and the wiring layer 4 1 b on the upper surface of the product forming part 5 3 a are connected by the conductive wire 4 6.
  • wire bonding is not performed because it is a chip component including a diode.
  • the semiconductor chips 43, 44, 45 and the portion of the filler 46 are covered with an insulating resin 53f [S1 0 5].
  • the substrates 5 3 and 7 3 are cut (divided) into product forming portions 5 3 a and 7 3 a [S 1 0 6]. Then, only the non-defective product, that is, the high frequency power amplification module 40 and the antenna switch module 60 selected by the measurement inspection and sorting are connected and integrated with the sealing resin 21 to manufacture the hybrid integrated circuit device 20. [Module connection: S 1 07].
  • FIG. 11 is a schematic view showing a molding die 25 of a transformer molding device used for manufacturing the hybrid integrated circuit device of the first embodiment.
  • the mold 25 is composed of a lower mold 26 and an upper mold 27.
  • the mating surface of the upper surface of the lower mold 26 is flat, and the high frequency power amplification module 40 and the antenna switch module 60 are placed thereon.
  • Modules 40 and 60 are schematically shown only module substrates 41 and 61, and other components are omitted.
  • a plurality of vacuum suction holes 28 are provided in the area where the modules 40 and 60 of the lower mold 26 are placed, and the placed modules 40 and 60 are removed by vacuum suction. It is designed to be firmly fixed to 26.
  • a cavity 29 for forming the sealing resin 21 is formed on the mating surface of the lower surface of the upper mold 27, a cavity 29 for forming the sealing resin 21 is formed. The dimensions of the cavity 29 are the external dimensions of the sealing resin 21.
  • a gate 30 for press-fitting resin is formed at one end of the cavity 29, at one end of the cavity 29, a gate 30 for press-fitting resin is formed.
  • This gate 30 is provided at the tip of a runner 31 that continues from a cull (not shown), and the runner 3 1 and the cavity 29 are connected by a gate 30.
  • an air vent 3 2 is formed at the other end of the cavity 29 to release the air in the cavity 29 to the outside.
  • the runner 3 1, gate 30, cavity 29, and air pent 3 2 form a sealed space by clamping the lower mold 2 6 and the upper mold 2 7.
  • a positioning jig 33 is prepared as shown in FIGS.
  • the positioning jig 3 3 is moved over the mating surface of the lower mold 26 after the modules 40, 60 are placed on the mating surface of the lower mold 26, and then the lower mold 2 Descent to overlap the 6 mating surface.
  • the positioning jig 33 is provided with positioning holes 34, 35 for positioning the modules 40, 60.
  • These positioning holes 3 4 and 3 5 are similar to the modules 40 and 60, and are approximately 0.2 mm larger than the outer shape of the modules 40 and 60. Further, the lower surface side of the positioning holes 3 4 and 3 5 is chamfered to form inclined surfaces 3 4 a and 3 5 a as shown in FIG.
  • the modules 4 ⁇ and 60 previously placed and placed are The position is corrected by the inclined surfaces 3 4 a and 3 5 a which become the guides, and enters the positioning holes 3 4 and 3 5.
  • the vacuum suction operation starts as shown in Fig. 13.
  • vacuum suction starts from the vacuum suction hole 28, and the modules 40 and 60 are fixed to the lower mold 26 by vacuum suction.
  • the positioning jig 33 is moved up, and then moved out from between the lower mold 26 and the upper mold 27. These movements of the positioning jig 33 are performed by a drive mechanism that moves the support arm 36 that supports the positioning jig 33 up and down and moves on a plane (not shown).
  • the module connection [S 1 0 7] positions and supplies the selected high-frequency power amplification module 40 and the antenna switch module 60 which are non-defective products on the mating surface of the lower mold 26 as shown in FIG. .
  • the positioning jig 33 moves and moves above the mating surface of the lower mold 26 and then descends to position the modules 40 and 60. Position it with the positioning holes 3 4 and 3 5 of the tool 3 3. Further, the vacuum suction operation is turned on, and the modules 40 and 60 are fixed to the mating surface of the lower mold 26 by vacuum suction through the vacuum suction holes 28. In this state, the positioning jig 33 rises and moves in the plane direction, and comes out of the space between the lower mold 26 and the upper mold 27.
  • the lower mold 2 6 and the upper mold 2 7 are clamped, and the resin 3 7 melted in the cavity 29 is press-fitted. That is, the resin heated by the cull and pressurized by the plunger melts, flows through the runner 31 and flows into the cavity 29 from the gate 30. At this time, modules 40 and 60 do not change their positions due to vacuum suction. The air inside the cavity 29 will escape through the air vent 32. After the resin 29 is filled in the entire area of the cavity 29, curing is performed for a predetermined time, and the resin 37 is cured to form a sealing resin 21. This transfer model Due to the ruling, the parts on the module boards 4 1 and 6 1 are covered with the resin 37 without any gaps. The modules 40 and 60 are integrated by the sealing resin 2 1. After curing or when the positions of modules 40 and 60 are not changed by resin 37, the vacuum suction operation is stopped.
  • the thickness of the resin covering the peripheral surface and the upper surface of the modules 40, 60 can be freely selected. Since the lower surfaces of the modules 40 and 60 are placed on the mating surface of the lower mold 26, and the lower surface of the sealing resin 21 is determined by the mating surface of the lower mold 26, the module The mounting surface on which the external electrode terminals P on the lower surfaces of 40 and 60 are mounted and the lower surface of the sealing resin 21 are located on the same plane.
  • the arrangement of the high-frequency power amplification module 40 and the antenna switch module 60 in the lower mold 26 shown in Fig. 13 on the mating surface is between module 40 and module 60.
  • a predetermined gap should be provided in the gap so that both external electrode terminals do not come into contact with each other and short-circuit defects will not occur.
  • it is important to pay attention so that the module substrates 4 1 and 6 1 of the high-frequency power amplification module 40 and the antenna switch module 60 are in contact with each other and do not crack.
  • characteristic evaluation [S 1 0 8] is performed.
  • the electrical characteristics are measured in a state where the external electrode terminals of the modules 40 and 60 are in contact with the contact terminals 56 provided on one surface of the characteristic evaluation board 55.
  • the product (hybrid integrated circuit device 2 0) determined to be defective by the characteristic evaluation is discarded.
  • the product determined to be non-defective (hybrid integrated circuit device 20) is accommodated in carrier tape 57 and wound around reel 58 as shown in FIG. [Packing: S 1 0 9].
  • the carrier tape 5 7 includes embossed tape 5 7 a having sprocket holes (not shown) on both sides at predetermined intervals and recesses 5 7 b for receiving products at predetermined intervals.
  • a cover tape 5 7 c which is attached to the embossed tape so as to cover the depression of the embossed tape.
  • the force bar tape 5 7 c has an adhesive applied to the surface to be bonded. Accordingly, the hybrid integrated circuit device 20 is accommodated in the carrier tape 57, wound around the reel 58, and shipped.
  • the hybrid integrated circuit device 20 unloads the carrier tape 5 7 from the reel 5 8, and then removes the cover tape 5 7 c from the emboss step 5 7 a so that it is in the recess 5 7 b.
  • the accommodated hybrid integrated circuit device 20 can be picked up and mounted on a mobile phone mounting board or the like. This mounting can be done easily with an automatic mounting machine.
  • the hybrid integrated circuit device has the following effects.
  • Multi-layer wiring board (ceramic board) 5 3 and 73
  • the switch module 60) is connected with a sealing resin (connector) 21 formed by molding to form a hybrid integrated circuit device 20, so a hybrid integrated circuit that integrates modules with different external dimensions.
  • a circuit device can be manufactured.
  • a hybrid integrated circuit device is formed by connecting the first and second modules having components including semiconductor chips on the upper surface of the multilayer wiring board with a sealing resin (connected body) formed by molding.
  • a high-frequency power amplification module 40 and an antenna switch module 60 on which components including a semiconductor chip are mounted on the upper surfaces of multilayer wiring boards (ceramic boards) 53, 73 are formed by molding.
  • Resin (Connected) 2 1 Connected and mixed Since the integrated integrated circuit device 20 is used, the thickness of the sealing resin 21 is covered with the above components (modules 40, 60) so that the minimum necessary thickness is obtained. 20 can be reduced in thickness, and as a result, the weight can be reduced.
  • the gap between the modules is set to the minimum necessary distance, and the sealing resin 2 covering the outer periphery of the module
  • a module 40, 60 on which components including semiconductor chips are mounted on the upper surface of a multilayer wiring board is connected with a sealing resin 21 formed by molding to produce a hybrid integrated circuit device 20 Therefore, the manufacturing is easy, and the manufacturing cost of the hybrid integrated circuit device can be reduced.
  • the selected modules 40, 60 are integrated, and then the characteristics of the hybrid integrated circuit device 20 in the integrated state are evaluated.
  • the mounting yield of the mounted hybrid integrated circuit device is improved and the mounting reliability is increased.
  • the hybrid integrated circuit device 20 Since the hybrid integrated circuit device 20 is accommodated in the carrier tape 57 and wound around the reel 58, it is shipped easily. In addition, the hybrid integrated circuit device 20 is mounted on the mounting board by unloading the carrier tape 5 7 from the reel 5 8 and removing the cover tape 5 7 c from the embossed tape 5 7 a. Can be easily picked up from the recess 5 7, making mounting easier.
  • the hybrid integrated circuit device 20 has a structure in which the high-frequency power amplification module 40 and the antenna switch module 60 are integrated, when mounted on a wireless communication device such as a mobile phone, Compared with the case where the high-frequency power amplification module 40 and the antenna switch module 60 are separately mounted on the mounting board 90, the number of mountings is reduced, and the assembly cost of the mobile phone can be reduced.
  • FIGS. 16 to 18 are diagrams relating to a hybrid integrated circuit device which is another embodiment (Embodiment 2) of the present invention.
  • Fig. 16 is a schematic plan view of a hybrid integrated circuit device
  • Fig. 17 (a) to (e) are diagrams showing a high-frequency power amplifier module (first module) incorporated in the hybrid integrated circuit device
  • Fig. 18 ( a) to (e) are diagrams showing an antenna switch module (second module) incorporated in a hybrid integrated circuit device.
  • a high frequency power amplification module 40 P and an antenna switch module 60 P having the same circuit configuration as those of the first embodiment are connected and integrated by a sealing resin 21 to form a hybrid integrated circuit device 20 P.
  • the difference is that the module substrates 4 1 and 6 1 with metal caps 4 0 j and 6 0 j It is attached. That is, it is a commercially available module. Therefore, the explanation of the function of the external electrode terminal and the explanation of the circuit configuration are omitted.
  • the hybrid integrated circuit device 20P of the second embodiment is also mounted on the mounting board of the mobile phone.
  • the high-frequency power amplification module 40 P and the antenna switch module 60 P integrated in the second embodiment are the modules 40, after the substrate division [S 1 0 6] in the manufacture of the hybrid integrated circuit device of the first embodiment. It is a cap-sealed component in which metal caps 40 j and 60 j are attached to 60 (module boards 4 1 and 6 1) (see the flow chart in FIG. 10).
  • the high frequency power amplification module 40P with the caps 40j, 60j attached has the structure shown in Figs. 17 (a) to (e), and the antenna switch module 60P is shown in Fig. 18 (a ) To (e).
  • FIGS. 17 and 18, (a) is a front view, (b) is a plan view, (c) is a side view, (d) is a schematic plan view transparently showing an electrode pattern on the bottom surface, (e ) Is a partial cross-sectional view showing a locked state of the module substrates 4 1 and 61 and the caps 40 j and 60 j.
  • the modules 40 0 and 60 obtained by dividing the substrate, in other words, the metal caps 40 j and 6 with respect to the module substrates 4 1 and 6 1.
  • 0 Install j That is, as shown in FIGS. 17 (d) and 18 (d), depressions 49, 69 are formed in the center of each side of the modular boards 41, 61, and As shown in Fig. 17 (e) and Fig. 18 (e), the recesses 4 9 and 6 9 have protrusions formed on the upper edge to form locking portions 4 1 m and 6 1 m. ing. Further, locking portions 40 h and 60 h that are locked (hooked) to the locking portions 41 m and 61 m are formed. The locking portions 40 h and 60 h are formed by pressing the protruding pieces 40 g and 60 g partially extending from the caps 40 j and 60 j with a press machine. It can be formed by molding so as to be partially punched.
  • the caps 40 P and 60 P thus formed are integrated with a sealing resin 21 formed by transfer molding as in the first embodiment.
  • the sealing resin 21 constitutes a coupling body.
  • the hybrid integrated circuit device 20 P of the second embodiment also has many effects that the first embodiment has.
  • the thickness of the hybrid integrated circuit device 20 P where the caps 40 P and 60 P exist is increased, but the thickness is increased by about 0.2 mm compared to the hybrid integrated circuit device 20 of the first embodiment. Therefore, the hybrid integrated circuit device 20 P can be reduced in thickness and size.
  • each module is covered with a metal cap, so this metal cap is connected to the ground wiring (ground wiring) of the mounting board when mounting the hybrid integrated circuit device 20 P on the mounting board.
  • the metal cap plays a role of electromagnetic shielding effect.
  • a plurality of existing parts can be integrated.
  • FIGS. 19 to 24 are diagrams relating to a hybrid integrated circuit device which is another embodiment (Embodiment 3) of the present invention.
  • the third embodiment is an example of a hybrid integrated circuit device in which two modules (first and second modules) are integrated by a cap.
  • the third embodiment is also an example in which the high-frequency power amplification module 40 and the antenna switch module 60 manufactured in the first embodiment are integrated.
  • FIGS. 19 to 21 are views showing the appearance of the hybrid integrated circuit device 20 Q according to the third embodiment.
  • FIG. 22 is a high-frequency power amplification module 40 before being connected by the cap 75 and the antenna switch.
  • Fig. 23 is a plan view of the module 60
  • Fig. 23 is a diagram showing the structure of the cap 75
  • Fig. 24 is a diagram showing the hybrid integrated circuit device 20Q mounted on the mounting board 90 of the mobile phone.
  • the module substrates 4 1 and 61 of the modules 40 and 60 have a substantially square shape, but the central portion of each side has a structure having depressions 4 9 and 6 9 inside.
  • the cap 75 has a box structure with an open bottom. That is, the cap 75 has a rectangular flat portion 75 a covering the modules 40 and 60 aligned with a gap, and protrudes downward by a certain length from the periphery of the flat portion 75 a. Side face 7 5 b and the side face bracket 7
  • 5 b has a locking portion 75 c made of a claw piece inserted into the recesses 4 9 and 69 of the modules 40 and 60.
  • FIG. 1 When these modules 40 and 60 are covered with caps 7 5 from above, the locking portions 7 5 c projecting from the lower ends of the caps 75 are the corresponding recesses 4 of the modules 40 and 60. 9, 6 Inserted in 9. Since the pair of locking portions 75 c facing each other elastically sandwich the module boards 4 1 and 6 1, the cap 75 is fixed to the module boards 4 1 and 61. As a result, even if the hybrid integrated circuit device 20 Q is handled with either the cap 75 part, the module 40 part, or the module 60 part, the cap 75 cannot be detached from the modules 40, 60. Absent.
  • the cap 75 is in a state where the locking portion 75 c is inserted into the recesses 4 9 and 6 9 which are the locking portions of the module boards 4 1 and 6 1 of the modules 40 and 60, Modules 40 and 60 can be removed from cap 75 at any time, as long as they are not glued together.
  • the locking portion 75c may be connected to the recesses 49, 69, which are the locking portions, with a conductive or insulating adhesive.
  • FIG. 21 is an enlarged perspective plan view showing the external electrode terminal pattern on the bottom surface of the hybrid integrated circuit device 20 Q, which is the same as the hybrid integrated circuit device 20 of the first embodiment. It is like.
  • the outer periphery of the cap 75 is located inside the outer periphery of the modules 40 and 60. Therefore, a small hybrid integrated circuit device 20 Q can be provided.
  • the hybrid integrated circuit device 20 Q according to the third embodiment is smaller than the hybrid integrated circuit device 20 according to the first embodiment.
  • the cap 75 is made of metal, the cap plays a role of an electromagnetic shielding effect as in the second embodiment. In this case, however, the cap must be shaped (structure) so that it does not touch or approach any wiring other than the ground wiring.
  • the cap 75 may be formed of plastic. If the cap 75 is formed of conductive plastic, the electromagnetic shielding effect can be obtained in the same manner as the metal cap. When the cap is formed of insulating plastic, there is no problem even if it comes into contact with the components mounted on the module boards 4 1 and 61. Therefore, the cap 75 can be made thinner, and the hybrid integrated circuit device 20 Q Can be made thinner. Even in the case of a metal cap, if an insulating film is formed on the inner surface, the contact with the mounted component does not affect the characteristics, so that the thickness can be reduced. .
  • the module 40 and the module 60 have a gap between them, so they do not come into contact with each other when the hybrid integrated circuit device 20 Q is handled. Due to the impact, cracks and the like are not generated in the module substrates 4 1 and 61, and defects such as disconnection of the wiring do not occur.
  • FIG. 24 shows a state in which the hybrid integrated circuit device 20 Q is mounted on the mounting board 90 of the mobile phone. That is, an external electrode terminal (not shown) of the high-frequency power amplification module 40 is connected to the land 9 1 via a conductive bonding material (not shown), and the hybrid integrated circuit device 20 Q is mounted by this connection.
  • Mod — Module board 4 1 of module 40, 60 has a gap d of module board 61, the dimension of dimension d is larger than the thickness t of module board 41, 61, and the direction of rotation is such that it can be removed from cap 75 The module substrate 4 1 and the module substrate 61 do not come into contact with each other even if they move.
  • predetermined external electrode terminals of the high-frequency power amplification module 40 and the antenna switch module 60 are connected to the land 9 Electrically connected via 1.
  • the hybrid integrated circuit device 20 Q of the third embodiment also has many effects that the first embodiment has.
  • FIGS. 25 to 27 are diagrams relating to a method of manufacturing a hybrid integrated circuit device according to another embodiment (Embodiment 4) of the present invention.
  • Fig. 25 is a flowchart showing the manufacturing state of the hybrid integrated circuit device
  • Fig. 26 is a partially enlarged sectional view showing the cap and substrate being locked
  • Fig. 27 shows the hybrid integrated circuit device housed in the carrier tape. It is a typical expanded sectional view.
  • the fourth embodiment is an example of manufacturing a hybrid integrated circuit device 20 R by integrating a plurality of modules, and is an example in which two modules (first and second modules) are integrated.
  • the module may be a high frequency power amplification module and an antenna switch module as in the first embodiment, or may be another module.
  • the mounted parts are semiconductor chips and chip parts (chip resistors, chip capacitors, chip inductors, etc.). The figure is also schematic.
  • the fourth embodiment is substantially the same process as the first embodiment, and only a part thereof is slightly different. Therefore, the description of the overlapping part is omitted or briefly described. In some processes, the drawings are omitted.
  • the hybrid integrated circuit device 2 OR is equipped with a board [S 2 0 1], solder printing [S 2 0 2], component mounting [S 2 0 3], and wire bonding.
  • substrates 1 0 0 a and 1 1 1 0 a for manufacturing the A ⁇ B modules 100 and 110 are prepared.
  • This substrate 1 0 0 a, 1 1 0 a is a matrix of product forming parts 1 0 0 b, 1 1 0 b having wiring patterns corresponding to the A ⁇ B modules 1 0 0, 1 1 0
  • the substrates 1 0 0 a and 1 1 0 a are cut vertically and horizontally in the substrate dividing process, and the single product forming portions 1 0 0 b and 1 1 0 b become A ⁇ B modules 1 0 0 and 1 1 0, respectively.
  • solder 100 0 c and 1 1 0 c are printed on the top surface of the product forming parts 1 00 b and 1 10 0 b of the substrates 100 a and 1 10 a. Then, a predetermined pattern (semiconductor chip 1 2 0, chip part 1 2 1) is mounted using the solder in the subsequent component mounting [S 2 0 3] step.
  • the part including the semiconductor chip 1 2 0 and the wire 1 2 2 is coated with an insulating resin 1 2 3.
  • the resin 1 2 3 is baked and cured. To do.
  • substrates 1 0 0 a and 1 1 0 a are Cut horizontally to make module substrates 100 d, 1 1 0 d, and manufacture multiple modules 1 00, 1 1 0.
  • these ⁇ ⁇ ⁇ modules 1 0 0 and 1 1 0 are selected (characteristic selection).
  • the A ⁇ B modules 1 0 0, 1 1 0 are arranged as shown in Fig. 25 through a predetermined gap, and then the A ⁇ B modules 1 0 0, Attach a metal cap 7 5 r to 1 1 0.
  • FIG. 26 is a partially enlarged sectional view showing a state where the cap 75 r and the module substrate 100 d are locked.
  • This locked state has a structure similar to FIGS. 17 (e) and 18 (e) in the second embodiment.
  • the locking portion 10 0 m which protrudes inside the protruding portion 10 0 g of the cap 75 r is attached to the protruding locking portion 10 0 m provided in the recessed portion of the module substrate 100 d.
  • An example is shown in which the cap 75 r is attached to the module substrate 100 d by hooking. The same holds true for the cap 7 5 r to the module substrate 110 d.
  • the characteristic evaluation [S 2 0 8] is performed in the same manner as in FIG. 10 in the first embodiment.
  • the product determined to be non-defective (hybrid integrated circuit device 2 OR) is accommodated in carrier tape 5 7, wound around reel 5 8 and taped as shown in the lowermost diagram in FIG. [S 2 0 9].
  • the carrier tape 5 7 is formed with an embossed tape 5 7 a having sprocket holes (not shown) on both sides at predetermined intervals and recesses 5 7 b for receiving products at predetermined intervals.
  • an adhesive cover tape 5 7c which is attached to the embossed tape so as to cover the depression of the embossed tape. Therefore, the hybrid integrated circuit device 2 0 R is the carrier tape 5 7 And is wound around reels 5 and shipped.
  • a thin, small, and light hybrid integrated circuit device 20 R can be manufactured.
  • FIG. 28 to FIG. 3 are diagrams relating to a method of manufacturing a hybrid integrated circuit device according to another embodiment (Embodiment 5) of the present invention, and FIG. 28 is a flowchart showing each manufacturing process of the hybrid integrated circuit device.
  • Figures 29 (a) and (b) are schematic plan views showing a part of a substrate for manufacturing two modules, and Figure 30 is a schematic plan view showing an integrated structure of two modules. It is.
  • the fifth embodiment is an example of manufacturing a hybrid integrated circuit device 20 S by integrating a plurality of modules, and is an example in which two modules (first and second modules) are integrated.
  • the module may be a high-frequency power amplification module and an antenna switch module as in the first embodiment, or may be another module.
  • Mounted parts are semiconductor chips and chip parts (chip resistors, chip capacitors, chip inductors, etc.). The figure is also schematic.
  • two modules (first and second modules) sealed with a metal cap are arranged in parallel, and the caps are joined to each other with a joining material using a projecting piece provided on the cap.
  • This is an example of a hybrid integrated circuit device integrated together. Since many steps of the fifth embodiment are the same as many steps of the fourth embodiment, the description of overlapping parts will be omitted or briefly described. In some processes, drawings are omitted.
  • the hybrid integrated circuit device 2 OS prepares the board [S 3 0 1], solder printing [S 3 0 2], component mounting [S 3 0 3], wire bonding [WZB : S 3 0 4], resin coating (S 3 0 5), base Board separation and selection [S 3 0 6], cap sealing [S 3 0 7], module connection [S 3 0 8], characteristic evaluation [S 3 0 9], taping [S 3 1 0] Manufactured.
  • substrates 1 3 0 a and 1 4 0 a for manufacturing C′D modules 1 3 0 and 1 4 0 are prepared.
  • the substrates 1 3 0 a and 1 4 0 a are connected to the product forming sections 1 3 0 b and 1 4 0 b having wiring patterns corresponding to the C′D modules 1 3 0 and 1 4 0.
  • This is a multilayer wiring board made of ceramics arranged in a shape. In FIG. 28, only a single product forming part is shown from solder printing [S 3 0 2] to resin application [S 3 0 5].
  • FIGS. 29 (a) and (b) are schematic plan views showing a part of the substrates 1 3 0 a and 1 4 0 a.
  • the two-dot chain line is the dividing line, and the parts surrounded by the two-dot chain line are the product forming parts 1 3 0 b and 1 4 0 b.
  • Long holes 1 3 0 e and 1 40 e extending along the long sides are provided in the middle part of the long sides of the product forming portions 1 3 O b and 1 4 0 b.
  • the dividing line extends so as to penetrate through the centers of the long holes 1 30 e and 140 e. Therefore, it appears as a depression at the center of the long side of the module substrates 13 0 d and 1 4 0 d (see FIG. 28) formed by dividing the substrate.
  • the long holes 1 30 e and 1 40 e are wide at the lower part and narrow at the upper part, the step part between the lower part and the upper part becomes a locking part (hook part). The locking portions of the caps 13 2 and 14 2 are locked (hooked) on the locking portion.
  • Figures 29 (a) and (b) show the caps 1 3 2 and 1 4 2 attached to the product forming parts 1 3 0 b and 1 4 0 b of the boards 1 3 0 a and 1 4 0 a in a dashed line. It is shown.
  • One end of the short side of this cap 1 3 2, 1 4 2 is thin linearly
  • the protruding pieces 1 3 2 a and 1 4 2 a protrude.
  • the projecting pieces 1 3 2 a and 1 4 2 a are finally joined to the short side where the projecting pieces 1 3 2 a and 1 4 2 a of the cap 1 3 2 and 1 4 2 are not provided. It becomes connected with the material.
  • dividing grooves made up of V-grooves may be provided on one or both sides along the dividing line as necessary so that the substrates 13 30 a and 140 a can be divided accurately and easily.
  • solder 1 3 0 c and 1 4 0 c are screened on the top of the product forming parts 1 3 0 b and 1 4 0 b of the board 1 3 0 a and 1 4 0 a.
  • a predetermined pattern is printed by a single printing method, and then a predetermined part (semiconductor chip 1 2 0, chip part 1 2 1) is mounted using the solder in the subsequent component mounting [S 3 0 3] process .
  • Wire bonding [W / B: S 2 0 4]
  • the electrode of the semiconductor chip 1 20 and the wiring layer on the upper surface of the product formation part 1 3 0 b, 1 4 0 b are connected by a conductive wire 1 2 2 To do.
  • the insulating chip 1 2 3 is applied to cover the portion including the semiconductor chip 1 20 and the wire 1 2 2.
  • the resin 1 2 3 is baked and cured. To do.
  • the substrates 1 3 0 a and 1 4 0 a are cut along a dividing line to perform characteristic selection (characteristic evaluation).
  • caps 1 3 2 and 1 4 2 are attached to the module substrates 1 3 0 d and 1 4 0 d, which were judged to be non-defective by characteristic evaluation. Lock the caps 1 3 2 and 1 4 2 into the locks on the module boards 1 3 30 d and 1 40 d. Since this locked state is the same as in FIG. 26 in Embodiment 4, the description thereof is omitted.
  • Module connection [S 3 0 8] In the process, as shown in Fig. 30, the protruding piece 1 3 2 a of C module 1 3 2 a is connected to the cap of D module 1 4 0 1 4 2 Projection piece 1 42 A is overlapped on the side of the short side where a is not provided, and D module 140 projection piece 1 42 a is provided with cap C module 1 3 0 cap 1 3 2 projection piece 1 3 2 a It is piled on the side of the short side that is not, and it is joined with the joining material 1 3 5 accordingly.
  • the bonding material 1 3 5 is, for example, solder.
  • the module substrates 1 30 d and 140 d are predetermined so that the module substrates 1 30 d and 1 40 d do not come into contact with each other (contact). Release so that there is a gap.
  • the characteristic evaluation [S 3 0 9] is performed as in the fourth embodiment.
  • hybrid integrated circuit device 2 OS the product determined to be non-defective (hybrid integrated circuit device 2 OS) is housed in carrier tape 5 7 and wound around reel 5 8 as shown in the lowermost figure in FIG. 28. [S 3 1 0]. Since the accommodation state of the hybrid integrated circuit device 20 S accommodated in the carrier tape 57 is the same as that shown in FIG. 27 in the case of the fourth embodiment, detailed description thereof is omitted.
  • a metal cap is used as a cap, but a plastic cap may be used.
  • it may be made of conductive plastic or insulating plastic.
  • the bonding material is a resin bonding material, and both modules are integrated. Caps made of metal or conductive plastic can be electromagnetically shielded, enabling stable module operation.
  • a thin, small, and light hybrid integrated circuit device 20 S can be manufactured.
  • FIG. 31 is a perspective plan view of a hybrid integrated circuit device in which a high frequency power amplifier module and a monolithic IC, which is another embodiment of the present invention (embodiment 6), are joined by a sealing resin, and FIG. It is a typical sectional view which meets an A_A line.
  • Embodiment 6 is an example of a hybrid integrated circuit device 20T in which a high-frequency power amplification module and a monolithic IC are integrated with a sealing resin.
  • the high-frequency power amplification module is the high-frequency power amplification module 40 described in the first embodiment. Therefore, the description of the high frequency power amplification module 40 is omitted.
  • the monolithic IC 1 4 5 has a semiconductor chip 1 4 5 b mounted on the upper surface of a metal tab 1 4 5 a with an IC (integrated circuit device) built in, and the electrodes of the semiconductor chip 1 4 5 b 1 4 5 c and lead 1 4 5 d are connected by conductive carrier 1 4 5 e.
  • the semiconductor layer 14 45 a, the semiconductor chip 14 45 b, and the wire 14 45 e are covered with a sealing body 14 45 f made of an insulating resin.
  • the lead 1 45 d is exposed on the back surface (bottom surface) of the encapsulant 14 45 f, so that the external electrode terminal P is formed.
  • the manufacturing method in which the high-frequency power amplification module 40 and the monolithic IC 14 45 are transmolded and integrated with the sealing resin 21 is the same as that in the first embodiment, and thus the description thereof is omitted. Also in this example, the high frequency power amplifier module 40 and monolithic IC 14 45 are covered with the sealing resin 21 on the peripheral surface and top surface, and the external electrode terminals of the module 40 and monolithic IC 14 45 Each P is in an electrically independent state.
  • a thin, small, and light hybrid integrated circuit device 20 T can be manufactured.
  • Fig. 33 is a perspective plan view of a hybrid integrated circuit device in which a high-frequency power amplifier module and a monolithic IC, which is another embodiment (Embodiment 7) of the present invention, are coupled by cap, and Fig. 34 is a diagram of the monolithic IC and cap FIG. 5 is a schematic cross-sectional view showing a coupling portion.
  • the seventh embodiment is the same as the high-frequency power amplification module 40 described above.
  • This is an example of a hybrid integrated circuit device 20 U in which the monolithic IC 14 45 described in the sixth embodiment is integrated with the cap 75 5 r described in the fourth embodiment.
  • Fig. 3 4 shows how the cap 75 5 r and the monolithic IC 14 45 are locked.
  • the locking part 10 0 0 h that protrudes to the inside of the protruding piece 100 k of cap 75 r is caught by the locking part 10 m of the monolithic IC 14 5 m.
  • the locking portion 10 O m is formed by leads 1 4 5 d.
  • the fixing of the high frequency power amplification module 40 and the cap 75 r is the same.
  • the cap 7 5 r may be a metal cap or a plastic cap.
  • the plastic cap may be either conductive or insulating.
  • the high-frequency power amplification module 40 and the external electrode terminal P of the monolithic IC 14 45 are in an electrically independent state. Also in this example, the module substrate 4 1 and the monolithic IC 14 45 and the monolithic IC 14 45 are not contacted (abutted) and a crack is not generated as shown in Fig. 33. Release 1 4 5 so that there is a predetermined gap.
  • a thin, small, and light hybrid integrated circuit device 20 U can be manufactured.
  • FIG. 35 is a perspective plan view of a hybrid integrated circuit device in which a high-frequency power amplification module according to another embodiment of the present invention (Embodiment 8) and passive components are combined, and FIG. It is a typical sectional view in alignment.
  • the eighth embodiment is an example of the hybrid integrated circuit device 20 V in which the already described high-frequency power amplification module 40 and the passive component 150 having a built-in passive element are integrated with the sealing resin 21.
  • Passive component 1 5 0 is a chip component. In the case of the form 8, two passive components 1 5 0 are integrated with the high frequency power amplification module 4 0.
  • the passive component 15 50 has a structure in which passive elements (resistors, capacitors, inductors, etc.) are built in the sealed body 15 50 a.
  • the passive component 150 according to the eighth embodiment has a structure capable of being mounted on the surface by having electrodes 1550b at both ends of the sealing body 1550a. Therefore, as shown in FIG. 36, the external electrode terminal P of the high frequency power amplification module 40 and the passive component 150 is exposed on the lower surface side of the sealing resin 21.
  • the high-frequency power amplification module 40 and the external electrode terminal P of the passive component 150 are in an electrically independent state. Also in this example, the module substrate 4 1 and the passive component 1 50 are brought into contact (contact) and cracks are not generated in the module substrate 41, as shown in FIG. Passive components 1 5 0 apart so that there is a predetermined gap.
  • a thin, small, and light hybrid integrated circuit device 20 V can be manufactured.
  • FIG. 37 is a perspective plan view of a hybrid integrated circuit device in which a monolithic IC according to another embodiment (embodiment 9) of the present invention and a passive component are combined.
  • FIG. 38 is taken along the line CC in FIG. It is typical sectional drawing.
  • the ninth embodiment is an example of a hybrid integrated circuit device 20 W in which the monolithic IC 14 45 described above and two passive components 15 50 are integrated with a sealing resin 21.
  • the passive component 15 50 has a structure in which passive elements (resistors, capacitors, inductors, etc.) are built in the sealed body 15 50 a.
  • the passive component 1510 of the ninth embodiment has a structure capable of being mounted on the surface by having electrodes 1550b at both ends of the sealing body 1550a. Therefore, as shown in Figure 3-8. In other words, the monolithic IC 14 45 and the external electrode terminal P of the passive component 150 are exposed on the lower surface side of the sealing resin 21.
  • the monolithic IC 14 5 and the external electrode terminal P of the passive component 15 50 are in an electrically independent state. Also in this example, as shown in Fig. 37, the monolithic IC 14 45 and the passive component 150 are not in contact (contact) and cracks are generated in the monolithic IC 14 45. Separate the monolithic IC 1 4 5 and the passive component 1 5 0 so that they have a predetermined gap.
  • a thin, small, and light hybrid integrated circuit device 20 W can be manufactured.
  • FIG. 39 is a perspective plan view of a hybrid integrated circuit device in which a plurality of passive components according to another embodiment (Embodiment 10) of the present invention are combined.
  • the embodiment 10 is a hybrid integrated circuit device 20 X in which three passive components 15 50 are integrated with a sealing resin 21.
  • the passive component 15 50 has a structure in which passive elements (resistors, capacitors, inductors, etc.) are built in the sealed body 15 50 a.
  • the passive component 150 has an electrode 1550b at each end of the sealing body 1550a, and has a structure that can be surface mounted. Therefore, although not shown, the external electrode terminal P of the passive component 150 is exposed on the lower surface side of the sealing resin 21. The external electrode terminal P of each passive component 150 is in an independent state for each passive component.
  • Passive components with large outer dimensions shown in Fig. 39 are 15 0 X are inductors, and two passive components with smaller outer dimensions are capacitors and resistors.
  • FIG. 40 is a partially cut view of a hybrid integrated circuit device that combines a high-frequency power amplifier module according to another embodiment of the present invention (Embodiment 11) and a passive component module including a plurality of passive components.
  • FIG. 11 a high-frequency power amplifier module according to another embodiment of the present invention
  • FIG. 40 a passive component module including a plurality of passive components.
  • the present embodiment 11 includes the high-frequency power amplification module 40 described above and the passive component module 160 incorporating the plurality of passive components 150, as shown in FIG. 23 described in the embodiment 3. This is an example of the hybrid integrated circuit device 20 0 Y integrated in 75.
  • the passive component module 160 includes a multilayer wiring board 1 60 made of ceramic and a plurality of passive components 1 5 0 described above mounted on the upper surface of the multilayer wiring board 1 60 a.
  • the external electrode terminal P is exposed on the back surface of the 60 a, so that surface mounting is possible.
  • Passive component 1 5 0 has a structure in which passive elements (resistors, capacitors, inductors, etc.) are built in sealed body 1 5 0 a, and electrodes 1 5 0 a at both ends of sealed body 1 5 0 a. It has 0 b and is structured to be surface mountable.
  • the external electrode terminals P of the high-frequency power amplification module 40 and the passive component module 160 are in an electrically independent state.
  • the module board 4 1 and the multilayer wiring board 16 0 0a are in contact (contact), and a crack is not generated on the module board 41 and the multilayer wiring board 16 0a. As shown by 0, the module substrate 4 1 and the multilayer wiring substrate 1 60 0a are separated so as to have a predetermined gap.
  • a thin, small and light hybrid integrated circuit device 20 Y can be manufactured.
  • Figures 4 1 to 4 3 show another embodiment (Embodiment 1 2) of the present invention in which a high-frequency power amplification module and a monolithic IC are coupled with a sealing resin, and sealing is performed.
  • Fig. 41 is a schematic plan view of a hybrid integrated circuit device
  • Fig. 42 is a schematic cross-sectional view of the hybrid integrated circuit device
  • Fig. 43 is a diagram related to a hybrid integrated circuit device covered with a metal cap.
  • FIG. 5 is a schematic enlarged cross-sectional view showing a structure of a fitting portion between a sealing resin and a metal cap.
  • the present embodiment 12 is a hybrid integrated circuit device 20 Z having a structure in which the hybrid integrated circuit device 20 T of the sixth embodiment is covered with a cap 170.
  • the cap 17 0 has a structure that covers the upper surface and the peripheral surface of the sealing resin 21 that covers the high-frequency power amplification module 40 and the monolithic IC 14 45.
  • a protruding locking portion 1 7 Ob that elastically contacts the side surface of the sealing resin 2 1 is shown in FIG. In this way, two pieces are provided on each side, and the sealing resin 2 1 is elastically sandwiched between the locking portions 17 0 b provided on the opposite side walls 1 70 a. It is attached. Therefore, it can be easily removed as needed o
  • the cap 170 is made of a conductive material such as a metal or conductive plastic, and has an electromagnetic shielding effect.
  • the structure of the present embodiment 12 can be similarly applied to the hybrid integrated circuit device of each of the above-described embodiments integrated by the sealing resin 21.
  • the electromagnetic shielding effect can be obtained as in the present embodiment 12. it can.
  • a thin, small and light hybrid integrated circuit device 20 Y can be manufactured.
  • the connecting body may be a plate having one surface that is an adhesive surface and high mechanical strength.
  • various parts are attached to the adhesive surface. Each part is surface A mounting structure with the same thickness (height) is selected.
  • the present invention it is possible to easily integrate a plurality of parts made of different materials. For example, it is possible to manufacture a hybrid integrated circuit device in which components such as modules and ICs assembled on module boards made of different materials for a multilayer wiring board are integrated.
  • the number of modules, semiconductor chips, etc. connected by the connecting body is not limited to two, but may be three or more.
  • the wireless communication device such as a mobile phone, which is a field of use, which is the background of the invention made by the present inventor has been described, but the present invention is not limited to this, and a module of a component for another electronic device It can also be applied to
  • a small hybrid integrated circuit device in which a plurality of components are integrated can be provided.
  • a thin hybrid integrated circuit device in which a plurality of components are integrated can be provided.
  • a module that integrates as many parts as possible in an electronic device The number of components that can be mounted on the electronic device can be reduced, so that the manufacturing time of the electronic device can be reduced because the mounting time is shortened.
  • the hybrid integrated circuit device switches, for example, a high-frequency power amplification module (PAM) having an amplification system that performs amplification of two communication systems, and transmission and reception of the two communication systems.
  • PAM high-frequency power amplification module
  • ASWM integrated antenna switch module

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　複数の部品を一体化した薄型の混成集積回路装置である。混成集積回路装置は、配線を有する実装基板に下面の複数の外部電極端子を介して実装される第１及び第２のモジュールを含む混成集積回路装置であって、前記第１及び第２のモジュールの上面及び周面を被い両モジュールを連結して一体構造とする封止樹脂からなる連結体を有し、前記両モジュールの前記外部電極端子は各モジュールごとに電気的に独立している。前記第１及び第２のモジュールは下面に前記複数の外部電極端子を有する多層配線基板（セラミック基板）の上面に半導体チップを含む部品が電極の接続を含んで搭載されてモジュールを構成している。前記隣接する前記第１及び第２のモジュールの間には、両者が当接しないための隙間が存在している。前記第１及び第２のモジュールの多層配線基板の誘電体層の層数が異なっている。モジュールごとに外部電極端子は独立している。

Description

明 細 書 混成集積回路装置 技術分野
本発明は、 複数のモジュール等を連結体で一体化した混成集積回路装 置、 前記混成集積回路装置を組み込んだ電子装置及びそれらの製造方法 に係わり、例えば、携帯電話機等の無線通信機（電子装置）に組み込む、 高周波電力増幅モジュールやアンテナスィ ッチモジュールを一体化した 混成集積回路装置の製造技術に適用して有効な技術に関する。 背景技術
自動車電話， 携帯電話機等の無線通信機 （電子装置） の送信機の送信 側出力段には、 M O S F E T (Metal Oxide Semiconductor Field Effect Transistor) や G a A s — M E S (Metal Semiconductor) F E T等を 多段に組み込んだ増幅器やアンテナスィ ッチ等が組み込まれている。
高周波電力増幅モジュール及び無線通信機（移動通信機）については、 例えば、 米国特許第 2 0 0 1 Z4 3 1 3 0 A 1号 〔特閧 2 0 0 2— 4 3 8 1 3号公報〕、特開 2 0 0 0— 2 0 9 0 3 8号公報及び特開 2 0 0 2 - 1 1 1 4 1 5号公報に記載されている。 米国特許第 2 0 0 1 / 4 3 1 3 O A 1号には、 高周波回路モジュール （高周波電力増幅器） や無線通信 機が開示されている。
また、 特開 2 0 0 1— 2 8 4 5 2 0号公報には、 半導体装置の高密度 化 ，高集積化 ·高速動作化などに伴って発生するところの、 配線長が大 きいことに起因する信号遅延の低減要求とバーンィンなどの各種テス ト およびリペア （修復） の容易性要求との間にみられる トレードオフ （二 律背反） の問題を解消するための技術が開示されている。 即ち、 この文 献には、 二つの半導体装置 （マルチチップモジュール） をマザ一ボード へ実装する際、 モジュール間の配線長を短くすること、 及びモジュール 単体としてテス トを可能にするために、 次の工程が開示されている。
①二つのモジュール （例 C P Uと R A M ) パヅケ一ジ （セラミ ック基 板パッケージ） の入出力電極間を予めプリコート半田や導電性接着剤で 電気的接続する工程。
②上記二つのモジュールの位置関係を保持した状態で、 マザーボ一ド 上でリフローして実装する工程。
携帯電話機は、その携帯性から薄型 ·小形，軽量化が強く要求される。 このため、 携帯電話機に組み込む部品も更なる薄型 · 小形 ·軽量化が要 請されている。 この薄型 · 小形 ·軽量化の要求に対処すべく、 各回路部 分のモジュール化が図られている。
携帯電話機の実装基板 （例えば、 マザ一ボード） には、 各種のモジュ ール、 単一の半導体チップを封止体 （パッケージ） 内に組み込んだモノ リシックな集積回路装置、 抵抗ゃコンデンサ等の受動素子を封止体内に 組み込んだ受動部品等の部品が実装される。 実装基板に搭載する部品の 数が多くなればなる程、 実装不良の発生頻度が高くなる。 このため、 実 装不良率を低減するためには実装部品数の低減が望まれる。 この結果、 一つのモジュール （モジュール基板） により多くの回路部分を組み込む ことが望まれる。 また、 搭載部品数が多いと、 全部品の実装基板への実 装時間が長くなり、 携帯電話機の製造コス ト低減が妨げられることにな る。
一方、 モジュールにおいて、 回路構成によっては、 導体層 （配線層） の層数の少ない低廉なモジュール基板を使用するものと、 導体層 （配線 層） の層数の多い高価なモジュール基板を使用するものがある。 層数の 異なる回路構成部分を 1枚のモジュール基板に組み込む場合には、 層数 を多く必要とする回路構成にモジュール基板を合わせなければならなく なり、 モジュールの製造コス トの上昇を招く。
また、 材質が同一の多層配線基板の場合は、 製造コス トが高くなつて もモジュール化は可能であるが、 材質が異なるモジュール基板を使用す るものでは、 モジュール化はできなくなる。
本発明の目的は、 外形寸法が異なる複数の部品を簡便に一体化できる 技術を提供することにある。
本発明の他の目的は、 使用する多層配線基板の層.数が異なる複数の部 品を簡便に一体化できる技術を提供することにある。
本発明の他の目的は、 材質が異なる複数の部品を簡便に一体化できる 技術を提供することにある。
本発明の他の目的は、 複数の部品を一体化した小型の混成集積回路装 置を提供することにある。
本発明の他の目的は、 複数の部品を一体化した薄型の混成集積回路装 置を提供することにある。
本発明の他の目的は、 複数の部品を一体化した低廉な混成集積回路装 置を提供することにある。
本発明の他の目的は、 電子装置に組み込む部品をできるだけ多く一体 化したモジュールを提供し、 これにより実装部品数の低減によって実装 時間の短縮化を図り、 以して電子装置の製造コス 卜の低減を図ることに める。
本発明の前記ならびにそのほかの目的と新規な特徴は、 本明細書の記 述および添付図面からあきらかになるであろう。 発明の開示 本願において開示される発明のうち代表的なものの概要を簡単に説 明すれば、 下記のとおりである。
( 1 ) 本発明の混成集積回路装置は、 配線を有する実装基板に下面の 複数の外部電極端子を介して実装される第 1及び第 2のモジュールを含 む混成集積回路装置であって、 前記第 1及び第 2のモジュールの上面及 び周面を被い前記第 1及び第 2のモジュールを連結して一体構造とする 封止樹脂からなる連結体を有し、 前記第 1及び第 2のモジュールの前記 外部電極端子は各モジュールごとに電気的に独立していることを特徴と する。
前記第 1及び第 2のモジュールは下面に前記複数の外部電極端子を 有する多層配線基板 （セラミ ック基板） の上面に半導体チップを含む部 品が電極の接続を含んで搭載されてモジュールを構成している。 前記隣 接する前記第 1及び第 2のモジュールの間には、 両者が当接しないため の隙間が存在していることを特徴とする。
前記第 1及び第 2のモジュールの多層配線基板は、 誘電体層を複数積 み重ねて構成されるセラミ ック基板であり、 前記第 1のモジュールの前 記多層配線基板の誘電体層の層数と、 前記第 2のモジュールの前記多層 配線基板の誘電体層の層数が異なっている。 前記第 1のモジュールは高 周波電力増幅モジュールであり、 前記第 2のモジュールはアンテナスィ ツチモジュールである。 高周波電力増幅モジュールの多層配線基板の誘 電体層の層数はアンテナスィ ツチモジュールの多層配線基板の誘電体層 の層数よりも多くなつている。
混成集積回路装置は特性評価された後、 キヤリァテープに収容されて 出荷される。 混成集積回路装置はキヤ リアテープから取り出され、 携帯 電話機の実装基板等に実装される。
キヤリァテープに収容される前記構成の混成集積回路装置は、 W
( a ) 前記第 1及び第 2のモジュールを製造するための誘電体層の層 数の異なる配線基板 （多層配線基板） をそれそれ準備する工程と、
( b ) 前記一方の配線基板上に第 1のモジュール （高周波電力増幅モ ジュール） を構成する半導体チップを含む部品を電極の電気的接続を含 んで搭載するとともに、 前記他方の配線基板上に第 2のモジュール （ァ ンテナスィ ツチモジュール） を構成する半導体チップを含む部品を電極 の電気的接続を含んで搭載する工程と、
( c ) 前記両配線基板を分割して第 1及び第 2のモジュールを形成す る工程と、
( d ) 選ばれた前記第 1及び第 2のモジュールを所定の位置関係で並 ベて前記連結体で前記第 1及び第 2のモジュールを一体化する工程と、
( e ) 前記第 1及び第 2のモジュールを一体化した混成集積回路装置 の特性評価を行う工程と、
( f ) 前記特性評価で良品と判定された混成集積回路装置を出荷用の リールに巻き付けるキヤリァテープに収容する工程とによって製造され る。
前記キヤ リァテープは、 両側にスプロケヅ トホールを所定間隔に有し かつ製品を収容する窪みを所定間隔に有するエンボステープと、 このェ ンボステープの窪みを被うように前記エンボステープに重ねて貼り付け られるカバーテ一プとからなり、 前記窪みに混成集積回路装置を収容し た後、 カバーテープを貼り付けて前記窪みを被い、 ついで出荷用のリ一 ルに巻き付けられる。
( 2 ) 前記手段 （ 1 ) の構成において、 前記第 1及び第 2のモジュ一 ルにおける前記多層配線基板の外周縁の内側に窪んだ縁部分を係止部と して用い、 この係止部に着脱自在に係止する係止部を有するキャップを 係止させて第 1及び第 2のモジュールの一体化を図る。 キヤヅプの外周 縁は第 1及び第 2のモジュールの外周縁の内側に位置する。
前記 （ 1 ) の手段によれば、 （ a ) 多層配線基板 （セラミ ック基板） の上面に半導体チップを含む部品を搭載した第 1及び第 2のモジュール を、 モールディ ングによって形成する封止樹脂 （連結体） で連結して混 成集積回路装置とすることから、 外形寸法が異なるモジュールを一体化 した混成集積回路装置を製造することができる。
( b ) 多層配線基板の上面に半導体チップを含む部品を搭載した第 1 及び第 2のモジュールを、モールディ ングによつて形成する封止樹脂（連 結体） で連結して混成集積回路装置にすることから、 封止樹脂の厚さを 前記部品を被うにして必要最小限の厚さとすることにより、 混成集積回 路装置の薄型化が図れ、 その結果として軽量化が図れる。
( c ) 第 1及び第 2のモジュールを封止樹脂からなる連結体で一体化 するため、 モジュール間の隙間を必要最小限の間隔とするとともに、 モ ジュールの外周を被う封止樹脂の厚さを必要最小限の厚さとすることに よって、 混成集積回路装置の小型化が図れ、 その結果として軽量化が図 れる。
( d ) 第 1及び第 2のモジュールを封止樹脂からなる連結体で一体化 するため、 多層配線基板の層数が異なるモジュールを一体化 （モジユー ル化） した混成集積回路装置を製造することができる。
( Θ ) 多層配線基板の上面に半導体チップを含む部品を搭載した第 1 及び第 2のモジュールを、 モールディ ングによつて形成する封止樹脂で 連結して混成集積回路装置を製造することから、 製造が容易であり、 混 成集積回路装置の製造コス トの低減が図れる。
( f ) 第 1及び第 2のモジュールのそれそれの外部電極端子はモジュ ール毎に電気的に独立する状態にあることから、 各モジュール毎の電気 的特性が得られることにより、 最適な特性の組合わせが得られ、 より特 性を向上させる効果がある。
( g ) 第 1及び第 2のモジュールの間には両者が当接しないための隙 間が存在していることから、 セラミ ツク基板同士の当接が発生しなくな り、 当接によってセラミ ヅク基板にクラックが発生しなくなり、 製品不 良が起きなくなる。 従って、 混成集積回路装置の実装不良が発生しなく なるとともに、 混成集積回路装置の安定動作が達成できる。
( h ) 選ばれた第 1及び第 2のモジュールを一体化し、 その後に行う 一体化状態での混成集積回路装置の特性評価、 さらには良品と判定した 混成集積回路装置の実装基板への実装によって、 実装した混成集積回路 装置の実装の歩留りが向上するとともに、 実装の信頼性が高くなる。
( i ) 混成集積回路装置は、 キヤリァテープに収容されてリ一ルに巻 き付けられて出荷されるため、 出荷作業が簡便になる。 また、 実装基板 への混成集積回路装置の実装作業も リールからキャ リアテープを解きだ し、 カバ一テープを外すことによって混成集積回路装置を容易にピック アップできるため、 実装作業も容易になる。
( j ) 混成集積回路装置は高周波電力増幅モジュールとアンテナスィ ツチモジュールが一体化された構造となっていることから、 携帯電話機 等の無線通信機に搭載した場合、 高周波電力増幅モジュールとアンテナ スィ ツチモジュールを別々に実装基板に搭載する場合に比較して実装回 数が減り、 携帯電話機の組立コス トの低減が可能になる。
前記 （ 2 ) の手段によれば、 前記手段 （ 1 ) の構成による効果に加え て、 （ a )キャップの外周縁が第 1及び第 2のモジュールの外周縁よりも 内側に位置していることから、 混成集積回路装置の小型が図れる。
( b ) キャップは第 1及び第 2のモジュールの多層配線基板に着脱自 在に取り付けられる構成になっていることから、 第 1及び第 2のモジュ ールのモジュール化も容易である。 図面の簡単な説明
図 1は本発明の一実施形態 （実施形態 1 ) である混成集積回路装置の 模式的正面図である。
図 2は前記混成集積回路装置の模式的平面図である。
図 3は前記混成集積回路装置の底面の外部電極端子パターンを透視 した平面図である。
図 4は前記混成集積回路装置に組み込まれる高周波電力増幅モジュ ールとアンテナスィ ツチモジュールの部品搭載状態を示す平面図である, 図 5は前記高周波電力増幅モジュールとアンテナスィ ッチモジユ ー ルの回路構成を示すブロック図である。
図 6は前記高周波電力増幅モジュールのモジユール基板の一部の断 面構造を示す模式図である。
図 7は前記アンテナスィ ッチモジュールのモジュール基板の一部の 断面構造を示す模式図である。
図 8は本実施形態 1の混成集積回路装置を組み込んだ携帯電話機の 機能を示す一部のプロック図である。
図 9は本実施形態 1の混成集積回路装置を携帯電話機の実装基板に 実装した状態を示す模式図である。
図 1 0は本実施形態 1の混成集積回路装置の製造方法を示すフロー チャートである。
図 1 1は本実施形態 1の混成集積回路装置の製造方法において、 トラ ンスファモ一ルディ ング装置の成形金型の下金型上に二つのモジュール を載置する状態を示す模式的断面図である。
図 1 2は前記下金型上の二つのモジュールの位置決めを行う位置決 め治具の一部を示す平面図である。
図 1 3は前記下金型上の二つのモジュールの位置決めと真空吸引に よる固定を行う状態を示す模式的断面図である。
図 1 4は前記成形金型の型締め状態において トランスファモールデ ィ ングを行う状態を示す模式的断面図である。
図 1 5は本実施形態 1の混成集積回路装置の製造方法において、 キヤ リァテープに収容された混成集積回路装置を示す模式的断面図である。 図 1 6は本発明の他の実施形態 （実施形態 2 ) である混成集積回路装 置の模式的平面図である。
図 1 7は本実施形態 2の混成集積回路装置に組み込む高周波電力増 幅モジュールを示す図である。
図 1 8は本実施形態 2の混成集積回路装置に組み込むアンテナスィ ツチモジュールを示す図である。
図 1 9は本発明の他の実施形態 （実施形態 3 ) である混成集積回路装 置の正面図である。
図 2 0は本実施形態 3の混成集積回路装置の平面図である。
図 2 1は本実施形態 3の混成集積回路装置における底面の外部電極 端子パターンを示す拡大透視平面図である。
図 2 2は本実施形態 3の混成集積回路装置においてキヤップを外し た高周波電力增幅モジュール及びアンテナスィッチモジュールを示す平 面図である。
図 2 3は一部を断面にした前記キヤヅプの図である。
図 2 4は本実施形態 3の混成集積回路装置の実装状態を示す模式図 である。
図 2 5は本発明の他の実施形態 （実施形態 4 ) である混成集積回路装 置の製造状態を示すフローチヤ一トである。
図 2 6は本実施形態 4の混成集積回路装置におけるキヤップと実装 基板との係止状態を示す一部拡大断面図である。 図 2 7 は本実施形態 4の混成集積回路装置の製造方法においてキヤ リアテープに収容された混成集積回路装置を示す模式的拡大断面図であ る。
図 2 8は本発明の他の実施形態 （実施形態 5 ) である混成集積回路装 置の製造各工程を示すフローチヤ一トである。
図 2 9 は本実施形態 5の混成集積回路装置の製造に用いる基板の一 部を示す模式的平面図である。
図 3 0は本実施形態 5である混成集積回路装置における二つのモジ ユールの一体化構造を示す模式的平面図である。
図 3 1は本発明の他の実施形態 （実施形態 6 ) である高周波電力増幅 モジュールとモノ リシック I Cを封止樹脂で結合した混成集積回路装置 の透視平面図である。
図 3 2は図 3 1の A— A線に沿う模式的断面図である。
図 3 3は本発明の他の実施形態 （実施形態 7 ) である高周波電力増幅 モジュールとモノ リシック I Cをキヤヅプで結合した混成集積回路装置 の透視平面図である。
図 3 4は本実施形態 7のモノ リシヅク I Cとキヤップの結合部分を 示す模式的断面図である。
図 3 5は本発明の他の実施形態 （実施形態 8 ) である高周波電力増幅 モジュールと受動部品を結合した混成集積回路装置の透視平面図である, 図 3 6は図 3 5の B—B線に沿う模式的断面図である。
図 3 7は本発明の他の実施形態 （実施形態 9 ) であるモノ リシック I Cと受動部品を結合した混成集積回路装置の透視平面図である。
図 3 8は図 3 7の C— C線に沿う模式的断面図である。
図 3 9は本発明の他の実施形態 （実施形態 1 0 ) である複数の受動部 品を結合した混成集積回路装置の透視平面図である。 図 4 0は本発明の他の実施形態 （実施形態 1 1 ) である高周波電力増 幅モジュールと複数の受動部品を搭載した受動部品モジュールを結合し た混成集積回路装置のキヤップを部分的に切り欠いた平面図である。
図 4 1は本発明の他の実施形態 （実施形態 1 2 ) である高周波電力増 幅モジュールとモノ リシック I Cを封止樹脂で結合し、 封止樹脂を金属 キヤップで被った混成集積回路装置の模式的平面図である。
図 4 2は本実施形態 1 2の混成集積回路装置の模式的断面図である。 図 4 3は本実施形態 1 2の混成集積回路装置における封止樹脂と金 属キヤップとの嵌合部分の構造を示す模式的拡大断面図である。 発明を実施するための最良な形態
以下、 図面を参照して本発明の実施の形態を詳細に説明する。 なお、 発明の実施の形態を説明するための全図において、 同一機能を有するも のは同一符号を付け、 その繰り返しの説明は省略する。
(実施形態 1 )
図 1乃至図 1 5は本発明の一実施形態 （実施形態 1 ) である混成集積 回路装置及びその製造方法に係わる図である。 図 1乃至図 3は混成集積 回路装置の外観を示す図、 図 4乃至図 7は構造を示す図、 図 8は携帯電 話機の一部の機能プロック図、 図 9は混成集積回路装置の実装状態を示 す図、図 1 0乃至図 1 5は混成集積回路装置の製造方法を示す図である。
本発明は複数のモジュール等の部品を連結体で一体化する混成集積 回路装置に係わるものである。 本実施形態 1では、 特に限定はされない が、 二つのモジュール （第 1及び第 2のモジュール） を連結体で一体化 した混成集積回路装置の製造に本発明を適用した例について説明する。 本実施形態 1では、 例えば、 二つの通信系の増幅を行う増幅系を有する 高周波電力増幅モジュール （P A M ) と、 二つの通信系の送信及び受信 を切り換えることができるアンテナスイ ッチモジュール （A S W M ) を 連結体によつて一体化した混成集積回路装置に本発明を適用した例につ いて説明する。
通信系は、 例えば、 G S M ( Global System for Mobi l e Communication) 方式と、 P C N ( Personal Communication Network) 方式である。
本実施形態 1の混成集積回路装置 2 0は、 図 1及び図 2に示すように 偏平な矩形体の封止樹脂 2 1内に二つのモジュール 4 0， 6 0 (第 1及 ぴ第 2のモジュール） を封止した構造になっている。 モジュール 4 0， 6 0は上面と周面が前記封止樹脂 2 1で被われ、 下面は封止樹脂 2 1か ら露出している。 モジュール 4 0 , 6 0の下面には、 図 3に示すように 1から 1 5の符号及び Gで示すようにそれそれ複数の外部電極端子 P (以下単に外部電極端子を示す場合、 Pなる文字で示す） が設けられて いる o
二つのモジュール 4 0， 6 0は、 本実施形態 1では高周波電力増幅モ ジュール 4 0 と、 アンテナスイ ッチモジュール 6 0であり、 携帯電話機 等の無線通信機に組み込まれる部品である。 図 1及び図 2において、 モ ジュール 4 0 ， 6 0は、 いずれもモジュール基板 4 1 ， 6 1を示すもの であり、 モジュール基板 4 1 , 6 1の上面に搭載される部品は省略して める。
モジュール基板 4 1 , 6 1の配列方向に直交する幅方向のモジュール 基板 4 1 , 6 1の長さ （幅） は同じ長さになっている。 これは連結体と なる封止樹脂 2 1の場合は特に必要の条件ではないが、 後述する他の実 施形態による連結体となるキャップによってキャップとモジュール基板 のそれぞれの係止部を介しての係止による一体化の場合には好ましいこ とである。 以下、 他の実施形態において、 多層配線基板からなるモジュ ール基板を使用する部品相互の連結にあっては、 モジユール基板の幅及 び対面する一対の係止部間の寸法（モジュール基板の幅方向の寸法）は、 各部品において同じである。
しかし、 これも限定されるものではない。 即ち、 キャップに設ける係 止部の位置が各部品において異なる場合は、 モジュール基板に設ける係 止部の位置もキャップの係止部の位置に対応するため、 同じにはならな い。 後述する実施形態では、 この例を特に示してないが、 キャップによ つて複数の部品を一体化する例において、 各部品ごとに係止する位置を 違えることも可能である。
本実施形態 1の混成集積回路装置 2 0の寸法の一例を挙げるならば、 幅 1 0 mm， 長さ 2 0 mm， 高さ （厚さ） 2 mmである。 モジュール 4 0 , 6 0の側面を被う封止樹脂 2 1の厚さは 2 mmであり、 モジュール 4 0， 6 0の上面を被う封止樹脂 2 1の厚さは最も薄い部分で 0. 5 m mである。 本発明はこの寸法に限定されるものではなく、 使用するモジ ユール基板 4 1 , 6 1や搭載する部品によって変化するものである。
モジュール 4 0 , 6 0を構成するモジュール基板 4 1 , 6 1は、 多層 配線構造のセラミ ック基板 （多層配線基板） である。 図 6及び図 7に示 すように、 モジユール基板 4 1， 6 1は、 セラミ ックからなる誘電体板 (誘電体層） 4 1 a， 6 1 aを複数枚重ねて焼成したものである。 焼成 前の誘電体板 （誘電体層） はグリーンシートと呼称される。 誘電体層 4 1 a , 6 1 aの表裏面には配線 （配線層） 4 1 b， 6 l bが設けられて いるとともに、 誘電体層 4 1 a， 6 1 aの上下面に亘つて貫通する貫通 孔を有し、 かっこの貫通孔内には導体 4 1 c , 6 1 cが埋め込まれてい る。 そして、 誘電体層 4 1 a 5 6 1 aの表裏面の配線（配線層） 4 1 b , 6 1 bの所定箇所は導体 4 1 c， 6 1 cによって電気的に接続されてい る。
高周波電力増幅モジュール 4 0と、 アンテナスィ ツチモジュール 6 0 では、 図 6及び図 7に示すように、 誘電体層の層数、 換言するならば配 線層 4 l b , 6 l bの層数が異なる。 これは回路特性上の要請によるも のである。 図 6及び図 7は高周波電力増幅モジュール 4 0とアンテナス ィ ツチモジュール 6 0のモジュール基板 4 1 , 6 1の一部を示す模式的 拡大断面図である。
図 6に示す高周波電力増幅モジュール 4 0のモジュール基板 4 1は、 特に限定はされないが、 誘電体層 4 1 aが 5層になり、 配線層 4 1 bは 配線層 1〜配線層 6に示すように 6層になっている。 上層の 3層の誘電 体層 （誘電体板） 4 1 aは部分的に除去された状態で重ねられるため、 半導体チヅプを搭載するための窪み 4 1 f が形成される。 窪み 4 1 f の 底には配線層 4 1 bが設けられ、 この部分に半導体チップが接合材を介 して固定される。
図 7に示すアンテナスイ ッチモジュール 6 0のモジュール基板 6 1 は、 特に限定はされないが、 誘電体層 6 1 aが 1 1層になり、 配線層 6 1 bは配線層 1〜配線層 1 2に示すように 1 2層になっている。 図の右 側上層部分には、 一対の導体 6 1 cから体面する方向に交互に延在する 配線層 6 l bによって容量 6 2が形成されている。 この容量 6 2の容量 値を大きくするため、 誘電体層 （誘電体板） 6 1 aは、 前記モジュール 基板 4 1に比較して薄くなつている。 この結果、 基板内部に容量を形成 するため、 またモジュール基板 4 1の厚さに合わせるためには、 モジュ ール基板 6 1の層数は多くなる。
前述のように、 アンテナスィ ッチモジュール 6 0のモジュール基板 6 1では、 フィル夕の容量作製のため、 誘電体層 （誘電体板） 4 1 aの 1 層当たりの厚さを薄く し、 層数を増やす必要がある。 また、 高周波電力 増幅モジュール 4 0においては、 トランジスタを内蔵した半導体チップ が搭載される窪み 4 1 f の下には、 特に図示はしてないが、 放熱用のビ ァが設けられることから、 この部分への容量の集積はできない。 また、 高周波電力増幅モジュールに搭載される部品は、 高周波電力増幅モジュ ールのトランジスタとの整合に使用されており、 この点からも高周波電 力増幅モジュール 4 0用のモジュール基板 4 1への容量の内層化は不向 きである。 また、 整合用の配線については、 損失低減のため、 誘電体層 を薄くすることには制限がある。 これらのことから、 高周波電力増幅モ ジュールのモジュール基板 4 1における容量の内層化は不向きである。 従って、 高周波電力増幅モジュールとアンテナスィ ヅチモジュールは 別々の部品とされる。
モジュール基板 4 1 , 6 1の最下層の配線層によって、 図 3に示すよ うに複数の外部電極端子 Pが形成される。 図 3は混成集積回路装置 2 0 の底面の外部電極端子パターンを透視した平面図である。 本実施形態 1 においては、 連結体で連結される二つのモジュールは、 各モジュールご とに電気的に独立した状態にある。
本発明は、 二つのモジュールを連結体で物理的に連結させて一体化し た混成集積回路装置を製造することにある。 この場合、 モジュールは二 つとは限らず幾つでもよい。 従って、 この技術思想の展開により、 後述 する各実施形態で明らかとなるが、 モジユールとモノ リシックな I Cと の連結、 モジュールと受動部品との連結、 モノ リシックな I Cと受動部 品との連結、 複数の受動部品同士の連結等にも本発明は適用できる。
そして、 前述のような複数の部品の連結による混成集積回路装置にお いては、 一体化する部品同士の外部電極端子の電気的接続は一体化の段 階では行わず、 実装基板に実装して初めて所定の部品間の所定の外部電 極端子を電気的に接続するものである。
また、 モジュール 4 0 ， 6 0の下面の複数の外部電極端子 Pの実装基 板に実装される面は同一平面上に位置している。 これは二つのモジユー ルが確実に実装基板に実装させるために好ましいことである。 また、 こ れに限定されるわけではないが、 モジュール 40 , 6 0の下面の複数の 外部電極端子 Pの実装基板に実装される面と、 封止樹脂 2 1の裏面も同 一平面上に位置している。 これは、 混成集積回路装置 2 0の製造時、 ト ランスファモ一ルディ ング装置の成形金型の下型上に高周波電力増幅モ ジュール 40とアンテナスィ ツチモジュール 6 0を載置し、 この状態で 周面及び上面を封止樹脂で被って封止樹脂 2 1を形成することによる。 これにより、 モジュールの複数の外部電極端子 Pの実装される面も封止 樹脂 2 1の下面も同一平面上に位置するようになる。
なお、 後述する実施形態において、 本発明では連結体としてキャップ を使用するが、 このキャップによる連結においても連結される部品の下 面の複数の外部電極端子 Pの実装される面は同一平面上に位置するよう にして連結される。
図 3は混成集積回路装置 2 0の外部電極端子を透視した平面図であ る。 そして、 これら外部電極端子 Pの機能は図 4 (a), (b ) に示して ある。
図 3及び図 4 ( a)に示すように、高周波電力増幅モジュール 4 0 (モ ジュール基板 4 1 ) の周囲には外部電極端子番号として 1〜 8と G ( G ND ) なる符号を付してある。 図 4 ( a) に示すように、 1は入力端子 P i n 2、 2は制御端子 V ap c、 3は電源電位端子 V d d 2、 4は出 力端子 P o u t 2、 5は出力端子 P o ut 1、 6は電源電位端子 Vd d 1、 7はパワーコン トロール端子 V c t 1、 8は入力端子 P i n l、 G (GND) は基準電位端子である。 ここで、 各記号の末尾の数字は通信 系 （増幅系） の違いを示すものであり、 例えば、 末尾に数字 1が付いた 端子は P C N用の増幅器の端子であり、 末尾に数字 2が付いた端子は G S M用の増幅器の端子である。 高周波電力増幅モジュール 4 0は、 詳細には説明をしないが、 図 4 ( a )に示すように、モジュール基板 4 1上に 3個の半導体チヅ プ 4 3 , 4 4 ， 4 5 と、 符号は付けないが複数のチヅプ抵抗ゃチヅプコンデンサ が搭載されて形成されている。チヅプ抵抗ゃチップコンデンサは搭載（固 定）によって電極が配線層 4 1 bに接続される。一部しか表示しないが、 半導体チップ 4 3 ， 4 4 , 4 5の各電極は導電性のワイヤ 4 6を介して 配線層 4 1 bに接続される。
半導体チップ 4 3には、 P C N及び G S M用の増幅系の第 1増幅段と 第 2増幅段を構成する トランジスタ (電界効果トランジスタ ： F E T ) が組み込まれている。 半導体チップ 4 4には P C N用の第 3増幅段 （出 力段） のトランジスタが組み込まれ、 半導体チヅプ 4 5 には G S M用の 第 3増幅段 （出力段） のトランジスタが組み込まれている。
モジュール基板 4 1は略正方形になつているが、 各辺の中央部分は辺 に沿って一定長さ内側に窪み 4 9を有する構造になっている。 この窪み 4 9は連結体を構成するキヤップの係止部が係止 （嵌合） される係止部 となる。 この例は後述する。
図 5 ( a )ば高周波電力増幅モジュール 4 0の機能プロック図である。 高周波電力増幅モジュール 4 0 には、 二つのパワーアンプ （ P A ) 4 7 P , 4 7 Gと、 このパワーアンプ 4 7 P， 4 7 Gに所定のバイアス電位 を印加するバイアス回路 4 8が内蔵されている。
入力端子 P i n 1に入力した P C Nの送信信号は、 パワーコン トロー ル端子 V c t 1及び制御端子 V a p cから入力されてバイァス回路 4 8 に送り込まれる制御信号に基づいてパワーアンプ 4 7 Pにバイァス電位 を供給する。 この結果、 パワーアンプ 4 7 Pに入力された送信信号は前 記バィァス電位に対応して増幅され、 出力端子 P o u t 1に送られる。
同様に、 入力端子 P in 2に入力した G S Mの送信信号は、 パワーコ ン トロール端子 v c t 1及び制御端子 V a p eから入力されてバイアス回 路 4 8に送り込まれる制御信号に基づいてパワーアンプ 47 Gにバイァ ス電位を供給する。 この結果、 パワーアンプ 47 Gに入力された送信信 号は前記バイァス電位に対応して増幅され、 出力端子 P 0 u t 2に送ら れる。
また、 図 3及び図 4 ( b ) に示すように、 アンテナスイ ッチモジユー ル 6 0 (モジュール基板 6 1 ) の周囲には外部電極端子番号として 9〜 1 5と0 (GND) なる符号を付してある。 図 4 ( b ) に示すように、 9は送信信号入力端子 TX i n 2、 1 0は受信信号出力端子 RX o u t 2、 1 1はスィ ッチ切替え用端子 V c t 1 2、 1 2はアンテナ出力端子 A o u t、 1 3はスィ ッチ切替え用端子 V c t 1 1、 1 4は受信信号出 力端子: X o u t 1、 1 5は送信信号入力端子 TX i n l、 G (GND) は基準電位端子である。 ここで、 各記号の末尾の数字の違いは高周波電 力増幅モジュール 40と同様であり、 末尾に数字 1が付いた端子は P C N用のアンテナスィッチの端子であり、 末尾に数字 2が付いた端子は G SM用のアンテナスィ ツチの端子である。
アンテナスィ ツチモジュール 6 0は、 詳細には説明をしないが、 図 4 ( b ) に示すように、 モジュ一ル基板 6 1上に 4個のダイォード 6 3〜 6 6と、 符号は付けないが複数のチップ抵抗やチップコンデンサが搭載 されて構成されている。 チップ抵抗やチップコンデンサは搭載 （固定） によって電極が配線層に接続される。 またダイオードも両端に電極を有 する構造であることから、 電極部分の接続によってダイォードの接続と なる。
モジュール基板 6 1は略正方形になっているが、 各辺の中央部分は内 側に窪み 6 9を有する構造になっている。 この窪み 6 9は、 モジュール 基板 4 1の窪み 4 9と同様であり、 キヤヅプの係止部が係止 （嵌合） さ れる係止部となる。
これらの部品搭載によって、 図 5 ( b ) の機能ブロック図に示すよう にアンテナスィ ツチモジュールが形成される。 アンテナスイ ッチモジュ ールは、 アンテナ出力端子 A o u tに接続される分波器 70と、 この分 波器 7 0にそれそれ接続される a, b接点を有する 3端子のアンテナス イ ッチ 7 1 P, 7 1 Gと、 アンテナスイ ッチ 7 1 P, 7 1 Gの a接点と 送信信号入力端子 T X i n 1 , T X i n 2との間に接続されるフ ィル夕
7 2 P , 7 2 Gとを有する。 アンテナスイッチ 7 1 P, 7 1 Gの b接点 と受信信号出力端子 RX o u t l , R X o u t 2が接続され、 スイ ッチ 切替え用端子 V c t l l， V c t 1 2に入力された制御信号によってァ ンテナスィ ツチ 7 1 P, 7 1 Gの接点の切替えが行われる。
P CN通信では、 送信信号入力端子 TX i n 1に入力された送信信号 は、 アンテナスィ ッチ 7 1 Pの a接点及び分波器 70を通ってアンテナ 出力端子 A o u tに出力され、 アンテナ出力端子 Ao u tに入力された 受信信号は、 分波器 70及びアンテナスイ ッチ 7 1 Pの b接点を通って 受信信号出力端子 R X 0 XI t 1に出力される。
G S M通信では、 送信信号入力端子 T X i n 2に入力された送信信号 はアンテナスィ ヅチ 7 1 Gの a接点及び分波器 7 0を通ってアンテナ出 力端子 Ao u tに出力され、 アンテナ出力端子 A o u tに入力された受 信信号は分波器 7 0及びアンテナスィ ッチ 7 1 Gの b接点を通って受信 信号出力端子 RX o u t 2に出力される。
図 8は携帯電話機 （無線通信機） の機能構成を示す一部の示すブロッ ク図であり、 ベースバン ド （Base Band) 8 0からアンテナ （Antenna)
8 5までの部分を示す。 ベースバン ド 8 0には高周波信号処理装置 （R F signal processor) 8 1が接続される。 高周波信号処理装置 8 1と アンテナ 8 5との間には、送信系回路と受信系回路が設けられる。即ち、 本実施形態 1の混成集積回路装置 2 0の高周波電力増幅モジュール 4 0 が高周波信号処理装置 8 1に接続され、 アンテナスィ ッチモジュール 6 0がアンテナ 8 5に接続される。
混成集積回路装置 2 0を、 図 9に示すように、 携帯電話機の実装基板 9 0に接続することによって、 図 8に示すように、 混成集積回路装置 2 0の高周波電力増幅モジュール 4 0 とアンテナスィ ツチモジュール 6 0 の所定の外部電極端子同士が電気的に接続される。 前記ベースバン ド 8 0 , 高周波信号処理装置 8 1及び高周波電力増幅モジュール 4 0は、 中 央処理演算装置 8 2によって制御される。
図 9は携帯電話機の実装基板 9 0に混成集積回路装置 2 0が実装さ れた状態を示す模式図である。 混成集積回路装置 2 0の所定の外部電極 端子は、 実装基板 9 0の上面に設けられた配線の一部 （ラン ド 9 1 ) に 導電性の接合材 9 2によって電気的に接続される。
高周波信号処理装置 8 1から送り出される P C N用の送信信号は、 混 成集積回路装置 2 0の外部電極端子の 8番の端子に入力されパワーアン プ 4 7 Pに送り込まれる。 増幅された P C N用の送信信号は外部電極端 子の 5番を通り、 アンテナスイ ッチモジュール 6 0の外部電極端子の 1 5番に入り、 外部電極端子の 1 2番を通り、 アンテナ 8 5から電波とし て出力される。
高周波信号処理装置 8 1から送り出される G S M用の送信信号は、 外 部電極端子の 1番の端子に入力されパワーアンプ 4 7 Gに送り込まれる, 増幅された G S M用の送信信号は外部電極端子の 4番を通り、 アンテナ スィ ツチモジュール 6 0の外部電極端子の 9番に入り、 外部電極端子の 1 2番を通り、 アンテナ 8 5から電波として出力される。
パワーアンプ 4 7 P， 4 7 Gにおける増幅率は、 中央処理演算装置 8 2から高周波電力増幅モジュール 4 0の外部電極端子の 7番に送り込ま れる信号や、 図示しない自動出力制御回路 （AP C回路） から外部電極 端子の 2番に送り込まれる制御信号によって制御される。
高周波信号処理装置 8 1 と混成集積回路装置 2 0のアンテナスイ ツ チモジュール 6 0との間には、 低雑音増幅器 （LNA) 8 3 P , 8 3 G とフィル夕 （ソーフィル夕） 84 P, 84 Gが直列に接続されている。 フ ィル夕 8 4 Pはアンテナスィ ッチ 7 1； Pの b接点に接続され、 フ ィル 夕 84 Gはアンテナスイ ッチ 7 1 Gの b接点に接続されている。
ベースバンド 8 0と高周波信号処理装置 8 1 との間では I信号， Q信 号の授受が行われる。 従って、 携帯電話機における送信は、 中央処理演 算装置 82によって制御されるベースバン ド 8 0から I， Q信号が高周 波信号処理装置 8 1に送られることから始まり、 高周波電力増幅モジュ —ル 4 0及びアンテナスィ ツチモジュール 6 0を有する混成集積回路装 置 2 0で処理されてアンテナ 8 5から出力される。 携帯電話機における 受信は、 アンテナ 8 5で受信した電波は受信信号としてアンテナスィ ヅ チモジュール 6 0の分波器 70を通り、 フィル夕 84 P， 84 G， 低雑 音増幅器 8 3 P , 8 3 Gを通って高周波信号処理装置 8 1に入力される。 高周波信号処理装置 8 1では I , Q信号としてペースバンド 8 0に送り 込む。 これにより、 デユールバン ドでの通信が可能になる。
つぎに、 本実施形態 1の混成集積回路装置 2 0の製造について、 図 1 0乃至図 1 5を参照しながら説明する。 図 1 0は高周波電力増幅モジュ ール （PAM) と、 アンテナスィ ッチモジュール （ASWM) を一体化 して混成集積回路装置 2 0を製造する模式的工程断面図をも含むフロー チヤ一トである。
このフローチャートで示すように、 混成集積回路装置 2 0は、 基板準 備 〔S 1 0 1〕、 はんだ印刷 〔S 1 0 2〕、 部品搭載 〔S 1 03〕、 ワイヤ ボンディング 〔W/B ： S 1 04〕、 レジン塗布 〔S 1 0 5〕、 基板分割 〔 S 1 0 6〕、 モジュール連結 〔 S 1 0 7〕、 特性評価 〔 S 1 0 8〕、 テ一 ビング （梱包 ： S 1 0 9〕 の工程を経て製造される。 なお、 図 1 0はプ ロセス説明が主である。 このため、 図 1 0における各種部品の搭載の図 は模式的なものであり、 図 4 ( a ) , ( b ) を正確に表示するものではな い o
図 1 0における基板準備 〔 S 1 0 1〕 から基板分割 〔 S 1 0 6〕 にお ける左側の工程断面図は高周波電力増幅モジュール （ P A M ) の製造段 階を示し、 右側の工程断面図はアンテナスィ ツチモジュール（ A S W M ) の製造段階を示す。
基板準備工程 〔 S 1 0 1〕 では、 P A M及び A S W Mを形成するため の基板 5 3 , 7 3が用意される。 基板 5 3は高周波電力増幅モジュール 4 0を製造するためのセラミ ックからなる多層配線基板であって、 マ ト リ ックス状に製品形成部 5 3 aが形成されている。 基板 5 3は基板分割 工程で縦横に切断され、 単一の製品形成部 5 3 aがモジュール基板 4 1 になる。 このため、 製品形成部 5 3 aの各辺の中央部分には辺に沿って 一定長さ長孔 （図示せず） が設けられている。 基板分割の際、 分割線は この長孔の中心を貫く線になる。これは基板 7 3においても同様である。 はんだ印刷 〔 S 1 0 2〕 からレジン塗布 〔 S 1 0 5〕 では、 単一の製品 形成部 5 3 aのみを図示する。 基板 5 3は図 6に示す断面構造になる。
基板 7 3はアンテナスイ ッチモジュール 6 0を製造するためのセラ ミ ックからなる多層配線基板であって、 マ ト リ ックス状に製品形成部 7 3 aが形成されている。 基板 7 3は基板分割工程で縦横に切断され、 単 一の製品形成部 7 3 aがモジュール基板 6 1になる。 はんだ印刷 〔 S 1 0 2〕 からレジン塗布 〔 S 1 0 5〕 では、 単一の製品形成部 7 3 aのみ を図示する。 基板 7 3は図 7に示す断面構造になる。
はんだ印刷 〔 S 1 0 2〕 工程では、 基板 5 3， 7 3の製品形成部 5 3 a, 7 3 aの上面にはんだ 5 3 b , 7 3 bをスクリーン印刷法によって 所定パターンに印刷し、 その後の部品搭載 〔S 1 03〕 工程で所定の部 品を前記はんだを利用して搭載する。 はんだを利用した搭載では、 基板 5 3 , 7 3の所定箇所に部品を搭載した後、 はんだをリフローすること によって部品を搭載する。 チップ抵抗やチップコンデンサ等のチップ部 品では、 はんだによって電極が基板 5 3， 73の配線層 4 1 b， 6 1 b (図 6， 7参照） に接続される。 P AMの製造における部品搭載では、 窪み 4 1： f の底上に半導体チップ 4 3 , 4 5が搭載され、 他の部分にチ ヅプ部品が搭載された図になっている。
ワイヤボンディ ング 〔W/B ： S 1 04〕 工程では、 半導体チヅプ 4 3， 44 , 4 5の電極と製品形成部 5 3 aの上面の配線層 4 1 bを導電 性のワイヤ 4 6で接続する。 ASWMの製造工程では、 ダイオードも含 めてチップ部品であることからワイヤボンディ ングは行わない。
つぎに、 P AMの製造工程では、 半導体チップ 43， 44， 45及びヮ ィャ 4 6の部分等を絶縁性の樹脂 5 3 f で被う 〔S 1 0 5〕。
つぎに、 基板 5 3 , 7 3を製品形成部 5 3 a， 7 3 aごとに切断 （分 割） する 〔S 1 0 6〕。 そして、 良品のみ、 即ち測定検査、 選別によって 選ばれた高周波電力増幅モジュール 40及びアンテナスィ ヅチモジュ一 ル 6 0を封止樹脂 2 1で連結して一体化し、 混成集積回路装置 2 0を製 造する 〔モジュール連結 ： S 1 07〕。
このモジュール連結の一例を図 1 1乃至図 1 4を参照しながら説明 する。 図 1 1は本実施形態 1の混成集積回路装置の製造に用いる トラン スファモ一ルディ ング装置の成形金型 2 5を示す模式図である。 成形金 型 2 5は下金型 2 6と上金型 27とからなっている。 下金型 2 6の上面 の合わせ面は平坦になり、 高周波電力増幅モジュール 40及びアンテナ スィ ツチモジュール 60が載置される。この図及び以降の図においても、 モジュール 4 0 , 6 0はモジュール基板 4 1， 6 1のみ模式的に示し、 他の部品等は省略してある。
下金型 2 6のモジュール 4 0， 6 0が載置される領域には、 真空吸引 孔 2 8が複数設けられ、 載置されたモジュール 4 0 , 6 0を真空吸引に よつて下金型 2 6に強固に固定するようになっている。 上金型 2 7の下 面の合わせ面には封止樹脂 2 1を形成するためのキヤビティ 2 9が形成 されている。 キヤビティ 2 9の寸法は封止樹脂 2 1の外形寸法となる。
前記キヤビティ 2 9の一端には樹脂を圧入するためのゲ一ト 3 0が 形成されている。 このゲート 3 0は図示しないカルから続くランナー 3 1の先端に設けられ、 ランナー 3 1 とキヤビティ 2 9はゲート 3 0で繋 がる。 また、 キヤビティ 2 9の他端にはキヤビティ 2 9内の空気を外に 逃がすエア一ベン ト 3 2が形成されている。ランナー 3 1，ゲート 3 0， キヤビティ 2 9及びエア一ペン ト 3 2は、 下金型 2 6 と上金型 2 7との 型締めによつて密閉された空間を形成することになる。
本実施形態 1のトランスファモールディ ング装置では、 図 1 1及び図 1 2に示すように、 位置決め治具 3 3が用意されている。 この位置決め 治具 3 3は、 下金型 2 6の合わせ面上にモジュール 4 0 , 6 0が載置さ れた後、 下金型 2 6の合わせ面の上方に進み、 その後下金型 2 6の合わ せ面上に重なるように降下する。 位置決め治具 3 3には、 モジュール 4 0 , 6 0の位置決めを行う位置決め穴 3 4 , 3 5が設けられている。 こ の位置決め穴 3 4， 3 5はモジュール 4 0 , 6 0と相似形となり、 モジ ユール 4 0， 6 0の外形よりも 0 . 2 m m程度大きくなつている。また、 位置決め穴 3 4 , 3 5の下面側は、 図 1 1にも示すように面取りが施さ れて傾斜面 3 4 a , 3 5 aとなっている。対面する一対の傾斜面 3 4 a , 3 5 aによって拡閧したガイ ドが形成されることから、 位置決め治具 3 3が下降すると、 予め位置決め載置されたモジュール 4 ◦ , 6 0は、 ガ ィ ドとなる傾斜面 3 4 a , 3 5 aによってその位置を修正されながら位 置決め穴 3 4 , 3 5内に入る。この状態において、図 1 3に示すように、 真空吸引動作に入る。 この真空吸引動作によって真空吸引孔 2 8から真 空吸引が始まり、 モジュール 4 0 , 6 0は下金型 2 6に真空吸引固定さ れる。 真空吸引固定が行われると、 位置決め治具 3 3は上昇し、 その後 下金型 2 6 と上金型 2 7との間から外に移動する。 これら位置決め治具 3 3の動きは、 位置決め治具 3 3を支持する支持アーム 3 6を図示しな い昇降及び平面移動する駆動機構によって行う。
モジュール連結 〔 S 1 0 7〕 は、 良品である選ばれた高周波電力増幅 モジュール 4 0 とアンテナスイ ッチモジュール 6 0を、 図 1 1に示すよ うに下金型 2 6の合わせ面上に位置決め供給する。 供給後、 図示しない 入力パネルのボタン等を押すことによって、 位置決め治具 3 3が動作し て下金型 2 6の合わせ面の上方に進み、次いで降下してモジュール 4 0 , 6 0を位置決め治具 3 3の位置決め穴 3 4， 3 5で位置決めする。 さら に、 真空吸引動作がオンとなり、 モジュール 4 0 , 6 0は真空吸引孔 2 8での真空吸引によって下金型 2 6の合わせ面に固定される。 この状態 で位置決め治具 3 3は上昇し、 かつ平面方向に移動して下金型 2 6 と上 金型 2 7との間の空間から外れる。
つぎに、図 1 4に示すように、下金型 2 6 と上金型 2 7は型締めされ、 かつキヤビティ 2 9内に溶けた樹脂 3 7が圧入される。 即ち、 カルで加 熱されかつプランジャで加圧された樹脂は溶け、 ランナー 3 1を通り、 ゲート 3 0からキヤビティ 2 9内に流入する。 このとき、 モジュール 4 0， 6 0は真空吸引のため、 その位置を変えることはない。 キヤビティ 2 9内の空気はエア一ベン ト 3 2を通って外に抜ける。 キヤビティ 2 9 内全域に樹脂 3 7が充満された後、 所定時間キュア一が行われて樹脂 3 7は硬化し、 封止樹脂 2 1を形成することになる。 このトランスファモ 一ルディ ングによって、 モジュール基板 4 1 , 6 1上の部品等は隙間な く樹脂 3 7で被われることになる。 そして、 この封止樹脂 2 1 によって モジュール 4 0 , 6 0は一体化される。 キュア一後、 または樹脂 3 7に よってモジュール 4 0， 6 0の位置が変わらない状態になると真空吸引 動作は停止される。
なお、 キヤビティ 2 9の大きさを変更することによって、 モジュール 4 0 , 6 0の周面や上面を被う樹脂の厚さを自由に選択することができ る。 また、 モジュール 4 0 , 6 0の下面は下金型 2 6の合わせ面上に載 るため、 また封止樹脂 2 1の下面は下金型 2 6の合わせ面によって決定 されることから、 モジュール 4 0 , 6 0の下面の外部電極端子 Pの実装 される実装面及び封止樹脂 2 1の下面は同一平面上に位置することにな る。
この トランスファモ一ルディ ングに先立つ、 図 1 3に示す高周波電力 増幅モジュール 4 0 とアンテナスィ ツチモジュール 6 0の下金型 2 6の 合わせ面上での配置は、 モジュール 4 0 とモジュール 6 0間に所定の隙 間を設け、 両者の外部電極端子が接触したり、 ショート不良を起こさな い間隔にする。 また、 作業においても高周波電力増幅モジュール 4 0と アンテナスィツチモジュール 6 0のモジュール基板 4 1 , 6 1同士が当 接してクラックが入らないように注意を要することが重要である。
つぎに、 図 1 0に示すように、 特性評価 〔 S 1 0 8〕 が行われる。 こ の特性評価では、 特性評価ボード 5 5の一面に設けた各接触端子 5 6に モジュール 4 0 , 6 0の外部電極端子を接触させた状態で電気特性を測 定する。 特性評価によって不良と判定された製品 （混成集積回路装置 2 0 ) は廃棄される。
良品と判定された製品 （混成集積回路装置 2 0 ) は、 図 1 0に示すよ うに、 キャ リアテープ 5 7に収容され、 リール 5 8に巻き付けられてテ 一ビングされる 〔梱包： S 1 0 9〕。 キャリアテープ 5 7は、 図 1 5に示 すように、 両側にスプロケッ トホール （図示せず） を所定間隔に有しか つ製品を収容する窪み 5 7 bを所定間隔に有するエンボステープ 5 7 a と、 このエンボステープの窪みを被うように前記エンボステープに重ね て貼り付けられるカバーテープ 5 7 c とからなっている。 力バーテープ 5 7 cは貼り合わされる面に粘着材が塗布されている。 従って、 混成集 積回路装置 2 0は、 キャリアテープ 5 7に収容され、 リール 5 8に巻き 付けられて出荷される。 ユーザにおいては、 混成集積回路装置 2 0はリ —ル 5 8からキャリアテープ 5 7を解き出し、 さらにカバ一テープ 5 7 cをエンボステ一プ 5 7 aから剥がすことによって、 窪み 5 7 b内に収 容される混成集積回路装置 2 0をピックアツプして携帯電話機の実装基 板等に実装することができる。 この実装は自動実装機で容易に行うこと きができる。
本実施形態 1による混成集積回路装置は以下の効果を有する。
( 1 ) 多層配線基板 （セラミ ック基板） 5 3， 7 3の上面に半導体チ ヅプを含む部品を搭載した第 1のモジュール （高周波電力増幅モジユー ル 4 0 )及び第 2のモジュール（アンテナスィ ヅチモジュール 6 0 )を、 モールディ ングによって形成する封止樹脂 （連結体） 2 1で連結して混 成集積回路装置 2 0 とすることから、 外形寸法が異なるモジュールを一 体化した混成集積回路装置を製造することができる。
( 2 ) 多層配線基板の上面に半導体チップを含む部品を搭載した第 1 及び第 2のモジュールを、モールディ ングによって形成する封止樹脂（連 結体） で連結して混成集積回路装置にすることから、 多層配線基板 （セ ラミ ック基板） 5 3 , 7 3の上面に半導体チップを含む部品を搭載した 高周波電力増幅モジュール 4 0及びアンテナスィ ツチモジュール 6 0を、 モールディ ングによって形成する封止樹脂 （連結体） 2 1で連結して混 成集積回路装置 2 0とすることから、封止樹脂 2 1の厚さを前記部品（モ ジュール 4 0 , 6 0 )の被いにして必要最小限の厚さとすることにより、 混成集積回路装置 2 0の薄型化が図れ、その結果として軽量化が図れる。
( 3 ) モジュール 4 0 , 6 0を封止樹脂 2 1からなる連結体で一体化 するため、 モジュール間の隙間を必要最小限の間隔とするとともに、 モ ジュールの外周を被う封止樹脂 2 1の厚さを必要最小限の厚さとするこ とによって、 混成集積回路装置 2 0の小型化が図れ、 その結果として軽 量化が図れる。
( 4 ) モジュール 4 0 , 6 0を封止樹脂 2 1からなる連結体で一体化 するため、 多層配線基板の層数が異なるモジュールを一体化 （モジュ一 ル化） した混成集積回路装置 2 0を製造することができる。
( 5 ) 多層配線基板の上面に半導体チップを含む部品を搭載したモジ ユール 4 0 , 6 0を、 モールディ ングによつて形成する封止樹脂 2 1で 連結して混成集積回路装置 2 0を製造することから、製造が容易であり、 混成集積回路装置の製造コス トの低減が図れる。
( 6 ) モジュール 4 0 , 6 0のそれそれの外部電極端子はモジュール 毎に電気的に独立する状態にあることから、 それぞれの電気的特性が得 られることにより、 最適な特性の組み合わせが得られ、 より特性を向上 させる効果がある。
( 7 ) モジュール 4 0， 6 0の間には両者が当接しないための隙間が 存在していることから、 セラミ ツク基板同士の当接が発生しなくなり、 当接によってセラミ ック基板にクラックが発生しなくなり、 製品不良が 起きなくなる。 従って、 混成集積回路装置 2 0の実装不良が発生しなく なるとともに、 混成集積回路装置の安定動作が達成できる。
( 8 ) 選ばれたモジュール 4 0， 6 0を一体化し、 その後に行う一体 化状態での混成集積回路装置 2 0の特性評価、 さらには良品と判定した 混成集積回路装置 2 0の実装基板 9 0への実装によって、 実装した混成 集積回路装置の実装の歩留りが向上するとともに、 実装の信頼性が高く なる。
( 9 ) 混成集積回路装置 2 0は、 キヤ リァテープ 5 7に収容されてリ —ル 5 8に巻き付けられて出荷されるため、 出荷作業が簡便になる。 ま た、 実装基板への混成集積回路装置 2 0の実装作業も リール 5 8からキ ャリアテープ 5 7を解きだし、 エンボステープ 5 7 aからカバーテープ 5 7 cを外すことによって混成集積回路装置 2 0を容易に窪み 5 7わか らピックアップできるため、 実装作業も容易になる。
( 1 0 ) 混成集積回路装置 2 0は高周波電力増幅モジュール 4 0 とァ ンテナスィ ツチモジュール 6 0が一体化された構造となっていることか ら、 携帯電話機等の無線通信機に搭載した場合、 高周波電力増幅モジュ —ル 4 0 とアンテナスィ ツチモジュール 6 0を別々に実装基板 9 0に搭 載する場合に比較して実装回数が減り、 携帯電話機の組立コス トの低減 が可能になる。
(実施形態 2 )
図 1 6乃至図 1 8は本発明の他の実施形態 （実施形態 2 ) である混成 集積回路装置に係わる図である。 図 1 6は混成集積回路装置の模式的平 面図、 図 1 7 ( a ) 〜 （ e ) は混成集積回路装置に組み込む高周波電力 増幅モジュール （第 1のモジュール） を示す図、 図 1 8 ( a ) 〜 （ e ) は混成集積回路装置に組み込むアンテナスィ ツチモジュール （第 2のモ ジュール） を示す図である。
本実施形態 2は前記実施形態 1 と同じ回路構成の高周波電力増幅モ ジュール 4 0 Pとアンテナスイ ッチモジュール 6 0 Pを封止樹脂 2 1に よって連結して一体化して混成集積回路装置 2 0 Pを製造する例である, 違いはモジュール基板 4 1， 6 1に金属製のキャップ 4 0 j， 6 0 j を 取り付けたことにある。 即ち、 それそれは市販される状態のモジュール である。 従って、 外部電極端子の機能の説明や回路構成等の説明は省略 する。 本実施形態 2の混成集積回路装置 2 0 Pも携帯電話機の実装基板 に実装される。
本実施形態 2で一体化する高周波電力増幅モジュール 4 0 P及びァ ンテナスィ ツチモジュール 6 0 Pは、 実施形態 1の混成集積回路装置の 製造において、 基板分割 〔S 1 0 6〕 後のモジュール 40 , 6 0 (モジ ユール基板 4 1 , 6 1 ) (図 1 0のフローチヤ一ト参照） に対して金属製 のキヤヅプ 40 j , 6 0 jを取り付けたキヤヅプ封止構成品である。
キャップ 40 j , 6 0 jを取り付けた高周波電力増幅モジュール 40 Pは、 図 1 7 ( a ) 〜 （ e ) に示す構造になり、 アンテナスイ ッチモジ ュ一ル 6 0 Pは、 図 1 8 (a) 〜 （ e ) に示す構造になっている。 図 1 7及び図 1 8において、 （ a )は正面図、 （ b )は平面図、 （ c )は側面図、 ( d )は底面の電極パターンを透視的に示す模式的平面図、 （ e )はモジ ユール基板 4 1 , 6 1とキャップ 40 j , 6 0 jのとの係止状態を示す 一部の断面図である。
実施形態 1の混成集積回路装置の製造において、 基板分割によって得 られるモジュール 4 0 , 6 0、 換言するならば、 モジュ一ル基板 4 1， 6 1に対して、 金属製のキャップ 40 j , 6 0 jを取り付ける。 即ち、 図 1 7 ( d ) 及び図 1 8 ( d ) に示すように、 モジュ一ル基板 4 1， 6 1の各辺の中央部分には窪み 49 , 6 9が形成されているとともに、 こ の窪み 4 9 , 6 9部分は、 図 1 7 ( e)及び図 1 8 ( e) に示すように、 上縁に突部が形成されて係止部 4 1 m, 6 1 mが形成されている。また、 この係止部 4 1 m, 6 1 mに係止 （引っ掛かる） する係止部 40 h, 6 0 hが形成されている。この係止部 4 0 h, 6 0 hは、キャップ 40 j , 6 0 jから部分的に延在する突片 40 g, 6 0 gをプレス機械によって 部分的に打ち抜くように成形することによって形成できる。
このようにして形成したキヤップ 4 0 P , 6 0 Pを実施形態 1 と同様 に トランスファモールディ ングによって形成する封止樹脂 2 1で一体化 する。 封止樹脂 2 1が連結体を構成することになる。
本実施形態 2 の混成集積回路装置 2 0 Pも実施形態 1の有する多く の効果を有することになる。 キャップ 4 0 P , 6 0 Pが存在する分混成 集積回路装置 2 0 Pの厚さが厚くなるが、 実施形態 1の混成集積回路装 置 2 0に比べて 0 . 2 m m程度の増加であることから、 混成集積回路装 置 2 0 Pの薄型 · 小型化が図れることになる。
本実施形態 2では、 各モジュールが金属キャップで被われていること から、 この金属キヤップを混成集積回路装置 2 0 Pの実装基板への実装 において、 実装基板のグラン ド配線 （接地配線） に接続させれば、 金属 キャップは電磁シールド効果の役割を果たすことになる。 また、 本実施 形態 2によれば、 既存の複数の部品の一体化が可能になる。
(実施形態 3 )
図 1 9乃至図 2 4は本発明の他の実施形態 （実施形態 3 ) である混成 集積回路装置に係わる図である。 本実施形態 3はキャップによって二つ のモジュール （第 1及び第 2のモジュール） を一体化した混成集積回路 装置の例である。 本実施形態 3も実施形態 1で製造した高周波電力増幅 モジュール 4 0及びアンテナスィ ッチモジュ一ル 6 0を一体化する例で ある。
図 1 9乃至図 2 1は本実施形態 3の混成集積回路装置 2 0 Qの外観 を示す図、 図 2 2はキャップ 7 5で連結される前の高周波電力増幅モジ ユール 4 0及びアンテナスィ ツチモジュール 6 0の平面図、 図 2 3はキ ヤップ 7 5の構造を示す図、 図 2 4は携帯電話機の実装基板 9 0に実装 された混成集積回路装置 2 0 Qを示す図である。 モジュール 4 0 , 6 0のモジュール基板 4 1 , 6 1は略正方形になつ ているが、 各辺の中央部分は内側に窪み 4 9 , 6 9を有する構造になつ ている。
図 2 3 ( a), ( b ) に示すように、 キャップ 7 5は下が開口した箱構 造となっている。 即ち、 キャップ 7 5は、 隙間を有して並んだモジュ一 ル 4 0， 6 0を被う長方形の平坦部 7 5 aと、 この平坦部 7 5 aの周縁 から下方に一定長さ突出する側面部 7 5 bとを有し、 かっこの側面部 7
5 bには、 前記モジュール 4 0 , 6 0の窪み 4 9 , 6 9に挿入される爪 片からなる係止部 7 5 cを有している。
図 2 2にキャップ 7 5が取り付けられる配置状態のモジュール 4 0，
6 0の平面図である。 これらモジュール 4 0， 6 0に対して、 上方から キャップ 7 5を被せると、 キヤヅプ 7 5の下端に突出する係止部 7 5 c のそれそれが、 モジュール 4 0， 6 0の対応する窪み 4 9， 6 9内に挿 入される。 対面する一対の係止部 7 5 cはモジュール基板 4 1 , 6 1を 弾力的に挟むことから、 キャップ 7 5はモジュール基板 4 1， 6 1に固 定される。 この結果、 キャップ 7 5部分， モジュール 4 0部分あるいは モジュール 6 0部分のいずれを持って混成集積回路装置 2 0 Qを取り扱 つてもキャップ 7 5がモジュール 4 0 , 6 0から外れるようなことはな い。
キャップ 7 5はその係止部 7 5 cをモジュール 4 0 , 6 0のモジュ一 • ル基板 4 1 , 6 1の係止部となる窪み 4 9 , 6 9に挿入した状態である ことから、 接合材を介して接着しない限り、 いつでもキヤヅプ 7 5から モジュール 4 0， 6 0を取り外すことができる。 係止部 7 5 cを係止部 である窪み 4 9，6 9に導電性または絶縁性の接着材で接続してもよい。 図 2 1は混成集積回路装置 2 0 Qにおける底面の外部電極端子パターン を示す拡大透視平面図であり、 実施形態 1の混成集積回路装置 2 0 と同 様である。
また、 図 1 9及び図 2 0に示すように、 キャップ 7 5は外周縁がモジ ユール 4 0， 6 0の外周縁の内側に位置する。 従って、 小型の混成集積 回路装置 2 0 Qを提供することができる。 実施形態 3の混成集積回路装 置 2 0 Qは、 実施形態 1の混成集積回路装置 2 0よりも小型になる。
キャップ 7 5を金属製とすれば、 実施形態 2の場合と同様にキヤップ は電磁シールド効果の役割を果たすことになる。 しかし、 この場合、 キ ャップはグラン ド配線以外の配線に接触あるいは近接しないような形状 (構造） にする必要がある。
また、 キャップ 7 5をプラスチヅクで形成してもよい。 導電性のブラ スチックでキャップ 7 5を形成すれば、 金属キャップと同様に電磁シ一 ルド効果を得ることができる。 絶縁性のプラスチックでキャップを形成 した場合、 モジュール基板 4 1 ， 6 1に搭載した部品等に接触しても問 題はないことから、 キャップ 7 5を薄くでき、 さらに混成集積回路装置 2 0 Qの薄型化を図ることができる。 金属キヤップの場合であっても、 内側の面に絶縁膜を形成しておけば、 搭載部品等との接触は特性に影響 がないことから薄型化を図ることができる。 .
図 1 9及び図 2 4に示すように、 モジュール 4 0 とモジュール 6 0は 両者間に隙間が設けられていることから、 混成集積回路装置 2 0 Qの取 り扱い時に接触しなくなり、 接触による衝撃でモジュール基板 4 1 , 6 1にクラック等が発生しなくなり、 配線の断線等の不良が発生しなくな る。
図 2 4は携帯電話機の実装基板 9 0に混成集積回路装置 2 0 Qが実 装された状態を示す。 即ち、 高周波電力増幅モジュール 4 0の図示しな い外部電極端子はラン ド 9 1 に図示しない導電性の接合材を介して接続 され、 この接続によって混成集積回路装置 2 0 Qは実装される。 モジュ —ル 4 0， 6 0のモジュール基板 4 1はモジュール基板 6 1の隙間 dの 寸法はモジュール基板 4 1 ， 6 1の厚さ t よりも大きくなり、 キャップ 7 5に対して抜けるように回転方向に動いてもモジュ一ル基板 4 1 とモ ジュール基板 6 1が接触 （当接） しないようになっている。
図 2 4に示すように、 実装基板 9 0に混成集積回路装置 2 0 Qを実装 することによって、 高周波電力増幅モジュール 4 0とアンテナスィ ッチ モジュール 6 0の所定の外部電極端子がラン ド 9 1を介して電気的に接 続される。
本実施形態 3の混成集積回路装置 2 0 Qも実施形態 1の有する多く の効果を有することになる。
(実施形態 4 )
図 2 5乃至図 2 7は本発明の他の実施形態 （実施形態 4 ) である混成 集積回路装置の製造方法に係わる図である。 図 2 5は混成集積回路装置 の製造状態を示すフローチャート、 図 2 6はキヤップと基板の係止状態 を示す一部拡大断面図、 図 2 7はキャリアテープに収容された混成集積 回路装置を示す模式的拡大断面図である。
本実施形態 4では複数のモジュールの一体化による混成集積回路装 置 2 0 Rの製造例であり、 二つのモジュール （第 1及び第 2のモジュ一 ル） を一体化する例である。 モジュールとしては、 実施形態 1 と同様に 高周波電力増幅モジュール及びアンテナスィ ツチモジユールであつても よく、 他のモジュールでもよい。 ここでは、 単に Aモジュール 1 0 0、 Bモジュール 1 1 0 とする。 搭載部品は半導体チップやチップ部品 （チ ップ抵抗， チヅプコンデンサ， チップインダク夕等） である。 また図も 模式的なものである。
本実施形態 4は実施形態 1 と略同様な工程であり、 一部が少し異なる だけである。 従って重複する部分の説明は省略または簡単に説明する。 また、 一部の工程では図面を省略してある。
混成集積回路装置 2 O Rは、 図 2 5のフローチャー トで示すように、 基板準備 〔 S 2 0 1〕、 はんだ印刷 〔 S 2 0 2〕、 部品搭載 〔 S 2 0 3〕、 ワイヤボンディ ング 〔 W/ B ： S 2 04〕、 レジン塗布 （ S 2 0 5〕、 基 板分割 ·選別 〔 S 2 0 6〕、 キヤップ封止 〔 S 2 0 7〕、 特性評価 〔 S 2 08〕、 テーピング 〔S 2 0 9〕 の工程を経て製造される。
基板準備工程 〔S 2 0 1〕 では、 A · Bモジュール 1 00， 1 1 0を 製造するための基板 1 0 0 a, 1 1 0 aが用意される。 この基板 1 0 0 a, 1 1 0 aは、 A · Bモジュール 1 0 0， 1 1 0に対応した配線パ夕 —ンを有する製品形成部 1 0 0 b， 1 1 0 bをマト リ ックス状に配置し たセラミ ヅクからなる多層配線基板である。 基板 1 0 0 a, 1 1 0 aは 基板分割工程で縦横に切断され、 単一の製品形成部 1 0 0 b， 1 1 0 b が A ■ Bモジュール 1 0 0， 1 1 0になる。 はんだ印刷 〔 S 2 0 2〕 か らレジン塗布 〔S 20 5〕 では、 単一の製品形成部のみを図示する。 はんだ印刷 〔 S 20 2〕 工程では、 基板 1 00 a , 1 10 aの製品形 成部 1 00 b , 1 1 0 bの上面にはんだ 1 0 0 c , 1 1 0 cをスク リー ン印刷法によって所定パターンに印刷し、 その後の部品搭載〔S 2 0 3〕 工程で所定の部品 （半導体チップ 1 2 0 , チップ部品 1 2 1 ) を前記は んだを利用して搭載する。
ワイヤボンディ ング CWZB ： S 2 04〕 工程では、 半導体チヅプ 1 2 0の電極と製品形成部 1 00 b, 1 1 0 bの上面の配線層を導電性の ワイヤ 1 2 2で接続する。
レジン塗布 （ S 2 0 5〕 工程では、 半導体チップ 1 2 0及びワイヤ 1 2 2を含む部分を絶縁性のレジン 1 2 3を塗布して被う。 レジン 1 2 3 はべ一クされて硬化する。
基板分割 ·選別 〔 S 2 0 6〕 工程では、 基板 1 0 0 a， 1 1 0 aを縦 横に切断してモジュール基板 1 00 d , 1 1 0 dとし、 Α · Βモジュ一 ル 1 00， 1 1 0を複数製造する。 また、 これら Α · Βモジュール 1 0 0 , 1 1 0の選別 （特性選別） を行う。
キヤヅプ封止 〔 S 2 0 7〕 工程では、 A · Bモジュール 1 0 0， 1 1 0を所定の隙間を介して図 2 5に示すように並べ、 ついで A · Bモジュ —ル 1 0 0 , 1 1 0に金属製のキヤヅ プ 7 5 rを取り付ける。 この際、 当然にして選別によって良品と判定された A · Bモジュール 1 0 0， 1 1 0が使用される。
図 2 6はキャ ッ プ 7 5 rとモジュール基板 1 0 0 dの係止状態を示 す一部拡大断面図である。 この係止状態は実施形態 2における図 1 7 ( e ) 及び図 1 8 ( e ) に近似した構造になっている。 ここでは、 モジ ユール基板 1 00 dの窪んだ部分に設けた突出する係止部 1 0 0 mに、 キヤヅプ 7 5 rの突片 1 0 0 gの内側に突出した係止部 1 0 0 hが引つ 掛かることによって、 キャップ 75 rがモジュ一ル基板 1 0 0 dに取り 付けられる例を示す。 キヤヅプ 7 5 rのモジュール基板 1 1 0 dへの係 止も同様である。
つぎに、 図示はしないが、 実施形態 1における図 1 0と同様に特性評 価 〔S 2 0 8〕 を行う。
つぎに、 良品と判定された製品 （混成集積回路装置 2 O R) は、 図 2 5の最下段の図に示すように、 キャリアテープ 5 7に収容され、 リール 5 8に巻き付けられてテーピングされる 〔S 2 0 9〕。キャ リアテープ 5 7は、 図 2 7に示すように、 両側にスプロケヅ トホール （図示せず） を 所定間隔に有しかつ製品を収容する窪み 5 7 bを所定間隔に有するェン ボステープ 5 7 aと、 このエンボステープの窪みを被うように前記ェン ボステープに重ねて貼り付けられる粘着性のカバ一テープ 5 7 cとから なっている。 従って、 混成集積回路装置 2 0 Rは、 キャリアテープ 5 7 に収容され、 リール 5 8に巻き付けられて出荷される。
本実施形態 4においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 R を製造することができる。
(実施形態 5 )
図 2 8乃至図 3 ◦は本発明の他の実施形態 （実施形態 5 ) である混成 集積回路装置の製造方法に係わる図であり、 図 2 8は混成集積回路装置 の製造各工程を示すフローチャート、 図 2 9 ( a ) , ( b ) は二つのモジ ユールを製造するための基板の一部を示す模式的平面図、 図 3 0は二つ のモジュールの一体化構造を示す模式的平面図である。
本実施形態 5では複数のモジュールの一体化による混成集積回路装 置 2 0 Sの製造例であり、 二つのモジュール （第 1及び第 2のモジユー ル） を一体化する例である。 モジュールとしては、 実施形態 1 と同様に 高周波電力増幅モジュール及びアンテナスイ ッチモジュールであっても よく、 他のモジュ一ルでもよい。 ここでは、 単に Cモジユール 1 3 0、 Dモジュール 1 4 0とする。 搭載部品は半導体チップやチヅプ部品 （チ ヅプ抵抗， チップコンデンサ， チップイ ンダク夕等） である。 また図も 模式的なものである。
本実施形態 5は、 金属製のキャップで封止した二つのモジュール （第 1及び第 2のモジュール） を並列に配置し、 キャップ同士をキャップに 設けた突片を利用して接合材で接合して一体化する混成集積回路装置の 例である。 本実施形態 5の多くの工程は実施形態 4の多くの工程と同じ であることから、 重複する部分の説明は省略または簡単に説明する。 ま た、 一部の工程では図面を省略してある。
混成集積回路装置 2 O Sは、 図 2 8のフローチャートで示すように、 基板準備 〔S 3 0 1〕、 はんだ印刷 〔 S 3 0 2〕、 部品搭載 〔 S 3 0 3〕、 ワイヤボンディ ング 〔W Z B ： S 3 0 4〕、 レジン塗布 （ S 3 0 5〕、 基 板分割 ·選別 〔 S 3 0 6〕、 キヤヅプ封止 〔 S 3 0 7〕、 モジュール連結 〔 S 3 0 8〕、 特性評価 〔 S 3 0 9〕、 テーピング 〔 S 3 1 0〕 の工程を 経て製造される。
基板準備工程 〔 S 3 0 1〕 では、 C ' Dモジュール 1 3 0， 1 4 0を 製造するための基板 1 3 0 a , 1 4 0 aが用意される。 この基板 1 3 0 a， 1 4 0 aは、 C ' Dモジュール 1 3 0， 1 4 0に対応した配線パ夕 —ンを有する製品形成部 1 3 0 b , 1 4 0 bをマト リ ックス状に配置し たセラミ ックからなる多層配線基板である。 なお、 図 2 8では、 はんだ 印刷 〔 S 3 0 2〕 からレジン塗布 〔 S 3 0 5〕 までは、 単一の製品形成 部のみを図示する。
基板 1 3 0 a， 1 4 0 aは、 各製品形成部 1 3 0 b， 1 4 0 bごとに 独立するように基板分割工程で縦横に切断されてモジュール基板 1 3 0 d , 1 4 0 dが形成される。 図 2 9 ( a ), ( b ) は基板 1 3 0 a， 1 4 0 aの一部を示す模式的平面図である。 図において二点鎖線が分割線で あり、二点鎖線で囲まれる部分が製品形成部 1 3 0 b， 1 4 0 bである。 製品形成部 1 3 O b , 1 4 0 bの長辺の中間部分には、 長辺に沿って延 在する長孔 1 3 0 e , 1 4 0 eが設けられている。 分割線は前記長孔 1 3 0 e , 1 40 eの中心を貫くように延在している。 従って、 基板分割 によって形成されるモジュール基板 1 3 0 d , 1 4 0 d (図 2 8参照） の長辺の中央に窪みとなつて表れる。 また、 長孔 1 3 0 e , 1 4 0 eは 下部は広く、 上部は狭くなつていることから、 下部と上部の段差部分が 係止部 （引っ掛かり部分） になる。 この係止部には、 キャップ 1 3 2 , 1 4 2の係止部が係止 （引っ掛かる） されるようになる。
図 2 9 ( a), ( b ) には、 基板 1 3 0 a , 1 4 0 aの製品形成部 1 3 0 b , 1 4 0 bに取り付けるキヤヅプ 1 3 2， 1 4 2を一点鎖線で示し てある。 このキャップ 1 3 2 , 1 4 2の短辺の一端側には直線状に薄い 突片 1 3 2 a , 1 4 2 aが突出している。 この突片 1 3 2 a , 1 4 2 a が、 最終的には、 キャップ 1 3 2， 1 4 2の突片 1 3 2 a， 1 4 2 aが 設けられない短辺に重ねられて接合材で連結されるようになる。
なお、 必要に応じて分割線に沿って一面または両面に V溝からなる分 割用溝を設け、 基板 1 3 0 a , 1 4 0 aが正確にかつ容易に分割できる ようにしてもよい。
はんだ印刷 〔 S 3 0 2〕 工程では、 基板 1 3 0 a， 1 4 0 aの製品形 成部 1 3 0 b , 1 4 0 bの上面にはんだ 1 3 0 c， 1 4 0 cをスクリ一 ン印刷法によって所定パターンに印刷し、 その後の部品搭載〔 S 3 0 3〕 工程で所定の部品 （半導体チップ 1 2 0 , チップ部品 1 2 1 ) を前記は んだを利用して搭載する。
ワイャボンディ ング 〔W/B ： S 2 0 4〕 工程では、 半導体チヅプ 1 2 0の電極と製品形成部 1 3 0 b , 1 4 0 bの上面の配線層を導電性の ワイヤ 1 2 2で接続する。
レジン塗布 （ S 3 0 5〕 工程では、 半導体チヅプ 1 2 0及びワイャ 1 2 2を含む部分を絶縁性のレジン 1 2 3を塗布して被う。 レジン 1 2 3 はべ一クされて硬化する。
図示はしないが、 基板分割 · 選別 〔 S 3 0 6〕 工程では、 基板 1 3 0 a , 1 4 0 aを分割線で切断し、 特性選別 （特性評価） を行う。
キヤップ封止 〔 S 3 0 7〕 工程では、 特性評価によって良品とされた もののモジユール基板 1 3 0 d， 1 4 0 dにキヤヅプ 1 3 2， 1 4 2を 取り付ける。 キャップ 1 3 2 , 1 4 2の係止部をモジュール基板 1 3 0 d， 1 40 dの係止部に係止 （引っかける）。 この係止状態は実施形態 4 における図 2 6 と同様であることから、 その説明は省略する。
モジュール連結 〔 S 3 0 8〕 工程では、 図 3 0にも示すように、 Cモ ジュール 1 3 0の突片 1 3 2 aを Dモジュール 1 4 0のキャップ 1 4 2 の突片 1 42 aが設けられていない短辺の側面に重ね、 また Dモジュ一 ル 140の突片 1 42 aを Cモジュール 1 3 0のキャップ 1 3 2の突片 1 3 2 aが設けられていない短辺の側面に重ね、 それそれ接合材 1 3 5 で接合する。 接合材 1 3 5は、 例えばはんだである。
この例においても、モジュール基板 1 30 d, 1 40 d同士が接触（当 接） してクラックが発生しないように、 図 3 0に示すように、 モジュ一 ル基板 1 30 d, 140 dを所定の隙間を有するように離す。
つぎに、 図示はしないが実施形態 4と同様に特性評価 〔S 3 0 9〕 を 行う。
つぎに、 良品と判定された製品 （混成集積回路装置 2 O S) は、 図 2 8の最下段の図に示すように、 キャリアテープ 5 7に収容され、 リール 5 8に巻き付けられてテ一ビングされる〔S 3 1 0〕。キャリアテープ 5 7に収容される混成集積回路装置 2 0 Sの収容状態は、 実施形態 4の場 合の図 2 7に示すものと同様であることから、 詳細な説明は省略する。
本実施形態 5ではキヤヅプとして金属製のキャップを使用したが、 プ ラスチヅク製のキヤヅプでもよい。 この場合、 導電性のプラスチックに よるもの、 または絶縁性のプラスチックによるものでもよい。 プラスチ ックの場合は接合材は樹脂製の接合材を使用して両者のモジュールを一 体化する。 金属製や導電性のプラスチックによるキヤップの場合は電磁 シールドが可能になり、 安定したモジュール動作が可能になる。
本実施形態 5においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 S を製造することができる。
(実施形態 6 )
図 3 1は本発明の他の実施形態 （実施形態 6 ) である高周波電力増幅 モジュールとモノ リシック I Cを封止樹脂で結合した混成集積回路装置 の透視平面図、 図 3 2は図 3 1の A_A線に沿う模式的断面図である。 本実施形態 6は高周波電力増幅モジュールとモノ リシック I Cを封 止樹脂で一体化して混成集積回路装置 2 0 Tの例である。 高周波電力増 幅モジュールは、 実施形態 1で説明した高周波電力増幅モジュール 4 0 である。 従って、 高周波電力増幅モジュール 4 0についての説明は省略 する。
モノ リシック I C 1 4 5は、 金属製のタブ 1 4 5 aの上面に I C (集 積回路装置） が組み込まれた半導体チップ 1 4 5 bを搭載し、 半導体チ ヅプ 1 4 5 bの電極 1 4 5 cとリード 1 4 5 dを導電性のヮィャ 1 4 5 eで接続した構造になっている。夕プ 1 4 5 a、半導体チップ 1 4 5 b、 ワイヤ 1 4 5 eは絶縁性樹脂からなる封止体 1 4 5 f で被われている。 図 3 2に示すように、 封止体 1 4 5 f の裏面 （下面） にリード 1 4 5 d が露出し、 外部電極端子 Pとなる表面実装構造になっている。
高周波電力増幅モジュール 4 0 とモノ リシック I C 1 4 5 を トラン スファモ一ルディングして封止樹脂 2 1で一体化する製造方法は、 実施 形態 1 と同様であることからその説明は省略する。 この例においても高 周波電力増幅モジュール 4 0とモノ リシヅク I C 1 4 5はその周面と上 面が封止樹脂 2 1で被われ、 かつモジユール 4 0 とモノ リシック I C 1 4 5の外部電極端子 Pはそれそれ電気的に独立した状態にある。
本実施形態 6においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 T を製造することができる。 ·
(実施形態 7 )
図 3 3は本発明の他の実施形態 （実施形態 7 ) である高周波電力増幅 モジュールとモノ リシック I Cをキヤップで結合した混成集積回路装置 の透視平面図、 図 3 4はモノ リシック I Cとキヤップの結合部分を示す 模式的断面図である。
本実施形態 7は既に説明した高周波電力増幅モジュール 4 0 と、 実施 形態 6で説明したモノ リシック I C 1 4 5を、 実施形態 4で説明したキ ヤ ップ 7 5 rで一体化した混成集積回路装置 2 0 Uの例である。
図 3 4 にキヤ ヅ プ 7 5 r とモノ リ シヅク I C 1 4 5 との係止状態を 示す。 モノ リシック I C 1 4 5の周縁に設けた係止部 1 0 0 mに、 キヤ ップ 7 5 rの突片 1 0 0 gの内側に突出した係止部 1 0 0 hが引っ掛か ることによって、 キヤヅプ 7 5 rがモノ リシック I C 1 4 5 に取り付け られる。 係止部 1 0 O mはリー ド 1 4 5 dによって形成される。 高周波 電力増幅モジュール 4 0 とキャップ 7 5 rとの固定も同様である。 キヤ ップ 7 5 rは金属製のキヤップまたはプラスチック製のキヤヅプでもよ い。 またプラスチック製のキャップは導電性または絶縁性のいずれでも よい。
この例においても高周波電力増幅モジュール 4 0 とモノ リ シック I C 1 4 5の外部電極端子 Pはそれそれ電気的に独立した状態にある。 ま た、 この例においても、 モジュール基板 4 1 とモノ リシック I C 1 4 5 が接触（当接） してクラヅクが発生しないように、図 3 3に示すように、 モジュール基板 4 1 とモノ リシック I C 1 4 5 を所定の隙間を有するよ うに離す。
本実施形態 Ί においても薄型 · 小型 ·軽量の混成集積回路装置 2 0 U を製造することができる。
(実施形態 8 )
図 3 5は本発明の他の実施形態 （実施形態 8 ) である高周波電力増幅 モジュールと受動部品を結合した混成集積回路装置の透視平面図、 図 3 6は図 3 5の B— B線に沿う模式的断面図である。
本実施形態 8は既に説明した高周波電力増幅モジュール 4 0 と、 受動 素子を内蔵する受動部品 1 5 0を封止樹脂 2 1で一体化した混成集積回 路装置 2 0 Vの例である。 受動部品 1 5 0はチップ部品であ り、 本実施 形態 8の場合は 2個の受動部品 1 5 0が高周波電力増幅モジュール 4 0 と一体化されている。
受動部品 1 5 0は封止体 1 5 0 aの内部に受動素子 （抵抗.， コンデン サ， インダク夕等） が内蔵された構造である。 本実施形態 8の受動部品 1 5 0は、 封止体 1 5 0 aの両端にそれそれ電極 1 5 0 bを有し、 表面 実装が可能な構造になっている。 従って、 図 3 6に示すように封止樹脂 2 1の下面側に高周波電力増幅モジュール 4 0及び受動部品 1 5 0の外 部電極端子 Pが露出することになる。
この例においても高周波電力増幅モジュール 4 0 と受動部品 1 5 0 の外部電極端子 Pはそれそれ電気的に独立した状態にある。 また、 この 例においても、 モジュール基板 4 1 と受動部品 1 5 0が接触 （当接） し てモジュール基板 4 1にクラックが発生しないように、 図 3 5に示すよ うに、 モジュール基板 4 1 と受動部品 1 5 0を所定の隙間を有するよう に離す。
本実施形態 8においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 V を製造することができる。
(実施形態 9 )
図 3 7は本発明の他の実施形態 （実施形態 9 ) であるモノ リシック I Cと受動部品を結合した混成集積回路装置の透視平面図、 図 3 8は図 3 7の C— C線に沿う模式的断面図である。
本実施形態 9は、 いずれも既に説明したモノ リシック I C 1 4 5 と、 2個の受動部品 1 5 0を封止樹脂 2 1で一体化した混成集積回路装置 2 0 Wの例である。受動部品 1 5 0は封止体 1 5 0 aの内部に受動素子（抵 抗， コンデンサ， インダク夕等） が内蔵された構造である。 本実施形態 9の受動部品 1 5 0は、 封止体 1 5 0 aの両端にそれそれ電極 1 5 0 b を有し、 表面実装が可能な構造になっている。 従って、 図 3 8に示すよ うに封止樹脂 2 1の下面側にモノ リシック I C 1 4 5及び受動部品 1 5 0の外部電極端子 Pが露出することになる。
この例においてもモノ リシヅク I C 1 4 5 と受動部品 1 5 0の外部 電極端子 Pはそれそれ電気的に独立した状態にある。 また、 この例にお いても、 モノ リシック I C 1 4 5 と受動部品 1 5 0が接触 （当接） して モノ リシック I C 1 4 5にクラックが発生しないように、 図 3 7に示す ように、 モノ リシック I C 1 4 5 と受動部品 1 5 0を所定の隙間を有す るように離す。
本実施形態 9においても薄型 · 小型 ·軽量の混成集積回路装置 2 0 W を製造することができる。
(実施形態 1 0 )
図 3 9は本発明の他の実施形態 （実施形態 1 0 ) である複数の受動部 品を結合した混成集積回路装置の透視平面図である。
本実施形態 1 0では、 3個の受動部品 1 5 0を封止樹脂 2 1で一体化 した混成集積回路装置 2 0 Xである。
受動部品 1 5 0は封止体 1 5 0 aの内部に受動素子 （抵抗， コンデン サ， イ ンダク夕等）が内蔵された構造である。 また、 受動部品 1 5 0は、 封止体 1 5 0 aの両端にそれそれ電極 1 5 0 bを有し、 表面実装が可能 な構造になっている。 従って、 図示はしないが封止樹脂 2 1の下面側に 受動部品 1 5 0の外部電極端子 Pが露出することになる。 各受動部品 1 5 0の外部電極端子 Pは受動部品ごとに独立した状態にある。
図 3 9に示す外形寸法が大きい受動部品 1 5 0 Xは、 ィンダク夕であ り、 外形寸法が小さい二つの受動部品 1 5 0 rは、 コンデンサと抵抗で ある。
本実施形態 1 0においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 Xを製造することができる。 (実施形態 1 1 )
図 4 0は本発明の他の実施形態 （実施形態 1 1 ) である高周波電力増 幅モジュールと複数の受動部品を搭載した受動部品モジュールを結合し た混成集積回路装置のキヤップを部分的に切り欠いた平面図である。
本実施形態 1 1は既に説明した高周波電力増幅モジュール 4 0 と、 複 数の受動部品 1 5 0を組み込んだ受動部品モジュール 1 6 0を、 実施形 態 3で説明した図 2 3で示したキャップ 7 5で一体化した混成集積回路 装置 2 0 Yの例である。
本実施形態 1 1 における受動部品モジュール 1 6 0は、 セラミ ヅクか らなる多層配線基板 1 6 0 aの上面に既に説明した複数の受動部品 1 5 0を搭載したものであり、 多層配線基板 1 6 0 aの裏面には外部電極端 子 Pが露出し、 表面実装が可能な構造になっている。 受動部品 1 5 0は 封止体 1 5 0 aの内部に受動素子 （抵抗， コンデンサ， インダク夕等） が内蔵された構造であり、 封止体 1 5 0 aの両端にそれそれ電極 1 5 0 bを有し、 表面実装が可能な構造になっている。
この例においても高周波電力増幅モジュール 4 0 と受動部品モジュ ール 1 6 0の外部電極端子 Pはそれそれ電気的に独立した状態にある。 また、 この例においても、 モジュール基板 4 1 と多層配線基板 1 6 0 a が接触 （当接） してモジュール基板 4 1や多層配線基板 1 6 0 aにクラ ヅクが発生しないように、 図 4 0に示すように、 モジュール基板 4 1 と 多層配線基板 1 6 0 aを所定の隙間を有するように離す。
本実施形態 1 1 においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 Yを製造することができる。
(実施形態 1 2 )
図 4 1乃至図 4 3は本発明の他の実施形態 （実施形態 1 2 ) である高 周波電力増幅モジュールとモノ リシック I Cを封止樹脂で結合し、 封止 樹脂を金属キヤップで被った混成集積回路装置に係わる図であり、 図 4 1は混成集積回路装置の模式的平面図、 図 4 2は混成集積回路装置の模 式的断面図、 図 4 3は封止樹脂と金属キヤップとの嵌合部分の構造を示 す模式的拡大断面図である。
本実施形態 1 2は、 実施形態 6の混成集積回路装置 2 0 Tにキヤップ 1 7 0を被せた構造の混成集積回路装置 2 0 Zである。 キャップ 1 7 0 は、 図 4 2に示すように、 高周波電力増幅モジュール 4 0及びモノ リシ ック I C 1 4 5を被う封止樹脂 2 1の上面と周面を被う構造となるとと もに、 封止樹脂 2 1の周面を被う側壁 1 7 0 aには、 封止樹脂 2 1の側 面に弾力的に接触する突出した係止部 1 7 O bが図 4 1に示すように、 各辺にそれそれ 2個ずつ設けられ、 対面する側壁 1 7 0 aに設けられた 係止部 1 7 0 bで封止樹脂 2 1を弾力的に挟むようにして封止樹脂 2 1 に取り付けられている。 従って、 必要に応じて容易に取り外すことがで きる o
キャップ 1 7 0は金属製または導電性プラスチック等導電性のもの であり、 電磁シ一ルド効果を果たすようになっている。 本実施形態 1 2 の構造は、 封止樹脂 2 1によって一体化された前述の各実施形態の混成 集積回路装置にも同様に適用でき本実施形態 1 2 と同様に電磁シールド 効果を得ることができる。
本実施形態 1 2においても薄型 ·小型 ·軽量の混成集積回路装置 2 0 Yを製造することができる。
以上本発明者によつてなされた発明を実施形態に基づき具体的に説 明したが、 本発明は上記実施形態に限定されるものではなく、 その要旨 を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、 連結体としては、 一面が粘着面となり、 機械強度が高い板状のものでも よい。 この場合、 粘着面に各種の部品が貼り付けられる。 各部品は表面 実装構造でかつ厚さ （高さ） が同じものが選ばれる。
また、 本発明では、 材質が異なる複数の部品を簡便に一体化すること ができる。 例えば、 多層配線基板の材質が異なるモジュール基板に組み たてられたモジュールや I C等の部品を一体化した混成集積回路装置を 製造することができる。
また、 連結体によって連結するモジュール、 半導体チップ等の数は 2 個に限定されることなく、 3個以上でも良い。
以上の説明では主として本発明者によってなされた発明をその背景 となった利用分野である携帯電話機等無線通信機について説明したが、 それに限定されるものではなく、 他の電子装置用の部品のモジュール化 にも適用できる。
本願において開示される発明のうち代表的なものによって得られる 効果を簡単に説明すれば、 下記のとおりである。
( 1 ) 外形寸法が異なる複数の部品を一体化した混成集積回路装置を 提供することができる。
( 2 ) 使用する多層配線基板の層数が異なる複数の部品を簡便に一体 化した混成集積回路装置を提供することができる。
( 3 ) 材質が異なる複数の部品を一体化した混成集積回路装置を提供 することができる。
( 4 ) 複数の部品を一体化した小型の混成集積回路装置を提供するこ とができる。
( 5 ) 複数の部品を一体化した薄型の混成集積回路装置を提供するこ とができる。
( 6 ) 複数の部品を一体化した低廉な混成集積回路装置を提供するこ とができる。
( 7 ) 電子装置に組み込む部品をできるだけ多く一体化したモジュ一 ルを提供できることにより、 電子装置に実装する部品数を低減できるた め、 実装時間の短縮から電子装置の製造コス トの低減を図ることができ る。 産業上の利用可能性
以上のように、 本発明に係る混成集積回路装置は、 例えば、 二つの通 信系の増幅を行う増幅系を有する高周波電力増幅モジュール （ P A M ) と、 二つの通信系の送信及び受信を切り換えることができるアンテナス ィ ヅチモジュール（ A S W M )を連結体によって一体化したものである。 従って、本発明の技術は広く電子装置に組み込む部品のモジュール化（ュ ニッ ト化） に適し、 本発明による製品の使用によって各種電子装置の小 型化を促進できる。

Claims

請 求 の 範 囲
1 . 配線を有する実装基板に実装される第 1及び第 2のモジュールを 含む混成集積回路装置であって、
前記第 1及び第 2のモジュールを連結して一体構造とする連結体を有し、 前記第 1及び第 2のモジュールは前記実装基板の前記配線に接続される 複数の外部電極端子を有し、
前記第 1及び第 2のモジュールの前記複数の外部電極端子は各モジユー ルごとに電気的に独立していることを特徴とする混成集積回路装置。
2 . 前記連結体は前記第 1及び第 2のモジュールを被う封止樹脂で形 成されていることを特徴とする請求の範囲第 1項記載の混成集積回路装 置。
3 . 前記連結体は前記第 1及び第 2のモジュールを被う封止樹脂で形 成され、 前記封止樹脂全体は導電性のキャップで被われていることを特 徴とする請求の範囲第 1項記載の混成集積回路装置。
4 . 前記連結体は係止部を有する金属製のキャップからなり、 前記キ ャップは前記係止部を前記第 1及び第 2のモジュールの係止部に係止さ せて前記第 1及び第 2のモジュールを連結させることを特徴とする請求 の範囲第 1項記載の混成集積回路装置。
5 .前記連結体は係止部を有するプラスチック製のキヤヅプからなり、 前記キヤップは前記係止部を前記第 1及び第 2のモジュールの係止部に 係止させて前記第 1及び第 2のモジュールを連結させることを特徴とす る請求の範囲第 1項記載の混成集積回路装置。
6 . 隣接する前記第 1及び第 2のモジュールの間には隙間が存在して いることを特徴とする請求の範囲第 1項記載の混成集積回路装置。
7 . 実装基板に実装される、 モジュールと、 半導体チップを内蔵する 集積回路装置を含む混成集積回路装置であって、
前記モジュールと前記集積回路装置を連結して一体構造とする連結体を 有し、
前記モジュールと前記集積回路装置は前記実装基板の配線に接続される 複数の外部電極端子を有し、
前記モジュールの前記複数の外部電極端子と、 前記集積回路装置の前記 複数の外部電極端子は互いに電気的に独立していることを特徴とする混 成集積回路装置。
8 . 実装基板に実装される、 モジュールと、 受動素子を内蔵する受動 部品を含む混成集積回路装置であって、
前記モジュールと前記受動部品を連結して一体構造とする連結体を有し、 前記モジュールと前記受動部品は前記実装基板の配線に接続される複数 の外部電極端子を有し、
前記モジュールの前記複数の外部電極端子と、 前記受動部品の前記複数 の外部電極端子は互いに電気的に独立していることを特徴とする混成集 積回路装置。
9 . 実装基板に実装される、 単一の半導体チップを内蔵する集積回路 装置と、受動素子を内蔵する受動部品を含む混成集積回路装置であって、 前記集積回路装置と前記受動部品を連結して一体構造とする連結体を有 し、
前記集積回路装置と前記受動部品は前記実装基板の配線に接続される複 数の外部電極端子を有し、
前記集積回路装置の前記複数の外部電極端子と、 前記受動部品の前記複 数の外部電極端子は互いに電気的に独立していることを特徴とする混成 集積回路装置。
1 0 . 実装基板に実装される、 複数の受動部品を含む混成集積回路装 置であって、
前記複数の受動部品を連結して一体構造とする連結体を有し、
前記各受動部品は前記実装基板の配線に接続される複数の外部電極端子 を有し、 前記各受動部品の前記複数の外部電極端子は各受動部品ごとに 電気的に独立していることを特徴とする混成集積回路装置。
1 1 . 配線を有する実装基板に実装される第 1及び第 2のモジュール を含む混成集積回路装置であって、
前記第 1及び第 2のモジュールを連結して一体構造とする連結体を有し- 前記第 1及び第 2のモジュールは前記実装基板の前記配線に接続される 複数の外部電極端子を有し、
前記第 1及び第 2のモジュールの前記複数の外部電極端子は各モジユー ルごとに電気的に独立し、
前記第 1及び第 2のモジュールは誘電体層を複数積み重ねる多層配線基 板を し、
前記第 1のモジュールの前記多層配線基板の誘電体層の層数と、 前記第
2のモジュールの前記多層配線基板の誘電体層の層数が異なっているこ とを特徴とする混成集積回路装置。
1 2 . 配線を有する実装基板に実装される第 1及び第 2のモジュール を含む混成集積回路装置であって、
前記第 1及び第 2のモジュールを連結して一体構造とする連結体を有し. 前記第 1及び第 2のモジュールは前記実装基板の前記配線に接続される 複数の外部電極端子を有し、
前記第 1及び第 2のモジュールの前記複数の外部電極端子は各モジユー ルごとに電気的に独立し、
前記第 1及び第 2のモジュールは配線基板を有し、
前記第 1及び第 2のモジュールの前記配線基板は異なる材質になってい ることを特徴とする混成集積回路装置。
1 3 . 配線を有する実装基板に実装される第 1及び第 2のモジュール を含む混成集積回路装置であって、
前記第 1のモジュールはキヤップで封止され、
前記第 2のモジュールはキャップで封止され、
前記第 1及び第 2のモジュールのキヤップは並列状態で接合材で接続さ れ、
前記第 1及び第 2のモジュールは前記実装基板の前記配線に接続される 複数の外部電極端子を有し、
前記第 1及び第 2のモジュールの前記複数の外部電極端子は各モジュ一 ルごとに電気的に独立していることを特徴とする混成集積回路装置。
1 4 . 前記第 1のモジュールのキヤヅプは前記第 2のモジュールの前 記キヤップの一辺に重なる突片を有し、
前記第 2のモジュールのキヤップは前記第 1のモジュールの前記キヤヅ プの一辺に重なる突片を有し、
前記第 1のモジュールの前記突片が前記第 2のモジュールの前記キヤッ プの一辺に前記接合材を介して接合され、
前記第 2のモジュールの前記突片が前記第 1のモジュールの前記キヤッ プの一辺に前記接合材を介して接合されていることを特徴とする請求の 範囲第 1 3項記載の混成集積回路装置。
1 5 . 配線を有する実装基板と、 前記実装基板の配線に外部電極端子 を介して接続される混成集積回路装置を有する電子装置であって、 前記混成集積回路装置は、
連結体によって一体化された第 1及び第 2のモジュールを含み、 前記第 1及び第 2のモジュールは前記実装基板の配線に接続される複数 の外部電極端子を有し、 前記複数の外部電極端子は前記実装基板に接続される前の状態では各モ ジュールごとに電気的に独立した状態にあり、 前記実装基板に接鐃され た状態では前記第 1及び第 2のモジュールの所定の外部電極端子は電気 的に接続されていることを特徴とする電子装置。
1 6 . 前記混成集積回路装置は、 高周波電力増幅モジュールである第 1のモジュールと、 アンテナスィ ツチモジュールである第 2のモジュ一 ルを有し、 無線通信機の実装基板に実装されていることを特徴とする請 求の範囲第 1 5項記載の電子装置。
1 7 . 前記高周波電力増幅モジュールは、
入力端子と、
出力端子と、
パヮ一制御信号を受ける制御端子と、
前記入力端子と前記出力端子との間に接続された複数個の増幅段を有す る増幅系とを有し、
前記増幅系は、 前記パワー制御信号が供給される前記制御端子に供給さ れる制御信号によってパワーが制御される構成であり、
前記アンテナスィ ヅチモジュールは、
送信信号入力端子と、
受信信号出力端子と、
アンテナ端子と、
スィ ツチ切替え用端子と、
前記送信信号入力端子及び前記受信信号出力端子並びにアンテナ端子に それそれ接続される 3端子のアンテナスィ ツチとを有し、
前記アンテナスィ ツチと前記送信信号入力端子との間にはフィル夕が接 続されている構成であることを特徴とする請求の範囲第 1 6項記載の電 子装置。
1 8 . 前記アンテナスィ ツチの配線基板の誘電体層の層数よりも前記 高周波電力増幅モジュールの配線基板の誘電体層の層数が多いことを特 徴とする請求の範囲第 1 6項記載の電子装置。
1 9 . 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 第 1及び第 2のモジュールを含み、 前記第 1 及び第 2のモジュールは連結体を介して一体化され、 前記第 1及び第 2 のモジュールは前記実装基板に接続される複数の外部電極端子を有し、 前記第 1及び第 2のモジュールの前記複数の外部電極端子はモジュール ごとに電気的に独立であり、
以下 （ a ) から （ d ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。
( a ) 前記第 1及び第 2のモジュールを製造するための配線基板を一枚 準備する工程
( b ) 前記配線基板の所定上に第 1のモジュールを構成する半導体チヅ プを含む部品を電極の電気的接続を含んで搭載するとともに、 前記配線 基板の所定上に第 2のモジュールを構成する半導体チップを含む部品を 電極の電気的接続を含んで搭載する工程
( c ) 前記両配線基板を分割して第 1及び第 2のモジュールを形成する 工程
( d ) 前記第 1及び第 2のモジュールを所定の位置関係で並べて前記連 結体で前記第 1及び第 2のモジュールを一体化する工程。
2 0 . 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの前記 外部電極端子が存在しない上面及び周面を被うように封止した絶縁性の 樹脂で前記連結体を形成することを特徴とする請求の範囲第 1 9項記載 の混成集積回路装置の製造方法。
2 1 . 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの前記 外部電極端子が存在しない上面及び周面を被うように封止した絶縁性の 樹脂で前記連結体を形成し、 その後前記連結体を被う導電性のキヤツプ を前記連結体に被せて固定することを特徴とする請求の範囲第 1 9項記 載の混成集積回路装置の製造方法。
2 2 . 前記 （ b ) の工程では、 前記部品搭載後に必要部分を絶縁性樹 脂で被い、 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの係 止部に係止できる係止部を有する金属キヤップを前記連結体として使用 して前記第 1及び第 2のモジュールを一体化することを特徴とする請求 の範囲第 1 9項記載の混成集積回路装置の製造方法。
2 3 . 前記 （ b ) の工程では、 前記部品搭載後に必要部分を絶縁性樹 脂で被い、 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの係 止部に係止できる係止部を有する金属プラスチックキヤップを前記連結 体として使用して前記第 1及び第 2のモジュールを一体化することを特 徴とする請求の範囲第 1 9項記載の混成集積回路装置の製造方法。
2 4 . 前記 （ d ) の工程では、 前記第 1のモジュールと前記第 2のモ ジュールを所定の間隔を隔てて並べた後前記連結体で前記第 1及び第 2 のモジュールを一体化することを特徴とする請求の範囲第 1 9項記載の 混成集積回路装置の製造方法。
2 5 . 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 第 1及び第 2のモジュールを含み、 前記第 1 及び第 2のモジュールは連結体を介して一体化され、 前記第 1及び第 2 のモジュールは前記実装基板に接続される複数の外部電極端子を有し、 前記第 1及び第 2のモジュールの前記複数の外部電極端子はモジュール ごとに電気的に独立であり、
以下 （ a ) から （ d ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。 ( a ) 前記第 1及び第 2のモジュールを製造するための配線基板をそれ それ準備する工程
( b ) 前記一方の配線基板上に第 1のモジュールを構成する半導体チッ プを含む部品を電極の電気的接続を含んで搭載するとともに、 前記他方 の配線基板上に第 2のモジュールを構成する半導体チップを含む部品を 電極の電気的接続を含んで搭載する工程
( c ) 前記両配線基板を分割して第 1及び第 2のモジュールを形成する 工程 '
( d ) 選ばれた前記第 1及び第 2のモジュールを所定の位置関係で並べ て前記連結体で前記第 1及び第 2のモジュールを一体化する工程。
2 6 . 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの前記 外部電極端子が存在しない上面及び周面を被うように封止した絶縁性の 樹脂で前記連結体を形成することを特徴とする請求の範囲第 2 5項記載 の混成集積回路装置の製造方法。
2 7 . 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの前記 外部電極端子が存在しない上面及び周面を被うように封止した絶縁性の 樹脂で前記連結体を形成し、 その後前記連結体を被う導電性のキヤップ を前記連結体に被せて固定することを特徴とする請求の範囲第 2 5項記 載の混成集積回路装置の製造方法。
2 8 . 前記 （ b ) の工程では、 前記部品搭載後に必要部分を絶縁性樹 脂で被い、 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの係 止部に係止できる係止部を有する金属キヤップを前記連結体として使用 して前記第 1及び第 2のモジュールを一体化することを特徴とする請求 の範囲第 2 5項記載の混成集積回路装置の製造方法。
2 9 . 前記 （ b ) の工程では、 前記部品搭載後に必要部分を絶縁性樹 脂で被い、 前記 （ d ) の工程では、 前記第 1及び第 2のモジュールの係 止部に係止できる係止部を有するプラスチックキヤップを前記連結体と して使用して前記第 1及び第 2のモジュールを一体化することを特徴と する請求の範囲第 2 5項記載の混成集積回路装置の製造方法。
3 0 . 前記 （ d ) の工程では、 前記第 1のモジュールと前記第 2のモ ジュールを所定の間隔を隔てて並べた後前記連結体で前記第 1及び第 2 のモジュールを一体化することを特徴とする請求の範囲第 2 5項記載の 混成集積回路装置の製造方法。
3 1 . 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 第 1及び第 2のモジュールを含み、 前記第 1 及び第 2のモジュールは連結体を介して一体化され、 前記第 1及び第 2 のモジュールは前記実装基板に接続される複数の外部電極端子を有し、 前記第 1及び第 2のモジュールの前記複数の外部電極端子はモジュール ごとに電気的に独立であり、
以下 （ a ) から （ e ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。
( a ) 前記第 1及び第 2のモジュールを製造するための配線基板をそれ それ準備する工程
( b ) 前記一方の配線基板上に第 1のモジュールを構成する半導体チッ プを含む部品を電極の電気的接続を含んで搭載するとともに、 前記他方 の配線基板上に第 2のモジュールを構成する半導体チツプを含む部品を 電極の電気的接続を含んで搭載する工程
( c ) 前記両配線基板を分割して第 1及び第 2のモジュールを形成する 工程
( d ) 前記第 1及び第 2のモジュールの特性評価を行う工程
( e ) 前記特性評価で良品と判定された前記第 1及び第 2のモジュール を所定の位置関係で並べて前記連結体で前記第 1及び第 2のモジュール を一体化する工程。
3 2 . 配線を有する実装基板と、 前記実装基板の配線に外部電極端子 を介して接続される混成集積回路装置を有する電子装置の製造方法であ つて、
前記混成集積回路装置は、
連結体によつて一体化された第 1及び第 2のモジュールを含み、 前記第 1及び第 2のモジュールは前記実装基板の配線に接続される複数 の外部電極端子を有し、
前記複数の外部電極端子は前記実装基板に接続される前の状態では各モ ジュールごとに電気的に独立した状態にあり、 前記実装基板に接続され た状態では前記第 1及び第 2のモジュールの所定の外部電極端子は電気 的に接続されてなり、
以下 （ a ) から （ e ) に至る工程順で製造することを特徴とする電子装 置の製造方法。
( a ) 前記第 1及び第 2のモジュールを製造するための配線基板をそれ それ準備する工程
( b ) 前記一方の配線基板上に第 1のモジュールを構成する半導体チ、ソ プを含む部品を電極の電気的接続を含んで搭載するとともに、 前記他方 の配線基板上に第 2のモジュールを構成する半導体チップを含む部品を 電極の電気的接続を含んで搭載する工程
( c ) 前記両配線基板を分割して第 1及び第 2のモジュールを形成する 工程
( d ) 選ばれた前記第 1及び第 2のモジュールを所定の位置関係で並べ て前記連結体で前記第 1及び第 2のモジュールを一体化する工程
( e ) 前記混成集積回路装置の前記第 1及び第 2のモジュールの前記外 部電極端子を前記実装基板の配線に接続する工程。
3 3 . 前記混成集積回路装置として、 第 1のモジュールとして高周波 電力増幅モジュールを形成し、 第 2のモジュールとしてアンテナスイ ツ チモジュールを形成し、 前記混成集積回路装置を無線通信機の実装基板 に実装することを特徴とする請求の範囲第 3 2項記載の電子装置の製造 方法。
3 4 . 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 第 1及び第 2のモジュールを含み、 前記第 1 及び第 2のモジュールは連結体を介して一体化され、 前記第 1及び第 2 のモジュールは前記実装基板に接続される複数の外部電極端子を有し、 前記第 1及び第 2のモジュールの前記複数の外部電極端子はモジュール ごとに電気的に独立であり、
以下 （ a ) から （ e ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。
( a ) 前記第 1及び第 2のモジュールを製造するための配線基板をそれ それ準備する工程
( b ) 前記一方の配線基板上に第 1のモジュールを構成する半導体チッ プを含む部品を電極の電気的接続を含んで搭載するとともに、 前記他方 の配線基板上に第 2のモジュールを構成する半導体チップを含む部品を 電極の電気的接続を含んで搭載する工程
( c ) 前記両配線基板を分割して第 1及び第 2のモジュールを形成する 工程
( d ) 選ばれた前記第 1及び第 2のモジュールを所定の位置関係で並ぺ て前記連結体で前記第 1及び第 2のモジュールを一体化する工程
( e ) 前記一体化した製品を出荷する工程。
3 5 . 両側にスプロケッ トホールを所定間隔に有しかつ製品を収容す る窪みを所定間隔に有するエンボステープと、 このエンボステープの窪 みを被うように前記エンボステープに重ねて貼り付けられるカバ一テー プとからなるキヤリァテープを、 前記製品の前記窪みに収容した後にリ ール巻き付けることを特徴とする請求の範囲第 3 4項記載の混成集積回 路装置の製造方法。
3 6 . 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 モジュールと、 単一の半導体チップを内蔵す る集積回路装置を含み、 前記モジュールと前記集積回路装置は連結体を 介して一体化され、 前記モジュールと前記集積回路装置は前記実装基板 に接続される複数の外部電極端子を有し、 前記モジュールの前記複数の 外部電極端子と、 前記集積回路装置の前記複数の外部電極端子は互いに 電気的に独立であり、
以下 （ a ) から （ c ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。
( a ) 前記モジュールと前記集積回路装置を準備する工程
( b ) 前記モジュールと前記集積回路装置を一枚の実装基板に実装でき る状態に並べる工程
( c ) 前記モジュールと前記集積回路装置を前記連結体で一体化するェ 程。
3 7 . 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 モジュールと受動素子を内蔵する受動部品を 含み、 前記モジュールと前記受動部品は連結体を介して一体化され、 前 記モジュールと前記受動部品は前記実装基板に接続される複数の外部電 極端子を有し、 前記モジュールの前記複数の外部電極端子と、 前記受動 部品の前記複数の外部電極端子は互いに電気的に独立であり、
以下 （ a ) から （ c ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。 ( a) 前記モジュールと前記受動部品を準備する工程
( b ) 前記モジュールと前記受動部品を一枚の実装基板に実装できる状 態に並べる工程
( c ) 前記モジュールと前記受動部品を前記連結体で一体化する工程。
3 8. 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 単一の半導体チップを内蔵する集積回路装置 と、 受動素子を内蔵する受動部品を含み、 前記集積回路装置と前記受動 部品は連結体を介して一体化され、 前記集積回路装置と前記受動部品は 前記実装基板に接続される複数の外部電極端子を有し、 前記集積回路装 置の前記複数の外部電極端子と、 前記受動部品の前記複数の外部電極端 子は互いに電気的に独立であり、
以下 （ a) から （ c ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。
( a) 前記集積回路装置と前記受動部品を準備する工程
(b ) 前記集積回路装置と前記受動部品を一枚の実装基板に実装できる 状態に並べる工程
( c )前記集積回路装置と前記受動部品を前記連結体で一体化する工程。
3 9. 実装基板に実装される混成集積回路装置の製造方法であって、 前記混成集積回路装置は、 受動素子を内蔵する複数の受動部品を含み、 前記各受動部品は連結体を介して一体化され、 前記各受動部品は前記実 装基板に接続される複数の外部電極端子を有し、 前記各受動部品の前記 複数の外部電極端子は各受動部品ごとに電気的に独立であり、
以下 （ a) から （ c ) に至る工程順で製造することを特徴とする混成集 積回路装置の製造方法。
( a ) 前記各受動部品を準備する工程
( b ) 前記各受動部品を一枚の実装基板に実装できる状態に並べる工程 ( c ) 前記各受動部品を前記連結体で一体化する工程。
PCT/JP2003/007507 2002-07-19 2003-06-12 混成集積回路装置 Ceased WO2004010502A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-211481 2002-07-19
JP2002211481A JP2004055834A (ja) 2002-07-19 2002-07-19 混成集積回路装置

Publications (1)

Publication Number Publication Date
WO2004010502A1 true WO2004010502A1 (ja) 2004-01-29

Family

ID=30767775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/007507 Ceased WO2004010502A1 (ja) 2002-07-19 2003-06-12 混成集積回路装置

Country Status (2)

Country Link
JP (1) JP2004055834A (ja)
WO (1) WO2004010502A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006048932A1 (ja) * 2004-11-04 2006-05-11 Renesas Technology Corp. 電子装置及び電子装置の製造方法
JP2009176877A (ja) * 2008-01-23 2009-08-06 Fuji Electric Device Technology Co Ltd マイクロ電源モジュール
JP2010171114A (ja) * 2009-01-21 2010-08-05 Renesas Technology Corp 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645476A (ja) * 1992-07-21 1994-02-18 Fujitsu Ltd 混成集積回路の製造方法
JPH09102577A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 混成集積回路装置
JPH11345893A (ja) * 1998-05-29 1999-12-14 Nec Corp ハイブリッドｉｃパッケージ
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2001308722A (ja) * 2000-04-26 2001-11-02 Tdk Corp 携帯電話用フロントエンドモジュールと携帯電話端末と携帯電話基地局
JP2001344967A (ja) * 2000-05-26 2001-12-14 Hitachi Ltd 半導体装置及びその動作方法
EP1187523A2 (en) * 2000-09-07 2002-03-13 Sharp Kabushiki Kaisha High-frequency module and manufacturing method of the same
JP2002141673A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 電子回路モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645476A (ja) * 1992-07-21 1994-02-18 Fujitsu Ltd 混成集積回路の製造方法
JPH09102577A (ja) * 1995-10-03 1997-04-15 Hitachi Ltd 混成集積回路装置
JPH11345893A (ja) * 1998-05-29 1999-12-14 Nec Corp ハイブリッドｉｃパッケージ
JP2000223647A (ja) * 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2001308722A (ja) * 2000-04-26 2001-11-02 Tdk Corp 携帯電話用フロントエンドモジュールと携帯電話端末と携帯電話基地局
JP2001344967A (ja) * 2000-05-26 2001-12-14 Hitachi Ltd 半導体装置及びその動作方法
EP1187523A2 (en) * 2000-09-07 2002-03-13 Sharp Kabushiki Kaisha High-frequency module and manufacturing method of the same
JP2002141673A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 電子回路モジュール

Also Published As

Publication number Publication date
JP2004055834A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100674793B1 (ko) 세라믹 적층 소자
KR100947943B1 (ko) 고주파 파워앰프 모듈
JP3461204B2 (ja) マルチチップモジュール
US8432033B2 (en) Electronic device and manufacturing method therefor
US9030223B2 (en) Test carrier
US7808796B2 (en) Electronic component module and method for manufacturing the same
US20040207059A1 (en) Package structure with a cavity
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US6879034B1 (en) Semiconductor package including low temperature co-fired ceramic substrate
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
CN109712947A (zh) 一种基于多层凹嵌式基板的芯片天线单体化结构
US20040209387A1 (en) Method for making a package structure with a cavity
US20220108931A1 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor device
WO2004010502A1 (ja) 混成集積回路装置
US6404100B1 (en) Surface acoustic wave apparatus and method of manufacturing the same
WO2000048243A1 (en) Flexible printed-circuit substrate, film carrier, semiconductor device on tape, semiconductor device, method of semiconductor manufacture, circuit susbstrate, and electronic device
CN100517697C (zh) 集成电路芯片和封装
CN224218807U (zh) 包含被动元件的框架类封装结构
CN100552943C (zh) 叠层型集成电路芯片及封装
EP1432027A1 (en) HIGH FREQUENCY IC PACKAGE, HIGH FREQUENCY UNIT USING IT, AND METHOD FOR MANUFACTURING THE SAME
WO2003077317A1 (en) Integrated circuit device and method for manufacturing the same
CN120261432A (zh) 包含被动元件的框架类封装结构及其制造方法
CN117153705A (zh) 电子封装模块及其制造方法
JPH04363901A (ja) 高周波、マイクロ波用混成集積回路及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase