WO2003107401A1 - Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant - Google Patents

Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant Download PDF

Info

Publication number
WO2003107401A1
WO2003107401A1 PCT/FR2003/001749 FR0301749W WO03107401A1 WO 2003107401 A1 WO2003107401 A1 WO 2003107401A1 FR 0301749 W FR0301749 W FR 0301749W WO 03107401 A1 WO03107401 A1 WO 03107401A1
Authority
WO
WIPO (PCT)
Prior art keywords
layers
micro
elementary layers
layer
winding
Prior art date
Application number
PCT/FR2003/001749
Other languages
English (en)
Inventor
Lionel Girardie
Original Assignee
Memscap
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memscap filed Critical Memscap
Priority to AU2003260580A priority Critical patent/AU2003260580A1/en
Publication of WO2003107401A1 publication Critical patent/WO2003107401A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Definitions

  • the invention relates to the field of microelectronics. More specifically, it targets micro-components which may include integrated circuits, on which planar inductances are produced. This type of component can in particular be used in applications of the radio frequency type, and for example in the field of telecommunications.
  • the invention makes it possible to obtain inductors having higher performances than the existing compounds, in particular as regards the evolution of the quality factor at high frequencies, of the order of a few GigaHertz.
  • This type of mounting makes it possible not to use the substrate surface to implant passive components, such as the inductors, which are then produced outside the substrate, according to a technique known under the name of "ABOVE IC". To improve the performance of the inductors, it is generally sought to increase the quality factor corresponding to the quotient of the inductance coefficient by the resistance of the winding.
  • this type of structure has many drawbacks, and in particular the fact that the magnetic field lines are not guided at the ends of the layers of high relative permeability, so that the quality factor remains limited.
  • the structure and the materials used do not allow inductance to operate at a high frequency, higher than the GigaHertz. Indeed, at high frequency, there is the appearance of large eddy currents, as well as a degradation of the value of the relative permeability.
  • the magnetic alloy does not have anisotropy properties of the permeability. However, the permeability must remain constant up to 3 GigaHertz, range of frequencies at which inductors operate in radio frequency applications.
  • An object of the invention is to allow the operation of high frequency inductors, while retaining satisfactory properties, in particular as regards the quality factor.
  • Another objective of the invention is to limit as much as possible the circulation of the magnetic field lines generated by the inductor in areas of the substrate situated directly above or in close proximity to the inductor.
  • the invention therefore relates to a micro-component including a planar inductance, located above the last apparent level of metallization produced within the substrate.
  • a micro-component including a planar inductance, located above the last apparent level of metallization produced within the substrate.
  • Such an inductor comprises a flat metal winding and two layers of high magnetic permeability, arranged on either side of the metal winding.
  • this micro-component is characterized in that each layer of high magnetic permeability is formed of a successive stack of elementary layers of a material of high magnetic permeability, and of electrically insulating elementary layers.
  • the metal winding is separated from the semiconductor substrate by means of a laminated magnetic structure, which allows the inductor to operate at particularly high frequencies, very greatly limiting the intensity of the currents. Eddy, due to the resistance of each elementary magnetic layer.
  • the stack of elementary layers located above the magnetic winding also covers the lateral sides of the winding. In this way, the magnetic layers located above and below the winding form a closed magnetic circuit. In this way, the magnetic field lines are confined within this closed magnetic circuit with therefore a very limited influence on the outside, and in particular the underlying integrated circuit.
  • the elementary layers with high magnetic permeability can be produced from alloys obtained on the basis of the elements chosen from the group comprising Cobalt, Tantalum, Zirconium, Palladium, Platinum, Rhenium, Ruthenium, Niobium, Cadmium and Hafhium. These alloys have a substantially constant relative permeability up to frequencies of the order of 3 gigaHertz.
  • the alloys making it possible to produce the elementary layers of material of high permeability can also be obtained on the basis of elements chosen from the group comprising Cobalt, Zirconium, Tantalum, Cadmium, Afnium, Lutetium and a rare earth chosen from lanthanides.
  • This type of rare earth-based alloy has a substantially constant relative permeability up to frequencies of the order of one gigaHertz.
  • This type of alloy can in particular be used to produce giant magnetic resistors, in particular used in magnetic sensors used in read heads. It can also be used to produce tunneling magnetoresistors, in particular used in fast access magnetic memory cells, or in actuation devices for systems based on micro electromechanical structures (MEMS).
  • MEMS micro electromechanical structures
  • alloys making it possible to obtain materials with high magnetic permeability having magnetostriction properties can also be obtained based on elements selected from the group comprising Cobalt, Iron,
  • each layer of high permeability material can be between 250 and 10,000 Angstroms.
  • the electrically insulating elementary layers, interposed between the layers of magnetic material of high permeability can be produced from materials chosen from the group comprising the following elements: Si0 2 , HfAl 3 0 9 , Hf 2 Zr0 4 , Si 3 N 4 , benzocyclobutene, taken individually or in combination.
  • the component comprises at least one layer of material of low relative permittivity, interposed between the substrate and the layer of high relative permeability situated under the metal winding, and this in order on the one hand to reduce the parasitic capacity between the winding and the semiconductor substrate and on the other hand so that the magnetic field lines do not pass through the layers of the integrated circuit.
  • the invention also relates to a method of manufacturing such a planar inductance, carried out above the last apparent level of metallization present within the substrate of the microelectronic component.
  • Such a component comprises the following steps consisting in: • depositing a layer of material of low permittivity relative to the top of the substrate;
  • the invention makes it possible to produce inductors on top of existing integrated circuits produced within substrates.
  • the substrate (1) may include a metallization level (2) which can be connected to the rest of the integrated circuit (not shown).
  • This metallization level (2) is covered with a passivation layer (3) which is typically made of SiO 2 .
  • the method according to the invention can link the different steps described below, it being understood that some can be carried out in different ways, while obtaining similar results. Certain steps can also be considered useful, but not essential, and therefore as such be omitted without departing from the scope of the invention.
  • the passivation layer (3) is therefore etched, so as to form the interconnection hole (4), revealing the metallization layer (2).
  • This layer (5) can for example be made of silicon carbide (SiC).
  • a material with low relative permittivity is deposited, according to a thickness of the order of a few microns. .
  • This layer (6) of material with low relative permittivity covers the entire surface of the component, including the interior of the interconnection hole (4).
  • the material used can be chosen from the products sold under the names "CYCLOTEN” or “SiLK” by DOW CHEMICALS, "AURORA” by the company ASM, "BLACK DIAMOND” by the company APPLIED MATERIAL or “CORAL” by the company NONELLUS, or more generally all materials of low permittivity used as insulator of interconnection levels of transistors in integrated circuits.
  • a layer of an electrically insulating material is deposited, which can be chosen from the group comprising Si0 2 , Hf 2 Al 3 ⁇ 9 , Hf Zr0 4 , benzocyclobutene, or alternatively a mixture of silicon oxide and silicon nitride (Si 3 N 4 ).
  • This layer can be deposited according to various techniques, known under the acronyms of PECND (for Plasma Enhanced Chemical Napor Deposition) or LPCND (for Low Pressure Chemical Napor Deposition), or alternatively ALD (for Atomic Layer Deposition). This layer has a thickness of between 100 and 10,000 Amgstroms.
  • a layer (17) of a material forming a magnetic alloy is deposited.
  • the materials used to form the alloys can be chosen from the lists mentioned above.
  • This layer (17) of magnetic alloy can be deposited according to different techniques known under the acronyms of MOCND (for Metal Organic Chemical Napor Deposition) or PNDUHN (for Physical Napor Deposition Ultra High Naccum), or ALD.
  • the steps of depositing insulating layers (16,18,20,22) and magnetic alloy layers (19,21) are linked together to form a laminated structure (23).
  • the number of layers, their thickness and the type of material used for both the magnetic layers (17,19,21) and the insulating layers (16,18,20,22), can be chosen according to the application desired.
  • magnetic alloys based on rare earth may be used.
  • Each of the magnetic layers (17, 19, 21) has a thickness of the order of 500 Angstroms, and are separated by insulating layers of Si0 2 with a thickness of the order of 1500 Angstroms.
  • Four magnetic layers can be superimposed.
  • ten successive layers of magnetic material can be used, based on an alloy including Cobalt, Iron, Silicon and Boron, each layer having a thickness of 500 Angstroms, and being separated from the next magnetic layer by an insulating layer with a thickness of the order of 20 Angstroms, made for example of Hf 2 Al 3 0 9 .
  • tunnel magnetoresistors can be used with the same number of magnetic layers produced on the basis of alloy of Cobalt, Iron, Silicon and Boron, with a thickness of 250
  • amorphous alloys of soft magnetic behavior produced for example by using a stack of five magnetic layers based on alloy of Cobalt, Tantalum, and Zirconium, with a thickness of 2000 Angstroms, separated by insulating layers with a thickness of 200 Angstroms, made from Si0 2 and Si 3 N. These alloys are particularly intended to produce inductors operating at frequencies higher than 2 GigaHertz. It is also possible to produce alloys based on ferrites, but for example produced by a stack of three magnetic layers based on nickel alloy,
  • Zinc, Iron, Oxygen and Zinc / Manganese with a thickness of 8000 Angstroms, separated by insulating layers with a thickness of about 5000 Angstroms made of benzocyclobutene.
  • (26) is obtained by chemical etching based on a plasma source or by wet treatment after a lithography step making it possible to protect the upper lateral faces of the stack (23).
  • a layer (27) is formed which forms a hard mask, intended to protect the magnetic stack (23) for the subsequent stages of etching the lower layers (5- 13) of low relative permittivity.
  • the material used to form the hard mask layer (27) can be chosen from the group comprising SiC, SiOC, Si0 2 , SiN, Si 3 N 4 , SiON.
  • the stack of the layers of low relative permittivity (6,8,10,12) and of the oxygen diffusion barrier layers (7) is etched. , 9, 11, 13) which separate them.
  • the trench (30) thus obtained is cleaned so as to eliminate all the residues from the etching steps. This cleaning can for example be carried out with a fluid mixture of Argon and supercritical nitrogen.
  • This layer (31) can be deposited by different techniques and in particular by PND (for Physical Vapor Deposition), or IMP (Ionized Metal Plasma) or CND (for Chemical Napor Deposition) or ALD, or also by a technique known under the name of E BEAM.
  • the materials used to form this barrier layer (31) can be based on materials chosen from the group comprising Ta ⁇ , Ta ⁇ , Ti ⁇ , W ⁇ , W ⁇ 2 , Os, TiWN, Mo, W, Ru, Rh.
  • a primer layer (34) is deposited.
  • This primer layer can be deposited by various techniques already mentioned.
  • This primer layer (34) is then protected as illustrated in FIG. 15 by layers of resin (35) deposited on the upper faces of the magnetic stack (23).
  • an electrolytic deposition of copper is made to fill the trench (30) by forming the interconnection pad (36) connecting the metallization level to the area on which will be implanted the future inductance.
  • an annealing step is carried out allowing recrystallization of the copper deposited by electrolytic means as well as the primer layer (38).
  • a layer of material with low relative permittivity is deposited, which covers the entire inductance.
  • This material can typically be benzocyclobutene, or even parylene ® , or more generally all types of materials of low relative permittivity deposited by chemical means.
  • This layer (40) is then appropriately etched to define a stud (41) which covers the turns (43-45) of the metal winding, as illustrated in FIG. 22.
  • the procedure is as illustrated in FIG. Figure 23, depositing magnetic alloy layers (52) and insulating elementary layers (53), similar to the layers (16-22) deposited below the winding of the inductor.
  • this second stack of magnetic layers takes place not only on the upper face (57) of the stud (51), but also on the lateral flanks (56) of the latter, so that the winding (43-45 ) is encapsulated between the two magnetic stacks (23,54).
  • the number of layers of the upper stack (54) corresponds to that of the layers of the lower stack (23).
  • a passivation layer is deposited which protects the upper stack (54).
  • This passivation layer can be produced in benzocyclobutene, in parylene ® , or even in SiON or Si 3 N 4 , or even in PSG (Phospho Silicate Glass) or
  • This passivation layer (57) covers the upper stack (54) while protecting it from the outside atmosphere.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Micro-composant incluant une inductance planaire, située au dessus du dernier niveau de métallisation (2) apparent réalisé au sein du substrat (1), comportant un enroulement métallique plan (43, 44, 45) et deux couches de perméabilité magnétique élevées disposées de part et d'autre de l'enroulement métallique, caractérisé en ce que chaque couche de perméabilité magnétique élevée est formée d'un empilement (23, 54) successif de couches élémentaires (17, 19 ,21, 52) d'un matériau de forte perméabilité magnétique, et de couches élémentaires (16, 18, 20, 22, 53) électriquement isolantes.

Description

MICRO-COMPOSANT INCLUANT UNE INDUCTANCE PLANAIRE ET
PROCEDE DE FABRICATION D'UN TEL MICRO-COMPOSANT.
Domaine technique
L'invention se rattache au domaine de la microélectronique. Plus précisément, elle vise des micro-composants pouvant inclure des circuits intégrés, sur lesquels sont réalisées des inductances planaires. Ce type de composant peut notamment être utilisé dans les applications du type radio-fréquence, et par exemple dans le domaine des télécommunications.
L'invention permet d'obtenir des inductances possédant des performances plus élevées que les composés existants, notamment en ce qui concerne l'évolution du facteur de qualité à des fréquences élevées, de l'ordre de quelques GigaHertz.
La structure de tels inductances, ainsi que le procédé de réalisation, permettent de limiter l'influence du champ magnétique générée par l'inductance vis-à-vis des circuits intégrés situés en dessous de l'inductance proprement dite.
Techniques antérieures De façon générale, il est connu, notamment du document EP 1 039 544, de réaliser des inductances planaires formées d'un enroulement métallique en spirale, au dessus d'un circuit intégré. Ce type de montage permet de connecter une inductance à un circuit intégré, en limitant les distances de connexion avec l'inductance du circuit intégré, puisque l'inductance est alors directement disposée à l'aplomb de plots d'interconnexion réalisés dans le substrat du circuit intégré.
Ce type de montage permet de ne pas utiliser la surface de substrat pour implanter des composants passifs, tels que les inductances, qui sont alors réalisées à l'extérieur du substrat, selon une technique connue sous l'appellation de "ABOVE IC". Pour améliorer les performances des inductances, il est généralement recherché l'augmentation du facteur de qualité correspondant au quotient du coefficient d'inductance par la résistance de l'enroulement.
Pour ce faire, diverses solutions ont déjà été proposées, notamment celle décrite dans le document US 6,309,922 qui consiste à interposer entre les différentes spires de l'enroulement un matériau isolant dans lequel sont présents des ions ayant un matériau de forte perméabilité relative. Une telle solution permet d'augmenter la valeur du coefficient d'inductance de l'enroulement, mais il présente en revanche l'inconvénient que le circuit intégré situé à l'aplomb de l'inductance est soumis au champ magnétique généré par l'inductance, avec des risques de perturbation des différents transistors et autres structures semi-conductrices réalisées dans le substrat.
Une autre structure a été proposée dans le document EP 1 148 551 dans lequel l'enroulement métallique de l'inductance est interposé entre deux couches de matériau de forte perméabilité relative, réalisées à base d'alliage incluant du cobalt, du fer et du phosphore. Ce type de structure permet de limiter l'influence du champ magnétique générée par l'inductance sur le substrat sous-jacent.
Toutefois, ce type de structure présente de nombreux inconvénients, et notamment le fait que les lignes de champ magnétique ne sont pas guidées au niveau des extrémités des couches de forte perméabilité relative, de sorte que le facteur de qualité reste limité.
En outre, la structure et les matériaux utilisés ne permettent pas le fonctionnement d'inductance à une fréquence élevée, supérieure au GigaHertz. En effet, à haute fréquence, on constate l'apparition de courants de Foucault importants, ainsi qu'une dégradation de la valeur de la perméabilité relative. Par ailleurs l'alliage magnétique ne possède pas de propriétés d'anisotropie de la perméabilité. Or, la perméabilité doit rester constante jusqu'à 3 GigaHertz, gamme de fréquences à laquelle fonctionnent les inductances dans des applications radiofréquences.
Un objectif de l'invention est de permettre le fonctionnement des inductances à haute fréquence, tout en conservant des propriétés satisfaisantes, notamment en ce qui concerne le facteur de qualité.
Un autre objectif de l'invention est de limiter au maximum la circulation des lignes de champ magnétique générées par l'inductance dans des zones du substrat situées à l'aplomb ou à proximité directe de l'inductance.
Exposé de l'invention
L'invention concerne donc un micro-composant incluant une inductance planaire, située au-dessus du dernier niveau de métallisation apparent réalisé au sein du substrat. Une telle inductance comporte un enroulement métallique plan et deux couches de perméabilité magnétique élevée, disposées de part et d'autre de l'enroulement métallique.
Conformément à l'invention, ce micro-composant se caractérise en ce que chaque couche de perméabilité magnétique élevée est formée d'un empilement successif de couches élémentaires en un matériau de forte perméabilité magnétique, et de couches élémentaires électriquement isolantes.
Autrement dit, l'enroulement métallique est séparé du substrat semi- conducteur par l'intermédiaire d'une structure magnétique feuilletée, ce qui permet à l'inductance de fonctionner à des fréquences particulièrement élevées, en limitant très fortement l'intensité des courants de Foucault, du fait de la résistance de chaque couche élémentaire magnétique. Selon une autre caractéristique de l'invention, l'empilement de couches élémentaires situé au dessus de l'enroulement magnétique, recouvre également les flancs latéraux de l'enroulement. De la sorte, les couches magnétiques situées au dessus et au dessous de l'enroulement forment un circuit magnétique fermé. De cette manière, les lignes de champ magnétique sont confinées à l'intérieur de ce circuit magnétique fermé avec donc une influence très limitée sur l'extérieur, et notamment le circuit intégré sous-jacent.
En pratique, les couches élémentaires de forte perméabilité magnétique peuvent être réalisées à partir d'alliages obtenus à base des éléments choisis dans le groupe comprenant le Cobalt, le Tantale, le Zirconium, le Palladium, le Platine, le Rhénium, le Ruthénium, le Niobium, le Cadmium et l'Hafhium. Ces alliages présentent une perméabilité relative sensiblement constante jusqu'à des fréquences de l'ordre de 3 gigaHertz.
Les alliages permettant de réaliser les couches élémentaires de matériau de forte perméabilité peuvent également être obtenus à base d'éléments choisis dans le groupe comprenant le Cobalt, le Zirconium, le Tantale, le Cadmium, lΗafnium, le Lutétium et une terre rare choisie parmi les lanthanides. Ce type d'alliage à base de terre rare présente une perméabilité relative sensiblement constante jusqu'à des fréquences de l'ordre d'un gigaHertz . Ce type d'alliage peut notamment être utilisé pour réaliser des résistances magnétiques géantes, notamment employées dans des capteurs magnétiques utilisés dans les têtes de lecture. Il peut également être utilisé pour réaliser des magnétorésistances à effet tunnel, notamment employées au sein de cellules de mémoire magnétique à accès rapide, ou dans des dispositifs d'actuation de systèmes à base de structures micro électromécaniques (MEMS).
Les alliages permettant d'obtenir les matériaux à forte perméabilité magnétique ayant des propriétés de magnétostriction peuvent également être obtenus à base d'éléments choisis dans le groupe comprenant le Cobalt, le Fer, le
Silicium, le Bore, le Tantale, le Nickel, le Zinc, le Zirconium, l'Oxygène, le Platine, le Palladium, le Ruthénium, le Rhénium, le Lutétium, le Manganèse et des éléments choisis parmi les lanthanides.
En pratique, l'épaisseur de chaque couche de matériau de forte perméabilité peut être comprise entre 250 et 10000 Angstroms.
En pratique, les couches élémentaires électriquement isolantes, interposées entre les couches de matériau magnétique de forte perméabilité, peuvent être réalisées à partir des matériaux choisis dans le groupe comprenant les éléments suivants : Si02, HfAl309, Hf2Zr04, Si3N4, le benzocyclobutène, pris isolément ou en combinaison.
En pratique, on préférera que le composant comporte au moins une couche de matériau de faible permittivité relative, interposée entre le substrat et la couche de forte perméabilité relative située sous l'enroulement métallique, et ce afin d'une part de diminuer la capacité parasite entre l'enroulement et le substrat semiconducteur et d'autre part à ce que les lignes de champs magnétique ne passent pas dans les couches du circuit intégré.
L'invention concerne également un procédé de fabrication d'une telle inductance planaire, réalisée au dessus du dernier niveau de métallisation apparent présent au sein du substrat du composant micro-électronique.
Un tel composant comporte les étapes suivantes consistant à : • déposer une couche de matériau de faible permittivité relative au dessus du substrat ;
• à déposer successivement des couches élémentaires d'un matériau de forte perméabilité relative, et des couches élémentaires de matériau électriquement isolant ; • réaliser une ouverture pour former un plot d'interconnexion au-dessus du niveau de métallisation ;
• combler l'ouverture ainsi réalisée par un dépôt électrolytique d'un métal ; • déposer par voie électrolytique dans des ouvertures réalisées sur un masque, les différentes spires de l'enroulement métallique ;
• recouvrir l'ensemble de l'enroulement d'une couche de passivation ;
• déposer au dessus de la couche de passivation, successivement des couches élémentaires d'un matériau de forte perméabilité relative et des couches élémentaires de matériau isolant, de sorte que ces différentes couches élémentaires recouvrent l'inductance en venant en contact de l'empilement des couches de forte perméabilité relative situées sous l'enroulement métallique.
Description sommaire des figures
La manière dont l'invention ainsi que les avantages qui en découlent ressortiront bien de la description du mode de réalisation qui suit, donné à titre d'exemple non limitatif à l'appui des figures annexées 1 à 24, représentant une vue en coupe du micro-composant dans la zone d'implantation de l'inductance.
Bien entendu, les épaisseurs des différentes couches illustrées aux figures sont données uniquement dans le but de permettre la compréhension de l'invention, et ne seront pas toujours en rapport avec les épaisseurs et dimensions réelles.
Manière de réaliser l'invention
Comme déjà évoqué, l'invention permet de réaliser des inductances au dessus de circuits intégrés existants réalisés au sein de substrats.
De façon schématique, et comme illustré à la figure 1, le substrat (1) peut comporter un niveau de métallisation (2) qui peut être relié au reste du circuit intégré (non représenté). Ce niveau de métallisation (2) est recouvert d'une couche de passivation (3) qui est typiquement en SiO2. Le procédé conforme à l'invention peut enchaîner les différentes étapes décrites ci-après, étant entendu que certaines peuvent être réalisées de façons différentes, tout en obtenant des résultats analogues. Certaines étapes peuvent également être considérées comme utiles, mais non indispensables, et donc à ce titre être omises sans sortir du cadre de l'invention.
Dans la première étape, illustrée à la figure 2, on procède donc à la gravure de la couche de passivation (3), de manière à former le trou d'interconnexion (4), laissant apparaître la couche de métallisation (2).
Par suite, comme illustré à la figure 3, on procède au dépôt d'un matériau de très faible permittivité relative, servant également de couche barrière à la diffusion de l'oxygène. Cette couche (5) peut par exemple être réalisée en carbure de silicium (SiC).
Par la suite, comme illustré à la figure 4, on procède au dépôt d'un matériau à faible permittivité relative, selon une épaisseur de l'ordre de quelques microns. . Cette couche (6) de matériau à faible permittivité relative recouvre l'intégralité de la surface du composant, y compris l'intérieur du trou d'interconnexion (4). Le matériau utilisé peut être choisi parmi les produits commercialisés sous les appellations "CYCLOTEN" ou "SiLK" par DOW CHEMICALS, "AURORA" par la Société ASM, "BLACK DIAMOND" par la Société APPLIED MATERIAL ou "CORAL" par la Société NONELLUS , ou plus généralement tous matériaux de faible permittivité utilisés comme isolant de niveaux d' interconnections des transistors dans les circuits intégrés.
Par la suite, on peut procéder comme illustré à la figure 5 au dépôt successif de couches supplémentaires (7,9,11) de couches barrières à la diffusion de l'oxygène et de couches (8,10,12) de matériau de faible permittivité relative. Ces dépôts successifs ont pour objet d'éloigner l'emplacement de la future inductance par rapport au substrat (1). L'empilement de couches successives peut être nécessité pour des questions de compatibilité avec des procédés d'intégration dépendant de la technologie utilisée pour former le circuit intégré. Mais toutefois, pour certaines technologies, et notamment la technologie CMOS, une seule couche de matériau de faible permittivité relative peut être suffisante. Qu'il comporte une ou plusieurs couches de matériau de faible permittivité relative, cet empilement reçoit en partie supérieure une ultime couche (13) formant barrière à la diffusion de l'oxygène.
Par la suite, et comme illustré à la figure 6, on procède au dépôt d'une couche d'un matériau électriquement isolant, qui peut être choisi dans le groupe comprenant le Si02, Hf2Al3θ9, Hf Zr04, le benzocyclobutène, ou bien encore un mélange de di oxyde de silicium et de nitrure de silicium (Si3N4). Cette couche peut être déposée selon différentes techniques, connues sous les acronymes de PECND (pour Plasma Enhanced Chemical Napor Déposition) ou LPCND (pour Low Pressure Chemical Napor Déposition), ou bien encore ALD (pour Atomic Layer Déposition). Cette couche présente une épaisseur comprise entre 100 et 10000 Amgstrôms.
Par la suite, on procède au dépôt d'une couche (17) en un matériau formant un alliage magnétique. Les matériaux utilisés pour former les alliages peuvent être choisis parmi les listes évoquées précédemment. Cette couche (17) d'alliage magnétique peut être déposée selon différentes techniques connues sous les acronymes de MOCND (pour Métal Organic Chemical Napor Déposition) ou encore PNDUHN (pour Physical Napor Déposition Ultra High Naccum), ou encore ALD.
Par la suite, et comme illustré à la figure 9, on enchaîne les étapes de dépôt de couches isolantes (16,18,20,22) et des couches d'alliage magnétique (19,21) pour former une structure feuilletée (23). Le nombre de couches, leur épaisseur et le type de matériau utilisé à la fois pour les couches magnétiques (17,19,21) et les couches isolantes (16,18,20,22), peut être choisi en fonction de l'application souhaitée.
A titre d'exemple, pour réaliser des magnéto-résistances géantes, on pourra utiliser des alliages magnétiques à base de terre rare, et par exemple à base de Holmium, de Fer et de Cobalt. Chacune des couches magnétiques (17,19,21) possède une épaisseur de l'ordre de 500 Angstrôms, et sont séparées par des couches isolantes en Si02 d'une épaisseur de l'ordre de 1500 Angstrôms. Quatre couches magnétiques peuvent être superposées.
Pour un autre type d'application, et notamment pour réaliser des magnéto- résistances à effet tunnel, on pourra utiliser dix couches successives de matériau magnétique réalisées à base d'un alliage incluant du Cobalt, du Fer, du Silicium et du Bore, chaque couche présentant une épaisseur de 500 Angstrôms, et étant séparées de la couche magnétique suivante par une couche isolante d'une épaisseur de l'ordre de 20 Angstrôms, réalisée par exemple en Hf2Al309.
Des résultats analogues, pour réaliser des magnéto-résistances à effet tunnel peuvent être employées avec le même nombre de couches magnétiques réalisées à base d'alliage de Cobalt, Fer, Silicium et Bore, avec une épaisseur de 250
Angstrôms et séparées par des couches isolantes de HfZr04 d'une épaisseur de 20
Angstrôms.
II est également possible d'utiliser des alliages amorphes de comportement magnétique doux, réalisés par exemple en utilisant un empilement de cinq couches magnétiques à base d'alliage de Cobalt, Tantale, et Zirconium, d'une épaisseur de 2000 Angstrôms, séparés par des couches isolantes d'épaisseur de 200 Angstrôms, réalisés à base de Si02 et Si3N . Ces alliages sont particulièrement destinés à réaliser des inductances opérant à des fréquences supérieures à 2 GigaHertz.. On peut également réaliser des alliages à base de ferrites, mais par exemple réalisés par un empilement de trois couches magnétiques à base d'alliage de nickel,
Zinc, Fer, Oxygène et Zinc/Manganèse avec une épaisseur de 8000 Angstrôms, séparées par des couches isolantes d'une épaisseur de l'ordre de 5000 Angstrôms réalisées en benzocyclobutène.
Par la suite, et comme illustré à la figure 9, on procède à la réalisation d'une tranchée au sein de l'empilement d'une couche magnétique (23). Cette tranchée
(26) est obtenue par gravure chimique à base de source plasma ou par traitement humide après une étape de lithographie permettant de protéger les faces supérieures latérales de l'empilement (23).
Par la suite, et comme illustré à la figure 10, on procède au dépôt d'une couche (27) formant un masque dur, destinée à protéger l'empilement magnétique (23) pour les étapes ultérieures de gravure des couches inférieures (5-13) de faible permittivité relative.
Le matériau utilisé pour former la couche de masque dur (27) peut être choisi parmi le groupe comprenant le SiC, SiOC, Si02, SiN, Si3N4, SiON.
Par la suite, comme illustré à la figure 11, après l'étape de lithographie non représentée, on procède à l'ouverture de la couche (27) de masque dur, au fond de la tranchée (26) réalisée au sein de l'empilement magnétique (23). L'élimination du masque dur permet de faire apparaître la couche supérieure (12) de matériau de faible permittivité relative.
Par la suite, et comme illustré à la figure 12, on procède à une gravure de l'empilement des couches de faible permittivité relative (6,8,10,12) ainsi que des couches de barrière à la diffusion d'oxygène (7,9,11,13) qui les séparent. Par la suite, on procède au nettoyage de la tranchée (30) ainsi obtenue de manière à éliminer tous les résidus des étapes de gravure. Ce nettoyage peut par exemple s'effectuer avec un mélange fluide d'Argon et d'Azote supercritique.
Après ce nettoyage, on procède comme illustré à la figure 13, au dépôt d'une couche barrière à la diffusion du cuivre (31), qui occupe les faces supérieures de l'empilement magnétique (23) ainsi que les parois de la tranchée (30). Cette couche (31) peut être déposée par différentes techniques et notamment par PND (poui Physical Vapor Déposition), ou IMP ( Ionized Métal Plasma ) ou CND (pour Chemical Napor Déposition) ou ALD, ou encore par une technique connue sous le nom de E BEAM.
Les matériaux utilisés pour former cette couche barrière (31) peuvent être à base de matériaux choisis dans le groupe comprenant Taα, TaΝ, TiΝ, WΝ, WΝ2, Os, TiWN, Mo, W, Ru, Rh.
Par la suite, on procède au dépôt d'une couche amorce (34). Cette couche amorce peut être déposée par différentes techniques déjà évoquées.
Cette couche amorce (34) est ensuite protégée comme illustré à la figure 15 par des couches de résine (35) déposées sur les faces supérieures de l'empilement magnétique (23).
On procède par la suite, comme illustré à la figure 16, à un dépôt de cuivre par voie électrolytique permettant de combler la tranchée (30) en formant le plot d'interconnexion (36) reliant le niveau de métallisation à la zone sur laquelle sera implantée la future inductance.
Par la suite, on procède à l'élimination des couches de résine (35) ayant permis de délimiter la partie supérieure du plot d'interconnexion (36). Par la suite, on procède, comme illustré à la figure 17, au dépôt d'une résine
(38) à l'intérieur de laquelle sont définies par photogravure des ouvertures
(39,40,41) correspondant à l'emplacement des futures spires de l'enroulement magnétique.
Par la suite, on procède à un dépôt électrolytique du cuivre qui croît au dessus des zones de couche amorce (34) apparentes au fond des motifs (39,40,41), pour définir les spires (43,44,45).
Par la suite, comme illustré à la figure 19, on procède à l'élimination des zones de résine (38) ayant permis de définir les spires (43,44,45). Après cette opération, on peut procéder à l'application d'une solution permettant d'assurer une passivation des dépôts électrolytiques du cuivre en vue de sa protection contre la corrosion, par une technique de dépôt telle que la pulvérisation ou un dépôt en phase chimique vapeur ou un dépôt auto catalytique.
Par la suite, on procède comme illustré à la figure 20, à l'élimination par voie chimique des fractions de la couche amorce (34) et de la couche barrière à la diffusion (31) située en dehors de l'emplacement des spires (43-45), de manière à laisser apparaître la couche de masque dur (27).
On procède par la suite à une étape de recuit permettant d'assurer une recristallisation du cuivre déposé par voie électrolytique ainsi que la couche amorce (38).
Par la suite, et comme illustré à la figure 21, on procède au dépôt d'une couche de matériau à faible permittivité relative, qui recouvre l'intégralité de l'inductance. Ce matériau peut être typiquement du benzocyclobutène, ou bien encore du parylène® , ou plus généralement tous types de matériaux de faible permittivité relative déposés par voie chimique. Cette couche (40) est ensuite gravée de façon appropriée pour définir un plot (41) qui recouvre les spires (43-45) de l'enroulement métallique, comme illustré à la figure 22. A la suite, on procède comme illustré à la figure 23, au dépôt de couches d'alliage magnétique (52) et de couches élémentaires isolantes (53), analogues aux couches (16-22) déposées en dessous de l'enroulement de l'inductance.
Le dépôt de ce second empilement de couches magnétiques s'effectue non seulement sur la face supérieure (57) du plot (51), mais également sur les flancs latéraux (56) de ce dernier, de sorte que l'enroulement (43-45) se trouve encapsulé entre les deux empilements magnétiques (23,54).
Pour des raisons de symétrie, on préférera que le nombre des couches de l'empilement supérieur (54) corresponde à celui des couches de l'empilement inférieur (23).
Par la suite, on procède, comme illustré à la figure 24, au dépôt d'une couche de passivation venant protéger l'empilement supérieur (54). Cette couche de passivation peut être réalisée en benzocyclobutène, en parylène®, ou bien encore en SiON ou Si3N4, ou bien encore en PSG ( Phospho Silicate Glass ) ou
BPSG ( Bor Phosphore Silicate Glass ).
Cette couche de passivation (57) recouvre l'empilement supérieur (54) en la protégeant de l'atmosphère extérieure.
Il ressort de ce qui précède que le procédé conforme à l'invention, et les composants ainsi obtenus, présentent de multiples avantages, et notamment :
• la possibilité de fonctionner à des fréquences nettement plus élevées que les composants existants, et typiquement à des fréquences supérieures au GigaHertz, tout en conservant des propriétés électriques satisfaisantes, notamment en termes de facteur de qualité ; le fait que l'enroulement métallique de l'inductance soit encapsulé dans des couches magnétiques formant un circuit magnétique fermé, limite très fortement les risques de voir des lignes de champ magnétique atteindre le substrat du circuit intégré sous-jacent.

Claims

RENENDICATIONS
1/ Micro-composant incluant une inductance planaire, située au dessus du dernier niveau de métallisation (2) apparent réalisé au sein du substrat (1), comportant un enroulement métallique plan (43,44,45) et deux couches de perméabilité magnétique élevées disposées de part et d'autre de l'enroulement métallique, caractérisé en ce que chaque couche de perméabilité magnétique élevée est formée d'un empilement (23,54) successif de couches élémentaires (17,19,21,52) d'un matériau de forte perméabilité magnétique, et de couches élémentaires (16,18,20,22,53) électriquement isolantes.
2/ Micro-composant selon la revendication 1, caractérisé en ce que l'empilement (54) des couches élémentaires (52,53) situées au dessus de l'enroulement métallique recouvre également les flancs latéraux (56) de l'enroulement (43-45).
3/ Micro-composant selon la revendication 1, caractérisé en ce que les couches élémentaires (17,19,21,52) d'un matériau à forte perméabilité magnétique sont réalisées à partir d'alliages obtenus à base d'éléments choisis dans le groupe comprenant le Cobalt, le Tantale, le Zirconium, le Palladium, le Platine, le
Rhénium, le Ruthénium, le Niobium, le Cadmium et l'Hafhium.
4/ Micro-composant selon la revendication 1, caractérisé en ce que les couches élémentaires (17,19,21,52) d'un matériau à forte perméabilité magnétique sont réalisées à partir d'alliages obtenus à base d'éléments choisis dans le groupe comprenant le Cobalt, le Zirconium, le Tantale, le Cadmium, l'Hafhium, le
Lutétium et une terre rare choisie parmi les lanthanides. 5/ Micro-composant selon la revendication 1, caractérisé en ce que les couches élémentaires (17,19,21,52) d'un matériau à forte perméabilité magnétique sont réalisées à partir d'alliages obtenus à base d'éléments choisis dans le groupe comprenant le Cobalt, le Fer, le Silicium, le Bore, le Tantale, Je Nickel, le Zinc, le Zirconium, l'Oxygène, le Platine, le Palladium, le Ruthénium, le Rhénium, le
Lutétium, le Manganèse et des éléments choisis parmi les lanthanides.
6/ Micro-composant selon la revendication 1, caractérisé en ce que les couches élémentaires (16,18,20,22,53) électriquement isolantes sont réalisées à partir de matériaux choisis dans le groupe comprenant Si02, Hf2Al309, Hf2Zr0 , Si3N4, le benzocyclobutène, pris isolément ou en combinaison.
Il Micro-composant selon la revendication 1, caractérisé en ce que l'épaisseur de chaque couche élémentaire de forte perméabilité magnétique (17,19,21,52) est comprise entre 250 et 10000 Angstrôms.
8/ Micro-composant selon la revendication 1, caractérisé en ce qu'il comporte au moins une couche de matériau de faible permittivité relative (6,8,10,12) interposée entre le substrat (1) et l'empilement (23) de couches élémentaires de forte perméabilité relative, situé sous l'enroulement métallique (43-45).
9/ Procédé de fabrication d'une inductance planaire au dessus du dernier niveau de métallisation apparent (2) réalisé au sein d'un substrat d'un composant micro-électronique, caractérisé en ce qu'il comporte les étapes suivantes consistant à :
• déposer au moins une couche (6,8,10,12) de matériau de faible permittivité relative au dessus du substrat (1) ;
• déposer successivement les couches élémentaires (17,19,21,52) d'un matériau de forte perméabilité relative, et les couches élémentaires (16,18,20,22) de matériau électriquement isolant ;
• réaliser une ouverture (26) au dessus pour former un plot d'interconnexion au dessus du niveau de métallisation (2) ; • combler l'ouverture (26) ainsi réalisée par un dépôt électrolytique (36) d'un métal ;
• déposer par voie électrolytique dans des ouvertures (39,40,4 l)réalisées sur un masque (38), les différentes spires (43,44,45) de l'enroulement magnétique ;
• recouvrir l'ensemble de l'emoulement magnétique d'une couche de passivation (51) ;
• déposer au dessus de la couche de passivation (51), successivement des couches élémentaires (52) d'un matériau de forte perméabilité relative et des couches élémentaires (53) de matériau isolant, de sorte que ces différentes couches élémentaires recouvrent l'enroulement en venant en contact de l'empilement (23) des couches de forte perméabilité relative situées sous l'enroulement métallique.
PCT/FR2003/001749 2002-06-13 2003-06-11 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant WO2003107401A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2003260580A AU2003260580A1 (en) 2002-06-13 2003-06-11 Micro-component comprising a planar inductance and method for production of such a micro-component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0207267A FR2841042B1 (fr) 2002-06-13 2002-06-13 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant
FR02/07267 2002-06-13

Publications (1)

Publication Number Publication Date
WO2003107401A1 true WO2003107401A1 (fr) 2003-12-24

Family

ID=29595195

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2003/001749 WO2003107401A1 (fr) 2002-06-13 2003-06-11 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant

Country Status (3)

Country Link
AU (1) AU2003260580A1 (fr)
FR (1) FR2841042B1 (fr)
WO (1) WO2003107401A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG127780A1 (en) * 2005-06-03 2006-12-29 Sony Corp A material for use in a mems device, a method of making the material and a mems device including thematerial

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022981A1 (fr) * 1996-11-22 1998-05-28 Philips Electronics N.V. Circuit integre semiconducteur a inducteur
EP1039544A1 (fr) * 1999-03-23 2000-09-27 Memscap Circuit intégré monolithique incorporant un composant inductif et procédé de fabrication d'un tel circuit intégré
US6396122B1 (en) * 2000-09-08 2002-05-28 Newport Fab, Llc Method for fabricating on-chip inductors and related structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022981A1 (fr) * 1996-11-22 1998-05-28 Philips Electronics N.V. Circuit integre semiconducteur a inducteur
EP1039544A1 (fr) * 1999-03-23 2000-09-27 Memscap Circuit intégré monolithique incorporant un composant inductif et procédé de fabrication d'un tel circuit intégré
US6396122B1 (en) * 2000-09-08 2002-05-28 Newport Fab, Llc Method for fabricating on-chip inductors and related structure

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KATAYAMA Y ET AL: "HIGH-POWER-DENSITY MHZ-SWITCHNG MONOLITHIC DC-DC CONVERTER WITH THIN-FILM INDUCTOR", 31ST.ANNUAL IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE. PESC 00. CONFERENCE PROCEEDINGS. GALWAY, IRELAND, JUNE 18 - 23, 2000, ANNUAL POWER ELECTRONICS SPECIALISTS CONFERENCE, NEW YORK, NY: IEEE, US, vol. 3 OF 3. CONF. 31, 18 June 2000 (2000-06-18), pages 1485 - 1490, XP000988226, ISBN: 0-7803-5693-4 *
YAMAGUCHI M ET AL: "Magnetic RF integrated thin-film inductors", MICROWAVE SYMPOSIUM DIGEST. 2000 IEEE MTT-S INTERNATIONAL BOSTON, MA, USA 11-16 JUNE 2000, PISCATAWAY, NJ, USA,IEEE, US, 11 June 2000 (2000-06-11), pages 205 - 208, XP010505956, ISBN: 0-7803-5687-X *
YAMAGUCHI M ET AL: "RF INTEGRATED SPIRAL INDUCTOR WITH DOUBLE-SIDED FERROMAGNETIC LAYERS", EXTENDED ABSTRACTS OF THE INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, JAPAN SOCIETY OF APPLIED PHYSICS. TOKYO, JA, vol. 2001, 26 September 2001 (2001-09-26), pages 86 - 87, XP001074506 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG127780A1 (en) * 2005-06-03 2006-12-29 Sony Corp A material for use in a mems device, a method of making the material and a mems device including thematerial

Also Published As

Publication number Publication date
AU2003260580A1 (en) 2003-12-31
FR2841042B1 (fr) 2004-07-09
FR2841042A1 (fr) 2003-12-19

Similar Documents

Publication Publication Date Title
US9343356B2 (en) Back end of the line (BEOL) interconnect scheme
TWI360845B (en) Semiconductor device
TWI423327B (zh) 降低後段製程配線結構之整體介電常數的處理整合系統
JP5385610B2 (ja) 相互接続構造体の形成方法
US20050186793A1 (en) Manufacturing method of semiconductor device
WO2004100232A1 (fr) Procede de formation de la plaque superieure d'un condensateur mim a un seul masque dans une structure d'integration en cuivre a double damasquinage
CA2301988A1 (fr) Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre
EP2192612A2 (fr) Procédé pour empiler et interconnecter des circuits intégrés
US7682925B2 (en) Capacitor and manufacturing method thereof
JP4364258B2 (ja) 半導体装置及び半導体装置の製造方法
EP1480266A2 (fr) Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
FR2911432A1 (fr) Interconnexions d'un circuit electronique integre
US10242943B2 (en) Forming a stacked capacitor
US20050266679A1 (en) Barrier structure for semiconductor devices
US8030737B2 (en) Semiconductor device and method of manufacturing the same
TWI229918B (en) Method of forming an inter-metal dielectric layer in an interconnect structure
CN100530565C (zh) 半导体器件及其制造方法
US8878364B2 (en) Method for fabricating semiconductor device and semiconductor device
US20140151848A1 (en) Mimcap structure in a semiconductor device package
US10734444B1 (en) Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same
WO2003107401A1 (fr) Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant
FR2771854A1 (fr) Procede de realisation d'interconnexions metalliques dans des circuits integres
FR2842018A3 (fr) Micro-composant incluant un element inductif du type inductance ou transformateur
JP5891753B2 (ja) 半導体装置の製造方法
US20050084985A1 (en) Methods and apparatuses for producing a polymer memory device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP