FR2841042A1 - Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant - Google Patents

Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant Download PDF

Info

Publication number
FR2841042A1
FR2841042A1 FR0207267A FR0207267A FR2841042A1 FR 2841042 A1 FR2841042 A1 FR 2841042A1 FR 0207267 A FR0207267 A FR 0207267A FR 0207267 A FR0207267 A FR 0207267A FR 2841042 A1 FR2841042 A1 FR 2841042A1
Authority
FR
France
Prior art keywords
layers
micro
elementary
layer
magnetic permeability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0207267A
Other languages
English (en)
Other versions
FR2841042B1 (fr
Inventor
Lionel Girardie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memscap SA
Original Assignee
Memscap SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memscap SA filed Critical Memscap SA
Priority to FR0207267A priority Critical patent/FR2841042B1/fr
Priority to PCT/FR2003/001749 priority patent/WO2003107401A1/fr
Priority to AU2003260580A priority patent/AU2003260580A1/en
Publication of FR2841042A1 publication Critical patent/FR2841042A1/fr
Application granted granted Critical
Publication of FR2841042B1 publication Critical patent/FR2841042B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Micro-composant incluant une inductance planaire, située au dessus du dernier niveau de métallisation (2) apparent réalisé au sein du substrat (1), comportant un enroulement métallique plan (43, 44, 45) et deux couches de perméabilité magnétique élevées disposées de part et d'autre de l'enroulement métallique, caractérisé en ce que chaque couche de perméabilité magnétique élevée est formée d'un empilement (23, 54) successif de couches élémentaires (17, 19, 21, 52) d'un matériau de forte perméabilité magnétique, et de couches élémentaires (16, 18, 20, 22, 53) électriquement isolantes.

Description

isolante et une couche ferromagnetique (50).
MICRO-COMPOSANT INCLUANT UNE INDUCTANCE PLANAIRE ET
PROCEDE DE FABRICATION D'UN TEL MICRO-COMPOSANT.
Domaine technique L'invention se rattache au domaine de la microelectronique. Plus precisement, elle vise des micro-composants pouvant inclure des circuits integres, sur lesquels vent realisees des inductances planaires. Ce type de composant peut notamment etre utilise dans les applications du type radio-frequence, et par
exemple dans le domaine des telecommunications.
L'invention permet d'obtenir des inductances possedant des performances plus elevees que les composes existants, notamment en ce qui concerne ['evolution
des facteurs d'activite a des frequences elevees, de l'ordre de quelques GigaHertz.
lS La structure de tels inductances, ainsi que le procede de realisation, permettent de limiter ['influence du champ magnetique generee par ['inductance
vis-a-vis des circuits integres situes en dessous de ['inductance proprement cite.
Technioues anterieures De facon generale, il est connu, notamment du document EP l 039 544, de realiser des inductances planaires formees d'un enroulement metallique en spirale, au dessus d'un circuit integre. Ce type de montage permet de connecter une inductance a un circuit integre, en lirnitant les distances de connexion avec ['inductance du circuit integre, puisque ['inductance est alors directement disposee
a ['aplomb de plots d'interconnexion realises dans le substrat du circuit integre.
Ce type de montage permet de ne pas utiliser la surface de substrat pour implanter des composants passifs, tels que les inductances qui vent realisees a l'exterieur du substrat, selon une technique connue sous ['appellation de "ABOVE IC".
2841 042
-2 Pour ameliorer les performances des inductances, il est generalement recherche ['augmentation du facteur de qualite correspondent au quotient du
coefficient d'inductance par la resistance de l'enroulement.
s Pour ce faire, diverges solutions ont deja ete proposees, notamment celle decrite dans le document US 6,309,922 qui consiste a interposer entre les differentes spires de ltenroulement un materiau isolant dans lequel vent presents des ions ayant un materiau de forte permeabilite relative. Une telle solution permet d' augmenter la valeur du co efficient d'inductanc e de l' enroul ement, mais il pres ente en revanche ['inconvenient que le circuit integre situe a ['aplomb de ['inductance est soumis au champ magnetique genere par ['inductance, avec des risques de perturbation des differents transistors et autres structures semiconductrices
realisees dans le substrat.
Une autre structure a ete proposee dans le document EP 1 148 551 dans lequel l'enroulement metallique de ['inductance est interpose entre deux couches de materiau de forte permeabilite relative, realisees a base d'alliage incluant du cobalt, du fer et du phosphore. Ce type de structure permet de limiter ['influence du champ
magnetique generee par ['inductance sur le substrat sousjacent.
Toutefois, ce type de structure presente de nombreux inconvenients, et notamment le fait que les lignes de champ magnetique ne vent pas guidees au niveau des extremites des couches de forte permeabilite relative, de sorte que le
facteur de qualite reste limite.
En outre, la structure et les materiaux utilises ne permettent pas le fonctionnement dtinductance a une frequence elevee, superieure au GigaHertz. En effet, a haute frequence, on constate ['apparition de courants de Foucault importants, ainsi qu'une degradation de la valeur de la permeabilite relative. Par ailleurs l'alliage magnetique ne possede pas de proprietes d'anisotropie de la permeabilite. Or, la permeabilite doit rester constante jusqu'a 3 GigaHertz, gamme
2841 042
de frequences a laquelle fonctionnent les inductances dans des applications radiofrequences. Un objectif de ['invention est de permettre le fonctionnement des inductances a haute frequence, tout en conservant des proprietes satisfaisantes, notamment en
ce qui concerne le facteur de qualite.
Un autre objectif de ['invention est de limiter au maximum la circulation des lignes de champ magnetique generees par ['inductance dans des zones du substrat
situees a ltaplomb ou a proximite directe de ['inductance.
Expose de ['invention L'invention concerne done un micro-composant incluant une inductance planaire, situee au-dessus du dernier niveau de metallisation apparent realise au sein du substrat. Une telle inductance comporte un enroulement metallique plan et deux couches de permeabilite magnetique elevee, disposees de part et d'autre de
lienroulement metallique.
Conformement a ['invention, ce micro-composant se caracterise en ce que chaque couche de permeabilite magnetique elevee est formee d'un empilement successif de couches elementaires en un materiau de forte permeabilite
magnetique, et de couches elementaires electriquement isolantes.
Autrement dit, l'enroulement metallique est separe du substrat semi conducteur par l'intermediaire d'une structure magnetique feuilletee, ce qui permet a ['inductance de fonctionner a des frequences particulierement elevees, en limitant tres fortement l'intensite des courants de Foucault, du fait de la resistance de
chaque couche elementaire magnetique.
Selon une autre caracteristique de ['invention, ltempilement de couches elementaires situe au dessus de l'enroulement magnetique, recouvre egalement les flancs lateraux de ltenroulement. De la sorte, les couches magnetiques situees au dessus et au dessous de l'enroulement forment un circuit magnetique ferme. De cette maniere, les lignes de champ magnetique vent confinees a l'interieur de ce circuit magnetique ferme avec done une influence tres limitee sur l'exterieur, et
notamment le circuit integre sousjacent.
En pratique, les couches elementaires de forte permeabilite magnetique peuvent 8tre realisees a partir d'alliages obtenus a base des elements choisis dans le groupe comprenant le Cobalt, le Tantale, le Zirconium, le Palladium, le Platine, le Rhenium, le Ruthenium, le Niobium, le Cadmium et l'HaLnium. Ces alliages presentent une permeabilite relative sensiblement constante jusqu'a des frequences
de l'ordre de 3 gigaHertz.
Les alliages permettant de realiser les couches elementaires de materiau de forte p ermeab ilite p euvent egalement etre obtenus a b as e d' elements choisis dans le groupe comprenant le Cobalt, le Zirconium, le Tantale, le Cadmium, l'HaLnium, le Lutetium et une terre rare choisie parmi les lanthanides. Ce type d'alliage a base de terre rare presente une permeabilite relative sensiblement constante jusqu'a des frequences de l'ordre d'un gigaHertz. Ce type d'alliage peut notamment etre utilise pour realiser des resistances magnetiques geantes, notamment employees dans des capteurs magnetiques utilises dans les t8tes de lecture. I1 peut egalement etre utilise pour realiser des magnetoresistances a effet tunnel, notamment employees au sein de cellules de memoire magnetique a acces rapide, ou dans des dispositifs
d'actuation de systemes a base de structures micro electromecaniques (MEMS).
Les alliages permettant d'obtenir les materiaux a forte permeabilite magnetique ayant des proprietes de magnetostriction peuvent egalement etre obtenus a base d'elements choisis dans le groupe comprenant le Cobalt, le Fer, le Silicium, le Bore, le Tantale, le Nickel, le Zinc, le Zirconium, l'Oxygene, le Platine, le Palladium, le Ruthenium, le Rhenium, le Lutetium, le Manganese et des
elements choisis parmi les lanthanides.
s En pratique, l'epaisseur de chaque couche de materiau de forte permeabilite
peut etre comprise entre 250 et 10000 Angstroms.
En pratique, les couches elementaires electriquement isolantes, interposees entre les couches de materiau magnetique de forte permeabilite, peuvent etre realisees a partir des materiaux choisis dans le groupe comprenant les elements suivants: sio2, HfAl3O9, Hf2ZrO4, Si3N4, le benzocyclobutene, pris isolement ou
en combinaison.
En pratique, on preferera que le composant comporte au moins une couche de materiau de faible permittivite relative, interposee entre le substrat et la couche de forte permeabilite relative situee sous l'enroulement metallique, et ce aEm d'une part de diminuer la capacite parasite entre l'enroulement et le substrat semi conducteur et d'autre part a ce que les lignes de champs magnetique ne passent pas
dans les couches du circuit integre.
L'invention concerne egalement un procede de fabrication d'une telle inductance planaire, realisee au dessus du dernier niveau de metallisation apparent
present au sein du substrat du composant micro-electronique.
Un tel composant comporte les etapes suivantes consistent a: deposer une couche de materiau de faible permittivite relative au dessus du substrat; a deposer successivement des couches elementaires d'un materiau de forte permeabilite relative, et des couches elementaires de materiau electriquement isolant; realiser une ouverture pour former un plot d'interconnexion au-dessus du niveau de metallisation; combler ltouverture ainsi realisee par un depot electrolytique d'un metal; 30. deposer par vole electrolytique dans des ouvertures realisees sur un masque, les differentes spires de ltenroulement metallique; -. recouvrir ['ensemble de ltenroulement d'une couche de passivation; -6 deposer au dessus de la couche de passivation, successivement des couches elementaires d'un materiau de forte permeabilite relative et des couches elementaires de materiau isolant, de sorte que ces differentes couches elementaires recouvrent ['inductance en venant en contact de l'empilement des couches de forte permeabilite relative situees sous
l'enroulement metallique.
Description sommaire des fiures
La maniere dont ['invention ainsi que les avantages qui en decoulent
ressortiront bien de la description du mode de realisation qui suit, donne a titre
d'exemple non limitatif a l'appoi des fgures annexees 1 a 24, representant une vue
en coupe du micro-composant dans la zone d'implantation de ['inductance.
Bien entendu, les epaisseurs des differentes couches illustrees aux figures vent donnees uniquement dans le but de permettre la comprehension de ['invention,
et ne seront pas touj ours en rapport avec les epaisseurs et dimensions reelles.
Maniere de realiser ['invention Comme deja evoque, ['invention permet de realiser des inductances au dessus
de circuits integres existants realises au sein de substrats.
De facon schematique, et comme illustre a la fgure 1, le substrat (1) peut comporter un niveau de metallisation (2) qui peut etre relic au reste du circuit integre (non represente). Ce niveau de metallisation (2) est recouvert d'une couche
de passivation (3) qui est typiquement en SiO2.
Le procede conforme a ['invention peut enchaner les differentes etapes decrites ci-apres, etant entendu que certaines peuvent etre realisees de facons differentes, tout en obtenant des resultats analogues. Certaines etapes peuvent egalement etre considerees comme utiles, mais non indispensables, et done a ce
titre etre omises sans sortir du cadre de ['invention.
2841 042
Dans la premiere etape, illustree a la figure 2, on procede done a la gravure de la couche de passivation (3), de maniere a former le trou dtinterconnexion (4),
laissant appara^tre la couche de metallisation (2).
Par suite, comme illustre a la figure 3, on procede au depot d'un materiau de tres falble permittivite relative, servant egalement de couche barriere a la diffusion de lioxygene. Cette couche (5) peut par exemple etre realisee en carbure de
silicium (SiC).
Par la suite, comme illustre a la figure 4, on procede au depot d'un materiau
a faible permittivite relative, selon une epaisseur de l'ordre de quelques microns.
Cette couche (6) de materiau a faible p ermittivite relative rec ouvre l' integralite de la surface du composant, y compris l'interieur du trou d'interconnexion (4). Le materiau utilise peut etre choisi parmi les produits commercialises sous les appellations "CYCLOTEN" ou "SILK" par DOW CHEMICALS, "AURORA" par la Societe ASM, "BLACK DIAMOND" par la Societe APPLIED MATERIAL ou "CORAL" par la Societe NOVELLUS, ou plus generalement tous materiaux de faible permittivite utilises comme isolant de niveaux d'interconnections des
transistors dans les circuits integres.
Par la suite, on peut proceder comme illustre a la figure 5 au depot successif de couches supplementaires (7,9,11) de couches barrieres a la diffusion de
l'oxygene et de couches (8,10,12) de materiau de faible permittivite relative.
Ces depots successifs ont pour objet d'eloigner ['emplacement de la future inductance par rapport au subskat (1). L'empilement de couches successives peut etre nec e s site pour des questions de c ompatib ilite avec de s proc edes d'integration dependent de la technologie utilisee pour former le circuit integre. Mais toutefois, pour certaines technologies, et notamment la technologie CMOS, une seule couche de materiau de faible permittivite relative peut etre suffisante. Qutil comporte une ou plusieurs couches de materiau de faible permittivite relative, cet empilement -8 recoit en partie superieure une ultime couche (13) formant barriere a la diffusion
de ltoxygene.
Par la suite, et comme illustre a la fgure 6, on procede au depot d'une couche d'un materiau electriquement isolant, qui peut etre choisi dans le groupe comprenant le SiO2, Hf2Al3O', Hf2ZrO4, le benzocyclobutene, ou bien encore un melange de dioxyde de silicium et de nitrure de silicium (Si3N4). Cette couche peut etre deposee selon differentes techniques, connues sous les acronymes de PECVD (pour Plasma Enharced Chemical Vapor Deposition) ou LPCVD (pour Low Pressure Chemical Vapor Deposition), ou bien encore ALD (pour Atomic Layer Deposition). Cette couche presente une epaisseur comprise entre 100 et 10000 Amgstroms. Par la suite, on procede au depOt d'une couche (17) en un materiau formant un alliage magnetique. Les materiaux utilises pour former les alliages peuvent etre choisis parmi les listes evoquees precedemment. Cette couche (17) d'alliage magnetique peut etre deposee selon differentes techniques connues sous les acronymes de MOCVD (pour Metal Organic Chemical Vapor Deposition) ou encore PVDUHV (pour Physical Vapor Deposition Ultra High Vaccum), ou
encore ALD.
Par la suite, et comme illustre a la fgure 9, on enchane les etapes de depot de couches isolantes (16,18,20,22) et des couches d'alliage magnetique (19,21)
pour former une structure feuilletee (23).
Le nombre de couches, leur epaisseur et le type de materiau utilise a la fois pour les couches magnetiques (17,19,21) et les couches isolantes (16, 18,20,22),
peut etre choisi en fonction de la situation souhaitee.
A titre d'exemple, pour realiser des magneto-resistances geantes, on pourra utiliser des alliages magnetiques a base de terre rare, et par exemple a base de Holmium, de Fer et de Cobalt. Chacune des couches magnetiques (17,19,21) _9_ possede une epaisseur de l'ordre de 500 Angstroms, et vent separees par des couches isolantes en SiO2 d'une epaisseur de l'ordre de 1500 Angstroms. Quatre
couches magnetiques peuvent etre superposees.
Pour un autre type d'application, et notamment pour realiser des magneto resistances a effet tunnel, on pourra utiliser dix couches successives de materiau magnetique realisees a base d'un alliage incluant du Cobalt, du Fer, du Silicium et du Bore, chaque couche presentant une epaisseur de 500 Angstroms, et etant separees de la couche magnetique suivante par une couche isolante d'une epaisseur
de l'ordre de 20 Angstroms, realisee par exemple en Hf2Al3Og.
Des resultats analogues, pour realiser des magneto-resistances a effet tunnel peuvent etre employees avec le meme nombre de couches magnetiques realisees a base d'alliage de Cobalt, Fer, Silicium et Bore, avec une epaisseur de 250 Angstroms et separees par des couches isolantes de HfZrO4 d'une epaisseur de 20 Angstroms. Il est egalement possible d'utiliser des alliages amorphes de comportement magnetique doux, realises par exemple en utilisant un empilement de cinq couches magnetiques a base d'alliage de Cobalt, Tantale, et Zirconium, d'une epaisseur de 2000 Angstroms, separes par des couches isolantes d'epaisseur de 200 Angstroms, realises a base de SiO2 et Si3N4. Ces alliages vent particulierement destines a realiser des inductances operant a des frequences superieures a 2 GigaHertz On peut egalement realiser des alliages a base de ferrites, mais par exemple realises par un empilement de trots couches magnetiques a base d'alliage de nickel, Zinc, Fer, Oxygene et Zinc/Manganese avec une epaisseur de 8000 AngstrOms, separees par des couches isolantes d'une epaisseur de l'ordre de 5000 Angstroms
realisees en benzocyclobutene.
Par la suite, et comrne illustre a la figure 9, on procede a la realisation d'une tranchee au sein de l'empilement d'une couche magnetique (23). Cette tranchee -10 (26) est obtenue par gravure chimique a base de source plasma ou par traitement humide apres une etape de lithographic permettant de proteger les faces
superieures laterales de l'empilement (23).
Par la suite, et comme illustre a la fgure 10, on procede au depot diune couche (27) formant un masque cur, destinee a proteger l'empilement magnetique (23) pour les etapes ulterieures de gravure des couches inferieures (5-13) de faible
permittivite relative.
Le materiau utilise pour former la couche de masque dur (27) peut etre
choisi parmi le groupe comprenant le SiC, SiOC, SiO, SiN, Si3N4, SiON.
Par la suite, comme illustre a la figure 11, apres ltetape de lithographic non representee, on procede a l'ouverture de la couche (27) de masque cur, au fond de la tranchee (26) realisee au sein de l'empilement magnetique (23). L'elimination du masque dur permet de faire appara^tre la couche superieure (12) de materiau de
faible permittivite relative.
Par la suite, et comme illustre a la figure 12, on procede a une gravure de ltempilement des couches de falble permittivite relative (6,8,10,12) ainsi que des
couches de barriere a la diffusion d'oxygene (7,9,11,13) qui les separent.
Par la suite, on procede au nettoyage de la tranchee (30) ainsi obtenue de maniere a eliminer tous les residue des etapes de gravure. Ce nettoyage peut par
exemple s'effectuer avec un melange fluide d'Argon et d'Azote supercritique.
Apres ce nettoyage, on procede comme illustre a la figure 13, au depot d'une couche barriere a la diffusion du cuivre (31), qui occupe les faces superieures de l'empilement magnetique (23) ainsi que les parois de la tranchee (30). Cette couche (31) peut etre deposee par differentes techniques et notamment par PVD (pour Physical Vapor Deposition), ou IMP ( Ionized Metal Plasma) ou CVD (Four - 1 1 Chemical Vapor Deposition) ou ALD, ou encore par une technique connue sous le
nom de E BEAM.
Les materiaux utilises pour former cette couche barriere (31) peuvent etre a base de materiaux choisis dans le groupe comprenant Taa, TaN, TiN, WN, WN2,
Os, TiWN, Mo, W. Ru, Rh.
Par la suite, on procede au depot d'une couche amorce (34). Cette couche
amorce peut etre deposee par differentes techniques deja evoquees.
Cette couche amorce (34) est ensuite protegee comme illustre a la fgure 15 par des couches de resine (35) deposees sur les faces superieures de ltempilement
magnetique (23).
On procede par la suite, comme illustre a la fgure 16, a un depot de cuivre par vole electrolytique permettant de combler la tranchee (30) en formant le plot d'interconnexion (36) reliant le niveau de metallisation a la zone sur laquelle sera
implantee la future inductance.
Par la suite, on procede a ['elimination des couches de resine (35) ayant
permis de delimiter la partie superieure du plot d'interconnexion (36).
Par la suite, on procede, comme illustre a la fgure 17, au depot d'une resine (38) a l'interieur de laquelle vent defnies par photogravure des ouvertures (39,40,41) correspondent a ltemplacement des futures spires de ltenroulement magnetique. Par la suite, on procede a un depot electrolytique du cuivre qui cro^t au dessus des zones de couche amorce (34) apparentes au fond des motifs (39,40,41),
pour defnir les spires (43,44,45).
-12 Par la suite, comme illustre a la fgure 19, on procede a ['elimination des zones de resine (38) ayant permis de definir les spires (43,44,45). Apres cette operation, on peut proceder a ['application d'une solution permettant d'assurer une passivation des depots electrolytiques du cuivre en vue de sa protection contre la corrosion, par une technique de depot telle que la pulverisation ou un depot en
phase chimique vapeur ou un depot auto catalytique.
Par la suite, on procede cornme illustre a la figure 20, a ['elimination par vole chimique des fractions de la couche amorce (34) et de la couche barriere a la diffusion (31) situee en dehors de ltemplacement des spires (43-45), de maniere a
laisser appara^tre la couche de masque dur (27).
On procede par la suite a une etape de recuit permettant d'assurer une recristallisation du cuivre depose par vole electrolytique ainsi que la couche
amorce (38).
Par la suite, et comme illustre a la figure 21, on procede au depot d'une couche de materiau a faible permittivite relative, qui recouvre l'integralite de ['inductance. Ce materiau peut etre typiquement du benzocyclobutene, ou bien encore du parylene, ou plus generalement tous types de materiaux de faible
permittivite relative deposes par vole chimique.
Cette couche (40) est ensuite gravee de facon appropriee pour definir un plot (41) qui recouvre les spires (43-45) de ltenroulement metallique, comme illustre a la figure 22. A la suite, on procede comme illustre a la figure 23, au depot de couches d'alliage magnetique (52) et de couches elementaires isolantes (53), analogues aux couches (16-22) deposees en dessous de l'enroulement de ['inductance. Le depot de ce second empilement de couches magnetiques s'effectue non seulement sur la face superieure (57) du plot (51), mais egalement sur les francs -13 lateraux (56) de ce dernier, de sorte que l'enroulement (43-45) se trouve encapsule
entre les deux empilements magnetiques (23,54).
Pour des raisons de symetrie, on preferera que le nombre des couches de l'empilement superieur (54) corresponde a celui des couches de l'empilement
inferieur (23).
Par la suite, on procede, comme illustre a la figure 24, au depot diune couche de passivation venant proteger l'empilement superieur (54). Cette couche l0 de passivation peut etre realisee en benzocyclobutene, en parylene, ou bien encore en SiON ou Si3N4, ou bien encore en PSG ( Phospho Silicate Glass) ou
BPSG ( Bor Phosphore Silicate Glass).
Cette couche de passivation (57) recouvre l'empilement superieur (54) en la
l 5 protegeant de ['atmosphere exterieure.
Il ressort de ce qui precede que le procede conforrne a ['invention, et les composants ainsi obtenus, presentent de multiples avantages, et notamment: la possibilite de fonctionner a des frequences nettement plus elevees que les composants existants, et typiquement a des frequences superieures au GigaHertz, tout en conservant des proprietes electriques satisfaisantes, notamment en termes de facteur de qualite; le fait que l'enroulement metallique de ['inductance soit encapsule dans des couches magnetiques formant un circuit magnetique ferme, lirnite tres fortement les risques de voir des lignes de champ magnetique
atteindre le substrat du circuit integre sousjacent.
-14

Claims (9)

REVENDICATIONS
1/ Micro-composant incluant une inductance planaire, situee au dessus du dernier niveau de metallisation (2) apparent realise au sein du substrat (1), comportant un enroulement metallique plan (43,44,45) et deux couches de permeabilite magnetique elevees disposees de part et d'autre de l'enroulement metallique, caracterise en ce que chaque couche de permeabilite magnetique elevee est formee d'un empilement (23,54) successif de couches elementaires (17,19,21,52) diun materiau de forte permeabilite magnetique, et de couches
elementaires (16,18,20,22,53) electriquement isolantes.
2/ Micro-composant selon la revendication 1, caracterise en ce que l'empilement (54) des couches elementaires (52,53) situees au dessus de l'enroulement metallique recouvre egalement les francs lateraux (56) de
l'enroulement (43-45).
3/ Micro-composant selon la revendication 1, caracterise en ce que les couches elementaires (17,19,21,52) d'un materiau a forte permeabilite magnetique vent realisees a partir d'alliages obtenus a base d'elements choisis dans le groupe comprenant le Cobalt, le Tantale, le Zirconium, le Palladium, le Platine, le
Rhenium, le Ruthenium, le Niobium, le Cadmium et l'Hafnium.
4/ Micro-composant selon la revendication 1, caracterise en ce que les couches elementaires (17,19,21,52) d'un materiau a forte permeabilite magnetique vent realisees a partir d'alliages obtenus a base d'elements choisis dans le groupe comprenant le Cobalt, le Zirconium, le Tantale, le Cadmium, l'Hatnium, le
Lutetium et une terre rare choisie parmi les lanthanides.
5/ Micro-composant selon la revendication 1, caracterise en ce que les couches elementaires (17,19,21,52) d'un materiau a forte permeabilite magnetique vent realisees a partir d'alliages obtenus a base d'elements choisis dans le groupe -15 comprenant le Cobalt, le Fer, le Silicium, le Bore, le Tantale, Ie Nickel, le Zinc, le Zirconium, l'Oxygene, le Platine, le Palladium, le Ruthenium, le Rhenium, le
Lutetium, le Manganese et des elements choisis parmi les lanthanides.
6/ Micro-composant selon la revendication 1, caracterise en ce que les couches elementaires (16,18,20,22,53) electriquement isolantes vent realisees a partir de materiaux choisis dans le groupe comprenant SiO2, Hf2Al3O9, Hf2ZrO4,
Si3N4, le benzocyclobutene, pris isolement ou en combinaison.
107/ Micro-composant selon la revendication 1, caracterise en ce que l'epaisseur de chaque couche elementaire de forte permeabilite magnetique (17,19,21,52) est
comprise entre 250 et 10000 Angstroms.
8/ Micro-composant selon la revendication 1, caracterise en ce qu'il comporte au moins une couche de materiau de faible permittivite relative (6,8,10,12) interposee entre le substrat (1) et liempilement (23) de couches elementaires de
forte permeabilite relative, situe sous l'enroulement metallique (43-45).
9/ Procede de fabrication d'une inductance planaire au dessus du dernier 2 0 niveau de metallisation apparent (2) realise au sein d'un sub strat d'un compo s ant micro-electronique, caracterise en ce qu'il comporte les etapes suivantes consistent a: deposer au moins une couche (6,8,10,12) de materiau de faible permittivite relative au dessus du substrat (1); 25. deposer successivement les couches elementaires (17,19,21,52) d'un materiau de forte permeabilite relative, et les couches elementaires (16, 18,20,22) de materiau electriquement isolant; realiser une ouverture (26) au dessus pour former un plot d'interconnexion au dessus du niveau de metallisation (2); 30. combler l'ouverture (26) ainsi realisee par un depot electrolytique (36) d'un metal; -16 deposer par vole electrolytique dans des ouvertures (39,40,41)realisees sur un masque (38), les differentes spires (43,44,45) de l'enroulement magnetique; recouvrir ['ensemble de ltenroulement magnetique d'une couche de passivation (51); deposer au dessus de la couche de passivation (51), successivement des couches elementaires (52) d'un materiau de forte permeabilite relative et des couches elementaires (53) de materiau isolant, de sorte que ces differentes ccuches elementaires recouvrent l'enroulement en venant en contact de l'empilement (23) des couches de forte permeabilite relative
situees sous l'enroulement metallique.
DEPOSANT: MEMSCAP
FR0207267A 2002-06-13 2002-06-13 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant Expired - Fee Related FR2841042B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0207267A FR2841042B1 (fr) 2002-06-13 2002-06-13 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant
PCT/FR2003/001749 WO2003107401A1 (fr) 2002-06-13 2003-06-11 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant
AU2003260580A AU2003260580A1 (en) 2002-06-13 2003-06-11 Micro-component comprising a planar inductance and method for production of such a micro-component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0207267A FR2841042B1 (fr) 2002-06-13 2002-06-13 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant

Publications (2)

Publication Number Publication Date
FR2841042A1 true FR2841042A1 (fr) 2003-12-19
FR2841042B1 FR2841042B1 (fr) 2004-07-09

Family

ID=29595195

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0207267A Expired - Fee Related FR2841042B1 (fr) 2002-06-13 2002-06-13 Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant

Country Status (3)

Country Link
AU (1) AU2003260580A1 (fr)
FR (1) FR2841042B1 (fr)
WO (1) WO2003107401A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG127780A1 (en) * 2005-06-03 2006-12-29 Sony Corp A material for use in a mems device, a method of making the material and a mems device including thematerial

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022981A1 (fr) * 1996-11-22 1998-05-28 Philips Electronics N.V. Circuit integre semiconducteur a inducteur
EP1039544A1 (fr) * 1999-03-23 2000-09-27 Memscap Circuit intégré monolithique incorporant un composant inductif et procédé de fabrication d'un tel circuit intégré
US6396122B1 (en) * 2000-09-08 2002-05-28 Newport Fab, Llc Method for fabricating on-chip inductors and related structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998022981A1 (fr) * 1996-11-22 1998-05-28 Philips Electronics N.V. Circuit integre semiconducteur a inducteur
EP1039544A1 (fr) * 1999-03-23 2000-09-27 Memscap Circuit intégré monolithique incorporant un composant inductif et procédé de fabrication d'un tel circuit intégré
US6396122B1 (en) * 2000-09-08 2002-05-28 Newport Fab, Llc Method for fabricating on-chip inductors and related structure

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KATAYAMA Y ET AL: "HIGH-POWER-DENSITY MHZ-SWITCHNG MONOLITHIC DC-DC CONVERTER WITH THIN-FILM INDUCTOR", 31ST.ANNUAL IEEE POWER ELECTRONICS SPECIALISTS CONFERENCE. PESC 00. CONFERENCE PROCEEDINGS. GALWAY, IRELAND, JUNE 18 - 23, 2000, ANNUAL POWER ELECTRONICS SPECIALISTS CONFERENCE, NEW YORK, NY: IEEE, US, vol. 3 OF 3. CONF. 31, 18 June 2000 (2000-06-18), pages 1485 - 1490, XP000988226, ISBN: 0-7803-5693-4 *
YAMAGUCHI M ET AL: "Magnetic RF integrated thin-film inductors", MICROWAVE SYMPOSIUM DIGEST. 2000 IEEE MTT-S INTERNATIONAL BOSTON, MA, USA 11-16 JUNE 2000, PISCATAWAY, NJ, USA,IEEE, US, 11 June 2000 (2000-06-11), pages 205 - 208, XP010505956, ISBN: 0-7803-5687-X *
YAMAGUCHI M ET AL: "RF INTEGRATED SPIRAL INDUCTOR WITH DOUBLE-SIDED FERROMAGNETIC LAYERS", EXTENDED ABSTRACTS OF THE INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, JAPAN SOCIETY OF APPLIED PHYSICS. TOKYO, JA, vol. 2001, 26 September 2001 (2001-09-26), pages 86 - 87, XP001074506 *

Also Published As

Publication number Publication date
AU2003260580A1 (en) 2003-12-31
FR2841042B1 (fr) 2004-07-09
WO2003107401A1 (fr) 2003-12-24

Similar Documents

Publication Publication Date Title
TWI360845B (en) Semiconductor device
JP5255292B2 (ja) 2層金属キャップを有する相互接続構造体及びその製造方法
TWI497673B (zh) 用於窄互相連接開口之大晶粒尺寸傳導結構
US7952146B2 (en) Grain growth promotion layer for semiconductor interconnect structures
EP1869700B1 (fr) Structure de liaison et procede de fabrication
US7417321B2 (en) Via structure and process for forming the same
US20090121356A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8841749B2 (en) Semiconductor device comprising a capacitor and an electrical connection via, and fabrication method
JP5385610B2 (ja) 相互接続構造体の形成方法
US20090302473A1 (en) Semiconductor device and manufacturing method thereof
US7416982B2 (en) Semiconductor devices and methods for manufacturing the same
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
TW200805563A (en) Process for producing semiconductor integrated circuit device
JPH10189733A (ja) 多孔性誘電体の金属被覆法
US8946896B2 (en) Extended liner for localized thick copper interconnect
US8021974B2 (en) Structure and method for back end of the line integration
CN108461407B (zh) 用于恶劣介质应用的键合焊盘保护
JP2001217242A (ja) 半導体装置およびその製造方法
KR100824635B1 (ko) 시스템 인 패키지를 이용한 인덕터 제조 방법
US7378339B2 (en) Barrier for use in 3-D integration of circuits
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
US10734444B1 (en) Integrated circuits with integrated memory structures and capacitors and methods for fabricating the same
FR2841042A1 (fr) Micro-composant incluant une inductance planaire et procede de fabrication d'un tel micro-composant
US8980738B2 (en) Integrated circuit chip and fabrication method
FR2771854A1 (fr) Procede de realisation d'interconnexions metalliques dans des circuits integres

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20060228