WO2003075505A1

WO2003075505A1 - Procede de detection de synchronisation et son circuit, et station radio de base

Info

Publication number: WO2003075505A1
Application number: PCT/JP2003/002477
Authority: WO
Inventors: Tsutomu Takahashi; Kiyoshi Hamaguchi; Hiroyo Ogawa
Original assignee: Hitachi Kokusai Electric Inc.; Communications Research Laboratory,Independent Administrative Institution
Priority date: 2002-03-06
Filing date: 2003-03-04
Publication date: 2003-09-12
Also published as: JP3931969B2; JP2003258779A

Description

同期検出方法とその回路、無線基地局技術分野

本発明は同期回路に係り、特にディジタル変調波を受信し、復調したディジタル信号からフレーム同期信号及びクロックを生成するためめ同期方法とその回路、及びそれを用いて構成した無線基地局に関するものである。背景技術

例えば T D MA (時分割多重）方式によりディジタル信号を多重化した変調波を受信処理する場合には、復調出力である I、 Q信号からフレーム同期パルス及びシンボルクロックを生成し、これを用いて受信信号のディジタル化ゃ多重化された各チャネルデータの分離、デコード等の処理が行われる。このためのフレーム同期パルス及びシンボルクロック生成のための回路が、本発明の対象としている同期回路である。

従来の同期回路としては、例えばベースバンド受信波の零クロス点を検出し、検出した零クロス位置のパルス列に P L L回路を同期させてシンボルクロックを生成する。そしてこのシンボルク口ックを用いて再生したディジタル信号の時系列又はディジタル化する前の復調信号とフレーム同期信号のパターンとを 1シンボルずつずらしながら相関値を求め、相関値が最大となった位置からディジタル着替え用紙（《〉 '信号のフレーム同期パルスを生成している。また、ディジタル化する前の復調信号とフレーム同期信号パターンとの相関値差替え用紙（規則 26》を求めてその最大位置からフレーム同期パルスを求めるのと同時に、そのフレーム同期パルスの位置情報を参照入力として P L Lを用いてシンポルクロックを生成するものもある。

また、特開平 8— 5 6 2 1 8号には、ディジタル化する前の復調信号とフレーム同期信号パターンとの相関値を求め、この相関値を 1シンボル間隔毎にサンプルした値をメモリへ 1フレーム分格納し、そのメモリの相関値最大位置を求めてフレーム同期パルスの位置を定めると共に、移動無線システムにおいてレーリ一フェージングゃマルチパスフヱ一ジングが発生してもフレーム同期パルス位置を正確に検出できるようにした同期回路が示されている。

上記した従来技術において、シンボル同期とフレーム同期をそれぞれ別の回路を用いて実現する場合には回路規模、あるいは AZD変換してソフトウヱァ処理される場合にはソフトゥヱァ規模が大きくなり、経済性、実装面から簡易化が望まれる。ディジタル化する前の復調信号とフレーム同期信号パターンとの相関値を求め、その最大となる位置からフレーム同期パルスとシンボルクロックの双方を生成する構成とすれば、回路規模もしくはソフトウヱァ規模は簡易化されるが、フレーム同期パルスの位置情報のみを使ってシンボルク口ックを生成するから、クロック成分情報が少なく、同期引き込みに時間がかかるという問題があり、またフレーム同期パルスの位置（位相）ずれは 1シンボルクロック周期を単位として行っており、より微細な位置ずれ修正が求められる。

本発明の目的は、構成が簡単で、かつ同期引き込みが早く、フレーム同期パルスの位置修正もより詳細に行うようにした同期方法とその回路、及びそれを用いた無線基地局を提供することにある。発明の開示

本発明は、受信し復調した復調 I、 Q信号からフレーム同期信号及びクロックを生成するための同期回路において、

クロックパルスを出力するところのその出力周数が可変制御可能な電圧制御発振器と、

フレーム同期パターンのパターン長をとしたとき、連続した L個のクロック位置に於る復調 I、 Q信号の値とフレーム同期パターンとの相関値を 1 クロックずつクロック位置をシフトしながら算出する相関部と、

この相関部で算出された相関値の内の最大値を検出し、この最大値となった相関値を算出したときのクロックパルス位置をフレーム同期用のタイミング信号として出力する最大値検出部と、

この最大値検出部により検出された相関値の最大値対応のクロックパルス位置より所定のクロック数だけ前及び後の位置に於る相関値の差分を算出し、この差分を前記電圧制御発振器の出力周波数制御信号として出力する差分算出部と、を備えたことを特徴とする同期回路を開示する。

更に本発明は、上記の同期回路を用いて構成した無線基地局を開示する。更に本発明は、その出力周波数が可変制御可能な電圧制御発振器からの連続したクロックパルス位置に於る入力復調 I、 Q信号の値とフレーム同期パターンとの相関値を、クロックパルス位置を 1クロックずつシフトしながら算出して前記相関値の時系列を生成し、この時系列中の最大相関値からフレーム同期夕イミングを定めるようにした同期方法において、

前記相関値から所定のクロック数だけ前後した位置の 2つの相関値の差分を求め、この差分によつて前記電圧制御発振器の出力周波数を制御することによってフレームタイミング及びク口ックの位相ずれを常時補正することによりフレーム及びクロックの同期をとるようにしたことを特徴とする同期方法を開示する。本発明によれば、フレーム同期とクロック同期を別の回路で構成する必要がなく、回路構成が簡単であると共に、クロック位相ずれを常に検出してそれを補正できるので、精度のよい同期が可能でかつ同期引き込み時間を短くできる効果がある。図面の簡単な説明

第 1図は、本発明になる同期回路の構成例を示す機能ブロック図であり、第 2 図は、クロック位相制御の説明図であり、第 3図は、第 1 図の機能プロックをソフトウェア処理で実行するためのフローチャートである。発明を実施するための最良の形態

以下、本発明の実施の形態を図面を用いて詳細に説明する。図 1は、本発明になる同期回路の構成例を示す機能ブロック図で、 V C X O (電圧制御発振器） 7 は、シンボルクロックの 2倍以上の周波数のオーバサンプルクロック C L (単にクロックともいう）を出力する発振器で、制御電圧 eによって出力周波数を可変制御できるものである。以下では、制御電圧 eが 0のときは出力周波数は変わらず、 e > 0になるとその eが大きい程出力周波数が高くなり、 e < 0になるとその eの絶対値が大きい程出力周波数が低くなるものとする。またフレーム同期パターン 2は Lクロック分の長さを持つパターンであるとする。 1フレームメモリ 3は伝送信号の 1フレーム長を Mクロックすると少なくとも M個のデータを格納できるメモリであり、アドレスカウンタ 8は Mカウンタで、クロック C Lを M個カウントするとリセットされ同時にキヤリイ信号 c aを出力する。

図 1の構成において、相関部 1は、入力された復調 I、 Q信号からクロック C Lの連続した L個の位置に於る値を取り出し、この L個の値とフレーム同期バターン 2との相関値（C 1とする）を求め、 1クロック後には復調 I、 Q信号から 1クロック分ずれた位置の L個の値を取り出してこれとフレーム同期パターン 2 との相関値 ( C 2とする) を算出する、 …という動作を繰り返す。従って相関部 1からは 1クロックごとに相関値 C 1、 C 2…が順次出力されるが、これは 1フレームメモリ 3の、ァドレスカウンタ 8のカウント値 aで指定されたァドレス順に格納されていく。こうしてフレーム長 Mに等しい M個の相関値 C 1〜C Mが 1フレームメモリ 3に格納されると、アドレスカウンタ 8がカウントアップしてキヤリイ信号 c aを出力する。最大値検出部 4は、キヤリイ信号 c aを受け取ると、 1フレームメモリ 3の M個の相関値を受け取り、以下に述べる処理を行う。そしてァドレスカウンタ 8はリセットされて再び以後に相関部 1から出力される相関値を順次 1フレームメモリ 3へ格納するように動作する。

最大値検出部 4がキヤリイ信号 c aを受け、 1フレームメモリ 3から受け取つた M個の相関値を C 1 C Mとすると、この M個の相関値のうち、少なくとも 1つは復調 I Q信号中に含まれるフレーム同期パターンとフレーム同期パターン 2との相関値であって、その相関値は大きな値をとる。そこで最大値検出部 4 では、予め定めておいた閾値 C thと取り込んだ M個の相関値 C 1 C 2…とを順次比較し、閾値 Cthより大きな値をとつた相関値 Cjが見つかると、その次の相関値 C j+1 と C jを比べ、 C j >C j+1なら Cjを相関値の最大値 C mxと判定し、その出現時刻を t mxとする。この最大値の出現時刻 t mxがフレーム同期パルス FPのタイミングとして出力される。但し C j >C j+1となった時点では既にフレーム同期のタイミング（Cjの時刻）を 1クロック過ぎているから、実際には C jの次のフレームのタイミングとしてこの出力は用いられる。

さらに最大値検出部 4では、検出した相関値の最大値 C mxより 1クロック前後の相関値 C mx-及び C mx+を取り出してこれを差分演算部 5へ出力する。差分演算部 5は差分

Δし一し mx - mx+ 、1

を算出し、 D/A変換器 6はこの差分 ACをアナログ電圧に変換し、前述した V

CXO 7への制御電圧 eとして出力する。

図 2は、差分 ACにより VCXO 7を制御する動作の説明図である。図 2の曲線 Cは、 1フレーム内の時間位置 tに於るフレーム同期パターンとの相関値を表している。実際に相関部 1で算出されるのはクロック CLごとの離散的な位置に於る相関値であるが、クロック CLの位相が動くと相関値は曲線 C上を移動する。今、曲線 Cの最大点を P, その発生時刻を t pとすると、曲線 Cは t pの左右（前後）で通常対称となる。今、時刻 t pに 1つのクロックパルスが一致しているとすると、これはフレーム、クロック共に完全に送信側のそれと同期した状態である。このとき点 Pの相関値は閾値 C thをこえ、この値よりも次のクロック位置 t p+に於る点 P+の相関値は小さいから、最大値検出部 4は点 Pの時刻 t p+にフレーム同期パルス FPを出力する。そして、 1クロック前後の位置に於る相関値として点 P—及び点 P +に於る相関値を C mx-及び C mx+として差分演算部 5 へ送出するが、前述のように曲線 Cは点 Pの左右で対称であるから、（数 1) で算出される差分 ACは 0である。従ってこのときは VCXO 7の制御電圧 eも 0 で、クロック CLの位相は変化しない。

送信側のクロックと受信側 V C XOからのクロック CLとの位相ずれが生じ、クロック C Lの位相が進んで 1つのクロックパルスが図 2の時刻 t Qにずれたとする。このとき、 Q点の相関値はやはり閾値をこえ、次のクロック位置 t Q+では Q点より相関値が小さくなるので、点 Qの時刻 t Qにフレーム同期パルス FP が出力され、この 1クロック前後の時刻 t Q -、 t Q+に於る相関値の差分が差分演算部 5で算出されるが、図 2から明らかなようにこのときは点 Q—に於る相関値 C mx-より点 Q +に於る相関値 C mx+の方が大きく、（数 1 ) から差分 AC < 0となる。従って VCXO 7の出力周波数は低くなるように制御され、点 Qは点 Pの方へ移動してクロック位相進みが解消するように制御される。逆にクロック CLの位相が遅れて点 Rの方へずれたとすると、今度は点 R—の相関値 C mx-の方が点 R +の相関値 C mx+より大きいので差分 ΔΟ0となり、 VCXO 7の出力周波数は高くなるように制御され、クロック位相遅れを解消するように制御される。

以上のように、図 1の構成によれば、構成が簡単であると共に、フレーム同期のずれを連続的に検出してクロック位相を制御できるので、フレーム及びクロック同期の誤差が少なく、かつ同期引き込みも早くなる。従って、例えば小型化、高性能が必要な移動無線用基地局に用いれば大きな効果が得られる。

以上、図 1の構成について動作を説明したが、図 1の入力である復調 I、 Q信号は、通常は既にディジタル化されている。従って図 1の各部をそれぞれ D S P 等で処理するように構成してもよいし、あるいは D/A変換器 6及び VCX07 を除いた部分をすベてディジタル演算により 1つの CPUでソフトウエア処理することもできる。図 3はこのソフトウェア処理を行う場合のフローチャート例を示すもので、まず変数 SWを 0とし（ステップ 301)、 VCX07からクロックが出力されると（ステップ 302で YE S)、そのクロック位置を最後尾とする L個のクロック位置に於る復調 I、 Q信号とフレーム同期パターン 2との相関値 Cを算出し、そのときのクロック位置（時刻） tを記憶する（ステップ 303)。次に変数 SWの値を調べ（ステップ 304)、 0であればステップ 303で算出した相関値 Cがあらかじめ定めた閾値 C thより大きいかを調べる（ステップ 3 05)。もし C<C thであればステップ 302へ戻り、 C>Cthであれば相関値 Cを変数 C 1へ代入し（ステップ 306)、変数 SWを 1として（ステップ 30 7)、ステップ 302へ戻る。

こうして、閾値 C thよりも大きい相関値が現れると変数 SW= 1として次のクロックに於る相関値 Cが算出され（ステップ 302、 303)、ステップ 30 4からステップ 308へ進む。ここではまず、今求めた相関値 Cが先に求めた相関値 C 1より小さいかを調べ（ステップ 308)、小さくなければ今求めた Cを変数 C 1に代入し（ステップ 309)、ステップ 302へ戻る。このステップ 3 02、 303、 304、 308を繰り返し、 Cく C 1となると（ステップ 308 で YES)、そのときステップ 302で用いたクロックより 1つ前のクロックの時刻をステップ 303.で記憶した tから求め、フレーム同期のタイミングとして出力する（ステップ 310)。図 2のように閾値 Cthより上には 1つの相関値しか現れないときは上記のステップ 308では最初から YESとなるが、一般には C th以上にいくつかの相関値が現れることがあるので、ステップ 308、 30 9が設けられている。

フレーム同期タイミング出力が終わると、ステップ 308で用いた相関値 Cをフレーム同期位置の次のクロック時点の相関値 C mx+とし、それより 2クロック前に算出した相関値を C mx-として（数 1) により差分 Δ〇を算出し、 D/A変換器 6へ出力する。これによりクロック CLの位相ずれが補正される（ステップ 31 1)。次にカウン夕 kを 0にセットし (ステップ 312)、以降でクロック C Lの入力数を変数 kにカウントし、これが予め定めた値 k 0をこえたらステップ 301へ戻る（ステップ 313、 314、 315)。このステップ 312〜31 5の処理は、図 2のように閾値 C thをこえる相関値が 1つしかないときは不要であるが、閾値 C thをこえる相関値が複数個ある時は、最大値検出後もステツプ 308で Cく C 1となることが続いて起こり、誤ってフレーム同期タイミングが出力されるのを防止するためで、一旦最大値検出があると、その後は k Oクロック分検出動作をしないようにするためである。

以上に示した図 3のソフトウエア処理によっても、図 1と同じ効果が得られることはいうまでもない。なお、フレーム同期を安定化するための既知の同期保護機構を付加すれば、瞬断ゃフ： —ジング等の発生する回線を用いたときでも、より安定な同期回路とすることができる。また、差分演算は最大値となった相関値より 1クロック前後の相関値の差を差分として求めるとしたが、これは一般に、 n ( n = 2、 3 ···) クロック前後の相関値の差分を求めるようにしてもよい。産業上の利用可能性

本発明の同期検出方法とその回路、無線基地局は、移動無線システムに有用であり、特に受信時の同期化に有用である。

Claims

請求の範囲

1 . 受信し復調した復調 I、 Q 信号からフレーム同期信号及びクロックを生成するための同期回路において、クロックパルスを出力するところのその出力周波数が可変制御可能な電圧制御発振器と、連続したクロックの複数の位置に於る復調 1、 Q信号の値とフレーム同期パターンとの相関値を算出する相関部と、この相関部で算出された相関値の内の最大値を検出し、この最大値となった相関値を算出したときのクロックパルス位置をフレーム同期用のタイミング信号として出力する最大値検出部と、この最大値検出部により検出された相関値の最大値に対応するク口ックパルス位置の近傍に於る相関値の差分を算出し、この差分を前記電圧制御発振器の出力周波数制御信号として出力する差分算出部と、を備えたことを特徴とする同期回路。

2. 請求の範囲第 1項に記載の同期回路において、前記連続したクロックの複数の位置は、フレーム同期パターンのパターン長を L としたとき、 L個であることを特徴とする同期回路。

3. 請求の範囲第 1項に記載の同期回路において、復調 I、 Q信号の値とフレーム同期パターンとの相関値は、連続したクロックの複数の位置において、 1 クロックずつクロック位置をシフトしながら算出することを特徴とする同期回路。

4. 請求の範囲第 1項に記載の同期回路において、さらに、前記相関部において算出された復調 I、 Q信号の値とフレーム同期パターンとの相関値を格納するフレームメモリを備えたことを特徴とする同期回路。

5. 請求の範囲第 4項に記載の同期回路において、前記最大値検出部は、前記フレームメモリ内に格納した相関値を所定の閾値と比較し、さらに、前記閾値よりも大きいと判定された相関値を前記相関値部からの次の相関値と比較することにより、最大相関値を検出することを特徴とする同期回路。

6. 請求の範囲第 5項に記載の同期回路において、前記最大値検出部は、最大相関値が現われた時に同期のためのタイミング信号を出力することを特徴とする同期回路。

7. 請求の範囲第 1項に記載の同期回路において、前記差分算出部は、相関値の最大値に対応するクロックパルス位置から所定の数のクロックだけ前後の位置における相関値の差分を算出することを特徴とする同期回路。

8. 請求の範囲第 7項に記載の同期回路において、前記差分算出部は、相関値の最大値に対応するクロックパルス位置から 1、 2又は 3個のクロックだけ前後の位置に移動した位置における相関値の差分を算出することを特徴とする同期回路。

9. 請求の範囲第 7項に記載の同期回路において、さらに、前記電圧制御発振器に印加するため、前記差分算出部からの差をアナログ出力制御信号に変換する D/A変換器を備えていることを特徴とする同期回路。

1 0. 請求の範囲第 1項に記載の同期回路において、前記電圧制御以外の、前記相関値部、前記最大値検出部、及び、前記差分算出部は、マイクロコンピュ —タによって構成されていることを特徴とする同期回路。

1 1 . 請求の範囲第 1項に記載の同期回路を用いて構成した無線基地局。

1 2 . クロックパルスを出力するところのその出力周波数が可変制御可能な電圧制御発振器を備え、受信し復調した復調 I、 Q信号からフレーム同期信号及ぴクロックを生成するための同期方法は、連続したクロックの複数の位置に於る復調 I、 Q信号の値とフレーム同期パターンとの相関値を算出し、この相関部で算出された相関値の内の最大値を検出し、この最大値となった相関値を算出したときのクロックパルス位置をフレーム同期用のタイミング信号として出力し、この最大値検出部により検出された相関値の最大値に対応するクロックパルス位置の近傍に於る相関値の差分を算出し、この差分を前記電圧制御発振器の出力周波数制御信号として出力するステップを備えたことを特徴とする同期方法。

3 . 請求の範囲第 1 2項に記載の同期方法において、前記連続したクロックの複数の位置は、フレーム同期パターンのパターン長を Lとしたとき、 L個であることを特徴とする同期方法。

4. 請求の範囲第 1 2項に記載の同期方法において、復胴 1、 Q信号の値とフレーム同期パターンとの相関値は、連続したクロックの複数の位置において、 1クロックずつクロック位置をシフトしながら算出することを特徴とする同期方法。

5 . 請求の範囲第 1 2項に記載の同期方法において、さらに、前記相関部において算出された復調 I、 Q信号の値とフレーム同期パターンとの相関値をフレームメモリに格納するステップを備えたことを特徴とする同期方法。

6 . 請求の範囲第 1 5項に記載の同期方法において、前記最大値検出部は、前記フレームメモリ内に格納した相関値を所定の閾値と比較し、さらに、前配閾値よりも大きいと判定された相関値を前記相関値部からの次の相関値と比較することにより、最大相関値を検出することを特徴とする同期方法。

7. 請求の範囲第 1 6項記載の同期方法において、前記最大値検出部は、最大相関値が現われた時に同期のためのタイミング信号を出力することを特徴とする同期方法。

8 . 請求の範囲第 1 2項に記載の同期方法において、前記差分算出部は、相関値の最大値に対応するクロックパルス位置から所定の数のクロックだけ前後の位置における相関値の差分を算出することを特徴とする同期方法。

9. 請求の範囲第 1 8項に記載の同期方法において、前記差分算出部は、相関値の最大値に対応するクロックパルス位置から 1、 2又は 3個のクロックだけ前後の位置に移動した位置における相関値の差分を算出することを特徴とする同期方法。

0 . 請求の範囲第 1 8項に記載の同期回路において、さらに、前記電圧制御発振器に印加するため、前記差分算出部からの差をアナログ出力制御信号に変換するステップを備えていることを特徴とする同期方法。