WO2003056581A1

WO2003056581A1 - Appareil de commande de dispositif electromagnetique

Info

Publication number: WO2003056581A1
Application number: PCT/JP2002/013475
Authority: WO
Inventors: Koichi Ueki; Kimitada Ishikawa
Original assignee: Fuji Electric Co., Ltd.
Priority date: 2001-12-26
Filing date: 2002-12-25
Publication date: 2003-07-10
Also published as: DE10297610T5; CN1608299A; US20050047052A1; CN1306529C; KR20040073519A; JP4075374B2; KR100658260B1; US7042692B2; TW200301496A; JP2003199348A; TWI253667B

Description

技術分野

本発明は電磁石装置の励磁コイルを付勢する駆動電流を、その電源側を開閉するスィツチング手段の断続によ明り定電流制御して電磁石装置の省電力を計つた電磁石装置の駆動装置であって、特に田スィツチング手段の断続に基づき電磁石装置から発生するうなり音を低減するようにした電磁石装置の駆動装置に関する。背景技術

電磁石装置の励磁コイルへの通電を、スィツチング手段を断続して行うことにより電磁石装置の省電力を計ることができる、本発明に近い従来技術としては本出願人の先願発明としての特許番号第 2 6 2 6 1 4 7号の技術がある。この先願発明の技術は、電磁石装置の励磁コイルへの通電を断続したパルス信号によりスィッチング手段を介して駆動するスィッチング制御回路を有し、前記電磁石装置の励磁コイルと交流電源との間に挿入された無接点リレーの主スイッチング素子をオンオフさせることにより電磁石装置を投入 ·釈放するものにおいて、前記無接点リレー内の主スイッチング素子が自己保持電流以下となる電源電圧のゼロ付近の領域を、前記スィツチング制御回路から出力される断続したパルス信号の周期よりも長い所定時間だけ無通電状態とすることにより、無接点リレーにオフ指令を与えても無接点リレーの交流路が導通を持続し、電磁石装置が釈放不能になることを防ぐものである。

図 4は上記先願発明の技術を継承しながら、電磁石装置の励磁電流を定電流制御してさらに電磁石装置の省電力を計るようにした従来の電磁石装置の駆動装置の回路の構成例を示す。また、図 5は図 4中のカレントモード型 PWM制御 I C 1 1の内部の原理的な構成を示し、図 9は図 4の要部の動作波形を、図 10は図 4中の電圧検出回路 14の動作波形をそれぞれ示す。

図 4において、 4はダイォードブリッジ 2の直流出力側に接続された電磁接触器等の電磁石装置の励磁コイル（MCとも略記する）、 1はダイオードプリッジ 2への AC電源の入力を開閉する無接点リレーで、 S SR (S o l i d S t a t e Re 1 a yの略）とも呼ばれるものであり、この回路では無接点リレ一 1をオンオフして電磁石装置を投入 ·釈放するものである。

ここで、 T l, T 2は交流電源が接続される入力端子であり、この人力端子 T l, T 2に直列に無接点リレー 1の出力端子 T 3， T 4が接続されている。無接点リレー 1は入力端子 T 5, T6に直流電源 Eがスィツチ SW0を介して接続されると共に、フォトトライアツクカブラ PCの発光ダイオード PDが接続されている。

フォトトライアツクカブラ PCのフォトトライアツク PT rには主トライアック T Rが並列に接続され、主トライアツク T Rのゲートと一方の端子との間には抵抗 R l 1が接続されており、また主トライアツク TRに並列にコンデンサ C 10と抵抗 R 10からなるスナバ回路が接続されている。

無接点リレー 1の出力端子 T 4と交流電源の入力端子 T 2との間には前記ダィォードブリッジ 2が接続され、このダイオードブリッジ 2の直流出力端子には前記した電磁石装置の励磁コイル（MC) 4と、励磁コイル 4の電流 I mc を制御する主スイッチング素子としてのパワー MO S FET 17と、励磁コィル 4の電流 I (：を検出するために^[03 £丁 17のソース側に挿入された電流検出抵抗 18 (抵抗値を R 18とする）との直列回路が接続されている。そして、この直列回路と並列にコンデンサ 3が接続され、励磁コイル 4に並列にフライホイールダイォ一ド 5が接続されている。

また、ダイオードブリッジ 2の直流出力端子には、抵抗 6とツエナダイォード 9の直列回路と、抵抗 7、ベースが抵抗 6とツエナダイオード 9との接続点に接続されたトランジスタ 8、コンデンサ 10の直列回路とが接続され、これらの回路はカレントモード型 PWM制御 I C 1 1の電源端子 V I Nに供給される定電圧の電源回路を構成している。なお、前記 PWMは、 Pu l s e W i d h Mo du l a t i o n (パルス幅変調）の略である。

ダイオードブリッジ 2の直流出力端子にはまた、分圧抵抗 12、 13の直列回路が接続され、この抵抗 12と 1 3との接続点の電圧 14 aは、 AC電源の電圧がゼロ付近に到達したことを検出するための電圧検出回路 14に入力されている。

この電圧検出回路 14は図 10に示すように、 AC電源の両波整流電圧が現れる、ダイオードブリッジ 2の直流出力端子間の電圧を分圧抵抗 12、 13により分圧した電圧 14 aが、所定の低電圧検出レベル VL 0を下回る期間 t 1 の間は Hレベル、期間 t 1以外では Lレベルの電圧 V 1を出力してカレン卜モ一ド型 PWM制御 I C 1 1のフィードバック入力端子 F Bに与える。

なお、前記低電圧検出レベル VL 0は期間 t 1が後述する PWMパルス Vo u tの出力周期 Tより長くなるように設定されている。また、ダイオードプリッジ 2の直流出力端子間に設けられたコンデンサ C 3は、ダイォ一ドブリッジ 2の直流側負荷電流中の高周波成分に対する電源の役割を持つもので、その容量は小さいため、ダイォ一ドブリッジ 2の直流出力端子間の電圧波形は、ほぼ AC電源の電圧変化に追随した両波整流電圧波形となる。

カレン卜モ一ド型 PWM制御 I C 1 1の OUT端子から出力される PWM制御パルス（PWMパルスとも略記する） Vo u tはパワー MOS F ET 17のゲートに入力され、電流検出抵抗 18の両端に発生する電流検出電圧（= (抵抗 1 8の抵抗値 R 1 8) X (励磁コイル 4の電流 I mc) ) は抵抗 1 9を介してカレントモード型 PWM制御 I C 1 1の電流検出端子 C Sに入力されている。なお、この端子 C Sへの入力電圧を Vc sとする。

1 5と 1 6はそれぞれ、カレントモード型 PWM制御 I C 1 1の PWMパルスの周期を決定するためのタイミング抵抗とタイミングコンデンサで、夕イミング抵抗 1 5は I C 1 1の基準電圧（本例では 5 V) の出力端子 V r e ίと I C I 1のタイミング抵抗ノ容量接続端子 RTZCTとの間に接続され、夕イミングコンデンサ 1 6は I C 1 1の前記端子 RTZCTとダイオードプリッジ 2 の負側端子との間に接続されている。なお、 I C 1 1の図外の接地端子 GND (図 5参照）はダイォードブリッジ 2の負側端子に接続されている。

カレントモード型 PWM制御 I C 1 1としては、この場合、スイッチング電源の電圧をその負荷電流を制御しつつ定電圧制御するスイッチング電源用力レントモード型 PWM制御 I Cを流用しており、本例では特にこの I じが、スィツチング電源の重負荷時、具体的には後述するエラーアンプ出力電圧 V c om Pが所定値以上になった時、定電流制御を行う性質を利用している。

次に、図 4および図 9を参照しつつ、図 5によりカレントモード型 PWM制御 I C 1 1の定電流制御に関わる機能を説明する。

図 5において、 I C 1 1の電源端子 V I Nへ供給される電圧が I C 1 1の正常動作可能な電圧（本例では 1 6 V) に達すると、低電圧ロックアウト回路 U VL 1のロックが解除され、 5 Vバンドギャップ基準電圧レギユレ一夕 REG がオンして電源端子 V I Nへ供給される電圧から 5 Vの基準電圧 V r e f を生成し、 I C 1 1の端子 V r e f へ出力するほか、 I C 1 1内の必要な各部へ供給する。

なお、レギユレ一夕 REGが出力する基準電圧 V r e f が 4. 7 V以上になると、もう一つの低電圧ロックアウト回路 UVL 2のロックも解除されて OR 回路 G2の出力、つまり NOR回路 G 1の入力の一つが "L" となり、 NOR 回路 G 1によって駆動される I ^一テムポール出力回路 TT Pからの PWMパルス Vo u tの出力を停止する条件の一つが解除される。

逆にこの解除が行われるまでは少なくとも PWMパルス Vo u tの出力は停止され、 PWMパルス Vou tをゲート入力とするパワー MOSFET 17はオフ状態に保たれる。

発振器 OS Cは、 PWMパルス Vou tの出力周期 Tを定める三角波 W1を生成する。即ち、発振器 OSCを構成するコンパレータ CP 1の出力が "L" のとき、同じく発振器 OSCを構成する半導体スィッチ SW1， SW2はオフし、コンパレ一夕 CP 1の（一）入力端子には三角波 W 1の上限電圧である 2 . 8Vが入力される。そして、外部のタイミングコンデンサ 16はタイミング抵抗 15を介し基準電圧 V r e f により充電される。

タイミングコンデンサ 16の充電電圧は I C 1 1の夕イミング抵抗ノ容量接続端子 RTZCTを経てコンパレータ CP 1の（+ ) 入力端子に入力されて監視される。

やがて、タイミングコンデンサ 16の充電電圧が 2. 8 Vを上回ろうとするとコンパレータ C P 1の出力は "H" に反転する。これにより、半導体スイツチ SW1， SW2はオンし、コンパレータ CP 1の（―）入力端子の電圧は三角波 W1の下限電圧である 1. 2 Vに切り換わると共に、 1じ 1 1の端子1^丁 ZCTに定電流源 I S 1が接続されてタイミングコンデンサ 16は放電を開始する。

次にタイミングコンデンサ 16の電圧が 1. 2 Vを下回ろうとすると、再びコンパレー夕 C P 1の出力は "L" に反転し、タイミングコンデンサ 16の電圧は上昇に転ずる、こうして連続する三角波 W 1が生成される。

このときコンパレータ CP 1から出力される矩形波パルスからなる発振出力 W2は、ラッチセットパルス生成回路 L Sに入力され、パルス生成回路 L Sは、発振出力 W2の立上がりのタイミング毎にヒゲ状のラッチセッ卜パルス P 1 を生成し、 NOR回路 G 1および、 RSフリップフロップからなる電流検出ラツチ F Fのセッ卜入力端子 Sに与える。

このラッチセットパルス P 1の入力によって、電流検出ラッチ F Fの反転出力 QB (この QBの Bは「バー」を意味するものとする）は "L" となり、このとき NOR回路 G 1の全入力が " L" となることから、トーテムポール出力回路 T TPの出力、つまり I C 1 1の OUT端子から出力される PWMパルス V o u tは Hレベルとなり、外部のパワー MOS FET 17をオンする。この PWMパルス V o u tの Hレベルの状態、つまりパワー MOSFET 1 7のオンの状態は、以後、電流検出ラッチ F Fがリセットされ、その反転出力 <38カ "H" となるまで継続する。

電流検出ラッチ FFの入力端子 Rへのリセッ卜信号は、 C Sコンパレータ C P 2の出力として与えられ、このコンパレータ CP 2の出力は、パワー MOS FET 1 7がオンすることによって、電流検出端子 C Sの電圧 Vc s、つまり CSコンパレータ CP 2の（+ ) 入力端子の電圧が漸増し、 CSコンパレータ CP 2の（一）入力端子の電圧 Vc s nを上回る時点に発生する。

ところで、図 4においては電圧検出回路 14は、前述のように AC電源電圧のゼロ付近の期間 t 1のみ I C 1 1のフィードバック入力端子 FBに与える電圧 V I、つまりエラ一アンプ EAの（―）入力端子の電圧を Hレベルとし、期間 t 1以外では Lレベルとしている。

なお、本例では電圧 V 1の Hレベルはエラーアンプ EAの（+ ) 入力端子の電圧（2. 5 V) より高い電圧であるものとし、電圧 V 1の Lレベルはほぼ 0 Vであるものとする。

従って、期間 t 1においてはエラーアンプ EAの出力電圧（エラー電圧ともいう） V c ompは少なくとも 1. 4V以下、従って CSコンパレー夕（一）入力端子電圧 Vc s nはほぼ 0 Vとなり、期間 t 1以外ではエラ一電圧 Vc o mpは少なくとも 4. 4V以上、従って CSコンパレータ（―）入力端子電圧 Vc s nは上限値であるツエナ電圧の 1 Vに固定される。

従って、期間 t 1以外では、パワー MOS F ET 17がオンしたのち、励磁コイル電流 I mcが増加して行くことにより、電流検出抵抗 18の電圧、従つて I C 1 1の電流検出端子 C Sの電圧（CS端子電圧とよぶ） Vc sが漸増して、 CSコンパレータ（一）入力端子電圧 V c s nの 1 Vに達し、 CSコンパレー夕 CP 2が電流検出ラッチ FFをリセッ卜する動作が行われる。

このときの、電流検出ラッチ FFがセットされたのちリセットされるまでの時間、つまり PWMパルス Vo u tのパルス幅（Hレベルの期間）、換言すればパワー MO S FET 17のオン期間は、当該オン期間の開始時点の励磁コィル 4の電流 I mcが小さいときは長くなり、同じく励磁コイル電流 I mcが増加して設定値（つまり、 CSコンパレータ（一）入力端子電圧 Vc s nの 1 V に対応する値）に近づくほど短くなる。このようにして励磁コイル 4の電流 I m cの PWM制御による定電流制御が行われる。

他方、期間 t 1においては、 CSコンパレータ（―）入力端子電圧 Vc s n が 0Vであることから、 PWMパルス Vo u tのパルス幅、つまりパワー MO S FET 17のオン期間は図 5の動作からは 0ということになる力実際は不感帯に入ることによって PWMパルス Vou tは出力されず、パワー MOSF ET 1 7はオフのままとなる。

次に改めて、主に図 9を参照しつつ図 4の全体の動作を説明する。

今、交流電源の入力端子 T 1 , T 2に交流電源が接続され，無接点リレー 1 の入力端子 T 5， T 6間に設けられたスィッチ SW0が投入されたとすると、無接点リレー 1のフォト卜ライアックカブラ P Cがオンするので主トライアツク TRのゲートに電流が流れて主トライアツク TRがターンオンし、ダイォードブリッジ 2に交流入力電圧が印加される。

前記ダイォードブリッジ 2により全波整流された電圧がッェナダイォード 9 のツエナ電圧を超えるまではコンデンサ 10はトランジスタ 8を介して充電され、ダイォードブリッジ 2の全波整流電圧がッェナダイオード 9のツエナ電圧を超えると、コンデンサ 10はほぼツエナダイオード 9のツエナ電圧に相当する電荷を蓄えて定電圧化される。

このコンデンサ 10の電圧はカレントモ一ド型 PWM制御 I C 1 1の電源端子 V I Nに入力されて I C 1 1の正常動作を開始させ、電圧検出回路 14の出力電圧 V I、つまり I C 1 1のフィードバック入力端子 F Bの電圧が Lレベルの期間には、上述した I C 1 1の動作によりパワー MOS F ET 1 7の PWM 制御でのオンオフによる励磁コイル 4の電流 I mcの定電流制御が行われる。即ち、 I C 1 1内のラッチセッ卜パルス P 1が出力される周期 Tごとに Hレベルの PWMパルス Vo u tが出力されてパワー MOS FET 17がオンし、励磁コイル 4には電流検出抵抗 18を介してダイォードブリッジ 2の全波整流電圧が印加され、励磁コイル 4の電流 I mcは増加して行く。このときの励磁コイル電流 I mcの増加の勾配は、主としてその時点での全波整流電圧の瞬時値と励磁コイル 4のィンダク夕ンスによって定まる。

そして、励磁コイル電流 I mcの増加により、電流検出抵抗 18の電圧（R 18 X I mc) 、従って I C 1 1の CS端子電圧 Vc s力 1じ 1 1内の〇3 コンパレー夕（―）入力端子電圧 V c s nの 1 Vに達すると PWMパルス Vo u tは Lレベルとなって、ノ \°ヮ一 MOS FET 1 7はオフし、励磁コイル 4の電流 I m cはフライホイールダイオード 5に転流して励磁コイル 4とダイォード 5を環流しつつ減衰して行く。この電流減衰の時定数は、励磁コイル 4のィンダク夕ンスと環流路の抵抗分によって定まる。次にパワー MOS FET 1 7がオンすると励磁コイル電流 I mcは再び上昇に転ずる。

このような動作の中で無接点リレー 1のスィッチ SW0の投入の直後は、ラツチセッ卜パルス P 1の 1回の出力周期 Tの期間では励磁コイル電流 I mcが確立せず、従って電流検出抵抗 18の電圧、従って I C 1 1の CS端子電圧 V c sが I Vに達しないため図 9の時間軸を拡大した部分に示すように I C 1 1 内の電流検出ラッチ FFがリセッ卜されず、パワー MOS FET 1 7は実質的にオン状態を続ける。

そして、ラッチセットパルス P 1の出力周期 Tの複数回の経過の後、励磁コィル電流 I m cが確立し、 C S端子電圧 V c sが 1 Vに達した時点（図 9の例では時点 r c) 以後に、周期 Tごとのパワー MOS FET 1 7のオンオフ動作が行われ、励磁コイル電流 I mcがほぼ一定値に保たれるようになり、励磁コィル 4の省電力化が計られる。この励磁コイル電流 I mcの確立によって電磁石装置、本例では電磁開閉器の投入が行われる。

AC電源電圧がゼロ付近となる期間 t 1では前述のようにパワー MOS FE T 1 7はオフ状態に保たれる。この期間 t 1はパワー MOS FET 17のオンオフ周期 Tより大きく、無接点リレー 1の主トライアツク TRのターンオフ時間より大きく選ばれている。

ここで無接点りレー 1の入力スィッチ SW0が投入されたままであれば、図 9に示すように、この期間 t 1において励磁コイル電流 I mcは比較的大きく減衰し、期間 t 1の後は無接点リレー 1の主トライアツク TRが再び通電することから、周期 Tの複数周期分を含むパワー MOS FET 1 7のオン期間 t r を経て、周期 Tごとのパワー MOS FET 17のオンオフ動作に移る。

他方、無接点リレー 1の入力スィッチ SW0が開放された場合には、この開放後、最初に到来する期間！； 1で無接点リレー 1の主トライアツク TRがターンオフし、以後、ダイオードブリッジ 2の整流出力電圧は消滅し、励磁コイル 4の電流 I mcはフライホイールダイオード 5に転流した状態のまま減衰しつつ消滅する。そして、この減衰の間に電磁石装置の釈放が行われる。

なお、電磁石装置の投入の初期時点と投入後の電磁石装置の保持期間とでは、実際は、図外の手段によって電流検出抵抗 18の値が切り換わるように構成されており、電磁石装置の保持期間においては、投入の初期時点よりも励磁コィル電流 I mcをより小さくして省電力化を計るようにしている。そして、図 9に示された波形は電磁石装置の保持期間における例を示している。

また、厳密には図 9に示す CS端子電圧 Vc sの時間軸拡大部（期間 t r) における一点鎖線部分に示すようにラッチセッ卜パルス p 1の存在する微小期間、 I C 1 1内の NOR回路 G 1の出力が " L" 、よって PWMパルス Vo u tが Lレベルとなり、パワー MOS FET 1 7は一瞬、オフ駆動されるがパヮ一 MOSFET 17にはターンオフ遅れがあるため、オン状態を継続する。ところで、図 4に示す装置には次のような問題があった。即ち、図 9の説明で述べたように電磁石装置の保持期間において、 AC電源電圧のゼロクロス点を挟む前記の期間 t 1としての、無接点リレー 1の主トライアツク TRの無通電期間から通電期間に移行すると、励磁コイル 4の電流 I mcが無通電期間 1; 1において設定値よりかなり低下しているので、カレントモ一ド型 PWM制御 I C 1 1は通常のスイッチング周期 Tに較べかなり長い期間 t rの間、実質的にオンのままの PWMパルス Vo u tを出力し、励磁コイル電流 I mcが設定電流（電磁石装置の保持電流）に達すると、つまり CS端子電圧 Vc sが CS コンパレータ（―）入力端子電圧 V c s nの 1 Vに達すると、 PWMパルス V o u tをオフする。

この期間 t r (以下 PWMパルス Vo u tまたはパワー MOS FET 1 7の連続オン期間ともよぶ）における励磁コイル電流 I mcの変化量は、この期間以後の安定した電流脈動部分の電流変化量に比べ一桁くらい大きいので電磁石装置の吸引力の変動が大きく、電磁石装置からうなり音が発生するという問題があった。発明の開示

本発明は、無通電期間 t 1を持つことで電磁石装置の釈放を確実に可能にすると共に、電磁石装置の励磁コイル電流の PWM制御による定電流制御により省電力を計り、且つ電磁石装置の保持状態におけるうなり音を低減することがてきる電磁石装置の駆動装置を提供することを課題とする。

前記の課題を解決するために請求項 1の電磁石装置の駆動装置は、電磁石装置の励磁コイル（4) への通電を断続したパルス信号（PWMパルス Vo u t ) によりスイッチング手段（パワー MO S F ET 17) を介して駆動するスィツチング制御回路（カレントモード型 PWM制御 I C 1 1) を有し、該スイツチング制御回路が、オフ状態にある前記スイッチング手段を、所定周期（T) で生成されるターンオンのタイミングのうち最初に到来するターンオンのタイミングにおいてオン状態にさせ、オン状態にある前記スイッチング手段を、前記励磁コイルの電流の検出値（CS端子電圧 Vc s) が所定の電流設定値（C Sコンパレータ CP 2の（一）入力端子電圧 Vc s n、本例では I V) に到達したタイミングにおいてオフ状態にさせるように前記パルス信号を断続するものであり、前記電磁石装置の励磁コイルと交流電源との間に挿入された無接点リレー（1) の主スイッチング素子（主トライアツク TR) をオンオフさせることにより電磁石装置を投入 ·釈放する駆動装置であって、前記無接点リレ一内の主スィッチング素子が自己保持電流以下となる電源電圧のゼ口付近の領域（期間 t 1) を、（電圧検出回路 14を介し）前記の所定周期よりも長い所定時間だけ無通電状態とする電磁石装置の駆動装置において、少なくとも前記無通電状態の時間に続く所定期間（ t 2 ) 、前記電流検出値または電流設定値に所定のバイアス信号を重畳し、前記スイッチング制御回路が、前記スィッチング手段を前記所定周期ごとにオンオフさせるように、前記パルス信号を断続するようにする。

また請求項 2の電磁石装置の駆動装置は、請求項 1に記載の電磁石装置の駆動装置において、

前記バイアス信号を、（単安定回路 2 0などを介し）所定レベルの持続信号 (単安定回路出力電圧 V 2の分圧値（抵抗 1 9電圧）など）とする。

また請求項 3の電磁石装置の駆動装置は、請求項 1に記載の電磁石装置の駆動装置において、

前記バイアス信号を、（単安定回路 2 0、 AN D回路 2 3などを介し）前記スィツチング手段がオン状態にあるときにのみ存在する所定レベルの信号（A N D回路出力電圧 V 3の分圧値（抵抗 1 9電圧）など）とする。

また請求項 4の電磁石装置の駆動装置は、請求項 3に記載の電磁石装置の駆動装置において、前記バイアス信号に、（抵抗 2 2などを介し）前記スィッチング手段をォン状態にさせる前記パルス信号を利用する。

また請求項 5の電磁石装置の駆動装置は、請求項 1に記載の電磁石装置の駆動装置において、前記バイアス信号を、レベルが時間とともに減少する所定波形の信号とする。

本発明の作用は次の如くである。

即ち、スイッチング手段（パワー M O S F E T 1 7 ) を、所定周期（T) の同期信号（ラッチセットパルス P 1 ) を用いた P WM制御により断続して定電流制御される電磁石装置の励磁コィルと、 A C電源との間に挿入された無接点リレーの主スイッチング素子をオンオフさせることにより、電磁石装置を投入 ·釈放する駆動装置において、無接点リレーにオフ指令を与えても無接点リレーの主スイッチング素子が導通を続けて電磁石装置が釈放不能となることを防ぐために、 A C電源電圧のゼ口付近の領域に設けた無通電期間（ t 1 ) に続く、少なくとも所定期間（ t 2 ) 、電流検出値または電流設定値に所定のバイアス信号を重畳することによつて、スイッチング手段が、オン状態に入った前記所定周期（T) の当該の周期内で見かけ上、必ず励磁コイルの電流が設定値に達する形になってオフ状態に切り換わるようにし、スイッチング手段が無通電期間の直後から所定周期（ T ) でオンオフし、励磁コイル電流を緩やかに設定値まで増加させるようにするものである。図面の簡単な説明

図 1は、本発明の第 1の実施例としての構成を示す回路図である。

図 2は、本発明の第 2の実施例としての構成を示す回路図である。

図 3は、本発明の第 3の実施例としての構成を示す回路図である。

図 4は、図 1〜図 3に対応する従来の回路図である。

図 5は、図 1〜図 4内のカレントモード型 P WM制御 I C 1 1の内部の原理的な構成を示す回路図である。

図 6は、図 1の要部の動作を示す波形図である。

図 7は、図 2の要部の動作を示す波形図である。

図 8は、図 3の要部の動作を示す波形図である。

図 9は、図 4の要部の動作を示す波形図である。

図 1 0は、図 1〜図 4内の電圧検出回路 1 4の動作説明用の波形図である。符号の説明

1 無接点リレー（S S R ) 、 S W 0 無接点リレーの入力側スィッチ、 PC 無接点リレーのフォトトライアツクカブラ、 TR 無接点リレーの主卜ライアック、 2 ダイオードブリッジ、 3 コンデンサ、 4 電磁石装置の励磁コイル（MC) 、 I mc 励磁コイル 4の電流、 5 フライホイールダイォード、 6および 7 抵抗、 8 トランジスタ、 9 ツエナダイオード、 10 コンデンサ、 1 1 カレントモード型 PWM制御 I C、 12および 13 分圧抵抗、 14 電圧検出回路、 14 a 電圧検出回路 14の入力電圧、 V 1 電圧検出回路 14の出力電圧、 15 タイミング抵抗、 16 タイミングコンデンサ、 17 パワー MOS FET、 18 電流検出抵抗、 R 18 電流検出抵抗 1 8の抵抗値、 19 分圧抵抗、 20 単安定回路、 V2 単安定回路 20 の出力電圧、 21および 22 分圧抵抗、 23 AND回路、 V3 AND回路 23の出力電圧、 CS I C 1 1の電流検出端子 C S、 Vc s I C 1 1の電流検出端子 CSの入力電圧 = ( I C 1 1内の CSコンパレータの（+ ) 入力端子電圧）、 FB I C 1 1のフィードバック入力端子、 RTZCT I C 1 1の夕イミング抵抗 Z容量接続端子、 V r e f I C 1 1の基準電圧出力端子、 V I N I C 1 1の電源端子、 OUT I C 1 1の PWMパルス出力端子、 V o u t PWMパルス、 EA I C 1 1内のエラ一アンプ、 Vc omp ェラーアンプ E Aの出力（エラ一電圧）、 OS C I C 1 1内の発振器、 L S

1 C 1 1内のラッチセットパルス生成回路、 P 1 ラッチセットパルス、 CP

2 I C 1 1内の C Sコンパレータ、 V c s n C Sコンパレータの（一）入力端子電圧、 FF I C 1 1内の電流検出ラッチ、 G 1 I C 1 1内の NOR 回路、 TTP I C 1 1内のトーテムポール出力回路。発明を実施するための最良の形態

(実施例 1 )

図 1は本発明の第 1の実施例としての電磁石装置の駆動装置の回路構成を示し、図 6は電磁石装置が保持状態にあるときの図 1の要部の動作波形を示す。ここで図 1は図 4に対応し、図 6は図 9に対応している。

図 1においては図 4に対して、電圧検出回路 14の出力端に入力端が接続された単安定回路 20と、この単安定回路 20の出力端とカレントモード型 PW M制御 I C 1 1の電流検出端子 CSとの間に接続された抵抗 2 1が追加されている。図 6に示すように、単安定回路 20は、 AC電源電圧の 0クロス点を挟む無通電期間 t 1に電圧検出回路 14が出力する Hレベルの電圧 V 1の立下がりによってトリガされ、電圧 V 1の立下がり時点からラッチセッ卜パルス P

1の周期 Tの複数周期を含む期間 t 2の間、 Hレベルの電圧 V 2を出力する。無通電期間 t 1に続くこの期間 t 2は、図 9における PWMパルス Vo u t の実質的なオン期間、つまりパワー MOS FET 1 7の連続オン期間 t rより大きく選ばれている。

単安定回路 20の出力電圧 V 2は抵抗 2 1, 19と電流検出抵抗 18によつて分圧され、図 4の場合と比較すると、カレントモード型 PWM制御 I C 1 1 の電流検出端子 C Sに加わる電圧（C S端子電圧） V c sには、期間 t 2の間

、電圧 V2による抵抗 19と 18の分圧成分が付加される。但し、電流検出抵抗 18の値 R 18は、抵抗 19の値に比べ充分小さいので、この分圧成分はほぼ抵抗 1 9の電圧となる。

従って、期間 t 2においては、 CS端子電圧 Vc sは、図 6の破線部分に示すように、 PWMパルス Vo u tの Hレベルの期間、つまりパワー MOS FE

T 1 7のオン期間には、ほぼ励磁コイル 4の電流 I mcによる電流検出抵抗 1

8の電圧分（ I mc XR 18) と、単安定回路出力電圧 V 2の分圧成分からなる抵抗 1 9の電圧との重畳電圧となる。

本発明では期間 t 2においても、ラッチパルス P 1の出力周期 Tごとに、この重畳電圧からなる C S端子電圧 V c sが、 I C 1 1内の C Sコンパレータ C P 2の（一）入力端子電圧 Vc s n (本例では IV) に達するように構成されている。

従って、無通電期間 t 1に続くこの期間 t 2においても、パワー MOSFE T 17はラッチパルス P 1の出力周期 Tごとにオンオフを繰り返すこととなり、励磁コイル 4の電流 I mcは小さい脈動を繰り返しつつ設定値まで増大するので、電磁石装置のうなり音が低減される。

(実施例 2 )

図 2は本発明の第 2の実施例としての電磁石装置の駆動装置の回路構成を示し、図 7は電磁石装置が保持状態にあるときの図 2の要部の動作波形を示す。ここでも図 2は図 4に対応し、図 7は図 9に対応している。

図 2においては図 4に対して、カレン卜モード型 PWM制御 I C 1 1の PW Mパルス出力端子 OUTと電流検出端子 CSとの間に、抵抗 22が付加されている。

図 2の回路では Hレベルの PWMパルス Vo u tが出力されるたびに、この P WMパルス V o u tの電圧が抵抗 22, 19および電流検出抵抗 18によつて分圧される。

従ってこの場合もほぼ、 PWMパルス Vo u 1;の電圧の抵抗 19に加わる分圧成分と、励磁コイル 4の電流 I mcによる電流検出抵抗 18の電圧分（ I m c XR 18) との重畳電圧が I C 1 1の電流検出端子 CSに加わる CS端子電圧 V c sとなる。

図 2の回路でも図 7に示すように、無通電期間 t 1に続く期間において、ラツチパルス P 1の出力周期 Tごとに、上記重畳電圧からなる C S端子電圧 Vc sが、 I C 1 1内の CSコンパレ一夕 CP 2の（一）入力端子電圧 Vc s nの 1 Vに達するように構成され、励磁コイル電流 I mcは小さい脈動を繰り返しつつ設定値まで増大する。 (実施例 3 )

図 3は本発明の第 3の実施例としての電磁石装置の駆動装置の回路構成を示し、図 8は電磁石装置が保持状態にあるときの図 3の要部の動作波形を示す。ここで図 3は図 1に対応し、図 8は図 6に対応している。

図 3においては図 1に対して、単安定回路 20と抵抗 2 1との間に、単安定回路 20の出力部が一方の入力端子に接続された AND回路 23が挿入され、 AND回路 23の他方の入力端子はカレントモード型 PWM制御 I C 1 1の P WMパルス出力端子 OUTに接続されている。

図 3の回路では図 8に示すように、無通電期間 t 1に続く、単安定回路 20 の出力 V 2が Hレベルとなる期間 t 2において、 Hレベルの PWMパルス Vo u tが出力されているときのみ、 AND回路 23の出力電圧 V3が Hレベルとなり、、この出力電圧 V 3による抵抗 19部分の分圧電圧と、励磁コイル電流 I mcによる電流検出抵抗 18の電圧分（ I mc XR 18) との重畳電圧がほぼ CS端子電圧 Vc sとなる。

従って図 8では、図 6と比較すると、 PWMパルス Vo u tが Hレベル、従つてパワー MOS FET 1 7がオンの期間における動作は図 6と同様であるが、 PWMパルス Vo u tが Lレベル、従ってパワー MOS FET 17がオフの期間には CS端子電圧 Vc sが存在しなくなる。これによりパワー MOS F ET 17が、オフすべき期間にノイズ等により誤ってオンすることを防止することができる。

なお、以上の実施例では、無通電期間 t 1に続く少なくとも所定期間、電流検出抵抗 1 8の電圧、つまり励磁コイル 4の電流の検出電圧に抵抗 19の電圧としての正のバイアス電圧を重畳する例を述べたが、これに代わり、 I C 1 1 内の CSコンパレータ CP 2の（一）入力端子電圧 Vc s n、つまり励磁コィル 4の電流の設定値に負のバイァス電圧を重畳するようにしても同様な効果が得られることは明らかである。

また、このバイアス電圧を、例えば、負荷された抵抗によって放電して行くコンデンサの電圧のように、その大きさが時間とともに減少する波形の電圧としてもよく、これも本発明に包含される。産業上の利用可能性

スィッチング手段の断続によつて定電流制御される電磁石装置の励磁コィルと A C電源との間に挿入された無接点リレーの主スイッチング素子を、電磁石装置を釈放すべきときに確実にターンオフさせるために、 A C電源電圧のゼ口付近の領域に無通電期間を設けた電磁石装置の駆動装置において、無通電期間の直後の期間では、従来、無通電期間に設定値から大きく減衰した励磁コイルの電流を速やかに設定値に戻すために、スィツチング手段が数スィツチング周期、オン状態を続け、励磁コイル電流が急上昇して設定値に到達したのち、定スィツチング周期の断続に移るため電磁石装置にうなり音が発生した。

しかし本発明によれば、少なくとも無通電期間に続く所定期間、電流検出値または電流設定値に所定のバイアス信号を重畳することにより、スイッチング手段が、オン状態に入った当該のスイッチング周期（定周期からなる）内で、見かけ上、必ず励磁コィルの電流が設定値に達する形になってオフ状態に切り換わるようにし、スィツチング手段が無通電期間の直後から所定のスィッチング周期でオンオフするようにしたので、複雑な制御回路を用いることなく、無通電期間の直後も励磁コイル電流は急激に上昇しなくなり、電磁石装置のうなり音を抑制することができる。

Claims

請求の範囲

1 . 電磁石装置の励磁コイルへの通電を断続したパルス信号によりスィッチング手段を介して駆動するスィツチング制御回路を有し、

該スイッチング制御回路が、オフ状態にある前記スイッチング手段を、所定周期で生成されるターンオンのタイミングのうち最初に到来するターンオンのタイミングにおいてオン状態にさせ、オン状態にある前記スィツチング手段を、前記励磁コイルの電流の検出値が所定の電流設定値に到達したタイミングにおいてオフ状態にさせるように前記パルス信号を断続するものであり、前記電磁石装置の励磁コイルと交流電源との間に挿入された無接点リレーの主スイッチング素子をオンオフさせることにより電磁石装置を投入 ·釈放する駆動装置であって、

前記無接点リレー内の主スイッチング素子が自己保持電流以下となる電源電圧のゼロ付近の領域を、前記の所定周期よりも長い所定時間だけ無通電状態とする電磁石装置の駆動装置において、

少なくとも前記無通電状態の時間に続く所定期間、前記電流検出値または電流設定値に所定のバイアス信号を重畳し、前記スイッチング制御回路が、前記スイッチング手段を前記所定周期ごとにオンオフさせるように、前記パルス信号を断続することを特徴とする電磁石装置の駆動装置。

2 . 請求項 1に記載の電磁石装置の駆動装置において、

前記バイアス信号を、所定レベルの持続信号とすることを特徴とする電磁石

3 . 請求項 1に記載の電磁石装置の駆動装置において、

前記バイアス信号を、前記スィツチング手段がオン状態にあるときにのみ存在する所定レベルの信号とすることを特徴とする電磁石装置の駆動装置。

4 . 請求項 3に記載の電磁石装置の駆動装置において、

前記バイアス信号に、前記スイッチング手段をオン状態にさせる前記パルス信号を利用することを特徴とする電磁石装置の駆動装置。

5 . 請求項 1に記載の電磁石装置の駆動装置において、

前記バイアス信号を、レベルが時間とともに減少する所定波形の信号とすることを特徴とする電磁石装置の駆動装置。