WO2002063383A1 - Dispositif d'affichage a cristaux liquides - Google Patents

Description

明細書

技 W分野

本発明は液晶表示装置に関するものであり、 特に一つの基板上に画素 電極と共通電極とを有する I P S型 （In Plane Switchig) 液晶表示装置 に関するものである。 背景技術

パーソナルコンピュータや、 その他各種モニター用の表示装置として、 液晶表示装置の普及は目覚ましいものがある。 この種の液晶表示装置は、 一般に、 液晶パネルの背面に、 照明用の面状光源であるパックライトを 配設し、 所定の広がりを有する液晶面を全体として均一な明るさに照射 することで、 液晶パネルの液晶面に形成された画像を可視像化するよう に構成されている。 この液晶パネルは、 2枚のガラス基板の間に充填さ れた液晶に駆動電圧を印加することによって、 液晶を駆動する構成とな つている。 液晶パネルは、 このようにして液晶を駆動して液晶 （分子） の向きを変えることにより、 透過光の偏光を制御し、 所望の画像を表示 するのである。

ところで、 従来、 このような液晶パネルは、 2枚のガラス基板の一方 側と他方側にそれぞれ液晶駆動用の電極を設け、 2枚のガラス基板を結 ぶ方向、 言い換えればガラス基板の基板面に略直交する方向の電界を生 じさせ、 これによつて液晶を駆動する T N (twisted nematic) 方式が広 く知られている。

しかしながら、 このような方式の液晶パネルにおいては視野角が狭い ため、 これを改善する技術として、 I P S (In Plane Switching：横電 界） 方式が知られている。 これは、 2枚のガラス基板の一方のみに配置 した電極に駆動電圧を印加し、 基板面に沿った水平方向 （横方向） の電 界を生じさせて液晶を駆動するものである。

液晶に D C電圧が連続的に印加されつづけると、 液晶が劣化する。 従 つて、 TN方式においても、 I P S方式においても、 液晶に印加する電 圧は、 共通電位を基準として対称になるように設計される。

しかし、 液晶表示パネルの製造公差のために、 各製品毎に、 同じ表示 信号に対する画素電極と共通電極との間の液晶に印加される電圧値が変 化してしまう。 このため、 共通電位を基準とする液晶印加電圧の各極性 の絶対値が非対称となる。 これにより、 液晶に印加される電圧が設計値 から一方 （共通電位を中心として +側、 もしくは一側） にずれるので、 画面がちらつくフリツ力を発生させる。

以下に、 具体例によってこのフリツ力の発生を説明する。 尚、 これは、 フリツ力発生の概念を説明するもので、 必ずしも実際の製品に沿う正確 なものではない。 例えば、 共通電位が 7 . 5 V—定と設計されている場 合に、 1 2 . 5 Vの電位を画素電極に設定した場合と、 2 . 5 Vの電位 を画素電極に設定した場合では、 同じ明るさで表示されるはずである。 し力 し、 製造公差のために、 実際に液晶に印加される電圧は、 画素電極 に 1 2 . 7 Vと 2 . 7 Vとを与えた場合の電圧となってしまう。 これに より、 +側に 0 . 2 Vの直流成分が生ずる。 1 2 . 7 Vの方が、 2 . 7 Vよりも明るいので、 フリツ力が発生する。 この電圧のずれは、 主に、 蓄積容量や寄生容量が製造公差によって設計値からずれることに起因す る。

従来は、 フリッカ調整機能を有する回路を制御回路基板上に設けるこ とにより、 この問題を解決していた。 液晶印加電圧の各極性の絶対値の 非対称性を解消することにより、 フリツ力の発生を防ぐことができる。 従来は、 画素に与えられる電圧値を外部から変化させることによって、 液晶印加電圧の各極性の絶対値の非対称性を解消していた。 このように 画素に与えられる電圧値を外部から変化させる方法として、 従来、 2つ のものが知られている。

一つは、 共通電位の値を外部から手動によつて調整することにより、 各極性の絶対値が共通電位に対して対称になるようにしていた。 上記の 例でいえば、 共通電位を 7 . 7 Vにすることによって、 各極性の絶対値 を対称にすることができる。 もう一つは、 T F Tのゲート電圧値を外部 から手動によって変更することにより、 フリツ力調整を行っていた。 しかし、 上記のフリツ力調整回路の使用には、 いくつかの問題があつ た。

第 1に、 製造公差による電圧値のずれは、 製品毎に異なると同時に、 一つの製品の面内においても生じている。 例えば、 画面の左側の画素と 右側の画素との電圧値のずれは異なっている。 したがって、 外部から全 ての画素に共通の共通電位ゃゲート電位を操作しても、 この面内のばら つきを解消することはできなかった。

第 2に、 このようなフリッカ調整回路は部品点数の增大につながるの で、 液晶表示ディスプレイのコストを増加させる原因になっていた。 第 3に、 フリツ力調整の工程においては、 人が外部から手動によって 製品毎に調整を行っているので、 この工程が製造スピードを悪化させる 要因の一つとなっていた。

本発明はこのような技術的課題に基づいてなされたものであり、 液晶 表示装置製造後のフリッカ調整を不要とし得る、 液晶表示装置を得るこ とを目的とする。 発明の開示

本発明の発明者らは、 上記課題について考察及び研究を行った結果、 I P S型の液晶表示装置においては、 フリツ力調整を不要とすることが できることを見出した。

つまり、 共通電位を基準とする液晶印加電圧の各極性の絶対値が非対 称となった場合、 画素電極と共通電極との間には、 一定の電圧値である D C成分が存在している。 この D C成分は、 液晶材料に印加される定常 的な電界とみなすことができる。 I P S型液晶パネルにおいて、 画素電 極と共通電極との間は、 容量と抵抗が並列に接続された回路としてモデ ル化することができる。 従って、 液晶内の一方の電極側 （例えば画素電 極側） に十の電荷が存在し、 もう一方の電極側 （例えば共通電極側） に —の電荷が存在することにより、 この電界が生じているとみなすことが できる。

この D C成分が許容値以下であれば、 フリツ力欠陥は生じない。 従つ て、 発明者らは、 D C電圧成分が自動的に許容値以下に減少すれば、 フ リッ力調整を不要とすることができることに想到した。

さらに、 液晶表示装置においては、 電源が投入されてから表示画面に 画像が表示されるまでに、 一定の時間がかかる。 これは主に、 パックラ ィトの光源 （例えば冷陰極管） が点灯するまでの時間に相当する。 上記 の D C成分が、 この表示時間までの間に許容値以下に減少していれば、 上記のフリッカ調整を不要とすることができることを見出した。

これを可能とするには、 2つの要素が満たされていることが必要であ る。 一つは、 電源投入時の初期 D C成分が小さいことである。 もう一つ は、 液晶材料に対する D C成分を生む電荷が、 液晶パネル内を速く移動 することである。

電荷の移動については、 液晶材料内の移動のみならず、 対向基板内の 移動が極めて重要であることを見出した。 これは、 I P S型液晶表示装 置においては、 液晶材料の抵抗が横方向においてきわめて大きいことに 起因すると考えられる。 つまり、 液晶材料内のみを通過する電界におい ては、 液晶材料の横方向抵抗が極めて大きいために、 電荷が速く移動す ることができない。 一方、 縦方向の抵抗は、 横方向に比較して十分小さ レ、。 一方の電極がら出て、 縦方向に液晶材料を通過する電界は、 対向基 板内を通過し、 再ぴ、 液晶材料に戻って縦方向に通過し、 もう一方の電 極に入っていく。 D C成分を減少させるためには、 抵抗値の小さい電界 パスが存在することが重要であると考えられる。 この電界のパスにおい て、 電荷が速く移動することができれば、 所定時間內に許容値以下の D C成分とすることが可能となるからである。

し力 し、 上記のように、 電荷の移動速度を確保するのみでは十分では ない。 なぜなら、 初期 D C成分が大きい場合には、 所定時間内に必要な D C成分値とすることができないからである。 従って、 初期 D C成分を 小さくし、 さらに、 高速な電荷移動が可能な液晶表示装置を構成するこ とによって、 初めてフリツ力調整を不要とすることができることを発明 者らは見出した。

尚、 例えば、 特開 2 0 0 0— 6 6 2 2 2、 特開平 1 0— 1 3 3 2 0 5、 特開平 7— 1 5 9 7 8 6などには、 CF基板もしくはアレイ基板を構成す る要素の物性値が記載されているが、 いずれの先行技術にも、 本発明の 解決した課題、 及びその解決手段にっレ、て一切の開示がなされていない。 上記の知見に基づき、 本発明の第 1の態様の液晶表示装置は、 第 1の 基板と、 第 2の基板と、 前記第 1及び第 2の基板の間に封入された液晶 材料と、 を有する。 液晶表示装置はマトリ ックス状に配置された複数の 画素を有している。 複数の画素のそれぞれは、 前記第 1の基板上に、 ス イッチング素子と、 前記スイッチング素子に接続された画素電極と、 前 記画素電極との間で前記液晶材料に印加される電界を形成する共通電極 と、 を有している。 液晶表示装置の電源投入直後に、 画素電極と前記共 通電極とは、 初期 D C電圧成分をその間に有し、 液晶表示装置の電源投 入後の所定時間において、 D C電圧成分は前記初期値から許容値以下に 自動的になっている。 D C電圧成分が電源投入後の所定時間において許 容値以下に自動的になっていることにより、 画素内の電極に印加する電 位を変更することによりフリツ力調整をすることが不要となる。

ここで、 液晶表示装置とは、 本発明の目的が達成される範囲において、 2枚の対向基板の聞に液晶を封入した液晶パネル、 液晶パネルにドライ パ回路やパックライト ·ュニットを装着した液晶モジュール、 最終製品 としての液晶ディスプレイ等を含むものである。

第 2の発明に係る液晶表示装置は、 第 1の液晶表示装置において、 初 期 D C電圧成分は 0 . 5 V以下である。

第 3の発明に係る液晶表示装置は、 第 1の液晶表示装置において、 D

C電圧成分許容値は 0 . 1 5 Vである。

第 4の発明に係る液晶表示装置は、 第 1の液晶表示装置において、 外 部から画素内の電極に印加する電位を変更することによりフリツ力調整 を行う回路を有していない。

第 5の発明に係る液晶表示装置は、 第 1の液晶表示装置において、 複 数の走査線と複数の信号線とを有し、 前記画素電極は走査線との間で蓄 積容量を形成する。

第 6の発明に係る液晶表示装置は、 第 1の基板と、 第 2の基板と、 前 記第 1及ぴ第 2の基板の間に封入された液晶材料と、 を有する。 さらに、 マトリックス状に配置された複数の画素を有している。 複数の画素のそ れぞれは、 第 1の基板上に、 スイッチング素子と、 前記スイッチング素 子に接続された画素電極と、 前記画素電極との間で前記液晶材料に印加 される電界を形成する共通電極と、 を有する。 液晶表示装置の電源投入 直後に、 画素電極と前記共通電極とは、 初期 DC電圧成分をその間に有 し、 液晶表示装置の電源投入から 5秒後において、 DC電圧成分は前記 初期値から 0. 15 V以下に自動的になっている。

第 7の発明に係る液晶表示装置は、 第 1、 第 5又は第 6に記載の液晶 表示装置において、 スイッチング素子は T FTであり、 T FTに与えら れるゲ一ト信号が落ちるとき蓄積容量を介して逆特性の補償信号を印加 する補償駆動される。

第 8の発明に係る液晶表示装置は、 第 7の発明に係る液晶表示装置に おいて、 第 2の基板は、 第 1の樹脂層と、 前記第 1の樹脂層の内側に形 成された第 2の樹脂層とを有し、 第 1の榭脂層は、 2. 5E+15 [Ω cm] 以下の抵抗率を有し、 第 2の樹脂層は、 1E + 00〜： LE+04 [Ω · cm] の抵抗率を有する。

第 9の発明に係る液晶表示装置は、 第 7の発明に係る液晶表示装置に おいて、 第 1の樹脂層は保護膜であり、 第 2の樹脂層はブラックマトリ ックス層である。

第 10の発明に係る液晶表示装置は、 第 1の基板と、 第 2の基板と、 前記第 1及ぴ第 2の基板の間に封入された液晶材料と、 を有し、 T H z 駆動 （Tは自然数） される。 この液晶表示装置は、 マトリックス状に配 置された複数の画素を有する。 複数の画素のそれぞれは、 第 1の基板上 に、 スイッチング素子と、 前記スイッチング素子に接続された画素電極 と、 前記画素電極との間で前記液晶材料に印加される電界を形成する共 通電極と、 を有する。 複数の画素は、 フレーム毎に異なる電圧極性で駆 動され、 一つのフレームにおいて、 第 1の電圧極性で駆動される第 1の グループの画素と、 第 2の電圧極性で駆動される第 2のグループの画素 とを有している。 液晶表示装置の電源投入直後に、 画素電極と前記共通 電極とは、 初期 DC電圧成分をその間に有し、 液晶表示装置の電源投入 後の所定時間において、 DC電圧成分は許容値以下に自動的になってい る。 第 1のグループの画素は最も輝度の小さい電圧値で駆動され、 第 2 のグループの画素は所定の中間電圧値で駆動された場合、 DC電圧成分 が許容値以下にあることにより、 液晶表示からの透過光波形の T/ 2Hz 成分の振幅は、 THz成分の振幅の 10倍以下である。

第 11の発明に係る液晶表示装置は、 第 10の発明に係る液晶表示装 置において、 スイッチング素子は TFT (Thin Film Transistor) であ り、 TFTに与えられるゲート信号が落ちるとき蓄積容量を介して逆特 性の補償信号を印加する補償駆動される。

第 12の発明に係る液晶表示装置は、 第 10又は 11の発明に係る液 晶表示装置において、 第 2の基板は、 第 1の樹脂層と、 前記第 1の樹月旨 層の内側に形成された第 2の樹脂層とを有している。 前記第 1の樹脂層 は、 2. 5E+15 [Ω · cm] 以下の抵抗率を有している。 前記第 2 の樹脂層は、 1 E+00〜： 1 E+04 [Ω · cm] の抵抗率を有する。 第 13の発明に係る液晶表示装置は、 第 1又は 10の発明に係る液晶 表示装置において、 電源投入後の所定時間は、 電源を投入した後、 液晶 表示装置の表示画面に画像が映し出されるまでの時間である。

第 14の発明に係る液晶表示装置は、 第 1又は 10の発明に係る液晶 表示装置において、 前記電源投入後の所定時間は、 前記電源を投入した 5秒後である。

第 15の発明に係る液晶表示装置は、 第 1の基板と、 第 2の基板と、 前記第 1及び第 2の基板の間に封入された液晶材料と、 を有し、 マトリ ックス状に配置された複数の画素を有する。 複数の画素のそれぞれは、 第 1の基板上に、 TFT素子と、 前記スイッチング素子に接続された画 素電極と、 前記画素電極との間で前記液晶材料に印加する電界を形成す る共通電極と、 を有している。 複数の画素のそれぞれは、 第 2の基板上 に、 2. 5E+15 [Ω · cm] 以下の抵抗率を有する樹脂保護層と、 前記保護層の内側に 1Ε+00〜1 Ε+04 [Ω■ cm] の抵抗率を有 する樹脂ブラックマトリックス層とを有している。 液晶表示装置は、 T F Tに与えられるグート信号が落ちるとき、 蓄積容量を介して逆特性の 補償信号を印加する補償駆動される。

第 16の発明に係る液晶表示装置は、 第 15発明に係る液晶表示装置 において、 複数の画素に表示信号を伝送する複数の信号線と、 TFT素 子のゲートにゲート信号を伝送する複数のゲート線とを有ている。 蓄積 容量は、 画素電極と前記複数のゲート線内の一つとの間に形成されてい る。 図面の簡単な説明

図 1は、 本実施形態における、 液晶表示モジュールの構成を示す概略 図である。

図 2は、 本実施形態における、 画素の構成を示す概略図である。 図 3は、 本実施形態における、 画素の概略構成を示す断面図である。 図 4は、 本実施形態における、 画素の T FTの概略構成を示す断面図 である。

図 5は、 本実施形態における、 DC成分による電界パスを説明する図 である。

図 6は、 本実施形態における、 つきぬけ補償駆動を説明する、 タイミ ング図である。

図 7は、 本発明に係る液晶表示装置と従来の液晶表示装置の DC成分 の時間変化を説明する、 図である。 図 8は、 本実施形態における、 フリツカ検查パターンを説明する図で める。 発明を実施するための最良の態様

以下にこの発明の一実施の形態における液晶表示装置を、 図面に基づ いて詳細に説明する。 本実施形態は、 I P S (In Plane Switching) 駆 動方式の液晶表示装置である。 本実施形態において、 フリツ力調整を不 要とした液晶表示装置について説明される。 フリツ力調整機能を不要と するためには、 初期 D C成分を十分に小さくし、 さらに、 電荷が液晶パ ネル内を高速に移動できる構成でなければならない。 本実施形態は、 初 期 D C成分を小さくするための一つの技術として、 突き抜け補償駆動方 式を採用している。 突き抜け補償駆動方式については、 後に説明される。 又、 対向基板内の電荷の移動を容易にするために、 対向基板の構成が好 適化されている。

図 1は、 本実施の形態における液晶モジュールの全体構成を説明する ための斜視図である。 図 1は、 サイドライト型のパックライト ·ュニッ トを有する液晶モジュール 1 0 0の概略を示す、 構成図である。 図に於 いて、 1 0 1はパックライト 'ユニット、 1 0 2は駆動回路が取り付け られた液晶パネル （液晶セル） 、 1 0 3は光を拡散させ、 液晶表示パネ ル面での明るさを均一にする拡散シートである。 1 0 4は光を集光する ことにより、 表示正面の輝度を向上させるプリズムシ一ト、 1 0 5は光 源からの光を導き拡散させる導光板、 1 0 6は導光板やプリズムシート 等のパックライト ·ユニット 1 0 1の部品を収納するフレームである。 液晶パネル 1 0 2は、 マトリックス状に配置された複数の画素から構 成される表示領域とその外周領域である額縁領域とを有している。 又、 液晶パネル 1 0 2は、 アレイ回路が形成されたアレイ基板とその対向基 板とを有し、 その 2つの基板の間に液晶が封入されている。 1 0 7は光 源としての冷陰極管、 1 0 8は液晶セル 1 0 2とパックライト ·ュニッ ト 1 1を外側から保持、 保護するべゼルである。 拡散シート 1 0 3、 プ リズムシート 1 0 4、 導光板 1 0 5、 フレーム 1 0 6、 そして冷陰極管 1 0 7によって、 パックライト ·ュニット 1 0 1を構成する。 冷陰極管 1 0 7はフレーム 1 0 6の内側に配置されており、 直接図面には記載さ れていない。 尚、 パックライト 'ュニットとしては、 他に、 直下型のパ ックライト ·ュニットが知られている。 これは、 液晶パネルの表示面の 直下に 1本もしくは複数本の光源を配置されている。

表示領域内の各画素は、 R G Bいずれかの色表示を行う。 もちろん、 白黒ディスプレイにおいては、 白と黒のいずれかの表示を行う。 アレイ 基板上の表示領域内には、 複数の信号線とゲート線がマトリックス状に 配設されている。 信号線とゲート線とはお互いにほぼ直角に重なるよう に配設されている。 各画素は、 ドライバ I Cから入力される表示信号電 圧に基づき液晶に電界を印加する。 このドライバ I Cは、 通常、 T A B によってアレイ基板に接続される力 アレイ基板のガラス基板上に直接 に設けられることもある。

通常、 信号線用の複数のソース■ ドライバ I C I 1 0が、 T F Tァレ ィ基板の X軸側に設けられ、 ゲート電圧を制御するゲート線用の複数の ゲート · ドライバ I C 1 1 1力 Y軸側に設けられる。 ソース · ドライ ノ I C 1 1 0から入力される電圧が、 T F Tのソースノドレインを介し て画素電極に送られ、 画素電極と共通電極とが液晶に電界を印加する。 この電圧を変えることにより液晶への印加電圧を変化させることができ、 液晶の光の透過率を制御する。 共通電極に共通電位を与える回路は、 制 御回路基板 （不図示） 上に構成される。

図 2は、 本実施形態における画素構造を示す図である。 図 2において、 2 0 1はスィツチング素子としてのアモルファス ·シリコン T F T (Th in Film Transistor) 、 2 0 2は T F Tのソース ドレインに接続され た画素電極、 2 0 3は画素電極との間で液晶に電界を印加する共通電極、 2 0 4は T F Tに表示信号を伝送する信号線、 2 0 5は T F Tのゲ一ト にゲート電圧を伝送するゲート線である。

ゲ一ト線、 信号線、 そして共通電極は、 典型的には、 A l N dや M o Wで形成されている。 画素電極は、 通常、 A l I T O (Indium Tin 0 xide) などで形成されている。

画素電極の一部は、 一つ上流の走査線と、 絶縁体を介して重なり、 蓄 積容量を形成している。 これは、 いわゆる、 Cs on gateと呼ばれる構成 である。 又、 画素電極の別の一部は共通電極とも絶縁体層を介して重な つており、 これは蓄積容量の一部を形成している。

画素は、 X方向に伸びる 2本のゲート線 2 0 5と、 Y方向に延びる 2 本の信号線 2 0 4とによって囲まれている。 信号線 2 0 4の内側には、 くし肯形状を有する共通電極 2 0 3が配置されている。 2本の共通電極

2 0 3の間に画素電極 2 0 2が形成されている。 画素電極 2 0 2とその 両側の共通電極 2 0 3との間において、 基板面にほぼ平行な電界が形成 される。

尚、 画素電極と共通電極とは、 上記の構成に限定されるものではない。 例えば、 画素電極をくし歯状に形成し、 共通電極よかみ合うように配置 することも可能である。 あるいは、 画素電極をくの字状の形に形成する など、 電極形状の様様な変更が可能である。 又、 共通電極を画素電極よ りも上層に配置し、 画素の開口部以外の全ての領域を覆うように配置す ることも可能である。 画素電極と信号線との相互作用を防止するために、 画素電極と信号線との間に共通電極が配置されることが好ましい。

図 3は、 図 2における A-A'の断面図である。 図 3において、 3 0 1は 第 1の基板であるアレイ基板、 3 0 2は第 2の基板であるカラーフィル タ基板である。

カラーフィルタ基板 3 0 2は、 ガラス基板 3 0 3と、 ガラス基板 3 0 3の上に形成されたブラックマトリクス層 （以下 B M層） 3 0 4と、 B M層 3 0 4の上に形成された R G Bのカラーフィルタ層 （以下 C F層） 3 0 5と、 C F層の上に形成された保護膜層 3 0 6と、 保護膜層の上に 形成された配向膜 3 2 1とを有している。 B M層 3 0 4はアクリル系の 樹脂やエポキシ系の樹脂に黒色顔料を分散させたものが典型的に使用さ れ、 この顔料はカーボン材料である。 BM層 3 0 4は保護膜層 3 0 6と 一部で接触している。

〇 層3 0 5は、 アクリル系の樹脂やエポキシ系の樹脂に、 赤、 青、 緑のいずれかの顔料を分散させたものが一般的である。 保護膜 3 0 6は アクリル系の樹脂やエポキシ系の樹脂を堆積したものが多く使われ、 そ の内側の層を保護する機能と、 その表面を平坦化する働きも有する。 配 向膜は通常、 ポリイミド材料により構成され、 液晶材料の無電界時の配 向を制御する。 本実施形態においては、 対向基板として C F基板を説明 しているが、 白黒の表示装置においては、 対向基板から C F層が除力れ る。

対向基板である C F基板内の速い電荷の移動を実現するためには、 保 護膜 3 0 6と B M層 3 0 4の抵抗値が重要な要素の一つとなる。 保護膜 の抵抗率が十分に小さいと同時に、 B M層の抵抗率も十分小さレ、必要が ある。 これは、 液晶材料から配向膜を介して、 保護膜、 B M層、 さらに 保護膜と続く電界のパス （図 5の B線） を考えた場合に、 保護膜と BM層 の両方の抵抗が十分に小さくなければ、 電荷の移動速度を確保すること ができないからである。 尚、 B M層はカラー液晶ディスプレイにも白黒 液晶ディスプレイにも使用されるので、 汎用 ΐ4が高い。 又、 C F層と異 なり、 顔料によって抵抗値を制御し安いという性格を有している。 ただ し、 BM層の抵抗値が小さすぎると好ましくないので、 BM層の抵抗値 は所定に範囲内にあることが好ましい。 クロムなどの金属を使用した極 めて抵抗値の小さい BM層は好ましくない。

従って、 BM層 3 04の抵抗率は、 好ましくは、 1 E + 00〜： I E +

04 [Ω · c m] である。 BM層の膜厚は、 例えば、 約 1. 5 mであ る。

C F層 3 0 5の抵抗率は、 例えば、 RGBに対してそれぞれ、 およそ、 3 E+ 1 3、 1 E+ 1 3、 そして、 5 E + 1 1 [Ω · c m] である。 又、 C F層の膜厚はおよそ 2. O z mである。

保護膜層 3 0 6の抵抗率は、 好ましくは約 2. 5 Ε+ 1 5 [Ω · c m] 以下であり、 さらに好ましくは約 8. 5 E+ 1 4 [Ω · c m] 以下であ る。 保護膜層の膜厚は、 例えば、 およそ 1. O ju mである。

配向膜の抵抗率は、 およそ 1. 0 E+ 1 5 [Ω · c m] 、 膜厚は、 お よそ 0. 1 μηιとすることができる。

アレイ基板 3 0 1は、 下層から順に、 ガラス基板 3 0 7、 共通電極 3 0 8、 酸化シリコン絶縁体層 3 0 9、 窒化シリコン絶縁体層 3 1 0、 信 号線 3 1 1及ぴ画素電極 3 1 2、 窒化シリコン 'パッシベーシヨン層 3 1 3、 そして、 配向膜 3 2 2を有している。 以下に各要素の寸法を例示 する。 例えば、 共通電極 3 0 8の厚さは、 A 1の場合はおよそ 0. 3 μ mであり、 I TOの場合はおよそ 0. 0 5 μ πιである。 酸化シリコン層 3 0 9の厚さは約 0.4μ m、 窒化シリコン層 3 1 0の厚さは約 0. 0 5 μ mである。 信号線 3 1 1及び画素電極 3 1 2の厚さは約 0. > μ mであ り、 ノ ッシベーシヨン層 3 1 3はおよそ 0. 2 μ πιの厚さである。

アレイ基板と C F基板との間には液晶材料が封入されており、 スぺー サによって、 2つの基板の間隔は、 およそ 5 mに維持される。 図 4は、 図 1における B— B'の断面図であり、 T FT 201の構造を 説明する図である。 図において、 401はガラス基板、 402はゲート 線、 403は酸化シリコン絶縁体層、 404は窒化シリコン絶縁体層、 405はァモノレファス■シリコン層、 406は窒化シリコン層、 407 はソース/ドレイン電極、 408は窒化シリコンパッシベーシヨン層で ある。 この上に、 配向膜が形成される。 尚、 TFTはトップゲート構造 とすることもボトムゲート構造とすることも可能である。 又、 スィッチ ング素子としては、 MIM (MEtal Insulator Metal) などを利用するこ とも可能である。

表示動作について説明する。 走査線としてのゲート線は、 ゲート · ド ライノ I C 111から送られたゲート信号を TFTのゲートに伝送する。 ゲート信号が ONになると TFTが ON状態となり、 データ ' ドライバ I C 110から送信された表示信号が信号線と TFTのソース/ドレイ ンを介して、 画素電極 202に送られる。 共通電極 203には共通電位 が年えられており、 画素電極と共通電極との間で電界が形成される。 電 界の強さを変化させることによって、 液晶分子の向きを制御する。 液晶 分子は、 基板にほぼ平行な面内においてその長軸の向きを変化させる。 液晶材料内を通過する光の偏光は、 液晶分子の複屈折性によって変化し、 液晶分子の向きによつて対向基板上の偏光板を通過する光の量が変化す る。 共通電位は、 例えば、 7. 5 Vに設計される。 画素電極に与えられ る電位は、 例えば、 最大 13. 5V、 最小 1. 5 Vに設計される。

液晶は交流で駆動される。 つまり、 フレーム毎に画素内の液晶に与え る電圧の極性を十と一に反転させる。 ここで電圧の極性とは、 共通電位 を基準として決定される。 液晶の駆動方式としてはいくつかのものが知 られており、 ライン反転駆動やドット反転駆動が使用される。

ライン反転駆動とは、 ゲート線ごとに表示電極に与える信号電圧の極 性を反転させる駆動方法である。 例えば、 第 1フレームの奇数行の画素 行には +極性の電圧を与え、 偶数行には、 一極性の電圧を与える。 第 2 フレームにおいては、 奇数行の画素行には一極性の電圧を与え、 偶数行 には、 +極性の電圧を与える。

ドット反転駆動とは、 同一行 （ゲート線） 内において、 画素毎に印加 電圧の極性を反転させる駆動方式である。 第 1フレーム、 奇数行におい て、 奇数列 （奇数番目の信号線） の画素には +極性の電圧を与え、 偶数 列の画素には一極性の電圧を与える。 第 1フレーム、 偶数行において、 奇数列の画素には一極性の電圧を与え、 偶数列の画素には +極性の電圧 を与える。 第 2フレームにおいては、 各画素の電圧極性を反転させる。 尚、 共通電位を一定値に保持せずに、 フレームの進行に従って変化させ ることも可能である。

次に、 つきぬけ補償駆動について説明する。 図 6は、 ゲ一ト信号と、 液晶材料に印加される電圧の大きさとの関係を示す、 タイミングチヤ一 トである。 本実施形態においては、 つきぬけ補償駆動方式が採用されて いる。 液晶表示装置の画素においては、 いくつかの寄生容量が存在する。 その中で画素の駆動に大きな影響を及ぼすものに、 ゲート線と画素電極 (ゲートとソース。 ここでは、 画素電極側をソースと呼ぶ。 ） との間の 寄生容量がある。 これは、 通常 C g s (もしくは C g d ) と呼ばれる。 ゲート電位の変化は、 この C g sを介して表示電圧の変化を生じさせる。 突き抜け補償駆動は、 T F Tのゲート信号が Lの論理レベルに落ちるとき に、 逆極性のパルスを蓄積容量を介して液晶材料に与える技術である。 寄生容量 C g sのため、 ゲート電圧が落ちると、 液晶材料に印加されて 、る電圧値が減少する。 画素電極と蓄積容量を形成する導体部に逆特性 の信号を与えることにより、 上記の減少分を補うことができる。

以下に、 図 6に従って、 一つの画素の駆動動作を説明する。 Aは、 i 番目のゲ一ト線に与えられるゲート信号である。 Bは i + 1番目の画素 行における 1つの画素の液晶材料に印加される電圧の大きさである。 C は i + 1番目のゲート線に与えられるゲート信号である。 i + 1番目の 画素行における画素の TFTは i + 1番目のゲート線によって制御され る。 X軸が時間の経過を表し、 Y軸が信号の値を示している。 ゲート信 号は 3つの電位、 VI、 V2、 及ぴ V 3を有している。 VI、 V2、 及 ぴ V3は、 例えば、 グランド電位を基準として、 それぞれ、 27V、 一 5 V及ぴー 9 Vに設定される。

t 1において i +1番目のゲートの論理状態が H (ゲート ON電圧、 VI) になると、 表示信号が信号線から T FTを介して画素電極に与え られる。 この後、 t 2において、 i + 1番目のゲートが Lの論理状態 （ ゲート OFF電圧、 V 3) になる。 このとき、 ゲート電位が VIから V 3に降下するので、 ゲートとソース （画素電極） との間の寄生容量 Cg sによって、 表示電圧が降下する。 t 3において、 i番目のゲート線の電 位が V 3から V 2に上昇するので、 ゲート線と画素電極との間の蓄積容 量 C sを介して、 表示電圧が増加される。 t 4において i +1番目のゲ ート電位が V 3から V 2に上昇する。 この上昇は、 寄生容量 Cg sを介 して表示電圧を上昇させる。 実際の設計においては、 寄生容量による電 圧の降下及ぴ上昇と、 C sを介した上昇との和がゼロになるように設計 される。

以上のような突き抜け補償駆動によって、 寄生容量によって引き起こ される表示電圧の減少を補償することができる。 同時に、 画素電極と共 通電極との間の初期 D C電圧成分を、 小さく抑えることが可能である。 製造公差による表示電圧の変化は、 寄生容量 Cg sの変化に起因する部 分が大きい。 通常の駆動方式においては、 寄生容量の変化の表示電圧の 変化に対する寄与は、 寄生容量の変化に対して画素全体の容量ががどれ ほど変化したかにより決定される。 一方、 つきぬけ補償駆動においては、 寄生容量の変化に対して蓄積容量 C sがどれほど変化したかにより決定 される。 従って、 突き抜け補償駆動によって、 画素電極と共通電極との 間の初期 D C電圧成分を、 小さく抑えることが可能となる。

又、 突き抜け補償駆動方式の液晶表示装置においては、 製造公差によ る寄生容量と蓄積容量との変化による表示電圧の変化を、 小さくするよ うに設計することが可能である。 このように設計することにより、 上記 の効果をさらに確かなものとすることができる。

尚、 突き抜け補償駆動は、 C sオンゲート構造を必須の要件としてい ない。 例えば、 C s線をゲート線とは別に配設し、 この C s線に上記の 効果が得られる信号を与えることにより、 突き抜け補償駆動を実現する ことができる。

図 7は従来の液晶表示デイスプレイと本発明による液晶表示ディスプ レイとの、 D C成分の変化を比較説明する図面である。 図 7において、 Y軸は画素電極と共通電極との間の D C成分の値である。 X軸は、 電源 が O Nにされた後の経過時間である。 図において、 （1 ) と （2 ) とは 本発明に従う液晶表示装置における D C成分の変化を示すモデル曲線で ある。 （3 ) は、 従来の液晶表示装置における D C成分の変化を示すモ デル曲線である。

すでに説明したように、 画素電極と共通電極との間には、 抵抗と容量 が並列に接続されていると、 モデル化される。 従って、 D C成分は電源 投入直後の初期値から指数関数的に減少する。

図 7から理解されるように、 従来の液晶表示装置は、 所定時間後に許 容値以上の D C成分を有している。 一方、 本発明による液晶表示装置は、 D C成分が所定時間内に許容値以下になるように構成されている。 所定 時間は、 液晶表示ディスプレイの電源を O Nにしてから、 表示画面に画 像が表示されるまでの時間と設定することができる。 この時間は通常、 3〜5秒、 もしくはそれ以下の時間である。

D C成分の許容値はフリツ力の発生によって決定され、 約 0 . 1 5 V 以下が好ましい。 さらに好ましくは約 0 . 1 2 V以下であり、 最も好ま しくは約 0 . 0 8 V以下である。 あるいは、 フリツ力の発生は表示画面 の特性から決定することが可能である。 これは、 画面に特定パターンの 画像を表示して、 特定周波数の光の波長を測定、 比較することにより行 図 8は、 この特定パターンを説明する図である。 図 8において、 （A) はドット反転駆動液晶表示装置のためのパターンである。 （B ) は、 ラ イン反転駆動液晶表示装置のためのパターンである。 赤、 青、 緑とは、 各画素の C F層の色である。 又、 図 8はノーマリ 'ホワイト液晶表示装 置の場合を説明している。 黒の画素は、 最も光の透過率が小さい電圧で 駆動される。 ノーマリブラックモードでは、 最大駆動電圧値で駆動され ている。 中間調は、 通常、 最大駆動電圧値の 5 0 %の値で駆動されてい る。 図から理解されるように、 同じ極性の画素のグループは同じ電圧値 で駆動され、 異なる極性の画素のグループは異なる電圧値で駆動されて いる。 ドット反転,駆動においては、 上下左右に隣接する画素 （ドット） は、 ことなる階調で表示を行う。 ライン反転,駆動においては、 同じ行に おける画素は同じ階調で表示し、 隣接する行の画素は、 異なる階調で表 示する。

今、 液晶表示装置が 6 0 H zで駆動されている場合、 表示装置に図 8 のパターンを表示させ、 透過光波形の 6 O H z成分の振幅と、 3 0 H z 成分の振幅とを比較する。 選択される周波数は、 TH zで駆動される表 示装置においては、 TH zと T/ 2 H zである。 T H z駆動の表示装置は、 1秒間に Tフレームの画像を表示する。 透過光波形の 3 0 H z成分の振幅が、 6 0 H z成分の振幅の 1 0倍以 下であることが好ましい。 尚、 2ドット反転駆動液晶表示装置、 2ライ ン反転駆動液晶表示装置等、 及ぴモノクロパネルにおいても、 ルールは 同じである。

同様のことは、 インターレース駆動される液晶表示装置に関してもあ てはまる。 インターレース駆動は、 1つのフレームを 2つのフィー ド に分けて表示する。 一方のフィールドが奇数行の画素行を駆動し、 もう 一方のフィールドが偶数行の画素行を駆動する。 各フィールドは、 通常、 ドット反転駆動もしくはライン反転駆動される。 従って、 各フィールド は、 2種類の駆動電圧極性を有する。 特定パターンにおいて、 一つのフ ィールド内の駆動されていなレ、画素行は黒を表示する。 駆動されている 画素のうち、 一方の極性の画素は黒を表示し、 もう一方の極性の画素は 中間調を表示する。 1つのフレーム内においては、 例えば +極性の画素 は黒を表示し、 一極性の画素は中間調を表示する。

初期 D C成分の値と減少率とは相補的関係にあるので、 それぞれが特 定の範囲を有することができる。 初期 D C成分が大きい場合は、 減少率 も大きくなければらない。 しかし、 減少率の大きさは限界があるので、 初期 D C成分の大きさもそれによつて限定される。 従って、 初期 D C成 分は 0 . 5 V以下であることが好ましい。 さらに好ましくは、 0 . 2 5 V以下であり、 最も好ましくは 0 . 2 V以下である。 本実施形態に従う 液晶表示装置は、 電源投入から約 1秒後の画素電極と共通電極との間の D C成分を、 0 . 0 4〜0 . 0 6 Vとすることが可能であり、 この液晶 表示装置はフリツ力欠陥を有していない。

尚、 以上に説明したものは、 本発明の一実施形態であり、 本発明の技 術的範囲は特許請求の範囲の記載に基づいて決定される。 又、 本発明の 範囲内において、 上記実施形態の要素を、 変更、 追加することができる ことは、 当業者にとって明らかである。

Claims

請求の範囲

1 . 第 1の基板と、 第 2の基板と、 前記第 1及ぴ第 2の基板の間に封入 された液晶材料と、 を有する液晶表示装置であって、

前記液晶表示装置は、 マトリックス状に配置された複数の画素を有し、 前記複数の画素のそれぞれは、 前記第 1の基板上に、

子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極と の間で前記液晶材料に印加される電界を形成する共通電極と、 を有し、 前記液晶表示装置の電源投入直後に、 前記画素電極と前記共通電極と は、 初期 D C電圧成分をその間に有し、

前記液晶表示装置の電源投入後の所定時間において、 前記 D C電圧成 分は前記初期値から許容値以下に自動的になっており、

前記 D C電圧成分が電源投入後の所定時間において許容値以下に自動 的になっていることにより、 前記画素内の電極に印加する電位を変更す ることによりフリツ力調整をすることが不要である、 液晶表示装置。

2 . 前記初期 D C電圧成分は 0 . 5 V以下である、 請求項 1に記載の液

3 . 前記 D C電圧成分許容値は 0 . 1 5 Vである、 請求項 1に記載の液

4 . 前記液晶表示装置は、 外部から前記画素内の電極に印加する電位を 変更することによりフリッカ調整を行う回路を有していない、 請求項 1 に記載の液晶表示装置。

5 . 前記液晶表示装置は複数の走査線と複数の信号線とを有し、 前記画 素電極は走査線との間で蓄積容量を形成する、 請求項 1に記載の液晶表

6 . 第 1の基板と、 第 2の基板と、 前記第 1及び第 2の基板の間に封入 された液晶材料と、 を有する液晶表示装置であって、

前記液晶表示装置は、 マトリックス状に配置された複数の画素を有し, 前記複数の画素のそれぞれは、 前記第 1の基板上に、 スイッチング素 子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極と の間で前記液晶材料に印加される電界を形成する共通電極と、 を有し、 前記液晶表示装置の電源投入直後に、 前記画素電極と前記共通電極と は、 初期 DC電圧成分をその間に有し、

前記液晶表示装置の電源投入から 5秒後において、 前記 DC電圧成分 は前記初期値から 0. 15 V以下に自動的になっている、 液晶表示装置。

7. 前記スイッチング素子は T FTであり、 前記 T FTに与えられるゲ 一ト信号が落ちるとき蓄積容量を介して逆特性の補償信号を印加する補 償駆動される、 請求項 1、 5又は 6に記載の液晶表示装置。

8. 前記第 2の基板は、 第 1の樹脂層と、 前記第 1の樹脂層の内側に形 成された第 2の榭脂層とを有し、 前記第 1の榭脂層は、 2. 5E+15 [Ω■ cm] 以下の抵抗率を有し、 前記第 2の樹脂層は、 1Ε + 00〜 1E+04 [Ω · cm] の抵抗率を有する、 請求項 7に記載の液晶表示

9. 前記第 1の樹脂層は保護膜であり、 前記第 2の樹脂層はブラックマ トリックス層である、 請求項 8に記載の液晶表示装置。

10. 第 1の基板と、 第 2の基板と、 前記第 1及ぴ第 2の基板の間に封 入された液晶材料と、 を有し、 THz駆動 （Tは自然数） される液晶表 示装置であって、

前記液晶表示装置は、 マトリックス状に配置された複数の画素を有し、 前記複数の画素のそれぞれは、 前記第 1の基板上に、 スイッチング素 子と、 前記スイッチング素子に接続された画素電極と、 前記画素電極と の間で前記液晶材料に印加される電界を形成する共通電極と、 を有し、 前記複数の画素は、 フレーム毎に異なる電圧極性で駆動され、 前記複数の画素は、 一つのフレームにおいて、 第 1の電圧極性で駆動 される第 1のグループの画素と、 第 2の電圧極性で駆動される第 2のグ ループの画素とを有し、

前記液晶表示装置の電源投入直後に、 前記画素電極と前記共通電極と は、 初期 DC電圧成分をその間に有し、

前記液晶表示装置の電源投入後の所定時間において、 前記 DC電圧成 分は許容値以下に自動的になっており、 .

前記第 1のグループの画素は最も輝度の小さい電圧値で駆動され、 前 記第 2のグループの画素は所定の中間電圧値で駆動された場合、 前記 D C電圧成分が許容値以下にあることにより、 前記液晶表示からの透過光 波形の T/ 2 H z成分の振幅は、 T H z成分の振幅の 10倍以下である、

11. 前記スイッチング素子は T FTであり、 前記 TFTに与えられる ゲート信号が落ちるとき蓄積容量を介して逆特性の補償信号を印加する 補償駆動される、 請求項 10に記載の液晶表示装置。

12. 前記第 2の基板は、 第 1の樹脂層と、 前記第 1の樹脂層の内側に 形成された第 2の樹脂層とを有し、 前記第 1の樹脂層は、 2. 5E+1 5 [Ω · cm] 以下の抵抗率を有し、 前記第 2の樹脂層は、 1 E + 00 〜1 Ε+04 [Ω · cm] の抵抗率を有する、 請求項 10又は 11に記 載の液晶表示装置。

13. 前記電源投入後の所定時間は、 前記電源を投入した後、 前記液晶 表示装置の表示画面に画像が映し出されるまでの時間である、 請求項 1 又は 10に記載の液晶表示装置。

14. 前記電源投入後の所定時間は、 前記電源を投入した 5秒後である、 請求項 1又は 10に記載の液晶表示装置。

1 5. 第 1の基板と、 第 2の基板と、 前記第 1及ぴ第 2の基板の間に封 入された液晶材料と、 を有する液晶表示装置であって、

前記液晶表示装置は、 マトリックス状に配置された複数の画素を有し、 前記複数の画素のそれぞれは、

前記第 1の基板上に、 TFT素子と、 前記スイッチング素子に接続さ れた画素電極と、 前記画素電極との間で前記液晶材料に印加する電界を 形成する共通電極と、 を有し、

前記第 2の基板上に、 2. 5E+15 [Ω · cm] 以下の抵抗率を有 する樹脂保護層と、 前記保寧層の内側に 1 E + 00〜： 1 E+04 [Ω · cm] の抵抗率を有する樹脂ブラックマトリックス層とを有し、

前記 TFTに与えられるゲート信号が落ちるとき、 蓄積容量を介して 逆特性の補償信号を印加する補償駆動される、 液晶表示装置。

16. 前記液晶表示装置は、 前記複数の画素に表示信号を伝送する複数 の信号線と、 前記 T FT素子のゲートにゲート信号を伝送する複数のゲ ート線とを有し、

前記蓄積容量は、 前記画素電極と前記複数のゲート線内の一つとの間 に形成されている、 請求項 1 5に記載の液晶表示装置。