WO2001082490A1 - Procede et appareil de decodage d'une sequence de codes produits par codage turbo - Google Patents

Procede et appareil de decodage d'une sequence de codes produits par codage turbo Download PDF

Info

Publication number
WO2001082490A1
WO2001082490A1 PCT/JP2001/002355 JP0102355W WO0182490A1 WO 2001082490 A1 WO2001082490 A1 WO 2001082490A1 JP 0102355 W JP0102355 W JP 0102355W WO 0182490 A1 WO0182490 A1 WO 0182490A1
Authority
WO
WIPO (PCT)
Prior art keywords
probability function
regression
vector
backward
determining
Prior art date
Application number
PCT/JP2001/002355
Other languages
English (en)
French (fr)
Inventor
Duanyi Wang
Hisashi Kobayashi
Jay Bao
Original Assignee
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Denki Kabushiki Kaisha filed Critical Mitsubishi Denki Kabushiki Kaisha
Priority to JP2001579460A priority Critical patent/JP4629295B2/ja
Priority to EP01914214A priority patent/EP1193882A4/en
Publication of WO2001082490A1 publication Critical patent/WO2001082490A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3933—Decoding in probability domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations

Definitions

  • the present invention relates to error correction decoding for digital signals received over a noisy channel, and more particularly to a maximum recursive (MAP) decoding method for turbo codes based on parallel matrix processing.
  • MAP maximum recursive
  • Channel coding is a common method for obtaining a signal of sufficient quality at the receiver. An overview of the most prevalent methods of channel coding is given by PRoaks in Digital Commimicationsj, 1989, published by McGraw-Hill International Editions.
  • the eight ways are based on the 60 1 method. See Bahl et al. March 1974 ⁇ IEEE Transactions on Information Theor Factory Optimal Decoding of Linear Codes for Minimizing Symbol error Ratej, pp. 284-287.
  • the MAP method makes the best decision for each symbol and also provides the flexible reliability information needed for iterative decoding. There is a growing demand for practical MAP decoders so that turbo codes can be used in a wide range of applications, such as third-generation wideband DS-CDMA mobile communication systems.
  • MAP decoders are based on convolutional code decoders (see, for example, CAS 5093 Turbo-Code Codec, data Sheetj, Comatlas, Chateaulaub, France, Efficient Channel Coding, Eastlake, Ohio, USA, August 1994. Inc., published by ECC Turbo product code technology j March 1998, and Small World Cooperation union, Sydney, Australia, MAP04 and MAP04A 16 State MAP Decoders j April 1998. In need.
  • the present invention provides a matrix conversion method and apparatus for MAP decoding of an evening key code.
  • successive decoding procedures are performed in parallel and successfully formulated into a series of simple and regular matrix operations. These operations are It substantially accelerates signals and reduces computational complexity, and is particularly suited for implementation in purpose-built parallel processing VLS I hardware architectures.
  • the invented matrix MAP decoding implementation scheme uses shift registers to effectively reduce the required memory and to access and transfer complex data compared to those known in the prior art. Simplify.
  • the invention relates to a noisy turbo coded sequence
  • a method and apparatus for prompt implementation of a MAP that decodes ⁇ R 15 R 2 ,..., R N ⁇ .
  • /? N initialize and start.
  • the method determines the transition probability matrices ⁇ (R k ) and 1 (R k ) for each received sequence R k .
  • the value of the vector k is determined according to ⁇ (R k ).
  • the method performs multiplication on ⁇ (R k ) and ⁇ ⁇ (R k ).
  • FIG. 1 is a diagram showing a transmission system including a turbo decoder according to the present invention
  • FIG. 2 is a flowchart of a first matrix MAP decoding method according to the present invention
  • FIG. 3 is a circuit diagram of a first MAP decoding method
  • FIG. 4 is a flowchart of a second matrix MAP decoding method according to an alternative embodiment
  • FIG. 5 is a circuit diagram of a second matrix MAP decoding method.
  • FIG. 1 shows a system 100 including an evening encoder 110, a discrete memoryless channel 120, and a turbo decoder 130 according to the present invention.
  • Turbo encoder 110 is constructed by a parallel series of two, usually identical, recursive tissue convolution (RSC) constituent encoders.
  • RSC recursive tissue convolution
  • a turbo internal interleaver is provided between the RSC encoders.
  • RSC encoders and receivers can be employed to construct the turbo encoder 110.
  • C k (X k, lk5 Y 2k ) means the information bit X k and the parity 'bit Y lk , Y 2k , respectively.
  • the turbo-coded output sequence 104 is transmitted on a discrete memoryless' channel 120.
  • channel 120 is often present in an unfavorable environment that leads to a large number of bit errors. It is the purpose of our invention to detect and correct these errors in an efficient way that can be implemented with VLSI circuits.
  • turbo decoder 130 On the receiving side, the received sequence is applied to turbo decoder 130. This sequence is denoted by ⁇ R 13 R 2 ,..., R N ⁇ 105 (where R d (X, y 13 y 2 )) and R k2 (x k5 y lk , y 2k ) it is a version where there is a noise of C k at time k.
  • Turbo 'decoder 130 includes two constituent decoders according to our invention.
  • the decoder is preferably implemented by a VLSI circuit. Inn Yuichi Riva A / interleaver is provided between the decoders, with the same interleaving scheme used in the Turbo's encoder 110. Evening • To match the number of RSC encoders used in encoder 110, an additional RSC configuration decoder can be used.
  • the output of decoder 130 is decoded symbol sequence block 106.
  • M 2 v
  • the kth information bit d k activates the encoder to change its state from S k to S k . This is called an encoder state transition.
  • the flexible output for each decoded bit d k is determined from the log likelihood ratio (LLR).
  • equations (2) and (3) of the conventional MAP method are simplified as follows.
  • k (m) and ⁇ k (m) have the following equations that are simpler than (2) and (3) in the conventional MAP method.
  • the simplified MAP method performs the following basic steps.
  • Equation (12) the key i (: R k , m,, m) in equation (12) is expressed by the other MxM matrix as follows:
  • the forward regression probability function vector is expressed as follows: a. (1), .., 3 ⁇ 4 ( ⁇ -1)] (15)
  • the backward regression probability function vector is expressed as ⁇
  • equations (10), (1 1) and (9) are
  • matrix MAP method 1 a first matrix method for map decoding of one-button codes.
  • FIG. 2 illustrates the matrix MAP method 1200 as follows.
  • step 201 the forward and backward regression probability function vector ⁇ is set by performing the following settings. And /? N are initialized.
  • ⁇ . [1, 0, 0, ⁇ , 0]
  • step 203 For each observation R k received in step 202, in step 203, using equations (13) and (14), respectively, three transition probability matrices 1 (R k ), T, (R k ) and ⁇ (R k ) is determined.
  • step 204 to determine the k shed using Equation (1 7), at the same time, ⁇ (R ⁇ (R 2 ) - ⁇ (R k), ⁇ (R 2) ⁇ (R 3) ⁇ (R k ),..., ⁇ (R k _i) ⁇ (R k ) are also determined in parallel.
  • FIG. 3 shows a hardware implementation architecture 210 of the matrix MAP method 1200.
  • the matrix MAP decoder 210 receives the sequence 105 from the channel 120 in FIG.
  • the decoder 210 has three transition probability matrices as described above. (R k ), It includes three computers 2 1 1 to 2 13 that determine T, ( k ) and ⁇ ( k ). Is the decoder 210 the first multiplier? 24 1st shift linked by 1
  • the shift register 240 has a length of N + 1 and is initialized by ( ⁇ 0 , *,..., *) In step 201 of the matrix MAP method 1200.
  • the first shift-regist is a forward regression probability function vector. Used to determine the value of 0 ,..., ⁇ . Shift
  • Shift registers can be implemented using 2-port memory or a register file with independent reads and writes.
  • M storage elements
  • matrix MAP method 2 a second matrix method for MAP decoding of turbo codes.
  • FIG. 4 illustrates the matrix MAP method 2300 as follows.
  • step 301 forward and backward regression Rate function vector. And /? N are initialized.
  • step 304 For each observation R k received in step 302, two transition probability matrices (R k ) and ⁇ (R k ) are determined in step 303 using equations (13) and (14), respectively.
  • FIG. 5 shows a hardware implementation architecture 310 for the matrix MAP method 2300.
  • the matrix MAP decoder 310 receives the sequence 105 from the channel 120 in FIG.
  • the decoder 310 includes two computers 2 12 and 213 that determine the two transition probability matrices ⁇ (R k ) and ⁇ (R k ) as described above.
  • This shift register has a length of N + 1 and is initialized by (H 0 , *,..., *) In step 301 of the matrix MAP method 2300. This means that ⁇ (RJ ⁇ (R 2 ) to ⁇ (R k ), ⁇ (R 2 ) ⁇ (R 3 ) (R k ),..., ⁇ (R k _! ⁇ (R k ) Used to determine.
  • Decoder 310 is N + 1 multipliers? Including 330. After receiving the complete sequence, these multipliers perform N N N T , aoT, (R R (R 2) ⁇ ⁇
  • the number of LLR ( ⁇ ) computer units 260 and 360 shown in FIGS. 3 and 5 can vary depending on the input symbol rate. For example, for a slower symbol rate, a reduced number of ⁇ computer units are used, and each unit calculates multiple ⁇ (d k ) terms. This is done by operating ⁇ computer units at a clock speed faster than the symbol speed. This results in reduced power consumption and circuit complexity.
  • the greatest advantage of the matrix MAP decoding method of the present invention is that it makes the decoding operation much faster.
  • the method of the present invention reconstructs the MAP decoder structure into a series of simple regular matrix formulas.
  • the matrix transformation can apply the corresponding columns to different rows in parallel, and achieve a large part of the decoding procedure in parallel.
  • the computational complexity of the matrix MAP decoding method according to the present invention is about half (for forward regression) and 1/4 (for backward regression), respectively, of the conventional MAP method. Furthermore, there is no division in such a regression calculation of the matrix MAP decoding method. Division is a time-consuming operation.
  • the matrix MAP decoding method of the present invention can be implemented using efficient V LSI circuits. Since it works on MxM matrix and M-dimensional vector, the method of the present invention can be regarded as a VLSI-oriented method.
  • the new parallel operation in the method of the present invention provides real-time MAP decoding of turbo codes in purpose-specific parallel processing VLS I hardware circuits.
  • Both the described methods and apparatus are generally applicable to channel decoding, which addresses impairments in wireless signal propagation and in which evening code is used to ensure a low error rate communication link.
  • they can be used in wireless communication systems such as mobile phones, broadband wireless access systems, and mobile computing devices.
  • wireless communication systems such as mobile phones, broadband wireless access systems, and mobile computing devices.
  • wired systems such as ADSL, VDSL, xDSL, and home network systems.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Description

明 細 書 夕一ボ符号化された符号シーケンスの復号方法及び復号装置 技術分野
本発明は、 雑音のあるチャネルを介して受信されるデジタル信号用の誤り訂正 復号に関し、 特に、 並行マトリックス処理に基づくターボ符号の最大帰納的 （M AP)復号方法に関する。 背景技術
移動無線通信においては、 電子機器によって引き起こされるマルチパス · フエ —デイング、 符号間干渉および熱雑音は、 多くの送信エラーにつながる。 チヤネ ル符号化は、 受信機で十分な品質の信号を得るための一般的方法である。 チヤネ ル符号化の最も普及した方法の大要は、 1989年 McGraw-Hill International Editions刊行の 「Digital Commimicationsj において P r o a k i sによって示 されている。
近年、 1993年の I E E E通信に関する国際会議の議事録 「Near Shannon L imit Error-Correcting Coding and Decoding: Turbo - Codesj 1064〜 107 0ページにおいて B e rr ou他によって最初に記述された、 新たな区分の二進 化並列連続回帰組織たたみ込み符号、 いわゆるターボ符号が大きな注目を集めて いる。 1995年 4月 11日に Be r r ouに発行された米国特許第 5， 406 ， 570号 厂 Method for a maximum likelihood decoding of a convolutional code with decision weighting, and corresponding decoderj も参照されたい 。 ターボ符号は優れた誤り訂正能力を提供できるので、 チャネル劣化に対処する ために移動無線アブリケ一シヨンにとって非常に魅力的である。
夕一ボ符号の核となる手法の一つが、 柔軟な構成のデコーダ情報交換による反 復 （ターボ） 復号である。 And e r s e nによる 1994年のデンマーク技術 大学電気通信学部の報告書 IT-146 ISSN 0105-854「The TURBO Coding Schemej
、 および Rob e r t s onによる 1994年の I EEE GLOBECOM会 議の議事録 niluminating the Structure of Code and Decoder of Parallel C oncatenated Recursive Systematic (Turbo) Codesj、 1298~1303ぺ一 ジを参照。 最大帰納的 （MAP) な方法は、 ターボ符号の反復復号を実施するた めに最善であることを証明している。
^八卩方法は：60 1方法に基づぃてぃる。 Bahl他による 1974年 3月 ©IEEE Transactions on Information Theor 厂 Optimal Decoding of Linea r Codes for Minimizing Symbol error Ratej、 284〜287ページを参照。 MAP方法は最適なシンボル毎の判断を行い、 反復復号に必要な柔軟な信頼性情 報も提供する。 ターボ符号を、 第 3世代の広帯域 DS— CDMA移動通信システ ムなどの広範なアプリケーションに使用することができるように、 実用的な MA Pデコーダに対する需要が高まっている。
しかし、 従来の MAP方法には深刻な欠点があり、 それによつて低コス卜な V LS Iの実施を達成することが困難になっている。 最も注目すべきなのは、 MA P方法によって必要とされる前方一後方反復のための複雑な演算が、 復号の遅延 や大量の記憶量を生じさせていることである。 ほとんどの先行技術の MAPデコ ーダは、 たたみ込み符号デコーダ （たとえば、 フランスの Comatlas, Chateaubou rg刊 「CAS 5093 Turbo-Code Codec, data Sheetj 1994年 8月、 米国オハィ ォ州ィーストレイクの Efficient Channel Coding, Inc.刊 「ECC Turbo product code techno logy j 1998年 3月、 およびオーストラリア、 アデレードの Small World Co讓 unication刊 「 MAP04 and MAP04A 16 State MAP Decoders j 1998 年 4月を参照） に比べてかなりの複雑さを必要としている。
したがって、 大きなパフォーマンスの不利益を被ることなく実用的な VL S Iの 実施を可能にする、 効率的で複雑性の低い MAPデコーダ回路および方法を提供 することが望まれている。 発明の開示
本発明は、 夕一ボ符号の MAP復号のためのマトリックス変換方法および装置 を提供する。 本発明においては、 連続的な復号手順が並行に遂行されて、 一連の 単純で規則的なマトリックス演算に首尾よく公式化される。 これらの演算は、 復 号を実質的に加速して計算上の複雑性を低減させるものであり、 目的が特定され た並行処理 VLS Iハードウェア ·アーキテクチャにおける実施に特に適してい る。
発明されたマトリヅクス MAP復号の実施スキームは、 シフト · レジスタを使 用して、 先行技術において知られているものに比べて、 必要メモリを効果的に削 減し、 複雑なデータのアクセスおよび転送を単純化する。
より特定的には、 本発明は雑音があるターボ符号化シーケンス
Figure imgf000005_0001
{R15 R2, …， RN} を復号する MAPの速やかな実施のための方法および装置を提 供する。 一般的に、 この方法は、 。 = [1， 0， 0, …， 0]および^ N= [ 1， 1， …， 1] をそれぞれ設定することにより、 前方および後方回帰確率関数 ベクトルひ。および/? Nを初期化して始まる。 次に、 この方法は、 受け取った各 シーケンス Rkについて遷移確率マトリクス Γ (Rk) および 1 (Rk) を決定 する。 次に、 ベクトルひ kの値が Γ (Rk) に応じて決定される。 ひ kが決定され ると、 この方法は Γ (Rk) および Γ\ (Rk) に関しての乗算を行う。
完全なシーケンス を受け取った後に、 マトリックス MAP復号方法の一 実施形態は、 Γ (Ru) に関する上記マトリックス乗算の結果を利用することに より、 ベクトル/? k T, k=l, 2， ···， N— 1の全ての値を並行に決定し、 最 後に、 全ての復号されたビット、 すなわち、 Λ (dk) , k=l， 2, ···, Nの 対数尤度比を並行に決定する。
代替的実施形態は、 Γ (Rk) および 1 (Ru) に関する乗算結果を直接的に 利用することにより、 全ての復号されたビット、 すなわち、 Λ (dk) ， k= 1 , 2, ···, Nに関する最終的な対数尤度比を直接的に並行に決定する。 図面の簡単な説明
図 1は、 本発明によるターボ ·デコーダを含む送信システムを示した図、 図 2は、 本発明による第 1のマトリックス MAP復号方法の流れ図、 図 3は、 第 1の MAP復号方法の回路図、
図 4は、 代替的実施形態による第 2のマトリックス MAP復号方法の流れ図、 図 5は、 第 2のマトリックス MAP復号方法の回路図である。 発明を実施するための最良の形態
図 1は、 本発明による夕一ボ ·エンコーダ 1 10、 離散メモリレス ·チャネル 120、 およびターボ■デコーダ 130を含むシステム 100を示している。 ターボ ·エンコーダ 1 10は、 2個の、 通常は同一な回帰組織たたみ込み （R S C) 構成エンコーダの並行な連続によって構成されている。 RSCエンコーダ 間にはターボ内部インターリーバが設けられている。 一般的に、 ターボ ·ェンコ ーダ 1 10を構成するために、 より多くの RS Cエンコーダおよびイン夕一リ一 バを採用することができる。
各 RS Cエンコーダは 1/2の速度とメモリ Vとを有する。 長さ Nの各入力シ 一ケンス ·ブロック d ニ {dl5 d2, …， dN} 101 (ここで、 dkeGF (2) である） について、 2個の RS Cエンコーダは異なったバージョン上で動 作して、 パリティ ·シーケンス
Figure imgf000006_0001
{Υ115 Υ12， …， Υ1Ν} 102および Υ2= {Υ21， Υ22, ···， Υ2Ν} 103をそれぞれ生成する。 夕一ボ ·ェンコ —ダからの全体的な出力シーケンス〇 = C2, ···, CN} 104は、 3 つの部分の合計、 すなわち、 C ニ (X, Yい Y2) であり、 ここで Ck= (X k， lk5 Y2k) はそれぞれ情報ビット Xkおよびパリティ ' ビット Ylk、 Y2k を意味する。
ターボ符号化された出力シーケンス 104は、 離散メモリレス 'チャネル 12 0上で送信される。 上記のように、 チャネル 120は、 多数のビヅト 'エラーに つながる好ましくない環境に存在することが多い。 VLS I回路を備えて実施で きる効率的な方法によって、 これらのエラーを検出して訂正することが我々の発 明の目的である。
受け取り側では、 受け取ったシーケンスはターボ ·デコーダ 130に適用され る。 このシーケンスは {R13 R2, …， RN} 105によって示され （こ こで、 R ニ (X, y13 y2) である） 、 Rk二 (xk5 ylk, y2k) は時間 k での Ckの雑音があるバージョンである。 ターボ 'デコーダ 130は、 我々の発 明による 2つの構成デコーダを含む。
デコーダは VLS I回路によって実施されることが好ましい。 イン夕一リーバ /ディンターリーバは、 ターボ 'エンコーダ 1 10において使用されているのと 同じインターリービング ·スキームを備えて、 デコーダ間に設けられている。 夕 ーボ ·エンコーダ 1 10において使用されている RS Cエンコーダの数を整合す るために、 付加的 RS C構成デコーダを使用することができる。 デコーダ 130 の出力は、 復号されたシンボルシーケンス · ブロック 106である。
夕一ボ符号用 M A P方法の従来の式
時間 kでの RS Cエンコーダの状態は Skである。 Skは 0から M— 1 (M = 2 v) の間にある整数値を取る。 k番目の情報ビット dkは、 その状態を か ら Skに変化させるために、 エンコーダを作動する。 これは、 エンコーダ状態遷 移と呼ばれている。 従来の MAP方法においては、 各復号されたビット dkに関 する柔軟な出力は、 対数尤度比 （LLR) から決定される。
=1 }
八 ( ） = ln
=0 }
M-1M-1
£∑ n (Rk ' m '>m ak-\ ') k (m)
一 1 m=Om'=0 _ _ _
― M-lM-l
2J ∑ To k , m » «M ( ') fik (m)
m=0 m'=0 ここで、 前方および後方回帰確率関数ベク トルひ k (m) および/? k (m) の値は、 分岐遷移確率 7 i (Rk， m, m， ) からそれぞれ回帰的に得るこ とができる。
Figure imgf000007_0001
および
Figure imgf000008_0001
および
Figure imgf000008_0002
は、 チャネルおよび R S Cエンコーダの遷移確率に従って決定される。 ターボ符号用 MAP方法の単純化された式
本発明のマトリックス MAP復号方法および装置を説明する前に、 まず、 従来 の MAP方法の式 （2)および （3) を以下のように単純化する。
Berrouによって定義された節点確率 I (m) を用いて、 上記を見る と、
^k(m) = ^{dk =i,sk =mR^}, (5)
であり、
Figure imgf000009_0001
(6) を得る。
Be ouとは対照的に、 特に下記式を設定することにより、 前方および後 方回帰確率関数 k (m) および ^k (m) に関してこの新たな定義を用いる。
ak (777.) =ΡΓ{5λ = m, } and (7)
Figure imgf000009_0002
新たに定義された o:k (m) および/? k (m) に基づいて、 対数尤度比 Λ (dk ) を次のように求める。
Figure imgf000009_0003
ここで、 k (m) および^ k (m) は、 従来の MAP方法における （2) およ び （3) よりも単純な次の式を有する。
M-l 1
∑ ^k-i m')7i(R m',m)=
'=0 J ，
Z一 U m，- -，，=—ハ0. (io)
Figure imgf000010_0001
で、
Y(Rk， '， m) = γ0 (Rk， m m) + γλ (Rk , m m) (12)
単純化された M A P復号方法のステップ
したがって、 単純化された M A P方法は以下の基本的ステップを遂行する。
1) まず、 境界状態条件 S。=0に従って、 前方回帰確率関数ベクトルひ。 （m ) を次のように初期化する。 0(0) = l; a0(m) = 0 Vm≠0.
2) 後方回帰確率関数べクトル/? N (m) を次のように初期化する。 ) V m
3) 受け取った各ビヅ ト Rkについて、 チャネルおよびエンコーダ格子の遷移確 率に従って 7i (Rk， m， ， m) を決定し、 単純化された式 （ 1 0) に従って ak (m) を决定する。
4) 完全なビットシーケンス RiNを受け取った後に、 単純化された式 （ 1 1) に従って k (m) を決定する。
5) 上記で定義したように式 （9) を用いて LLR Λ (dk) を決定する。
MAP復号のマトリヅクス方法
式 （4) によって定義されたァ丄 （Rk、 m' 、 m) は時間 kで MxM個の可 能な状況を有するので、 これを MxMマトリックスによって次のように表す。
Figure imgf000011_0001
(13) 同様に、 式 （ 1 2) のァ i (： Rk， m， ， m) を他の MxMマトリヅクスによ り次のように表し、
Y(Rk, 0,0) ,0,1) ， Ο,Μ-1) ^, ι,ο) ( , U) Y(Rk,l,M-l)
(14) y(Rk,M -1,0) r(Rk,M -1,1) y(Rk,M -Ι,Μ ~ΐ)
前方回帰確率関数べクトルを次のように表し、 a. (1),·..，¾(Μ-1)] (15) 後方回帰確率関数べクトルを次のように表す β
Figure imgf000011_0002
よって、 式 （10) 、 (1 1) および （9) はそれぞれ、
k=l,2,...,N-l (17) β^Τ=Γ(¾+1)β,+1 Ί た = N-l,N-2"..， 1 (18)
Λ ( ）
Figure imgf000012_0001
となる。
式 （ 17) および （18) から、
α, =α0Γ(^)Γ(^2)···Γ(¾): =1,2, ...,N-1
(20)
β T=r(R +1)Γ( +2)...Γ ( ) Ρ ， k = N-l,N-2,... , l
(21) が得られる。
したがって、 kおよび/? kは、 Γ (Rk) 間の一連のマトリックス乗算によつ て決定することができる。 この特徴に従って、 マトリックス MAP方法 1と呼ば れる夕一ボ符号のマップ復号の第 1のマトリックス方法を次のように案出した。 マト リヅクス MAP方法 1
図 2はマトリヅクス MAP方法 1 200を次のように示している。
ステップ 20 1において、 以下の設定を行うことにより、 前方および後方回帰確 率関数べクトル α。および/? Nを初期化する。
α。=[1, 0, 0,···，0]
Figure imgf000013_0001
〜,ll
この/? Nの選択は、 従来の MAP方法において使用されている/? N (m) = 1/ M， Vmよりも単純であることに留意されたい,。
ステップ 202において受け取った各観察 Rkについて、 ステップ 203にお いて、 式 （ 13 ) および （ 14) をそれぞれ用いて、 3つの遷移確率マトリック ス1 (Rk) , T, (Rk) および Γ (Rk) を決定する。 次に、 ステップ 204 において、 式 （ 1 7) を用いてひ kを決定し、 同時に、 Γ (R Γ (R2) -Γ (Rk) ， Γ (R2) Γ (R3) 〜Γ (Rk) , ···, Γ (Rk_i) Γ (Rk) も並行 に決定する。
完全なビヅト ·シーケンス を受け取った後に、 ステップ 205において 、 式 （2 1 ) を用いて、 べクトル/? k T、 k= 1 , 2， ···， N— 1の値を並行に 決定する。 次に、 ステヅプ 206において、 式 （ 1 9 ) を用いて、 L LR Λ ( dk) , k= l , 2, ···, Nを並行に決定する。 マトリヅクス MAP方法 1の装置
図 3は、 マトリックス MAP方法 1 200のハードウェア実装ァーキテクチ ャ 2 1 0を示している。
マトリヅクス MAPデコーダ 2 1 0は、 図 1のチャネル 1 20からシーケンス 1 05を受け取る。
デコーダ 2 1 0は、 上記のように 3つの遷移確率マトリックス Γ。 （Rk) 、 T , ( k) および Γ ( k) を決定する 3個の計算機 2 1 1〜2 13を含む。 デコーダ 2 1 0は、 第 1の乗算器？ 24 1によってリンクされた第 1のシフト
' レジスタ （S 1 ) 240と、 第 2の乗算器？ 22 1によってリンクされた第 2 のシフ ト ■ レジス夕 （S 2 ) 220とを含む。 シフト · レジスタ 240は N+ 1 の長さを有し、 マトリヅクス MAP方法 1 200のステップ 20 1で （α0， *, ···, *) によって初期化される。 第 1のシフト · レジス夕は、 前方回帰確率 関数ベクトル 。の値ひ 0， い …， ひ Νを決定するために使用される。 シフ ト
• レジス夕 2 20は Ν— 1の長さを有し、
Γ(^)Γ(¾)··· r(R ）， r(R2)r(R3)...r ( ），…， TiR^TiR,)
を決定するために使用される。
シフ ト · レジスタは、 2ポート ·メモリまたは、 独立の読み出しおよび書き込 みを行うレジスタファイルを使用して実施することができる。
デコーダ 2 1 ◦は N— 1個の乗算器？ 230も含む。 これらの乗算器は、 完全 なシーケンス: R 1 05を受け取った後に、 ?k T, k= 1 , 2 , ···, Ν— 1を 並行に決定するために使用される。
デコーダ 2 1 0は、 Ν個の記憶素子 （Μ) 250および Ν個の LLR計算機 2 60も含む。 これらの LLR計算機は、 Λ (dk) , k= 1 , 2 , ···, Νを並行 に決定するために使用される。 値 Λ (dk) ， k= 1 , 2 , ···, Nは、 他の構成 デコーダに送られる付帯的情報を抽出するために更に処理される前に、 対応する LLR計算機 2 60の下の N個の記憶素子 （M) 250に一時的に置くことがで ぎる。 代替的実施形態
T, (Rk) 、 Γ (Rk) 、 ak、 ?kおよび値 Λ (dk) が、 式 （ 13 ) 〜 （ 1
6) および （ 1 9) によってそれぞれ定義される場合には、
Figure imgf000015_0001
(22) 上記式 （22) の分子に関する証明は、 式 （ 20 ) および （2 1) を （1 9) に代入することにより、 直接的に得られる。
(2 2) の分母に関する証明は次のとおりである。
α^Γ0(¾)ΡΛ Τ
= aw(r(R,)-r1(R,))p,T
= «ΜΓ(¾)βΑ τ -α,.1Γ1(¾)β,τ
Figure imgf000015_0002
= «NP - α0Γ(^ ) r(R2 ) -.. Γ(^_! ) Τ, (Rk ) Γ(¾+1 ) r(R,+2 ) - T(RN)^N T
式 （22) に従って、 以下のとおり、 マトリックス MAP方法 2と呼ばれるタ —ボ符号の MAP復号の第 2のマトリヅクス方法を案出した。 マトリックス MAP方法 2
図 4はマトリックス MAP方法 2 300を次のように示している。
ステップ 30 1において、 上記ステップ 20 1と同様に前方および後方回帰確 率関数べクトルひ。および/? Nを初期化する。
ステップ 302において受け取った各観察 Rkについて、 ステップ 303にお いて式 （ 13) および （ 14) をそれぞれ用いて、 2つの遷移確率マトリヅクス (Rk) および Γ (Rk) を決定する。 次に、 ステップ 304において、 （2 0) を用いて、 o:k (=α。Γ (Rx) Γ (R2) -Γ (Rk) ) を決定し、 同時に 、 ひ。 Γ\ (R Γ (R2) 〜Γ (Rk) 、 0T (R T, ( 2) Γ (R3) … Γ (Rk) , ···, ひ。 Γ ( J 〜Γ (Rk— ) Γ\ ( k) を並行に決定する。 完全なビヅト ·シーケンス を受け取った後に、 ステップ 305において 、 αΝ/βΝ Ί ( = 0Γ (R Γ (R2) 〜Γ ( N) ?Ν Τ) およびひ 0Γ\ (R , ) Γ (R2) 〜Γ (RN) βΝ α0Τ (RJ Τ, は 2) Γ (R3) 〜Γ (RN) ?Ν Τ， …， ひ。 Γ (R 〜Γ (Rk一 Γ, (RN) 5N Tを並行に決定する。 次 に、 ステップ 306において、 式 （22) を用いて、 LLR A (dk) 、 k = 1， 2， …， Nを並列に決定する。 マトリヅクス MAP方法 2用の装置
図 5は、 マトリックス MAP方法 2 300用のハードウェア実装ァ一キテク チヤ 3 10を示している。
マトリヅクス MAPデコーダ 3 10は、 図 1のチャネル 1 20からシーケンス 1 05を受け取る。
デコーダ 3 1 0は、 上記のように 2つの遷移確率マトリヅクス Γ (Rk) お よび Γ (Rk) を決定する 2個の計算機 2 1 2および 2 13を含む。
デコーダ 3 1 0は、 乗算器？ 32 1によってリンクされたシフト · レジス夕 （ S) 320を含む。 このシフト · レジスタは N+ 1の長さを有し、 マトリックス MAP方法 2 300のステヅプ 30 1で （ひ 0, *， ···， *) によって初期化 される。 これは、 Γ (RJ Γ (R2) 〜Γ (Rk) , Γ (R2) Γ (R3) ( Rk) ， …， Γ (Rk_！) Γ (Rk) を並行に決定するために使用される。
デコーダ 3 1 0は N+ 1個の乗算器？ 330を含む。 これらの乗算器は、 完全 なシーケンス を受け取った後に、 ひ N ?N T、 aoT, (R Γ ( R 2 ) 〜Γ
(RN) j3 α0Γ (R Γ, (R2) Γ (R3) . . . Γ (RN) /3Ν Ύ, ···, QT (R 〜Γ ( k_!) T, (RN) ?N Tを並行に決定する。
デコーダ 3 10は、 N+ 1個の記憶素子 （M) 340および N個の LLR計算 機 350も含む。 これらの LLR計算機は、 Λ (dk) ， k= 1 , 2, …， Nを 並行に決定するために使用される。 これらの Λ (dk) , k= 1 , 2, …， Νは 、 他の構成デコーダに送られる付帯的情報を抽出するために更に処理される前に 、 対応する LLR計算機 350の上の Ν個の記憶素子 （Μ) 340に一時的に置 くことができる。
実際の実施においては、 図 3および図 5に示した LLR (Λ) 計算機ユニット 260及び 360の数は、 入力シンボル速度に応じて変わることがあり得る。 た とえば、 より遅いシンボル速度については、 削減された数の Λ個の計算機ュニヅ 卜が使用され、 各ユニットは複数 Λ (dk) 個の項を計算する。 これは、 シンポ ル速度よりも早いクロック速度で Λ個の計算機ュニットを操作することにより行 われる。 これは、 電力消費および回路の複雑さの削減に帰結する。 利点
処理時間
本発明のマトリックス MAP復号方法の最大の利点は、 復号演算を大幅に速く することである。 新たなマトリックス変換を使用することにより、 本発明の方法 は、 MAPデコーダ構造を一連の単純で規則的なマトリックス公式に再構成する 。 その結果、 マトリックス変換は、 異なった行にそれらが対応する列を並列に掛 けることができ、 復号手順の大きな部分を並行に達成することができる。
たとえば、 両方の方法において、 akの決定は Γ (Rk) 間における一連の乗 算と並行して生ずる。 完全な が受け取られた後に、 全ての/? k T, k= l , 2, ···, N- 1 (方法 1における） 、 および Λ (dk) , k= l， 2， …， N ( 両方の方法における） は、 並行に決定することができる。 これは、 従来の MAP アルゴリズムにおいて 5kを決定するための、 連続的後方回帰計算に必要な時間 を削減する。 計算の複雑さ 下記の表 Aは、 異なった方法によって必要とされる任意の時間 kでの連続的 M 格子状態の全体にわたる前方一後方回帰計算における比較を列挙している。 本発 明によるマトリックス MAP復号方法の計算の複雑さは、 それぞれ、 従来の MA P方法の約半分 （前方回帰について） および 1/4 (後方回帰について） である 。 更に、 マトリックス MAP復号方法のかかる回帰計算において除算はない。 除 算は時間のかかる演算である。
表 A
Figure imgf000018_0001
メモリ容量
従来の MAP方法は、 通常 MN (2M+ 1) である、 大量の記憶容量を必要と する。 図 3および図 5に示したシフト · レジス夕を使用して実装アーキテクチャ を採用すると、 本発明のマトリックス MAP方法は記憶容量を効果的に削減し、 従来の M A P方法によって必要とされる複雑なデータへのアクセスゃデ一夕の転 送を単純化する。 動作モ一ド
別の主要な利点として、 本発明のマトリックス MAP復号方法は、 効率的な V LS I回路を用いて実施できる。 MxMマトリヅクスおよび M次元べクトル上で 機能するので、 本発明の方法は VL S I指向の方法であるとみなすことができる 。 本発明の方法における新たな並行演算は、 目的が特定された並行処理 VLS I ハードウエア回路におけるターボ符号のリアルタイムな MAP復号を提供する。 産業上の利用の可能性
説明した方法および装置は共に、 無線信号伝搬の減損に対処し、 低い誤り率の 通信リンクを確実にするために夕ーボ符号が使用されるチヤネル復号に一般的に 適用可能である。 特に、 これらは、 携帯電話、 広帯域無線アクセス ·システム、 および移動計算装置などの無線通信システムにおいて使用することができる。 こ れらは、 ADSL、 VDSL、 xDSL、 およびホーム ·ネヅトワーク ·システ ムなどの有線システムにも適用可能である。
本発明は上記の実施形態を例に挙げて説明してきたが、 本発明の主旨および範 囲内で他の様々な適合や修正を行えることを理解されたい。 したがって、 本発明 の真の主旨および範囲内に入る全てのかかる変更や修正を包含することが、 特許 請求の範囲の目的である。

Claims

請 求 の 範 囲
1. 雑音のあるチャネルを介して受信した夕一ボ符号化された符号シーケンス R i Nを復号する方法であって、
前方回帰確率関数ベクトルひ。を初期化するステップと、
後方回帰確率関数ベクトル Nを初期化するステップと、
前記シーケンス の受信された各シンボル Rkについて複数の遷移確 率マトリ ックスを決定するステップであって、 前記複数の確率マトリ ック スはマト リックス Γ (Rk) を含むステップと、
前記複数の遷移確率マトリックスを並行に乗算しながら、 各受信されたシンポ ル1111について Γ (Rk) に従って前記前方回帰確率関数ベクトルひ kの値を決定 するステップと、
完全な符号シーケンス を受信した後に、 各復号されたビット dkについて 対数尤度比を並行に決定するステップと
を備えた方法。
2. 前記前方回帰確率関数ベクトル α0は [1, 0， 0， ···， 0] に初期化さ れ、 前記後方回帰確率関数ベクトル ? Nは [1， 0, 0， ···， 0] に初期化され 、 前記複数の遷移確率マトリックスは 1 (Rk) も含み、
前記マトリックス乗算の結果から前記後方回帰確率関数べクトル 5Nの値を決 定するステヅプと、
前方および後方回帰確率関数べクトルの前記値から前記対数尤度比を決定する ステップと
をさらに備えたことを特徴とする請求項 1に記載の方法。
3. 前記前方回帰確率関数ベクトル a。は [1, 0， 0, ···, 0] に初期化さ れ、 前記後方回帰確率関数ベクトル ? ま [1, 0, 0, ···, 0] に初期化され 、 前記複数の遷移確率マトリックスは Γ\ (Rk) も含み、
前方および後方回帰確率関数べクトルの前記値から前記対数尤度比を決定する ステヅプ
をさらに備えたことを特徴とする請求項 1に記載の方法。 ：) 及び Γ (Rk) が、
4 目
己
Γ
Figure imgf000021_0001
および
Γ ( ）
Figure imgf000021_0002
であることを特徴とする請求項 2または 3に記載の方法。
5. 雑音のあるチャネルを介して受信されたターボ符号化された符号シーケン ス を復号する装置において、
シーケンス RiNの各受信されたシンボル Rkについて複数の遷移確率マトリヅ クスを決定する複数の計算機であって、 前記複数の確率マトリックスがマトリッ クス Γ (Rk) を含む計算機と、
前記複数の計算機に接続され、 前方回帰確率関数べクトルひ。の値を記憶する ように構成されており、 第 1の乗算器によってリンクされている第 1のシフト · レジスタと、
前記複数の計算機に接続され、 後方回帰確率関数べク トル 5Nの値を記憶 するように構成されており、 第 2の乗算器によってリンクされている第 2 のシフ ト · レジス夕と、
各受信されたビッ ト Rkについて Γ (Rk) に従って前記前方回帰確率関 数べク トル akの値を決定しながら、 前記複数の遷移確率マトリ ックスを並 行に乗算するように構成された複数の第 3の乗算器と、 完全な符号シーケンス: を受け取った後に、 各復号されたシンボル R kについて対数尤度比を決定する手段と
を備えた装置。
6. 前記前方回帰確率関数ベクトルひ。は [1, 0, 0， , 0] に初期化さ れ、 前記後方回帰確率関数ベクトル ? Nは [1， 0， 0， ·' 0] に初期化され 、 前記複数の遷移確率マトリックスは Γ\ (Rk) も含み、
前記マトリックス乗算の結果から前記後方回帰確率関数べクトル /5Nの値を決 定する手段と、
前方および後方回帰確率関数べクトルの前記値から前記対数尤度比を決定する 手段と
をさらに備えたことを特徴とする請求項 5に記載の装置。
7. 前記前方回帰確率関数ベクトルひ。は [1 , 0, 0， , .0] に初期化さ れ、 前記後方回帰確率関数ベクトル^ Nは [1， 0， 0, ·· 0] に初期化され 、 前記複数の遷移確率マトリックスは (Rk) も含み、
前方および後方回帰確率関数べクトルの前記値から前記対数尤度比を決定する 手段
をさらに備えたことを特徴とする請求項 5に記載の方法。
8. 前記 Γ\ (Rk) 及び Γ (Rk) が、
Yi(Rk, 0,0) fc，0，l) ri(Rk,0,M~l)
Yi{RkXM-l)
[ri(Rk,M -1,0) ri(Rk,M -1,1) … ri(Rk)M-l,M-l)j
および o，i) Y(Rk, ,M-l)
Y(Rk,l,M- )
Γ(¾) =
Y(Rk,M -1,0) Y(Rk,M- ) … Y{Rh,M~ M-l) であることを特徴とする請求項 6または 7に記載の装置。
9 . 前記第 1のシフト · レジス夕の長さおよび前記第 3の乗算器の数は N + 1 であることを特徴とする請求項 5に記載の装置。
1 0 . 前記複数の対数尤度比を記憶するように構成された複数の記憶素子をさ らに備えたことを特徴とする請求項 5に記載の装置。
1 1 . 前記複数の計算機、 前記第 1および第 2のシフト · レジスタおよび前記 複数の第 3の乗算器は、 単一の V L S Iハードウエア回路として構成されている ことを特徴とする請求項 5に記載の装置。
1 2 . 前記第 1および第 2のシフト ' レジスタは、 独立の読み出し書き込みァ クセスを備えた 2ポート ·メモリであることを特徴とする請求項 5に記載の装置 ο
1 3 . 前記対数尤度比は
Λ ( ） - 1η α"Γ τ
であることを特徴とする請求項 5に記載の装置。
PCT/JP2001/002355 2000-04-25 2001-03-23 Procede et appareil de decodage d'une sequence de codes produits par codage turbo WO2001082490A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001579460A JP4629295B2 (ja) 2000-04-25 2001-03-23 ターボ符号化された符号シーケンスの復号方法及び復号装置
EP01914214A EP1193882A4 (en) 2000-04-25 2001-03-23 METHOD AND DEVICE FOR DECODING TURBO-CODED SEQUENCES

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/558,440 US6606725B1 (en) 2000-04-25 2000-04-25 MAP decoding for turbo codes by parallel matrix processing
US09/558,440 2000-04-25

Publications (1)

Publication Number Publication Date
WO2001082490A1 true WO2001082490A1 (fr) 2001-11-01

Family

ID=24229545

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/002355 WO2001082490A1 (fr) 2000-04-25 2001-03-23 Procede et appareil de decodage d'une sequence de codes produits par codage turbo

Country Status (5)

Country Link
US (1) US6606725B1 (ja)
EP (1) EP1193882A4 (ja)
JP (1) JP4629295B2 (ja)
CN (1) CN1366739A (ja)
WO (1) WO2001082490A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539451A (ja) * 2002-09-18 2005-12-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データウィンドウを使用してデータを復号化するための方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3613134B2 (ja) * 2000-05-12 2005-01-26 日本電気株式会社 高速ターボデコーダ
FR2811169B1 (fr) * 2000-06-28 2002-09-06 Canon Kk Procede et dispositif de decodage et systemes les mettant en oeuvre
US7020827B2 (en) * 2001-06-08 2006-03-28 Texas Instruments Incorporated Cascade map decoder and method
US6882685B2 (en) * 2001-09-18 2005-04-19 Microsoft Corporation Block transform and quantization for image and video coding
US6763493B2 (en) * 2001-09-21 2004-07-13 The Directv Group, Inc. Method and system for performing decoding using a reduced-memory implementation
JP4185314B2 (ja) * 2002-06-07 2008-11-26 富士通株式会社 情報記録再生装置、光ディスク装置及び、データ再生方法
US7257170B2 (en) * 2002-08-21 2007-08-14 Texas Instruments Incorporated Channel norm-based ordering and whitened decoding for MIMO communication systems
CN100391107C (zh) * 2003-12-25 2008-05-28 上海贝尔阿尔卡特股份有限公司 信道编码方法和装置以及信道译码方法和装置
US7383484B2 (en) * 2004-03-12 2008-06-03 Seagate Technology Llc Cyclic redundancy check based message passing in turbo product code decoding
US7441175B2 (en) * 2004-03-12 2008-10-21 Seagate Technology Llc Turbo product code implementation and decoding termination method and apparatus
US7487193B2 (en) * 2004-05-14 2009-02-03 Microsoft Corporation Fast video codec transform implementations
US7415651B2 (en) * 2004-06-02 2008-08-19 Seagate Technology Data communication system with multi-dimensional error-correction product codes
JP2006324754A (ja) * 2005-05-17 2006-11-30 Fujitsu Ltd 最大事後確率復号方法及び復号装置
US7689052B2 (en) * 2005-10-07 2010-03-30 Microsoft Corporation Multimedia signal processing using fixed-point approximations of linear transforms
US7783936B1 (en) 2006-09-28 2010-08-24 L-3 Communications, Corp. Memory arbitration technique for turbo decoding
US20100058142A1 (en) * 2006-11-16 2010-03-04 Nokia Corporation Apparatus, methods, and computer program products utilizing a generalized turbo principle
US8942289B2 (en) * 2007-02-21 2015-01-27 Microsoft Corporation Computational complexity and precision control in transform-based digital media codec
CN101398808B (zh) * 2007-09-27 2012-06-13 光宝科技股份有限公司 用于通讯装置中对通讯错误进行更正的数据处理方法
US8127216B2 (en) 2007-11-19 2012-02-28 Seagate Technology Llc Reduced state soft output processing
US20090132894A1 (en) * 2007-11-19 2009-05-21 Seagate Technology Llc Soft Output Bit Threshold Error Correction
WO2009118713A1 (en) * 2008-03-28 2009-10-01 Nxp B.V. Mesm: a fast bjcr based decoder implementation scheme
US8594217B2 (en) * 2011-12-06 2013-11-26 The Mathworks, Inc. Parallel implementation of maximum a posteriori probability decoder
CN103368583B (zh) 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
EP2950493B1 (en) * 2013-01-25 2019-05-15 Mitsubishi Electric Corporation Bit likelihood calculation device and bit likelihood calculation method
WO2014166604A1 (en) * 2013-04-08 2014-10-16 Alcatel Lucent Dynamic scaling of redundancy elimination middleboxes
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
CN109087630B (zh) * 2018-08-29 2020-09-15 深圳追一科技有限公司 语音识别的方法及相关装置
CN112216334A (zh) * 2019-07-09 2021-01-12 本征信息技术(上海)有限公司 一种操作多状态存储器设备的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
JP2000091926A (ja) * 1998-09-08 2000-03-31 Sony Corp 符号化装置および方法、復号装置および方法、並びに提供媒体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2675971B1 (fr) 1991-04-23 1993-08-06 France Telecom Procede de codage correcteur d'erreurs a au moins deux codages convolutifs systematiques en parallele, procede de decodage iteratif, module de decodage et decodeur correspondants.
US5721745A (en) 1996-04-19 1998-02-24 General Electric Company Parallel concatenated tail-biting convolutional code and decoder therefor
US6023783A (en) 1996-05-15 2000-02-08 California Institute Of Technology Hybrid concatenated codes and iterative decoding
US5734962A (en) 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
US5933462A (en) * 1996-11-06 1999-08-03 Qualcomm Incorporated Soft decision output decoder for decoding convolutionally encoded codewords
US6128765A (en) * 1998-08-20 2000-10-03 General Electric Company Maximum A posterior estimator with fast sigma calculator
US6343368B1 (en) * 1998-12-18 2002-01-29 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for fast maximum a posteriori decoding
JP3670520B2 (ja) * 1999-06-23 2005-07-13 富士通株式会社 ターボ復号器およびターボ復号装置
JP3246484B2 (ja) * 1999-07-07 2002-01-15 日本電気株式会社 ターボデコーダ
US6226773B1 (en) * 1999-10-20 2001-05-01 At&T Corp. Memory-minimized architecture for implementing map decoding
US6400290B1 (en) * 1999-11-29 2002-06-04 Altera Corporation Normalization implementation for a logmap decoder
US6477679B1 (en) * 2000-02-07 2002-11-05 Motorola, Inc. Methods for decoding data in digital communication systems
US6516437B1 (en) * 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012265A1 (fr) * 1997-09-02 1999-03-11 Sony Corporation Codeur/decodeur turbo et procede de codage/decodage turbo
JP2000091926A (ja) * 1998-09-08 2000-03-31 Sony Corp 符号化装置および方法、復号装置および方法、並びに提供媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005539451A (ja) * 2002-09-18 2005-12-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ データウィンドウを使用してデータを復号化するための方法

Also Published As

Publication number Publication date
JP4629295B2 (ja) 2011-02-09
EP1193882A1 (en) 2002-04-03
CN1366739A (zh) 2002-08-28
US6606725B1 (en) 2003-08-12
EP1193882A4 (en) 2005-10-12

Similar Documents

Publication Publication Date Title
WO2001082490A1 (fr) Procede et appareil de decodage d'une sequence de codes produits par codage turbo
JP3604955B2 (ja) 畳込み復号装置
US7237183B2 (en) Parallel decoding of a BCH encoded signal
JP3791013B2 (ja) データ・ブロックの畳み込み符号化方法及び装置及び対応する復号方法及び装置
US6697443B1 (en) Component decoder and method thereof in mobile communication system
CN108847848B (zh) 一种基于信息后处理的极化码的bp译码算法
JP4764973B2 (ja) Ｃｒｃ値の算出装置
KR20010072498A (ko) 맵 디코더용 분할 디인터리버 메모리
CN110999095B (zh) 用于极化码的按块并行冻结位生成
US20050204268A1 (en) Decoding and error correction for algebraic geometric codes
CN108199723B (zh) 一种基于双递归的分组马尔可夫叠加编码方法
CN110730011B (zh) 一种基于部分叠加的递归分组马尔可夫叠加编码方法
CN101147327B (zh) 使用篱栅的蝴蝶结构来映射解码的度量计算的方法和装置
EP2339757A1 (en) Power-reduced preliminary decoded bits in viterbi decoder
KR20050019014A (ko) 디코딩 장치 및 방법
JP2002204173A (ja) ターボデコーディング方法
JP2002198935A (ja) 次世代移動通信システムにおけるターボディコーディングを行う方法
JP3888135B2 (ja) 誤り訂正符号復号装置
US9048866B2 (en) Apparatus and method for checking decoded data, apparatus and method for decoding, and receiving terminal
CN100417031C (zh) 宽带无线接入系统中里德索洛门卷积级联码的实现方法
CN101753261A (zh) 一种编码器、译码器及编码、译码方法
WO2022135719A1 (en) Staircase polar encoding and decoding
CN113644919A (zh) 一种提升DVB-RCS2中Turbo译码性能的方法及译码结构
CN108880569B (zh) 一种基于反馈分组马尔科夫叠加编码的速率兼容编码方法
JP6771181B2 (ja) 符号化装置、符号化方法およびプログラム。

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 01801080.6

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2001 579460

Country of ref document: JP

Kind code of ref document: A

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 2001914214

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2001914214

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001914214

Country of ref document: EP