CN101398808B - 用于通讯装置中对通讯错误进行更正的数据处理方法 - Google Patents

Abstract

一种数据处理方法，包括下列的步骤：初始化征候(Syndrome)向量为第n-1个符号；根据征候向量得到对应的掩码(Mask)，其中当第n-1个符号的数值等于0时掩码的数值等于0；根据掩码来修正已知常数，当征候向量的数值等于0时掩码修正已知常数的数值等于0；输入征候向量至对数(Log)查表以对应找出对数数据；根据对数数据与对数已知常数执行相对于对数最大数据的同余加法(Modulo Addition)以得到对数和；及输入对数和至反对数(Anti-log)查表以对应找出运算数据。

Description

用于通讯装置中对通讯错误进行更正的数据处理方法

技术领域

本发明涉及一种数据处理方法，且特别涉及一种应用于理德-所罗门码(Reed-Solomon Code)中的征候(Syndrome)运算的数据处理方法。 

背景技术

在科技发展日新月异的现今时代中，错误更正码(Error Correction Code)已广泛地应用在诸如卫星通讯、无线通讯系统、数字视频广播、缆线数据机、电脑存储器、光碟机及无线局域网络中。其中以理德-所罗门码(Reed-Solomon Code)最为常见，其在错误更正方面具有相当优异的效能表现。然而，理德-所罗门码的解码所需的运算量十分庞大，所以通常会以硬件的方式来计算处理；若要以程序解码的手段在处理器上执行，势必会造欲的运算量过于庞大而导致解码速度过于缓慢的问题。因此，在一些由软体定义作业，如软体无线电(Software Defined Radio，SDR)的通讯装置的应用上，加速理德-所罗门码的程序解码速度一直为业界不断致力的方向之一。 

理德-所罗门码的解码主要包括计算症候(Syndrome)、找出错误位置(Error Location)及找出错误值(Error Value)计算等操作阶段。当以程序解码手段在处理器上执行上述操作阶段时，约有60％的运算时间集中在计算征候阶段上。因此，若能有效地降低计算征候阶段的处理时间，即可有效地加速理德-所罗门码的解码速度。 

请参照图1，其绘示传统通过程序解码手段计算征候的操作方法的流程图。首先如步骤102，初始化内外回圈的索引i与j分别等于0及1。接着如步骤104，自存储器中撷取常数αⁱ，并使参数β等于常数α ⁱ，α属于有限场元素(Finite Field Element)。然后如步骤106，接收符号r--₀，并初始化征候函数S_i为符号r--₀。接着如步骤108，欲求出迦罗瓦场(Galois Field)乘法来对征候函数S_i与参数β进行相乘。在步骤108中通过查询对数查表GF_LOG，以分别根据征候函数S_i与参数β对应得到对数参数GF_LOG[S_i]及GF_LOG[β]，继而进行迦罗瓦场加法以求出对数和LOGSUM，其满足： 

LOGSUM＝(GF_LOG[S_i]+GF_LOG[β])MOD[P-1] 

之后，查询反对数查表GF_EXP以对应出运算结果GF_EXP[LOGSUM]，其等于欲求的征候函数S_i与参数β的迦罗瓦场乘法结果。然后如步骤110，将运算结果GF_EXP[LOGSUM]与符号r--₀进行迦罗瓦场加法，并将运算结果存为征候函数S_i。接着依序如步骤112-118，判断征候计算是否完成；若是，则结束征候运算；若否，重复执行上述步骤。 

由上述操作步骤可知，在传统以程序解码手段计算征候的操作中通过对参数β与征候函数S_i做对数运算、将得到的对数参数相加得到对数运算数据及对对数运算数据进行反对数(Anti-log)运算的操作步骤来求得。然而符号r--₀与r--_j的可能数值范围包括0，而对数值0进行对数运算将得到不合理的运算结果。因此，传统以程序解码手段计算征候的操作需判断符号r--₀与r--_j的数值是否为0，之后执行分歧的运算操作来分别对接收数据的数值为0与数值非为0的情形执行不同的运算。此分歧的操作路径将使得执行传统以程序解码手段计算征候的处理器无法通过其管线(Pipe Line)结构或向量化指令集来提升运算速度，如此，将使得传统以程序解码手段计算征候的操作方法及理德-所罗门码解码操作需占用大量的处理器运算资源，且运算速度较慢。 

发明内容

本发明有关于一种数据处理方法及可执行此数据处理方法的电脑系统媒介(Medium)，相较于传统理德-所罗门码(Reed-Solomon Code)中所应用的有限场(Finite Field)数据处理方法，其具有占用的运算资源较少而运运算速度较快的优点。 

根据本发明提出一种数据处理方法，包括下列的步骤：初始化征候(Syndrome)向量为第n-1个符号；根据征候向量得到对应的掩码(Mask)，其中当第n-1个符号的数值等于0时掩码的数值等于0；根据掩码来修正已知常数，当征候向量的数值等于0时掩码修正已知常数的数值等于0；输入征候向量至对数(Log)查表以对应找出对数数据；根据对数数据与对数已知常数执行相对于对数最大数据的同余加法(Modulo Addition)以得到对数和；及输入对数和至反对数(Anti-log)查表以对应找出运算数据。 

根据本发明提出一种电脑系统媒介(Medium)，具有电脑可执行指令以执行数据处理方法，此数据处理方法包括下列步骤：初始化征候向量为第n-1个符号；根据征候向量得到对应的掩码，其中当第n-1个符号的数值等于0时掩码的数值等于0；根据掩码来修正已知常数，当征候向量的数值等于0时掩码修正已知常数的数值等于0；输入征候向量至对数查表以对应找出对数数据；根据对数数据与对数已知常数执行相对于对数最大数据的同余加法以得到对数和；及输入对数和至反对数查表以对应找出运算数据。 

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并 配合附图，作详细说明如下： 

附图说明

图1绘示传统数据处理方法的流程图。 

图2绘示应用本实施例数据处理方法的电脑系统的方块图。 

图3绘示依照本发明实施例的数据处理方法的流程图。 

图4绘示依照本发明实施例的数据处理方法的部分流程图。 

主要元件符号说明： 

10：电脑系统 

12：接收器 

14：电脑系统媒介 

16：动态存储器 

18：处理器 

具体实施方式

本实施例的数据处理方法通过修改对数(Log)查表、反对数查表内容与产生用以调整已知常数的掩码(Mask)来省去传统数据有限场(Finite Field)数据运算方法中判断接收数据的数值是否为0及其后分歧的运算操作。 

本实施例的数据处理方法可以应用在各种需进行有限场(FiniteField)乘加运算的应用，而本实施例以其在理德-所罗门码(ReedSolomon Code)解码操作中的应用情形为例做说明。请参照图2，其绘示应用本实施例数据处理方法的电脑系统的方块图。电脑系统10包括接收器(Receiver)12、电脑系统媒介14、动态存储器16及处理器18。电脑系统媒介14例如为只读存储器(Read Only Memory，ROM)，用以储存可执行理德-所罗门码解码操作的程序码，并将其提供至动态存储器16中。处理器18根据动态存储器16中的程序码来驱动接收器12经由无线通讯连结20接收理德-所罗门区块码中的第0-第n-1个符号r₀-r_n-1，并执行对应的理德-所罗门码解码操作。 

一般而言，理德-所罗门区块码的设计都是以Reed-Solomon(n，k)表示，n代表经由编码后每个区块(Block)的符号数目，k代表每个区块被编码的原始消息符号(Message Symbol)数目，且其满足： 

t代表最多可校正的错误数目。征候(Syndrom)的定义如下列方程序： 

$t=\frac{(n-k)}{2}$

$s\left(x\right)=\underset{i=1}{\overset{2t}{\mathrm{\Σ}}}{s}_i{x}^{i-1},$ $s_i={r\left(x\right)|}_{x={\mathrm{\α}}^i}=r\left({\mathrm{\α}}^i\right)=\underset{j=0}{\overset{n-1}{\mathrm{\Σ}}}(r_i\×{\left({\mathrm{\α}}^i\right)}^j)$

上述方程序中的s_i可整理为征候向量S的表示方式如下列方程序： 

$S=\left[\begin{array}{c}{s}_1\\ s_2\\ .\\ .\\ .\\ s_{2t}\end{array}\right]=\left[\begin{array}{c}{r}_0\\ r_0\\ .\\ .\\ .\\ r_0\end{array}\right]+\left[\begin{array}{c}{r}_1\×{\mathrm{\α}}^1\\ r_1\×{\mathrm{\α}}^2\\ .\\ .\\ .\\ r_1\×{\mathrm{\α}}^{2t}\end{array}\right]+\left[\begin{array}{c}{r}_1\×{\left({\mathrm{\α}}^1\right)}^2\\ r_1\×{\left({\mathrm{\α}}^2\right)}^2\\ .\\ .\\ .\\ r_1\×{\left({\mathrm{\α}}^{2t}\right)}^2\end{array}\right]+\·\·\·+\left[\begin{array}{c}{r}_{n-1}\×{\left({\mathrm{\α}}^1\right)}^{n-1}\\ r_{n-1}\×{\left({\mathrm{\α}}^2\right)}^{n-1}\\ .\\ .\\ .\\ r_{n-1}\×{\left({\mathrm{\α}}^{2t}\right)}^{n-1}\end{array}\right]$

其中j为符号索引，r-_j为自理德-所罗门码中取得的第j个符号，且r_j与已知常数α均属于有限场元素(Finite Field Element)，而上述方程序均为有限场运算。由于理德-所罗门码的编码与解码原理极其有限场运算乃建构于迦罗瓦场(Galois Field)，所以第j个符号r_j与已知常数α落在迦罗瓦场中。 

已知常数α储存在电脑系统媒介14中，由于找出征候向量S中任一多项式S₁-S_2t中任一征候多项式中的接收数据与已知常数α乘积的步骤为实质上相近，接下来以找出多项式S₁的操作为例做说明。 

请参照图3，其绘示依照本发明实施例的数据处理方法的流程图。首先如步骤(a)，接收器12接收第n-1个符号r_n-1，而处理器18初始化多项式S₁。等于第n-1个符号r_n-1。接着如步骤(b)，处理器18根据多项式S₁来产生掩码(Mask)C，其中当多项式S₁的数值等于0时掩码C的数值等于0，当多项式S₁的数值不等于0时掩码C等于一最大数值。例如掩码C包括8个位元(Bit)，其的数值介于0-255。当多项式S₁的数值等于0时掩码C等于(00000000)₂；当多项式S₁的数值不等于0时，掩码C等于最大数据值(11111111)₂，即数值255。 

接着如步骤(c)，处理器18读取电脑系统媒介14中储存的已知常数α，并根据掩码C来修正已知常数α。其中当多项式S₁的数值等于0时，处理器18修正已知常数α，使其的数值等于0；当多项式S₁的数值不等于0时，处理器18维持已知常数α的数值。处理器18例如经由对掩码C与已知常数α进行与运算(And)的方式来对已知常数α进行修正。 

然后如步骤(d)，电脑系统媒介14将对数(Log)查表GF_LOG载入至动态存储器16，处理器18根据多项式S₁于对数查表GF_LOG中找出对数数据GF_LOG[S₁]。本实施例的对数查表GF_LOG与传统对数查表不同之处在于其用以经由方程序： 

GF_LOG[S₁]＝log(S₁)+1 

来将多项式S₁映射至其对应的对数值log(S₁)与1之和。例如传统对数查表的输出数据集合包括： 

Output＝{-1 0 1 2 4 26 52...} 

其用以于其的输入数据数值分别等于0、1、2、3、4、5、6、…时对应地输出数值等于-1、0、1、2、4、2 6、5 2、…的输出数据。其中数值等于-1的输出数据例如用以做为当输入数据等于0时的判断条件，当输出数据的数值等于-1时表示此时输入数据为0；此时执行分歧的路径来对数值等于0的输入数据进行处理。而本实施例的对数查表GF_LOG的输出数据集合例如包括： 

Output＝{0 1 2 3 5 27 53...} 

各输出数据集合的数值为传统对数查表中各数值与1之和，其中当多项式S₁的数值分别等于0、1、2、3、4、5、6、…时，对数查表GF_LOG分别以数值0、1、2、3、5、2 7、5 3、…做为对数数据GF_LOG[S₁]输出。如此，当多项式S₁的数值等于0时，对数查表GF_LOG对应地输出数值等于0的对数数据GF_LOG[S₁]。 

接着如步骤(e)，处理器18根据对数数据GF_LOG[S₁]与对数已知常数GF_LOG[α]执行相对于对数最大数据的同余加法(ModuloAddition)来得到对数和LOGSUM，此对数最大数据例如为255。对数已知常数GF_LOG[α]满足： 

GF_LOG[α]＝log(α) 

而对数和LOGSUM例如满足方程序： 

LOGSUM＝Modulo{GF_LOG[S₁]+GF_LOG[α]}＝Modulo{[log(S₁)+log(α)]+1} 

当对数数据GF_LOG[S₁]与对数已知常数GF_LOG[α]之和小于255时，对数和LOGSUM实质上满足： 

LOGSUM＝log(S₁)+log(α)+1＝log(S₁×α)+1 

之后如步骤(f)，电脑系统媒介14载入反对数(Anti-log)查表GF_EXP至动态存储器16，处理器18根据对数和LOGSUM于反对数查表GF_EXP中对应找出运算数据GF_EXP[LOGSUM]。本实施例的反对数查表GF_EXP与传统反对数查表不同的处在于其可经由方程序： 

GF_EXP[LOGSUM]＝log^-1(LOGSUM-1)＝log^-1[log(S1×α)]＝r_n-1×α 

来将对数和LOGSUM对应到多项式S₁与已知常数α进行有限场乘法运算的运算结果。 

例如传统反对数查表的输出数据集合包括： 

Output＝{1 2 4...0} 

其用以于其的输入数据数值分别等于0、1、2、…时对应地输出数值等于1、2、4、…的输出数据。而本实施例的反对数查表GF_EXP的输出数据集合包括： 

Output＝{0 1 2 4...} 

其中数值0由输出数据集合中的最后一个位置至换到第一个位置，而其他数值的位置分别向右移动一个位置。其中当对数和LOGSUM分别等于1、2、3、4、…时，反对数查表GF_EXP分别以数值0、1、2、4、…做为运算数据GF_EXP[LOGSUM]输出。如此，本实施例的反对数查表GF_EXP可对应对数和LOGSUM至数值实质上等于对应的多项式S₁与已知常数α进行有限场乘法运算的运算结果。 

根据上述步骤(a)-(f)可有效地完成对第n-1个符号r_n-1与已知常数α的有限场的相乘运算。 

请参照图4，其绘示本实施例的数据处理方法的部分流程图。于步骤(f)之后更包括步骤(g)，处理器18对运算数据GF_EXP[LOGSUM]与目前接收的符号，即第n-2个符号r_n-2相加得到目前累加数据SUB_SUM，目前累加数据SUB_SUM满足方程序： 

SUB_SUM＝GF_EXP[LOGSUM]+r_n-2＝r_n-1×α+r_n-2

接着如步骤(h)，处理器18判断目前接收的接收数据r_n-2是否为最后一个符号，在本实施例中最后一个符号为第0个符号r₀。当目前接收的接收数据不是最后一个符号时，处理器18以目前累加数据SUB_SUM做为多项式S₁并重复与上述步骤(a)-(h)实质上相进的步骤来接收第n-3个符号r_n-3-，并找出对应的目前累加数据SUB_SUM。直到处理器18接收到第0个符号r₀，并根据其与对应的运算数据GF_EXP[LOGSUM]找出对应的累加数据SUB_SUM时，处理器18判断目前接收的第0个符号r₀为最一个符号，此时执行步骤(i)，处理器18以目前累加数据SUB_SUM做为多项式S₁输出。 

在本实施例中虽仅以找出多项式S---_1-的操作为例做说明，然找出多项式S₂-S_-2t的相关操作可根据上述找出多项式S₁的操作类推得到。 

由以上叙述可知，当多项式S---_1-等于0时，本实施例的数据处理方法可通过修改过的对数查表GF_LOG将数值为0的多项式S---_1-映射至 数值为0的对数数据GF_LOG[S---_1-]，而反对数查表GF_EXP可将对数和LOGSUM映射至多项式S₁与已知常数α的有限场乘法运算的运算结果。如此，无论多项式S₁是否为0，本实施例的数据处理方法均执行实质上相同的运算步骤，这样一来可省去传统征候计算操作中分歧的操作步骤。由于可省去传统征候计算操作中分歧的操作步骤，处理器18可避免去对分歧点后可能采取的路径进行猜测，及避免因猜测错误导致预载至处理器18管线(Pipe Line)上的指令与预先执行的运算均为无效而需放弃管线上的预测结果，导致处理器中的管线操作效能较差。 

另外，当处理器18为支持向量化指令集的处理器时，省去分歧的操作步骤使得处理器18可通过指令层级(Instruction Level)中的向量化指令集来同时对第1-第n-1个符号r₀-r_n-1进行平行运算，以提升征候计算的运算速度。例如在环境条件：电脑系统为笔记型电脑、处理器18为英特尔(Intel)Pentium M 1.4 Giga Herz(GHz)、系统程序为微软Window XP时，执行10000次本实施例的数据处理方法所需的运算时间为73.9微秒(Microsecond，ms)；相较于执行10000次传统有限场数据处理方法所需的运算时间为117.4ms，即运算速度提升为1.59倍。 

处理器18于执行完本实施例的数据处理方法之后更根据动态存储器16中对应的其他程序码来执行错误定位多项式运算、(Chien Search)及(Forney Algorithm)等操作步骤进行理德-所罗门码解码的操作。 

在本实施例中虽仅以本实施例的数据处理方法在理德-所罗门码解码操作的征候计算的应用情形为例做说明，然，本实施例的数据处理方法并不局限于应用在理德-所罗门码解码操作的征候计算，而更可应用在其他有限场数据乘加运算场合中。 

在本实施例中虽仅以处理器18为英特尔Pentium M处理器的情形为例做说明，然，本实施例的处理器18并不局限于为英特尔的处理器，任何包含可支持向量化指令集的处理器均为本实施例的数据处理方法可适用应用场合。 

本实施例的数据处理方法通过修改对数查表的内容、反对数查表的内容及产生掩码来修正已知常数的数值来于多项式的数值为0时映射得到数值为0的对数数据及运算数据。如此，本实施例的数据处理方法可有效地省去传统有限场数据处理方法需判断多项式的数值是否为0的步骤及其后分歧的操作步骤，使本实施例的数据处理方法相较于传统有限场数据处理方法具有运算时间较短且操作速度较快的优点。 

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中的普通技术人员，在不脱离本发 明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。 

Claims (6)

1.一种用于通讯装置中对通讯错误进行更正的数据处理方法，其特征在于，该数据处理方法包括：

(a)使用接收器接收编码数据，以将接收到的编码数据发送给处理器进行译码处理，其中该编码数据包括n个符号，其中n为大于等于1的正整数，且该n个符号依序为一第n-1个符号、一第n-2个符号...一第1个符号与一第0个符号；

(b)使用该处理器初始化一征候向量为该第n-1个符号，并初始化x为n；

(c)使用该处理器根据该征候向量得到对应的一掩码，其中当该第x-1个符号的数值等于0时该掩码的数值等于0；

(d)使用该处理器读取电脑系统媒介的一已知常数，并根据该掩码来修正来自该电脑系统媒介的该已知常数，当该征候向量的数值等于0时该掩码修正该已知常数的数值等于0；

(e)使用该电脑系统媒介载入一对数查表至动态存储器，并使用该处理器输入该征候向量至该动态存储器中的该对数查表以对应找出一对数数据，其中该对数数据及该征候向量满足方程：

S2＝log(S1)+1；

S1与S2分别为输入至该对数查表及经由该对数查表对应找出的该征候向量及该对数数据；

(f)根据该对数数据与一对数已知常数执行相对于一对数最大数据的同余加法以得到一对数和；

(g)使用该电脑系统媒介载入一反对数查表至动态存储器，并使用处理器根据该对数和至该动态存储器中的该反对数查表以对应找出一运算数据；

(h)使用该处理器对该运算数据与一第x-2个符号相加得到一目前累加数据；

(i)使用该处理器判断该第x-2个符号是否为第0个符号；

(j)当该第x-2个符号不为第0个符号时，该处理器将该目前累加数据做为该征候向量与将x递减1后，并重复执行步骤(c)-(i)；以及

(k)当该第x-2个符号为第0个符号时，使用该处理器将该目前累加数据做为该征候向量输出。

2.如权利要求1所述的用于通讯装置中对通讯错误进行更正的数据处理方法，其特征在于，在步骤(d)，当该征候向量的数值等于0时，该对数查表对应找出数值等于0的该对数数据。

3.如权利要求1所述的用于通讯装置中对通讯错误进行更正的数据处理方法，其特征在于，在步骤(g)，当该对数和等于1时，该反对数查表对应找出数值等于0的该运算数据。

4.如权利要求1所述的用于通讯装置中对通讯错误进行更正的数据处理方法，其特征在于，该征候向量为理德-所罗门码征候向量。

5.如权利要求1所述的用于通讯装置中对通讯错误进行更正的数据处理方法，其特征在于，在步骤(c)，当该征候向量不等于0时该掩码等于一最大数据。

6.如权利要求1所述的用于通讯装置中对通讯错误进行更正的数据处理方法，其特征在于，在步骤(d)，该掩码通过与该已知常数进行与运算来对该已知常数进行修正。

Images