JP2002204173A - ターボデコーディング方法 - Google Patents
ターボデコーディング方法Info
- Publication number
- JP2002204173A JP2002204173A JP2001317504A JP2001317504A JP2002204173A JP 2002204173 A JP2002204173 A JP 2002204173A JP 2001317504 A JP2001317504 A JP 2001317504A JP 2001317504 A JP2001317504 A JP 2001317504A JP 2002204173 A JP2002204173 A JP 2002204173A
- Authority
- JP
- Japan
- Prior art keywords
- result value
- value
- calculated
- reception sequence
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3933—Decoding in probability domain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、移動通信システムに関するもの
で、特に、スライディングウィンドウ方式を用いたター
ボコードのデコーディング方法を提供する。 【解決手段】 本発明は、受信シーケンスを最大事後
（Ｍａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ）アルゴ
リズムを用いてデコーディングするのにおいて、一定長
さの間逆方向のプロセッシングによる学習を行い、以後
逆方向プロセッシングによる第１結果値を計算して格納
し、前記学習時間と同時に順方向プロセッシングによる
第２結果値を計算して該第２結果値と前記第１結果値以
前に格納された第１結果値を用いてデコーディングビッ
ト出力を決定することを特徴とする。
で、特に、スライディングウィンドウ方式を用いたター
ボコードのデコーディング方法を提供する。 【解決手段】 本発明は、受信シーケンスを最大事後
（Ｍａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ）アルゴ
リズムを用いてデコーディングするのにおいて、一定長
さの間逆方向のプロセッシングによる学習を行い、以後
逆方向プロセッシングによる第１結果値を計算して格納
し、前記学習時間と同時に順方向プロセッシングによる
第２結果値を計算して該第２結果値と前記第１結果値以
前に格納された第１結果値を用いてデコーディングビッ
ト出力を決定することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、移動通信システム
に関するもので、特に、スライディングウィンドウ方式
を用いたターボコードのデコーディング方法に関する。
に関するもので、特に、スライディングウィンドウ方式
を用いたターボコードのデコーディング方法に関する。
【０００２】
【従来の技術】一般に、ターボコードは二つの循環系統
的コンボルーション符号化機（ＲＳＣ：Ｒｅｃｕｒｓｉ
ｖｅ Ｓｙｓｔｅｍａｔｉｃ Ｃｏｎｖｏｌｕｔｉｏｎ
ａｌＥｎｃｏｄｅｒ）が内部インターリーバ（Ｉｎｔｅ
ｒｌｅａｖｅｒ）を介して並列的に連結されて生成され
た符号として、次世代移動通信規格（３ＧＰＰ又は３Ｇ
ＰＰ２）で高伝送率のデータを伝送するためのコーディ
ング方式に用いられている。
的コンボルーション符号化機（ＲＳＣ：Ｒｅｃｕｒｓｉ
ｖｅ Ｓｙｓｔｅｍａｔｉｃ Ｃｏｎｖｏｌｕｔｉｏｎ
ａｌＥｎｃｏｄｅｒ）が内部インターリーバ（Ｉｎｔｅ
ｒｌｅａｖｅｒ）を介して並列的に連結されて生成され
た符号として、次世代移動通信規格（３ＧＰＰ又は３Ｇ
ＰＰ２）で高伝送率のデータを伝送するためのコーディ
ング方式に用いられている。
【０００３】かかるターボコードは生成された情報ビッ
トシーケンスをブロック単位で処理しているが、特に大
きい情報ビットシーケンスをエンコーディングする場合
コンボルーション符号に対して非常に優れるコーディン
グ利得を有しており、受信段から簡単な成分コードに対
するデコーディングを繰り返して行うことによって非常
に優れるエラー訂正能力を有しているもので知られてい
る。
トシーケンスをブロック単位で処理しているが、特に大
きい情報ビットシーケンスをエンコーディングする場合
コンボルーション符号に対して非常に優れるコーディン
グ利得を有しており、受信段から簡単な成分コードに対
するデコーディングを繰り返して行うことによって非常
に優れるエラー訂正能力を有しているもので知られてい
る。
【０００４】最近、移動通信環境の下で高速データ伝送
を支援できるわりと簡単なターボデコーディング技法が
提案されているが、この構造では入力される受信コード
ワードが二つのコンボルーショナル（ｃｏｎｖｏｌｕｔ
ｉｏｎａｌ）デコーダを交替に通過するようにしてその
構造の複雑度を相当減らしている。
を支援できるわりと簡単なターボデコーディング技法が
提案されているが、この構造では入力される受信コード
ワードが二つのコンボルーショナル（ｃｏｎｖｏｌｕｔ
ｉｏｎａｌ）デコーダを交替に通過するようにしてその
構造の複雑度を相当減らしている。
【０００５】しかしながら、繰り返してコンボルーショ
ナルデコーダを通過させるためにはコンボルーショナル
デコーダの出力が”０”又は”１”にハード的に決定
（ｈａｒｄ ｄｅｃｉｓｉｏｎ）される値ではなく”
０”であるか”１” であるかの確率割合に当たるソフ
ト的に決定（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）される値が
要求される。
ナルデコーダを通過させるためにはコンボルーショナル
デコーダの出力が”０”又は”１”にハード的に決定
（ｈａｒｄ ｄｅｃｉｓｉｏｎ）される値ではなく”
０”であるか”１” であるかの確率割合に当たるソフ
ト的に決定（ｓｏｆｔ ｄｅｃｉｓｉｏｎ）される値が
要求される。
【０００６】このために、情報ビットの事後（Ａ Ｐｏ
ｓｔｅｒｉｏｒｉ）確率値を計算して、その確率値が最
大となるように復号する最大事後（Ｍａｘｉｍｕｍ Ａ
Ｐｏｓｔｅｒｉｏｒｉ：以下ＭＡＰと略する）デコー
ディング技法が提案されている。
ｓｔｅｒｉｏｒｉ）確率値を計算して、その確率値が最
大となるように復号する最大事後（Ｍａｘｉｍｕｍ Ａ
Ｐｏｓｔｅｒｉｏｒｉ：以下ＭＡＰと略する）デコー
ディング技法が提案されている。
【０００７】一般に、ターボコードの情報源は不連続時
間と限定された状態を有する”マルコスプロセス(Ｍａ
ｒｋｏｖ ｐｒｏｃｅｓｓ)”である。従って、情報源
は二進格子（ｂｉｎａｒｙ ｍａｔｒｉｘ）図に説明で
きる。
間と限定された状態を有する”マルコスプロセス(Ｍａ
ｒｋｏｖ ｐｒｏｃｅｓｓ)”である。従って、情報源
は二進格子（ｂｉｎａｒｙ ｍａｔｒｉｘ）図に説明で
きる。
【０００８】二進格子でＳkは時間ｋにおける符号化機
の状態を示しており、”Ｘk＝Ｘk・1、Ｋ、Ｘk、n”は符
号率が１／ｎである符号化機の出力を示す（Ｘk＝
｛０、１｝）。ここで、情報源の状態”Ｓk＝ｍ”は全
てＭ類の状態を有している（ｍ＝０、１、２、、、Ｍ−
１）。
の状態を示しており、”Ｘk＝Ｘk・1、Ｋ、Ｘk、n”は符
号率が１／ｎである符号化機の出力を示す（Ｘk＝
｛０、１｝）。ここで、情報源の状態”Ｓk＝ｍ”は全
てＭ類の状態を有している（ｍ＝０、１、２、、、Ｍ−
１）。
【０００９】時間がｋ−１からｋに遷移する時ターボ符
号化機の入力ビットｄkは符号化機の状態Ｓk-1をＳkに
変換させる。情報の状態シーケンスＳ＝（Ｓ0，．．．
ＳT）は時間ｋ＝０から開始して時間ｋ＝Ｔで終了され
る。この時符号化機の初期状態のＳ0は０である。
号化機の入力ビットｄkは符号化機の状態Ｓk-1をＳkに
変換させる。情報の状態シーケンスＳ＝（Ｓ0，．．．
ＳT）は時間ｋ＝０から開始して時間ｋ＝Ｔで終了され
る。この時符号化機の初期状態のＳ0は０である。
【００１０】前記ターボ符号化機の出力シーケンスｘは
ＢＰＳＫ又はＱＰＳＫに変調され、離散メモリチャネル
で減衰が起こる。それで受信段で受信されたシーケンス
は”ｙ＝（ｙ1、ｋ、ｙk、ｋ、ｙT）”となる。ここ
で、ｙk＝（ｙk、１、ｋ、ｙk、ｎ）である。
ＢＰＳＫ又はＱＰＳＫに変調され、離散メモリチャネル
で減衰が起こる。それで受信段で受信されたシーケンス
は”ｙ＝（ｙ1、ｋ、ｙk、ｋ、ｙT）”となる。ここ
で、ｙk＝（ｙk、１、ｋ、ｙk、ｎ）である。
【００１１】このように、ＭＡＰアルゴリズムは前記受
信されたシーケンスを用いて情報の状態遷移事後確率を
推定するためのアルゴリズムである。また、情報ビット
の事後確率Ｐ（ｄｋ＝１／ｙ）とＰ（ｄｋ＝１／ｙ）と
を計算すべきである。これによって最終的に希望するＬ
ＬＲ（ｌｏｎｇ ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ）
形態の復号化機の出力を求めることができる。
信されたシーケンスを用いて情報の状態遷移事後確率を
推定するためのアルゴリズムである。また、情報ビット
の事後確率Ｐ（ｄｋ＝１／ｙ）とＰ（ｄｋ＝１／ｙ）と
を計算すべきである。これによって最終的に希望するＬ
ＬＲ（ｌｏｎｇ ｌｉｋｅｌｉｈｏｏｄ ｒａｔｉｏ）
形態の復号化機の出力を求めることができる。
【００１２】
【数１】 この時情報ビットの状態遷移事後確率“Ｐ（Ｓk-1＝
ｍ’、Ｓk＝ｍ、ｙ）”は次の式２のように求められ
る。
ｍ’、Ｓk＝ｍ、ｙ）”は次の式２のように求められ
る。
【００１３】
【数２】 前記式２においてｙj<kは最初の時間からｋ−１までの
受信シーケンスｙjを示し、ｙj<kは時間ｋ＋１から最後
の受信シーケンスまでを示す。
受信シーケンスｙjを示し、ｙj<kは時間ｋ＋１から最後
の受信シーケンスまでを示す。
【００１４】前記式２において“Ｐ（Ｓk-1＝ｍ’、ｙ
j<k）は”α（ＳK-1）”として定義され、これから”α
（ＳK）”が定義され、前記“Ｐ（ｙj<k／Ｓk＝ｍ）”
は、”β（ＳK）”として定義する。
j<k）は”α（ＳK-1）”として定義され、これから”α
（ＳK）”が定義され、前記“Ｐ（ｙj<k／Ｓk＝ｍ）”
は、”β（ＳK）”として定義する。
【００１５】最適の事後確率を得るためには前記”β
（ＳK）”を求めるに先立って、一定長さの期間が必要
である。これを”学習（ｌｅａｒｎｉｎｇ）”期間と称
し、該学習期間以後に計算された”β（ＳK）”がデコ
ーダ出力ビット決定のために用いられる。
（ＳK）”を求めるに先立って、一定長さの期間が必要
である。これを”学習（ｌｅａｒｎｉｎｇ）”期間と称
し、該学習期間以後に計算された”β（ＳK）”がデコ
ーダ出力ビット決定のために用いられる。
【００１６】以下、前記α（ＳK）はα値、前記β
（ＳK）はβ値に称される。
（ＳK）はβ値に称される。
【００１７】図１は関連技術によるＭＡＰデコーディン
グタイミング図を示す図面である。
グタイミング図を示す図面である。
【００１８】図１においてＸ軸は時間の流れを示してお
り、各プロセッサが時間の流れによってどのシンボルを
処理するかを示すものである。順方向プロセッサーのシ
ンボルの番号は増加し逆方向プロセッサーのシンボル番
号は減少する。また、斜線区間において逆方向プロセッ
サーは”学習”中であることを示す。また、曲線の矢印
はビット決定に必要とするα、β値の相関関係を示して
いる。
り、各プロセッサが時間の流れによってどのシンボルを
処理するかを示すものである。順方向プロセッサーのシ
ンボルの番号は増加し逆方向プロセッサーのシンボル番
号は減少する。また、斜線区間において逆方向プロセッ
サーは”学習”中であることを示す。また、曲線の矢印
はビット決定に必要とするα、β値の相関関係を示して
いる。
【００１９】図１を参照すると、前記逆方向プロセッサ
ーの二つを用いて一つの逆方向プロセッサー（図１にお
いて第１逆方向プロセッサー）が”学習（ｌｅａｒｎｉ
ｎｇ）”を行う間他の逆方向プロセッサー（図１におい
て第２逆方向プロセッサー）がデコーダのビット決定に
必要とするβ値を計算する。
ーの二つを用いて一つの逆方向プロセッサー（図１にお
いて第１逆方向プロセッサー）が”学習（ｌｅａｒｎｉ
ｎｇ）”を行う間他の逆方向プロセッサー（図１におい
て第２逆方向プロセッサー）がデコーダのビット決定に
必要とするβ値を計算する。
【００２０】即ち、一つのＭＡＰデコーディングが開始
されると第１逆方向プロセッサーが２ＬからＩＬから”
学習”過程を行う。該学習課程の間第２逆方向プロセッ
サーは停止状態にある。ここでＬはスライディングウィ
ンドウの長さを示す。
されると第１逆方向プロセッサーが２ＬからＩＬから”
学習”過程を行う。該学習課程の間第２逆方向プロセッ
サーは停止状態にある。ここでＬはスライディングウィ
ンドウの長さを示す。
【００２１】以後第１逆方向プロセッサーはＩＬから０
までのβ値を計算し、既に計算されて貯蔵された０〜１
Ｌまでのα値を共に用いて１Ｌから０までのデコーダの
ビットを決定する。該デコーダのビット決定時間の間第
２逆方向プロセッサーは３Ｌから２Ｌまでのシンボルを
用いて”学習”を行う。
までのβ値を計算し、既に計算されて貯蔵された０〜１
Ｌまでのα値を共に用いて１Ｌから０までのデコーダの
ビットを決定する。該デコーダのビット決定時間の間第
２逆方向プロセッサーは３Ｌから２Ｌまでのシンボルを
用いて”学習”を行う。
【００２２】次の区間では第２逆方向プロセッサーが２
Ｌから１Ｌまでのβ値を計算して２Ｌから１Ｌまでのデ
コーダのビットを決定する。該デコーダのビット決定時
間の間第１逆方向プロセッサーは４Ｌから３Ｌまでのシ
ンボルを用いて”学習”を行う。
Ｌから１Ｌまでのβ値を計算して２Ｌから１Ｌまでのデ
コーダのビットを決定する。該デコーダのビット決定時
間の間第１逆方向プロセッサーは４Ｌから３Ｌまでのシ
ンボルを用いて”学習”を行う。
【００２３】デコーダの出力ブロックから分かるよう
に、ビット決定は１Ｌから０まで、２Ｌから１Ｌまでの
順に成されるのでＬほどずつ出力を貯蔵しておいて後尾
から読み取る後入先出（Ｌａｓｔ Ｉｎ Ｆｉｒｓｔ
Ｏｕｔ：ＬＩＦＯ）過程を経て正しい順の結果が得られ
る。
に、ビット決定は１Ｌから０まで、２Ｌから１Ｌまでの
順に成されるのでＬほどずつ出力を貯蔵しておいて後尾
から読み取る後入先出（Ｌａｓｔ Ｉｎ Ｆｉｒｓｔ
Ｏｕｔ：ＬＩＦＯ）過程を経て正しい順の結果が得られ
る。
【００２４】前記過程は文献‘Ａ．Ｊ．Ｖｉｔｅｒｂ
ｉ、”Ａｎ ｉｎｔｕｉｔｉｖｅ ｊｕｓｔｉｆｉｃａ
ｔｉｏｎ ａｎｄ ａ ｓｉｍｐｌｉｆｉｅｄ ｉｍｐ
ｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｔｈｅ ＭＡＰ ｄｅ
ｃｏｄｅｒ ｆｏｒ ｃｏｎｖｏｌｕｔｉｏｎａｌ ｃ
ｏｄｅｓ、”ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｎ Ｓｅｌ
ｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍｕｎｉｃａｔ
ｉｏｎｓ、ｖｏｌ．１６、ｎｏ．２，Ｆｅｂ．１９９
８．）に詳細に記載されている。
ｉ、”Ａｎ ｉｎｔｕｉｔｉｖｅ ｊｕｓｔｉｆｉｃａ
ｔｉｏｎ ａｎｄ ａ ｓｉｍｐｌｉｆｉｅｄ ｉｍｐ
ｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｔｈｅ ＭＡＰ ｄｅ
ｃｏｄｅｒ ｆｏｒ ｃｏｎｖｏｌｕｔｉｏｎａｌ ｃ
ｏｄｅｓ、”ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｎ Ｓｅｌ
ｅｃｔｅｄ Ａｒｅａｓ ｉｎ Ｃｏｍｍｕｎｉｃａｔ
ｉｏｎｓ、ｖｏｌ．１６、ｎｏ．２，Ｆｅｂ．１９９
８．）に詳細に記載されている。
【００２５】このような関連技術では殆ど全てのシンボ
ルに対して逆方向のプロセッシングを２回ずつ行う。結
果的に毎度のＭＡＰデコーディングごとに２回の逆方向
プロセッシングが必要となるので演算量が増加され、こ
れは電力消耗を増加させてバッテリで動作する無線移動
装備の使用時間を減らすという問題がある。
ルに対して逆方向のプロセッシングを２回ずつ行う。結
果的に毎度のＭＡＰデコーディングごとに２回の逆方向
プロセッシングが必要となるので演算量が増加され、こ
れは電力消耗を増加させてバッテリで動作する無線移動
装備の使用時間を減らすという問題がある。
【００２６】また、演算量を減少させるためには一つの
逆方向のプロセッシングだけを用いることになる場合に
はデコーディングタイムが２倍で増加するという問題が
ある。
逆方向のプロセッシングだけを用いることになる場合に
はデコーディングタイムが２倍で増加するという問題が
ある。
【００２７】また、Ｌ長さの間学習課程と、順方向プロ
セッシングと、逆方向プロセッシングを行うことになる
と、ターボコードのトレリス終端からＳT＝Ｏに符号化
が完了される特性を十分に活かすことができずターボコ
ードのコーディング利得が低下されるという問題点が発
生する。
セッシングと、逆方向プロセッシングを行うことになる
と、ターボコードのトレリス終端からＳT＝Ｏに符号化
が完了される特性を十分に活かすことができずターボコ
ードのコーディング利得が低下されるという問題点が発
生する。
【００２８】また、前記結果値を格納するためのメモリ
の大きさが”ｄｅｐｔｈ ６０＊ｗｉｄｔｈ ５６（３
ＧＰＰ ＷＣＤＭＡターボ符号化機の仮定）”程度で小
さいが近頃汎用されているメモリの深さはこれより遙か
に大きくて多量のメモリを消耗することになる。
の大きさが”ｄｅｐｔｈ ６０＊ｗｉｄｔｈ ５６（３
ＧＰＰ ＷＣＤＭＡターボ符号化機の仮定）”程度で小
さいが近頃汎用されているメモリの深さはこれより遙か
に大きくて多量のメモリを消耗することになる。
【００２９】
【発明が解決しようとする課題】本発明は、上記関連技
術の問題点を解決するためのもので、一つの逆方向プロ
セッサーを用いて小さい演算量と小さいメモリを要求す
るターボデコーディング方法を提供することが目的であ
る。
術の問題点を解決するためのもので、一つの逆方向プロ
セッサーを用いて小さい演算量と小さいメモリを要求す
るターボデコーディング方法を提供することが目的であ
る。
【００３０】また、本発明の他の目的は一つの逆方向プ
ロセッサーを用いてトレリス終端を最大限活用してコー
ディング利得を増加させ、電力消耗を減らすのに適当す
るようにするターボデコーディング方法を提供するため
のものである。
ロセッサーを用いてトレリス終端を最大限活用してコー
ディング利得を増加させ、電力消耗を減らすのに適当す
るようにするターボデコーディング方法を提供するため
のものである。
【００３１】また、本発明の他の目的はデコーディング
タイムを減らすのに適合するようにするターボデコーデ
ィング方法を提供するためのものである。
タイムを減らすのに適合するようにするターボデコーデ
ィング方法を提供するためのものである。
【００３２】
【課題を解決するための手段】本発明のＭＡＰデコーダ
は、反復的な復号を行う受信段において、基準受信シー
ケンスナンバ以後の状態確率値の第１結果値を受信シー
ケンスのＬビット長さの間演算し、次の受信シーケンス
のＷビット長さの間基準受信シーケンスナンバ以後の状
態確率値の第２結果値を演算して貯蔵する逆方向プロセ
ッサーと、前記第１結果値の演算と同時に前記基準受信
シーケンス以前の状態確率値の第３結果値を演算する順
方向プロセッサーと、前記第２結果値を順次的に貯蔵
し、前記第２結果値の演算以後に該第２結果値を逆順に
出力するメモリと、前記演算される第３結果値と前記出
力される第２結果値を用いて前記受信シーケンスの出力
値を決定する出力決定モジュールと、を備えることを特
徴とする。
は、反復的な復号を行う受信段において、基準受信シー
ケンスナンバ以後の状態確率値の第１結果値を受信シー
ケンスのＬビット長さの間演算し、次の受信シーケンス
のＷビット長さの間基準受信シーケンスナンバ以後の状
態確率値の第２結果値を演算して貯蔵する逆方向プロセ
ッサーと、前記第１結果値の演算と同時に前記基準受信
シーケンス以前の状態確率値の第３結果値を演算する順
方向プロセッサーと、前記第２結果値を順次的に貯蔵
し、前記第２結果値の演算以後に該第２結果値を逆順に
出力するメモリと、前記演算される第３結果値と前記出
力される第２結果値を用いて前記受信シーケンスの出力
値を決定する出力決定モジュールと、を備えることを特
徴とする。
【００３３】前記メモリは前記第２結果値を増加させる
住所と減少させる住所とを交替に用いながら書き込むこ
とをさらなる特徴としてもよい。
住所と減少させる住所とを交替に用いながら書き込むこ
とをさらなる特徴としてもよい。
【００３４】前記メモリは前記第２結果値を前記記録に
対称させて減少させる住所と、増加させる住所とを交替
に用いながら書き込むことをさらなる特徴としてもよ
い。
対称させて減少させる住所と、増加させる住所とを交替
に用いながら書き込むことをさらなる特徴としてもよ
い。
【００３５】前記受信シーケンスにおいて最初に演算さ
れる第１結果値は（Ｌ＋前記受信シーケンスの長さをＷ
に割った余り）ビットから逆に演算されることをさらな
る特徴としてもよい。
れる第１結果値は（Ｌ＋前記受信シーケンスの長さをＷ
に割った余り）ビットから逆に演算されることをさらな
る特徴としてもよい。
【００３６】前記受信シーケンスにおいて最初に演算さ
れる第２結果値は、前記受信シーケンスの長さをＷに割
った余りの長さの間、前記受信シーケンスにおいて逆に
演算されて、該逆順序に格納されることをさらなる特徴
としてもよい。
れる第２結果値は、前記受信シーケンスの長さをＷに割
った余りの長さの間、前記受信シーケンスにおいて逆に
演算されて、該逆順序に格納されることをさらなる特徴
としてもよい。
【００３７】前記受信シーケンスにおいて最初に演算さ
れる第３結果値は前記受信シーケンスの長さをＷに分け
た余りの長さの間、前記受信シーケンスにおいて順次に
演算されることをさらなる特徴としてもよい。
れる第３結果値は前記受信シーケンスの長さをＷに分け
た余りの長さの間、前記受信シーケンスにおいて順次に
演算されることをさらなる特徴としてもよい。
【００３８】前記順次に演算される第３結果値と、前記
逆順次に出力される第２結果値が前記受信シーケンスに
おいて同一順序の結果値で、該第３結果値の演算と同一
に前記受信シーケンスの出力値が決定されることをさら
なる特徴としてもよい。
逆順次に出力される第２結果値が前記受信シーケンスに
おいて同一順序の結果値で、該第３結果値の演算と同一
に前記受信シーケンスの出力値が決定されることをさら
なる特徴としてもよい。
【００３９】本発明のＭＡＰデコーディング方法は、反
復的な復号を行う受信段において、基準受信シーケンス
ナンバ以後の状態確率値の第１結果値を受信シーケンス
のＬビットの長さの間演算し、次の受信シーケンスのＷ
ビット長さの間基準受信のシーケンスナンバ以後の状態
確率値の第２結果値を演算して貯蔵するステップと、前
記第１結果値の演算と同時に、前記基準シーケンスナン
バの以前の状態確率値の第３結果値を演算するステップ
と、前記第２結果値を順に貯蔵し、前記第２結果値を演
算以後に該第２結果値を逆順に出力するステップと、前
記演算される第３結果値と、前記出力される第２結果値
を用いて前記受信シーケンスの出力値を決定するステッ
プと、を包含することを特徴とする。
復的な復号を行う受信段において、基準受信シーケンス
ナンバ以後の状態確率値の第１結果値を受信シーケンス
のＬビットの長さの間演算し、次の受信シーケンスのＷ
ビット長さの間基準受信のシーケンスナンバ以後の状態
確率値の第２結果値を演算して貯蔵するステップと、前
記第１結果値の演算と同時に、前記基準シーケンスナン
バの以前の状態確率値の第３結果値を演算するステップ
と、前記第２結果値を順に貯蔵し、前記第２結果値を演
算以後に該第２結果値を逆順に出力するステップと、前
記演算される第３結果値と、前記出力される第２結果値
を用いて前記受信シーケンスの出力値を決定するステッ
プと、を包含することを特徴とする。
【００４０】前記第２結果値を増加させる住所と減少さ
せる住所とを交替に用いながら書き込むことをさらなる
特徴としてもよい。
せる住所とを交替に用いながら書き込むことをさらなる
特徴としてもよい。
【００４１】前記第２結果値を前記記録に対称されて減
少させる住所と、増加させる住所とを交替に用いながら
書き込むことをさらなる特徴としてもよい。
少させる住所と、増加させる住所とを交替に用いながら
書き込むことをさらなる特徴としてもよい。
【００４２】前記受信シーケンスにおいて最初に演算さ
れる第１結果値は（Ｌ＋前記受信シーケンスの長さをＷ
に割った余り）ビットから逆に演算されることをさらな
る特徴としてもよい。
れる第１結果値は（Ｌ＋前記受信シーケンスの長さをＷ
に割った余り）ビットから逆に演算されることをさらな
る特徴としてもよい。
【００４３】前記受信シーケンスにおいて最初に演算さ
れる第２結果値は、前記受信シーケンスの長さをＷに割
った余りの長さの間、前記受信シーケンスにおいて逆に
演算されて、該逆順序に格納されることをさらなる特徴
としてもよい。
れる第２結果値は、前記受信シーケンスの長さをＷに割
った余りの長さの間、前記受信シーケンスにおいて逆に
演算されて、該逆順序に格納されることをさらなる特徴
としてもよい。
【００４４】前記受信シーケンスにおいて最初に演算さ
れる第３結果値は前記受信シーケンスの長さをＷに割っ
た余りの長さの間、前記受信シーケンスにおいて順に演
算されることをさらなる特徴としてもよい。
れる第３結果値は前記受信シーケンスの長さをＷに割っ
た余りの長さの間、前記受信シーケンスにおいて順に演
算されることをさらなる特徴としてもよい。
【００４５】前記順に演算される第３結果値と、前記逆
順に出力される第２結果値が前記受信シーケンスにおい
て同一順序の結果値で、該第３結果値の演算と同一に前
記受信シーケンスの出力値が決定されることをさらなる
特徴としてもよい。
順に出力される第２結果値が前記受信シーケンスにおい
て同一順序の結果値で、該第３結果値の演算と同一に前
記受信シーケンスの出力値が決定されることをさらなる
特徴としてもよい。
【００４６】本発明のターボデコーディング方法は、受
信シーケンスの最大事後アルゴリズムを用いてのデコー
ディングにおいて、一定長さの間逆方向のプロセッシン
グによる学習を行い、以後に逆方向にプロセッシングに
よる第１結果値を計算して貯蔵し、前記学習時間と同時
に順方向プロセッシングによる第２結果値を計算して、
該第２結果値と前記第１結果値以前に格納された第１結
果値を用いてデコーディングビット出力を決定すること
を特徴とする。
信シーケンスの最大事後アルゴリズムを用いてのデコー
ディングにおいて、一定長さの間逆方向のプロセッシン
グによる学習を行い、以後に逆方向にプロセッシングに
よる第１結果値を計算して貯蔵し、前記学習時間と同時
に順方向プロセッシングによる第２結果値を計算して、
該第２結果値と前記第１結果値以前に格納された第１結
果値を用いてデコーディングビット出力を決定すること
を特徴とする。
【００４７】前記逆方向又は順方向プロセッシング長さ
がＷであり、前記学習長さがＬであり、前記受信シーケ
ンスの長さをＷに割った余りがＷ0であり、Ｎが１以上
の定数である時、受信シーケンスのナンバ”Ｗ0＋ＮＷ
＋Ｌ”から”Ｗ0＋ＮＷ”のシンボルで逆方向プロセッ
シングによって学習を行い、以後に”Ｗ0＋ＮＷ”か
ら”Ｗ0＋（Ｎ−１）Ｗ”までのシンボルで逆方向プロ
セッシングによる第１結果値を貯蔵し、前記学習行い時
間と同時に”Ｗ0＋（Ｎ＋１）Ｗ＋Ｌ”から”Ｗ0＋Ｎ
Ｗ”までのシンボルで順方向プロセッシングによる第２
結果値を計算して”Ｗ 0＋（Ｎ−１）Ｗ”から”Ｗ0＋Ｎ
Ｗ”まで計算されて貯蔵された第１結果値と共にデコー
ディングビット決定を行うことをさらなる特徴としても
よい。
がＷであり、前記学習長さがＬであり、前記受信シーケ
ンスの長さをＷに割った余りがＷ0であり、Ｎが１以上
の定数である時、受信シーケンスのナンバ”Ｗ0＋ＮＷ
＋Ｌ”から”Ｗ0＋ＮＷ”のシンボルで逆方向プロセッ
シングによって学習を行い、以後に”Ｗ0＋ＮＷ”か
ら”Ｗ0＋（Ｎ−１）Ｗ”までのシンボルで逆方向プロ
セッシングによる第１結果値を貯蔵し、前記学習行い時
間と同時に”Ｗ0＋（Ｎ＋１）Ｗ＋Ｌ”から”Ｗ0＋Ｎ
Ｗ”までのシンボルで順方向プロセッシングによる第２
結果値を計算して”Ｗ 0＋（Ｎ−１）Ｗ”から”Ｗ0＋Ｎ
Ｗ”まで計算されて貯蔵された第１結果値と共にデコー
ディングビット決定を行うことをさらなる特徴としても
よい。
【００４８】前記Ｎが０である場合、前記受信シーケン
スのナンバ”Ｗ0＋Ｌ”からＷ0のシンボルで逆方向プロ
セッシングによって学習を行い、以後にＷ0から０まで
のシンボルで逆方向プロセッシングによる第１結果値を
格納し、次のウィンドウの学習開始と共に０からＷ0ま
でのシンボルで順方向のプロセッシングを行い第２結果
値を計算することをさらなる特徴としてもよい。
スのナンバ”Ｗ0＋Ｌ”からＷ0のシンボルで逆方向プロ
セッシングによって学習を行い、以後にＷ0から０まで
のシンボルで逆方向プロセッシングによる第１結果値を
格納し、次のウィンドウの学習開始と共に０からＷ0ま
でのシンボルで順方向のプロセッシングを行い第２結果
値を計算することをさらなる特徴としてもよい。
【００４９】前記第１結果値はデュアルポートラムのい
ずれかの一つのポートを介して書き込まれ、他の異なる
ポートを介して読ませることをさらなる特徴としてもよ
い。
ずれかの一つのポートを介して書き込まれ、他の異なる
ポートを介して読ませることをさらなる特徴としてもよ
い。
【００５０】前記デュアルポートラム（ＤＰＲＡＭ）の
ポートを介して貯蔵又は読ませる住所は前記Ｗ0又はＷ
長さごとに増加又は減少されることをさらなる特徴とし
てもよい。
ポートを介して貯蔵又は読ませる住所は前記Ｗ0又はＷ
長さごとに増加又は減少されることをさらなる特徴とし
てもよい。
【００５１】前記デュアルポートラム（ＤＰＲＡＭ）の
ポートを介して貯蔵又は読ませる住所は前記Ｗ0又はＷ
長さごとに相互排他的に増加又は減少されることをさら
なる特徴としてもよい。
ポートを介して貯蔵又は読ませる住所は前記Ｗ0又はＷ
長さごとに相互排他的に増加又は減少されることをさら
なる特徴としてもよい。
【００５２】前記デコーディングビットの決定出力が順
に成されることをさらなる特徴としてもよい。
に成されることをさらなる特徴としてもよい。
【００５３】上記目的を達成するための本発明の第１実
施形態によると、反復的な復号を行う受信段において、
基準受信シーケンスナンバ以後の状態確率値の第１結果
値を受信シーケンスのＬビット長さの間演算し、次の受
信シーケンスのＷビット長さの間基準受信シーケンスナ
ンバ以後の状態確率値の第２結果値を演算して貯蔵する
逆方向プロセッサー；前記第１結果値の演算と同時に前
記基準受信シーケンス以前の状態確率値の第３結果値を
演算する順方向プロセッサー；前記第２結果値を順次的
に貯蔵し、前記第２結果値の演算以後に該第２結果値を
逆順に出力するメモリ；前記演算される第３結果値と前
記出力される第２結果値を用いて前記受信シーケンスの
出力値を決定する出力決定モジュールを備える。
施形態によると、反復的な復号を行う受信段において、
基準受信シーケンスナンバ以後の状態確率値の第１結果
値を受信シーケンスのＬビット長さの間演算し、次の受
信シーケンスのＷビット長さの間基準受信シーケンスナ
ンバ以後の状態確率値の第２結果値を演算して貯蔵する
逆方向プロセッサー；前記第１結果値の演算と同時に前
記基準受信シーケンス以前の状態確率値の第３結果値を
演算する順方向プロセッサー；前記第２結果値を順次的
に貯蔵し、前記第２結果値の演算以後に該第２結果値を
逆順に出力するメモリ；前記演算される第３結果値と前
記出力される第２結果値を用いて前記受信シーケンスの
出力値を決定する出力決定モジュールを備える。
【００５４】望ましくは前記メモリは前記第２結果値を
増加させる住所と減少させる住所とを交替に用いながら
書き込み、出力時には前記記録に対称させて減少させる
住所と、増加させる住所とを交替に用いながら前記第２
結果値を出力する。
増加させる住所と減少させる住所とを交替に用いながら
書き込み、出力時には前記記録に対称させて減少させる
住所と、増加させる住所とを交替に用いながら前記第２
結果値を出力する。
【００５５】例外的に、前記受信シーケンスにおいて最
初に演算される第１結果値は（Ｌ＋前記受信シーケンス
の長さをＷに割った余り）ビットから逆に演算され、前
記受信シーケンスにおいて最初に演算される第２結果値
は、前記受信シーケンスの長さをＷに割った余りの長さ
の間、前記受信シーケンスにおいて逆に演算され、該逆
順に格納される。
初に演算される第１結果値は（Ｌ＋前記受信シーケンス
の長さをＷに割った余り）ビットから逆に演算され、前
記受信シーケンスにおいて最初に演算される第２結果値
は、前記受信シーケンスの長さをＷに割った余りの長さ
の間、前記受信シーケンスにおいて逆に演算され、該逆
順に格納される。
【００５６】また、前記受信シーケンスにおいて最初に
演算される第３結果値は前記受信シーケンスの長さをＷ
に割った余りの長さの間、前記受信シーケンスにおいて
順に演算される。
演算される第３結果値は前記受信シーケンスの長さをＷ
に割った余りの長さの間、前記受信シーケンスにおいて
順に演算される。
【００５７】望ましくは、前記順次に演算される第３結
果値と、前記逆順に出力される第２結果値が前記受信シ
ーケンスにおいて同一順の結果値で該第３結果値演算と
同一に前記受信シーケンスの出力値が決められる。
果値と、前記逆順に出力される第２結果値が前記受信シ
ーケンスにおいて同一順の結果値で該第３結果値演算と
同一に前記受信シーケンスの出力値が決められる。
【００５８】以上のような目的を達成するための本発明
の第２実施形態によると、反復的な復号を行う受信段に
おいて、基準受信シーケンスナンバ以後の状態確率値の
第１結果値を受信シーケンスのＬビットの長さの間演算
し、次の受信シーケンスのＷビット長さの間基準受信の
シーケンスナンバ以後の状態確率値の第２結果値を演算
して貯蔵するステップと、前記第１結果値の演算と同時
に、前記基準シーケンスナンバの以前の状態確率値の第
３結果値を演算するステップと、前記第２結果値を順に
貯蔵し、前記第２結果値を演算以後に該第２結果値を逆
順に出力するステップと、前記演算される第３結果値
と、前記出力される第２結果値を用いて前記受信シーケ
ンスの出力値を決定するステップとを含めてＭＡＰデコ
ーディングが成される。
の第２実施形態によると、反復的な復号を行う受信段に
おいて、基準受信シーケンスナンバ以後の状態確率値の
第１結果値を受信シーケンスのＬビットの長さの間演算
し、次の受信シーケンスのＷビット長さの間基準受信の
シーケンスナンバ以後の状態確率値の第２結果値を演算
して貯蔵するステップと、前記第１結果値の演算と同時
に、前記基準シーケンスナンバの以前の状態確率値の第
３結果値を演算するステップと、前記第２結果値を順に
貯蔵し、前記第２結果値を演算以後に該第２結果値を逆
順に出力するステップと、前記演算される第３結果値
と、前記出力される第２結果値を用いて前記受信シーケ
ンスの出力値を決定するステップとを含めてＭＡＰデコ
ーディングが成される。
【００５９】望ましくは前記第２結果値を増加させる住
所と減少させる住所とを交替に用いながら書き込み、前
記記録に対称させて減少させる住所と、増加させる住所
とを交替に用いながら前記第２結果値を出力する。
所と減少させる住所とを交替に用いながら書き込み、前
記記録に対称させて減少させる住所と、増加させる住所
とを交替に用いながら前記第２結果値を出力する。
【００６０】例外的に、前記受信シーケンスにおいて最
初に演算される第１結果値は（Ｌ＋前記受信シーケンス
の長さをＷに割った余り）ビットから逆に演算され、前
記受信シーケンスにおいて最初に演算される第２結果値
は、前記受信シーケンスの長さをＷに割った余りの長さ
の間、前記受信シーケンスにおいて逆に演算されて、該
逆順に格納される。
初に演算される第１結果値は（Ｌ＋前記受信シーケンス
の長さをＷに割った余り）ビットから逆に演算され、前
記受信シーケンスにおいて最初に演算される第２結果値
は、前記受信シーケンスの長さをＷに割った余りの長さ
の間、前記受信シーケンスにおいて逆に演算されて、該
逆順に格納される。
【００６１】また、前記受信シーケンスにおいて最初に
演算される第３結果値は前記受信シーケンスの長さをＷ
に割った他の長さの間、前記受信シーケンスにおいて順
に演算される。
演算される第３結果値は前記受信シーケンスの長さをＷ
に割った他の長さの間、前記受信シーケンスにおいて順
に演算される。
【００６２】従って、本発明はＭＡＰデコーダの終端で
トレリス終端特性を考慮するのでコーディング利得を得
る効果がある。
トレリス終端特性を考慮するのでコーディング利得を得
る効果がある。
【００６３】望ましくは前記順に演算される第３結果値
と、前記逆順に出力される第２結果値が前記受信シーケ
ンスにおいて同一順の結果値で、該第３結果値演算と同
一に前記受信シーケンスの出力値が決められる。
と、前記逆順に出力される第２結果値が前記受信シーケ
ンスにおいて同一順の結果値で、該第３結果値演算と同
一に前記受信シーケンスの出力値が決められる。
【００６４】以上のような目的を達成するための本発明
の第２実施形態によると、受信シーケンスを最大事後ア
ルゴリズムを用いてデコーディングするにおいて、一定
長さの間逆方向のプロセッシングによる学習を行い、以
後に逆方向にプロセッシングによる第１結果値を計算し
て貯蔵し、前記学習時間と同時に順方向プロセッシング
による第２結果値を計算して、該第２結果値と前記第１
結果値以前に格納された第１結果値を用いてデコーディ
ングビット出力を決定する。
の第２実施形態によると、受信シーケンスを最大事後ア
ルゴリズムを用いてデコーディングするにおいて、一定
長さの間逆方向のプロセッシングによる学習を行い、以
後に逆方向にプロセッシングによる第１結果値を計算し
て貯蔵し、前記学習時間と同時に順方向プロセッシング
による第２結果値を計算して、該第２結果値と前記第１
結果値以前に格納された第１結果値を用いてデコーディ
ングビット出力を決定する。
【００６５】望ましくは前記逆方向又は順方向プロセッ
シング長さがＷであり、前記学習長さがＬであり、前記
受信シーケンスの長さをＷに割った余りがＷ0であり、
Ｎが１以上の定数の場合、受信シーケンスのナンバ”Ｗ
0＋ＮＷ＋Ｌ”から”Ｗ0＋ＮＷ”のシンボルで逆方向プ
ロセッシングによって学習を行い、以後に”Ｗ0＋Ｎ
Ｗ”から”Ｗ0＋（Ｎ−１）Ｗ”までのシンボルで逆方
向プロセッシングによる第１結果値を貯蔵し、前記学習
行い時間と共に”Ｗ0＋（Ｎ＋１）Ｗ＋Ｌ”から”Ｗ0＋
ＮＷ”までのシンボルで順方向プロセッシングによる第
２結果値を計算して、”Ｗ0＋（Ｎ−１）Ｗ”から”Ｗ0
＋ＮＷ”まで計算されて貯蔵された第１結果値と共にデ
コーディングビット決定を行う。
シング長さがＷであり、前記学習長さがＬであり、前記
受信シーケンスの長さをＷに割った余りがＷ0であり、
Ｎが１以上の定数の場合、受信シーケンスのナンバ”Ｗ
0＋ＮＷ＋Ｌ”から”Ｗ0＋ＮＷ”のシンボルで逆方向プ
ロセッシングによって学習を行い、以後に”Ｗ0＋Ｎ
Ｗ”から”Ｗ0＋（Ｎ−１）Ｗ”までのシンボルで逆方
向プロセッシングによる第１結果値を貯蔵し、前記学習
行い時間と共に”Ｗ0＋（Ｎ＋１）Ｗ＋Ｌ”から”Ｗ0＋
ＮＷ”までのシンボルで順方向プロセッシングによる第
２結果値を計算して、”Ｗ0＋（Ｎ−１）Ｗ”から”Ｗ0
＋ＮＷ”まで計算されて貯蔵された第１結果値と共にデ
コーディングビット決定を行う。
【００６６】しかしながら、前記Ｎが０の場合に前記受
信シーケンスナンバ”Ｗ0＋Ｌ”からＷ0のシンボルに逆
方向プロセッシングによって学習を行い、以後にＷ0か
ら０までのシンボルで逆方向プロセッシングによる第１
結果値を貯蔵し、次のウィンドウの学習開始と同時に０
からＷ0までのシンボルで順方向のプロセッシングを第
２結果値を計算する。ここで、前記第１結果値はデュア
ルポートラムのいずれかの一つのポートを介して書き込
み、更に他のポートを介して読み取られるが、前記デュ
アルポートラムのポートを介して貯蔵又は読み取られる
住所は前記Ｗ0又はＷ長さごとに増加又は減少され、前
記デュアルポートラムのポートを介して格納又は読み取
られる住所は前記Ｗ0又はＷ長さごとに相互排他的に増
加又は減少される。
信シーケンスナンバ”Ｗ0＋Ｌ”からＷ0のシンボルに逆
方向プロセッシングによって学習を行い、以後にＷ0か
ら０までのシンボルで逆方向プロセッシングによる第１
結果値を貯蔵し、次のウィンドウの学習開始と同時に０
からＷ0までのシンボルで順方向のプロセッシングを第
２結果値を計算する。ここで、前記第１結果値はデュア
ルポートラムのいずれかの一つのポートを介して書き込
み、更に他のポートを介して読み取られるが、前記デュ
アルポートラムのポートを介して貯蔵又は読み取られる
住所は前記Ｗ0又はＷ長さごとに増加又は減少され、前
記デュアルポートラムのポートを介して格納又は読み取
られる住所は前記Ｗ0又はＷ長さごとに相互排他的に増
加又は減少される。
【００６７】望ましくは前記デコーディングビットの決
定出力が順に成される。
定出力が順に成される。
【００６８】
【発明の実施の形態】以下、添付の図面を参照して本発
明を更に詳細に説明する。
明を更に詳細に説明する。
【００６９】前記のように、ＭＡＰアルゴリズムは受信
されたシーケンス（ｙk）を用いて情報ビットの事後確
率（Ａ Ｐｏｓｔｅｒｉｏｒｉ）Ｐ（ｄk＝１／ｙ）と
Ｐ（ｄｋ＝０／ｙ）とを推定し、該情報の事後確率から
最終的にＬＬＲ（ＬｏｎｇＬｉｋｅｌｉｈｏｏｄ Ｒａ
ｔｉｏ）形態の復号化機の出力を求めるためのアルゴリ
ズムである。前記ＬＬＲ形態の復号化機の出力は式１を
介して説明される。
されたシーケンス（ｙk）を用いて情報ビットの事後確
率（Ａ Ｐｏｓｔｅｒｉｏｒｉ）Ｐ（ｄk＝１／ｙ）と
Ｐ（ｄｋ＝０／ｙ）とを推定し、該情報の事後確率から
最終的にＬＬＲ（ＬｏｎｇＬｉｋｅｌｉｈｏｏｄ Ｒａ
ｔｉｏ）形態の復号化機の出力を求めるためのアルゴリ
ズムである。前記ＬＬＲ形態の復号化機の出力は式１を
介して説明される。
【００７０】この時、情報ビットの事後確率を求めるた
めには“Ｐ（ｄk＝１／ｙ）”と“Ｐ（ｄｋ＝０／
ｙ）”各々に対して状態遷移事後確率を求めるべきが、
該各々の状態遷移事後の確率は三つの掛け算項目によっ
て求められる。 前記状態遷移の事後確率に対する三つ
の掛け算項目は式２を介して説明される。
めには“Ｐ（ｄk＝１／ｙ）”と“Ｐ（ｄｋ＝０／
ｙ）”各々に対して状態遷移事後確率を求めるべきが、
該各々の状態遷移事後の確率は三つの掛け算項目によっ
て求められる。 前記状態遷移の事後確率に対する三つ
の掛け算項目は式２を介して説明される。
【００７１】即ち、式２を参考とすると第１ターム（α
（ＳK-1））は時間インデックス０からｋ−１を有する
受信シーケンスにおいて、状態ＳK-1がｍ’であるもの
に対するジョイント確率関数として、次の式３のように
示す。
（ＳK-1））は時間インデックス０からｋ−１を有する
受信シーケンスにおいて、状態ＳK-1がｍ’であるもの
に対するジョイント確率関数として、次の式３のように
示す。
【００７２】
【数３】 前記式３からα（Ｓk）はシーケンスナンバが０からｋ
を有する受信シーケンス（ｙj<k+1）において、状態Ｓ
k-1がｍ’であり、状態Ｓkがｍの状態遷移に対するジョ
ーイント確率の密度関数として次の式４のように示され
る。
を有する受信シーケンス（ｙj<k+1）において、状態Ｓ
k-1がｍ’であり、状態Ｓkがｍの状態遷移に対するジョ
ーイント確率の密度関数として次の式４のように示され
る。
【００７３】
【数４】 第２項目（γ（Ｓk-1、Ｓk））は状態Ｓk-1が状態Ｓkに
遷移するとき関係するｂｒａｎｃｈ ｍｅｔｒｉｃとし
て、状態Ｓk-1がｍ’の条件下で次の状態Ｓkがｍであ
り、この時、受信されたシーケンスがｙkとなる条件確
率関数として、次の式５のように示す。
遷移するとき関係するｂｒａｎｃｈ ｍｅｔｒｉｃとし
て、状態Ｓk-1がｍ’の条件下で次の状態Ｓkがｍであ
り、この時、受信されたシーケンスがｙkとなる条件確
率関数として、次の式５のように示す。
【００７４】
【数５】 第３タームは（β（Ｓk））は状態Ｓkがｍの条件下で受
信シーケンスナンバがｋ＋１以上となる受信シーケンス
（ｙj>k）となる条件確率関数として、式６のように示
している。
信シーケンスナンバがｋ＋１以上となる受信シーケンス
（ｙj>k）となる条件確率関数として、式６のように示
している。
【００７５】
【数６】 前記ｄkはターボ符号化される前の情報ビットシーケン
スを示し、Ｓkは受信シーケンスナンバｋにおける符号
化機の状態を（ｍ＝｛０，１．．．Ｍ−１｝）示すもの
で、いずれもＭ ｂｒａｎｃｈの状態を示し、受信シー
ケンスナンバがｋ−１からｋに遷移するとき前記入力ビ
ットｄkは符号化機の状態Ｓk-1をＳkに変換させる。
スを示し、Ｓkは受信シーケンスナンバｋにおける符号
化機の状態を（ｍ＝｛０，１．．．Ｍ−１｝）示すもの
で、いずれもＭ ｂｒａｎｃｈの状態を示し、受信シー
ケンスナンバがｋ−１からｋに遷移するとき前記入力ビ
ットｄkは符号化機の状態Ｓk-1をＳkに変換させる。
【００７６】即ち、ＭＡＰデコーディングにおいて前
記”α（Ｓk）”は式４のように順方法回帰（ｆｏｒｗ
ａｒｄ ｒｅｃｕｒｓｉｏｎ）方法によって求めるが、
計算されたａ（Ｓk）がデコーダの出力ビットを決定す
るのにすぐ用いられる。前記”α（Ｓk）”は一つの順
方向（α）プロセッサーによって行われる。
記”α（Ｓk）”は式４のように順方法回帰（ｆｏｒｗ
ａｒｄ ｒｅｃｕｒｓｉｏｎ）方法によって求めるが、
計算されたａ（Ｓk）がデコーダの出力ビットを決定す
るのにすぐ用いられる。前記”α（Ｓk）”は一つの順
方向（α）プロセッサーによって行われる。
【００７７】また、前記”β（Ｓk）”は式６のように
逆方向回帰（ｒｅｃｕｒｓｉｏｎ）方法によって求める
ことができ、該”β（Ｓk）”が最適の事後確率を求め
るのに用いるためには一定期間が必要である。該一定期
間を”学習”期間とし、該学習期間以後に一つの逆方向
（ベータ）プロセッサーによって計算された”β
（Ｓ k）”がデコーダの出力ビットを決定するのに用い
られる。
逆方向回帰（ｒｅｃｕｒｓｉｏｎ）方法によって求める
ことができ、該”β（Ｓk）”が最適の事後確率を求め
るのに用いるためには一定期間が必要である。該一定期
間を”学習”期間とし、該学習期間以後に一つの逆方向
（ベータ）プロセッサーによって計算された”β
（Ｓ k）”がデコーダの出力ビットを決定するのに用い
られる。
【００７８】以下、前記はα（Ｓk）α値、前記β
（Ｓk）はβ値に称される。
（Ｓk）はβ値に称される。
【００７９】図２は本発明によるＭＡＰデコーダタイミ
ング図を示す図面である。
ング図を示す図面である。
【００８０】図２を参照すると逆方向プロセッサーは任
意のＷ0＋ＬからＷ0までのシンボルを有し”学習”を開
始する。前記”学習”に対する期間は全体ＭＡＰデコー
ディングにおいて”Ｌ”長さの間行われる。前記”学
習”には関連技術のように受信シーケンスのＬビットに
該当するシンボルを用いる。ここで、Ｗ0は前記受信シ
ーケンスの長さをＷに割った余りに当たる。
意のＷ0＋ＬからＷ0までのシンボルを有し”学習”を開
始する。前記”学習”に対する期間は全体ＭＡＰデコー
ディングにおいて”Ｌ”長さの間行われる。前記”学
習”には関連技術のように受信シーケンスのＬビットに
該当するシンボルを用いる。ここで、Ｗ0は前記受信シ
ーケンスの長さをＷに割った余りに当たる。
【００８１】次にＷ0における０までのシンボルを有し
β値を計算してメモリに貯蔵する。ここで、前記メモリ
は入出力ポートが他のデュアルポートランダムアクセス
メモリ（Ｄｕａｌ Ｐｏｒｔ Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ（ＤＰＲＡＭ））を用いる。
β値を計算してメモリに貯蔵する。ここで、前記メモリ
は入出力ポートが他のデュアルポートランダムアクセス
メモリ（Ｄｕａｌ Ｐｏｒｔ Ｒａｎｄｏｍ Ａｃｃｅ
ｓｓ Ｍｅｍｏｒｙ（ＤＰＲＡＭ））を用いる。
【００８２】次にＷ0＋Ｗ＋ＬからＷ0＋Ｗまでのシンボ
ルを有し、”学習”過程を開始し、Ｗ0＋ＷからＷ0まで
のシンボルでβ値を計算してメモリに格納する。
ルを有し、”学習”過程を開始し、Ｗ0＋ＷからＷ0まで
のシンボルでβ値を計算してメモリに格納する。
【００８３】前記Ｗ0＋Ｗ＋ＬからＷ0＋Ｗシンボルまで
の”学習”過程の開始と同時に、順方向プロセッサーで
は０からＷ0までのシンボルを有し、α値を計算して前
記逆方向プロセッサーによって貯蔵されたＷ0から０ま
でのβ値を共に用いてデコーダ出力のビットを決定す
る。前記β値又はα値の計算はＷの間行われる。
の”学習”過程の開始と同時に、順方向プロセッサーで
は０からＷ0までのシンボルを有し、α値を計算して前
記逆方向プロセッサーによって貯蔵されたＷ0から０ま
でのβ値を共に用いてデコーダ出力のビットを決定す
る。前記β値又はα値の計算はＷの間行われる。
【００８４】続いて、Ｗ0＋２Ｗ＋ＬからＷ0＋２Ｗまで
のシンボルを有して”学習”過程を開始し、Ｗ0＋２Ｗ
からＷ0＋Ｗまでのシンボルでβ値を計算してメモリに
格納する。
のシンボルを有して”学習”過程を開始し、Ｗ0＋２Ｗ
からＷ0＋Ｗまでのシンボルでβ値を計算してメモリに
格納する。
【００８５】前記Ｗ0＋２Ｗ＋ＬからＷ0＋２Ｗまでのシ
ンボルを有して”学習”過程を開始すると同時に、順方
向プロセッサーではＷ0からＷ0＋Ｗまでのシンボルを有
しα値を計算して前記逆方向プロセッサーによって貯蔵
されたＷ0＋ＷからＷ0までのβ値を共に用いてデコーダ
出力のビットを決定する。
ンボルを有して”学習”過程を開始すると同時に、順方
向プロセッサーではＷ0からＷ0＋Ｗまでのシンボルを有
しα値を計算して前記逆方向プロセッサーによって貯蔵
されたＷ0＋ＷからＷ0までのβ値を共に用いてデコーダ
出力のビットを決定する。
【００８６】このように、”学習”と逆方向プロセッシ
ング、順方向プロセッシング、デコーディングを繰り返
して一つのコードブロック（本発明では説明の便利上受
信シーケンスと称する。従って、該受信シーケンスの長
さは一つのコードブロックサイズを称する）に対するＭ
ＡＰデコーディングを完了する。
ング、順方向プロセッシング、デコーディングを繰り返
して一つのコードブロック（本発明では説明の便利上受
信シーケンスと称する。従って、該受信シーケンスの長
さは一つのコードブロックサイズを称する）に対するＭ
ＡＰデコーディングを完了する。
【００８７】尚、図２の下の２線は逆方向はプロセッシ
ングの結果のβ値を格納するデュアルポートラムのアド
レスを示している。ポートＡではβ値を格納し、ポート
βではβ値を読み取ることを仮定している。
ングの結果のβ値を格納するデュアルポートラムのアド
レスを示している。ポートＡではβ値を格納し、ポート
βではβ値を読み取ることを仮定している。
【００８８】但し、前記”学習”期間の内に計算された
β値は格納していない。
β値は格納していない。
【００８９】前記Ｗ0から０まで計算されたβ値はポー
トＡのＷ0から０まで減少するアドレスの順で格納さ
れ、以後前記β値はポートβを介して０からＷ0まで増
加するアドレスの順に読み取り、前記０からＷ0まで計
算されたα値と共にデコーダの出力ビットを決定するの
に用いられる。
トＡのＷ0から０まで減少するアドレスの順で格納さ
れ、以後前記β値はポートβを介して０からＷ0まで増
加するアドレスの順に読み取り、前記０からＷ0まで計
算されたα値と共にデコーダの出力ビットを決定するの
に用いられる。
【００９０】また、前記”Ｗ0＋Ｗ”から”Ｗ0”まで計
算されたβ値はポートＡの０からＷまで増加するアドレ
スの順で格納され、以後前記β値はポートβを介してＷ
から０まで減少するアドレスの順に読み取り、前記”Ｗ
0”から”Ｗ0＋Ｗ”まで計算されたα値と共にデコーダ
の出力ビットを決定するのに用いられる。
算されたβ値はポートＡの０からＷまで増加するアドレ
スの順で格納され、以後前記β値はポートβを介してＷ
から０まで減少するアドレスの順に読み取り、前記”Ｗ
0”から”Ｗ0＋Ｗ”まで計算されたα値と共にデコーダ
の出力ビットを決定するのに用いられる。
【００９１】即ち、前記ポートＡとポートＢは前記一定
長さの間計算されたβ値を増加又は減少するアドレスの
順に格納するか読み取って出力するが、前記ポートＡに
格納されたβ値が増加されるアドレスの順に格納された
場合にはポートＢを介して減少するアドレスの順に読み
取り、減少されるアドレスの順に格納された場合にはポ
ートＢを介して増加するアドレスの順に読み取って出力
される。
長さの間計算されたβ値を増加又は減少するアドレスの
順に格納するか読み取って出力するが、前記ポートＡに
格納されたβ値が増加されるアドレスの順に格納された
場合にはポートＢを介して減少するアドレスの順に読み
取り、減少されるアドレスの順に格納された場合にはポ
ートＢを介して増加するアドレスの順に読み取って出力
される。
【００９２】即ち、前記ポートＡとポートＢは相互排他
的に増加又は減少するアドレスの順によって値を入出力
する。
的に増加又は減少するアドレスの順によって値を入出力
する。
【００９３】もし、用いているアドレスが常に同一方向
に進行すると、即ち、ポートＡのアドレスはＷ又はＷ0
において０に減少し、ポートＢのアドレスも０からＷ又
はＷ0に増加することを繰り返すしたら、格納されたβ
値が読み取りきれないうちに新しい値が更新される。こ
れを防止するためにβ値格納メモリを２倍に増やした
り、本発明から提案された方法を用いるべきである。
に進行すると、即ち、ポートＡのアドレスはＷ又はＷ0
において０に減少し、ポートＢのアドレスも０からＷ又
はＷ0に増加することを繰り返すしたら、格納されたβ
値が読み取りきれないうちに新しい値が更新される。こ
れを防止するためにβ値格納メモリを２倍に増やした
り、本発明から提案された方法を用いるべきである。
【００９４】本発明では一つの逆方向プロセッシングが
Ｗ0＋ＮＷ＋Ｌ（Ｎ＝０，１，２、、、）から開始さ
れ、該開始点はスライディングウィンドウごとにＷほど
ずつ増加する。また、逆方向プロセッシングの終点は０
（Ｎ＝０）又はＷ0＋（Ｎ−１）Ｗ（Ｎ＝１，２、、）
としてやはりＷ程ずつ増加させるとよい。
Ｗ0＋ＮＷ＋Ｌ（Ｎ＝０，１，２、、、）から開始さ
れ、該開始点はスライディングウィンドウごとにＷほど
ずつ増加する。また、逆方向プロセッシングの終点は０
（Ｎ＝０）又はＷ0＋（Ｎ−１）Ｗ（Ｎ＝１，２、、）
としてやはりＷ程ずつ増加させるとよい。
【００９５】全ての”学習”には関連技術のように受信
シーケンスのＬビットに該当するシンボルを用いる。
シーケンスのＬビットに該当するシンボルを用いる。
【００９６】前記Ｗ0は（受信シーケンス長さ）ｍｏｄ
Ｗ（モジュール演算）に決定する。但し、モジュール結
果が０であればＷを用いる。
Ｗ（モジュール演算）に決定する。但し、モジュール結
果が０であればＷを用いる。
【００９７】例えば、受信シーケンス長さが３８４０ビ
ットであり、Ｗが２５６であればＷ0はＷのように２５
６に決定される。受信シーケンス長さが３８４１ビット
であればＷ0は１となる。このようにＷ0を決定すると最
終の逆方向のプロセッシング単位がいつもＷとなる。こ
れによって３ＧＰＰ ＷＣＤＭＡのようにトレリスター
ミネーション（ｔｒｅｌｌｉｓ ｔｅｒｍｉｎａｔｉｏ
ｎ）（３ＧＰＰ ＴＳ２５．２１２ Ｖ２．２．１ Ｔ
ｕｒｂｏ Ｃｏｄｉｎｇ ｓｅｃｔｉｏｎ、Ｏｃｔ．１
９９９）を用いるターボコードの性質を最大限に活かす
ことができる。
ットであり、Ｗが２５６であればＷ0はＷのように２５
６に決定される。受信シーケンス長さが３８４１ビット
であればＷ0は１となる。このようにＷ0を決定すると最
終の逆方向のプロセッシング単位がいつもＷとなる。こ
れによって３ＧＰＰ ＷＣＤＭＡのようにトレリスター
ミネーション（ｔｒｅｌｌｉｓ ｔｅｒｍｉｎａｔｉｏ
ｎ）（３ＧＰＰ ＴＳ２５．２１２ Ｖ２．２．１ Ｔ
ｕｒｂｏ Ｃｏｄｉｎｇ ｓｅｃｔｉｏｎ、Ｏｃｔ．１
９９９）を用いるターボコードの性質を最大限に活かす
ことができる。
【００９８】これはテール（ｔａｉｌ）ビットを用いる
とコンボルーショナルビテルビ（ｖｉｔｅｒｂｉ）デコ
ーダでデコーディングするときコードブロックの最終ト
レースバック深さ（ｔｒａｃｅ−ｂａｃｋ ｄｅｐｔ
ｈ）はステート（ｓｔａｔｅ）０から開始して一挙にデ
コーディングするような概念である。
とコンボルーショナルビテルビ（ｖｉｔｅｒｂｉ）デコ
ーダでデコーディングするときコードブロックの最終ト
レースバック深さ（ｔｒａｃｅ−ｂａｃｋ ｄｅｐｔ
ｈ）はステート（ｓｔａｔｅ）０から開始して一挙にデ
コーディングするような概念である。
【００９９】例えば、Ｗを２５６に決定した時３８４１
ビットのコードブロックは１ビットが残ることになり、
本発明のように一番最初のウィンドウで１ビットを処理
するか、或いは一番最終のウィンドウにおいて１ビット
を処理する方法が考えられる。
ビットのコードブロックは１ビットが残ることになり、
本発明のように一番最初のウィンドウで１ビットを処理
するか、或いは一番最終のウィンドウにおいて１ビット
を処理する方法が考えられる。
【０１００】しかるに、各コードブロックの最終にはタ
ーミネーション特性を用いることができるのでこれを用
いて１ビットをデコーディングするよりは２５６ビット
をデコーディングするのが更に望ましいデコーディング
性能が得られる方法である。
ーミネーション特性を用いることができるのでこれを用
いて１ビットをデコーディングするよりは２５６ビット
をデコーディングするのが更に望ましいデコーディング
性能が得られる方法である。
【０１０１】尚、ＭＡＰデコーディングにおいて必要な
メモリの大きさを比較すると関連技術では６０ｄｅｐｔ
ｈほど必要とするものに対して、本発明のデコーダは２
５６ｄｅｐｔｈを用いるので多く延伸されるように見え
るが、本発明において用いられている”Ｘｉｌｉｎｘ
Ｖｉｒｔｅｘ”チップの内部ブロックラムの最小深さが
２５６であるので実際回路を具現する観点からは差がな
い。
メモリの大きさを比較すると関連技術では６０ｄｅｐｔ
ｈほど必要とするものに対して、本発明のデコーダは２
５６ｄｅｐｔｈを用いるので多く延伸されるように見え
るが、本発明において用いられている”Ｘｉｌｉｎｘ
Ｖｉｒｔｅｘ”チップの内部ブロックラムの最小深さが
２５６であるので実際回路を具現する観点からは差がな
い。
【０１０２】本発明によれば、移動通信システムに関す
る、特に、スライディングウィンドウ方式を用いたター
ボコードのデコーディング方法が提供される。
る、特に、スライディングウィンドウ方式を用いたター
ボコードのデコーディング方法が提供される。
【０１０３】本発明は、受信シーケンスを最大事後（Ｍ
ａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ）アルゴリズ
ムを用いてデコーディングするのにおいて、一定長さの
間逆方向のプロセッシングによる学習を行い、以後逆方
向プロセッシングによる第１結果値を計算して格納し、
前記学習時間と同時に順方向プロセッシングによる第２
結果値を計算して該第２結果値と前記第１結果値以前に
格納された第１結果値を用いてデコーディングビット出
力を決定する。
ａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ）アルゴリズ
ムを用いてデコーディングするのにおいて、一定長さの
間逆方向のプロセッシングによる学習を行い、以後逆方
向プロセッシングによる第１結果値を計算して格納し、
前記学習時間と同時に順方向プロセッシングによる第２
結果値を計算して該第２結果値と前記第１結果値以前に
格納された第１結果値を用いてデコーディングビット出
力を決定する。
【０１０４】
【発明の効果】以上説明したように、本発明は逆方向プ
ロセッサーを一つだけ用いることによって回路の大きさ
と演算量（電力消耗量）を減らすことができる。
ロセッサーを一つだけ用いることによって回路の大きさ
と演算量（電力消耗量）を減らすことができる。
【０１０５】また、最終ウィンドウを満たすことによっ
てトレリス（ｔｒｅｌｌｉｓ）ターミネーションの特性
を活かして更に望ましいデコーディング能力を有する。
てトレリス（ｔｒｅｌｌｉｓ）ターミネーションの特性
を活かして更に望ましいデコーディング能力を有する。
【０１０６】また、デコーダの結果を順に得ることがで
きるのでＬＩＦＯに必要とするメモリ及び回路を除去す
ることができ、電力消耗面から改善効果を奏する。
きるのでＬＩＦＯに必要とするメモリ及び回路を除去す
ることができ、電力消耗面から改善効果を奏する。
【０１０７】β値を格納するデュアルポートラムの読み
取り及び書き取りのアドレスを調節してメモリの大きさ
を半分に減らすことができる。
取り及び書き取りのアドレスを調節してメモリの大きさ
を半分に減らすことができる。
【図１】関連技術によるＭＡＰデコーディングタイミン
グ図を示す図である。
グ図を示す図である。
【図２】本発明によるＭＡＰデコーディングタイミング
図を示す図である。
図を示す図である。
Claims (21)
- 【請求項１】 反復的な復号を行う受信段において、 基準受信シーケンスナンバ以後の状態確率値の第１結果
値を受信シーケンスのＬビット長さの間演算し、次の受
信シーケンスのＷビット長さの間基準受信シーケンスナ
ンバ以後の状態確率値の第２結果値を演算して貯蔵する
逆方向プロセッサーと、 前記第１結果値の演算と同時に前記基準受信シーケンス
以前の状態確率値の第３結果値を演算する順方向プロセ
ッサーと、 前記第２結果値を順次的に貯蔵し、前記第２結果値の演
算以後に該第２結果値を逆順に出力するメモリと、 前記演算される第３結果値と前記出力される第２結果値
を用いて前記受信シーケンスの出力値を決定する出力決
定モジュールと、を備えることを特徴とするＭＡＰデコ
ーダ。 - 【請求項２】 前記メモリは前記第２結果値を増加させ
る住所と減少させる住所とを交替に用いながら書き込む
ことを特徴とする請求項１に記載のＭＡＰデコーダ。 - 【請求項３】 前記メモリは前記第２結果値を前記記録
に対称させて減少させる住所と、増加させる住所とを交
替に用いながら書き込むことを特徴とする請求項１に記
載のＭＡＰデコーダ。 - 【請求項４】 前記受信シーケンスにおいて最初に演算
される第１結果値は（Ｌ＋前記受信シーケンスの長さを
Ｗに割った余り）ビットから逆に演算されることを特徴
とする請求項１に記載のＭＡＰデコーダ。 - 【請求項５】 前記受信シーケンスにおいて最初に演算
される第２結果値は、前記受信シーケンスの長さをＷに
割った余りの長さの間、前記受信シーケンスにおいて逆
に演算されて、該逆順序に格納されることを特徴とする
請求項１に記載のＭＡＰデコーダ。 - 【請求項６】 前記受信シーケンスにおいて最初に演算
される第３結果値は前記受信シーケンスの長さをＷに分
けた余りの長さの間、前記受信シーケンスにおいて順次
に演算されることを特徴とする請求項１に記載のＭＡＰ
デコーダ。 - 【請求項７】 前記順次に演算される第３結果値と、前
記逆順次に出力される第２結果値が前記受信シーケンス
において同一順序の結果値で、該第３結果値の演算と同
一に前記受信シーケンスの出力値が決定されることを特
徴とする請求項１に記載のＭＡＰデコーダ。 - 【請求項８】 反復的な復号を行う受信段において、 基準受信シーケンスナンバ以後の状態確率値の第１結果
値を受信シーケンスのＬビットの長さの間演算し、次の
受信シーケンスのＷビット長さの間基準受信のシーケン
スナンバ以後の状態確率値の第２結果値を演算して貯蔵
するステップと、 前記第１結果値の演算と同時に、前記基準シーケンスナ
ンバの以前の状態確率値の第３結果値を演算するステッ
プと、 前記第２結果値を順に貯蔵し、前記第２結果値を演算以
後に該第２結果値を逆順に出力するステップと、 前記演算される第３結果値と、前記出力される第２結果
値を用いて前記受信シーケンスの出力値を決定するステ
ップと、を包含することを特徴とするＭＡＰデコーディ
ング方法。 - 【請求項９】 前記第２結果値を増加させる住所と減少
させる住所とを交替に用いながら書き込むことを特徴と
する請求項８に記載のＭＡＰデコーダ方法。 - 【請求項１０】 前記第２結果値を前記記録に対称され
て減少させる住所と、増加させる住所とを交替に用いな
がら書き込むことを特徴とする請求項９に記載のＭＡＰ
デコーディング方法。 - 【請求項１１】 前記受信シーケンスにおいて最初に演
算される第１結果値は（Ｌ＋前記受信シーケンスの長さ
をＷに割った余り）ビットから逆に演算されることを特
徴とする請求項１に記載のＭＡＰデコーダ。 - 【請求項１２】 前記受信シーケンスにおいて最初に演
算される第２結果値は、前記受信シーケンスの長さをＷ
に割った余りの長さの間、前記受信シーケンスにおいて
逆に演算されて、該逆順序に格納されることを特徴とす
る請求項８に記載のＭＡＰデコーディング方法。 - 【請求項１３】 前記受信シーケンスにおいて最初に演
算される第３結果値は前記受信シーケンスの長さをＷに
割った余りの長さの間、前記受信シーケンスにおいて順
に演算されることを特徴とする請求項８に記載のＭＡＰ
デコーディング方法。 - 【請求項１４】 前記順に演算される第３結果値と、前
記逆順に出力される第２結果値が前記受信シーケンスに
おいて同一順序の結果値で、該第３結果値の演算と同一
に前記受信シーケンスの出力値が決定されることを特徴
とする請求項８に記載のＭＡＰデコーディング方法。 - 【請求項１５】 受信シーケンスの最大事後アルゴリズ
ムを用いてのデコーディングにおいて、 一定長さの間逆方向のプロセッシングによる学習を行
い、以後に逆方向にプロセッシングによる第１結果値を
計算して貯蔵し、前記学習時間と同時に順方向プロセッ
シングによる第２結果値を計算して、該第２結果値と前
記第１結果値以前に格納された第１結果値を用いてデコ
ーディングビット出力を決定することを特徴とするター
ボデコーディング方法。 - 【請求項１６】 前記逆方向又は順方向プロセッシング
長さがＷであり、前記学習長さがＬであり、前記受信シ
ーケンスの長さをＷに割った余りがＷ0であり、Ｎが１
以上の定数である時、受信シーケンスのナンバ”Ｗ0＋
ＮＷ＋Ｌ”から”Ｗ0＋ＮＷ”のシンボルで逆方向プロ
セッシングによって学習を行い、以後に”Ｗ0＋ＮＷ”
から”Ｗ0＋（Ｎ−１）Ｗ”までのシンボルで逆方向プ
ロセッシングによる第１結果値を貯蔵し、前記学習行い
時間と同時に”Ｗ0＋（Ｎ＋１）Ｗ＋Ｌ”から”Ｗ0＋Ｎ
Ｗ”までのシンボルで順方向プロセッシングによる第２
結果値を計算して”Ｗ0＋（Ｎ−１）Ｗ”から”Ｗ0＋Ｎ
Ｗ”まで計算されて貯蔵された第１結果値と共にデコー
ディングビット決定を行うことを特徴とする請求項１５
に記載のターボデコーディング方法。 - 【請求項１７】 前記Ｎが０である場合、前記受信シー
ケンスのナンバ”Ｗ 0＋Ｌ”からＷ0のシンボルで逆方向
プロセッシングによって学習を行い、以後にＷ0から０
までのシンボルで逆方向プロセッシングによる第１結果
値を格納し、次のウィンドウの学習開始と共に０からＷ
0までのシンボルで順方向のプロセッシングを行い第２
結果値を計算することを特徴とする請求項１５に記載の
ターボデコーディング方法。 - 【請求項１８】 前記第１結果値はデュアルポートラム
のいずれかの一つのポートを介して書き込まれ、他の異
なるポートを介して読ませることを特徴とする請求項１
５に記載のターボデコーディング方法。 - 【請求項１９】 前記デュアルポートラム（ＤＰＲＡ
Ｍ）のポートを介して貯蔵又は読ませる住所は前記Ｗ0
又はＷ長さごとに増加又は減少されることを特徴とする
請求項１８に記載のターボデコーディング方法。 - 【請求項２０】 前記デュアルポートラム（ＤＰＲＡ
Ｍ）のポートを介して貯蔵又は読ませる住所は前記Ｗ0
又はＷ長さごとに相互排他的に増加又は減少されること
を特徴とする請求項１８に記載のターボデコーディング
方法。 - 【請求項２１】 前記デコーディングビットの決定出力
が順に成されることを特徴とする請求項１５に記載のタ
ーボデコーディング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-060746 | 2000-10-16 | ||
| KR10-2000-0060746A KR100390416B1 (ko) | 2000-10-16 | 2000-10-16 | 터보 디코딩 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204173A true JP2002204173A (ja) | 2002-07-19 |
| JP3954347B2 JP3954347B2 (ja) | 2007-08-08 |
Family
ID=19693688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001317504A Expired - Fee Related JP3954347B2 (ja) | 2000-10-16 | 2001-10-15 | ターボデコーディング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7003041B2 (ja) |
| JP (1) | JP3954347B2 (ja) |
| KR (1) | KR100390416B1 (ja) |
| CN (1) | CN1254121C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005125019A1 (ja) * | 2004-06-17 | 2005-12-29 | Mitsubishi Denki Kabushiki Kaisha | ターボ符号の誤り訂正復号方法及びターボ符号の誤り訂正復号装置 |
| JP2007515892A (ja) * | 2003-12-22 | 2007-06-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サブブロック処理及びサブブロックをベースとする停止基準を伴うｓｉｓｏ復号器 |
| US8170134B2 (en) | 2004-04-23 | 2012-05-01 | Yokogawa Electric Corporation | Transmitter and a method for duplicating same |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100388780B1 (ko) * | 2000-12-30 | 2003-06-25 | 주식회사 하이닉스반도체 | 이동통신 기지국의 디코더에서 메모리 용량 축소 방법 |
| JP4185314B2 (ja) * | 2002-06-07 | 2008-11-26 | 富士通株式会社 | 情報記録再生装置、光ディスク装置及び、データ再生方法 |
| US7154965B2 (en) * | 2002-10-08 | 2006-12-26 | President And Fellows Of Harvard College | Soft detection of data symbols in the presence of intersymbol interference and timing error |
| JP2005167513A (ja) * | 2003-12-01 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 復号装置及び復号方法 |
| GB0804206D0 (en) * | 2008-03-06 | 2008-04-16 | Altera Corp | Resource sharing in decoder architectures |
| US8578255B1 (en) * | 2008-12-19 | 2013-11-05 | Altera Corporation | Priming of metrics used by convolutional decoders |
| KR200458216Y1 (ko) * | 2009-12-14 | 2012-01-30 | (주)아모레퍼시픽 | 에어리스 펌프 |
| CN102571107B (zh) * | 2010-12-15 | 2014-09-17 | 展讯通信（上海）有限公司 | LTE系统中高速并行Turbo码的解码系统及方法 |
| US8910029B2 (en) * | 2011-02-08 | 2014-12-09 | Intel Mobile Communications GmbH | Iterative decoder |
| CN103746710B (zh) * | 2013-12-30 | 2017-04-05 | 华为技术有限公司 | 一种译码器和译码方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6128765A (en) * | 1998-08-20 | 2000-10-03 | General Electric Company | Maximum A posterior estimator with fast sigma calculator |
| US6292918B1 (en) | 1998-11-05 | 2001-09-18 | Qualcomm Incorporated | Efficient iterative decoding |
| US6189126B1 (en) * | 1998-11-05 | 2001-02-13 | Qualcomm Incorporated | Efficient trellis state metric normalization |
| US6580767B1 (en) * | 1999-10-22 | 2003-06-17 | Motorola, Inc. | Cache and caching method for conventional decoders |
| JP2002076921A (ja) * | 2000-09-01 | 2002-03-15 | Nec Corp | 誤り訂正符号復号方法及び装置 |
| US6829313B1 (en) * | 2000-07-17 | 2004-12-07 | Motorola, Inc. | Sliding window turbo decoder |
| US6813743B1 (en) * | 2000-07-31 | 2004-11-02 | Conexant Systems, Inc. | Sliding window technique for map decoders |
| US6452979B1 (en) * | 2000-09-06 | 2002-09-17 | Motorola, Inc. | Soft output decoder for convolutional codes |
| JP2004080508A (ja) * | 2002-08-20 | 2004-03-11 | Nec Electronics Corp | 誤り訂正符号の復号方法、そのプログラム及びその装置 |
-
2000
- 2000-10-16 KR KR10-2000-0060746A patent/KR100390416B1/ko not_active IP Right Cessation
-
2001
- 2001-10-15 CN CNB011415584A patent/CN1254121C/zh not_active Expired - Fee Related
- 2001-10-15 JP JP2001317504A patent/JP3954347B2/ja not_active Expired - Fee Related
- 2001-10-16 US US09/977,252 patent/US7003041B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515892A (ja) * | 2003-12-22 | 2007-06-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サブブロック処理及びサブブロックをベースとする停止基準を伴うｓｉｓｏ復号器 |
| JP4778441B2 (ja) * | 2003-12-22 | 2011-09-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | サブブロック処理及びサブブロックをベースとする停止基準を伴うｓｉｓｏ復号器 |
| US8170134B2 (en) | 2004-04-23 | 2012-05-01 | Yokogawa Electric Corporation | Transmitter and a method for duplicating same |
| WO2005125019A1 (ja) * | 2004-06-17 | 2005-12-29 | Mitsubishi Denki Kabushiki Kaisha | ターボ符号の誤り訂正復号方法及びターボ符号の誤り訂正復号装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1349361A (zh) | 2002-05-15 |
| US20020097816A1 (en) | 2002-07-25 |
| JP3954347B2 (ja) | 2007-08-08 |
| KR100390416B1 (ko) | 2003-07-07 |
| KR20020030169A (ko) | 2002-04-24 |
| US7003041B2 (en) | 2006-02-21 |
| CN1254121C (zh) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477680B2 (en) | Area-efficient convolutional decoder | |
| US7467347B2 (en) | Method for decoding error correcting code, its program and its device | |
| JP4629295B2 (ja) | ターボ符号化された符号シーケンスの復号方法及び復号装置 | |
| US20030097633A1 (en) | High speed turbo codes decoder for 3G using pipelined SISO Log-Map decoders architecture | |
| EP1564893A1 (en) | Turbo decoder, turbo decoding method, and operating program of same | |
| KR20080098391A (ko) | 양방향 슬라이딩 윈도우 아키텍처를 갖는 ｍａｐ 디코더 | |
| JP3451246B2 (ja) | 最大事後確率復号方法及び装置 | |
| US20030084398A1 (en) | High speed turbo codes decoder for 3g using pipelined siso log-map decoders architecture | |
| EP1130789A2 (en) | Soft-decision decoding of convolutionally encoded codeword | |
| JP2007510337A (ja) | 移動通信システムのビタビ／ターボ統合デコーダ | |
| JP2002204173A (ja) | ターボデコーディング方法 | |
| US7584389B2 (en) | Turbo decoding apparatus and method | |
| US20130007568A1 (en) | Error correcting code decoding device, error correcting code decoding method and error correcting code decoding program | |
| JP2004343716A (ja) | 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 | |
| EP1128560B1 (en) | Apparatus and method for performing SISO decoding | |
| US7925964B2 (en) | High-throughput memory-efficient BI-SOVA decoder architecture | |
| JP3888135B2 (ja) | 誤り訂正符号復号装置 | |
| JP2002076921A (ja) | 誤り訂正符号復号方法及び装置 | |
| JP3892471B2 (ja) | 復号方法 | |
| JP2005167513A (ja) | 復号装置及び復号方法 | |
| JP2001352256A (ja) | 復号装置及び復号方法 | |
| KR100436434B1 (ko) | 상태 메트릭을 갖는 터보 복호기 및 그를 이용한 계산 방법 | |
| JP2006115534A5 (ja) | ||
| KR100305293B1 (ko) | 터보 복호기에서 최소 메모리를 이용하여 대수 근사화 확률비를구하는 방법 | |
| KR20010113792A (ko) | 재귀적 컨벌루션형 심벌들을 디코딩하기 위한 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |