JP2004343716A - 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 - Google Patents
畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 Download PDFInfo
- Publication number
- JP2004343716A JP2004343716A JP2004106933A JP2004106933A JP2004343716A JP 2004343716 A JP2004343716 A JP 2004343716A JP 2004106933 A JP2004106933 A JP 2004106933A JP 2004106933 A JP2004106933 A JP 2004106933A JP 2004343716 A JP2004343716 A JP 2004343716A
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- convolutional code
- window
- transmission format
- crc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3922—Add-Compare-Select [ACS] operation in forward or backward recursions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0046—Code rate detection or code type detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0055—MAP-decoding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0066—Parallel concatenated codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】畳み込み符号化信号の伝送方式をブラインド検出する新たな手法を提供する。
【解決手段】本発明に従って畳み込み符号化信号の伝送形式をブラインド検出する方法は、最大事後確率アルゴリズムを使用して該信号を復号するステップを含む。更に、該復号ステップは、可能なMF個の基準形式をそれぞれ考慮しながら該信号を復号して、ソフト出力情報の対応するMF個のグループをそれぞれ送達するステップと、ソフト出力情報の各グループからCRCワードを計算して、計算したCRCワードを前記伝送CRCワードと比較するステップと、計算したCRCワードが伝送CRCワードと等しいすべてのグループを選択するステップと、選択されたグループの各々の最後のいくつかのソフト入力情報の中の少なくとも1つのソフト入力情報から符号化信号の実際の伝送形式を選択するステップと、を含む。
【選択図】図10
【解決手段】本発明に従って畳み込み符号化信号の伝送形式をブラインド検出する方法は、最大事後確率アルゴリズムを使用して該信号を復号するステップを含む。更に、該復号ステップは、可能なMF個の基準形式をそれぞれ考慮しながら該信号を復号して、ソフト出力情報の対応するMF個のグループをそれぞれ送達するステップと、ソフト出力情報の各グループからCRCワードを計算して、計算したCRCワードを前記伝送CRCワードと比較するステップと、計算したCRCワードが伝送CRCワードと等しいすべてのグループを選択するステップと、選択されたグループの各々の最後のいくつかのソフト入力情報の中の少なくとも1つのソフト入力情報から符号化信号の実際の伝送形式を選択するステップと、を含む。
【選択図】図10
Description
本発明は、一般的に、チャネル符号化/復号手法、特に畳み込み符号に関し、一層具体的には、伝送形式のブラインド検出に関する。
本発明の適用は、一般に、無線通信システムの分野を対象とし、特に、CDMA2000、WCDMA(すなわち広帯域CDMA)またはIS−95規格のような種々のCDMA型移動無線システムのようなCDMAシステムを対象とする。
第3世代移動無線システムは、チャネル符号化手法としてターボ・コードと共に畳み込みコードを指定している(非特許文献1参照)。
UMTS規格は、TFCI(伝送形式組み合わせ標識子−Transport Format Combination Indicator)型伝送形式検出に加えて、使用中の伝送形式をブラインド検出する可能性を定義している(詳細は非特許文献2参照)。
このオプションは伝送フレームにおけるTFCIシンボル・オーバーヘッドを低減し、従って伝送媒体負荷を増大させるために使用される。更に、UMTS規格に示されているように、明示的にブラインド検出される伝送チャネルは、畳み込みコードを使用して符号化されなければならない。
一般的に、伝送形式ブラインド検出は、CRC(巡回冗長符号−Cyclic Redundancy Check)ワードの使用に基づいている。そのような検出の例が非特許文献1および非特許文献2に記載されている。その主要な考え方は、探査中の伝送チャネルにおいて使用可能な種々の伝送形式に対応する種々の可能なブロック・サイズを復号するためビタビ(Viterbi)復号器を使用することにある。従って、すべての可能なブロック・サイズに関してCRCワードを検査しなければならない。正しいCRCが正しいブロック・サイズを決定する。CRC長が大きければ、正しいブロックを決定するためにはCRC検査で十分である。しかしながら、8または12ビットのように比較的小さいCRCの場合、1つの正しいCRCを持つ2つまたはそれ以上のブロックの間を区別するためには付加的メトリック(metric)を採用しなければならない。また、ビタビ復号器が使用される場合、この付加的メトリックを計算するために付加的計算が必要とされる。
3GPP, Technical Specification Group Radio Access Network ;Multiplexing andchannel coding (FDD);(3G TS 25.212 version 3.5.0(2000-12)), Release 1999 3GPP, Technical Specification Group Radio Access Network; Multiplexing andchannel coding (FDD); 3G TS 25.212 version 4.3.0 (200 1-12)), Release 4
3GPP, Technical Specification Group Radio Access Network ;Multiplexing andchannel coding (FDD);(3G TS 25.212 version 3.5.0(2000-12)), Release 1999 3GPP, Technical Specification Group Radio Access Network; Multiplexing andchannel coding (FDD); 3G TS 25.212 version 4.3.0 (200 1-12)), Release 4
本発明は、上述のような問題を解決するため、入射した畳み込み符号化信号の伝送形式をブラインド検出する新たな方法を提案する。
一般的には、該伝送形式は、事前には未知であり、あらかじめ定められたMF個の基準伝送形式からなる1つのセットに属する。また、畳み込み符号化信号は、事前に未知の伝送形式に対応する事前に未知のビット数を持つ1つのデータ・ブロックおよび伝送される巡回冗長検査すなわちCRCワードを内包する1つのCRCフィールドを含む。本発明に従った方法は、最大事後確率アルゴリズムを使用して該信号を復号するステップを含み、更に、該復号ステップは、可能なMF個の基準形式をそれぞれ考慮しながら該信号を復号して、ソフト出力情報の対応するMF個のグループをそれぞれ送達するステップ、ソフト出力情報の各グループからCRCワードを計算して、計算したCRCワードを前記伝送CRCワードと比較するステップ、計算したCRCワードが伝送CRCワードと等しいすべてのグループを選択するステップ、および、選択されたグループの各々の最後のいくつかのソフト入力情報の中の少なくとも1つのソフト入力情報から符号化信号の実際の伝送形式を選択するステップを含む。
このように、本発明は、計算済みのソフト出力情報(すなわちLLR情報)を付加的メトリックとして使用して、正しいCRCを持つ2つまたはそれ以上のブロックの間を識別する。本発明が提案するアーキテクチャが畳み込みコードを復号するためMAP(最大事後確率)型復号器を使用するので、この手法が可能とされる。
本発明の1つの側面に従えば、符号化信号の実際の伝送形式は選択されたグループの各々の最後のソフト入力情報から選択される。
符号化信号の実際の伝送形式は、例えば、最大で最後のソフト出力情報を持つ基準形式である。
しかしながら、実際の伝送形式を選択するその他の可能性も存在する。例えば、ソフト出力情報の最後から2番目、または、最後から2番目および最後のソフト出力情報を使用して実際の伝送形式を選択することができる。更に、最後のソフト出力情報の1つを最小ソフト出力情報と組み合わせて実際の伝送形式を選択することもできる。
本発明の別の側面に従えば、前記復号ステップが状態メトリックを計算するステップを含み、すべてのデータ・ブロックが、あらかじめ定められたサイズを持つ複数の移動ウィンドウによってウィンドウごとに並列に復号され、1つのウィンドウによって計算された状態メトリックの少なくともいくつかがすべてのデータ・ブロックに対して有効である。
本発明の更なる側面に従えば、 前記復号ステップが、ウィンドウごとに、前方再帰の間に前方状態メトリックを計算するステップ、あらかじめ定められた取得長を持つ後方取得を実行するステップ、後方再帰の間に後方状態メトリックを計算するステップ、および、逆順にソフト出力情報を計算するステップを含み、すべての伝送形式に関して有効なただ1つの前方再帰がウィンドウごとに実行される。
本発明の更に1つの側面に従えば、前方再帰、後方取得、後方再帰およびソフト出力計算を含む第1のウィンドウ処理が、ウィンドウサイズと取得長との和より大きいサイズを持つすべてのデータ・ブロックに関して完全に有効である。
換言すれば、すべての異なるブロック・サイズに関して前方メトリック計算の完全な再使用が可能であり、異なるブロック・サイズに関する後方状態メトリック計算およびLLR計算の部分的再使用が可能である。
本発明は、また、畳み込みコード復号器を提供する。この復号器は、*あらかじめ定められたMF個の基準伝送形式からなる1つのセットに属する事前に未知の伝送形式を持ち、事前に未知の伝送形式に対応する事前に未知のビット数を持つ1つのデータ・ブロックおよび伝送される巡回冗長検査すなわちCRCワードを内包する1つのCRCフィールドを含む畳み込み符号化信号を受信する入力手段、*可能なMF個の基準形式をそれぞれ連続的に考慮することによって該信号を連続的に復号するため最大事後確率アルゴリズムを実施し、ソフト出力情報のMF個の対応するグループをそれぞれ連続的に送達する対数尤度比ユニットすなわちLLRユニットを含む畳み込みコード復号手段、および、*ソフト出力情報の各グループからCRCワードを計算するCRCユニット、計算したCRCワードを前記伝送CRCワードと比較する比較手段、計算したCRCワードが伝送CRCワードと等しいすべてのグループを選択する第1の選択手段および選択されたグループの各々の最後のいくつかのソフト入力情報の中の少なくとも1つのソフト入力情報から符号化信号の実際の伝送形式を選択する第2の選択手段を含む伝送形式ブラインド検出手段、を備える。
本発明の1つの側面に従えば、前記第2の選択手段は、選択されたグループの各々の最後のソフト入力情報から符号化信号の実際の伝送形式を選択するように適応される。
本発明の別の側面に従えば、前記畳み込みコード復号手段が状態メトリックを計算するように適応され、すべてのデータ・ブロックが、あらかじめ定められたサイズを持つ複数の移動ウィンドウによってウィンドウごとに並列に復号され、1つのウィンドウによって計算された状態メトリックの少なくともいくつかがすべてのデータ・ブロックに対して有効である。
本発明の更なる側面に従えば、前記畳み込みコード復号手段が、ウィンドウごとに、前方再帰の間に前方状態メトリックを計算し、あらかじめ定められた取得長を持つ後方取得を実行し、後方再帰の間に後方状態メトリックを計算するように適応され、すべての伝送形式に関して有効なただ1つの前方再帰がウィンドウごとに実行される。
本発明の更に1つの側面に従えば、前方再帰、後方取得、後方再帰およびソフト出力計算を含む第1のウィンドウ処理が、ウィンドウサイズと取得長との和より大きいサイズを持つすべてのデータ・ブロックに関して完全に有効である。
本発明に従ったコード復号器は、ターボ・コード復号を実行するターボ・コード復号手段を更に備えたターボ・コード/畳み込みコード組み合わせ復号器とすることができる。
更にまた、別の側面に従えば、前記ターボ・コード復号および畳み込みコード復号手段がターボ・コード復号専用の第1の構成および畳み込みコード復号専用の第2の構成を持つ共通処理手段を備え、該畳み込みコード復号器が、*第1のトレリスの状態に関連し、第1の構成において前記処理手段によって送達される状態メトリックを記憶するメトリック・メモリ手段、*第2の構成において前記処理手段によって該処理手段に送達される入出力データを記憶する入出力メモリ手段、*第1の構成において前記処理手段によって該処理手段に送達される入出力データを記憶し、第2のトレリスの状態に関連し、第2の構成において前記処理手段によって送達される状態メトリックを記憶する適応型メモリ手段、*コードの種類に応じて第1または第2の構成に前記共通処理手段を構成する制御手段、および、*前記共通処理手段の構成に応じた異なる様態で前記適応型メモリ手段をアドレスするメモリ制御手段、を備える。
前記共通処理手段が最大事後確率すなわちMAPアルゴリズムを実施する。
また、実施されるMAPアルゴリズムが、例えば、いわゆるLogMAPアルゴリズムまたはいわゆるMaxLogMAPアルゴリズムである。
本発明に従った畳み込みコード復号器は、集積回路によって実現される場合、特に利点を持つ。
本発明は、更にまた、上述されたような復号器を含む無線通信システム端末を提供する。
この端末は、セルラ電話または基地局を形成することができる。
1.符号化
1.1 一般的考察および畳み込み符号化方式
畳み込み符号化は、現在時および/または選択された前回時のステップの入力値の排他的論理和(modulo-2 sum)を計算することによって実行される。その実施形態は、単純明快であり、シフトレジスタおよび1対の排他的論理和(exclusive-OR)ゲートから構成される。切り換え方法に応じて、次のような異なる種類の畳み込みコードを実現することができる。
1.1 一般的考察および畳み込み符号化方式
畳み込み符号化は、現在時および/または選択された前回時のステップの入力値の排他的論理和(modulo-2 sum)を計算することによって実行される。その実施形態は、単純明快であり、シフトレジスタおよび1対の排他的論理和(exclusive-OR)ゲートから構成される。切り換え方法に応じて、次のような異なる種類の畳み込みコードを実現することができる。
組織コード(systematic codes): 出力ストリームのうちの1つが、入力ストリームすなわち組織情報と等しい。
非組織コード(non-systematic codes、NSC): 各出力はパリティ情報である。パリティ情報は、符号化プロセスの履歴を記述しているシフトレジスタ・エントリのモジュロ2総和をとることによって生成される。
再帰コード(recursive codes): 特別のパリティ信号が作成され、組織入力に関連づけられてフィードバックされる。
非再帰コード(non-recursive codes): 再帰コードの場合のようなフィードバック・ループは存在しない。
畳み込み符号器の1つの例は、メモリの深さ(拘束長)およびパリティ情報生成に使用される論理関数などの特性の組み合わせによって定義される。これらの特性は、生成多項式を通して記述される。
図1は、畳み込みのためのUMTSおよび畳み込み符号化において使用される2つの異なるNSCの構造を表す。更に、2つの異なるレートが考慮されなければならない。レート1/2畳み込み符号化(a)は2つの出力を持ち、レート1/3畳み込み符号化(b)は3つの出力を持つ。
利用可能な現在時点の値と共に、符号化履歴を記憶するためM=k−iのフリップフロップが必要とされる。これは、符号化器を有限状態機械(FSM)として解釈することとに帰結する。これは、ミーリー自動機械と同等の動作を見せる。2つの状態の間の遷移の尤度が畳み込みコード復号の鍵である。
1.2 コード・トレリス(code trellis)
コード・トレリスは、有限状態機械の展開された状態線図である。符号器が存在できる状態の数Nは、次のように、拘束長Kの関数:N = 2K-1 である。
コード・トレリスは、有限状態機械の展開された状態線図である。符号器が存在できる状態の数Nは、次のように、拘束長Kの関数:N = 2K-1 である。
コードの性質(RSC、NSC...)に従って、一定の遷移だけが可能である。トレリスはそのような遷移を記述するために使用される。図2は、トレリスの一部が示されている。これは、1つの時間ステップにおける可能な遷移を表す。状態線図を表示するために使用される通常のツリー構造の代わりに、トレリスは同等である複数の状態を結合する。図2における太線は”0”という組織ビットの入力による遷移を表し、一方、点線は、”1”によって引き起こされた遷移を表す。
便宜上、あらゆる符号化プロセスはすべてゼロの状態から始まる。
1.3 トレリス終結(trellis termination)
考察されるコードに関して、トレリスの初期状態は、すべてゼロの状態であるということが常にわかっている。符号器は、予告なしに、後方再帰を開始すべきヒントを残さずに、任意の状態で終了することができる。これは、定義された最終状態に符号器を駆動することによって、打ち消すことができる。(例えばすべてゼロのような)最終状態への到達は、シーケンスを追加して、符号器を可能な限り迅速に最終状態に向かわせることによって達成することができる。このシーケンスは、また、最後の情報ビットが符号化された後の符号器の状態に依存する。このシーケンスの長さはK‐1と等しく、伝送されるビットは終止ビット(tail bit)と呼ばれる。
考察されるコードに関して、トレリスの初期状態は、すべてゼロの状態であるということが常にわかっている。符号器は、予告なしに、後方再帰を開始すべきヒントを残さずに、任意の状態で終了することができる。これは、定義された最終状態に符号器を駆動することによって、打ち消すことができる。(例えばすべてゼロのような)最終状態への到達は、シーケンスを追加して、符号器を可能な限り迅速に最終状態に向かわせることによって達成することができる。このシーケンスは、また、最後の情報ビットが符号化された後の符号器の状態に依存する。このシーケンスの長さはK‐1と等しく、伝送されるビットは終止ビット(tail bit)と呼ばれる。
2. 復号化
2.1 畳み込みコードの復号は、符号化において発生した遷移の情報を追跡し続ける。これによって、送出された入力シンボルが取り除かれる。チャネルに起因する劣化のため、組織ビットおよびパリティ・ビットの推定値だけが利用可能とされる。このような両方のビットを本明細書ではチャネル値と呼ぶこととする。次のような2つの異なる種類の出力がある。
2.1 畳み込みコードの復号は、符号化において発生した遷移の情報を追跡し続ける。これによって、送出された入力シンボルが取り除かれる。チャネルに起因する劣化のため、組織ビットおよびパリティ・ビットの推定値だけが利用可能とされる。このような両方のビットを本明細書ではチャネル値と呼ぶこととする。次のような2つの異なる種類の出力がある。
ハード値(hard value): シンボルが"1"または"0"であると見なされるか否かを単に標示する。
ソフト値(soft value): この値もまた決定の信頼性のための基準を搬送する(すなわち、ハードな決定(hard decision)がその決定が正しいという確率によって拡張される)。
チャネル値に基づいて、組織ビットとパリティ・ビットの一定の組み合わせが発生したという確率を計算することができる。この計算結果および符号器の履歴に基づいて、符号器が所与の時点に所与の状態にあった確率を計算することができる。
それらの状態確率を取り扱う2つの手法が存在する。最尤型ビタビ(Viterbi)アルゴリズムは、それらの確率を使用して、最もありそうなコードワードを検索する。このアルゴリズムは、全ゼロ状態から最後の状態までのトレリスを調べて、最もありそうなシーケンスを探す。生存経路として選択される状態が、送出されたシンボルの最もありそうなシーケンスを示す。このように、ビタビ復号器はシーケンス推定器である。
一方、最大事後確率(maximum-a-posteriori、MAP)アルゴリズムは、符号器が所与の状態にあって、現在の状態がチャネル値の残りを所与として最終状態に至る確率を推定する。これは、トレリスに対する前方および後方再帰によって効率的に計算されることができる。その後、各ビットについて、組織ビット"0"に関連したそれらの状態に関する確率が加算され、ビット"1"に関連した確率と比較される。比較的高い確率を持つシンボルが、送出されたシンボルであると推量される。この動作がシーケンス・レベルではなくビット単位に行われるので、これはシンボル推定(symbol estimation)と呼ばれる。
2.2 最大事後確率(MAP)アルゴリズム
最大事後という名称は、ビットの推定が受信機シーケンス全体に基づくという事実から付けられたものである。すべての情報を受け取った後に推定が実行される。
最大事後という名称は、ビットの推定が受信機シーケンス全体に基づくという事実から付けられたものである。すべての情報を受け取った後に推定が実行される。
式(2.1)は、そのようなMAP復号器の出力を示す。
Bahl氏らは、その著書において、前方および後方再帰においてトレリスに対して作用する再帰に基づくMAP復号器に関する効率的アルゴリズムを記述している(参照:L. Bahl, J. Cocke, F. Jelinek, and J. Raviv. Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate. IEEE Transaction on Information Theory, IT-20:84-287, march 1974)。そのアルゴリズムは、一般に、MAPまたはBCJRアルゴリズムと呼ばれている。
ここで、RkがMAPの入力を表し、Nがブロックの長さを表し、
と定義されるとする。BCJRアルゴリズムは、シンボル・シーケンス
の受領の後、各データ・シンボルdkについて、次式(2.1)のように、事後確率(a-posteriori probabilities、APP)を計算する。
と定義されるとする。BCJRアルゴリズムは、シンボル・シーケンス
の受領の後、各データ・シンボルdkについて、次式(2.1)のように、事後確率(a-posteriori probabilities、APP)を計算する。
既知の開始および最終の状態は、BCJRアルゴリズムを最適に実行するため必須である。トレリスが終結していない場合、すべての状態は、k=Nについて等しい確率を持つと仮定されなければならない。
APPの計算に必要とされる多数の乗算が、その実施の魅力を減殺している。従って、MAPアルゴリズムは、対数関数ドメインに変換しなければならない。この場合、MAPアルゴリズムはLogMapアルゴリズムとなる。LogMapアルゴリズムは、誤り訂正性能を低下させることなく、数値的安定性を増大し、実施を容易にする。
2.3 対数関数ドメインにおけるMAPアルゴリズム:LogMap
乗算の加算への変換が、対数ドメインにおいてMAPアルゴリズムを定義する動機である。加算によって1つの問題が派生する。ヤコビアン対数を使用して、加算は次のような新しい演算子によって置き換えられる。
乗算の加算への変換が、対数ドメインにおいてMAPアルゴリズムを定義する動機である。加算によって1つの問題が派生する。ヤコビアン対数を使用して、加算は次のような新しい演算子によって置き換えられる。
3以上のオペランドに関して、max*が再帰的に適用される。演算子が連想的(associative)であるので、ツリーのような評価を使用することが可能であり、この点はハードウェア実施にとって有利である。
ここで、
の計算は、チャネル値および事前情報の推定を含む。最適化されたブランチ・メトリック計算が使用される。NSC符号器の場合、チャネル値はパリティ情報である。レートに応じて、全部でkにつきわずかに4乃至8の異なる値だけを
はとることができる。どの値がどの遷移に割り当てられるかは符号構造によってのみ決定される。一定の因子を省略し、付加的代数変換を行った後、次式(2.13)が得られる。
の計算は、チャネル値および事前情報の推定を含む。最適化されたブランチ・メトリック計算が使用される。NSC符号器の場合、チャネル値はパリティ情報である。レートに応じて、全部でkにつきわずかに4乃至8の異なる値だけを
はとることができる。どの値がどの遷移に割り当てられるかは符号構造によってのみ決定される。一定の因子を省略し、付加的代数変換を行った後、次式(2.13)が得られる。
この結果、チャネル・データから計算されなければならないのは多くとも4項にしかすぎないので、実施形態が大幅に単純化される。1つの項は完全に除外することができ、最後の項は他の2項から計算することができる。スケーリング因子(すなわち4Es/N0)は外部から動作ポイントの使用によって倍増される。
3. ウィンドウ処理(windowing)
MAPアルゴリズムは、サンプルの完全なブロックの知識、すなわち事後的知識に関するビット毎の判断に基づいて、ビット・エラーの確率を最小にする。しかしながら、移動ウィンドウ手法がオリジナルのMAP復号器とほとんど同じ通信性能を提供することが判明している。移動ウィンドウ手法では、ビット位置kを増加させる方向にウィンドウが移動する。次に、完全なブロックにおける最初のビット位置で始まりウィンドウの中の最後の位置で終了するサブブロックに基づいて判断がなされる。MAPアルゴリズムは、ウィンドウの最終部分に含まれるビットを除いて、当該ウィンドウに属しているすべてのビットを決定することができる。最後の部分のビットは、ウィンドウが次の位置に移動した時決定される。中央部分のビットだけを復号する場合は、ウィンドウを移動する(すなわち1方向に徐々に動く)必要はない。
MAPアルゴリズムは、サンプルの完全なブロックの知識、すなわち事後的知識に関するビット毎の判断に基づいて、ビット・エラーの確率を最小にする。しかしながら、移動ウィンドウ手法がオリジナルのMAP復号器とほとんど同じ通信性能を提供することが判明している。移動ウィンドウ手法では、ビット位置kを増加させる方向にウィンドウが移動する。次に、完全なブロックにおける最初のビット位置で始まりウィンドウの中の最後の位置で終了するサブブロックに基づいて判断がなされる。MAPアルゴリズムは、ウィンドウの最終部分に含まれるビットを除いて、当該ウィンドウに属しているすべてのビットを決定することができる。最後の部分のビットは、ウィンドウが次の位置に移動した時決定される。中央部分のビットだけを復号する場合は、ウィンドウを移動する(すなわち1方向に徐々に動く)必要はない。
MAPアルゴリズムの諸方程式によれば、次のような4つのサブタスクが容易に識別される。
*ブランチ・メトリックの計算(ステップ1)
*前方再帰の間の前方状態メトリックの計算(ステップ2)
*後方再帰の間の後方状態メトリックの計算(ステップ3)
*ソフト出力(soft output)の計算(ステップ4)
これらステップの間のデータの依存は次のようになる:両方の再帰(ステップ2およびステップ3)およびソフト出力計算(ステップ4)はブランチ・メトリック(ステップ1)に依存し、更に、ソフト出力計算ステップ(ステップ4)は前方および後方状態メトリック(ステップ2およびステップ3)に依存する。現在時データ・ブロックのすべてのブランチ・メトリックおよびソフト出力は相互に独立して計算することができる。前方状態メトリックの計算の順序および後方状態メトリックの計算順序だけがそれぞれの再帰の方向によってあらかじめ定義される。前方状態メトリックと後方状態メトリックとの間にデータ依存性が存在しないので、再帰計算の順序は問題ではない。すなわち、後方再帰は、前方再帰の前後または並列、いずれでも計算することができる。従って、ここで、第1および第2の再帰という概念を導入することができる。特定のトレリス・ステップのための第1の再帰に関するメトリックは、そのトレリス・ステップに連結されるソフト出力値を計算するための消失した補完メトリックを作成する時点までには、メモリに記憶されなければならない。従って、復号器は、完全なデータ・ブロックの第1の再帰メトリックを記憶する必要がある。ウィンドウ処理を用いて、各々はデータ・サブブロックを含み、この依存性を打破する。ウィンドウ単位での復号によって、必要メモリ・サイズを減少させることが可能とされる。
*前方再帰の間の前方状態メトリックの計算(ステップ2)
*後方再帰の間の後方状態メトリックの計算(ステップ3)
*ソフト出力(soft output)の計算(ステップ4)
これらステップの間のデータの依存は次のようになる:両方の再帰(ステップ2およびステップ3)およびソフト出力計算(ステップ4)はブランチ・メトリック(ステップ1)に依存し、更に、ソフト出力計算ステップ(ステップ4)は前方および後方状態メトリック(ステップ2およびステップ3)に依存する。現在時データ・ブロックのすべてのブランチ・メトリックおよびソフト出力は相互に独立して計算することができる。前方状態メトリックの計算の順序および後方状態メトリックの計算順序だけがそれぞれの再帰の方向によってあらかじめ定義される。前方状態メトリックと後方状態メトリックとの間にデータ依存性が存在しないので、再帰計算の順序は問題ではない。すなわち、後方再帰は、前方再帰の前後または並列、いずれでも計算することができる。従って、ここで、第1および第2の再帰という概念を導入することができる。特定のトレリス・ステップのための第1の再帰に関するメトリックは、そのトレリス・ステップに連結されるソフト出力値を計算するための消失した補完メトリックを作成する時点までには、メモリに記憶されなければならない。従って、復号器は、完全なデータ・ブロックの第1の再帰メトリックを記憶する必要がある。ウィンドウ処理を用いて、各々はデータ・サブブロックを含み、この依存性を打破する。ウィンドウ単位での復号によって、必要メモリ・サイズを減少させることが可能とされる。
ウィンドウによる復号のための前提条件は、"取得(acquisition)"の概念である。MAP復号器の前方および後方再帰は、初期的に、トレリスの一方の端点で始まり、反対側の端点で終了する。しかし、適当に長い取得段階を経ると、再帰はどのトレリス・ステップからでも開始することができる。これは、前方および再帰の両方にあてはまる。
トレリス・ステップk−Mで始まる前方取得について考察する。ここで、Mは取得の深さを表す。
M回の再帰ステップの後、メトリック
は、トレリスの始めから再帰を開始することによって得られる値に接近する。次に、トレリス・ステップk+Mで始まる後方再帰について考察する。後方状態メトリックは次のように初期化される。
は、トレリスの始めから再帰を開始することによって得られる値に接近する。次に、トレリス・ステップk+Mで始まる後方再帰について考察する。後方状態メトリックは次のように初期化される。
前方取得の場合と同様の論理で、M回の再帰ステップの後、メトリック
は、トレリスの終わりから再帰を開始することによって得られる値に接近する。取得の深さMが小さ過ぎると、復号性能は著しく劣化する。一定の値より大きいMであれば、復号性能は実質的に最適となる。計算負荷と復号性能との間の合理的均衡を生むMの値はシミュレーションによって決定することができる。
は、トレリスの終わりから再帰を開始することによって得られる値に接近する。取得の深さMが小さ過ぎると、復号性能は著しく劣化する。一定の値より大きいMであれば、復号性能は実質的に最適となる。計算負荷と復号性能との間の合理的均衡を生むMの値はシミュレーションによって決定することができる。
ウィンドウの大きさ自体は、通信性能に影響を及ぼさないが、α状態メトリックの記憶のためのRAMの大きさに影響を及ぼす。更に、スループットは取得の長さとウィンドウの大きさとの間の比率に依存する。使用できる状態メトリック計算ユニットが1つだけの場合、個々のウィンドウは順次処理される。これは前方回帰のため1クロック・サイクルを必要とし、1データ・ビットあたりの後方再帰/LLR計算のため1クロック・サイクルを必要とする。
更なる計算オーバーヘッドが全取得ステップ数によって決定される。ウィンドウの大きさが取得の長さと等しければ、復号はビットあたりクロック・サイクルを付加的に必要とするので、全体としてビットあたり3クロック・サイクルを要する。ウィンドウの大きさが取得の長さより大幅に大きい場合、計算オーバーヘッドはゼロに近づき、スループットはほぼ2クロック・サイクルとなる。従って、ウィンドウの大きさの選択は、メモリ・サイズとスループットとの間のトレードオフである。
4. 畳み込み復号器の第1の実施形態
4.1 図3は、セルラ携帯電話TPの受信系に組み込まれた本発明に従った復号器を示すブロック図である。
4.1 図3は、セルラ携帯電話TPの受信系に組み込まれた本発明に従った復号器を示すブロック図である。
符号化された信号がアンテナANTによって受け取られ、受信機の無線周波数段階REFによって処理される。REF段階の出力において、信号はA/D変換器によってデジタル・ドメインに変換される。次に、デジタル型バンド信号が、CDMAシステムの場合一般に使用される"レーキ"復調器によって処理される。
次に、チャネル復号段階が、本発明に従った畳み込みコード復号器CTDを含む。
本発明に従った復号器CTDは、図4に示されるように、畳み込みコードの復号を実行する従来技術の畳み込みコード復号手段CCDCMを備える。
復号手段CCDCMはMAPアルゴリズムを実施する。
更に、入出力メモリ手段CC I/O RAMが、復号手段によって復号手段に送達される入出力データを記憶するため備わる。
更に、トレリスの状態(例えば256状態)に関連し、復号手段CCDCMによって送達される前方状態メトリック(∝状態メトリック)を記憶するため、別のメモリCCα_RAMが使用される。
最後に、復号器CCDは、探索中の伝送チャネルにおいて使用されている伝送形式をブラインド検出する伝送形式ブラインド検出手段(blind transport format determine means、BTFD)を備える。この検出手段BTFDの内部アーキテクチャの詳細は後述される。
図5は、畳み込み符号復号手段CCDCMの詳細な内部構造を示すブロック図である。
この手段は、基本的に、以下のような3つの主要な計算ユニットを含む。すなわち、
*BMユニット:ブランチ・メトリックを計算し、CC I/O RAMを制御する。ブランチ・メトリックの計算は、レートの値に応じて、式(2.13)に従って実行される。
*BMユニット:ブランチ・メトリックを計算し、CC I/O RAMを制御する。ブランチ・メトリックの計算は、レートの値に応じて、式(2.13)に従って実行される。
*状態メトリック・ユニットSM:式2.10および2.11に従って状態メトリックSMを計算する。
*LLRユニット:式2.12aに従ってパイプライン形態でソフト出力情報(LLR)を計算する。
入力RAMは、それぞれの畳み込み符号入力データに従った3つのRAMすなわちG0−RAM、G1−RAMおよびG2−RAMを含む。出力RAMはLLR−RAMである。
図6乃至図10を参照して、伝送形式のブラインド検出の詳細を以下に記述する。
図6には、BTFD(伝送形式ブラインド検出)の場合の符号化されたブロックの構造が示されている。
考察対象の伝送チャネルは、TF1からTFMFまでのMF個の異なる伝送形式、従って、MF個の異なる符号化ブロック・サイズを有する。1つの符号化(された)ブロックは、1つのCRCフィールド(伝送CRCワード)およびデータ・ビット・フィールドを含む。異なるブロックの各々のCRCフィールドは、同じサイズを有し、従って、同じ多項式を使用する。例示されているケースでは、符号化ブロックは、終端部に1つのCRCだけを含む。DTXフィールドはノイズとみなすことができる。
伝送形式ブラインド検出手段は、各伝送形式に対応するソフト出力情報(LLR)の各グループからCRCワードを計算するCRCユニットCRCU(図7)を含む。この計算されたCRCワードはCRCレジスタCRG1に記憶される。従って、CRCの長さおよびCRC多項式という特定の入力パラメータが必要とされる。
符号化の間逆順にデータ・ブロックに添付された伝送CRCワード(CRC加算値)はレジスタCRG2に記憶される。
レジスタCRG1とレジスタCRG2の内容を比較するため比較手段が適用される。等しい場合、CRC検査は陽(positive)である。
LLRビットは、(例えば畳み込みコードの場合53ビットである)ウィンドウの大きさのバッファBFFに記憶される。これらのビットは、前方再帰および後方取得(図8)の間にバッファからレジスタCGR1にシフト出力される。
このアーキテクチャは、全部で16のCRC検査ユニットを使用することによって、MF=16までの異なるブロック・サイズに拡張することができる。異なるブロックのLLRが順次計算されるので、バッファ出力は一度だけ実施されればよい。従って、図6において影付けされたブロックだけが複数回事象化される。
前述のように、移動ウィンドウ方式が使用される。MAPアルゴリズムは、完全なブロックの知識に基づいて各ビットに関する判断を行うことによって、ビット・エラーの確率を最小にする。MAP復号器の前方および後方再帰は、初期的に、トレリスの一方の端点で始まり、反対側の端点で終了する。前方再帰について開始点は既知である(状態0)。終止ビット付加がUTMSにおける場合のように適用されるとすれば、トレリスの終点(=後方再帰のための出発点)も既知である(状態0)。しかし、適当に長い取得段階を経ると、再帰はどのトレルス・ステップからでも開始することができることとなる。これは、前方および後方再帰の両方にあてはまる。計算はα再帰で始まるので、前方再帰については開始点が常に既知である。更に、状態メトリックは計算済みでアルファRAMに記憶されているので、後続のウィンドウの開始点は既知である。後方再帰については、ウィンドウに関して後方再帰を計算する時、適切な開始点を取得することが必要である。従って、通常、後方再帰を初期化するため通常の(完全な)取得を実行する。このような取得は、最後の2つのウィンドウに達するまで実行される。この最後の2つのウィンドウは特殊なものである。すなわち、
*最後のウィンドウ:データがないので、通常の取得は行われない。しかしながら、後方再帰のための初期状態メトリックを得るために使用される終止ビットが使用可能であるので、その必要はない。
*最後のウィンドウ:データがないので、通常の取得は行われない。しかしながら、後方再帰のための初期状態メトリックを得るために使用される終止ビットが使用可能であるので、その必要はない。
*最後から2番目のウィンドウ: 完全な取得を行うための十分なデータ・ビットが残っていないこともある。しかし、終止ビットから開始して、残りの取得ステップを実行すればよいので、これは問題ではない。むしろ、通常通り、後方再帰/LLR計算が進められる。
この方式を伝送形式ブラインド検出に適応させることは可能である。しかしながら、例えば、108および120という2つのサイズの伝送形式を取り上げてみると、ブロック長108に関するLLRを決定すると、前方再帰を2番目のウィンドウから開始しない限りブロック長120のLLRを計算することはできない。また、前方再帰のため初期化の値がメモリに記憶されていなければならない。記憶されていない場合、前方再帰を最初から開始しなければならない。
計算方式を可能な限り再利用することが望まれる場合、好ましくは、計算方式は変更されなければならない。個々のブロック長は順次ではなく並列に計算される。この点が図9に示されている。実際の記憶されたアルファ値が、このウィンドウのすべての可能なLLRを計算するため使用される。このように、すべての異なる伝送形式に関してただ1つの前方再帰を使用し、後方再帰/LLR計算だけが個々の伝送形式に適用される。更に、後方再帰/LLR計算の一部は、1つ以上のブロック・サイズについてただ一度だけ実行される。このようにして、計算済みのアルファ値のすべての全般的再使用および計算済みのベータ値およびLLRの部分的再使用が可能となる。正しいCRCを持つ1つ以上のブロック長が存在する可能性があるので、最後のLLRの絶対値を使用して、正しいCRCを持つ2つ以上のブロックの間を区別することができる。これらの値は記憶に追加されなければならない。
図9は、2つの異なるブロック・サイズ108および120に関する前述の例に関するウィンドウ処理を示すブロック図である。処理は、最初のウィンドウに関する前方再帰から始まる。後方取得の後、後方再帰/LLR計算が続く。前方再帰は一度だけ実行され、アルファ状態メトリックは両方のブロック・サイズに対して有効である。2番目のブロック・サイズが加算値(ウィンドウの大きさ+取得長)より大きいので、後方再帰/LLR計算が両方のブロックに対して有効である。従って、最初のウィンドウ処理(前方再帰、後方取得、後方再帰/LLR計算)は、両方のブロック・サイズに関して完全に再使用することができる。
次のウィンドウは、通常通り、前方再帰から始まる。このウィンドウは、この例では、最初のブロック・サイズ(108)に関する最後から2番目のウィンドウであるので、完全な取得はないが、終止ビット処理および部分的取得が行われる。その後、2番目のウィンドウに関する後方再帰/LLR計算が続く。これらの計算されたLLRは、最初のブロック・サイズについて固有のものであるので、再使用することはできない。従って、第2のブロック・サイズについて、独立した後方取得および後方再帰/LLR計算が実行されなければならない。本例においては、取得は、終止ビットおよび部分取得から構成される。
次のウィンドウは、前方再帰から始まる。前方再帰は常に全データに関して実行されるので、対象は、完全なウィンドウでも、あるいは、残存ビットからなる最後のウィンドウでもよい。この例では、残存14ビットに関して実行される。次に、ブロック・サイズ108に関する最後の後方処理が、(終止ビットによる)取得およびそれに続く後方再帰/LLR計算から始まる。ブロック・サイズ108に関するLLRが計算されると、最終的CRCの結果が利用可能となる。ブロック・サイズ120に関する最後の後方処理も同様に実行される。
図10は、BTFDに関する本発明が提案する一般的処理の流れを示す。
ステップ100において、"shift(i,...imax)"は、計算されたLLRビットが、すべての可能な形式(imin... imax)にそれぞれ関連するすべてのCRCレジスタCRG1に記憶されていることを意味する。しかしながら、ステップ101およびステップ102において、"shift(i)"は、LLRビットが現在時形式iに関連するCRCレジスタに記憶されていることを意味する。
5. 畳み込み復号器の第2の実施形態
本発明に従った復号器の第2の実施形態を以下に記述する。この復号器は、ターボ・コード/畳み込みコード組み合わせ復号器であり、例えば、ヨーロッパ特許出願第0 201 9974.1号に記載されている復号器である。
本発明に従った復号器の第2の実施形態を以下に記述する。この復号器は、ターボ・コード/畳み込みコード組み合わせ復号器であり、例えば、ヨーロッパ特許出願第0 201 9974.1号に記載されている復号器である。
そのような組み合わせ復号器の主な特徴を以下に記述するが、そのような復号器の内部アーキテクチャの詳細な記述の前に、ターボ・コードの符号化および復号について一般的考察を行う。
5.1 ターボ・コード符号器は、2つの成分畳み込み符号器および1つのインターリービング器(interleaver)から構成される。畳み込みコードは、前述のようなレート1/2および生成多項式(13,15/(8進法表記))のRSCコードであるように固定される。
第2の符号器の組織情報は、第1の符号器の組織出力から(デインターリービング(deinterleaving)によって)再構築されることができるので、伝送されない。これによって、R=1/3が達成される。図11は、UMTSターボ・コード符号器の詳細を示す。トレリス終結が各符号器をその最終状態に導く。これは、トレリスに関する第1と第2の符号器の組織情報の間の依存性を無効にする。なぜなら、それら符号器がそれぞれのスイッチを起動させることによって相手から独立した符号器となるからである(図11参照)。従って、各符号器の最後の6ビット(各々について組織ビットおよびパリティ・ビット)は別々に伝送されなければならない。この結果、ブロックあたり12ビットの合計オーバーヘッドが生じる。
最尤コードワード(most likely codeword)の検索によるターボ・コードの復号は非常に複雑である。従って、反復的復号が推奨される。2つの畳み込みコードが別々に復号される。これを実行している間、各復号器は他方によって収集された情報を取り込む。この"情報の収集"はソフト出力値の交換であり、1つのユニットのビット推定値が次の推定のための事前情報に変換される。このように、復号器は、ソフト入力ソフト出力(SISO)ユニットでなければならない。
符号はこのビットが1またはゼロとみなされるか否かを示し、一方、決定における信頼度は絶対値によって表される。
1つのビットが特定の値を持つという1つの復号器の確信が、他方の復号器の初期的推測を偏向させる。
図12は、インターリービング器(interleaver)およびインターリービング解除器(deinterleaver)という2つのMAP復号器から構成されたターボ・コード復号器を示す。事前情報入力として1つの復号器の入力を次の復号器へ提供することは、復号反復動作の向上を可能にする。この動作が燃焼ターボ・エンジンにおいて使用される"排気フィードバック"に類似しているので、ターボ・コードと名付けられた所以でもある。復号器への入力は、受け取られたチャネル値(組織値、パリティ1およびパリティ2)である。すなわち、第1のMAP1の動作の間、事前情報はゼロにセットされる。
MAPアルゴリズムに関して、式2.8-2.12および式3.1-3.2と共に、式2.1-2.7がターボ復号のため使用される。
ここで、
の計算はチャネル値の推定および事前情報を含む。従来手段が非常に複雑であるのに対して、本発明では最適化されたブランチ・メトリック計算が使用される。伝送に先立ち、あらゆるビットが変換を受ける。xk∈{O,1}が(符号化された)ビットを表すとすれば、伝送される値は、
yk=-2・xk+1
但し、yk∈{-1,1}
である。
の計算はチャネル値の推定および事前情報を含む。従来手段が非常に複雑であるのに対して、本発明では最適化されたブランチ・メトリック計算が使用される。伝送に先立ち、あらゆるビットが変換を受ける。xk∈{O,1}が(符号化された)ビットを表すとすれば、伝送される値は、
yk=-2・xk+1
但し、yk∈{-1,1}
である。
従って、実際の対応は、'1'→'-1'および'0'→'1'である。
が取ることができるのは、全体でkあたり4つの異なる値だけである。それぞれについて、
と仮定される。符号構造のみがどの値をどの遷移に割り当てるかを決定する。一定の因子を省略し、付加的代数変換を行った後、次式(2.17)が得られる。
が取ることができるのは、全体でkあたり4つの異なる値だけである。それぞれについて、
と仮定される。符号構造のみがどの値をどの遷移に割り当てるかを決定する。一定の因子を省略し、付加的代数変換を行った後、次式(2.17)が得られる。
これは、チャネルおよび事前データから2項だけを計算すればよいので、実施を大幅に単純化する。1つの項は完全に削除され、最後の項は最初の2つの項から計算されている。スケーリング因子4Es/N0は、作業ポイントの使用によって外部的に倍増される。
5.2 図13に示されているように、本実施形態に従った組み合わせ復号器CTDは、ターボ・コード復号を実行するターボ・コード復号手段TCDCMおよび畳み込みコードを実行する畳み込みコード処理手段CCDCMを備える。
ターボ・コードおよび畳み込みコード復号手段は、共通の処理手段CCPRを持つ。共通の処理手段CCPRは、MAPアルゴリズムを実施し、ターボ・コード復号専用の第1の構成および畳み込みコード復号専用の第2の構成を備える。この共通の処理手段CCPRすなわちMAPユニットは、ソフト入力ソフト出力ユニット(SISOユニット)を形成する。このSISOユニットでは、停止基準が満たされるまでターボ復号のためMAP1およびMAP2演算が順次実行される。
この共通処理手段に加えて、ターボ・コード復号手段TCDMは従来技術のインターリーブ手段ILを含む。
更に、組み合わせ復号器CTDは、第1のトレリスの状態(ここでは8状態)に関連する前方状態メトリックを記憶するメトリック記憶手段TCα_RAMを備える。該前方状態メトリックは、処理手段CCPRによって前記第1の構成(ターボ復号構成)で送られる。
入出力記憶手段CC I/O RAMは、前記第2の構成で、すなわち、畳み込みコード復号のため処理手段CCPRによって送られる入出力データを記憶するため備わる。
最後に、前記第1の構成(ターボ復号構成)で処理手段CCPRによって送られる入出力データを記憶し、第2のトレリスの状態(ここでは256状態)に関連し、第2の構成で(畳み込みコード復号構成で)処理手段CCPRによって送られる前方状態メトリックを記憶するため、適応型記憶手段ADMMが使用される。
制御手段CDRLMが、コードの種類に応じて第1の構成または第2の構成に共通処理手段を構成し、記憶制御手段CTMMが、該共通処理手段の構成に応じて、適応型記憶手段ADMMにアクセスする。
5.3 共通処理手段CCPRのアーキテクチャ
図14は、共通処理手段CCPRの内部構造の詳細を示すブロック図である。
図14は、共通処理手段CCPRの内部構造の詳細を示すブロック図である。
処理手段CCPRは、基本的に、3つの主要計算ユニットを有する。すなわち、それらは、
*BMユニット:ブランチ・メトリックBMを計算し完全なI/O RAMおよびアルファRAMを制御する。
*BMユニット:ブランチ・メトリックBMを計算し完全なI/O RAMおよびアルファRAMを制御する。
*状態メトリック計算ユニット:8個のACS(add-compare-select)ユニットで8個の状態メトリックSMを並列に計算する。
*LLR計算ユニット:パイプライン形態でLLRを計算する。
である。
5.4 畳み込み復号のための入出力記憶手段CC I/O RAM
入力RAMは、それぞれのCC(畳み込みコード)入力データに応じた3つのRAMすなわちG0_RAM、G1_RAMおよびG2_RAMを含む。出力RAMはCCLLR_RAMである。RAMサイズは、5*126ビットである。
入力RAMは、それぞれのCC(畳み込みコード)入力データに応じた3つのRAMすなわちG0_RAM、G1_RAMおよびG2_RAMを含む。出力RAMはCCLLR_RAMである。RAMサイズは、5*126ビットである。
5.5 ターボ復号のためのメトリック記憶手段TCα−RAM
TC(ターボ・コード)復号のためのアルファ状態メトリックRAMは専用の64*88ビットRAM(alpha_RAM)である。
TC(ターボ・コード)復号のためのアルファ状態メトリックRAMは専用の64*88ビットRAM(alpha_RAM)である。
5.6 適応型記憶手段ADMM
最後に、前記第1の構成(ターボ復号構成)で処理手段CCPRによって送られる入出力データを記憶するため、あるいは、畳み込みコード復号において前方状態メトリックを記憶するため、適応型記憶手段ADMMが使用される。
最後に、前記第1の構成(ターボ復号構成)で処理手段CCPRによって送られる入出力データを記憶するため、あるいは、畳み込みコード復号において前方状態メトリックを記憶するため、適応型記憶手段ADMMが使用される。
図15に示されているように、この適応型記憶手段は、基本メモリと共に付加的メモリ手段addを含む。
具体的には、本実施形態において、ターボ・コード復号手段が、b1個の(b1=6)ビットからなるN1個の(N1=5120)シンボルの連続したシーケンスを受け取るように適応されている。前記第1の構成(ターボ復号構成)で処理手段CCPRによって該処理手段に送られる入出力データは、受け取ったシーケンス毎にb1ビットからなるN1個のワードのg個の異なるブロックを含む。本例ではg=4である。これらg個のブロックは、
*組織入力データX、
*パリティ入力データY1、
*インターリーブされたパリティ入力データY2
*出力データとして復号結果
である。
*組織入力データX、
*パリティ入力データY1、
*インターリーブされたパリティ入力データY2
*出力データとして復号結果
である。
(畳み込みコード復号の場合)適応型記憶手段に記憶されるべき前方状態メトリックは、b2個のビットからなるN2個の(N2=1728)ワードのブロックである(本例においてはb2はb1より大きい)。一般に、N2とb2の積は、W(ウィンドウのサイズ)とトレリスの状態数と各状態のビット数との積に等しい。本例では、Wは、畳み込みコードの場合54、ターボ・コード場合64である。状態の数は、ターボ・コードの場合8、畳み込みコードの場合256である。また、各状態のビット数は11である。
従って、N2は1728に等しく、一方、b2は88に等しい。
このようにして、図15に示されているように、適応型記憶手段ADMMの主メモリ手段は、N1ワードのg個のブロックにそれぞれ専用のp個(p=3)の基本メモリからなる4つのグループから構成される。各基本メモリは、b1ビットのN2ワードを記憶するように適応されている。
付加メモリAddは16ビットの1728ワードを記憶するように適応されている。
一般的に述べれば、6ビットの5120ワードからなる各ブロックが、3つの基本メモリの中のそのブロック専用のグループとの間で読み書きされるように、メモリ制御手段が適応型記憶手段ADMMを第1の構成(ターボ・コード復号)に対応させる。
更に、メモリ制御手段が適応型記憶手段ADMMを第2の構成(畳み込みコード復号)に対応させることによって、前方状態メトリックの12個の基本ワードが主記憶手段の12個の基本メモリに同じアドレスでそれぞれ記憶され、一方、前方状態メトリックの付加的基本ワード(別の16ビット)が、付加的メモリに同じアドレスで記憶される。
換言すれば、CC復号の場合、TCのI/ORAMの各々が3つの別々のRAMに分割される。これらのRAMは、8個の状態メトリックの並列記憶のため、連結されて所望のビット幅を形成する。本例では、88ビット(8*11ビット)が必要とされるが、I/ORAMは6ビット幅であるので、得られるビットは、4*3*6=72ビットである。従って、CCalphaRAMを形成するため付加的に16ビットが必要とされる。このようなRAMの共有が、CC復号のために十分なウィンドウのサイズを提供することを可能にする。
図15に示されているように、記号は次のように使用されている。
*組織入力データは、X_RAM1、X_RAM2、X_RAM3に記憶される。
*パリティ入力データは、Y1_RAM1、Y1_RAM2、Y1_RAM3に記憶される。
*インターリーブされたパリティ入力データは、Y2_RAM1、Y2_RAM2、Y2_RAM3に記憶される。
*TC出力RAMは、LLR_RAM1、LLR_RAM2およびLLR_RAM3である。
*MSBは出力ハード判定を表し、LSBは(実際の復号の進展に応じて)外部情報/LLRソフト判定を表す。これは、MAP1 CRC検査の後の復号の停止を可能にする。
RAMが3つに分割されるので、アドレス空間0−5119を0−1727の3倍にマップするように適切なアドレス変換が実行される。この値は、最小限度可能なRAMに切り上げられる。実際の必要なRAMだけが起動され、残りのすべては除外される。
5.7 ブランチ・メトリックの計算
共通処理手段は、第1の構成および第2の構成の各々において対応するトレリスのブランチに関連するブランチ・メトリックを計算するブランチ・メトリック・ユニットを含む(ターボ・コードに関して式2.17参照)。
共通処理手段は、第1の構成および第2の構成の各々において対応するトレリスのブランチに関連するブランチ・メトリックを計算するブランチ・メトリック・ユニットを含む(ターボ・コードに関して式2.17参照)。
CTD復号器へのTC入力データ・サンプルの転送は次の順序で実行される:
X1,Y1 1,Y2 1,X2,Y1 2,Y2 2,…..XBi,Y1 Bi,Y2 Bi,TailBits(終止ビット)
Biは、i番目のコード・ブロックにおけるビットの数である。終止ビットの記憶が考慮されなければならない。トレリス終結のための伝送ビットは以下の通りである。
ただし、Y1=Z、Y2=Z’、X’=第2符号化器のX、K=ブロック長、である。
X1,Y1 1,Y2 1,X2,Y1 2,Y2 2,…..XBi,Y1 Bi,Y2 Bi,TailBits(終止ビット)
Biは、i番目のコード・ブロックにおけるビットの数である。終止ビットの記憶が考慮されなければならない。トレリス終結のための伝送ビットは以下の通りである。
ただし、Y1=Z、Y2=Z’、X’=第2符号化器のX、K=ブロック長、である。
パリティ・データRAM Y1、Y2が順次埋め込まれ、3個の終止ビットが付加される。組織データRAM Xもまた順次埋め込まれる。なぜならば、終止ビットは全部で6個あり、第1の符号化器のための終止ビットが最初に付加され、次に2番目、3番目のように順次追加されるからである。
CC復号の場合の入力シーケンスは、終止シーケンスが1つだけなので、より単純である。終止ビットはそれぞれのRAMに付加される。
ウィンドウ処理方式の種々のステップは更なるサブステップに分割することができる。 ブランチ・メトリックの計算は、状態メトリックの計算にとって前提条件である。従って、メモリ制御手段は、それぞれのブランチ・メトリックを計算するため入力RAMをアドレスする。前述された最適MAP計算方式が使用される。 使用される用語規則は、ペア[組織/パリティ情報]∈{O,1}乃至[GO/G1],[GO/G1/G2]の2進数表示に基づく。X、Y、LLR、G0、G1、G2は、RAMに記憶された個々のデータを表す(例えば、LLR-RAMの内容は外部情報である)。
ターボ・コード:
branch0 = 0
branchl = Y
branch2 = X + LLR
branch3 = X + Y + LLR
畳み込みコード、レート 1/2:
branch0 = 0
branchl = G1
branch2 = GO
branch3 = G1 + GO
畳み込みコード、レート 1/3:
branchO = 0
branchl = G2
branch2 = G1
branch3 = G1 + G2
branch4 = GO
branch5 = GO + G2
branch6 = GO + G1
branch7 = GO + G1 + G2
ブランチ・メトリック計算は非常に単純であり、TCの場合2つの加算であり、CCの場合1または4の加算(branch7の計算は前の加算GO+G1の再利用)である。TCの場合は、MAP2演算の間、インターリーブされたデータを使用する必要がある。従って、BMユニットは、外部インターリービング・ユニットにアクセスして該当するアドレスを取り出す。前方および後方再帰TCの間のデータ競合を回避するため、専用のLLRキャッシュに加えて専用のLLRレジスタが必要である。
branch0 = 0
branchl = Y
branch2 = X + LLR
branch3 = X + Y + LLR
畳み込みコード、レート 1/2:
branch0 = 0
branchl = G1
branch2 = GO
branch3 = G1 + GO
畳み込みコード、レート 1/3:
branchO = 0
branchl = G2
branch2 = G1
branch3 = G1 + G2
branch4 = GO
branch5 = GO + G2
branch6 = GO + G1
branch7 = GO + G1 + G2
ブランチ・メトリック計算は非常に単純であり、TCの場合2つの加算であり、CCの場合1または4の加算(branch7の計算は前の加算GO+G1の再利用)である。TCの場合は、MAP2演算の間、インターリーブされたデータを使用する必要がある。従って、BMユニットは、外部インターリービング・ユニットにアクセスして該当するアドレスを取り出す。前方および後方再帰TCの間のデータ競合を回避するため、専用のLLRキャッシュに加えて専用のLLRレジスタが必要である。
5.8 状態メトリックの計算
状態メトリックの計算を次に記述する。共通処理手段は、構成可変型状態メトリック・ユニットSMを備える。
状態メトリックの計算を次に記述する。共通処理手段は、構成可変型状態メトリック・ユニットSMを備える。
図14、図15および図16に示されているように、構成可変型状態メトリック装置SMは、
*各構成において8個の前方状態メトリックを計算する8個の並列ACS(Add、Compare、Select)というアーキテクチャ、
*再帰計算のため計算済み前方状態メトリックを一時的に記憶する補助記憶手段AXMM、および
*共通処理手段の構成に応じて上記補助手段におけるメトリックの記憶を制御する補助制御手段、
を含む。
*各構成において8個の前方状態メトリックを計算する8個の並列ACS(Add、Compare、Select)というアーキテクチャ、
*再帰計算のため計算済み前方状態メトリックを一時的に記憶する補助記憶手段AXMM、および
*共通処理手段の構成に応じて上記補助手段におけるメトリックの記憶を制御する補助制御手段、
を含む。
5.9 ACSアーキテクチャ
具体的に述べれば、図16に図示されるACSアーキテクチャは、式2.10および式2.11に従ってブランチ・メトリックおよび前回の状態メトリックスから8個の状態メトリックを並列に計算する。これは、MODMINプロシージャに基づいて8個のACSユニット(Add, Compare, Select)を用いて実行される(MODMINブロックは、min*演算子を実行する)。
具体的に述べれば、図16に図示されるACSアーキテクチャは、式2.10および式2.11に従ってブランチ・メトリックおよび前回の状態メトリックスから8個の状態メトリックを並列に計算する。これは、MODMINプロシージャに基づいて8個のACSユニット(Add, Compare, Select)を用いて実行される(MODMINブロックは、min*演算子を実行する)。
このACSアーキテクチャは、ターボ・コードおよび畳み込みコードの両方に対する前方および後方再帰に関して使用される。トレリス図式は種々あるので、到来するブランチ・メトリック(bmux)および状態メトリック(smux)に関する柔軟性がマルチプレクサを用いて達成される。これらのマルチプレクサは後述のように外部から制御される。
8個のACSユニットが16のブランチ・メトリック+状態メトリックの和を必要とするので、16のbmuxマルチプレクサが提供される。これらのbmuxマルチプレクサの各々は、8個の異なるブランチ・メトリックから選択することができる(なぜならCCレート1/3が全部で8個の異なるブランチ・メトリックを必要とするからである)。しかしながら、特定の状態メトリック分布のため、16ではなく12個のsmux状態メトリック・マルチプレクサがあれば十分である。更に、CC前方再帰/TC後方再帰またはCC後方回帰/TC前方回帰のいずれに関する設定も有効であるので、この状態メトリック分布によって、2:1smuxマルチプレクサだけで十分となる。計算された状態メトリックスの更なるマルチプレクシング動作は必要ない。前方再帰の場合、新しい状態メトリックは常に昇順である。図16は、ACSの一般的アーキテクチャを示す。"sm1-sm8"は、ある時間ステップにおける8個の並列入力状態メトリックを表し、"bm0-bm7"は、8個までの異なるブランチ・メトリックを表す。TC前方/CC後方のためのsmux設定は太字で示されている。このユニットの出力は、新しい状態メトリックと共に、LLR計算のためのLLRメトリック(β状態メトリック+ブランチ・メトリック)である。
5.10 マルチプレクサの制御
状態メトリック・ユニットのマルチプレクサは特定の機械(簡略化のため図示されてない)によって制御される。
状態メトリック・ユニットのマルチプレクサは特定の機械(簡略化のため図示されてない)によって制御される。
状態メトリック・マルチプレクサsmuxの制御は非常に単純である。設定は2種類しかない。すなわち、CC前方再帰/TC後方再帰またはCC後方回帰/TC前方回帰のいずれかに関する設定だけである。ブランチ・メトリック・マルチプレクサbmuxの制御は、一層複雑であり、FSMで実行される。各シーケンス(32ステップ)は、選択されるレートおよび実際の演算(前方再帰または後方再帰)に依存する。
*CCレート1/2前方再帰
bmux設定は、4種類あり、A,B,C,Dと表記される。
前方シーケンスは次の通りとなる。
AABBCCDDAABBCCDDCCDDAABBCCDDAABB
*CCレート1/2後方再帰
bmux設定は、4種類あり、A,B,C,Dと表記される。
後方シーケンスは次の通りとなる。
AABBCCDDAABBCCDDBBAADDCCBBAADDCC
*CCレート1/3前方再帰
bmux設定は、8種類あり、A,B,C,D,E,F,Gと表記される。
前方シーケンスは次の通りとなる。
ABCDEEGHFEHGBADCHGFEDCBACDABGHEF
*CCレート1/3後方再帰
bmux設定は、8種類あり、A,B,C,D,E,F,Gと表記される。
後方シーケンスは次の通りとなる。
ABCDEFGHFEHGBADCDCBAHGFEGHEFCDA
bmux設定は、4種類あり、A,B,C,Dと表記される。
前方シーケンスは次の通りとなる。
AABBCCDDAABBCCDDCCDDAABBCCDDAABB
*CCレート1/2後方再帰
bmux設定は、4種類あり、A,B,C,Dと表記される。
後方シーケンスは次の通りとなる。
AABBCCDDAABBCCDDBBAADDCCBBAADDCC
*CCレート1/3前方再帰
bmux設定は、8種類あり、A,B,C,D,E,F,Gと表記される。
前方シーケンスは次の通りとなる。
ABCDEEGHFEHGBADCHGFEDCBACDABGHEF
*CCレート1/3後方再帰
bmux設定は、8種類あり、A,B,C,D,E,F,Gと表記される。
後方シーケンスは次の通りとなる。
ABCDEFGHFEHGBADCDCBAHGFEGHEFCDA
5.11 LLRユニット
LLRユニットはLLRを計算する(ターボ・コードについての式2.12参照)。これは、段階1と段階2の間でレジスタを持つ3つのmodmin段階からなるTC復号器に関して実行される(図17参照)。第1段階への入力は、アルファRAMからのアルファ状態メトリックとSMユニットからのLLRsum(=ブランチ・メトリック+ベータ状態メトリック)との和である。この値もレジスタに記憶されるので、結果として、パイプライの合計深度は4となる。上方modminツリーが入力'1'(LLR1)によって到達されるすべての状態の最小値を計算し、下方modminツリーが入力'0'(LLR0)によって到達されるすべての状態の最小値を計算する。
LLRユニットはLLRを計算する(ターボ・コードについての式2.12参照)。これは、段階1と段階2の間でレジスタを持つ3つのmodmin段階からなるTC復号器に関して実行される(図17参照)。第1段階への入力は、アルファRAMからのアルファ状態メトリックとSMユニットからのLLRsum(=ブランチ・メトリック+ベータ状態メトリック)との和である。この値もレジスタに記憶されるので、結果として、パイプライの合計深度は4となる。上方modminツリーが入力'1'(LLR1)によって到達されるすべての状態の最小値を計算し、下方modminツリーが入力'0'(LLR0)によって到達されるすべての状態の最小値を計算する。
一旦LLR計算が開始すれば、新しい値が入力クロック・サイクルごとに存在する。制御は、非常に単純であり、4段階フリップフロップ・パイプラインによる有効データ・フラグの単純なシフト操作によって実行される。TCに関するLLR計算部分は畳み込み復号のため再利用される(図17参照。ただし、入力値のためのマルチプレクサおよび和を計算する加算器は図示されてない)。
すなわち、図17に示されているすべてのアーキテクチャはターボ・コード復号のため使用されるが、その上方および下方部分だけが畳み込みコード復号のため使用される。
畳み込みコードの符号化がNSCによって実行されるので、入力の'0'または'1'が状態番号を決定する。
従って、ブランチ・メトリックは必要とされないので、計算は第1の段階の4つのmodominユニットだけに単純化される。上方の2つのmodominユニットが、入力"1"(状態1)によって到達される4つの状態メトリック和の最小値を計算し、上方の2つのmodominユニットが、入力"0"(状態0)によって到達される4つの状態メトリック和の最小値を計算する。従って、入力は、アルファRAMからのアルファ状態メトリックおよびAXMMメモリからのベータメトリックである。
256すべての状態が一度に計算されないので、適切な最小値を決定するためループバックが必要とされる。これは、ターボ復号器部分に比べて、段階2の後に配置される付加的ハードウェアを必要とする。制御はきわめて単純であり、FSMを用いて実現される。状態1に関するフィードバック・ユニットを観察すれば、この制御を理解することができる。第1の最小値は下方レジスタに、第2の最小値は上方レジスタに記憶される。その後のすべての最小値は下方レジスタに記憶され、残りの最小値が常に上方レジスタに記憶される。LLR有効フラグ(LLR_valid)もまたFSMによって生成される。
5.12 大域制御ユニット
最後に、本発明に従った組み合わせ復号器は、復号プロセスをMAPレベルで制御する大域制御ユニットを含む。TC復号は反復的動作であるので、反復の数は実際の復号状態に依存する。従って、各MAP操作の後、停止基準が検査される。この停止基準は、選択された半反復総数、正しく検出されたCRC和(ただしMAPの後)、または、平均値基準に基づく復号不可能ブロックの早期検出のいずれでもよい。TCの場合の特定の復号ステップが図18に示されている。CC復号の場合には、1つのMAP動作だけが必要とされる。
最後に、本発明に従った組み合わせ復号器は、復号プロセスをMAPレベルで制御する大域制御ユニットを含む。TC復号は反復的動作であるので、反復の数は実際の復号状態に依存する。従って、各MAP操作の後、停止基準が検査される。この停止基準は、選択された半反復総数、正しく検出されたCRC和(ただしMAPの後)、または、平均値基準に基づく復号不可能ブロックの早期検出のいずれでもよい。TCの場合の特定の復号ステップが図18に示されている。CC復号の場合には、1つのMAP動作だけが必要とされる。
更に、大域制御ユニットはハンドシェーク・モードを制御する。このハンドシェーク・モードは、復号のステップごとの実行およびオンデマンド・メモリ・フラッシュを可能にする。
Claims (20)
- 畳み込み符号化信号の伝送形式をブラインド検出する方法であって、
該伝送形式は、事前に未知であり、あらかじめ定められたMF個の基準伝送形式からなる1つのセットに属し、
該信号は、事前に未知の伝送形式に対応する事前に未知のビット数を持つ1つのデータ・ブロックと、伝送される巡回冗長検査(CRC)ワードを内包する1つのCRCフィールドとを含み、
該方法は、
可能なMF個の基準形式をそれぞれ考慮しながら前記信号を復号してソフト出力情報の対応するMF個のグループをそれぞれ送達し、最大事後確率アルゴリズムを使用して前記信号を復号するステップと、
ソフト出力情報の各グループからCRCワードを計算して、計算したCRCワードを前記伝送CRCワードと比較するステップと、
前記計算したCRCワードが前記伝送CRCワードと等しいすべてのグループを選択するステップと、
選択されたグループの各々の最後のいくつかのソフト入力情報の中の少なくとも1つのソフト入力情報から符号化信号の実際の伝送形式を選択するステップと、
を含む、方法。 - 前記符号化信号の実際の伝送形式が、選択されたグループの各々の最後のソフト入力情報から選択される、請求項1に記載の方法。
- 前記符号化信号の実際の伝送形式が、最大で最後のソフト出力情報を備える基準形式である、請求項2に記載の方法。
- 前記復号するステップが状態メトリックを計算するステップを含み、すべてのデータ・ブロックが、あらかじめ定められたサイズを持つ複数の移動ウィンドウによってウィンドウごとに並列に復号され、1つのウィンドウによって計算された前記状態メトリックの少なくともいくつかがすべてのデータ・ブロックに対して有効である、請求項1乃至請求項3のいずれかに記載の方法。
- 前記復号するステップが、ウィンドウごとに、前方再帰の間に前方状態メトリックを計算するステップと、あらかじめ定められた取得長を持つ後方取得を実行するステップと、後方再帰の間に後方状態メトリックを計算するステップと、逆順にソフト出力情報を計算するステップと、を含み、すべての伝送形式に関して有効なただ1つの前方再帰がウィンドウごとに実行される、請求項4に記載の方法。
- 前方再帰、後方取得、後方再帰およびソフト出力計算を含む第1のウィンドウ処理が、ウィンドウサイズと取得長との和より大きいサイズを持つすべてのデータ・ブロックに関して完全に有効である、請求項5に記載の方法。
- あらかじめ定められたMF個の基準伝送形式からなる1つのセットに属する事前に未知の伝送形式を持ち、事前に未知の伝送形式に対応する事前に未知のビット数を持つ1つのデータ・ブロックおよび伝送される巡回冗長検査(CRC)ワードを内包する1つのCRCフィールドを含む畳み込み符号化信号を受信する入力手段と、
可能なMF個の基準形式をそれぞれ連続的に考慮することによって該信号を連続的に復号するため最大事後確率アルゴリズムを実施し、ソフト出力情報のMF個の対応するグループをそれぞれ連続的に送達する対数尤度比(LLR)ユニットを含む畳み込みコード復号手段と、
ソフト出力情報の各グループからCRCワードを計算するCRCユニット、計算したCRCワードを前記伝送CRCワードと比較する比較手段、計算したCRCワードが伝送CRCワードと等しいすべてのグループを選択する第1の選択手段および選択されたグループの各々の最後のいくつかのソフト入力情報の中の少なくとも1つのソフト入力情報から符号化信号の実際の伝送形式を選択する第2の選択手段を含む、伝送形式ブラインド検出手段と、
を備える畳み込みコード復号器。 - 前記第2の選択手段が、選択されたグループの各々の最後のソフト入力情報から前記符号化信号の実際の伝送形式を選択するように適応される、請求項7に記載の畳み込みコード復号器。
- 前記符号化信号の実際の伝送形式が、最大で最後のソフト出力情報を持つ基準形式である、請求項8に記載の畳み込みコード復号器。
- 前記畳み込みコード復号手段が状態メトリックを計算するように適応され、すべてのデータ・ブロックが、あらかじめ定められたサイズを持つ複数の移動ウィンドウによってウィンドウごとに並列に復号され、1つのウィンドウによって計算された状態メトリックの少なくともいくつかがすべてのデータ・ブロックに対して有効である、請求項7乃至請求項9のいずれかに記載の畳み込みコード復号器。
- 前記畳み込みコード復号手段が、ウィンドウごとに、前方再帰の間に前方状態メトリックを計算し、あらかじめ定められた取得長を持つ後方取得を実行し、後方再帰の間に後方状態メトリックを計算するように適応され、すべての伝送形式に関して有効なただ1つの前方再帰がウィンドウごとに実行される、請求項10に記載の畳み込みコード復号器。
- 前方再帰、後方取得、後方再帰およびソフト出力計算を含む第1のウィンドウ処理が、ウィンドウサイズと取得長との和より大きいサイズを持つすべてのデータ・ブロックに関して完全に有効である、請求項11に記載の畳み込みコード復号器。
- ターボ・コード復号を実行するターボ・コード復号手段(TCDCM)を更に備えたターボ・コード/畳み込みコード組み合わせ復号器である、請求項7乃至請求項12に記載の畳み込みコード復号器。
- 前記ターボ・コード復号および畳み込みコード復号手段がターボ・コード復号専用の第1の構成および畳み込みコード復号専用の第2の構成を持つ共通処理手段(CCPR)を備え、
該畳み込みコード復号器が、
第1のトレリスの状態に関連し、第1の構成において前記処理手段によって送達される状態メトリックを記憶するメトリック・メモリ手段(TCα-RAM)と、
第2の構成において前記処理手段によって該処理手段に送達される入出力データを記憶する入出力メモリ手段(CC I/O RAMs)と、
第1の構成において前記処理手段によって該処理手段に送達される入出力データを記憶し、第2のトレリスの状態に関連し、第2の構成において前記処理手段によって送達される状態メトリックを記憶する適応型メモリ手段(ADMM)と、
コードの種類に応じて第1または第2の構成に前記共通処理手段を構成する制御手段(CTRLM)と、
前記共通処理手段の構成に応じた異なる様態で前記適応型メモリ手段をアドレスするメモリ制御手段(CTMM)と、
をさらに備える、請求項13に記載の畳み込みコード復号器。 - 前記共通処理手段(CCPR)が最大事後確率(MAP)アルゴリズムを実施する、請求項7乃至請求項14のいずれかに記載の畳み込みコード復号器。
- 実施されるMAPアルゴリズムが、いわゆるLogMAPアルゴリズムまたはいわゆるMaxLogMAPアルゴリズムである、請求項15に記載の畳み込みコード復号器。
- 集積回路によって実現される、請求項7乃至請求項16のいずれかに記載の畳み込みコード復号器。
- 請求項7乃至請求項17のいずれかに記載の復号器を含む、無線通信システム端末。
- 携帯電話を形成する、請求項18に記載の端末。
- 基地局を形成する、請求項18に記載の端末。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20030290993 EP1471677A1 (en) | 2003-04-23 | 2003-04-23 | Method of blindly detecting a transport format of an incident convolutional encoded signal, and corresponding convolutional code decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004343716A true JP2004343716A (ja) | 2004-12-02 |
Family
ID=32946957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004106933A Pending JP2004343716A (ja) | 2003-04-23 | 2004-03-31 | 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050091566A1 (ja) |
EP (1) | EP1471677A1 (ja) |
JP (1) | JP2004343716A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007074708A1 (ja) * | 2005-12-26 | 2007-07-05 | Kyocera Corporation | 畳み込み符号化器、通信装置、及び畳み込み符号化方法 |
WO2009096194A1 (ja) * | 2008-01-31 | 2009-08-06 | Panasonic Corporation | 無線通信装置および誤り訂正符号化方法 |
CN110289936A (zh) * | 2019-07-01 | 2019-09-27 | 北京理工大学 | 一种基于权值排序的5g下行控制信道盲检测方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2409134B (en) * | 2003-12-11 | 2005-11-09 | Motorola Inc | A decoder |
US7853859B2 (en) * | 2004-01-23 | 2010-12-14 | Broadcom Corporation | Convolutional coding method for multi-band communications |
EP1869810B1 (en) * | 2005-04-07 | 2018-12-05 | Nokia Technologies Oy | Blind transport format detection based on decoder metric |
GB2425026B8 (en) * | 2005-04-08 | 2008-09-24 | Ind Tech Res Inst | Cyclic Redundancy Check modification for length detection of message with convolutional protection |
US8291302B2 (en) * | 2007-10-17 | 2012-10-16 | Marvell International Ltd. | State metrics memory reduction in a turbo decoder implementation |
GB0915135D0 (en) * | 2009-08-28 | 2009-10-07 | Icera Inc | Decoding signals received over a noisy channel |
CN101667840B (zh) * | 2009-09-08 | 2012-12-12 | 华为技术有限公司 | 一种咬尾译码方法及装置 |
FR2962615B1 (fr) | 2010-07-06 | 2013-03-22 | Univ Bretagne Occidentale | Procede et dispositif d'analyse de train binaire et de reconstruction en aveugle de codes correcteurs d'erreurs |
US8787506B2 (en) | 2012-05-04 | 2014-07-22 | Qualcomm Incorporated | Decoders and methods for decoding convolutional coded data |
US8861653B2 (en) * | 2012-05-04 | 2014-10-14 | Qualcomm Incorporated | Devices and methods for obtaining and using a priori information in decoding convolutional coded data |
TWI520502B (zh) * | 2012-11-23 | 2016-02-01 | 晨星半導體股份有限公司 | 迴旋解交錯裝置及迴旋解交錯方法 |
CN103905065B (zh) * | 2012-12-28 | 2017-06-13 | 联芯科技有限公司 | 一种卷积码译码方法和装置 |
US9213602B1 (en) | 2014-06-23 | 2015-12-15 | Seagate Technology Llc | Write mapping to mitigate hard errors via soft-decision decoding |
US10341471B2 (en) * | 2016-12-29 | 2019-07-02 | Onward Security Corporation | Packet analysis apparatus, method, and non-transitory computer readable medium thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6980605B2 (en) * | 2000-01-31 | 2005-12-27 | Alan Gatherer | MAP decoding with parallelized sliding window processing |
US6442747B1 (en) * | 2000-05-10 | 2002-08-27 | 3Com Corporation | Method of synthesizing a cycle redundancy code generator circuit using hardware description language |
US6829313B1 (en) * | 2000-07-17 | 2004-12-07 | Motorola, Inc. | Sliding window turbo decoder |
US6452979B1 (en) * | 2000-09-06 | 2002-09-17 | Motorola, Inc. | Soft output decoder for convolutional codes |
US7127664B2 (en) * | 2000-09-18 | 2006-10-24 | Lucent Technologies Inc. | Reconfigurable architecture for decoding telecommunications signals |
JP3795743B2 (ja) * | 2000-11-17 | 2006-07-12 | 株式会社エヌ・ティ・ティ・ドコモ | データ伝送方法、データ伝送システム、送信装置および受信装置 |
JP3399923B2 (ja) * | 2000-11-29 | 2003-04-28 | 松下電器産業株式会社 | 通信端末装置および通信端末装置における復号化方法 |
US20020108090A1 (en) * | 2001-02-05 | 2002-08-08 | Cute Ltd. | Blind transport format detection of turbo-coded data |
US6845482B2 (en) * | 2001-02-28 | 2005-01-18 | Qualcomm Incorporated | Interleaver for turbo decoder |
US7072926B2 (en) * | 2001-06-08 | 2006-07-04 | Texas Instruments Incorporated | Blind transport format detection system and method with logarithm approximation for reliability figure |
KR100421765B1 (ko) * | 2001-12-06 | 2004-03-11 | 한국전자통신연구원 | 비동기식 이동통신 시스템에서의 가변 데이터 전송율 결정방법 및 그 장치 |
-
2003
- 2003-04-23 EP EP20030290993 patent/EP1471677A1/en not_active Withdrawn
-
2004
- 2004-03-31 JP JP2004106933A patent/JP2004343716A/ja active Pending
- 2004-04-22 US US10/830,420 patent/US20050091566A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007074708A1 (ja) * | 2005-12-26 | 2007-07-05 | Kyocera Corporation | 畳み込み符号化器、通信装置、及び畳み込み符号化方法 |
US8250447B2 (en) | 2005-12-26 | 2012-08-21 | Kyocera Corporation | Convolution encoder, encoding device, and convolution encoding method |
WO2009096194A1 (ja) * | 2008-01-31 | 2009-08-06 | Panasonic Corporation | 無線通信装置および誤り訂正符号化方法 |
CN110289936A (zh) * | 2019-07-01 | 2019-09-27 | 北京理工大学 | 一种基于权值排序的5g下行控制信道盲检测方法 |
CN110289936B (zh) * | 2019-07-01 | 2020-05-12 | 北京理工大学 | 一种基于权值排序的5g下行控制信道盲检测方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050091566A1 (en) | 2005-04-28 |
EP1471677A1 (en) | 2004-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3861084B2 (ja) | 特に移動無線システム用とした、複合型ターボ符号/畳み込み符号デコーダ | |
US6829313B1 (en) | Sliding window turbo decoder | |
US6813742B2 (en) | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture | |
US7209527B2 (en) | Turbo decoder employing max and max* map decoding | |
US6799295B2 (en) | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture | |
US7343530B2 (en) | Turbo decoder and turbo interleaver | |
JP2004531116A (ja) | ターボデコーダ用インタリーバ | |
JP2004343716A (ja) | 畳み込み符号化信号の伝送形式をブラインド検出する方法および復号器 | |
US8112698B2 (en) | High speed turbo codes decoder for 3G using pipelined SISO Log-MAP decoders architecture | |
KR20080098391A (ko) | 양방향 슬라이딩 윈도우 아키텍처를 갖는 map 디코더 | |
JP2007081760A (ja) | ターボ復号装置及びその方法並びにプログラム | |
US20070050694A1 (en) | Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder | |
US20070124656A1 (en) | Generic maximum aposteriori probability decoder for use in software-defined radio systems | |
US6868518B2 (en) | Look-up table addressing scheme | |
JP2007194684A (ja) | 復号装置、復号方法、及び受信装置 | |
KR100390416B1 (ko) | 터보 디코딩 방법 | |
US7277508B2 (en) | Method of decoding a turbo-code encoded signal in a receiver and corresponding receiver | |
JP2006041960A (ja) | ターボ復号装置及びターボ復号方法並びにプログラム | |
US6886127B2 (en) | Implementation of a turbo decoder | |
US20030023919A1 (en) | Stop iteration criterion for turbo decoding | |
Mathana et al. | Low complexity reconfigurable turbo decoder for wireless communication systems | |
US7096410B2 (en) | Turbo-code decoding using variably set learning interval and sliding window | |
Berns et al. | Channel decoder architecture for 3G mobile wireless terminals | |
Kreiselmaier et al. | Combined turbo and convolutional decoder architecture for UMTS wireless applications | |
Varghese et al. | Memory Efficient, High Speed Implementation of MAX LOG MAP Decoder for CCSDS Turbo codes |