CN101753261A - 一种编码器、译码器及编码、译码方法 - Google Patents

Abstract

本发明公开了一种编码器及编码方法，本发明采用交织重复的方法，采用单个分量编码器进行编码，并采用2m冗余比特对该分量编码器进行结尾操作。与本发明的编码方法、编码器对应，本发明的译码方法、编码器只采用单个译码单元进行译码。相对于采用双结尾的Turbo码，本发明的技术方案降低了尾比特开销，提高了编码效率，其译码结构也更加简单，提高译码处理速度。

Description

一种编码器、译码器及编码、译码方法

技术领域

本发明涉及数字通信领域，具体而言，本发明涉及一种编码器、译码器及编码、译码方法。

背景技术

数字信号在传输过程中由于受到噪声和干扰的影响会出现差错，在通信系统中一般采用纠错编码技术来保证可靠的传输。二进制分组码是一种常用的纠错编码技术，二进制分组码(n，k)表示该码组包含k个信息位，码组长度为n，每个码组的n-k个校验位仅与本码组的k个信息位有关，而与其它码组无关。为了达到一定的纠错能力和编码效率，分组码的码组长度n通常都比较大。编译码时必须把整个信息码组存储起来，由此产生的延时随着n的增加而线性增加。

为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较好的信道编码方式。这种编码方式同样是把k个信息比特编成n个比特，k和n通常很小，特别适宜于以串行形式传输信息，减小了编码延时。与分组码不同，卷积码中编码后的n个码元不仅与当前段的k个信息有关，而且也与前面(T-1)个的信息有关，编码过程中相互关联的码元为kT个。其中，T通常被称为卷积码的约束长度。卷积码的纠错能力随着T的增加而增大，在编译码复杂程度相同的情况下，卷积码的性能优于分组码。

Turbo码是C.Berrou等人于1993年提出的一种新的信道编码，基本原理是Turbo码编码器通过交织器把两个递归系统卷积码并行级联，译码器在两个分量码译码器之间进行迭代译码，译码器之间传递去掉正反馈的外信息，整个译码过程类似涡轮(turbo)工作，所以又形象的称为Turbo码。Turbo码具有卓越的纠错性能，误比特率性能接近于香农限，它不仅在抗加性高斯噪声方面性能优越，而且抗衰落、抗干扰能力也很强，其优越的性能是纠错编码领域的一个重要里程碑，是理论和技术方面一个非常巨大的突破。最常见的Turbo码是并行级联卷积码PCCC，它使用两个递归系统卷积码，通过一个交织器进行并行级联。每个递归系统卷积码产生1个校验位比特序列。

在实际的通信系统中，由于同步、信道估计等的限制，要求将卷积编码器转换成块编码器才能在实际的通信系统中应用。可以采用截断(Truncation)、结尾、咬尾的方法，实现卷积编码器到块编码器的转换。截断操作强制将编码器结束在一个未知的状态，造成卷积码性能的恶化，在实际的通信系统中基本上没有被使用过。对非递归的卷积编码器来说，结尾操作需要增加2m个冗余的尾比特；对递归卷积编码器来说，结尾操作需要增加4m个冗余比特，其中m表示编码器移位寄存器的个数。这些尾比特降低了卷积编码系统的频谱利用率，特别是在编码器的输入信息比特的长度较短时。咬尾操作使得编码器从一个状态开始编码，并结束至这个未知的状态。这个状态是输入信息序列的函数。这要求译码器进行状态检测。咬尾的编码方法，增加了卷积编码器和译码器的复杂度，增加了系统时延、对系统的纠错性能也有影响。

因此，有必要提出种一种信道编译码的技术方案，以解决卷积编码器尾比特开销过大、译码速度较慢的问题。

发明内容

本发明要解决的问题是提出一种信道编码器、译码器及编码、译码方法，解决卷积编码器尾比特开销过大、译码速度较慢的问题。

为达到上述目的，本发明公开了一种信道编码器，包括：

交织器，所述交织器将输入的待编码信息序列

进行交织，得到交织后的序列

其中K为待编码信息比特数；

递归卷积编码器，所述递归卷积编码器将输入的待编码信息序列

与交织序列

进行递归卷积编码，分别得到校验序列和

其后，所述递归卷积编码器对递归卷积编码器反馈回的m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，得到Q_m的校验序列

其中m为递归卷积编码器的寄存器的长度；

第一复用器，所述第一复用器将所述待编码信息序列X_K ^s、所述递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

根据本发明的实施例，还包括第二复用器，所述第二复用器将待编码信息序列与交织序列

在输入到所述递归卷积编码器之前进行复接为

其后输入到所述递归卷积编码器。

根据本发明的实施例，所述交织器为互素交织器、QPP(QuadraticPermutation Polynomial，二次置换多项式)交织器或CPP(CubicPermutation Polynomial，三次置换多项式)交织器。

根据本发明的实施例，所述递归卷积编码器的生成多项式为 $G\left(D\right)=[1,\frac{1+D+D^3}{1+D^2+D^3}].$

根据本发明的实施例，所述递归卷积编码器的生成多项式为 $G\left(D\right)=[1,\frac{1+D+D^2+D^4}{1+D^3+D^4}].$

本发明还公开了一种编码方法，包括以下步骤：

待编码信息序列

经过交织器进行交织，得到交织后的序列

其中K为待编码信息比特数；

待编码信息序列

与交织序列

输入递归卷积编码器进行递归卷积编码，分别得到校验序列

和

其后所述递归卷积编码器对递归卷积编码器反馈回的m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，得到Q_m的校验序列

其中m为递归卷积编码器的寄存器的长度；

将所述待编码信息序列X_K ^s、所述递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

根据本发明的实施例，待编码信息序列

与交织序列

输入递归卷积编码器进行递归卷积编码还包括：

待编码信息序列

与交织序列

在输入到所述递归卷积编码器之前进行复接为

其后输入到所述递归卷积编码器。

根据本发明的实施例，所述交织器为互素交织器、二次置换多项式QPP交织器或三次置换多项式CPP交织器。

根据本发明的实施例，所述递归卷积编码器的生成多项式为 $G\left(D\right)=[1,\frac{1+D+D^3}{1+D^2+D^3}].$

根据本发明的实施例，所述递归卷积编码器的生成多项式为 $G\left(D\right)=[1,\frac{1+D+D^2+D^4}{1+D^3+D^4}].$

本发明还公开了一种译码器，包括：

分离器，所述分离器将输入的接收信息分为系统比特流、校验比特流输出；

SISO模块，所述SISO模块将输入的所述系统比特流、所述校验比特流以及先验信息，译码输出对应于所述系统比特流的似然比和附加信息，所述SISO模块迭代译码直到迭代译码的次数达到预定的次数为止；

先验信息产生器，所述先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息；

判决器，所述判决器将所述系统比特流的似然比判决输出编码信息。

根据本发明的实施例，所述分离器包括：

解复用器，所述解复用器用于将所述接收信息R＝{X_K ^s′，Q_m′，X_K ^p′，X_∏ ^p′，Q_m ^p′}，截取分为以下三个部分

Q＝{Q′_m}＝{q_2K′，q_2K+1′，…，q_2K+m-1′}和所述校验比特流

并输出Y；

交织器，所述交织器将X_K ^s′交织得到X_∏；

复用器，所述复用器将输入的X_K ^s′、X_∏、Q复接形成所述系统比特流X′＝{X_K ^s′，X_∏，Q}，并输出X′。

根据本发明的实施例，所述SISO模块将输入的系统比特流X′、校验比特流Y以及先验信息Z，译码输出对应于X′的似然比LLR＝{l₀，l₁…，l_2K+m-1}以及附加信息W＝{w₀，w₁，…w_2K+m-1}。

根据本发明的实施例，所述先验信息产生器包括：

解复用器，所述解复用器用于将所述附加信息W＝{w₀，w₁，…w_2K+m-1}，截取分为以下三个部分A＝{w₀，w₁，…，w_K-1}，B＝{w_K，w_K+1，…，w_2K-1}，C′＝{w_2K，w_2K+1，…，w_2K+m-1}，并输出C′；

交织器，所述交织器将A交织得到A′；

解交织器，所述解交织器将B解交织得到B′；

复用器，所述复用器将输入的A′、B′、C′复接形成{B′，A′，C′}，经过加权并输出所述先验信息Z，其中Z＝α×{B′，A′，C′}，α为加权权值。

根据本发明的实施例，所述判决器包括：

解复用器，所述解复用器用于将所述似然比LLR＝{l₀，l₁，…，l_2K+m-1}截取分为以下两个部分解复用得到D＝{l₀，l₁，…，l_K-1}和E＝{l_K，l_K+1…，l_2K-1}；

硬判决器，所述硬判决器将所述D输入，硬判决译码输出X_o，其中X_o＝{H(d₀)，H(d₁)，…，H(d_K-1)}，

根据本发明的实施例，所述判决器还包括：

解交织器，所述解交织器将E经过解交织后得到 $F=\{l_{{\mathrm{\Π}}^{-1}\left(K\right)},l_{{\mathrm{\Π}}^{-1}(K+1)},...,l_{{\mathrm{\Π}}^{-1}(2K-1)}\};$

所述判决器将D和F的对应位求和，其后输入所述硬判决器。

本发明还公开了一种译码方法，包括以下步骤：

将输入的接收信息分为系统比特流、校验比特流输出；

将所述系统比特流、所述校验比特流以及先验信息进行SISO译码，译码输出对应于所述系统比特流的似然比和附加信息，所述SISO译码输出直到迭代译码的次数达到预定的次数为止；

将所述系统比特流的似然比判决输出编码信息。

根据本发明的实施例，所述先验信息初始化为0，将SISO译码输出的所述附加信息进行变化加权后输出所述先验信息，并输入所述SISO。

根据本发明的实施例，所述附加信息进行变化加权输出包括：

将所述附加信息进行解复用，截取出两段与待译码信息的长度相等序列分别为G和H，剩余的序列为I

将序列H解交织，将序列G交织；

将解交织后的序列H、交织后的序列G、序列I顺序复用，经过加权后输出。

根据本发明的实施例，将输入的接收信息分为系统比特流、校验比特流输出包括：

将所述接收信息解复用，得到待译码信息序列、反馈比特序列以及所述校验比特流；

将所述待译码信息序列交织得到所述待译码信息交织序列，并将所述待译码信息序列、所述待译码信息交织序列、反馈比特序列顺序复用，得到所述系统比特流；

将所述校验比特流和所述系统比特流输出。

根据本发明的实施例，所述SISO译码包括：MAP算法、Log-MAP算法或Max-Log-MAP算法。

根据本发明的实施例，所述似然比判决输出编码信息包括：

将所述系统比特流的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为J和K，将J序列硬判决输出作为译码信息。

根据本发明的实施例，所述似然比判决输出编码信息包括：

将所述系统比特流的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为J和K，将K序列解交织后与J序列对应位求和，并将求和结果得到的序列硬判决输出作为译码信息。

相对于采用双结尾的Turbo码编码方法、编码器，需要用4m个冗余比特对编码器的两个分量编码进行结尾操作，与双结尾Turbo编码方法的两个分量编码方法、编码器对应，其译码方法、译码器也需要两个串行的译码单元，对两个分量编码器分别进行译码。本发明采用交织重复的方法，采用单个分量编码器进行编码，并采用2m冗余比特对该分量编码器进行结尾操作，本发明的编码方法、编码器能够有效降低双结尾Turbo编码器的50％的尾比特开销，提高了编码效率。与本发明的编码方法、编码器对应，本发明的译码方法、编码器只采用单个译码单元进行译码，简化了译码器的结构，并提高译码处理速度。

附图说明

图1为本发明编码器的一个实施例示意图；

图2为本发明编码器的又一个实施例示意图；

图3为本发明编码方法的流程图；

图4为本发明译码器的一个实施例；

图5为本发明译码方法的流程图；

图6为实现本发明编码、译码实施例的电子设备的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述：

如图1所示，为本发明编码器的一个实施例示意图，该编码器，包括：

交织器，交织器将输入的待编码信息序列

进行交织，得到交织后的序列

其中K为待编码信息比特数；

递归卷积编码器，递归卷积编码器将输入的待编码信息序列

与交织序列

进行递归卷积编码，分别得到校验序列和其后递归卷积编码器对递归卷积编码器反馈回的m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，得到Q_m的校验序列其中m为递归卷积编码器的寄存器的长度；

第一复用器，第一复用器将待编码信息序列X_K ^s、递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

用∏来表示本发明的交织子系统的交织运算，则本发明交织子系统的输出可表示为

分别用S_i、g₁、g₀来分别表示本实施例的寄存器的状态、编码子系统的前馈多项式和反馈多项式，其中i＝0，1，…，m-1。用

表示本发明编码子系统的反馈序列。如图1所示，本实施例的工作流程如下：

(1)用m个“0”比特初始化编码子系统的寄存器，即令S_i＝0，i＝0，1，…，m-1；

(2)在时刻k＝0，1，…K-1，将编码系统的选择开关连接到抽头“1”。编码子系统对编码系统的输入信息序列

进行编码，并得到校验序列

(3)在时刻k＝K，K+1，…2K-1，将编码系统的选择开关从抽头“1”断开，并连接到抽头“2”。编码子系统对编码系统的输入信息序列交织后的序列

进行编码，并得到校验序列 ${X_{\mathrm{\Π}}}^p=\{x_K^p,x_{K+1}^p,...,x_{2K-1}^p\};$

(4)在时刻k＝2K，2K+1，…2K+m-1，将编码系统的选择开关从抽头“2”断开，并连接到抽头“3”。编码子系统对编码子系统的反馈序列

的最后m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，并得到校验序列

(5)第一复用器将待编码信息序列X_K ^s、递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

如图2所示，为本发明编码器的又一个实施例示意图，该编码器在图1的基础上增加第二复用器，对输入卷积编码器的数据流先进行复用。第二复用器将待编码信息序列

与交织序列

在输入到所述递归卷积编码器之前进行复接为

其后输入到所述递归卷积编码器。

如图2所示，本实施例的工作流程如下：

(1)输入信息序列

经过交织器∏交织后，得到序列

(2)经第二复用器，将原始输入信息序列

和交织后的信息序列复用，得到序列 $X=\{X^s,X_{\mathrm{\Π}}^s\}=\{x_0^s,x_1^s,...,x_{K-1}^s,x_{\mathrm{\Π}\left(0\right)}^s,x_{\mathrm{\Π}\left(1\right)}^s,...,x_{\mathrm{\Π}(K-1)}^s\};$

(3)用m个“0”比特初始化编码子系统的寄存器，即令Si＝0，i＝0，1，…，m-1；

(4)在时刻k＝0，1，…2K-1，将编码系统的选择开关连接到抽头“1”。编码子系统对序列

进行编码，并得到校验序列

和

(5)在时刻k＝2K，2K+1，…2K+m-1，将编码系统的选择开关从抽头“1”断开，并连接到抽头“2”。编码子系统对编码子系统的反馈序列

的最后m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，并得到校验序列

(6)第一复用器将待编码信息序列X_K ^s、递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_k ^p，X_∏ ^p，Q_m ^p}。

在上述实施例中，校验序列和反馈序列分别可以用式(1)、(2)得到：

x_k ^p＝g₁·[d_k S₀ S₁ … S_m-1]       (1)

r_k＝g₀·[0 S₀ S₁ … S_m-1]         (2)

其中，运算符“·”表示向量的点乘，x_k表示输入序列的第k个比特，r_k表示递归卷积编码器的反馈比特，d_k＝(x_k+r_k)mod2。

在上述实施例中，交织器可以为互素交织器、二次置换多项式QPP交织器或三次置换多项式CPP交织器等各种交织器。

对于互素交织器，其代表的交织运算可以用下式来表示：∏(i)＝(pi)mod(K)，其中p，K互素。参数p的确定方法如下：

a、根据输入序列的长度K，确定参数c，c＝0.618×K；

b、参数p是与K互素并且最接近参数c的整数。

对于二次置换多项式交织器，其交织运算可以用下式来表示：∏(i)＝(f₁i+f₂i²)mod(K)，其中参数f₁，f₂与输入信息序列的长度K的关系如下表所示：

长度K	参数f1	参数f2
			40	29	0
48	35	0
			56	13	0
64	37	0
			72	13	0
80	63	0
			88	19	0
96	43	0
			592	55	74
1184	923	74
			6144	265	480

对于三次置换多项式交织器，其交织运算可以用下式来表示：

∏(i)＝(f₁i+f₂i²+f₃i³)mod(K)，其中参数f₁，f₂，f₃与输入信息序列的长度K的关系如下表所示：

长度K	参数f1	参数f2	参数f3
				40	3	0	20
48	11	0	24
				592	113	148	74
1184	441	148	74
				2048	745	4	16
6144	263	480	240

显然，交织器的类型不限于上述介绍的三种，其它的交织器也可以用于本发明的编码器中。

在上述实施例中，递归卷积编码器的生成多项式可以为或者为

显然，递归卷积编码器的类型不限于上述介绍的两种，其它的递归卷积编码器也可以用于本发明的编码器中。

相对于采用双结尾的Turbo码编码器而言，其需要两个分量编码器、需要用4m个冗余比特对编码器的两个分量编码进行结尾操作。本发明的上述编码器采用交织重复的方法，采用单个分量编码器进行编码，并采用2m冗余比特对该分量编码器进行结尾操作，本发明的编码方案能够有效降低双结尾Turbo编码器的50％的尾比特开销，提高了编码效率。

如图3所示，本发明还公开了一种编码方法，为本发明公开的编码方法流程图，包括以下步骤：

S301：将待编码信息交织。

待编码信息序列

经过交织器进行交织，得到交织后的序列

其中K为待编码信息比特数。

在步骤S301中，交织器可以为互素交织器、二次置换多项式QPP交织器或三次置换多项式CPP交织器等各种交织器。

对于互素交织器，其代表的交织运算可以用下式来表示：∏(i)＝(pi)mod(K)，其中p，K互素。参数p的确定方法如下：

a、根据输入序列的长度K，确定参数c，c＝0.618×K；

b、参数p是与K互素并且最接近参数c的整数。

对于二次置换多项式交织器，其交织运算可以用下式来表示：

∏(i)＝(f₁i+f₂i²)mod(K)，其中参数f₁，f₂与输入信息序列的长度K的关系如下表所示：

长度K	参数f1	参数f2
			40	29	0
48	35	0
			56	13	0
64	37	0
			72	13	0
80	63	0
			88	19	0
96	43	0
			592	55	74
1184	923	74
			6144	265	480

对于三次置换多项式交织器，其交织运算可以用下式来表示：

∏(i)＝(f₁i+f₂i²+f₃i³)mod(K)，其中参数f₁，f₂，f₃与输入信息序列的长度K的关系如下表所示：

长度K	参数f1	参数f2	参数f3
				40	3	0	20
48	11	0	24

长度K	参数f1	参数f2	参数f3
				592	113	148	74
1184	441	148	74
				2048	745	4	16
6144	263	480	240

显然，交织器的类型不限于上述介绍的三种，其它的交织器也可以用于本发明的编码器中。

S302：待编码信息与交织后信息输入递归卷积编码器进行递归卷积编码，得到输入信息的校验序列以及递归卷积编码器反馈信息的校验信息。

待编码信息序列

与交织序列

输入递归卷积编码器进行递归卷积编码，分别得到校验序列

和

其后所述递归卷积编码器对递归卷积编码器反馈回的m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，得到Q_m的校验序列其中m为递归卷积编码器的寄存器的长度。

作为本发明的又一个实施例，上述编码方法还可以将待编码信息序列

与交织序列

在输入到所述递归卷积编码器之前进行复接为

其后输入到所述递归卷积编码器。

在步骤S302中，递归卷积编码器的生成多项式可以为

或者为

显然，递归卷积编码器的类型不限于上述介绍的两种，其它的递归卷积编码器也可以用于本发明的编码器中。

S303：将待编码信息序列、递归卷积编码器输出结果进行复接，形成编码后信息。

将所述待编码信息序列X_K ^s、所述递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

相对于采用双结尾的Turbo码编码方法而言，其需要两个分量编码器、需要用4m个冗余比特对编码器的两个分量编码进行结尾操作。本发明的上述编码方法采用交织重复的方法，采用单个分量编码器进行编码，并采用2m冗余比特对该分量编码器进行结尾操作，本发明的编码方法能够有效降低双结尾Turbo编码器的50％的尾比特开销，提高了编码效率。

本发明还公开了一种译码器，如图4所示，为本发明译码器的一个实施例，包括：

分离器，分离器将输入的接收信息分为系统比特流、校验比特流输出；

SISO模块，SISO模块将输入的所述系统比特流、所述校验比特流以及先验信息，译码输出对应于所述系统比特流的似然比和附加信息，所述SISO模块迭代译码直到迭代译码的次数达到预定的次数为止；

先验信息产生器，先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息；

判决器，判决器将所述系统比特流的似然比判决输出编码信息。

作为上述译码器的实施例，上述分离器包括：解复用器，交织器，复用器；上述先验信息产生器包括：解复用器，交织器，解交织器，复用器；上述判决器包括：解复用器，硬判决器，或者还可以包括解交织器。

下面结合图4介绍译码器该实施例的工作流程：

设定最大迭代译码次数Iter_Max，用Iter表示迭代次数。α表示加权因子，且0＜α≤1。本发明的译码器的工作流程如下：

(1)从信道接收来的信号R＝{X_K ^s′，Q_m′，X_K ^p′，X_∏ ^p′，Q_m ^p′}经过解复用操作得到发射信息L中各部分信息，通过截取分为以下三个部分

Q＝{Q′_m}＝{q_2K′，q_2K+1′，…，q_2K+m-1′}和所述校验比特流

并输出Y；

(2)将X_K ^s′经交织器处理后得到序列X_∏＝{x_∏(0)，x_∏(1)，…，x_∏(K-1)}，复用器将输入的X_K ^s′、X_∏、Q复接形成所述系统比特流X′＝{X_K ^s′，X_∏，Q}，并输出X′；

(3)创建长度为2K+m的向量Z，并用0初始化Z，即令Z＝0，初始化令Iter＝0；

(4)分别用X′，Y，Z作为SISO译码器的系统比特流输入、校验比特流输入以及先验信息输入。SISO通过执行MAP或者Log-MAP或者Max-Log-MAP算法，输出对应于X′的似然比LLR＝{l₀，l₁…，l_2K+m-1}以及附加信息W＝{w₀，w₁，…w_2K+m-1}；

(5)若Iter≥Iter_Max，则跳转至第(8)步执行；否则，令Iter＝Iter+1，并顺序执行至第(6)步；

(6)先验信息产生器对输入的附加信息进行处理：

解复用器用于将附加信息W＝{w₀，w₁，…w_2K+m-1}，截取分为以下三个部分A＝{w₀，w₁，…，w_K-1}，B＝{w_K，w_K+1，…，w_2K-1}，C′＝{w_2K，w_2K+1，…，w_2K+m-1}，并输出C′；

交织器将A交织得到A′；

解交织器将B解交织得到B′，解交织器实现的运算是编码器中交织器的逆运算；

复用器将输入的A′、B′、C′复接形成{B′，A′，C′}，经过加权并输出所述先验信息Z，其中Z＝α×{B′，A′，C′}；

(7)跳转至第(4)步继续执行；

(8)将LLR＝{l₀，l₁，…，l_2K+m-1}判决处理，判决器包括：

解复用器用于将似然比LLR＝{l₀，l₁，…，l_2K+m-1}截取分为以下两个部分解复用得到D＝{l₀，l₁，…，l_K-1}和E＝{l_K，l_K+1，…，l_2K-1}；

硬判决器将所述D输入，硬判决译码输出X_o完成译码，其中X_o＝{H(d₀)，H(d₁)，…，H(d_K-1)}，

另外，判决器还可以包括解交织器，解交织器实现的运算是编码器中交织器的逆运算，解交织器将E经过解交织后得到 $F=\{l_{{\mathrm{\Π}}^{-1}\left(K\right)},l_{{\mathrm{\Π}}^{-1}(K+1)},...,l_{{\mathrm{\Π}}^{-1}(2K-1)}\};$

然后判决器将D和F的对应位求和，其后输入所述硬判决器后输出X_o，完成译码。

在本发明中，SISO译码可以通过执行MAP或者Log-MAP或者Max-Log-MAP算法实现。

MAP算法的目标是在无记忆信道环境下求马氏数据源的最大后验概率译码，它在译码序列比特错误概率最小化的意义上是最优的，MAP算法计算所有可能的路径，它不仅提供了译码比特序列，还提供了每个比特的译码正确概率。

MAP算法对每个被译比特u_k给出了在接收序列为y的条件下u_k等于+1或-1的概率。

$L\left(u_k\right|\underset{\‾}{y})=\ln \left(\frac{P(u_k=+1|\underset{\‾}{y})}{P(u_k=-1|\underset{\‾}{y})}\right)---\left(3\right)$

如果时刻k的前一状态S_k-1＝`s、当前状态S_k＝s已知，则u_k也能得到。因此，上式可改写为

其中，符号P(a∧b)代表a和b的联合概率。为简化，P(S_k-1＝`s∧S<sub>K</sub>＝s∧y)写为P(`s∧s∧y)。显然，y可分为3段，k时刻以前收到的序列y _j＜k，k时刻收到的序列y _k和k时刻以后收到的序列y _j＞k。因此

由于信道是无记忆信道，则y _j＞k只与s有关。

其中，

β_k(s)＝P(y _j＞k|Sk＝s)      (8)

所以，在接收序列为y的条件下u_k的似然概率为

下面推导α_k(s)、β_k(s)和γ_k(`s，s)。

1)α_k(s)

因此，只要得到γ_k(`s，s)，则可依次求得α_k(s)。另外，由于初始状态＝0，所以

α₀(S₀＝0)＝1

α₀(S₀＝s)＝0 for all s≠0       (13)

2)β_k(s)

${\mathrm{\&beta;}}_{k-1}\left(\stackrel{`}{s}\right)=P\left({\underset{\&OverBar;}{y}}_{j>k-1}\right|\stackrel{`}{s})$

$=\underset{\mathrm{alls}}{\mathrm{\&Sigma;}}{\mathrm{\&beta;}}_k\left(s\right)\&CenterDot;{\mathrm{\&gamma;}}_k\left(\stackrel{`}{s},s\right).---\left(14\right)$

只要得到γ_k(`s，s)，则可依次求得β_k(s)。

3)γ_k(`s，s)

其中，

u_k：状态S_k-1＝`s转移到状态S_k＝s所需的输入比特；

P(u_k)：该比特的先验概率；

x _k：这一转移对应的编码比特；

P(y _k|x _k)：与信道转移概率有关。

在无记忆高斯信道、BPSK调制方式中

$P\left({\underset{\&OverBar;}{y}}_k\right|{\underset{\&OverBar;}{x}}_k)=\underset{l=1}{\overset{n}{\mathrm{\&Pi;}}}P\left(y_{\mathrm{kl}}\right|x_{\mathrm{kl}})$

$=\underset{l=1}{\overset{n}{\mathrm{\&Pi;}}}\frac{1}{\sqrt{2\mathrm{\&pi;}}\mathrm{\&sigma;}}{e}^{(-\frac{E_{b}R}{2{\mathrm{\&sigma;}}^2}{(y_{\mathrm{kl}}-a{x}_{\mathrm{kl}})}^2)---\left(17\right)}$

其中，

y_kl和x_kl：是x _k和y _k的具体比特；

n：每个码字包含比特的个数；

E_b：每个比特的发送功率；

σ²：噪声方差；

a：衰落幅度；

R：码率。

可以看到，一旦收到所有的接收序列，就可以得到γ_k(`s，s)，也就可以求得α_k(s)和β_k(s)，从而得到L(u_k|y)。

在以往的译码方案中，通常认为先验等概，因而P(u_k)＝1/2。而在迭代译码方案中，把上一级得到的L(u_k|y)作为新一级译码器的先验概率，再经过多次迭代，得到了很好的效果。

通过对MAP算法进行简化，得到Max-Log-MAP算法。定义A_k(s)，B_k(s)和Γ_k(s)如下：

$A_k\left(s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&alpha;}}_k\left(s\right)\right)$

$B_k\left(s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&beta;}}_k\left(s\right)\right)---\left(18\right)$

${\mathrm{\&Gamma;}}_k\left(\stackrel{`}{s},s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&gamma;}}_k(\stackrel{`}{s},s)\right)---\left(19\right)$

由于

$\left(\underset{i}{\mathrm{\&Sigma;}}{e}^{x_i}\right)\&ap;\underset{i}{\max }\left(x_i\right)---\left(20\right)$

A_k(s)可以重写为

$A_k\left(s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&alpha;}}_k\left(s\right)\right)$

$=\ln \left(\underset{a\mathrm{ll}\stackrel{`}{s}}{\mathrm{\&Sigma;}}{\mathrm{\&alpha;}}_{k-1}\left(\stackrel{`}{s}\right){\mathrm{\&gamma;}}_k\left(\stackrel{`}{s},s\right)\right)$

$=\ln \left(\underset{a\mathrm{ll}\stackrel{`}{s}}{\mathrm{\&Sigma;}}\exp \right[A_{k-1}\left(\stackrel{`}{s}\right)+{\mathrm{\&Gamma;}}_k\left(\stackrel{`}{s},s\right)\left]\right)$

$\&ap;\underset{\stackrel{`}{s}}{\max }(A_{k-1}\left(\stackrel{`}{s}\right)+{\mathrm{\&Gamma;}}_k\left(\stackrel{`}{s},s\right)).---\left(21\right)$

同理，

$B_{k-1}\left(\stackrel{`}{s}\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&beta;}}_{k-1}\left(\stackrel{`}{s}\right)\right)$

$\&ap;\underset{s}{\max }(B_k\left(s\right)+{\mathrm{\&Gamma;}}_k\left(\stackrel{`}{s},s\right))---\left(22\right)$

而

${\mathrm{\&Gamma;}}_k\left(\stackrel{`}{s},s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&gamma;}}_k(\stackrel{`}{s},s)\right)$

$=C+\frac{1}{2}{u}_{k}L\left(u_k\right)+\frac{L_e}{2}\underset{l=1}{\overset{n}{\mathrm{\&Sigma;}}}{y}_{\mathrm{kl}}{x}_{\mathrm{kl}}---\left(23\right)$

其中，C是一常数，可以忽略不计，L_c＝4R(E_b/N_o)，N_o为噪声谱密度。所以在Max-Log-MAP算法中，

$L\left(u_k\right|\underset{\&OverBar;}{y})=\ln \left(\frac{{\mathrm{\&Sigma;}}_{\underset{u_k=+1}{\left(\stackrel{`}{s,s}\right)}\&DoubleRightArrow;}{\mathrm{\&alpha;}}_{k-1}\left(\stackrel{`}{s}\right)\&CenterDot;{\mathrm{\&gamma;}}_k\left(\stackrel{`}{s,s}\right)\&CenterDot;{\mathrm{\&beta;}}_k\left(s\right)}{{\mathrm{\&Sigma;}}_{\underset{u_k=-1}{\left(\stackrel{`}{s,s}\right)\&DoubleRightArrow;}}{\mathrm{\&alpha;}}_{k-1}\left(\stackrel{`}{s}\right)\&CenterDot;{\mathrm{\&gamma;}}_k(\stackrel{`}{s},s)\&CenterDot;{\mathrm{\&beta;}}_k\left(s\right)}\right)$

$\&ap;\underset{u_k=+1}{\underset{\left(\stackrel{`}{s,s}\right)\&DoubleRightArrow;}{\max }}(A_{k-1}\left(\stackrel{`}{s}\right)+{\mathrm{\&Gamma;}}_k\left(\stackrel{`}{s,s}\right)+B_k\left(s\right))$

$-\underset{u_k=-1}{\underset{(3,s)\&DoubleRightArrow;}{\max }}(A_{k-1}\left(\stackrel{`}{s}\right)+{\mathrm{\&Gamma;}}_k(\stackrel{`}{s},s)+B_k\left(s\right)).---\left(24\right)$

由于Max-log-MAP算法中使用了近似算法，其性能较MAP算法有0.35dB的损失。后来Robertson用Jacobian对数算法

ln(e^x1+e^x2)＝max(x₁，x₂)+ln(1+e^-|x1-x2|)

＝max(x₁，x₂)+f_c(|x₁-x₂|)

＝g(x₁，x₂)                 (25)

取代了近似算法

$\ln \left(\underset{i}{\mathrm{\&Sigma;}}{e}^{x_i}\right)\&ap;\underset{i}{\max }\left(x_i\right)---\left(26\right)$

相对于采用双结尾的Turbo码编码器、需要用4m个冗余比特对编码器的两个分量编码进行结尾操作。与双结尾Turbo编码器的两个分量编码器对应，其译码器也需要两个串行的译码单元，对两个分量编码器分别进行译码。本发明采用交织重复的方法，采用单个分量编码器进行编码，并采用2m冗余比特对该分量编码器进行结尾操作，与本发明的编码器对应，本发明的译码器只采用单个译码单元进行译码，简化了译码器的结构，并提高译码处理速度。

如图5所示，本发明还公开了一种译码方法，包括以下步骤：

S501：将接收信息分为系统比特流、校验比特流输出。

在步骤S501中，将输入的接收信息分为系统比特流、校验比特流输出包括：

将接收的信息解复用，得到待译码信息序列、反馈比特序列以及所述校验比特流；

将待译码信息序列交织得到待译码信息交织序列，并将待译码信息序列、待译码信息交织序列、反馈比特序列顺序复用，得到系统比特流；

将校验比特流和系统比特流输出进入步骤S502。

S502：将输入信息迭代译码，直到迭代译码的次数达到预定的次数为止。

在步骤S502中，首先将先验信息初始化为0，将系统比特流、校验比特流以及先验信息进行SISO译码，译码输出对应于系统比特流的似然比和附加信息，所述SISO译码输出直到迭代译码的次数达到预定的次数为止。同时，将SISO译码输出的附加信息进行变化加权后输出所述先验信息，并反馈输入回到SISO译码。其中，可以利用MAP算法、Log-MAP算法或Max-Log-MAP算法进行SISO译码。

此外，在步骤S502中，对输入SISO译码的附加信息进行变化加权输出包括：

将所述附加信息进行解复用，截取出两段与待译码信息的长度相等序列分别为G和H，剩余的序列为I；

将序列H解交织，将序列G交织；

将解交织后的序列H、交织后的序列G、序列I顺序复用，经过加权后输出。

S503：系统比特流的似然比判决输出编码信息

在步骤S503中，将系统比特流的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为J和K，将J序列硬判决输出作为译码信息。

此外，还可以将系统比特流的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为J和K，将K序列解交织后与J序列对应位求和，并将求和结果得到的序列硬判决输出作为译码信息。

相对于采用双结尾的Turbo码编码方法、需要用4m个冗余比特对编码器的两个分量编码进行结尾操作的方法，与双结尾Turbo编码方法的两个分量编码器对应，其译码方法也需要两个串行的译码单元，对两个分量编码器分别进行译码。本发明采用交织重复的方法，采用单个分量编码器进行编码，并采用2m冗余比特对该分量编码器进行结尾操作，与本发明的编码方法对应，本发明的译码方法只采用单个译码单元进行译码，简化了译码器的结构，并提高译码处理速度。

图6为实现本发明编码、译码实施例的电子设备的结构示意图。在图6中，用户设备610通过访问接入网620实现通信。其中，用户设备610包括数据处理器613，连接数据处理器613的存储器612，以及能接收和发送的无线收发器614，用户设备610通过无线收发器614实现与接入网620的双向通信。存储器612储存着程序611。接入网620包括数据处理器623，连接数据处理器623的存储器622，以及能接收和发送的无线收发器624，接入网620通过无线收发器624实现与用户设备610的双向通信。存储器622储存着程序621。其中接入网620通过数据通道连接到一个或多个外部网络或系统，例如是移动通信网络或Internet，由于所述部分内容是本领域的公知技术，因此在图6中未画出。

数据处理器613和数据处理器623执行对应的程序611、程序621，程序611、程序621中包括的程序指令用于执行本发明上述阐述的实施例，实现本发明的编码、译码方案。本发明的实施例可以通过用户设备610和接入网620中的数据处理器613和数据处理器623执行计算机软件程序实现，或者通过硬件、通过软件与硬件相结合的形式实现。

更具体而言，在上述实施例中，执行本发明的编码、译码的实现形式包括但是不限于DSP(Digital Signal Processing，数字信号处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuit，专用集成电路)等具体实现方式。

显然，本实施例中的用户设备610包括但不限于以下设备：手机、个人数字助理PDA、便携电脑等用户终端设备。本实施例中的接入网620包括但不限于以下设备：基站、无线局域网的接入点AP(AccessPoint)等相关连接用户所访问的系统的接入网设备。

基于上述的编码方法，本发明还提出一种计算机程序，用于执行上述实施例中的编码方法。

基于上述的编码方法，本发明还提出一种可读计算机介质，用于承载执行上述实施例中的编码方法的计算机程序。

基于上述的译码方法，本发明还提出一种计算机程序，用于执行上述实施例中的译码方法。

基于上述的译码方法，本发明还提出一种可读计算机介质，用于承载执行上述实施例中的译码方法的计算机程序。

在这里所用的“可读计算机介质”术语指任何提供用于执行的程序给数据处理器的介质。这样一种介质可以有多种形式，包括但是不限于非易失性介质、易失性介质、传输介质。非易失性介质包括例如象存储设备的光盘或磁盘，易失性介质包括象主存储器的动态存储器。

传输介质包括同轴电缆、铜线和光纤，包括包含总线的线路。传输介质也能采用声学的、光学的、或电磁波的形式，如那些在射频(RF)和红外(IR)数据通信中产生的。可读计算机介质的通用形式包括例如软盘、软碟、硬盘、磁带，任何其它的磁介质，CD-ROM、CDRW、DVD，任何其它的光介质，穿孔卡片、纸带、光学侧标纸。任何带洞的或带可辨认标记的物理介质，RAM、PROM、和EPROM、FLASH-EPROM，任何其它的存储片或卡带，载波、或任何其它计算机可读的介质。不同形式的计算机可读介质可用于给数据处理器提供用于执行的程序。例如，用于实现至少本发明的部分的程序可以最初产生在一个远程计算机的磁盘上。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (23)

1.一种编码器，其特征在于，包括：

交织器，所述交织器将输入的待编码信息序列

进行交织，得到交织后的序列

其中K为待编码信息比特数；

递归卷积编码器，所述递归卷积编码器将输入的待编码信息序列

与交织序列进行递归卷积编码，分别得到校验序列和

其后，所述递归卷积编码器对递归卷积编码器反馈回的m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，得到Q_m的校验序列

其中m为递归卷积编码器的寄存器的长度；

第一复用器，所述第一复用器将所述待编码信息序列X_K ^s、所述递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

2.如权利要求1所述的编码器，其特征在于，还包括第二复用器，所述第二复用器将待编码信息序列与交织序列

在输入到所述递归卷积编码器之前进行复接为

其后输入到所述递归卷积编码器。

3.如权利要求1所述的编码器，其特征在于，所述交织器为互素交织器、二次置换多项式QPP交织器或三次置换多项式CPP交织器。

4.如权利要求1所述的编码器，其特征在于，所述递归卷积编码器的生成多项式为

5.如权利要求1所述的编码器，其特征在于，所述递归卷积编码器的生成多项式为

6.一种编码方法，其特征在于，包括以下步骤：

待编码信息序列

经过交织器进行交织，得到交织后的序列

其中K为待编码信息比特数；

待编码信息序列

与交织序列

输入递归卷积编码器进行递归卷积编码，分别得到校验序列

和

其后，所述递归卷积编码器对递归卷积编码器反馈回的m个比特Q_m＝{q_2K，q_2K+1，…，q_2K+m-1}进行编码，得到Q_m的校验序列

其中m为递归卷积编码器的寄存器的长度；

将所述待编码信息序列X_K ^s、所述递归卷积编码器输出结果X_K ^p、X_∏ ^p、Q_m和Q_m ^p进行复接，形成编码后序列L＝{X_K ^s，Q_m，X_K ^p，X_∏ ^p，Q_m ^p}。

7.如权利要求6所述的编码方法，其特征在于，待编码信息序列与交织序列

输入递归卷积编码器进行递归卷积编码还包括：

待编码信息序列

与交织序列

在输入到所述递归卷积编码器之前进行复接为

其后输入到所述递归卷积编码器。

8.如权利要求6所述的编码方法，其特征在于，所述交织器为互素交织器、二次置换多项式QPP交织器或三次置换多项式CPP交织器。

9.如权利要求6所述的编码方法，其特征在于，所述递归卷积编码器的生成多项式为

10.如权利要求6所述的编码器，其特征在于，所述递归卷积编码器的生成多项式为

11.一种译码器，其特征在于，包括：

分离器，所述分离器将输入的接收信息分为系统比特流、校验比特流输出；

SISO模块，所述SISO模块将输入的所述系统比特流、所述校验比特流以及先验信息，译码输出对应于所述系统比特流的似然比和附加信息，所述SISO模块迭代译码直到迭代译码的次数达到预定的次数为止；

先验信息产生器，所述先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息；

判决器，所述判决器将所述系统比特流的似然比判决输出编码信息。

12.如权利要求11所述的译码器，其特征在于，所述分离器包括：

解复用器，所述解复用器用于将所述接收信息R＝{X_K ^s′，Q_m′，X_K ^p′，X_∏ ^p′，Q_m ^p′}，截取分为以下三个部分

Q＝{Q′_m}＝{q_2K′，q_2K+1′，…，q_2K+m-1′}和所述校验比特流

并输出Y；

交织器，所述交织器将X_K ^s′交织得到X_∏；

复用器，所述复用器将输入的X_K ^s′、X_∏、Q复接形成所述系统比特流X′＝{X_K ^s′，X_∏，Q}，并输出X′。

13.如权利要求11所述的译码器，其特征在于，所述SISO模块将输入的系统比特流X′、校验比特流Y以及先验信息Z，译码输出对应于X′的似然比LLR＝{l₀，l₁，…，l_2K+m-1}以及附加信息W＝{w₀，w₁，…w_2K+m-1}。

14.如权利要求13所述的译码器，其特征在于，所述先验信息产生器包括：

解复用器，所述解复用器用于将所述附加信息W＝{w₀，w₁，…w_2K+m-1}，截取分为以下三个部分A＝{w₀，w₁，…，w_K-1}，B＝{w_K，w_K+1，…，w_2K-1}，C′＝{w_2K，w_2K+1，…，w_2K+m-1}，并输出C′；

交织器，所述交织器将A交织得到A′；

解交织器，所述解交织器将B解交织得到B′；

复用器，所述复用器将输入的A′、B′、C′复接形成{B′，A′，C′}，经过加权并输出所述先验信息Z，其中Z＝α×{B′，A′，C′}，α为加权权值。

15.如权利要求14所述的译码器，其特征在于，所述判决器包括：

解复用器，所述解复用器用于将所述似然比LLR＝{l₀，l₁，…，l_2K+m-1}截取分为以下两个部分解复用得到D＝{l₀，l₁，…，l_K-1}和E＝{l_K，l_K+1，…，l_2K-1}；

硬判决器，所述硬判决器将所述D输入，硬判决译码输出X_o，其中X_o＝{H(d₀)，H(d₁)，…，H(d_K-1)}，

16.如权利要求15所述的译码器，其特征在于，所述判决器还包括：

解交织器，所述解交织器将E经过解交织后得到

所述判决器将D和F的对应位求和，其后输入所述硬判决器。

17.一种译码方法，其特征在于，包括以下步骤：

将输入的接收信息分为系统比特流、校验比特流输出；

将所述系统比特流、所述校验比特流以及先验信息进行SISO译码，译码输出对应于所述系统比特流的似然比和附加信息，所述SISO译码输出直到迭代译码的次数达到预定的次数为止；

将所述系统比特流的似然比判决输出编码信息。

18.如权利要求17所述的译码方法，其特征在于，所述先验信息初始化为0，将SISO译码输出的所述附加信息进行变化加权后输出所述先验信息，并输入所述SISO。

19.如权利要求17所述的译码方法，其特征在于，所述附加信息进行变化加权输出包括：

将所述附加信息进行解复用，截取出两段与待译码信息的长度相等序列分别为G和H，剩余的序列为I

将序列H解交织，将序列G交织；

将解交织后的序列H、交织后的序列G、序列I顺序复用，经过加权后输出。

20.如权利要求17所述的译码方法，其特征在于，将输入的接收信息分为系统比特流、校验比特流输出包括：

将所述接收信息解复用，得到待译码信息序列、反馈比特序列以及所述校验比特流；

将所述待译码信息序列交织得到所述待译码信息交织序列，并将所述待译码信息序列、所述待译码信息交织序列、反馈比特序列顺序复用，得到所述系统比特流；

将所述校验比特流和所述系统比特流输出。

21.如权利要求17所述的译码方法，其特征在于，所述SISO译码包括：MAP算法、Log-MAP算法或Max-Log-MAP算法。

22.如权利要求17所述的译码方法，其特征在于，所述似然比判决输出编码信息包括：

将所述系统比特流的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为J和K，将J序列硬判决输出作为译码信息。

23.如权利要求17所述的译码方法，其特征在于，所述似然比判决输出编码信息包括：

将所述系统比特流的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为J和K，将K序列解交织后与J序列对应位求和，并将求和结果得到的序列硬判决输出作为译码信息。

Images