CN101753153B - 一种Turbo码编码器、译码器及编码、译码方法 - Google Patents

Abstract

本发明公开了一种Turbo码编码器及编码方法，该编码器包括交织器和分量编码器，分量编码器对输入信息序列编码后，对分量编码器反馈回的比特进行编码并分配到信息位比特和校验位比特的最后，并输出上述比特。本发明公开的编码器，只采用一个分量编码器，同时减少尾比特的数量，有效降低了编码的处理延迟，简化编码的复杂度，提高编码和速率匹配的处理速度。本发明还公开了一种译码器及译码方法。本发明公开的技术方案，降低了编译码的复杂度、处理延迟，提高了编译码的处理速度。

Description

一种Turbo码编码器、译码器及编码、译码方法

技术领域

本发明涉及数字通信领域，具体而言，本发明涉及一种Turbo码编码器、译码器及编码、译码方法。

背景技术

数字信号在传输过程中由于受到噪声和干扰的影响会出现差错，在通信系统中一般采用纠错编码技术来保证可靠的传输。Turbo码是C.Berrou等人于1993年提出的一种编码方案，由于其在低信噪比的应用环境下比其它编码性能好，因而在多种移动通信系统中，将Turbo码作为无线信道的编码标准之一。一般地，Turbo编码器由两个系统递归卷积(RSC)编码器、交织器和删除器组成。

随着移动通信的不断发展，Turbo码编译码技术不断得到发展和完善，并广泛应用于各种系统中，但在不同移动通信系统中所采用的具体编码方法和交织器有所不同。例如，在3GPP(3rd GenerationPartnership Project，第三代合作伙伴项目)中，包括Release6和LTE的系统，Turbo码都使用2个相同分量编码器并行级联的编码方法，并且2个相同分量码使用尾比特结尾方式(Tail Bits Termination)。对于每个输入信息序列，首先是第一分量编码器对输入信息序列进行编码，输出对应于输入信息序列的校验序列。输入信息序列经过交织器的交织处理后，输出给第二分量编码器。然后第二分量编码器对输入信息序列经过交织处理后的数据序列进行编码，输出对应于这个经过交织处理后的数据序列的校验序列。每个分量编码器在编码开始时需要初始化分量编码器的寄存器，进行清“0”处理，在编码的最后阶段需要使用尾比特进行结尾操作，并输出2m个尾比特。其中m是每个分量编码器的寄存器个数。其后，3GPP Turbo编码器将输入信息序列、2个分量编码器输出的校验序列、以及2个分量编码器输出的4m个尾比特，作为一个完整的编码结果并输出。这样，3GPP Turbo编码器在每次编码时需要2次分量码的编码过程、2次初始化操作、2次尾比特结尾操作、12个尾比特开销，总的编码复杂度和处理延迟较大。

相应地，其译码方法使用2个相同分量译码器，第一分量译码器完成译码后，将其译码结果提供给第二分量译码器，然后第二分量译码器完成译码后，再把其译码结果提供给第一分量译码器。这是一次迭代译码过程。第一分量译码器和第二分量译码器轮流执行上述相同的译码过程N次，就完成了N次迭代译码过程。在这种迭代译码过程中，由于第二分量译码器需要等待第一分量译码器完成并提供译码结果，第一分量译码器也需要等待第二分量译码器完成并提供译码结果。因此，2个分量译码器之间存在较大的译码延迟，使得这样译码的译码速度不高。此外，每个分量译码器在译码开始之前，需要对编码网格图上的起始状态和结束状态的初始值分别进行2次初始化操作，还需要在尾比特结尾阶段进行译码处理。这样，3GPP Turbo译码器在每次迭代译码时，需要2次分量码的译码过程、2次初始化操作、2次尾比特结尾操作、12个尾比特译码处理开销，增加了译码处理的复杂度和译码延迟。

因此，有必要提出一种信道编译码技术方案，以解决现有系统中编译码复杂度高和处理延迟较大的问题，使得改进后的编译码方案能适应LTE-Advanced系统或者IMT-Advanced系统等具有更高速度需求的系统。

发明内容

本发明要解决的问题是提出一种Turbo码编码器及编码方法，解决现有系统中编码复杂度高和处理延迟较大的问题。

本发明要解决的问题还包括提出一种Turbo码译码器及译码方法，解决现有系统中译码处理的复杂度高和译码延迟较大的问题。

本发明还公开了一种Turbo码译码器，包括：

分离器，所述分离器将输入的接收信息分为系统信息位比特、校验位比特输出；

分量译码器，所述分量译码器将输入的所述系统信息位比特、所述校验位比特以及先验信息，译码输出对应于所述系统信息位比特的似然比和附加信息，所述分量译码器迭代译码直到迭代译码的次数达到预定的次数为止；

先验信息产生器，所述先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息；

判决器，所述判决器将所述系统信息位比特的似然比判决输出译码信息，

所述分量译码器将输入的系统信息位比特X′、校验位比特以及先验信息，译码输出对应于X′的似然比LLR＝{l₀，l₁，…，l_2K-1}以及附加信息W＝{w₀，w₁，…，w_2K-1}，

所述先验信息产生器包括：

置换器，所述置换器将附加信息序列W＝{w₀，w₁，…，w_2K-1}进行置换处理，得到置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}，其中， $w_i^{\&prime;}=\left\{\begin{array}{cc}{w}_{K+{\mathrm{\&Pi;}}^{-1}\left(i\right)},& 0\&le;i<K\\ w_{\mathrm{\&Pi;}(i-K)},& K\&le;i<2K\end{array}\right.,$ ∏^-1代表去交织器的去交织运算，∏^-1(i)代表去交织器输出的第i个元素；

将置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}进行加权后输出，得到先验信息序列Z＝α×W′，α为加权权值。

根据本发明的实施例，所述分离器包括：

交织器，所述交织器将所述接收信息中的信息序列X＝{x₀，x₁，…，x_K+m-1}的前K个比特进行交织，得到序列X_∏＝{x_∏(0)，x_∏(1)，…，x_∏(K-1)}，其中K表示待译码信息序列的长度，m为编码器中递归卷积编码器的寄存器的长度；

复用器，所述复用器将X和X_∏进行复接，得到所述系统信息位比特X′＝{x₀，x₁，…，x_K-1，x_∏(0)，x_∏(1)，…，x_∏(K-1)，x_K，x_K+1，…，x_K+m-1}。

根据本发明的实施例，所述判决器包括：

解复用器，所述解复用器用于将所述似然比LLR＝{l₀，l₁…，l_2K-1}截取分为以下两个部分解复用得到D＝{l₀，l₁，…，l_K-1}和E＝｛l_K，l_K+1，…，l_2Ｋ-1}；

硬判决器，所述硬判决器将所述D输入，硬判决译码输出X_o，其中X_o＝{H(d₀)，H(d₁)，…，H(d_K-1)}， $H\left(x\right)=\left\{\begin{array}{cc}0& x<0\\ 1& x\&GreaterEqual;0\end{array}\right.$ 或者 $H\left(x\right)=\left\{\begin{array}{cc}1,& x<0\\ 0,& 0\&le;x\end{array}\right..$

根据本发明的实施例，所述判决器还包括：

解交织器，所述解交织器将E经过解交织后得到 $F=\{l_{K+{\mathrm{\&Pi;}}^{-1}\left(0\right)},l_{K+{\mathrm{\&Pi;}}^{-1}\left(1\right)},...,l_{K+{\mathrm{\&Pi;}}^{-1}(K-1)}\};$

所述判决器将D和F的对应位求和，其后输入所述硬判决器，或者直接将所述F输入所述硬判决器。

本发明还公开了一种Turbo码译码方法，包括以下步骤：

将输入的接收信息分为系统信息位比特、校验位比特输出；

所述分量译码器将输入的所述系统信息位比特、所述校验位比特、先验信息进行译码，译码输出对应于所述系统信息位比特的似然比和附加信息，所述分量译码器迭代译码直到迭代译码的次数达到预定的次数为止；

先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息；

将所述系统信息位比特的似然比判决输出译码信息，

其中，所述分量译码器将输入的系统信息位比特X′、校验位比特以及先验信息，译码输出对应于X′的似然比LLR＝{l₀，l₁，…，l_2K-1}以及附加信息W＝{w₀，w₁，…，w_2K-1}，

其中，产生所述先验信息包括：

将附加信息序列W＝{w₀，w₁，…w_2K-1}进行置换处理，得到置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}，其中， $w_i^{\&prime;}=\left\{\begin{array}{cc}{w}_{K+{\mathrm{\&Pi;}}^{-1}\left(i\right)},& 0\&le;i<K\\ w_{\mathrm{\&Pi;}(i-K)},& K\&le;i<2K\end{array}\right.,$ ∏^-1代表去交织器的去交织运算，∏^-1(i)代表去交织器输出的第i个元素；

将置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}进行加权后输出，得到先验信息序列Z＝α×W′，α为加权值。

根据本发明的实施例，所述分量译码器译码采用的算法包括：MAP算法、Log-MAP算法或Max-Log-MAP算法。

根据本发明的实施例，所述似然比判决输出译码信息包括：

将所述系统信息位比特的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为D和E，将D序列硬判决输出作为译码信息。

根据本发明的实施例，所述似然比判决输出译码信息包括：

将所述系统信息位比特的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为D和E，将E序列解交织后与D序列对应位求和，并将求和结果得到的序列硬判决输出作为译码信息，或者将E序列解交织后再硬判决输出作为译码信息。

相对于需要2次分量码的编码过程、2次初始化操作、2次尾比特结尾操作、12个尾比特开销的现有Turbo编码，本发明采用需要1次分量码的编码过程、1次初始化操作、1次尾比特结尾操作，降低了编码处理的复杂度和减少了编码延迟。采用本发明公开的技术方案，可以有效降低了编码的复杂度、编码的处理延迟，提高了编码的处理速度。

相应地，本发明的译码方法在每次迭代译码时，需要1次分量码的译码过程、1次初始化操作、1次尾比特结尾操作，相对于原有的需要2次分量码的译码过程、2次初始化操作、2次尾比特结尾操作、12个尾比特译码处理开销，降低了译码处理的复杂度和译码延迟。在每次迭代译码时，本发明的译码方法只需要进行1次分量码的译码过程、1次初始化操作和1次尾比特结尾操作，有效降低了译码处理的复杂度和减少译码延迟。

附图说明

图1为本发明编码器结构的结构示意图；

图2为本发明编码器结构另一个实施例的结构示意图；

图3为本发明分量编码器实施例的示意图；

图4为本发明编码方法的流程图；

图5为本发明译码器结构的示意图；

图6为本发明译码方法的流程图；

图7为实现本发明编码、译码实施例的电子设备的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述：

如图1所示，为本发明的Turbo码编码器结构的示意图。

本发明公开的Turbo码编码器，包括交织器和分量编码器。

其中，交织器将输入信息序列A＝{a₀，a₁，…，a_K-1}进行交织，得到交织后的序列A_∏＝{a_∏(0)，a_∏(1)，…，a_∏(K-1)}，其中K表示输入信息序列的长度；

分量编码器将所述输入信息序列A＝{a₀，a₁，…，a_K-1}以及交织处理后的序列A_∏＝{a_∏(0)，a_∏(1)，…，a_∏(K-1)}送入所述分量编码器进行编码，得到2K个信息的校验比特

其后，所述分量编码器对所述分量编码器反馈回的m个比特Q_m＝{q_2K，q2_K+1，…，q_2K+m-1)进行编码，得到Q_m的校验序列

得到信息位比特 $X^s=\{x_1^s,...,x_{K-1}^s,x_K^s,x_{K+1}^s,...,x_{K+m-1}^s\}=\{A,Q_m\},$ 校验位比特

并输出，其中m为递归卷积编码器的寄存器的长度。

如图2所示，为本发明的Turbo码编码器另一个实施例的结构示意图。该Turbo码编码器还包括复用器，复用器将所述输入信息序列A＝{a₀，a₁，…，a_K-1}以及交织处理后的序列Ａ_∏＝{a_∏(0)，a_∏(1），…，a_∏(K-1）}在输入到所述分量编码器之前进行复接为

其后输入到所述分量编码器。

在上述实施例中，分量编码器可以采用递归卷积编码器。优选地，所述分量编码器为递归卷积编码器。具体而言，如图3所示，所述递归卷积编码器的生成多项式为

优选地，所述递归卷积编码器的生成多项式还可以为 $G\left(D\right)=[1,\frac{1+D+D^2+D^4}{1+D^3+D^4}].$

显然，分量编码器也可以采用其它编码器，例如非递归的卷积编码器、分组码编码器等。具体而言，当分量编码器采用非递归的编码器时，如图1或图2中的虚线部分所示，将由于没有反馈而接地，即这时经输出口X^s输出的比特为“0”，而经输出口X^p输出的比特流由当时寄存器内的状态值所决定。

下面结合图2和图3，对本发明公开的Turbo码编码器的具体工作流程进行详细描述：

(1)初始化分量编码器的寄存器，将寄存器设置为全“0”。

(2)本实施例使用交织器对输入信息序列A＝｛a₀，a₁，…，a_K-1}进行交织处理，获得经过交织后的数据序列Ａ_∏＝{a_∏(0)，a_∏(1)，…，a_∏(K-1)}。其中，输入信息序列A包含了K个信息比特。a_i(0≤i＜K)是序列A的第i个元素，代表第i个信息比特。数据序列A_∏也包含了K个信息比特。a_∏(i)(0≤i＜K)是序列A_∏中的第i个元素，对应于输入信息序列A的第∏(i)个元素、或第∏(i)个信息比特。

(3)本实施例使用一个复用处理单元，将输入信息序列A与数据序列A_∏进行复用处理，获得一个合并序列

其中，合并序列

包含了2K个信息比特。

是序列

的第i个元素，

(4)本实施例使用两个切换开关T1和T2，使T1与交织器的输出端连接，使T2与输入信息序列的输入端连接。合并序列

通过T1输送到分量编码器。分量编码器对合并序列

进行编码，得到2K个编码的校验比特

并将这些校验比特送到输出端口。同时将输入信息序列A作为编码的系统信息比特

通过T2输送到输出端口，其中

(5)本实施例的分量编码器使用尾比特结尾方式(Tail BitTermination)进行网格图结尾(Trellis Termination)，具体操作是：当分量编码器对合并序列

的编码完成后，断开T1与交织器的输出端的连接，断开T2与输入信息序列的输入端的连接，使T1与分量编码器的一个反馈输入端(虚线箭头)连接，使T2与分量编码器的输入端(或者T1的输出端)连接。反馈信号通过T1输送到分量编码器，分量编码器依次接收3个反馈信号的输入并进行编码，获得3个尾比特

并将这3个尾比特送到输出端口。同时将这3个反馈信号作为另外的3个尾比特通过T2输送到输出端口。

(6)在分量编码器完成编码时，将编码的系统信息比特 ${\{x}_0^s,x_1^s,...,x_{K-1}^s\},$ 校验比特 $\{x_0^p,x_1^p,...,x_{2K-1}^p$ 3个尾比特 $\{x_K^s,x_{K+1}^s,x_{K+2}^s\}$ 和3个尾比特

作为信息位比特和校验位比输出。其中， $X^s=\{x_0^s,x_1^s,...,x_{K+2}^s\}$ 对应信息位比特， $X^p=\{x_0^p,x_1^p,...,x_{2K+2}^p\}$ 对应校验位比特， $x_i^s=a_i(0\&le;i<K).$

在上述实施例中，编码器只采用一个分量编码器，通过采用更加简单高效的编码方法，有效降低了编码的处理延迟，简化编码的复杂度，提高了编码效率。

如图4所示，本发明还公开了一种Turbo码编码方法。本发明公开的编码方法包括以下步骤：

S401：输入信息序列进行交织处理。

在步骤S401中，输入信息序列A＝{a₀，a₁，…，a_K-1}经过交织器进行交织，得到交织后的序列A_∏＝{a_∏(0)，a_∏(1)，…，a_∏(K-1)}，其中K表示输入信息序列的长度。

S402：将输入信息序列以及交织处理后的序列送入分量编码器进行编码，得到校验比特，其后，对分量编码器反馈回的m个比特进行编码，得到的校验序列。

在步骤S402中，将所述输入信息序列A＝{a₀，a₁，…，a_K-1}以及交织处理后的序列A_∏={a_∏(0)，a_∏(1)，…，a_∏(K-1)}送入分量编码器进行编码，得到2K个信息的校验比特

其后，所述分量编码器对所述分量编码器反馈回的m个比特

进行编码，得到Q_m的校验序列其中m为递归卷积编码器的寄存器的长度。

此外，还可以将所述输入信息序列A＝{a₀，a₁，…，a_K-1}以及交织处理后的序列A_∏＝{a_∏(0)，a_∏(1)，…，a_∏(K-1)}在输入到所述分量编码器之前进行复接为

其后输入到所述分量编码器。

在上述步骤中，分量编码器可以采用递归卷积编码器。优选地，所述分量编码器为递归卷积编码器。具体而言，所述递归卷积编码器的生成多项式为 $G\left(D\right)=[1,\frac{1+D+D^3}{1+D^2+D^3}].$

优选地，所述递归卷积编码器的生成多项式还可以为 $G\left(D\right)=[1,\frac{1+D+D^2+D^4}{1+D^3+D^4}].$

显然，分量编码器也可以采用其它编码器，例如非递归的卷积编码器、分组码编码器等。具体而言，当分量编码器采用非递归的编码器时，如图1或图2中的虚线部分所示，将由于没有反馈而接地，即这时经输出口X^s输出的比特为“0”，而经输出口X^p输出的比特流由当时寄存器内的状态值所决定。

S403：将比特序列形成信息位比特和校验位比特输出。

在步骤S403中，由输入信息序列、交织后序列、所述分量编码器反馈回的m个比特以及其校验比特，得到信息位比特 $X^s=\{x_1^s,x_2^s,...,x_{K+m-1}^s\}=\{A,Q_m\}$ 、校验位比特 $X^p=\{x_0^p,x_1^p,...,x_{2K-1}^p,x_{2K}^p,...,x_{2K+m-1}^p\}$ 并输出。

在上述方法中，编码器只采用一个分量编码器，通过采用更加简单高效的编码方法，有效降低了编码的处理延迟，简化编码的复杂度，提高了编码效率。

本发明还公开了一种Turbo码译码器，如图5所示，为本发明公开的译码器的结构示意图。

该Turbo码译码器包括：分离器、分量译码器、先验信息产生器以及判决器。

其中，分离器将输入的接收信息分为系统信息位比特、校验位比特输出。具体地，分离器还包括交织器和复用器，交织器将所述接收信息中的信息序列X＝{x₀，x₁，…，x_K+m-1}的前K个比特进行交织，得到序列X_∏＝{x_∏(0)，x_∏(1)，…，x_{∏(Ｋ－１)}}，其中K表示待译码信息序列的长度；复用器将X和Ｘ_∏进行复接，得到所述系统信息位比特X′＝｛x₀，x₁，…，x_K-1，x_∏(0)，x_Π(1)，…，x_∏(K-1)，x_K，x_K+1，…，x_K+m-1}并输出，其中m为编码器中递归卷积编码器的寄存器的长度。

分量译码器将输入的所述系统信息位比特、所述校验位比特以及先验信息，译码输出对应于所述系统信息位比特的似然比和附加信息，所述分量译码器迭代译码直到迭代译码的次数达到预定的次数为止。具体地，分量译码器将输入的系统信息位比特X′、校验位比特以及先验信息，译码输出对应于X′的似然比LLR＝{l₀，l₁，…，l_2K-1}以及附加信息W＝{w₀，w₁，…，w_2K-1}。

先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息。具体地，先验信息产生器还包括置换器，置换器将附加信息序列W＝{w₀，w₁，…，w_2K-1}进行置换处理，得到置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}，其中， $w_i^{\&prime;}=\left\{\begin{array}{cc}{w}_{K+{\mathrm{\&Pi;}}^{-1}\left(i\right)},& 0\&le;i<K\\ w_{\mathrm{\&Pi;}(i-K)},& K\&le;i<2K\end{array}\right.,$ ∏^-1代表去交织器的去交织运算，∏^-1(i)代表去交织器输出的第i个元素；将置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}进行加权后输出，得到先验信息序列Z＝α×W′，α为加权权值。

判决器将系统信息位比特的似然比判决输出译码信息。具体地，判决器进一步包括解复用器和硬判决器，解复用器用于将所述似然比LLR＝{l₀，l₁，…，l_2K-1}截取分为以下两个部分解复用得到D＝{l₀，l₁，…，l_K-1}和E＝{l_K，l_K+1，…，l_2K-1}；硬判决器将所述D输入，硬判决译码输出X_o，其中X_o＝{H(d₀)，H(d₁)，…，H(d_K-1)}， $H\left(x\right)=\left\{\begin{array}{cc}0& x<0\\ 1& x\&GreaterEqual;0\end{array}\right.$ 或者 $H\left(x\right)=\left\{\begin{array}{cc}1,& x<0\\ 0,& 0\&le;x\end{array}\right..$

此外，判决器进一步还包括解交织器，解交织器将E经过解交织后得到

判决器将D和F的对应位求和，其后输入所述硬判决器。

此外，判决器还可以将所述F输入所述硬判决器判决后输出。

本发明公开的译码器，在每次迭代译码过程中，分量译码器的网格图的初始状态值做一次初始化操作，结束状态值也做一次初始化操作。在每次迭代译码过程中，分量译码器做一次结尾操作。下面结合图5，对本发明公开的译码器的具体工作流程进行详细描述，：

(1)接收来自信道的信号X＝{x₀，x₁，…，x_K+m-1}和Y＝y₀，y₁，…，y_2K+m-1}，其中，X、Y分别对应于Turbo编码信息中的信息位比特X^s、校验位比特X^p，m为编码器中递归卷积编码器的寄存器的长度。

(2)将X的前K个比特进行交织，得到序列X_∏＝{x_∏(0)，x_∏(1)，…，x_∏(K-1)}，其中K表示待译码信息序列的长度，并将X和X_∏进行复用处理，得到序列X′＝{x₀，x₁，…，x_K-1，x_∏(0)，x_∏(1)，…，x_∏(K-1)，x_K，x_K+1，…，x_K+m-1}。

(3)在第一次迭代译码的开始之前，将对应于X′的先验信息序列Z={z₀，z₁…，z_2K-1}的所有的元素的取值设置为相同的数值，例如，每个元素取值为“0”。

(4)分量译码器接收X′，Y，Z，分别作为分量译码器的系统信息位序列、校验位序列、先验信息序列，进行连续的软输入软输出SISO译码。

(5)在SISO译码结束时，输出对应于X′的似然值序列LLR＝{l₀，l₁，…，l_2K-1}和附加信息序列W＝{w₀，w₁，…，w_2K-1}。

(6)将附加信息序列W＝{w₀，w₁，…，w_2K-1}进行置换处理，得到置换的附加信息序列W′{w′₀，w′₁，…，w′_2K-1}，其中， $w_i^{\&prime;}=\left\{\begin{array}{cc}{w}_{K+{\mathrm{\&Pi;}}^{-1}\left(i\right)},& 0\&le;i<K\\ w_{\mathrm{\&Pi;}(i-K)},& K\&le;i<2K\end{array}\right.,$ ∏^-1代表去交织器的去交织处理和运算，∏^-1(i)代表去交织器输出的第i个元素，它对应于去交织器输入的第∏^-1(i)个元素。去交织器与交织器是一对相互对应的互逆函数。

(7)将置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}进行加权处理后，得到更新的先验信息序列Z，此外，还可以直接将置换的附加信息序列W′＝{w′₀，w′₁，…，w′_2K-1}作为更新的先验信息序列Z。

(8)在迭代译码过程中，分量译码器对系统信息位序列X′、校验位序列Y和更新的先验信息序列Z进行SISO译码。

(9)当迭代译码结束时，将似然值LLR＝{l₀，l₁，…，l_2K-1}进行判决处理，并输出译码结果X_o。其中，输出的译码结果X_o为 $X_o=\{H(l_0=l_{K+{\mathrm{\&Pi;}}^{-1}\left(0\right)}),H(l_1+l_{K+{\mathrm{\&Pi;}}^{-1}\left(1\right)}),...,H(l_{K-1}=l_{K+{\mathrm{\&Pi;}}^{-1}(K-1)})\},$ 或者

X_o＝{H(l₀)，H(l₁)，…，H(l_K-1)}。

在上述公式中，H(x)代表变量x的硬判决函数，可以为

$H\left(x\right)=\left\{\begin{array}{cc}0,& \mathrm{ifx}<0\\ 1,& \mathrm{if}0\&le;x\end{array}\right.$ 或者为 $H\left(x\right)=\left\{\begin{array}{cc}1,& \mathrm{ifx}<0\\ 0,& \mathrm{if}0\&le;x\end{array}\right..$

在上述步骤中，分量译码器译码可以通过执行MAP或者Log-MAP或者Max-Log-MAP算法实现，下面对各种算法进行介绍。

MAP算法的目标是在无记忆信道环境下求马氏数据源的最大后验概率译码，它在译码序列比特错误概率最小化的意义上是最优的，MAP算法计算所有可能的路径，它不仅提供了译码比特序列，还提供了每个比特的译码正确概率。

MAP算法对每个被译比特u_k给出了在接收序列为y的条件下u_k等于+1或-1的概率。

$L\left(u_k\right|\underset{\&OverBar;}{y})=\ln \left(\frac{P(u_k=+1|\underset{\&OverBar;}{y})}{P(u_k=-1|\underset{\&OverBar;}{y})}\right).---\left(1\right)$

如果时刻k的前一状态S_k-1＝｀s、当前状态S_k＝s已知，则u_k也能得到。因此，上式可改写为

其中，符号P(a∧b)代表a和b的联合概率。为简化，P(S_k-1＝`s∧S_k＝a∧y)写为P(｀s∧s∧y)。显然，y可分为3段，k时刻以前收到的序列y _j＜k，k时刻收到的序列y _k和k时刻以后收到的序列y _j＞k。因此

由于信道是无记忆信道，则y _j＞k只与s有关。

其中，

β_k(s)＝P(y _j＞k|S_k＝s)     (6)

所以，在接收序列为y的条件下u_k的似然概率为

下面推导α_k(s)、β_k(s)和γ_k(`s，s)。

1)α_k(s)

因此，只要得到γ_k(`s，s)，则可依次求得a_k(s)。另外，由于初始状态＝0，所以

α₀(S₀＝0)＝1

α₀(S₀＝s)＝0 for all s≠0.     (11)

2)β_k(s)

只要得到γ_k(`s，s)，则可依次求得β_k(s)。

3)γ_k(`s，s)

其中，

u_k：状态Ｓ_K-1＝`s转移到状态S_k＝s所需的输入比特；

P(u_k)：该比特的先验概率；

x _k：这一转移对应的编码比特；

P(y _k|x _k)：与信道转移概率有关。

在无记忆高斯信道、BPSK调制方式中

$P\left({\underset{\&OverBar;}{y}}_k\right|{\underset{\&OverBar;}{x}}_k)=\underset{l=1}{\overset{n}{\mathrm{\&Pi;}}}P\left(y_{\mathrm{kl}}\right|x_{\mathrm{kl}})$

$=\underset{l=1}{\overset{n}{\mathrm{\&Pi;}}}\frac{1}{\sqrt{2\mathrm{\&pi;}}\mathrm{\&sigma;}}{e}^{(-\frac{E_{b}R}{{2\mathrm{\&sigma;}}^2}{(y_{\mathrm{kl}}-a{x}_{\mathrm{kl}})}^2)}---\left(15\right)$

其中，

y_kl和x_kl：是x _k和y _k的具体比特；

n：每个码字包含比特的个数；

E_b：每个比特的发送功率；

σ²：噪声方差；

a：衰落幅度；

R：码率。

可以看到，一旦收到所有的接收序列，就可以得到γ_k(`s，s)，也就可以求得α_k(s)和β_k(s)，从而得到L(u_k|y)。

在以往的译码方案中，通常认为先验等概，因而P(u_k)＝1/2。而在迭代译码方案中，把上一级得到的L(u_k|y)作为新一级译码器的先验概率，再经过多次迭代，得到了很好的效果。

通过对MAP算法进行简化，得到Max-Log-MAP算法。定义A_k(s)，B_k(s)和Γ_k(s)如下：

$A_k\left(s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&alpha;}}_k\left(s\right)\right)$

$B_k\left(s\right)\stackrel{\mathrm{\&Delta;}}{=}\ln \left({\mathrm{\&beta;}}_k\left(s\right)\right)---\left(16\right)$

由于

$\left(\underset{i}{\mathrm{\&Sigma;}}{e}^{x_i}\right)\&ap;\underset{i}{\max }\left(x_i\right)---\left(18\right)$

A_k(s)可以重写为

同理，

而

其中，C是一常数，可以忽略不计，Ｌ_c＝4R(E_b/N_o)，N_o为噪声谱密度。所以在Max-Log-MAP算法中，

由于Max-log-MAP算法中使用了近似算法，其性能较MAP算法有0.35dB的损失。后来Robertson用Jacobian对数算法

$\ln (e^{x_1}+e^{x_2})=\max (x_1,x_2)+\ln (1+e^{|x_1-x_2|})$

$=\max (x_1,x_2)+f_c\left(\right|x_1-x_2\left|\right)$

$=g(I_1,x_2)---\left(23\right)$

取代了近似算法

$\ln \left(\underset{i}{\mathrm{\&Sigma;}}{e}^{x_i}\right)\&ap;\underset{i}{\max }\left(x_i\right)---\left(24\right)$

如图6所示，本发明还公开了一种译码方法，包括以下步骤：

S601：将输入的接收信息分为系统信息位比特、校验位比特输出。

在步骤S601中，将输入的接收信息分为系统信息位比特、校验位比特输出包括：

将所述接收信息中的信息序列X＝{x₀，x₁，…，x_K+m-1}的前K个比特进行交织，得到序列X_∏＝{x_∏(0)，x_∏(1)，…，x_∏(K-1)}，其中K表示待译码信息序列的长度，m为编码器中递归卷积编码器的寄存器的长度；

将X和X_∏进行复接，得到所述系统信息位比特X′＝{x₀，x₁，…，x_K-1，x_∏(0)，x_∏(1)，…，x_∏(K-1)，x_K，x_K+1，…，x_K+m-1}。

其后，将系统信息位比特、校验位比特输出进入步骤S602。

S602：将输入信息迭代译码，直到迭代译码的次数达到预定的次数为止。

在步骤S602中，首先将先验信息初始化为0，将输入的所述系统信息位比特、所述校验位比特以及先验信息，译码输出对应于所述系统信息位比特的似然比和附加信息，分量译码器迭代译码直到迭代译码的次数达到预定的次数为止。

其中，将SISO译码输出的附加信息进行变化加权后输出所述先验信息，并反馈输入回到分量译码器译码。可以使用MAP算法、Log-MAP算法或Max-Log-MAP算法进行SISO译码。

S603：系统信息位比特的似然比判决输出译码信息

在步骤S603中，将系统信息位比特的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为D和E，将D序列硬判决输出作为译码信息。

此外，还可以将系统信息位比特的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为D和E，将E序列解交织后与D序列对应位求和，并将求和结果得到的序列硬判决输出作为译码信息。

此外，还可以将E序列解交织后再硬判决输出作为译码信息。

图7为实现本发明编码、译码实施例的电子设备的结构示意图。在图7中，用户设备710通过访问接入网720实现通信。其中，用户设备710包括数据处理器713，连接数据处理器713的存储器712，以及能接收和发送的无线收发器714，用户设备710通过无线收发器714实现与接入网720的双向通信。存储器712储存着程序711。接入网720包括数据处理器723，连接数据处理器723的存储器722，以及能接收和发送的无线收发器724，接入网720通过无线收发器724实现与用户设备710的双向通信。存储器722储存着程序721。其中接入网720通过数据通道连接到一个或多个外部网络或系统，例如是移动通信网络或Internet，由于所述部分内容是本领域的公知技术，因此在图7中未画出。

数据处理器713和数据处理器723执行对应的程序711、程序721，程序711、程序721中包括的程序指令用于执行本发明上述阐述的实施例，实现本发明的编码、译码方案。本发明的实施例可以通过用户设备710和接入网720中的数据处理器713和数据处理器723执行计算机软件程序实现，或者通过硬件、通过软件与硬件相结合的形式实现。

更具体而言，在上述实施例中，执行本发明的编码、译码的实现形式包括但是不限于DSP(Digital Signal Processing，数字信号处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuit，专用集成电路)等具体实现方式。

显然，本实施例中的用户设备710包括但不限于以下设备：手机、个人数字助理PDA、便携电脑等用户终端设备。本实施例中的接入网720包括但不限于以下设备：基站、无线局域网的接入点AP(AccessPoint)等相关连接用户所访问的系统的接入网设备。

基于上述的编码方法，本发明还提出一种计算机程序，用于执行上述实施例中的编码方法。

基于上述的编码方法，本发明还提出一种可读计算机介质，用于承载执行上述实施例中的编码方法的计算机程序。

基于上述的译码方法，本发明还提出一种计算机程序，用于执行上述实施例中的译码方法。

基于上述的译码方法，本发明还提出一种可读计算机介质，用于承载执行上述实施例中的译码方法的计算机程序。

在这里所用的“可读计算机介质”术语指任何提供用于执行的程序给数据处理器的介质。这样一种介质可以有多种形式，包括但是不限于非易失性介质、易失性介质、传输介质。非易失性介质包括例如象存储设备的光盘或磁盘，易失性介质包括象主存储器的动态存储器。

传输介质包括同轴电缆、铜线和光纤，包括包含总线的线路。传输介质也能采用声学的、光学的、或电磁波的形式，如那些在射频(RF)和红外(IR)数据通信中产生的。可读计算机介质的通用形式包括例如软盘、软碟、硬盘、磁带，任何其它的磁介质，CD-ROM、CDRW、DVD，任何其它的光介质，穿孔卡片、纸带、光学侧标纸。任何带洞的或带可辨认标记的物理介质，RAM、PROM、和EPROM、FLASH-EPROM，任何其它的存储片或卡带，载波、或任何其它计算机可读的介质。不同形式的计算机可读介质可用于给数据处理器提供用于执行的程序。例如，用于实现至少本发明的部分的程序可以最初产生在一个远程计算机的磁盘上。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种Turbo码译码器，其特征在于，包括： 

分离器，所述分离器将输入的接收信息分为系统信息位比特、校验位比特输出； 

分量译码器，所述分量译码器将输入的所述系统信息位比特、所述校验位比特以及先验信息，译码输出对应于所述系统信息位比特的似然比和附加信息，所述分量译码器迭代译码直到迭代译码的次数达到预定的次数为止； 

先验信息产生器，所述先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息； 

判决器，所述判决器将所述系统信息位比特的似然比判决输出译码信息， 

所述分量译码器将输入的系统信息位比特X'、校验位比特以及先验信息，译码输出对应于X'的似然比LLR={l₀,l₁,...,l_2K-1}以及附加信息W={w₀,w₁,...,w_2K-1}， 

所述先验信息产生器包括： 

置换器，所述置换器将附加信息W={w₀,w₁,...,w_2K-1}进行置换处理，得到置换的附加信息W′={w′₀,w′₁,...,w′_2K-1}，其中，

Π^-1代表去交织器的去交织运算，Π^-1(i)代表去交织器输出的第i个元素； 

将置换的附加信息W′={w′₀,w′₁,...,w′_2K-1}进行加权后输出，得到先验信息序列Z=α×W',α为加权值。 

2.如权利要求1所述的Turbo码译码器，其特征在于，所述分离器包括： 

交织器，所述交织器将所述接收信息中的信息序列X={x₀,x₁,...,x_K+m-1}的前K个比特进行交织，得到序列X_Π={x_Π(0),x_Π(1),...,x_Π(K-1)}，其中K表示待译码信息序列的长度，m为编码器中递归卷积编码器的寄存器的长度； 

复用器，所述复用器将X和X_Π进行复接，得到所述系统信息位比 特X′={x₀,x₁,...,x_K-1,x_Π(0),x_Π(1),...,x_Π(K-1),x_K,x_K+1,...,x_K+m-1}。 

3.如权利要求1所述的Turbo码译码器，其特征在于，所述判决器包括： 

解复用器，所述解复用器用于将所述似然比LLR={l₀,l₁,...,l_2K-1}截取分为以下两个部分解复用得到D={l₀,l₁,...,l_K-1}和E={l_K,l_K+1,...,l_2K-1}； 

硬判决器，所述硬判决器将所述D输入，硬判决译码输出X_o，其中X_o={H(l₀)),H(l₁),...,H(l_K-1)}，

或者

4.如权利要求3所述的Turbo码译码器，其特征在于，所述判决器还包括： 

解交织器，所述解交织器将E经过解交织后得到 

所述判决器将D和F的对应位求和，其后输入所述硬判决器，或者直接将所述F输入所述硬判决器。 

5.一种Turbo码译码方法，其特征在于，包括以下步骤： 

将输入的接收信息分为系统信息位比特、校验位比特输出； 

分量译码器将输入的所述系统信息位比特、所述校验位比特、先验信息进行译码，译码输出对应于所述系统信息位比特的似然比和附加信息，所述分量译码器迭代译码直到迭代译码的次数达到预定的次数为止； 

先验信息产生器将输入的所述附加信息进行变化加权后输出所述先验信息； 

将所述系统信息位比特的似然比判决输出译码信息； 

其中，所述分量译码器将输入的系统信息位比特X'、校验位比特以及先验信息，译码输出对应于X'的似然比LLR={l₀,l₁,...,l_2K-1}以及附加信息W={w₀,w₁,...,w_2K-1}， 

其中，产生所述先验信息包括： 

将附加信息W={w₀,w₁,...,w_2K-1}进行置换处理，得到置换的附加信息W′={w′₀,w′₁, ...,w′_2K-1}，其中，

Π^-1代表去交织器的 去交织运算，Π^-1(i)代表去交织器输出的第i个元素； 

将置换的附加信息W′={w′₀,w′₁,...,w′_2K-1}进行加权后输出，得到先验信息序列Z=α×W',α为加权值。 

6.如权利要求5所述的译码方法，其特征在于，所述分量译码器译码采用的算法包括：MAP算法、Log-MAP算法或Max-Log-MAP算法。 

7.如权利要求5所述的译码方法，其特征在于，所述似然比判决输出译码信息包括： 

将所述系统信息位比特的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为D和E，将D序列硬判决输出作为译码信息。 

8.如权利要求5所述的译码方法，其特征在于，所述似然比判决输出译码信息包括： 

将所述系统信息位比特的似然比进行解复用，截取出两段与待译码信息的长度相等序列分别为D和E，将E序列解交织后与D序列对应位求和，并将求和结果得到的序列硬判决输出作为译码信息，或者将E序列解交织后再硬判决输出作为译码信息。 

Images