CN1203616C - 带有判决反馈均衡的turbo解码器 - Google Patents

Abstract

一种解码器(150)通过在Turbo解码处理的每个迭代中执行一个判决反馈均衡来均衡一个具有码元间干扰的Turbo编码信号。在每次迭代处理中，两个递归处理器(DEC1和DEC2)为信号的信息比特和编码比特计算软输出值。根据该软输出值推导出硬输出值。解码器迭代环(160)中的一个判决反馈均衡器(100)接收所述硬输出值，使用这些值来提供码元间干扰的校正。此后，判决反馈信号将该校正信号应用于所述输入信号以最小化码元间干扰。

Description

带有判决反馈均衡的TURBO解码器

技术领域

本发明一般涉及通信系统，尤其涉及一种在Turbo编码通信系统的接收机中使用的解码器。

背景技术

在数字通信系统中通常使用卷积码来防止所发送的信息出错。这种通信系统包括直接序列码分多址(DS-CDMA)标准IS-95、全球移动通信系统(GSM)和下一代宽带通信系统。在这些系统中，通常将一个信号卷积编码成将要发送的一个输出编码矢量。在接收机上，一个实际的软输出解码器，例如在现有技术中公知的一个维特比解码器，使用格子结构根据最大似然标准执行对所发送信号比特的最佳搜索。

最近，已经研发出了优于常规编码技术的Turbo编码器。Turbo编码器通常包括两个或更多的卷积编码器和Turbo交织器。Turbo解码是迭代的，并使用一个软输出解码器来解码各个卷积码。一个解码器的软输出反馈给下一个解码器，或者当解码过程迭代地收敛到最终结果时反馈给第一个解码器。软输出解码器通常是一个需要后向和前向递归以确定软输出的MAP(最大后验)解码器。也可以使用多种MAP变型，如在现有技术中公知的，包括对数MAP、最大对数MAP、软输出维特比算法(SOVA)和恒定对数MAP算法。

使用Turbo编码来有效地校正在一条加入高斯白噪声(AWGN)信道上通信时出现的误码。然而，存在码间干扰(ISI)时，Turbo解码的性能被降低。现有技术中的一些方法已经包括均衡以减轻ISI。然而，这些技术或者在实际实施时过于复杂，或者在接收机中引入了附加延迟。

需要一种减少ISI信道内失真所导致误码的解码器，具体地说，需要一种能够均衡一条ISI信道以在不引入任何附加延迟的情况下减少误码的改进解码器。最好还提供一种最少地增加电路或计算复杂性的解码器。

发明内容

根据本发明，为了解决现有技术中的缺陷，提供了一种在解码已接收的Turbo编码信号中提供码元间干扰均衡的解码器装置，该解码器装置包括Turbo解码器，具有在一个迭代环中连接的两个递归处理器，该Turbo解码器用于解码所述信号的信息和编码比特，所述解码器装置特征在于进一步包括：均衡器反馈环，连接到所述Turbo解码器并适合于从所述Turbo解码器接收编码和信息比特的硬判决值，所述反馈环包括一个判决反馈均衡器，其输入硬判决值和从前一帧推导并更新的信道特性估计以计算码元间干扰校正信号，该判决反馈信号在输入给所述Turbo解码器之前对下一输入信号进行校正，从而最小化码元间干扰。

根据本发明，还提供了一种使用判决反馈均衡来均衡所接收的Turbo编码信号中的码元间干扰的方法，该方法包括步骤：提供Turbo解码器，其具有在一个迭代环中连接的两个递归处理器，该Turbo解码器用于解码所述信号的信息和编码比特，并为所述信号的信息比特和编码比特计算软输出值；为来自所述Turbo解码器的软输出值计算硬判决值；根据所述硬判决值确定和更新码元间干扰均衡系数；将所述均衡系数应用于复用和交织硬判决值以提供校正信号；使用来自所述应用步骤的校正信号来均衡所述接收Turbo编码信号的码元间干扰。

附图说明

图1图示在现有技术中公知的卷积编码方案的格子图；

图2图示在现有技术中公知的表示在一个编码信号中引入噪声和失真的简化方框图；

图3图示在现有技术中公知的一个Turbo编码器的简化方框图；

图4图示在现有技术中公知的一个Turbo解码器的简化方框图；

图5图示根据本发明一个带有均衡的Turbo解码器的简化方框图；

图6图示图5的判决反馈均衡器的简化方框图；

图7图示根据本发明一个使用均衡的Turbo编码方法；和

图8图示本发明所提供改善的图形表示。

具体实施方式

本发明提供一种与一个判决反馈均衡器(DFE)相连的Turbo解码器，以为在一条ISI信道上传输的Turbo编码信号改善Turbo解码的性能。而且，通过在迭代环中包括DFE，本发明在不过分增加复杂性的情况下实现这种改进。

卷积码、Turbo码和其它编码通常被图示为图1所示的格子图，在图1中图示一个四状态、五段的格子。为了简化，我们将参考每格子段M个状态和每块或帧N个格子段。如在现有技术中公知的，最大后验型解码器(对数MAP、MAP、最大对数MAP、恒定对数MAP等)在格子上使用前向和后向广义维特比递归或软输出维特比算法(SOVA)以提供软输出。MAP解码器根据在一个编码块或编码帧中的所有接收信号最小化每个信息比特的解码比特错误概率。

因为编码序列的马尔可夫特性(其中假设当前状态、先前状态不影响未来状态或未来输出支路)，后验比特概率可以划分成过去(格子开始到当前段)、当前(当前段的分支量度)和未来(格子结束到当前段)。更具体地说，MAP解码器执行前向和后向递归直到当前段，其中使用过去和未来概率和当前分支量度一起来生成一个输出判决。提供信息比特的硬和软输出判决的原理在现有技术中是公知的，并且存在几种所述解码方法的变型。大多数用于Turbo编码器的软输入软输出(SISO)解码器基于现有技术的MAP算法，例如在C.Berrou、A.Glavieux和P.Thitimajshima的论文中所描述的，该论文的标题为“Near Shannon Limit Error-Correcting Coding and Decoding：Turbo-Codes(1)”，Proceedings ICC，1993，PP.1064-1070.(Berrov algorithm)。(“近香农限制纠错编码和解码：Turbo编码(1)”，ICC会议文件，1993年，1064-1070页(Berrou算法))。

为了简化且不失一般性，我们考虑一个图2所示的数字等效基带通信系统，其中信息序列b_k被Turbo编码，映射成1或-1的信道码元s_i，通过信道交织器π_c并在一个最小相位ISI信道上发送。在接收机端，所接收的信号y_i失真，并可以表示为

$y_i=\underset{j=0}{\overset{L}{\mathrm{\Σ}}}{h}_j{s}_{i-j}+n_i$

式中h_j表示信道脉冲响应，L表示ISI长度，n_i是AWGN。当接收机试图解码信号以获得原始信息比特b_k时，由于ISI和AWGN的失真增加了比特错误的概率。在接收机中仅使用Turbo解码将成功地最小化AWGN所导致的比特错误，但更需要别的途径来最小化ISI所导致的比特错误。

图3图示由一个交织器和两个组成编码器构成的一个典型Turbo编码器，所述组成编码器是迭代系统卷积(RSC)编码器，但是也可以是块编码器。例如，在此我们仅考虑并行连接两个RSC，两者之间有一个交织器π的Turbo编码器。然而，本发明可以容易地应用于其它形式的Turbo编码器，例如带有多个组成编码器的Turbo编码器和带有串行连接卷积编码器(SCCC)的Turbo编码器。通过多路复用(级联)信息比特b_k和来自两个编码器的奇偶校验比特p_1k和p_2k生成Turbo编码器的输出c_k。如在现有技术中公知的，可以凿孔(puncture)奇偶校验比特以增加编码速率。在这里作为一种特殊情况，RSC仅具有一个奇偶校验比特输出。通常，RSC奇偶校验比特数可以是多个。然而，本发明可以容易地应用于RSC具有多个奇偶校验比特的所有其它情况。

现在，忽略ISI的影响而仅考虑表示为x_k的搀杂(Corrupted)AWGN的信号，图4图示由交织器、解交织器和解码器构成的一个典型Turbo解码器150。该Turbo解码器在含外来的信息L_e1k，L_e2k，交织器π，解交织器π^-1和解码器DEC1和DEC2之间的迭代处理方面的机制遵从现有技术的算法。通常，输入信号是信道解交织的，并提供给一个解复用器以分离对应于信息比特和编码比特的抽样。假设在该Turbo解码器中解码器延时为零，第一解码器(DEC1)根据信息比特的抽样x^s _k和第一编码比特的抽样x^p1 _k和先验信息(L_ak)计算一个软输出。该软输出表示为L_e1k，作为来自第一解码器的含外来的信息。第二解码器(DEC2)输入L_e1k的交织形式(一个用于DEC2的先验信息)、信息比特的交织抽样x^s _k和第二编码比特的交织抽样x^p2 _k。第二解码器生成含外来的信息L_e2k，它被解交织以生成反馈回第一解码器的L_ak。将上述迭代重复预定次数。然后，生成一个软输出(通常是一个对数似然比(LLR))，它提供一个原始信息比特b_k的估计值。为了简化，如在现有技术中公知的，我们在解码器内设置一个限幅器，以便解码器的最终输出是一个关于b_k的硬判决，用 表示。

MAP算法最小化给定接收序列一个信息比特错误的概率，并且这些算法还提供给定接收序列该信息比特是1或0的概率，这些是公知的。这些算法为每个比特位置(格子段)提供一个软输出值，其中对码块中当前软输出的影响被划分成过去(先前软输入)、当前软输入和未来(以后的软输入)的影响。这种解码器算法需要在格子上的一个前向和一个后向广义维特比递归以获得每个格子段(级)的最佳软输出。这些后验概率，或者更普通地，概率的对数似然比(LLR)在迭代Turbo解码中的SISO解码步骤之间交换。对于解码序列中的所有比特(k＝1到N)，每个信息比特的LLR是：

$L\left(b_k\right)=\ln \frac{{\mathrm{\Σ}}_{(m,n)e{B}^1}{\mathrm{\α}}_{k-1}\left(n\right){\mathrm{\γ}}_k(n,m){\mathrm{\β}}_k\left(m\right)}{{\mathrm{\Σ}}_{(m,n)\∈B^0}{\mathrm{\α}}_{k-1}\left(n\right){\mathrm{\γ}}_k(n,m){\mathrm{\β}}_k\left(m\right)}---\left(1\right)$

在等式(1)中，在给定接收序列的情况下格子中解码比特等于1(或0)的概率包括编码器的马尔可夫特性的各项的乘积。马尔可夫特性表明在给定当前的情况下过去和未来是独立的。当前γ_k(n，m)表示在给定当前接收抽样u_k的情况下，在此u_k表示一对(x_k ^s，x_k ^p)，从时间k-1上的状态n转移到时间k上的状态m的概率。当前γ_k(n，m)起到分支量度的功能。过去α_k-l(m)是对于接收序列{u₁，…，u_k-1}在时间k-1状态为m的概率，未来β_k(m)是在时间k从状态m生成接收序列{u_k+1，…，u_N}的概率。概率α_k(m)可以表示为α_k-l(m)和γ_k(n，m)的函数，并称作前向递归，

${\mathrm{\α}}_k\left(m\right)=\underset{n=0}{\overset{M-1}{\mathrm{\Σ}}}{\mathrm{\α}}_{k-1}\left(n\right){\mathrm{\γ}}_k(n,m),m=0,\·\·\·\·\·\·,M-1,---\left(2\right)$

式中M是状态数。根据β_k+1(n)和γ_k(n，m)计算概率β_k(n)的后向递归是：

${\mathrm{\β}}_k\left(n\right)=\underset{m=0}{\overset{M-1}{\mathrm{\Σ}}}{\mathrm{\β}}_{k+1}\left(m\right){\mathrm{\γ}}_k(n,m),n=0,\·\·\·\·\·\·,M-1,---\left(3\right)$

通过求和对应于信息比特为1(或0)的格子B¹(B⁰)中的分支来计算等式(1)中的所有后验概率。

等式(1)中的LLR需要在时间k上前向和后向递归都可用。符合这一要求的现有技术的方法是计算并存储整个后向递归，并使用α_k-1和β_k从k＝1到k＝N递归地计算α_k(m)和L(b_k)。

如在本发明中所做的，尽管对AWGN很有效，上述描述并不考虑ISI的影响。如先前所述的，一个ISI失真信号：

$y_i=\underset{j=0}{\overset{L}{\mathrm{\Σ}}}{h}_j{x}_{i-j}---\left(4\right)$

被输入给接收机，本发明寻求消除失真以获取不失真的信号x_I，以在解码中使用。

图5图示根据本发明的一个带有判决反馈均衡(DFE)的Turbo解码器，它在解码一个所接收的Turbo编码输入信号时提供码元间干扰的均衡。该解码器包括一个Turbo解码器150和一个均衡器反馈环160。该Turbo解码器包括以一种典型的迭代环结构连接的两个递归处理器。该Turbo解码器解码输入信号的信息比特和编码比特，并为输入信号的信息比特和编码比特计算软输出值。编码比特一般是可以凿孔也可以不凿孔的奇偶校验比特，软输出值是LLR值。使用一种MAP算法、一个MAP变型(即对数MAP、最大对数MAP、恒定对数MAP等)或一种SOVA或维特比算法来计算递归更新和软输出。最好修改组成解码器，例如使用限幅器，以为信息比特和编码比特提供硬判决值。

均衡器反馈环连接到Turbo解码器，并适合于从所示的Turbo解码器接收编码和信息比特的硬判决值。该反馈环包括一个判决反馈均衡器100，它输入对每个码元的硬判决以及从前一帧推导出的信道特性的更新估计以计算码元间干扰校正信号。该判决反馈信号在下一输入信号输入Turbo解码器150之前对其进行校正以最小化码元间干扰。

在优选实施例中，在Turbo解码器的迭代环中实施均衡器，并在每个Turbo解码迭代中计算提供给均衡器的值。递归处理器使用一个为信息和编码比特计算的LLR值以推导出一个提供给均衡器的硬判决值。更具体地说，用于计算信息比特LLR的LLR系数(α、β和γ)在计算编码比特LLR中重复使用，从而降低总的计算量。该反馈均衡器对根据编码和信息比特的硬判决构造的复用和交织码元进行操作以提供一个随后与输入信号相加的均衡信号，并在提供给Turbo解码器之前解交织。

本发明的一个新颖的方面是在Tubro解码器的迭代环中实现均衡。本发明的另一个新颖的方面是将Turbo解码器输出的信息比特和编码比特的硬输出判决提供给均衡器。还有一个新颖的方面是重复使用为信息比特和编码比特计算的过去、当前和未来信息。

Turbo解码器的输入是所接收的失真信号y_i，从其减去信道校正信号 y_i(给定

…，

的ISI信道输出的估计值)以基本上获得所需要的仅包含AWGN的输入信号x_i。本发明的一个优点是在第一次迭代之后，DFE 100涉及解码的每一次迭代，因此Turbo解码器的性能足以明显改善ISI的性能。另外，通过设置在Turbo解码器的迭代环中，DEF100被提供一个更准确的反馈判决。

在操作中，DFE 100用全零输入初始化，以便在第一次迭代中和x_i＝y_i。输入被解交织(π_c ^-1)并以串并转换的形式被解复用以提供信息比特的抽样x^s _k和编码比特的抽样x^p1 _k和x^p2 _k，它们被如前所述提供给递归解码器。在第一次迭代之后，由Turbo解码器如下所述计算信息比特和编码(奇偶校验)比特的硬判决。以与现有技术相同的方式计算信息比特的LLR值。此外，还计算编码(奇偶校验)比特的LLR值。本发明使用编码比特的LLR值以便基于LLR值的硬判决可以提供给DFE。然而，在本发明中，在为编码比特计算LLR值时使用在根据信息比特计算LLR中使用的α、β和γ参数，导致不可避免地增加复杂性。

假如u＝{u₁，…，u_N}是解码器输入，其中N是帧大小，p_.k是时间k时的奇偶校验比特，基于观测值u的p_.k的LLR值是：

$L\left(p_{.k}\right)=\ln \frac{p(p_{.k}=1|u)}{p(p_{.k}=0|u)}=\ln \frac{p(p_{.k}=1,u)}{p(p_{.k}=0,u)}---\left(5\right)$

我们注意到对于i＝0，1，

$p=(p_{.k}=i,u)=\underset{p_{.k}=i}{\underset{(n,m)}{\mathrm{\Σ}}}p(n,m,u)---\left(6\right)$

求和是对带有编码比特输出p_.k.＝i的编码器格子在时间k上从状态n到状态m的所有转移进行的。遵从下述相同的推导：

p(n，m，u)＝α_k-1(n)γ_k(n，m)β_k(m)    (7)

式中α、γ和β参数是先前为信息比特计算的参数。为了简化，在所有这些参数中已经省略了(drop)标记u。因此，除了在一组不同的转移上计算求和之外，以与信息比特的LLR值L(b_k)相同的方式获得编码比特的LLR值L(p_.k)。

我们将信息比特和奇偶校验比特的硬判决分别表示为

和它们通过下述等式来确定。

式中c_k表示b_k或p_.k。应当指出常规Turbo解码器的输出通常是LLR，并需要一个附加限幅器来执行等式(8)所表示的硬判决。然而，为了简化，在图5所示的Turbo解码器中包括这样一个限幅器，以便直接从相应的组成解码器发出硬判决。硬判决 和

随后被如下复用并映射到信道码元：

所估计的码元 被信道交织，并反馈给DFE。通过下式：

${\tilde{y}}_i=\underset{j=1}{\overset{L}{\mathrm{\Σ}}}{h}_j{\hat{s}}_{i-j}---\left(9\right)$

根据信道模型和判决反馈序列(在图6中以模块的形式图示)计算的DFE的输出

被提供给解码器的输入，便得解码器的输入变成

$x_i=y_i-{\tilde{y}}_i=h_0{s}_i+n_i+\underset{j=1}{\overset{L}{\mathrm{\Σ}}}{h}_j(s_{i-j}-{\hat{s}}_{i-j})$

显然如果所估计的码元是正确的，即对于所有的i， $s_i={\hat{s}}_i,$ 则解码器x_i的输入变成h₀s_i+n_i，具有仅包含由h₀相乘的AWGN干扰的信号。实际上，所估计的码元不可能是完全正确的，但是由于非常大的Turbo编码增益和在反馈环中执行DFE的事实，随着迭代的进行，码元错误概率变得越来越小。因此，可以通过一种根据Turbo解码过程的迭代方式来显著地抑制ISI，因此仅需要稍微多一点的计算。

实际上，ISI信道可以随着时间而改变，为了确保好的性能，DFE应当能够跟踪这种变化。在本领域中存在多种现有方法来实现这种DFE更新。最简单但有效的一种方法是可以如下简述的最小均方(LMS)误差算法。用h(i)＝(h₁(i)，h₂(i)，…，h_L(i))表示时间i上的DFE系数，用(i)＝(_i-1._i-2，…，_i-L)表示时间i上DFE中抽头延迟线的内容，则时间i+1上的DFE系数可以是

h(i+1)＝h(i)+Δε(i)    (10)

式中Δ是自适应步长，ε表示均衡误差。对于详细描述，可以参考JohnG.Proakis的Digital Communications(数字通信)，McGraw Hills，第二版。

图8图示本发明的使用判决反馈均衡的Turbo解码的仿真结果。从右边数第一条曲线表示Turbo解码器解码带有ISI的信号而不使用DFE的误比特率。从右边数第二条曲线表示在存在相同ISI时组合DFE和Turbo编码器的情况下的误比特率。从右边数第三条曲线是在信道仅是AWGN信道而没有ISI时使用Turbo解码器的情况下的参考曲线，但用因子h₀乘以信号。

如从该图可以看出的，在10^-4的误比特率上，使用DFE的本发明相对于不使用DFE的Turbo解码器提供大约0.8db的改善，在10^-5的误比特率上，差别更大，大约1.0db。另一方面，使用DFE的曲线和参考曲线之间的差别在10^-4的误比特率上仅为0.4db，在10^-5的误比特率上为0.35db。而且，当在Turbo解码器的迭代环中应用时，仅需要添加最小的复杂性来实现均衡。

图7图示一个流程图，表示根据本发明使用带有判决反馈均衡的Turbo解码来解码一个所接收的具有码元间干扰的Turbo编码信号的方法200。该方法的第一步是提供一个具有在迭代环中连接的两个递归处理器的Turbo解码器(如图5所示)。该Turbo解码器解码输入信号的信息比特和编码比特，并为输入信号的信息比特和编码比特计算软输出值。编码比特一般是可以凿孔也可以不凿孔的奇偶校验比特，软输出值是LLR值。最好使用一个MAP算法、MAP变型中的一种方法(即对数MAP、最大对数MAP、恒定对数MAP等)或一个SOVA或维特比算法来计算递归更新和软输出。在进行一些初始化之后，下一步骤202包括根据Turbo解码器的软输出值计算硬判决值。最好修改Turbo解码器的递归处理器来提供编码比特和信息比特的硬判决值。在检查是否已经完成迭代之后，即已经执行预定数目的迭代(通常是4到8个)之后，可以选择的下一步骤204包括根据硬判决值更新和确定码元间干扰均衡系数。下一步骤206应用该均衡系数以复用和交织硬判决值以提供一个ISI补偿校正信号。下一步骤208是使用来自应用步骤的校正信号并将其与输入组合来最小化ISI，从而均衡输入信号的码元间干扰。在一种优选实施例中，方法200的各个步骤在一个迭代环中相互同步地出现，因此不引入附加延时，这是本发明的处理优点。这可以通过将为信息比特计算的α、β和γ用于为编码比特计算LLR来实现。

虽然上面描述了带有ISI均衡的Turbo解码器的具体组成和功能，本领域的技术人员可以在本发明的广泛范围内使用更少的或者附加的功能块。本发明应当由权利要求书来限制。

Claims (13)

1.一种在解码已接收的Turbo编码信号中提供码元间干扰均衡的解码器装置，该解码器装置包括Turbo解码器，具有在一个迭代环中连接的两个递归处理器，该Turbo解码器用于解码所述信号的信息和编码比特，所述解码器装置特征在于进一步包括：

均衡器反馈环，连接到所述Turbo解码器并适合于从所述Turbo解码器接收编码和信息比特的硬判决值，所述反馈环包括一个判决反馈均衡器，其输入硬判决值和从前一帧推导并更新的信道特性估计以计算码元间干扰校正信号，该判决反馈信号在输入给所述Turbo解码器之前对下一输入信号进行校正，从而最小化码元间干扰。

2.如权利要求1的解码器装置，其中，在所述Turbo解码器的迭代环中实现所述反馈均衡器，在每个Turbo解码迭代中计算提供给所述均衡器的值。

3.如权利要求1的解码器装置，其中，编码比特是奇偶校验比特。

4.如权利要求1的解码器装置，其中，所述递归处理器使用从包括MAP、MAP变型、SOVA和维特比算法的一组算法中选择出的一种解码算法。

5.如权利要求1的解码器装置，其中，所述递归处理器使用一个为所述编码比特计算的LLR值以得出提供给所述反馈均衡器的硬判决值。

6.如权利要求5的解码器装置，其中，用于所述信息比特的LLR系数在所述相应编码比特的LLR计算中被使用。

7.如权利要求1的解码器装置，其中，所述反馈均衡器对根据所述编码和信息比特的硬判决构建的复用和交织码元进行操作以提供一个均衡信号，其随后与所述输入信号组合，并在提供给所述Turbo解码器之前解交织。

8.一种使用判决反馈均衡来均衡所接收的Turbo编码信号中的码元间干扰的方法，该方法包括步骤：

提供Turbo解码器，其具有在一个迭代环中连接的两个递归处理器，该Turbo解码器用于解码所述信号的信息和编码比特，并为所述信号的信息比特和编码比特计算软输出值；

为来自所述Turbo解码器的软输出值计算硬判决值；

根据所述硬判决值确定和更新码元间干扰均衡系数；

将所述均衡系数应用于复用和交织硬判决值以提供校正信号；和

使用来自所述应用步骤的校正信号来均衡所述接收Turbo编码信号的码元间干扰。

9.如权利要求8的方法，其中，所述提供、计算、确定、应用和均衡步骤在一个迭代环中同步出现。

10.如权利要求8的方法，其中，所述提供步骤的编码比特是奇偶校验比特。

11.如权利要求8的方法，其中，所述提供步骤包括使用从包括MAP、MAP变型、SOVA和维特比算法的一组算法中选择出的一个迭代算法来解码信息。

12.如权利要求8的方法，其中，所述提供步骤包括为所述编码比特计算LLR值。

13.如权利要求12的方法，其中，所述提供步骤包括计算所述信息比特的所述LLR值，并使用为所述信息比特计算的那些LLR系数来为所述编码比特计算LLR值。

Images