WO2001065700A1 - Decoder - Google Patents

Decoder Download PDF

Info

Publication number
WO2001065700A1
WO2001065700A1 PCT/JP2001/001417 JP0101417W WO0165700A1 WO 2001065700 A1 WO2001065700 A1 WO 2001065700A1 JP 0101417 W JP0101417 W JP 0101417W WO 0165700 A1 WO0165700 A1 WO 0165700A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
soft
decision
soft decision
unit
Prior art date
Application number
PCT/JP2001/001417
Other languages
English (en)
French (fr)
Inventor
Hisashi Kondo
Original Assignee
Kawasaki Steel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000056992A external-priority patent/JP4319317B2/ja
Priority claimed from JP2000058847A external-priority patent/JP4319318B2/ja
Application filed by Kawasaki Steel Corporation filed Critical Kawasaki Steel Corporation
Priority to EP01906308A priority Critical patent/EP1176726A4/en
Priority to US09/959,339 priority patent/US7080307B2/en
Publication of WO2001065700A1 publication Critical patent/WO2001065700A1/ja

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45Soft decoding, i.e. using symbol reliability information
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0061Error detection codes

Definitions

  • the present invention relates to a decoder that performs a decoding process on encoded data.
  • a decoder that performs decoding processing of received data by performing error correction processing involving hard decision processing to determine whether received data is logical '0' or logical '1' Rather than dividing the voltage between the 'L' level representing logic '0' and the 'H' level representing logic '1' into several levels, the actual received data is Since the decoder that decodes the received data has higher error correction accuracy by performing the error correction processing that involves the soft decision processing, the decoder that performs such soft decision processing Is generally used. Also, conventionally, in mobile communication and the like, in order to efficiently transmit a plurality of data through a physically determined channel, a part of the data is coded according to a predetermined rule in a transmitting encoder.
  • the decoder on the receiving side receives the data sequence with a part of the data deleted according to the above predetermined rule.
  • the deleted data is added, and a data sequence to which the same data is added is received, the added same data is deleted, and the data is decoded by performing error correction processing. I have.
  • the communication path in an actual communication system is easily affected by noise due to a situation where the intensity of the received radio wave fluctuates rapidly (fading), and therefore, the received data has an 'L' level representing a logic '0'. And the voltage of the 'H' level representing the logic '1'.
  • the error correction accuracy of the decoder involving the above soft decision processing decreases, or the time required to converge to the desired error correction accuracy becomes longer. May be You.
  • the reliability of some data in the received data is reduced.
  • a data series with added data there may be a case where only the same data with low reliability is selected due to the procedure for deleting the same data according to a predetermined rule.
  • the same data with high reliability will be discarded, and as a result, the error correction capability will decrease and the transmitted data will be accurately decoded. It can be difficult.
  • Japanese Patent Application Laid-Open No. H10-303059 proposes a technique for correcting a bit sequence after completion of error correction processing.
  • FIG. 5 is a block diagram of a decoder proposed in Japanese Patent Application Laid-Open No. 10-37059.
  • the decoder 100 shown in FIG. 5 includes a demodulation unit 110, a Viterbi decoding unit 120, a CRC unit 130, and a bit inversion unit 140.
  • Received data Y modulated by a predetermined modulation scheme is input to demodulation means 110 in a predetermined data sequence unit.
  • the demodulation means 110 demodulates the input received data Y, generates soft decision data based on the amplitude and phase of the waveform representing the received data Y, and sends it to the Viterbi decoding means 120. Output to
  • the Viterbi decoding means 120 performs error correction processing on the basis of the soft decision data output from the demodulation means 110 in accordance with a predetermined algorithm predetermined with the transmitting side, and generates a bit sequence.
  • the data is decoded, the reliability information is added to the data of the bit sequence, and the data is output to the CRC means 130.
  • the CRC means 130 performs a CRC check on the input bit sequence data. As a result of the CRC test, if it is determined that there is no error, the data of the bit sequence is output as decoded data D. On the other hand, when it is determined that there is an error, the data of the bit sequence is output to the bit inversion means 140.
  • the bit inversion means 140 performs bit inversion on the input bit series data in the order of decreasing the sum of the reliability information of the bit to be inverted to form a new bit.
  • the sequence data is generated and fed back to the CRC means 130. In this way, the processing by the CRC means 130 and the bit inversion means 140 is repeated until it is determined that there is no error, thereby improving the error correction accuracy and converging to the desired error correction accuracy. The time required to do so is reduced.
  • the repetition processing by the CRC means 130 and the bit inversion means 140 is used because it is based on the bit sequence data subjected to the hard decision processing from the Viterbi decoding means 120. It does not consider the characteristics of the demodulation algorithm, and therefore lacks the accuracy of error correction. In addition, the number of bit inversions may increase, and the time required for the entire decoding process may increase. Disclosure of the invention
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a decoder that can enhance error correction capability and decode data with high accuracy.
  • a first decoder among the decoders of the present invention that achieves the above object is an error correction processing unit that performs an error correction process involving a soft decision process, and a hard decision result determination unit that determines whether the hard decision result is correct or not.
  • a soft-decision data correction unit that forcibly corrects low-reliability data in the data series over a period of time indicating high reliability
  • the first decoder of the present invention forcibly corrects low-reliability data among soft-decision data to data indicating high reliability and performs error correction processing.
  • the error correction process is performed according to a predetermined algorithm determined in advance. Therefore, it is expected that the effect of bit inversion will appear in multiple correction bits compared to the conventional technology for inverting the bits of a bit sequence that has been subjected to hard decision processing, reducing error correction accuracy and processing time. Is achieved.
  • the soft-decision data correction unit corrects data having higher reliability in order from data having lower reliability. .
  • the soft decision data correction unit corrects the data by a predetermined number of times even when the hard decision result determination unit determines that the hard decision result is incorrect. You may.
  • the processing is rounded up a predetermined number of times, thereby shortening the processing time.
  • a second decoder among the decoders of the present invention that achieves the above object is a soft decision data generation unit that demodulates received data to generate soft decision data;
  • An identical data detector for detecting a plurality of identical data,
  • one soft decision data corresponding to the same data is obtained.
  • An error correction processing unit for performing an error correction process on the soft decision data processed by the same data processing unit.
  • the transmission order of the original data is basically random due to in-leave processing and the like. For this reason, even if the reliability of certain data among the plurality of identical data in the received data is reduced due to the occurrence of faging, etc. Data reliability is often high.
  • the second decoder of the present invention has been made focusing on this point of view.
  • the second decoder of the present invention obtains one piece of soft decision data from a plurality of pieces of soft decision data corresponding to a plurality of pieces of the same data in received data, and performs error correction on the one piece of soft decision data. Because processing is performed, fusing on the communication path Even if the reliability of one of a plurality of repeatedly transmitted identical data in the received data is low, an error occurs using other highly reliable data. Correction processing is performed. Therefore, the error correction capability is enhanced, and data can be decoded with high accuracy.
  • the same data processing unit may generate a plurality of soft decision data corresponding to a plurality of the same data generated by the soft decision data generation unit. It is preferable that the soft decision data having the highest reliability among them is adopted as one soft decision data corresponding to the same data.
  • the soft decision data having the highest reliability among the plurality of soft decision data the soft decision data for performing the error correction process can be easily obtained.
  • the same data processing unit may generate an average value of a plurality of soft decision data corresponding to a plurality of the same data generated by the soft decision data generation unit. It is also a preferred embodiment that the data is adopted as one piece of soft decision data corresponding to the same data.
  • soft decision data for performing error correction processing can be obtained with high accuracy.
  • the second decoder includes a hard decision processing unit that obtains a hard decision result of the soft decision data generated by the soft decision data generation unit,
  • Soft decision data corresponding to the same data may be generated.
  • FIG. 1 is a block diagram of the decoder according to the first embodiment of the present invention.
  • FIG. 2 is a block diagram of a decoder according to the second embodiment of the present invention.
  • FIG. 3 is a block diagram of a decoder according to the third embodiment of the present invention.
  • FIG. 4 is a block diagram of a decoder according to the fourth embodiment of the present invention.
  • FIG. 5 is a block diagram of a decoder proposed in Japanese Patent Application Laid-Open No. 10-37059. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a block diagram of the decoder according to the first embodiment of the present invention.
  • the decoder 10 shown in FIG. 1 includes a demodulator 11, a memory 12, a soft decision decoder 13, an error correction processor 14, a CRC 15, and data correction control. Part 16 is provided.
  • Received data Y modulated by a predetermined modulation scheme is input to demodulation section 11 in error correction block units.
  • the demodulation unit 11 demodulates the input received data Y and generates soft decision data based on the amplitude and phase of the waveform representing the received data Y.
  • the soft-decision data of 7 values in which the voltage between the 'L' level voltage representing logic '0' and the 'H' level voltage representing logic '1' is divided into seven levels of voltage Description will be made assuming that 0 to 6 are handled.
  • the soft-decision data 6,0 corresponds to data indicating high reliability according to the present invention
  • the soft-decision data 3 corresponds to low-reliability data.
  • the soft decision data generated by the demodulation unit 11 is sorted in the order of smaller distance (lower reliability) from the soft decision data 3, which is the intermediate data, and is stored in error correction block units.
  • the distance between soft decision data 4 and the intermediate data is 4 to 3 and 1
  • the distance between soft decision data 6 and the intermediate data is 6 ⁇ 3 and 3 Yes
  • soft-decision data 4 has a smaller distance from intermediate data than soft-decision data 6. Therefore, in the memory 12, the soft decision data 4 and the soft decision data 6 are stored in this order, that is, in the order of low reliability.
  • memory 1 2 Alternatively, other data storage means such as a register may be used.
  • the soft-decision data correction unit 13 corrects the soft-decision data in error correction block units as described later. At the first time, one block of soft decision data from the memory 12 is output to the error correction processing unit 14 as it is.
  • the error correction processing unit 14 performs error correction processing on one block of soft decision data output from the soft decision data correction unit 13 according to a predetermined algorithm predetermined with the transmitting side. Outputs a binary bit sequence.
  • the CRC unit 15 performs a CRC check of the bit sequence data, and if it determines that there is no error, outputs the bit sequence data as decoded data D. On the other hand, when it is determined that there is an error, the fact is transmitted to the data correction control circuit 16.
  • the soft decision data correction unit 13 When the data correction control circuit 16 receives from the CRC unit 15 that it is determined that there is an error, the soft decision data having the lowest reliability among the soft decision data for one block described above (The soft-decision data correction unit 13 is controlled so that the soft-decision data having the smallest distance from the intermediate data) is corrected to the soft-decision data 6 with high reliability.
  • the soft decision data correction unit 13 corrects the soft decision data having the lowest reliability into the soft decision data 6.
  • the soft-decision data for one block corrected by the soft-decision data correction unit 13 is subjected to error correction processing again by the error correction processing unit 14 according to a predetermined algorithm. As a result, new bit sequence data is generated, and then the CRC check is performed again in the CRC unit 15.
  • the new bit sequence data is output as decoded data D.
  • the fact is transmitted to the data correction control circuit 16.
  • the data correction control circuit 16 When the data correction control circuit 16 receives again from the same unit 15 that it is determined that there is an error, the data correction control circuit 16 replaces the soft decision data with the lowest reliability with the other high reliability data.
  • the soft decision data correction unit 13 is controlled to correct the soft decision data to 0.
  • the soft decision data correction unit 13 corrects the soft decision data having the lowest reliability to the soft decision data 0, then performs error correction processing in accordance with a predetermined algorithm in the error correction processing unit 14, and performs CRC correction in the CRC unit 15. Perform CRC check. If it is determined that there is no error, the bit sequence is output as decoded data D.
  • the soft-decision data with the lowest reliability next to the soft-decision data with the lowest reliability described above are corrected to 6,0 Correct one after another in the order of the judgment data. Even if it is determined that there is an error, the decoding result may be obtained by performing correction a predetermined number of times. In this way, the processing time is short.
  • bit sequence data for one block contains more than one soft decision data to be corrected
  • some or all of the soft decision data to be corrected may be corrected. May be. If all are corrected at the same time, the processing time will be shorter.
  • the soft decision data having low reliability is forcibly corrected to 6,0, which is a soft decision data indicating that the reliability is high, and a predetermined value determined in advance with the transmission side is used.
  • Error correction processing is performed according to the algorithm. Therefore, compared with the conventional technique of inverting the bits of the bit sequence subjected to the hard decision processing, the error correction accuracy is further improved and the processing time is further shortened.
  • the error when it is determined that there is an error by the CRC check, the error is corrected by forcibly correcting the soft decision data 6, 0 indicating that the reliability is high in the order of the soft decision data having the low reliability. Corrections are made. Therefore, the error correction processing is performed efficiently in the order of the uncertain data, and the processing time is further reduced.
  • error correction processing is performed by correcting soft decision data 6, 0 in the order of soft decision data having low reliability for all soft decision data, but has the lowest reliability.
  • the error correction processing may be performed by correcting only the soft decision data to the soft decision data 6,0. It is not only possible to correct soft decision data with low reliability to 6,0, but also to intermediate data such as 4,5. In this way, the processing time can be further reduced.
  • FIG. 2 is a block diagram of the decoder according to the second embodiment of the present invention.
  • the decoder 20 shown in FIG. 2 includes a demodulation unit 21, a repetition bit detection & grouping unit 22, a repetition bit processing unit 23, and an error correction processing unit 24.
  • the demodulation unit 21 corresponds to the soft decision data generation unit according to the present invention.
  • This demodulation unit 2 1 Receive data Y is input.
  • the received data ⁇ is repeatedly processed for the same data on the transmitting side, and the data is sequentially written to a memory and then read out from the memory by a predetermined algorithm, thereby stirring the order of the data.
  • This is a data sequence that is processed and further modulated by a predetermined modulation method.
  • the demodulation unit 21 demodulates the received data ⁇ and generates a soft decision based on the amplitude and phase of the waveform representing the received data ⁇ .
  • a seven-value soft decision data is obtained by dividing the voltage between the 'L' level voltage representing logic '0' and the 'H' level voltage representing logic '1' into seven levels of voltage. Evening 0 to 6 will be explained. Typically, soft decision data 6,0 corresponds to data with high reliability, and soft decision data 3 corresponds to data with low reliability.
  • the repetitive bit detection & grouping unit 22 corresponds to the same data detection unit according to the present invention.
  • the soft decision data from the demodulation unit 21 is input to the repetitive bit detection & grouping unit 22.
  • the repetitive bit detection & grouping unit 22 detects which soft decision data bits of the input soft decision data are repeated according to the above-described algorithm, and detects the detected bit values.
  • the soft decision data is grouped into one group.
  • the repetitive bit processing unit 23 corresponds to the same data processing unit according to the present invention, and among the soft decision data grouped into one, the soft decision data having the highest reception level, that is, The soft decision data with the highest reliability among the plurality of soft decision data corresponding to the same data is adopted as one soft decision data corresponding to the same data.
  • soft-decision data grouped into one 6,..., 3,..., 5,..., 5,..., 6 (... is the data due to the interleaved effect, 3 is the fading or
  • the soft decision data 6 that is the longest distance from the soft decision data 3, which is the intermediate data is used. In this way, only one soft decision data with the highest reliability is adopted from one group.
  • the error correction processing section 24 performs error correction processing using the highly reliable soft decision data 6 output from the repetition bit processing section 23 by a known technique such as Viterbi decoding or one-point decoding. To generate binary bit sequence data, A CRC check of the bit sequence is performed, and if no error is determined, the bit sequence data is output as decoded data D. On the other hand, when it is determined that there is an error, the error correction processing unit 24 further performs error correction.
  • the decoder 20 of the present embodiment obtains one piece of soft decision data from a plurality of pieces of soft decision data corresponding to the same data in the received data Y, and Since error correction processing is performed for the soft decision data, if the communication path includes a section where the radio wave condition is poor due to fading, etc., the received data Y out of a plurality of identical data repeatedly transmitted Even if the reliability of certain data is low, the error correction process is performed using the data with the highest reliability. Therefore, the error correction capability is enhanced, and data can be decoded with high accuracy. Also, the repetition bit processing unit 23 outputs the soft decision data having the highest reliability among the plurality of soft decision data corresponding to the plurality of identical data generated by the demodulation unit 21 to the same data. Since it is adopted as one soft decision data corresponding to the evening, soft decision data for performing error correction processing can be easily obtained.
  • FIG. 3 is a block diagram of a decoder according to the third embodiment of the present invention.
  • the decoder 30 shown in FIG. 3 is different from the decoder 20 of the first embodiment in the repetitive bit processing unit 33.
  • the repetitive bit processing unit 33 converts the average value of the plurality of soft decision data corresponding to the plurality of identical data generated by the demodulation unit 21 into one soft value corresponding to the same data. Adopted as judgment data.
  • the error correction processing unit 24 performs error correction using the soft decision data 5 to convert the binary bit sequence data. Generate and perform CRC check to obtain decoded data D.
  • the repetitive bit processing unit 33 since the repetitive bit processing unit 33 employs an average value of a plurality of soft decision data, it is necessary to perform error correction processing. The accuracy of the soft decision data increases. Further, a decoder according to a fourth embodiment of the present invention will be described.
  • FIG. 4 is a block diagram of a decoder according to the fourth embodiment of the present invention.
  • the decoder 40 shown in FIG. 4 is provided with a hard decision processing unit 45 that obtains a hard decision result during a soft decision. Also, based on the hard decision result in the hard decision processing unit 45 of the plurality of soft decision data corresponding to the plurality of identical data generated by the demodulation unit 21, the soft decision corresponding to the same data is performed. A repetitive bit processing unit 43 for generating data is also provided.
  • the decoder 40 determines whether all of the soft decision data grouped into one by the iterative bit detection & grouping unit 22 is logical '0' or logical '1' in the hard decision processing unit 45. Then, the result of the hard decision and the soft decision data received from the iterative bit detection & grouping unit 22 are repeated and passed to the bit processing unit 43. Then, the repetitive bit processing unit 43 employs soft decision data corresponding to the logic having the larger number of the logic “0” and the logic “1” that have been subjected to the hard decision processing. For example, when the hard decision processing is performed on the soft decision data 6, 3, 5, 5, and 6 grouped into one, the hard decision data 1,?
  • 1, 1, 1 (Since soft decision data 3 is intermediate data, it does not belong to either 0 or 1).
  • up to four of the five soft decision data 6, 3, 5, 5, and 6 are determined to be hard decision data 1, so that the soft decision data 6 corresponding to the hard decision data 1 is finally determined.
  • an error correction processing section 24 performs error correction processing using the soft decision data 6 to generate a binary bit sequence data, and performs a CRC check to obtain decoded data D.
  • the decoder 40 of the fourth embodiment performs hard decision on a plurality of soft decision data and generates soft decision data for performing error correction processing based on the result of the hard decision. Therefore, simple arithmetic processing is required as compared with a case where a plurality of soft-decision data are arithmetically processed to obtain soft-decision data for performing error correction processing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

明細書 復号器 従来分野
本発明は符号化されたデータに復号処理を行なう復号器に関する。 背景技術
データ通信等では、 受信デ一夕が論理 ' 0 ' もしくは論理 ' 1 ' のいずれであ るのかの硬判定処理を伴う誤り訂正処理を行なうことにより受信デ一夕の復号処 理を行なう復号器よりも、 論理 ' 0 ' を表わす ' L ' レベルの電圧と論理 ' 1 ' を表わす ' H ' レベルの電圧との間を数段階のレベルに分けて、 実際の受信デー 夕が、 それらのレベルのいずれであるのかの軟判定処理を伴う誤り訂正処理を行 なうことにより受信デー夕の復号処理を行なう復号器のほうが誤り訂正の精度が 高まるため、 このような軟判定処理を伴う復号器が一般に用いられている。 また、 従来より、 移動体通信等において、 物理的に定められたチャンネルによ り複数のデータを効率的に伝送するために、 送信側の符号器で所定の規則に従つ てデータの一部を削除したりあるいは同一データを追加することにより得られた デ一夕系列を送信し、 受信側の復号器で上記所定の規則に従って、 データの一部 が削除されたデータ系列を受信した場合はその削除されたデータを追加し、 同一 データが追加されたデータ系列を受信した場合はその追加された同一データを削 除し、 さらに誤り訂正処理を行なってデータを復号するということが行なわれて いる。
ここで、 実際の通信システムにおける通信路は、 受信電波の強度がめまぐるし く変動する状態 (フェージング) 等によりノイズの影響を受け易く、 このため受 信データが論理 ' 0, を表わす ' L ' レベルの電圧と論理 ' 1 ' を表わす ' H ' レベルの電圧との中間レベルの電圧になる場合がある。 このような不確定なレべ ルを持つ受信データが入力されると、 上記軟判定処理を伴う復号器の誤り訂正精 度が低下したり、 所望の誤り訂正精度に収束するまでの時間が長くなる場合があ る。
また、 上記のフェージングが発生し受信データの電力が部分的に弱まったり、 あるいは受信データを表す波形の位相が変化して、 受信データ中の一部のデータ の信頼度が低下した状態において、 同一データが追加されてなるデータ系列を受 信した場合、 所定の規則に従って、 同一データを削除する手順の関係で、 信頼度 の低い同一データのみ選択されるという事態が生じる場合があり、 その場合、 信 頼度の高い同一データが受信されているのにも拘わらず、 その信頼度の高い同一 データが捨てられることとなり、 その結果、 誤り訂正能力が低下し、 送信された データを精度よく復号することが困難になる場合がある。
特開平 1 0— 3 0 3 7 5 9号公報に、 誤り訂正処理終了後のビット系列を修正 する技術が提案されている。
図 5は、 特開平 1 0— 3 0 3 7 5 9号公報に提案された復号器のブロック図で ある。
図 5に示す復号器 1 0 0には、 復調手段 1 1 0と、 ビタビ復号手段 1 2 0と、 C R C手段 1 3 0と、 ビット反転手段 1 4 0とが備えられている。
復調手段 1 1 0には、 所定の変調方式で変調された受信データ Yが所定のデー 夕系列単位で入力される。 復調手段 1 1 0は、 入力された受信データ Yを復調す るとともに、 その受信デ一夕 Yを表わす波形の振幅と位相に基づいて軟判定デー 夕を生成してビタビ復号手段 1 2 0に向けて出力する。
ビタビ復号手段 1 2 0は、 復調手段 1 1 0から出力された軟判定データに基づ いて、 送信側との間であらかじめ定められている所定のアルゴリズムに従って誤 り訂正処理を行なってビット系列のデータに復号し、 さらにそのビット系列のデ 一夕に信頼度情報を付加して C R C手段 1 3 0に向けて出力する。
C R C手段 1 3 0は、 入力されたビット系列のデ一夕に対して C R C検査を行 なう。 C R C検査を行なった結果、 誤りなしと判定された場合はそのビット系列 のデ一夕を復号データ Dとして出力する。 一方、 誤りありと判定された場合はそ のビット系列のデ一夕をビット反転手段 1 4 0に向けて出力する。
ビット反転手段 1 4 0は、 入力されたビット系列のデータに対して、 反転する ビッ卜の信頼度情報の総和が小さくなる順にビット反転を行なって新たなビット 系列のデータを生成して C R C手段 1 3 0にフィードバックする。 このようにし て、 誤りなしと判定されるまで、 C R C手段 1 3 0とビッ ト反転手段 1 4 0とに よる処理が繰り返されて、 誤り訂正精度が高められるとともに所望の誤り訂正精 度に収束するまでの時間が短縮される。
しかし、 C R C手段 1 3 0とビッ ト反転手段 1 4 0とによる繰り返し処理は、 ビタビ復号手段 1 2 0からの硬判定処理されたビッ ト系列のデータに基づくもの であるため、 用いられている復調アルゴリズムの特性を考慮しておらず、 従って 誤り訂正の精度に欠ける面がある。 また、 ビッ ト反転の回数も多くなる可能性が あり、 従って復号処理全伴の時間が長くなる可能性がある。 発明の開示
本発明は、 上記事情に鑑み、 誤り訂正能力が高められて精度よくデ一夕を復号 することができる復号器を提供することを目的とする。
上記目的を達成する本発明の復号器のうちの第 1の復号器は、 軟判定処理を伴 う誤り訂正処理を行なう誤り訂正処理部と、 硬判定結果の正誤を判定する硬判定 結果判定部とを備え、 符号化されたデータを所定のデータ系列単位で入力して復 号処理を行なう復号器において、
上記データ系列中の信頼度の低いデータを信頼度が高いことを表わすデ一夕に 強制的に修正する軟判定データ修正部を備え、
上記硬判定結果判定部により硬判定結果が正しい旨判定されるまで上記軟判定 データ修正部によるデータの修正と、 上記誤り訂正処理部による誤り訂正処理と 、 上記硬判定結果判定部による硬判定結果判定処理とを繰り返すことを特徴とす る。
本発明の第 1の復号器は、 軟判定データのうちの信頼度の低いデータを信頼度 が高いことを表わすデータに強制的に修正して誤り訂正処理を行なうものである ため、 送信側との間であらかじめ定められている所定のアルゴリズムに従って誤 り訂正処理が行なわれる。 従って、 従来の、 硬判定処理されたビット系列のビッ トを反転する技術と比較し、 ビッ ト反転の効果が複数の訂正ビッ 卜に現れること が期待され、 誤り訂正精度と処理時間の短縮化が図られる。 ここで、 上記本発明の第 1の復号器において、 上記軟判定データ修正部は、 信 頼度のより低いデータから順に、 信頼度が高いことを表わすデータに、 修正する ものであることが好ましい。
信頼度のより低いデータから順に修正することにより、 誤りなしとの判定結果 を得るまでの時間が確率的に短時間で済み、 処理時間の一層の短縮化が図られる また、 上記本発明の第 1の復号器において、 上記軟判定データ修正部は、 硬判 定結果判定部により硬判定結果が誤りと判定された場合であっても、 あらかじめ 規定された回数だけデー夕を修正するものであってもよい。
いつまでも誤りが続く場合に所定回数で処理を切り上げることにより、 処理時 間の短縮化が図られる。
また、 上記目的を達成する本発明の復号器のうちの第 2の復号器は、 受信データを復調して軟判定データを生成する軟判定データ生成部と、 上記受信データ中の、 繰り返し送信された複数個の同一データを検出する同一 データ検出部と、
上記同一デ一夕検出部で検出された複数個の同一データの、 上記軟判定データ 生成部で得られた複数個の軟判定データを用いて、 その同一データに対応する 1 つの軟判定データを得る同一データ処理部と、
上記同一デ一夕処理部で処理された後の軟判定データについて誤り訂正処理を 行なう誤り訂正処理部とを備えたことを特徴とする。
同一データが追加されてなるデータ系列を送信する場合、 基本的に元のデータ はイン夕リーブ処理等により送信順がランダムになっている。 このため、 フエ一 ジングの発生等により、 受信データ中の複数個の同一データのうちのあるデータ の信頼度が低下している場合であっても、 それら複数個の同一データのうちの他 のデータの信頼度は高い場合が多い。 本発明の第 2の復号器は、 この観点に着目 してなされたものである。
本発明の第 2の復号器は、 受信データ中の、 複数個の同一データに対応する複 数個の軟判定データの中から 1つの軟判定データを得、 その 1つの軟判定データ について誤り訂正処理を行なうものであるため、 通信路においてフエ一ジングが 発生し、 受信データ中の繰り返し送信された複数個の同一デ一夕のうちのあるデ 一夕の信頼度が低下している場合であっても、 他の信頼度の高いデータを用いて 誤り訂正処理が行なわれる。 従って、 誤り訂正能力が高められて精度よくデータ を復号することができる。
ここで、 上記本発明の第 2の復号器において、 上記同一データ処理部が、 上記 軟判定データ生成部で生成された、 複数個の同一データに対応する複数個の軟判 定デ一夕のうちの最も信頼度の高い軟判定データをそれら同一データに対応する 1つの軟判定データとして採用するものであることが好ましい。
このように、 複数個の軟判定データのうちの最も信頼度の高い軟判定データを 採用すると、 誤り訂正処理を行なうための軟判定データを簡単に得ることができ る。
また、 本発明の第 2の復号器において、 上記同一データ処理部が、 上記軟判定 データ生成部で生成された、 複数個の同一データに対応する複数個の軟判定デー 夕の平均的な値をそれら同一データに対応する 1つの軟判定データとして採用す るものであることも好ましい態様である。
このように、 複数個の軟判定データの平均的な値を採用すると、 誤り訂正処理 を行なうための軟判定データを精度よく得ることができる。
さらに、 本発明の第 2の復号器は、 上記軟判定データ生成部で生成された軟判 定デ一夕の硬判定結果を得る硬判定処理部を備え、
上記同一デ一夕処理部が、 上記軟判定データ生成部で生成された、 複数個の同 一データに対応する複数個の軟判定データの、 上記硬判定処理部における硬判定 結果に基づいて、 それら同一データに対応する軟判定データを生成するものであ つてもよい。
このように、 複数個の軟判定データを硬判定し、 硬判定された結果に基づいて 誤り訂正処理を行なうための軟判定データを生成すると、 複数個の軟判定データ を演算処理して誤り訂正処理を行なうための軟判定データを得る場合と比べて、 簡単な演算処理で済む。 図面の簡単な説明 図 1は、 本発明の第 1実施形態の復号器のプロック図である。
ある。
図 2は、 本発明の第 2実施形態の復号器のブロック図である。
図 3は、 本発明の第 3実施形態の復号器のブロック図である。
図 4は、 本発明の第 4実施形態の復号器のブロック図である。
図 5は、 特開平 1 0— 3 0 3 7 5 9号公報に提案された復号器のブロック図で ある。 発明を実施するための最良の形態
以下、 本発明の実施形態について説明する。
図 1は、 本発明の第 1の実施形態の復号器のプロック図である。
図 1に示す復号器 1 0には、 復調部 1 1と、 メモリ 1 2と、 軟判定デ一夕修正 部 1 3と、 誤り訂正処理部 1 4と、 C R C部 1 5と、 データ修正制御部 1 6とが 備えられている。
復調部 1 1には、 所定の変調方式で変調された受信データ Yが誤り訂正ブロッ ク単位で入力される。 この復調部 1 1は、 入力された受信データ Yを復調すると ともに、 その受信デ一夕 Yを表わす波形の振幅と位相に基づいて軟判定データを 生成する。 ここでは、 論理 ' 0 ' を表わす ' L ' レベルの電圧と論理 ' 1 ' を表 わす ' H ' レベルの電圧との間が 7通りのレベルの電圧に分けられてなる 7値の 軟判定データ 0〜 6を取り扱うものとして説明する。 典型的には、 軟判定データ 6 , 0が、 本発明にいう信頼度が高いことを表わすデータに相当し、 軟判定デー 夕 3が信頼度の低いデータに相当する。
メモリ 1 2には、 復調部 1 1で生成された軟判定データが、 中間データである 軟判定データ 3からの距離の小さい順 (信頼度の低い順) にソートされ誤り訂正 ブロック単位で記憶される。 例えば、 軟判定データ 4 , 6を記憶する場合、 軟判 定デ一夕 4と中間データとの距離は 4 一 3で 1、 軟判定データ 6と中間データと の距離は 6— 3で 3であり、 このため軟判定データ 4のほうが軟判定データ 6よ りも中間データからの距離が小さい。 従って、 メモリ 1 2には、 軟判定データ 4 , 軟判定データ 6の順に、 即ち信頼度の低い順に記憶される。 尚、 メモリ 1 2は 、 レジス夕等の他のデータ記憶手段を用いても良い。
軟判定データ修正部 1 3は、 後述するようにして、 軟判定データを誤り訂正ブ ロック単位で修正する。 尚、 最初の時点では、 メモリ 1 2からの 1ブロック分の 軟判定データがそのまま誤り訂正処理部 1 4に向けて出力される。
誤り訂正処理部 1 4は、 軟判定データ修正部 1 3から出力された 1ブロック分 の軟判定データを、 送信側との間であらかじめ定められている所定のァルゴリズ ムに従って誤り訂正処理を行ない、 2値のビット系列のデ一夕を出力する。
C R C部 1 5は、 そのビット系列のデ一夕の C R C検査を行ない、 誤りなしと 判定した場合はそのビット系列のデ一夕を復号データ Dとして出力する。 一方、 誤りありと判定した場合はその旨をデ一夕修正制御回路 1 6に伝達する。
データ修正制御回路 1 6は、 C R C部 1 5から誤りありと判定された旨を受け ると、 上記 1ブロック分の軟判定デ一夕のうちの信頼度の一番低い軟判定デ一夕 (中間データからの距離が最も小さい軟判定データ) を、 信頼度が高い軟判定デ 一夕 6に修正するように軟判定データ修正部 1 3を制御する。 軟判定データ修正 部 1 3は、 信頼度の一番低い軟判定データを軟判定データ 6に修正する。 軟判定 データ修正部 1 3で修正された 1ブロック分の軟判定データは、 誤り訂正処理部 1 4で再び所定のアルゴリズムに従って誤り訂正処理される。 これにより新たな ビット系列のデータが生成され、 次いで C R C部 1 5で C R C検査が再度行なわ れる。
C R C検査された結果、 誤りなしと判定された場合はその新たなビット系列の データを復号デ一夕 Dとして出力する。 一方、 誤りありと判定された場合はその 旨をデータ修正制御回路 1 6に伝達する。
データ修正制御回路 1 6は、 じ1^じ部1 5から誤りありと判定された旨を再び 受けると、 上記信頼度の一番低い軟判定データを、 今度はもう一方の信頼度の高 ぃ軟判定データ 0に修正するように軟判定データ修正部 1 3を制御する。 軟判定 データ修正部 1 3では、 その信頼度の一番低い軟判定データを軟判定データ 0に 修正し、 次いで誤り訂正処理部 1 4で所定のアルゴリズムに従って誤り訂正処理 して C R C部 1 5で C R C検査を行なう。 誤りなしと判定された場合はそのビッ ト系列を復号デ一夕 Dとして出力する。 一方、 誤りありと判定された場合は、 前 述した信頼度の一番低い軟判定データの次に信頼度の低い軟判定データを軟判定 デ一夕 6 , 0に修正するというようにして、 誤りなしと判定されるまで信頼度の 低い軟判定データの順に次々に修正する。 尚、 誤りありと判定された場合であつ ても、 あらかじめ規定された回数だけ修正を行なって復号結果を求めるようにし てもよい。 このようにすると、 処理時間が短くて済む。
また、 1ブロック分のビット系列のデータの中に、 修正したい軟判定デ一夕が 複数含まれる場合、 それら修正したい軟判定データのうちの一部を修正してもよ く、 あるいは全てを修正してもよい。 尚、 全てを同時に修正すると、 処理時間が 短くて済む。
本実施形態では、 信頼度の低い軟判定データを信頼度が高いことを表わす軟判 定デ一夕 6, 0に強制的に修正し、 送信側との間であらかじめ定められている所 定のアルゴリズムに従って誤り訂正処理が行なわれる。 従って、 従来の、 硬判定 処理されたビット系列のビットを反転する技術と比較し、 誤り訂正精度が一層.高 められるとともに処理時間の一層の短縮化が図られる。
また、 本実施形態では、 C R C検査により誤りありと判定された場合、 信頼度 の低い軟判定データの順に、 信頼度が高いことを表わす軟判定データ 6 , 0に強 制的に修正して誤り訂正が行なわれる。 従って、 不確かなデータの順に効率よく 誤り訂正処理が行われて、 処理時間の一層の短縮化が図られる。
尚、 本実施形態では、 軟判定データ全てについて信頼度の低い軟判定データの 順に、 軟判定データ 6 , 0に修正して誤り訂正処理を行なう例で説明したが、 信 頼度の一番低い軟判定データのみ軟判定データ 6 , 0に修正して誤り訂正処理を 行なってもよい。 また、 信頼度の低い軟判定データを 6 , 0に修正するだけでな く、 4, 5などの中間データに修正することも可能である。 このようにすると、 処理時間のさらなる短縮化が図られる。
図 2は、 本発明の第 2実施形態の復号器のプロック図である。
図 2に示す復号器 2 0には、 復調部 2 1と、 繰り返しビット検出 &グループ化 部 2 2と、 繰り返しビット処理部 2 3と、 誤り訂正処理部 2 4とが備えられてい る。
復調部 2 1は、 本発明にいう軟判定データ生成部に相当する。 この復調部 2 1 には、 受信データ Yが入力される。 この受信データ Υは、 送信側で同一データの 繰り返し処理が行なわれて、 それらデータがメモリに順次書き込まれ次いでその メモリから所定のアルゴリズムで読み出されることによりデータの順序を攪拌す るィン夕リーブ処理が施され、 さらに所定の変調方式で変調されてなるデータ系 列である。 復調部 2 1は、 この受信データ Υを復調し、 さらに受信データ Υを表 わす波形の振幅と位相に基づいて軟判定デ一夕を生成する。 ここでは、 論理 ' 0 ' を表わす ' L ' レベルの電圧と論理 ' 1 ' を表わす ' H ' レベルの電圧との間 が 7通りのレベルの電圧に分けられてなる 7値の軟判定デ一夕 0〜 6を取り扱う ものとして説明する。 典型的には、 軟判定データ 6 , 0が、 信頼度の高いデータ に相当し、 軟判定データ 3が信頼度の低いデータに相当する。
繰り返しビッ ト検出 &グループ化部 2 2は、 本発明にいう同一デ一夕検出部に 相当する。 この繰り返しビッ ト検出 &グループ化部 2 2には、 復調部 2 1からの 軟判定データが入力される。 繰り返しビッ ト検出 &グループ化部 2 2は、 上記所 定のアルゴリズムに従って、 入力された軟判定データのうち、 どの軟判定データ のビッ 卜が繰り返されているのかを検出し、 それら検出されたビッ トの軟判定デ 一夕を 1つのグループにグループ化する。
繰り返しビッ ト処理部 2 3は、 本発明にいう同一データ処理部に相当するもの であり、 1つにグループ化された軟判定データのうちで受信レベルの一番大きい 軟判定デ一夕、 即ち複数個の同一データに対応する複数個の軟判定デ一夕のうち の最も信頼度の高い軟判定データを、 それら同一デ一夕に対応する 1つの軟判定 データとして採用する。 例えば、 1つにグループ化された軟判定データ 6 , …, 3, ··· , 5 , …, 5, ··· , 6 (…は、 インタリーブ処理された効果によるデータ 、 3はフエージングあるいはノイズの影響を最も大きく受けたデータである) の 場合、 中間データである軟判定データ 3からの距離が一番離れている軟判定デー 夕 6を採用する。 このようにして、 1つのグループ内から信頼度の一番高い軟判 定データを 1つだけ採用する。
誤り訂正処理部 2 4では、 公知の技術であるビタビ復号や夕一ポ復号等により 、 繰り返しビット処理部 2 3から出力された上記信頼度の高い軟判定データ 6を 用いて誤り訂正処理を行なって 2値のビット系列のデータを生成し、 さらにその ビッ ト系列のデ一夕の C R C検査を行ない、 誤りなしと判定された場合はそのビ ッ ト系列のデータを復号デ一夕 Dとして出力する。 一方、 誤りありと判定した場 合は、 その誤り訂正処理部 2 4でさらに誤り訂正を行なう。
このように、 本実施形態の復号器 2 0は、 受信データ Y中の、 複数個の同一デ —夕に対応する複数個の軟判定データの中から 1つの軟判定データを得、 その 1 つの軟判定デ一夕について誤り訂正処理を行なうものであるため、 通信路におい てフェージングなどにより電波状態が悪い区間が含まれる場合、 受信データ Y中 の繰り返し送信された複数個の同一データのうちのあるデータの信頼度が低下し ている場合であっても、 他の信頼度の最も高いデータを用いて誤り訂正処理が行 なわれる。 従って、 誤り訂正能力が高められて精度よくデータを復号することが できる。 また、 繰り返しビッ ト処理部 2 3は、 復調部 2 1で生成された、 複数個 の同一データに対応する複数個の軟判定データのうちの最も信頼度の高い軟判定 データをそれら同一デ一夕に対応する 1つの軟判定データとして採用するもので あるため、 誤り訂正処理を行なうための軟判定データが簡単に得られる。
次に、 本発明の第 3実施形態の復号器について説明する。
図 3は、 本発明の第 3実施形態の復号器のブロック図である。
図 3に示す復号器 3 0は、 第 1実施形態の復号器 2 0と比較し、 繰り返しビッ ト処理部 3 3が異なっている。 この繰り返しビッ ト処理部 3 3は、 復調部 2 1で 生成された、 複数個の同一データに対応する複数個の軟判定データの平均的な値 をそれら同一デ一夕に対応する 1つの軟判定データとして採用する。
例えば、 1つにグループ化された全ての軟判定データを、 簡単のため、 5つの 軟判定データ 6 , 3, 5 , 5, 6とすると、 これら軟判定データの平均値 { ( 6 + 3 + 5 + 5 + 6 ) 5 = 5 } 、 即ち軟判定データ 5を採用する。 以下、 前述し た第 2実施形態の復号器 2 0と同様にして、 誤り訂正処理部 2 4で上記軟判定デ 一夕 5を用いて誤り訂正処理を行なって 2値のビット系列のデータを生成して C R C検査を行ない、 復号デ一夕 Dを求める。
このように、 第 3実施形態の復号器 3 0では、 繰り返しビッ ト処理部 3 3が、 複数個の軟判定データの平均的な値を採用するものであるため、 誤り訂正処理を 行なうための軟判定データの精度が高まる。 さらに、 本発明の第 4実施形態の復号器について説明する。
図 4は、 本発明の第 4実施形態の復号器のブロック図である。
図 4に示す復号器 4 0には、 軟判定デ一夕の硬判定結果を得る硬判定処理部 4 5が備えられている。 また、 復調部 2 1で生成された、 複数個の同一データに対 応する複数個の軟判定データの、 硬判定処理部 4 5における硬判定結果に基づい て、 それら同一データに対応する軟判定データを生成する繰り返しビッ ト処理部 4 3も備えられている。
この復号器 4 0は、 繰り返しビッ ト検出 &グループ化部 2 2で 1つにグループ 化された軟判定データ全てについて、 硬判定処理部 4 5で論理 ' 0 ' もしくは論 理 ' 1 ' のいずれであるのかの硬判定処理を行なって、 その硬判定処理結果と、 繰り返しビッ ト検出 &グループ化部 2 2から受け取った軟判定データとを繰り返 しビッ ト処理部 4 3に渡す。 そして、 繰り返しビッ ト処理部 4 3では硬判定処理 された論理 ' 0 ' および論理 ' 1 ' うちの数の多い論理に対応する軟判定データ を採用する。 例えば、 1つにグループ化された軟判定データ 6, 3 , 5, 5 , 6 を硬判定処理すると、 硬判定データ 1 , ?, 1 , 1 , 1 (軟判定データ 3は中間 デ一夕であるため、 0もしくは 1のいずれにも属さない) が得られる。 ここで、 5つの軟判定データ 6 , 3, 5, 5, 6のうち、 4つまでが硬判定データ 1と判 定されるため、 最終的に硬判定データ 1に対応する軟判定データ 6を採用する。 硬判定データの 1, 0の判断が難しい場合、 例えば、 1, 0に判定される数が同 じ場合、 中間値に近い値を用いることも可能である。 以下、 誤り訂正処理部 2 4 で上記軟判定データ 6を用いて誤り訂正処理を行なって 2値のビッ ト系列のデ一 夕を生成して C R C検査を行ない、 復号データ Dを求める。
このように、 第 4実施形態の復号器 4 0では、 複数個の軟判定データを硬判定 し、 硬判定された結果に基づいて誤り訂正処理を行なうための軟判定データを生 成するものであるため、 複数個の軟判定データを演算処理して誤り訂正処理を行 なうための軟判定データを得る場合と比べて、 簡単な演算処理で済む。

Claims

請求の範囲
1 . 軟判定処理を伴う誤り訂正処理を行なう誤り訂正処理部と、 硬判定結果の 正誤を判定する硬判定結果判定部とを備え、 符号化されたデータを所定のデータ 系列単位で入力して復号処理を行なう復号器において、
前記データ系列中の信頼度の低いデータを信頼度が高いことを表わすデータに 強制的に修正する軟判定データ修正部を備え、
前記硬判定結果判定部により硬判定結果が正しい旨判定されるまで前記軟判定 データ修正部によるデータの修正と、 前記誤り訂正処理部による誤り訂正処理と 、 前記硬判定結果判定部による硬判定結果判定処理とを繰り返すことを特徴とす る復号器。
2 . 前記軟判定データ修正部は、 信頼度のより低いデータから順に、 信頼度が 高いことを表わすデータに、 修正するものであることを特徴とする請求項 1記載 の復号器。
3 . 前記軟判定データ修正部は、 前記硬判定結果判定部により硬判定結果が誤 りと判定された場合であっても、 あらかじめ規定された回数だけデータを修正す るものであることを特徴とする請求項 1記載の復号器。
4 . 受信データを復調して軟判定データを生成する軟判定データ生成部と 前記受信デ一夕中の、 繰り返し送信された複数個の同一データを検出する同一 デ一夕検出部と、
前記同一データ検出部で検出された複数個の同一データの、 前記軟判定データ 生成部で得られた複数個の軟判定データを用いて、 該同一データに対応する 1つ の軟判定データを得る同一データ処理部と、
前記同一データ処理部で処理された後の軟判定データについて誤り訂正処理を 行なう誤り訂正処理部とを備えたことを特徴とする復号器。
5 . 前記同一データ処理部が、 前記軟判定データ生成部で生成された、 複数個 の同一データに対応する複数個の軟判定データのうちの最も信頼度の高い軟判定 データを該同一データに対応する 1つの軟判定データとして採用するものである ことを特徴とする請求項 4記載の復号器。
6 . 前記同一データ処理部が、 前記軟判定データ生成部で生成された、 複数個 の同一データに対応する複数個の軟判定データの平均的な値を該同一データに対 応する 1つの軟判定データとして採用するものであることを特徴とする請求項 4 記載の復号器。
7 . 前記軟判定データ生成部で生成された軟判定データの硬判定結果を得る硬 判定処理部を備え、
前記同一データ処理部が、 前記軟判定データ生成部で生成された、 複数個の同 一データに対応する複数個の軟判定データの、 前記硬判定処理部における硬判定 結果に基づいて、 該同一データに対応する軟判定データを生成するものであるこ とを特徴とする請求項 4記載の復号器。
PCT/JP2001/001417 2000-03-02 2001-02-26 Decoder WO2001065700A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP01906308A EP1176726A4 (en) 2000-03-02 2001-02-26 DECODER
US09/959,339 US7080307B2 (en) 2000-03-02 2001-02-26 Error correction decoder with correction of lowest soft decisions

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000056992A JP4319317B2 (ja) 2000-03-02 2000-03-02 復号器
JP2000-56992 2000-03-02
JP2000058847A JP4319318B2 (ja) 2000-03-03 2000-03-03 復号器
JP2000-58847 2000-03-03

Publications (1)

Publication Number Publication Date
WO2001065700A1 true WO2001065700A1 (en) 2001-09-07

Family

ID=26586599

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/001417 WO2001065700A1 (en) 2000-03-02 2001-02-26 Decoder

Country Status (2)

Country Link
EP (1) EP1176726A4 (ja)
WO (1) WO2001065700A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577899B2 (en) * 2006-02-13 2009-08-18 Harris Corporation Cyclic redundancy check (CRC) based error correction method and device
CN107086898A (zh) * 2017-04-19 2017-08-22 江苏卓胜微电子有限公司 联合纠错方法和装置
CN108551382B (zh) * 2018-03-23 2021-06-25 重庆思柏高科技有限公司 一种通信数据纠错方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165260A (ja) * 1998-11-27 2000-06-16 Yrp Ido Tsushin Kiban Gijutsu Kenkyusho:Kk 復号装置
JP2000183758A (ja) * 1998-12-10 2000-06-30 Sony Internatl Europ Gmbh 復号装置及び復号方法、並びに符号化装置及び符号化方法
JP2000201085A (ja) * 1999-01-05 2000-07-18 Ntt Mobil Communication Network Inc 符号化方法および復号方法
JP2001044855A (ja) * 1999-08-02 2001-02-16 Matsushita Electric Ind Co Ltd ターボ復号装置及び繰り返し復号方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165260A (ja) * 1998-11-27 2000-06-16 Yrp Ido Tsushin Kiban Gijutsu Kenkyusho:Kk 復号装置
JP2000183758A (ja) * 1998-12-10 2000-06-30 Sony Internatl Europ Gmbh 復号装置及び復号方法、並びに符号化装置及び符号化方法
JP2000201085A (ja) * 1999-01-05 2000-07-18 Ntt Mobil Communication Network Inc 符号化方法および復号方法
JP2001044855A (ja) * 1999-08-02 2001-02-16 Matsushita Electric Ind Co Ltd ターボ復号装置及び繰り返し復号方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP1176726A4 *
SHIBUTANI A, SUDAA H, ADACHI F: "DECODING-COMPLEXITY REDUCTION ON TURBO-CRC CONCATENATED CODE IN W-CDMA MOBILE RADIO", DENSHI JOHO TSUSHIN GAKKAI RONBUNSHI. B - TRANSACTIONS OF THEINSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATIONENGINEERS. B, DENSHI JOHO TSUSHIN GAKKAI; TSUSHIN SOSAIETI, TOKYO, JP, 8 March 1999 (1999-03-08), JP, pages 540 - 542, XP002947254, ISSN: 1344-4697 *

Also Published As

Publication number Publication date
EP1176726A1 (en) 2002-01-30
EP1176726A4 (en) 2004-10-13

Similar Documents

Publication Publication Date Title
JP3239795B2 (ja) 誤り訂正復号装置および誤り訂正復号方式
US6848069B1 (en) Iterative decoding process
WO1998002987A1 (en) Method and apparatus for concatenated coding of mobile radio signals
RU2214679C2 (ru) Способ квантования для итеративного декодера в системе связи
US7085992B2 (en) Method and device for decoding a sequence of physical signals, reliability detection unit and viterbi decoding unit
US7080307B2 (en) Error correction decoder with correction of lowest soft decisions
WO2001065700A1 (en) Decoder
US7975212B2 (en) Sequential decoding method and apparatus thereof
US10742236B2 (en) Methods, systems and computer-readable media for decoding cyclic code
CN112003626B (zh) 一种基于导航电文已知比特的ldpc译码方法、系统和介质
US20020116681A1 (en) Decoder, system and method for decoding trubo block codes
JPH1013251A (ja) 符号誤り訂正回路
JP4319318B2 (ja) 復号器
JP4319317B2 (ja) 復号器
US7818632B2 (en) Code-word list algorithm
JP2002314436A (ja) 軟判定復号装置及び軟判定復号方法
JPH1022839A (ja) 軟判定誤り訂正復号方法
JP3256006B2 (ja) 誤り訂正符復号化方式および誤り訂正符復号化装置
JPH10135934A (ja) 誤り訂正符号の復号方式
US7123668B2 (en) Simple detector and method for QPSK symbols
JP6552776B1 (ja) 誤り訂正復号装置および誤り訂正復号方法
JP4188769B2 (ja) 送信方法および装置ならびに受信方法および装置およびこれらを利用した通信システム
WO2001069796A1 (en) Viterbi decoder
JP4263834B2 (ja) 誤り訂正方法
KR100488136B1 (ko) 고정길이결정창을이용한데이터신호디코딩방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 09959339

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2001906308

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2001906308

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2001906308

Country of ref document: EP