WO2001040857A1

WO2001040857A1 - Affichage a cristaux liquides

Info

Publication number: WO2001040857A1
Application number: PCT/JP2000/008477
Authority: WO
Inventors: Hiroyuki Murai
Original assignee: Mitsubishi Denki Kabushiki Kaisha
Priority date: 1999-12-03
Filing date: 2000-11-30
Publication date: 2001-06-07
Also published as: US20020158993A1; CN1198172C; JP2010286849A; TW589503B; EP1174758A4; CN1346450A; EP1174758A1; JP5063752B2; US6961042B2

Description

明細

技術分野

本発明は、液晶を用いて画像を表示するための液晶表示装置、特に低消費電力であることが必要となる携帯情報端末や携帯電話に用いられる液晶表示装置に関するものである。背景技術

パーソナルコンピュータやテレビ受像機などにおいて、静止画や動画を表示するために液晶表示装置が用いられている。図 14は従来のカラー液晶表示装置を示す構成図である。図において、 1001は RGBの各一つの画素から構成される一つのビクセル、 1002は多数のピクセルが行列状に配列された液晶表示部、 1003はシフトレジス夕回路 1004とバッファ回路 1005から構成さ液晶表示部の一つの行を選択する垂直回路、 1006はシフトレジス夕回路 1007とバッファ回路 1008とスィツチ 1009力ら構成さ液晶表示部の一つの列に信号を配するための水平回路である。 10 10および 1011は、垂直趙回路 1003および水平回路 1006と各画素とをそれそれ結ぶための垂直^ ¾^および信号線、 1012は共通配線である。図 15は、図 11の一つの画素を示す回路図であり、図において 11 01は TFT、 1102は液晶表示素子、 1103はコンデンサである。次に動作を説明する。垂直^ ¾線 1010に正電圧が印加されると T FT 1 101が導通し、信号線 1011と液晶表示素子 1102およびコンデンサ 1 103が接続される。これにより液晶表示素子 1102およびコンデンサ 11

03には信号線 1011と同電位のまで充電される。いわゆる; ^噴次駆動の場合には一つの行の各列ピクセルは水平走査回路 1 0 0 6により順次充電されていき、すべての列ピクセルを走査した後、垂直走査回路 1 0 0 3により垂直線 1 0 1 0の ¾Eが 0もしくは負 ¾Eとなるため T F T 1 1 0 1は非導通状態になり、液晶表示素子 1 1 0 2およびコンデンサ 1 1 0 3の電圧は保持される。同様に次の行の走査を順次行い、垂直走査回路 1 0 0 3が全ての行を ( 1フレームと呼ぶ）した後、再び垂直走 1 0 1 0には正 S が印カロさ U 液晶表示素子 1 1 0 2およびコンデンサ 1 1 0 3に信号線から電圧が書込まれる。このようにして、全ピクセルが 1フレーム毎に順次書込まれながら、表示を行うことになる

液晶表示装置は以上のように構成されているので、一つの画素に信号が書込ま再び書込む（すなわち 1フレーム周期）までの間、液晶表示素子とコンデンサの持つ静電容量で電圧を維持する必要があるが、液晶の有限の抵抗率や

T F Tのリーク等により ¾Eが低下し、フリツ力一などの表示品位の低下が生じる。図 1 6は、このようすを図示したものであり、（a) は通常の 6 0 H z のフレーム周波数で動作させた場合であり、一つの画素はフレーム周期 1 /6

0秒に一度書き換えられるため、の低下がわずかで画素の Sli率（輝度）は変化せず、フリヅカーやコントラスト低下といつた表示品位の低下はみられない。

ところで、液晶表示装置の消費電力は、フレーム周波数 X垂直^ S線数の周波数で動作する垂直回路 1 0 0 3、およびフレーム周波数 X垂直数 X水平線数の周波数で動作する水平回路 1 0 0 6において、高速で動作するシフトレジス夕回路の電力が大部分を占め、低消費電力化に対しては、これら動作周波数の低減、もしくは間欠的に動作させることが有効である。（ b ) は消費電力を低減させるために水平および垂直走査回路の動作周波数を低下させた場合を示す。この場合、液晶表示素子の書き換え時間間隔、すなわちフレーム周期は長くなり、その間に生じる mm低下は極めて大きくなる。このような表示を行った場合には、電圧が時間的に変化するため、反射率（輝度）が大きく変化してフリッカーとして観測され、また平均の ffも低下するため十分にコントラス卜が得られないなど、表示品位が低下するといつた問題点があった。

この発明は、上述のような課題を解決するためになされたもので、表示品位を損なうことなく低消費電力の液晶表示装置を提供することを目的とする。発明の開示

本発明の第 1の構成による液晶表示装置は、基板上にマトリックス状に形成された複数の第 1の垂直走査線と複数の水平走査線と、第 1の垂直走査線で制御できる前言平走査線に接続された第 1のスィツチング手段と、第 1のスィツチング手段に接続された I¾R平の制御信号を保持するための制御用容量素子と、画素信号線の電位を画素 ¾®に書き込むために画素信号線と画素を接続する第 2のスィツチング手段とを備え、 S第 2のスィツチング手段が前記制御用容量素子に接続されたものである。この構成によれば、画素選択信号を保持するための制御素子と制御用容量素子に接続さ;^ »電位を画素に書込むためのスィツチを設けたので消費電力の少ない液晶表示装置が実現できる。

本発明の第 2の構成による液晶表示装置は、画素電極が 2つの基準配線にそれそれ独立にスイッチング手段を介して接続さ;^ 上記スイッチング手段のうち少なくとも一つのスィツチング手段が上記制御用容量素子により制御される第 2スイッチング手段としたものである。この構成によれば、 »電位を画素に書込むためのスィツチに加えて、共通配線の電位を書込むためのスィヅチング手段を設けたので、コントラストに優れた液晶表示装置が実現できる。本発明の第 3の構成による液晶表示装置は、第 2の構成において、第 2のスィツチング手段が n型 T F Tと p型 T F Tとから成り、一方の T F Tは他方の T F Tとは異なる »配線電位に接続されたものである。この構成によれば、 »電位を画素に書込むためのスィツチに加えて、共通配線の電位を書込むためのスイツチング手段を設けたので、コントラストに優れた液晶表示装置が実現できる。

本発明の第 3の構成による液晶表示装置は、第 1から第 3のいずれかの構成にお、て、第 2の垂直走≤ ^で制御できる第 3のスィッチング手段が、第 2のスィツチング手段と画素電極との間に直列に接続されたものである。この構成によれば、基準電位を画素に書込むためのスィツチに加えて、共通配線の電位を書込むための P型 T F Tからなるスィツチを設けたので、コントラストに優れた液晶表示装置が実現できる。

本発明の第 5の構成によれば、第 1から第 3のいずれかの構成において、第 3のスイッチング手段が前記第 2のスィッチング手段である n型 T F Tと画素電極との間に直列に接続されており、第 3の垂直走 ¾ ^で制御できる第 4のスィツチング手段が第 2のスィツチング手段である p型 T F Tと画素電極との間に直列に接続されたものである。この構成によれば、 ,電位あるいは共通配線の電位を書込むためのスィツチと直列に、垂直回路で制御されるスィッチを設けたので、欠陥の少ない液晶表示装置が実現できる。この構成によれば、 ,電位を書込むためのスィツチと直列に第 3の制御配線で制御されるスィッチと、共通配線の電位を書込むためのスィヅチと直列に第 4の制御配線で制御されるスイッチを設けたので、低消費電力動作に加えて多階調表示動作が可能な液晶表示装置が実現できる。

本発明の第 6の構成によれば、第 1の垂直趙線で制御できる第 5のスィッチング手段が第 2のスイッチング手段である n型 T F Tと画素との間に直列に接続されており、第 3の垂直^ ¾線で制御できる第 6のスィツチング手段が、第 2のスィヅチング手段である n型 T F T及び p型 T F Tと画素との間に各々直列に接続されたものである。この構成によれば、低消費電力動作にカロえて多階調表示動作が可能で、構成が簡単な液晶表示装置が実現できる。本発明の第 7の構成によれば、第 1から第 5のいずれかの構成において、第 2 の垂直線に接続された駆動回路が、 St反外から入力した時系列的な 2値の制御信号の並びを画素電極に対応して振り分け、制御用容量素子への書き込み動作が終了するまで画素電極に対応した制御信号を保持できるように構成したものである。この構成によれば、基準電位を書込むためのスィッチと直列に垂直配線で制御されるスィツチと、基準電位を書込むためのスィツチおよび共通配線の電位を書込むためのスィツチそれそれに直列に第 3の制御西 S線で制御されるスィツチを設けたので、低消費電力動作に加えて多階調表示動作が可能で、構成が簡単な液晶表示装置が実現できる。

本発明の第 8の構成によれば、第 1から第 7のいずれかの構成において、画素信号線の基準電位は、第 2のスィヅチング手段により画素電極に書き込まれた電位が、対向反の電位に液晶駆動 S1Iを加えた電位又は減じた電位となるように設定され、かつ共通配線の電位は第 2のスィツチング手段により画素電極に書き込まれた電位が、対向 ¾t反の電位と等しくなるように設定されたものである。この構成によれば、雄電位と共通配線の電位を液晶の反射率が最大、最小になるように設定したので、コントラストが高レ、液晶表示装置が実現でさる。

本発明の第 9の構成によれば、第 1から第 8のいずれかの構成において、画素信号線が ¾反外から電位を供給するための基準電位母線とスィヅチング手段により接続されており、スイッチング手段が第 1の垂直走 S^、第 2の垂直 ¾S線、及び第 3の垂直線のうち少なくとも 1本と連動して動作するように構成したものである。この構成によれば、基準電位発生用の電源がコンノ、° クトな液晶表示装置が実現できる。

本発明の第 1 0の構成によれば、第 3から第 8のいずれかの構成において、画素電極への書き込み動作の時間間隔が、制御用容量素子への書き込み動作時間より短くしたものである。この構成によれば、低消費電力かつフリツ力一がなくコントラストの高 tヽ液晶表示装置が実現できる。

本発明の第 1 1の構成によれば、第 4から第 1 0のいずれかの構成において

、画素信号線の対 δ ^反の電位を挟んだ電位の変化の時間間隔が、画素電極への書き込み動作の時間間隔より長くなるように設定したものである。この構成によれば、さらに低消費電力の液晶表示装置が実現できる。

本発明の第 1 2の構成によれば、第 1から第 1 1のいずれかの構成において、 1つの画素の画素電極が複数に分割さ各々の画素電極に対して、第 1の垂直 «線及び水平 ¾δ ^に接続された第 1のスィツチング手段と、スィヅチング手段に接続された水平走 ¾ ^の制御信号を保持するための制御用容量素子と、画素信号の電位を画素電極に書き込むための第 2のスィツチング手段を有するものである。この構成によれば、階調表示が可能な液晶表示装置が実現できる。

本発明の第 1 3の構成によれば、第 1 2の構成において、複数に分割された画素電極における少なくとも 1つの画素電極の面積が、他の画素電極とは異ならせたものである。このの構成によれば、さらに高レヽ階調表示が可能な液晶表示装置が実現できる。

本発明の第 1 4の構成によれば、第 1から第 1 3のいずれかの構成において、画素電極が金属膜で構成された反射型としたものである。消費電力の極めて低い反射型液晶表示装置が実現できる。図面の簡単な説明

第 1図は、本発明の実施例 1による液晶表示装置の駆動回路を示す構成図である。

第 2図は、本発明の実施例 1及び 2による液晶表示装置の駆動回路を示す回路図である。第 3図は、本発明の実施例 3を説明するための説明図である。

第 4図は、本発明の実施例 3による液晶表示装置の,駆動回路を示す構成図である。

第 5図は、本発明の実施例 4による液晶表示装置の駆動回路を示す構成図である。

第 6図は、本発明の実施例 4による液晶表示装置の駆動回路示す回路図である。

第 Ί図は、本発明の実施例 5による液晶表示装置の駆動回路示す回路図である。

第 8図は、本発明の実施例 5における回路動作を説明するための波形図である。

第 9図は、本発明の実施例 6による液晶表示装置の駆動回路を示す回路図である。

第 1 0図は、本発明の実施例 7による液晶表示装置の駆動回路を示す構成図である

第 1 1図は、本発明の実施例 8による液晶表示装置の駆動回路を示す構成図である

第 1 2図は、本発明の実施例 9による液晶表示装置の駆動波形を示す波形図である

第 1 3図は、本発明の実施例 9による液晶表示装置の駆動波形を示す波形図である。

第 1 4図は、 «における液晶表示装置の駆動回路を示す構成図である。第 1 5図は、 ί ^における液晶表示装置の駆動回路を示す回路図である。第 1 6図は、従来における液晶表示装置の駆動回路の動作を示す波形図である。発明を実施するための最良の形態

以下に、図面に基づいて本発明の実施例を説明する。なお、以下の図面において、同一または相当する部分には同一の符号を付し、その説明を省略する。雄例 1

図 1は本発明による液晶表示装置の実施例 1を示す構成図である。図中、 1 は水平 ¾S^、 2はデ一夕信号線、 3は画素信号線、 4は画素である。図 2は、一つの画素を構成する回路図である。図において、 2 1は制御用容量素子、 2 2は第2の1型丁丁（第 2のスイッチング手段）、 2 4は抵抗素子である次に動作について説明する。垂直回路 1 0 0 3および水平回路 1 0 0 6により一つの画素を選択できることはすでに述べた。本発明においては、 ^丁すべき画素の水平 1にはデータ信号線 2から水平回路 1 0 0 6 により選択されたスィツチ 1 0 0 9を介し正 Sli (例えば 5 V) が印加されるので、 τ F τ 1 1 0 1を介して制御用容量素子 2 1には水平 1の正 mm が充電される。この時制御用容量素子 2 1には第 2の n型 T F T 2 2が接続されているので、第 2の n型 T F T 2 2が導通状態になり、液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3は画素信号線 3 (第配線)のみと接続されて画素信号線 3の電圧まで充電される。いわゆる点順次駆動の場合には、一つの行における全部の列ビクセルを走きした後、垂直走査回路 1 0 0 3により垂直走査線 1 0 1 0の電圧が 0もしくは負電圧となるため T F T 1 1 0 1は非導通状態になり、制御用容量素子 2 1の ¾Ξは保持されるとともに、 n型 T F T 2 2 は導通が維持され、常に液晶表示素子 1 1 0 2およびコンデンサ 1 1 0 3は画素信号線 3との接続が保たれる。

垂直回路が全ての行をした後、再び垂直 ¾S線 1 0 1 0には正 ¾ff が印加さ再び制御用容量素子 2 1に水平走査線 1から ¾Εが書込まれることになる。本発明の実施例 1においては、消費電力を低減させるために水平および垂直走査回路の動作周波数を低下させ、制御用容量素子 2 1の書き換え時間間隔を長くした場合には制御用容量素子 2 1の電圧は T F Tのリーク等により低下するが、この電圧は n型 T F T 2 2を導通状態にするための電圧であり、この ¾Εが n型 T F T 2 2のいわゆる閾値 Sffiより低下しない限り、 n型 T F T 2 2の導通状態は維持さ t これにより液晶表示素子 1 1 0 2およびコンデンサ 1 1 0 3は画素 ί言号線 3と接続されたままであるので、図 2の（b) に示したような反射率（輝度）の変ィ匕は生じないことになる。更に、非^:丁の画素の場合、第 2の n型 T F T 2 2が非導通状態にあるため、画素信号線 3からの電流の流れ込みはなく、液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3の S は抵抗素子 2 4により共通配線 1 0 1 2 (第 2鮮配線)に固定される。ここで、画素信号線 3の基準電位を画素電極に書き込まれた電位が対向基板の電位に液晶駆動を加えた電位または対向 SI反の電位に液晶駆動 SEを減じた電位になるように設定したので、液晶の反射率の最大値（ノーマリホワイトモードでは最小値）となり、同時に共通配線 1 0 1 2の電位は、画素電極に書き込まれた電位が対向 St反の電位と等しくなるように設定したので、液晶の反射率の最小値（ノ一マリホワイトモ一ドでは最大値）となるため、画素信号線 3 、共通配線 1 0 1 2に接続することにより最大のコントラストを得ることができた。

このように本 H½例においては、表示品位を損なうことなく、垂直回路および水平 «回路の動作周波数を低くしたり、垂直趙回路および水平趙回路の間欠駆動が可能となり、低消費電力の液晶表示装置を実現することができた。

麵列 2

図 2の（b) は、本発明の実施例 2における一つの画素を構成する回路図である。図において、 2 3は型丁 1¹でぁる。

次に動作について説明する。本実施例 2においても、点灯すべき画素の水平線 1には正電圧（例えば 5V)が印加されるので、 TFT 1101を介して制御用容量素子 21には水平走査線 1の正 SJEが充電され、制御用容量素子 21には第 2の n型 TFT22が接続されているので、第 2の n型 TFT22 が導通状態になる。一方 p型 T FT 23には正電圧が印加されているため非導通状態となっているので、液晶表示素子 1102及びコンデンサ 1103は画素信号線 3のみと接続されて画素信号線 3の電圧まで充電されることは既に述ベた。

ここで、非点灯の画素の水平走査線 1には 0 Vもしくは負電圧（例えば一 2 V)が印加されているので、 TFT 1101を介して制御用容量素子 21には水平走査線 1の 0 Vもしくは負電圧が充電される。この時制御用容量素子 21 には第 2の n型 TFT 22が接続されており、第 2の n型 TFT 22は非導通状態であるが、同時に、 p型 TFT 23には 0Vもしくは負電圧が印加されているため導通状態となっており、液晶表示素子 1102及びコンデンサ 110 3は共通配線 1012のみと接続されて共通配線 1012の電圧に固定される。この実施例 2では、 n型 TFT 22と p型 T FT 23とを相補的に接続することにより、黒表示と白表示を行うための液晶 ¾Eを確実に書き込むことができ、高コントラストな画面を実現することができる。

また、非点灯の画素においても、液晶表示素子 1102及びコンデンサ 11 03は p型 TFT23により共通西 ¾镍1012に接続されているので、非点灯の画素の反射率は n型 T FT 22のリーク等による画素信号線 3からの充電がないので、完全に反射率を低く抑えることができ、コントラスは十分に高く保持できるので表示品位を損なうことなく、垂直回路および水平回路の動作周波数を低くしたり、垂直回路および水平^ ¾回路の間欠駆動が可能となり、低消費電力の液晶表示装置を実現することができた。

なお、 ^例 2は請求の範囲 3に対応しており、 n型 TFT22と p型 TF T23により、相補的なスイッチング手段を構成しているが、請求の範囲 2は、これに限定されるものではなく、液晶表示素子に対し 2種類の ¾i ¾Eを確実に供給する各種手段を含むものである。

鎌例 3

図 3は本発明の実施例 3を示す構成図である。図において、 3 1は副画素 R 1 aと R 1 bから構成される画素である。この場合、各副画素に少なくとも一つの、図 2に示した回路力構成されている。

次に動作について説明する。図 2の回路により、表示品位を損なうことなく、垂直回路および水平 β回路の動作周波数を低くしたり、垂直走査回路および水平回路の間欠駆動が可能となり、低消費電力の液晶表示装置を実現できることは既に述べた。本実施例では画素の中に 2つの副画素をもち、各副画素に独立した回路を設けたので、それそれ独立に制御することができ、階調表示が可能となる。

さらに、図 4は副画素の電極面積を示した図であり、図において 3 2は一方の副画素 R l a、 3 3は他方の副画素 R 1 bである。ここで R l a、 R 1 bの副画素の電極面積を互いに相異なるように構成した。この場合副画素 R l a、 R 1 bのいずれかを独立に点灯すると、点灯面積が違うので異なる階調の表示が可能となり、さらに多くの階調表示ができる。また電極を金属膜で構成すると、反射型の液晶表示装置が実現できる。

赚例 4

図 5は本発明の実施例 4を示す構成図である。図において、 5 1は第 2の垂直走査線 A、 5 2は液晶表示部 1 0 0 2に導入するために行に対応するように分岐された画素信号線 3の一本に対して一つ設けら第 2の垂直走査線 A 5 1で制御されるスィツチング素子である。 5 3はスィツチング素子 5 2のすベてに接続され、スィヅチング素子 5 2を介して画素信号線 3に電位を与えるための基準電位母線である。図 6は実施例 4における一つの画素（副画素）を構成する回路図である。 6 1は画素信号線 3と液晶表示素子 1 1 0 2及びコンデンサ 1103の間に第 2の n型 T FT22と直列に接続さかつ共通配線 1 012と液晶表示素子 1102及びコンデンサ 1103の間に p型 T FT 23 と直列に接続された第 3の n型 TFT (第 3のスイッチング手段）である。次に動作を説明する。水平走査線 1と垂直走査線 1010により画素の点灯、非点灯状態が選択さ制御用容量素子 21により第 2の n型 TFT22および p型 TFT23の導通、非導通状態が維持されることはすでに述べた。第 3の n型 TFT61は第 2の垂直走査線 A51により制御されており第 2の垂直走査線 A 51に正電圧が印加された時のみ導通状態となり、画素信号線 3と液晶表示素子 1102及びコンデンサ 1103、あるいは共通配線 1012と液晶表示素子 1102及びコンデンサ 1103とが接続される。図 5で示した通り、画素信号線 3は第 3の n型 TFT 61と同様に第 2の垂直走査線 A 51 で制御されるスイッチング素子 52を介して接続されており、第 2の垂直線 A51に正電圧が印カ卩され、第 3の n型 TFT61が導通状態にある時には画素信号線 3にも電圧が印力□されているので、液晶表示素子 1102及びコンデンサ 1103は;^了状態が選択されている場合は画素信号線 3の SEに、非 ^丁状態が選択されている場合は共通配線 1012の電圧に再び充電される。本実施例 4はこのように構成されているので、画素毎に点灯、非点灯状態を選択するための水平走査線 1と垂直走査線 1010を停止させた後、比較的動作周波数が低く消費電力の少ない垂直回路 1003のみ駆動して第 2の垂直走査線 A 51のみを動作させる、即ち液晶表示素子 1102及びコンデンサ 1103への書き込み動作の時間間隔を制御用容量素子 21より短くすることにより液晶表示素子 1102及びコンデンサ 1103は再充電される。画素信号線 3は、液晶に常に同方向電位がかかることを防ぐため、対向 ¾反の電位に対し反転させる必要があるが、画素電極への書き込み時間間隔より長く設定することにより反転回数を少なくして画素信号線 3への充電電力が低減でき、低い消費電力により反射率（輝度）の変化が少なく、フリッカ一ゃコントラストの低下といつた表示品位の低下を防ぐことができた。

また、上記例 1および 2においてはすべての画素が画素信号線 3もしくは共通配線 1 0 1 2に同時に接続されており、ある画素において液晶表示素子ゃコンデンザの短絡があつた場合には画素信号線 3の電圧低下が生じ、画面全体の影響を与えていた。この実施の形態 4では、ある時刻においては一つの行のみが画素信号線 3で接続されているだけである。このため、ある画素において液晶表示素子ゃコンデンザの短絡があった場合にも、一つの行の画素表示のみが不調になる、いわゆる線欠陥に抑えることができ、歩留りが向上する。纖例 5

図 7は本実施例 5における一つの画素（副画素）を構成する回路図である。図において、 7 1は画素信号線 3と液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3の間に第 2の n型 T F T 2 2と直列に接続された n型 T F T (第 3のスィツチング手段）、 7 2は共通配線 1 0 1 2と液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3の間に p型 T F T 2 3と直列に接続された n型 T F T (第 4のスイッチング手段）、 7 3は n型 T F T 7 1のスイッチングを制御するための第 2の垂直線 B、 7 4は n型 T F T 7 2のスイッチングを制御するための第 3の垂直 ¾S ^である。

次に動作について説明する。まず、第 2の垂直線 B 7 3と第 3の垂直走 7 4を同時に動作させる場合を考える。この場合、上述の実施の形態 3と同様の動作となり、第 2の垂直線8 7 3、第 3の垂直 7 4を動作させることにより、制御用容量素子 2 1の電圧で決まる点灯、非点灯状態に設定されている画素に対して、画素は所定の状態に再充電されるため、低い消費電力により自率（輝度）の変化が少なく、フリッカーやコントラス卜の低下といった表示品位の低下を防ぐことができる。これを低消費電力モードと呼ぶ。次に、高速の動画など数十フレームの速さで画素の^丁、非/^丁状態が常時変わる通常モード（すなわち画素内の制御用容量素子を常に書き換える必要がある）の場合には、画素信号線 3にアナログ状の電圧を印加し、この電圧を第 2の n型 T F T 2 2と n型 T F T 7 1を介して液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3に書込むことにより、アナログ状 ¾Eの階調で決まる多階調表示が可能となる。図 8は通常モ一ド動作の場合に各制御線に印加される波形の時間変化を示したタイムチャートである。図 8の（a )に示す波形のように、垂直走 « 1 0 1 0および第 2の垂直走査線 B 7 3に正電圧パルスを加えることにより一つの水平ラインの画素が選択さ T F T 1 1 0 1および n型 T F T 7 1は導通状態となっている。図 8の（c )に示す波形を持つ水平走査線 1の信号は垂直走査線 1 0 1 0および第 2の垂直走査線 B 7 3における正電圧パルスの立ち上がりと同時に立ち上がり、第 2の n型 T F T 2 2も導通状態となって、液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3は画素信号線 3と接続される。画素信号線 3には図 8の（ b )に示すような階段状の時間的変化を持つ電圧ノ ^ ルスが印加されているので、液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3の ¾ΕΕも図 8の（e )のようにこれに従って変ィ匕することになる。ここで、水平走 ¾ 1の信号を正 ¾1Ξから 0もしくは負 S1Eに変化させると第 2の η型 T F Τ 2 2は非導通状態となり、液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3は画素信号線 3と切断されるので、画素信号線 3の《ΙΪが変ィ匕しても液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3の電圧 (画素電極の電圧）は図 8の（ e )のように切断された時点の電圧で固定さ画素はこの電圧に応じた反射率を示すことになる。通常モードの場合には、図 8の（d )に示すように第 3の垂直走査線 7 4は 0又は負電位に固定されている。

このように本発明の本例 5によって、階段状の階調分の反射率を水平 «線 1の信号の 0もしくは負電圧に変化させるタイミングで発生させることができ、通常モードにあっては多階調の表示を実現することができた。これにより、静止画のように画素の点灯、非点灯状態が変ィ匕しない表示を行う場合には低消費電力モ一ドで駆動するとともに副画素での階調表示を実現し、高速の動画のように画素の点灯、非点灯状態が常時変化する表示を行う場合には通常モードで駆動して、画素信号線 3に印加される階段状 IEにより多階調表示ができる液晶表示装置を実現することができた。

麵列 6

図 9は本発明の実施例 6における画素（副画素）を示す回路図である。図において、 91は画素信号線 3と液晶表示素子 1102及びコンデンサ 1103 の間において第 2の n型 T FT 22と直列に接続された n型 T F T (第 5のスィツチング手段)、 92、 93は画素信号線 3と液晶表示素子 1102及びコンデンサ 1103の間において第 2の n型 TFT 22と直列に接続され、第 3 の垂直走 74で制御される n型 TFT (第 6のスィツチング手段)である。次に動作について説明する。低消費電力モードの場合には第 3の垂直走 74を動作させることにより、 n型 TFT 92および n型 TFT 93が導通状態となるので、制御用容量素子 21の «ΕΕで決まる^丁、非;^丁状態に応じて液晶表示素子 1102及びコンデンサ 1103は画素信号線 3もしくは共通酉己線 1012のいずれかに接続さ所定の状態に再充電されるため、低い消費電力により反射率（輝度）の変化が少なく、フリッカーやコントラストの低下といった表示品位の低下を防ぐことができる。通常モードの場合には、垂直走査線 1010が TFT 1101および n型 TFT 91を同時に制御し、垂直走査線 1010に正電圧パルスを加えることにより一つの水平ラインの画素が選択され、選択された水平ラインの T FT 1101および n型 T FT 91は導通状態となっている。水平走査線 1の信号は垂直走査線 1010の正電圧パルスの立ち上がりと同時に立ち上がり、第 2の n型 TFT 22も導通状態となるため液晶表示素子 1102及びコンデンサ 1103は画素信号線 3と接続され、画素信号線 3には図 8に示すような階段状の時間的変化を持つ電圧パルスが印加されているので、液晶表示素子 1102及びコンデンサ 1103の電圧もこれに従い変ィ匕するが、水平線 1の信号を正 ¾EEから 0もしくは負に変化させると第 2の n型 T F T 2 2は非導通状態となり、液晶表示素子 1 1 0 2 及びコンデンサ 1 1 0 3は画素信号線 3と切断さ液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3の電圧は切断された時点の電圧で固定されるため、画素はこのに応じた反射率を示して、階段状の階調分の反射率を水平 ¾6 線 1の信号の 0もしくは負 Iffに変化させるタイミングで階調表示を実現することができた。

このように本難例 6では、垂直 0 1 0—つで通常モード、第 3の垂直走査線 7 4で低消費電力モ一ドの駆動を実現したので走査線の数が少なくてすみ、配線の断線による欠陥を減じて歩留りが向上し、また高密度で画素（副画素）を配置することができたので表示の高精細ィ匕が可能になった。

鍾例 7

図 1 0は本発明の実施例 7を示す構成図であり、ラッチ回路 1 0 1を用いて水平回路 1 0 0 6を構成している。ラッチ回路 1 0 1により、データ信号線 2から入力される水平 ¾^を選択するためのパルス信号列 (時系列な 2値の制御信号）を画素に対応して振り分けるよう構成している。

難例 8

図 1 1は実施例 8の一つの画素（副画素）を示す回路図である。この実施例 8は第 9図に示す実施例 6をさらに改良している。図において、 9 0 1は液晶表示素子 1 1 0 2及びコンデンサ 1 1 0 3と n型 T F T 9 2 (第 4のスィツチング手段）の間に直列に接続されると共に n型 T F T 9 3 (第 6のスィヅチング手段）に対しても直列になるように接続された n型 T F Tである。他の構成は第 9図と同一である。

次に動作について説明する。低消費電力モードの場合には第 3の垂直走■ 7 4を動作させることにより、 n型 T F T 9 2、 n型 T F T 9 3及び n型 T F T (第 7のスイッチング手段）が導通状態となるので、制御用容量素子 2 1の電圧で決まる点灯、非点灯状態に応じて液晶表示素子 1 1 0 2及びコンデンサ 1103は画素信号線 3もしくは共通配線 1012のいずれかに接続され、所定の状態に再充電されるため、低い消費電力により反射率（輝度）の変化が少なく、フリッカーやコントラス卜の低下といった表示品位の低下を防ぐことができる。通常モードの場合には、垂直走査線 1010が TFT 1101および n型 TFT91を同時に制御し、垂直 010に正 ¾Eパルスを加えることにより一つの水平ラインの画素が選択され、選択された水平ラインの T F T 1101および n型 TFT91は導通状態となっている。水平の信号は垂直走査線 1010の正電圧パルスの立ち上がりと同時に立ち上がり、第 2の n型 T FT22も導通状態となるため液晶表示素子 1102及びコンデンサ 1103は画素信号線 3と接続さ^ 画素信号線 3には図 8に示すような階段状の時間的変化を持つ電圧パルスが印加されているので、液晶表示素子 11 02及びコンデンサ 1103の mEもこれに従い変化するが、水平 ¾fi線 1の信号を正から 0もしくは負 ¾Ξに変ィ匕させると第 2の η型 TFT22は非導通状態となり、液晶表示素子 1102及びコンデンサ 1103は画素信号線 3と切断さ液晶表示素子 1102及びコンデンサ 1103の電圧は切断された時点の ¾Eで固定されるため、画素はこの Sffiに応じた反射率を示して、階段状 ¾1Ϊの階調分の反射率を水平趙線 1の信号の 0もしくは負に変化させるタイミングで階調表示を実現することができた。

このように本実施例 8では、実施例 6で記載された効果と同様の効果を奏すると共に、 η型 TFT92 (第 4のスイッチング手段）と η型 TFT901 ( 第 7のスィヅチング手段）とによりデュアルゲートを構成すると共に η型 TF Τ 93 (第 6のスイッチング手段）と η型 TFT901 (第 7のスイッチング手段）とによりデュアルゲートを構成することにより、すなわち、 η型 TFT 901 (第 7のスイッチング手段）を共有させることで η型 TFT 92 (第 4 のスイッチング手段）と η型 T FT 93 (第 6のスイッチング手段）とをデュアルゲート化して、省スペースを図りながら液晶表示素子 1102からのリーク電流を阻止することができる。

鐵例 9

図 1 2は実施例 9を説明するための波形図である。但し簡匕のため図 1 2 ( b)、（c )、 (d) については、一部分を省略して示してある。

難例 5における通常モード動作を説明する膨隨第 8図)に示すように、画素信号線 3には第 1 2図の（ b )に示す階段状の時間変化を持つ ¾Eパルスが印加されている。第 1 2図の（a )( b )は第 8図の（a ) (b) と同じ波形である。第 1 2図の（b )に示す階段状の電圧パルス波形の一部 Aを拡大して第 1 3図 ( a) に示している。図に示すようにこの電圧レベルはある階調の電圧レベルから次ぎの階調の ¾BEレベルにレベルが階段状に上昇するのではなく、画素信号線 3とこの画素信号線 3に交差している複数の水平との間で存在する容量結合のため、水平 1の Sffiが正から 0または負への変化を反映して図 1 3 ( a )に示すように急峻な電圧降下 Pが生ずる。この電圧降下のため液晶に印加される電圧レベルが変動して階調表示の品質を低下させている。複数の水平 1が一斉に正 SEから 0または負への変化する場合 (すなわち一つの行の画素が同一階調の場合など）には、画素信号線 3に交差している複数の水平 1との間で存在する各容量結合が加算されるため、このような急峻な電圧降下が発生する。そこで、この実施例 9では第 1 2図の ( c )及び（ d )に示す奇数と偶数の各列における水平趙線 1に印加されるパルスの 0または負電圧への変ィ匕するタイミングを所定時間△ tだけ互いにずらせることにより、同一タイミングにおいて画素信号線 3に作用する容量結合の数を減じることにより、急峻な降下を半減させている。この場合、奇数列の各水平 «線 1と画素信号線 3との容量結合による SEレベルの低下は第 1 3図の（b )の K、偶数列の各水平趙線 1と画素信号線 3との容量結合による ¾Εレベルの低下は第 1 3図の（b )の Gで示すように、 7平趙線を奇数と偶数に 2分すれば水平走査線の数が半分になるため、それそれの容量結合の和が半分となりほぼ ¾Εレベルの変動も半減し、画質の低下を少なくすることができる。産業上の利用可能性

本発明は、液晶を用いた画像表示装置として利用することができ、特に低消費電力を必要とするたとえば携帯 SI舌等の携帯端末には最適である。

Claims

請求の範囲

1 . SI反上にマトリックス状に形成された複数の第 1の垂直線と複数の水平と、第 1の垂直 ¾ ^で制御できる前言 ΒζΚ平線に接続された第 1 のスィツチング手段と、第 1のスィツチング手段に接続された前記水平走■ の制御信号を保持するための制御用容量素子と、画素信号線の電位を画素離に書き込むために画素信号線と画素電極を接続する第 2のスィッチング手段とを備え、前記第 2のスィツチング手段が前記制御用容量素子に接続されていることを特徴とする液晶表示装置。

2 . 反上にマトリックス状に形成された複数の垂直 ¾ ^と複数の水平線と、上記垂直 ^と上言 fcR平により選択される画素 S¾と、上言 ΒτΚ 平走の制御信号を保持するための制御用容量素子とを備え、上記画素電極が第 1及び第 2の基準配線にそれそ; W虫立にスイツチング手段を介して接続さ上記スイツチング手段のうち少なくとも一つのスィヅチング手段が上記制御用容量素子により制御される第 2スイッチング手段であることを特徴とする液晶表示装置。

3 . 第 2のスイッチング手段が n型 T F Tと p型 T F Tとから成り、一方の T F Tは他方の T F Tとは異なる ¾ ^配線電位に接続されていることを特徴とする請求項 2記載の液晶表示装置。

4. 第 2の垂直^^で制御できる第 3のスイッチング手段が、第 2のスイツチング手段と画素 ¾1との間に直列に接続されていることを特徴とする請求項

1から 3のいずれかに記載の液晶表示装置。

5 . 第 3のスイッチング手段が ff己第 2のスィツチング手段である n型 T F T と画素電極との間に直列に接続されており、第 3の垂直走^で制御できる第 4のスィツチング手段が第 2のスィツチング手段である p型 T F Tと画素電極との間に直列に接続されていることを特徴とする請求項 1から 3のいずれかに記載の液晶表示装置。

6 . 第 1の垂直走査線で制御できる第 5のスィッチング手段が第 2のスィッチング手段である n型 T F Tと画素電極との間に直列に接続されており、第 3の垂直走査線で制御できる第 6のスィッチング手段が、第 2のスィッチング手段である n型 T F T及び p型 T F Tと画素 βとの間に各々直列に接続されていることを特徴とする液晶表示装置。

7 . 第 2の垂直線に接続された駆動回路が、 ¾fe ^から入力した時系列的な 2値の制御信号の並びを画素電極に対応して振り分け、制御用容量素子への書き込み動作が終了するまで画素電極に対応した制御信号を保持できるように構成したことを特徴とする請求項 1から 6のいずれかに記載の液晶表示装置。

8 . 画素信号線の基準電位は、第 2のスイッチング手段により画素電極に書き込まれた電位が、対向基板の電位に液晶駆動電圧を加えた電位又は減じた電位となるように設定さかつ共通配線の電位は第 2のスィッチング手段により画素電極に書き込まれた電位が、対向基板の電位と等しくなるように設定されていることを特徴とする請求項 1から 7のいずれかに記載の液晶表示装置。

9 . 画素信号線が ¾t反外から,電位を供給するための »電位母線とスィッチング手段により接続されており、スイッチング手段が第 1の垂直 ¾«、第 2の垂直 ¾S線、及び第 3の垂直 ^のうち少なくとも 1本と連動して動作するように構成したことを特徴とする請求項 1から 8のいずれかに記載の液晶

1 0 . 画素電極への書き込み動作の時間間隔が、制御用容量素子への書き込み動作時間間隔より短いことを特徴とする請求項 3カゝら 8に記載の液晶表示装置

1 1 . 画素信号線の対向基板の電位を挟んだ電位の変ィ匕の時間間隔が、画素電極への書き込み動作の時間間隔より長いことを特徴とする請求項 4から 1 0の V、ずれかに記載の液晶表示装置。

1 2 . 1つの画素の画素電極が複数に分割され、各々の画素電極に対して、第 1の垂直走査線及び水平走査線に接続された第 1のスィツチング手段と、スィツチング手段に接続された水平走査線の制御信号を保持するための制御用容量素子と、画素信号の電位を画素電極に書き込むための第 2のスィツチング手段を有することを特徴とする請求項 1から 1 1のいずれかに記載の液晶表示装置 o

1 3. 複数に分割された画素電極における少なくとも 1つの画素電極の面積が、他の画素とは異なっていることを特徴とする請求項 1 2に記載の液晶表示装置。

1 4. 画素 ¾@が a膜で構成された反射型であることを特徴とする請求項 1 から 1 3のいずれかに記載の液晶表示装置。