WO2000024047A1 - Appareil de fabrication de semiconducteurs - Google Patents

Appareil de fabrication de semiconducteurs Download PDF

Info

Publication number
WO2000024047A1
WO2000024047A1 PCT/JP1999/005846 JP9905846W WO0024047A1 WO 2000024047 A1 WO2000024047 A1 WO 2000024047A1 JP 9905846 W JP9905846 W JP 9905846W WO 0024047 A1 WO0024047 A1 WO 0024047A1
Authority
WO
WIPO (PCT)
Prior art keywords
cylinder
processing chamber
transfer
transfer chamber
substrate
Prior art date
Application number
PCT/JP1999/005846
Other languages
English (en)
French (fr)
Inventor
Tadahiro Ohmi
Masaki Hirayama
Takahisa Nitta
Original Assignee
Kabushiki Kaisha Ultraclean Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Ultraclean Technology Research Institute filed Critical Kabushiki Kaisha Ultraclean Technology Research Institute
Priority to KR10-2000-7006559A priority Critical patent/KR100511800B1/ko
Priority to EP99949372A priority patent/EP1065709A4/en
Publication of WO2000024047A1 publication Critical patent/WO2000024047A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Definitions

  • the present invention relates to a semiconductor manufacturing device. More specifically, the present invention relates to a semiconductor manufacturing apparatus capable of performing uniform processing on a substrate, having a small installation floor area of the apparatus, and having excellent maintainability. Background art
  • a cluster tool shown in FIG. 12 is generally used as a semiconductor manufacturing apparatus having a plurality of processing chambers and a single transfer chamber.
  • 601 is a carry-in room
  • 602 is a carry-out room
  • 603 is a processing room
  • 604 is a gate valve
  • 605 is a wafer transfer robot.
  • a processing chamber, a loading chamber, and an unloading chamber are connected to each side of a polygonal transfer chamber equipped with a ueno and a transfer robot via gate valves. In the standby state, all gate valves are closed, and each chamber is normally evacuated.
  • Loading and unloading of wafers are performed as follows. First, a cassette containing a plurality of wafers is placed in the loading chamber from the atmosphere outside the apparatus, and the loading chamber is evacuated. Next, the gate valve between the loading chamber and the transfer chamber is opened, and the wafer transfer robot takes out one wafer in the cassette by the transfer arm and moves it to the transfer chamber. The gate valve between the processing chamber and the transfer chamber is opened, and the wafer is placed on the wafer stage in the processing chamber by the transfer arm. After processing such as plasma etching and film formation, the processed wafer is transferred to a cassette in another processing chamber or unloading chamber by the transfer arm.
  • This device has the following problems. Since wafers are usually circular, it is desirable that the inner surface of the processing chamber has a Wt structure with respect to the center axis of the wafer in order to perform uniform processing over the entire surface of the wafer. If the structure is not axially symmetric, the gas flow will be non-uniform or the plasma will be biased in the process using plasma, so that uniform processing cannot be performed. In this system, the inside of the processing chamber is not axisymmetric at all because it is necessary to provide a wafer transfer port on the side wall of the processing chamber. As a result, uniform processing cannot be performed on the wafer surface. Production yield decreases.
  • the processing chamber and the transfer chamber are connected via the gate valve, the distance between the wafer transfer robot and the wafer stage is long. Therefore, a large-sized wafer transfer robot with a long stroke is required, and a large transfer chamber is required.
  • the installation of a gate valve increases the installation area and installation cost of the entire system. As a result, a large-scale semiconductor production line was required, and it was difficult to reduce the initial investment cost divided by the manufacturing cost. Further, as an example of a cluster tool in which the processing chamber wall has an axisymmetric structure and a floor space for installing the apparatus is small, there is a semiconductor manufacturing apparatus described in Japanese Patent Application No. 10-169213.
  • the wafer stage requires various complicated mechanisms such as a wafer temperature control mechanism, a wafer electrostatic chucking mechanism, a high frequency application mechanism, and a wafer lift mechanism. Furthermore, in this cluster tool, a mechanism for elevating and lowering the wafer stage needs to be installed on the lower surface of the apparatus. For this reason, there is a problem that the lower surface of the apparatus is dense and maintenance performance is poor. In addition, since the wafer temperature control mechanism, the wafer electrostatic chucking mechanism, the high-frequency application mechanism, the wafer lift mechanism, etc. are raised and lowered together with the wafer stage, there is a problem that the life is short.
  • An object of the present invention is to provide a semiconductor manufacturing apparatus capable of performing uniform processing on a substrate, having a small apparatus area, and having excellent maintainability. Disclosure of the invention
  • the semiconductor manufacturing apparatus of the present invention is constituted by a vacuum vessel,
  • the vacuum vessel bottom plate is provided with at least one or more substrate mounting tables,
  • a tube is installed to surround the base mounting table
  • the gap between the cylinder and the vacuum vessel top plate or bottom plate is made variable
  • At least one cylinder elevating mechanism is attached to one cylinder
  • the transfer chamber includes a substrate transfer mechanism for transferring the substrate between the processing chamber and the transfer chamber through the gap;
  • the processing chamber has a processing chamber gas inlet and a processing chamber gas exhaust
  • the transfer chamber has a transfer chamber gas inlet and a transfer chamber gas outlet.
  • the semiconductor manufacturing apparatus of the present invention comprises a vacuum vessel
  • a plurality of substrate mounting tables are provided on the vacuum vessel bottom plate,
  • Tubes on which O-rings are mounted so as to surround the base mounting table are connected to the bottom plate via bellows,
  • the gap between the cylinder and the vacuum vessel Asaka is made variable, and at the position where the gap is minimized, the inside of the cylinder constituting a processing chamber for processing the substrate surface with the O-ring.
  • a plurality of cylinder elevating mechanisms mounted on one cylinder for airtightly separating the space outside the cylinder constituting the transfer chamber for transferring the substrate from the space above, and the transfer chamber passes through the gap.
  • a substrate transfer mechanism for transferring the substrate between the processing chamber and the transfer chamber;
  • the processing chamber has a processing chamber gas inlet and a processing chamber gas exhaust,
  • the transfer chamber has a transfer chamber gas inlet and a transfer chamber gas outlet.
  • FIG. 1 is a schematic sectional view showing an example of a semiconductor manufacturing apparatus according to the present invention.
  • FIG. 2 is a B-O-B 'cross-sectional view of the semiconductor manufacturing apparatus shown in FIG.
  • FIG. 3 is a cross-sectional view along line C of the semiconductor manufacturing apparatus shown in FIG.
  • FIG. 4 is a schematic sectional view showing one example of the semiconductor manufacturing apparatus according to the present invention.
  • FIG. 5 is a B-O-B 'cross-sectional view of the semiconductor manufacturing apparatus shown in FIG.
  • FIG. 6 is a schematic sectional view showing one example of the semiconductor manufacturing apparatus according to the present invention.
  • FIG. 7 is a schematic sectional view showing an example of the semiconductor manufacturing apparatus according to the present invention.
  • FIG. 8 is a B-O-B 'cross-sectional view of the semiconductor manufacturing apparatus shown in FIG.
  • FIG. 9 is an HI-type sectional view showing an example of the semiconductor manufacturing apparatus according to the present invention.
  • FIG. 10 is a B-O-B 'cross-sectional view of the semiconductor manufacturing apparatus shown in FIG.
  • FIG. 11 is a cross-sectional view of the semiconductor manufacturing apparatus shown in FIG.
  • FIG. 12 is a schematic diagram showing a conventional semiconductor manufacturing apparatus.
  • FIG. 1 is the A-A 'section of Fig. 2
  • Fig. 2 is the B-O- ⁇ section of Fig. 1
  • Fig. 3 is the C-O section of Fig. 1.
  • 101 is a vacuum vessel
  • 102 is a vacuum vessel bottom plate
  • 103 is a vacuum vessel Amanaka
  • 104 is a wafer
  • 105 is a wafer stage
  • 106 is a bellows
  • 107 is a cylinder
  • 108 is an O-ring
  • 109 is a cylinder lift.
  • 111 is a processing chamber
  • 112 is a transfer chamber
  • 113 is a substrate transfer mechanism
  • 114 is a shower plate
  • 1 15 is a processing chamber gas inlet
  • 1 16 is a processing chamber gas outlet
  • 1 17 Is a processing chamber exhaust pump
  • 118 is a conductance control valve
  • 119 is a transfer chamber gas exhaust port
  • 120 is a transfer chamber exhaust pump
  • 121 is a cover
  • 122 is a carry-in room
  • 123 is a carry-out room.
  • the tube 107 can be moved up and down by a tube elevating mechanism 109.
  • a tube elevating mechanism 109 In the examples of Figs. 1 to 3, three cylinder elevating mechanisms are installed per processing chamber, but the number is limited to three. Let's go.
  • the cylinder 107 is in contact with the vacuum vessel Amasaka 103 as shown in Fig. 2, and the processing chamber 1 1 1 and the transfer chamber 1 1 2 are airtightly separated by an O-ring 108. Have been.
  • the cylinder 107 is lowered to open a gap between the cylinder 107 and the vacuum vessel Amasaka 103, and the wafer is transferred through the gap by the arm of the substrate transfer mechanism 113.
  • a desired gas is introduced into the processing chamber from a plurality of processing chamber gas inlets 115. This gas is exhausted from the periphery of the wafer stage 105 through the tapered portion to the outside of the processing chamber through the gas exhaust port 116 of the processing chamber.
  • two processing chamber exhaust pumps 116 are respectively installed at substantially diagonal positions with respect to the center axis of the wafer via conductance control valves 118.
  • the number of treatment room exhaust pumps is not limited to two.
  • Wafer loading and unloading is performed as follows. First, a container containing a plurality of wafers is placed in the carry-in chamber 122 from the atmosphere outside the apparatus, and one wafer is taken out of the carry-in chamber 122 by the arm of the substrate transfer mechanism 113. . Next, the cylinder 107 is lowered, and a gap is provided between the cylinder 107 and the vacuum vessel Amasaka 103. The wafer is placed on the wafer stage 105 through this gap. Further, by raising the cylinder 107, the processing chamber 111 and the transfer chamber 112 are airtightly separated again. Next, processes such as plasma etching and thin film formation are performed on the wafer surface on the wafer stage 105. After the processing, the cylinder 107 is lowered again by the cylinder elevating mechanism 109 to leave a gap between the cylinder 107 and the vacuum vessel Amasaka 103, and then the processed wafer is taken out by the arm.
  • Example 2 4 to 5 are schematic cross-sectional views showing one example of the semiconductor manufacturing apparatus according to the present invention.
  • 4 is a cross section taken along the line AA ′ of FIG. 5
  • FIG. 5 is a cross section taken along the line B—O—O ′ of FIG. It is the same as the examples of FIGS. 1 to 3 except that it can be divided into a part 201 having a vacuum vessel and a processing chamber and a part 202 having a substrate transfer mechanism. Maintenance can be performed separately from the cluster tool because maintenance can be performed separately from the cluster tool.
  • FIG. 6 is a schematic sectional view showing one example of the semiconductor manufacturing apparatus according to the present invention. Only the portion of the vacuum vessel having a processing chamber is shown. 310 is a radial line slot antenna, 302 is a dielectric plate, 303 is a shower plate, and 304 is a coaxial waveguide. The structure shown in Figs. 4 and 5 has a plasma excitation mechanism at the top of the processing chamber. Other parts are the same as in FIGS.
  • the shower plate 303 is made of a dielectric material.
  • the microwave is fed from the coaxial waveguide 304 to the radial line slot antenna 301.
  • the microwave radiated from the radial line slot antenna 301 is introduced into the processing chamber through the dielectric plate 302 and the shear plate 303, and plasma is generated in the processing chamber by the microwave.
  • plasma etching resist ashing
  • plasma CVD chemical vapor deposition
  • FIG. 7 to 8 are schematic sectional views showing an example of the semiconductor manufacturing apparatus according to the present invention.
  • Fig. 7 is a section taken along the line AA 'of Fig. 8
  • Fig. 8 is a section taken along the line B-OB of Fig. 7. Only the portion of the vacuum vessel having a processing chamber is shown.
  • 401 is a permanent magnet
  • 402 is a wafer
  • 403 is an electrode
  • 404 is a high frequency generator.
  • Other parts are the same as in the example of FIG. 4 and FIG.
  • no permanent magnet is arranged near the wafer transfer path and near its diagonal.
  • permanent magnets may be placed near the diagonal near the wafer transfer path.
  • a plurality of permanent magnets 401 are arranged substantially on the circumference.
  • Plasma is generated in the processing chamber.
  • the efficiency of plasma generation is improved and higher density plasma can be generated.
  • 13.56 MHz is used as the high frequency
  • 12 OG auss is used as the magnetic flux density around the wafer.
  • processes such as plasma etching, resist assembling and plasma CVD (chemical vapor deposition), and sputter deposition can be performed on the wafer.
  • FIGS. 9 to 11 are schematic cross-sectional views illustrating an example of the semiconductor manufacturing apparatus according to the present invention.
  • 9 is a cross section taken along the line AA ′ of FIG. 10 or FIG. 11
  • FIG. 10 or FIG. 11 is a cross section taken along the line B—O′B ′ of FIG. Only the part of the vacuum vessel having a processing chamber is shown.
  • Reference numeral 501 denotes an upper permanent magnet
  • 502 denotes a lower permanent magnet
  • 503 denotes a lower permanent magnet in the transfer chamber.
  • permanent magnets are also arranged near the wafer transfer path and near the diagonal. Other parts are the same as those in the examples of FIGS.
  • Each of the permanent magnets 501, 502, 503 is arranged at a position where there is no obstacle to wafer transfer.
  • the lower permanent magnet 502 is a force installed in the atmosphere.
  • the lower permanent magnet 503 is installed in the transfer chamber. Since permanent magnets are also installed near the wafer transport path, it is possible to apply a more uniform magnetic field around the wafer than in FIGS. 7 and 8. Therefore, it is possible to generate plasma with higher uniformity, and as a result, it is possible to perform more uniform processing on the wafer.
  • the present invention it is possible to provide a semiconductor manufacturing apparatus capable of performing uniform processing on a substrate, having a small device installation area, and having excellent maintainability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

明細書
技術分野
本発明は、 半導体製造装置に係る。 より詳細には、 基体上の均一な処理が可能で、 装置の設置床面積が小さく、 メンテナンス性に優れた半導体製造装置に係る。 背景技術
複数の処理室と単一の搬送室を有する半導体製造装置として、 図 1 2に示すクラ スターツールが一般的である。
6 0 1は搬入室、 6 0 2は搬出室、 6 0 3は処理室、 6 0 4はゲート弁、 6 0 5 はウェハ搬送ロボットである。 このクラスターツールでは、 ウエノ、搬送ロボットを 備えた多角形の搬送室の各辺に、 処理室と搬入室および搬出室がそれぞれゲート弁 を介して接続されている。 待機状態では、 全てのゲート弁は閉じられており、 各室 は通常真空となっている。
ウェハの搬出入は、 下記のように行われる。 まず、 装置外部の大気中から複数の ウェハを入れたカセットが搬入室内に載置され、 搬入室が真空引きされる。 次に、 搬入室と搬送室間のゲート弁が開き、 ウェハ搬送ロボットが搬送アームによりカセ ット内のウェハを 1枚取り出して搬送室に移動させる。 処理室と搬送室間のゲート 弁を開け、 搬送アームによりウェハを処理室内のウェハステージ上に載置する。 プ ラズマエッチングや成膜等の処理の後、 処理されたウェハは、 搬送アームにより他 の処理室や搬出室内のカセットに移送される。
本装置は、 下記のような問題点をもつ。 ウェハは通常円形であるため、 ウェハ全 面で均一な処理を行うには、 処理室内面がウェハ中心軸に対し軸対 Wt造であるこ とが望ましレ、。 軸対称構造でないと、 ガスの流れが不均一になったり、 プラズマを 用いる処理ではプラズマが偏ったりするため、 均一な処理が行えない。 本装置では、 処理室側壁にウェハの搬送口を設ける必要があるため、 処理室内面は全く軸対称に なっていない。 結果として、 ウェハ面上に均一な処理を施すことができず、 半導体 生産の歩留まりが低下する。
また、 ゲート弁を介して処理室と搬送室が接続されるため、 ウェハ搬送ロボット とウェハステージ間の距離が長い。 このため、 ストロークの長い大型のウェハ搬送 ロボットが必要になり、 大型の搬送室を要する。 さらにゲート弁が設置されること で、 装置全体の設 面積や装 造コストが増大する。 結果として大規模な半導 体生産ラインが必要となり、 初期投資コストゃ製造コストの削減が困難であった。 また、 処理室内壁が軸対称構造を有し、 装置設置床面積が小さいクラスターツー ルの例として、 特願平 1 0 - 1 6 9 2 1 3号に記載の半導体製造装置がある。 ゥェ ハステージには、 ウェハ温度制御機構、 ウェハ静電吸着機構、 高周波印加機構、 ゥ ェハリフト機構など様々な複雑な機構が必要である。 さらに、 このクラスターツー ルでは、 ウェハステージを昇降させる機構を装置下面に設置する必要がある。 この ため、 装置下面が密集してメンテナンス性が悪いという問題がある。 また、 ウェハ 温度制御機構、 ウェハ静電吸着機構、 高周波印加機構、 ウェハリフト機構などをゥ ェハステージとともに昇降させるため、 寿命が短いという問題がある。
本発明は、 基体上の均一な処理が可能で、 装置の設 «1 ^面積が小さく、 メンテナ ンス性に優れた半導体製造装置を提供することを目的とする。 発明の開示
本発明の半導体製造装置は、 真空容器で構成され、
該真空容器底板には少なくとも 1つ以上の基体載置台が設けられ、
該基体載置台を取り囲むように筒が設置され、
該筒を昇降させることにより該筒と該真空容器天板または底板間との間隙を可 変とし、
該基体表面の処理を行うための処理室を構成する該筒内側の空間と該基体を移 送するための搬送室を構成する該筒外側の空間を分離させるための、
1つの該筒にっき少なくとも 1つの筒昇降機構を有し、
該搬送室は該間隙を通して該処理室と該搬送室間の該基体の移送を行うための 基体移送機構を備え、
該処理室は処理室ガス導入口と処理室ガス排気口を有し、 該搬送室は搬送室ガス導入口と搬送室ガス排気口を有することを特徴とする。 また、 本発明の半導体製造装置は、 真空容器で構成され、
該真空容器底板には複数の基体載置台が設けられ、
該基体載置台を取り囲むようにそれぞれ Oリングが載置された筒がベローズを 介して該底板に接続されており、
該筒を昇降させることにより該筒と該真空容器天坂間の間隙を可変とし、 該間隙 が最小となる位置では該 Oリングにより該基体表面の処理を行うための処理室を 構成する該筒内側の空間と該基体を移送するための搬送室を構成する該筒外側の 空間を気密的に分離させるための、 1つの該筒にっき複数の筒昇降機構を有し、 該搬送室は該間隙を通して該処理室と該搬送室間の該基体の移送を行うための 基体移送機構を備え、
該処理室は処理室ガス導入口と処理室ガス排気口を有し、
該搬送室は搬送室ガス導入口と搬送室ガス排気口を有することを特 ί敫とする。 図面の簡単な説明
図 1は、 本発明に係る半導体製造装置の一例を示す模式的な断面図である。 図 2は、 図 1に示す半導体製造装置の B— O— B ' 断面図である。
図 3は、 図 1に示す半導体製造装置の C一 Ο断面図である。
図 4は、 本発明に係る半導体製造装置の一例を示す模式的な断面図である。 図 5は、 図 4に示す半導体製造装置の B— O— B ' 断面図である。
図 6は、 本発明に係る半導体製造装置の一例を示す模式的な断面図である。 図 7は、 本発明に係る半導体製造装置の一例を示 式的な断面図である。 図 8は、 図 7に示す半導体製造装置の B— O— B ' 断面図である。
図 9は、 本発明に係る半導体製造装置の一例を示 HI式的な断面図である。 図 1 0は、 図 9に示す半導体製造装置の B— O— B ' 断面図である。
図 1 1は、 図 9に示す半導体製造装置の C— O断面図である。
図 1 2は、 従来の半導体製造装置を示す模式図である。
(符号の説明） 101 真空容器、 102 真空容器底板、 103 真空容器天板、
104 ウエノ、、 105 ゥェ /、ステージ、 106 ベローズ、
107 筒、 108 Oリング、 109 筒昇降機構、 110 シャフト、 11 1 処理室、 1 12 搬送室、 113 基体移送機構、
1 14 シャワープレート、 1 15 処理室ガス導入口、
1 16 処理室ガス排気口、 117 処理室排気ポンプ、
1 18 コンダクタンス調節弁、 1 19 搬送室ガス排気口、
120 搬送室排気ポンプ、 121 カバ一、 121 搬入室、
123 搬出室、 201 処理室を有する部分、
202 基体移送機構を有する部分、 301 ラジアルラインスロットアンテナ、 302 誘電体板、 303 シャワープレート、 304 同軸導波管、 401 永久磁石、 402 ウェハ、 403 電極、 404 高周波 501 上部永久磁石、 502 下部永久磁石、
503 搬送室中の下部永久磁石。 発明を実施するための最良の形態
以下では、 本発明に係る実施の形態を図面を参照して説明する。
(実施例 1 )
図 1から図 3は、 本発明に係る半導体製造装置の一例を示す模式的な断面図であ る。 図 1は図 2の A— A' 断面、 図 2は図 1の B— O—〇， 断面、 図 3は図 1の C 一 O断面である。 図 1において、 101は真空容器、 102は真空容器底板、 10 3は真空容器天坂、 104はウェハ、 105はウェハステージ、 106はべローズ、 107は筒、 108は Oリング、 109は筒昇! «構、 110はシャフト、 111 は処理室、 112は搬送室、 1 13は基体移送機構、 114はシャワープレート、 1 15は処理室ガス導入口、 1 16は処理室ガス排気口、 1 17は処理室排気ボン プ、 118はコンダクタンス調節弁、 1 19は搬送室ガス排気口、 120は搬送室 排気ポンプ、 121はカバー、 122は搬入室、 123は搬出室である。
筒 107は、 筒昇降機構 109により昇降させることができる。 図 1から図 3の 例では、 処理室あたり 3台の筒昇降機構が設置されているが、 3台に限定されるも のではなレ、。 待機時および処理時には、 図 2のように筒 1 0 7は真空容器天坂 1 0 3と接しており、 Oリング 1 0 8により処理室 1 1 1と搬送室 1 1 2は気密的に隔 てられている。 ウェハ搬送時には、 筒 1 0 7を下降させて筒 1 0 7と真空容器天坂 1 0 3間に隙間を開け、 基体移送機構 1 1 3のアームによりこの隙間を通してゥェ ハが搬送される。
ウェハ処理時には、 複数の処理室ガス導入口 1 1 5より処理室へ所望のガスが導 入される。 このガスは、 ウェハステージ 1 0 5の周囲からテーパ部を通り処理室ガ ス排気口 1 1 6から処理室外部へ排気される。 プロセス室の下部には、 2台の処理 室排気ポンプ 1 1 6がそれぞれコンダクタンス調節弁 1 1 8を介してウェハ中心 軸に対しほぼ対角の位置に設置されている。 ただし、 処理室排気ポンプの台数は 2 台に限定されるものではない。
ウェハ搬出入は、 下記のように行われる。 まず、 装置外部の大気中から複数のゥ ェハを入れた容器が搬入室 1 2 2に載置され、 基体移送機構 1 1 3のアームにより 1枚のウェハが搬入室 1 2 2から取り出される。 次に、 筒 1 0 7を下降させ、 筒 1 0 7と真空容器天坂 1 0 3間に隙間を開ける。 ウェハは、 この隙間を通ってウェハ ステージ 1 0 5上に載置される。 さらに、 筒 1 0 7を上昇させることにより、 再び 処理室 1 1 1と搬送室 1 1 2が気密的に隔てられる。 次に、 ウェハステージ 1 0 5 上のウェハ表面に、 プラズマエッチング、 薄膜形成などの処理が施される。 処理後 は、 再び筒昇降機構 1 0 9により筒 1 0 7を下降させて筒 1 0 7と真空容器天坂 1 0 3間に隙間を空けた後、 アームにより処理したウェハーが取り出される。
本装置は、 処理室内面がウェハ中心軸に対し完全に軸対称となっているため、 ゥ ェハ全面に渡って均一な処理を施すことができる。 また、 ゲート弁が用いられてい ないため、 装置全体の設置床面積が非常に小さい。 例えば、 直径 2 0 O mniウェハ 対応のクラスターツールの設 面積は、 従来のクラスターツールのほぼ 1 Z 3と なる。 さらに、 ウェハステージを昇降させる機構が不要であるため、 装置下面に広 い空きスペースが; f¾し、 メンテナンス性に優れている。
なお、 図 1から図 3の例では、 3台の処理室と 1台の搬入室、 及び 1台の搬出 室がクラスター化されているが、 各室の台数はこれ以外でもよい。
(実施例 2 ) 図 4から図 5は、 本発明に係る半導体製造装置の一例を示す模式的な断面図であ る。 図 4は図 5の A— A' 断面、 図 5は図 4の B— O— O ' 断面である。 真空容器 、 処理室を有する部分 2 0 1と、 基体移送機構を有する部分 2 0 2とに分割でき る以外は、 図 1から図 3の例と同様である。 処理室をクラスターツールから分離し てメンテナンスを行うことができるため、 図 1から図 3の場合よりもメンテナンス 性に優れている。
(実施例 3 )
図 6は、 本発明に係る半導体製造装置の一例を示す模式的な断面図である。 真空 容器のうち、 処理室を有する部分のみが示されている。 3 0 1はラジアルラインス ロットアンテナ、 3 0 2は誘電体板、 3 0 3はシャワープレート、 3 0 4は同軸導 波管である。 図 4から図 5の装置の処理室上部にプラズマの励起機構が設けられた 構造になっている。 他の部分は、 図 4から図 5と同様である。
シャワープレート 3 0 3は、 誘電体で構成されている。 マイクロ波は、 同軸導波 管 3 0 4からラジアルラインスロットアンテナ 3 0 1へ給電される。 ラジアルライ ンスロットアンテナ 3 0 1から放射されたマイクロ波は、 誘電体板 3 0 2とシャヮ 一プレート 3 0 3を通して処理室内に導入され、 このマイクロ波により処理室内に プラズマが生成される。 処理室では、 ウェハ上にプラズマエッチング、 レジストア ッシングゃプラズマ C VD (chemical vapor deposition) 等の処理を行うこと力 できる。
(実施例 4 )
図 7から図 8は、 本発明に係る半導体製造装置の一例を示す模式的な断面図であ る。 図 7は図 8の A— A' 断面、 図 8は図 7の B— O— B， 断面である。 真空容器 のうち、 処理室を有する部分のみが示されている。 4 0 1は永久磁石、 4 0 2はゥ ェハ、 4 0 3は電極、 4 0 4は高周波 原である。 他の部分は、 図 4力、ら図 5の例 と同様である。 この例では、 ウェハの搬送経路付近、 およびその対角部付近には永 久磁石が配置されていない。 ただし、 ウェハの搬送経路付近の対角部付近には永久 磁石を酉己置してもよレ、。
ウェハ周辺に磁場を印加するために、 複数の永久磁石 4 0 1がほぼ円周上に設置 されている。 高周波 ¾ 4 0 4により電極 4 0 3に高周波を印加することにより、 処理室内にプラズマが生成される。 磁場を印加することで、 プラズマの生成効率が 向上しより高い密度のプラズマを生成することが可能になる。 例えば、 高周波の周 波数として 1 3 . 5 6 MH z , ウェハ周辺の磁束密度として 1 2 O G a u s sが採 用される。 処理室では、 ウェハ上にプラズマエッチング、 レジストアツシングゃプ ラズマ C VD (chemical vapor deposition) 、 スパッタ成膜等の処理を行うこと ができる。
(実施例 5 )
図 9から図 1 1は、 本発明に係る半導体製造装置の一例を示す模式的な断面図で ある。 図 9は図 1 0または図 1 1の A— A' 断面、 図 1 0または図 1 1は図 9の B 一 O— B ' 断面である。 真空容器のうち、 処理室を有する部分のみが示されている。 5 0 1は上部永久磁石、 5 0 2は下部永久磁石、 5 0 3は搬送室中の下部永久磁石 である。 この例では、 ウェハの搬送経路付近とその対角部付近にも永久磁石が配置 されている。 他の部分は、 図 7から図 8の例と同様である。 各永久磁石 5 0 1、 5 0 2、 5 0 3は、 ウェハ搬送に支障がない位置に配置されている。 図 1 0の例では、 下部永久磁石 5 0 2は大気中に設置されている力 図 1 1の例では、 下部永久磁石 5 0 3は搬送室中に設置されている。 ウェハ搬 ¾ 路付近にも永久磁石が設置され ているため、 ウェハ周辺に図 7から図 8よりも均一性の高い磁場を印加することが 可能である。 従ってより均一性の高レ、プラズマを生成することが可能であり、 結果 としてウェハ上により均一な処理を施すことが可能になる。 産業上の利用可能性
本発明により、 基体上の均一な処理が可能で、 装置の設 面積が小さく、 メン テナンス性に優れた半導体製造装置を提供することができる。

Claims

請求の範囲
1 . 真空容器で構成され、
該真空容器底板には少なくとも 1つ以上の基体載置台が設けられ、
該基体載置台を取り囲むように筒が設置され、
該筒を昇降させることにより該筒と該真空容器天板または底板間との間隙を可 変とし、
該基体表面の処理を行うための処理室を構成する該筒内側の空間と該基体を移 送するための搬送室を構成する該筒外側の空間を分離させるための、
1つの該筒にっき少なくとも 1つの筒昇降機構を有し、
該搬送室は該間隙を通して該処理室と該搬送室間の該基体の移送を行うための 基体移送機構を備え、
該処理室は処理室ガス導入口と処理室ガス排気口を有し、
該搬送室は搬送室ガス導入口と搬送室ガス排気口を有することを特徴とする半 導体製造装置。
2 . 真空容器で構成され、
該真空容器底板には複数の基体載置台が設けられ、
該基体載置台を取り囲むようにそれぞれ Oリングが載置された筒がベローズを介 して該底板に接続されており、
該筒を昇降させることにより該筒と該真空容器天坂間の間隙を可変とし、 該間隙 が最小となる位置では該 Oリングにより該基体表面の処理を行うための処理室を 構成する該筒内側の空間と該基体を移送するための搬送室を構成する該筒外側の 空間を気密的に分離させるための、 1つの該筒にっき複数の筒昇降機構を有し、 該搬送室は該間隙を通して該処理室と該搬送室間の該基体の移送を行うための基 体移送機構を備え、
該処理室は処理室ガス導入口と処理室ガス排気口を有し、
該搬送室は搬送室ガス導入口と搬送室ガス排気口を有することを特徴とする半
3 . 前記真空容器が、 前記処理室を有する部分と、 前記基体移送機構を有する部 分とに分割できることを特徴とする請求項 1又は 2に記載の半導体製造装置。
4 . 前記処理室内にプラズマを生成するためのプラズマ生成機構を有する請求項
1および請求項 3に記載の半導体製造装置。
5 . 前記プラズマ生成機構は、 マイクロ波をスロットアンテナを介して放射する ことを特徴とする請求項 4に記載の半導体製造装置。
6 . 前記基体付近に磁場を印加するために、前記真空容器外側の大気中に複数の 円筒形の永久磁石が該基体を囲む略々円周上に配置されていることを特徴とする 請求項 4に記載の半導体製造装置。
7 . 前記基体載置台には、 直流または交流電力を印可する手段を備えたことを特 徴とする請求項 1乃至 6のいずれか 1項に記載の半導体製造装置。
PCT/JP1999/005846 1998-10-22 1999-10-22 Appareil de fabrication de semiconducteurs WO2000024047A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-7006559A KR100511800B1 (ko) 1998-10-22 1999-10-22 반도체 제조 장치
EP99949372A EP1065709A4 (en) 1998-10-22 1999-10-22 APPARATUS FOR MANUFACTURING SEMICONDUCTORS

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10/301492 1998-10-22
JP10301492A JP2000133597A (ja) 1998-10-22 1998-10-22 半導体製造装置

Publications (1)

Publication Number Publication Date
WO2000024047A1 true WO2000024047A1 (fr) 2000-04-27

Family

ID=17897574

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/005846 WO2000024047A1 (fr) 1998-10-22 1999-10-22 Appareil de fabrication de semiconducteurs

Country Status (5)

Country Link
EP (1) EP1065709A4 (ja)
JP (1) JP2000133597A (ja)
KR (1) KR100511800B1 (ja)
TW (1) TW452832B (ja)
WO (1) WO2000024047A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7815767B2 (en) * 2003-03-19 2010-10-19 Tokyo Electron Limited Plasma processing apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596265B2 (ja) * 2007-12-27 2014-09-24 株式会社日立ハイテクノロジーズ 真空処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100687A (ja) * 1983-11-04 1985-06-04 Hitachi Ltd 真空処理装置
JPS63153263A (ja) * 1986-12-17 1988-06-25 Mitsubishi Electric Corp 真空処理装置
JPH03115664U (ja) * 1990-03-07 1991-11-29
JPH0729962A (ja) * 1993-07-14 1995-01-31 Tokyo Electron Ltd 真空排気方法及び装置
JPH07130495A (ja) * 1993-11-05 1995-05-19 Tokyo Electron Ltd マグネトロン型プラズマ処理装置
JPH07235394A (ja) * 1993-09-17 1995-09-05 Hitachi Ltd プラズマ生成方法及び装置とそれを用いたプラズマ処理方法及び装置
JPH10172978A (ja) * 1996-12-05 1998-06-26 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH10177994A (ja) * 1996-12-18 1998-06-30 Hitachi Ltd プラズマ処理装置および処理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153768B2 (ja) * 1995-08-17 2001-04-09 東京エレクトロン株式会社 プラズマ処理装置
JP2975885B2 (ja) * 1996-02-01 1999-11-10 キヤノン販売株式会社 ガス分散器及びプラズマ処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100687A (ja) * 1983-11-04 1985-06-04 Hitachi Ltd 真空処理装置
JPS63153263A (ja) * 1986-12-17 1988-06-25 Mitsubishi Electric Corp 真空処理装置
JPH03115664U (ja) * 1990-03-07 1991-11-29
JPH0729962A (ja) * 1993-07-14 1995-01-31 Tokyo Electron Ltd 真空排気方法及び装置
JPH07235394A (ja) * 1993-09-17 1995-09-05 Hitachi Ltd プラズマ生成方法及び装置とそれを用いたプラズマ処理方法及び装置
JPH07130495A (ja) * 1993-11-05 1995-05-19 Tokyo Electron Ltd マグネトロン型プラズマ処理装置
JPH10172978A (ja) * 1996-12-05 1998-06-26 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH10177994A (ja) * 1996-12-18 1998-06-30 Hitachi Ltd プラズマ処理装置および処理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1065709A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7815767B2 (en) * 2003-03-19 2010-10-19 Tokyo Electron Limited Plasma processing apparatus

Also Published As

Publication number Publication date
EP1065709A1 (en) 2001-01-03
EP1065709A4 (en) 2007-10-31
KR100511800B1 (ko) 2005-09-07
JP2000133597A (ja) 2000-05-12
KR20010040300A (ko) 2001-05-15
TW452832B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
TWI407497B (zh) 多區域處理系統及處理頭
US5928963A (en) Plasma etching method
US11328904B2 (en) Substrate processing apparatus
US20030209324A1 (en) Plasma reactor with reduced reaction chamber
US20020121345A1 (en) Multi-chamber system for semiconductor process
JP2009062604A (ja) 真空処理システムおよび基板搬送方法
US11101111B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and baffle structure of the substrate processing apparatus
KR102116474B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2007242668A (ja) 処理装置
US6860711B2 (en) Semiconductor-manufacturing device having buffer mechanism and method for buffering semiconductor wafers
TWI723162B (zh) 磁阻元件之製造方法及磁阻元件之製造系統
WO2000024047A1 (fr) Appareil de fabrication de semiconducteurs
KR101841034B1 (ko) 프로세스 챔버가 구비된 플라즈마 장치
JP7393488B2 (ja) 基板処理装置および半導体装置の製造方法
JP4270413B2 (ja) プロセス装置
US20230317428A1 (en) Plasma processing apparatus
KR100323598B1 (ko) 플라즈마에칭방법
KR20230151586A (ko) 가스 공급 유닛을 포함하는 기판 처리 장치 및 기판 처리 방법
JP5010620B2 (ja) プロセス装置
JP2016186976A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1020007006559

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999949372

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09581878

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999949372

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007006559

Country of ref document: KR

WWR Wipo information: refused in national office

Ref document number: 1020007006559

Country of ref document: KR