WO1999053551A1 - Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung - Google Patents

Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung Download PDF

Info

Publication number
WO1999053551A1
WO1999053551A1 PCT/DE1998/001025 DE9801025W WO9953551A1 WO 1999053551 A1 WO1999053551 A1 WO 1999053551A1 DE 9801025 W DE9801025 W DE 9801025W WO 9953551 A1 WO9953551 A1 WO 9953551A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
main
substrate
doping
polytype
Prior art date
Application number
PCT/DE1998/001025
Other languages
English (en)
French (fr)
Inventor
Dethard Peters
Reinhold SCHÖRNER
Johannes VÖLKL
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to PCT/DE1998/001025 priority Critical patent/WO1999053551A1/de
Publication of WO1999053551A1 publication Critical patent/WO1999053551A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Definitions

  • the invention relates to a product made of silicon carbide, comprising a single-crystalline substrate crystallized in the 4H polytype and a main layer grown over a main surface of the substrate and crystallized in the 6H and / or 3C polytype.
  • the invention also relates to a process for the manufacture of this product.
  • the invention relates in particular to the field of microelectronics in which silicon carbide is used as the basis for electronic semiconductor components such as diodes, in particular light-emitting diodes, bipolar transistors, field-effect transistors and thyristors.
  • each polytype can be represented as a stack of mutually identical arrangements, each of which in turn can be represented as a non-periodic stacking of a number of levels, each level having one of three possible shapes, and the arrangement always changes Levels with different shapes from one another
  • a level is to be understood as a flat arrangement of tetrahedra with four atoms of silicon and one atom of carbon or four atoms of carbon and one atom of silicon. 2
  • Each of the four atoms mentioned belongs together to four tetrahedra, three of which are arranged in the plane and one of which is arranged in an adjacent plane.
  • each polytype of silicon carbide is designated by a combination of a number and a letter; the number indicates the number of levels in the corresponding arrangement, the letter indicates which crystal system (H for hexagonal, C for cubic and R for rhombohedral) belongs to the polytype.
  • Crystal system H for hexagonal, C for cubic and R for rhombohedral
  • Polytypes that may be relevant in the present context are 3C (the only cubic polytype), 4H, 6H and 15R.
  • (1979) 729 describes in detail possibilities for producing an epitaxially growing layer on a substrate made of silicon carbide of the 3C, 4H, 6H or 15R polytype by sublimation and desublimation of silicon carbide.
  • MOSFET field effect transistor with an insulated gate electrode, that is to say a so-called MOSFET.
  • MOSFET field effect transistor with an insulated gate electrode
  • This is formed in an unnamed silicon carbide substrate 3 polytype which is weakly n-doped. Source electrodes and a gate electrode are arranged on a first surface. The gate electrode isolated from the substrate is located in a V-shaped trench, which is flanked by the source electrodes. The substrate is doped accordingly below the electrodes. A highly doped n-conducting layer is located on a second surface facing away from the first surface, and a drain electrode of the MOSFET is arranged on this layer.
  • the structural differences between the different polytypes of silicon carbide result in different electrical properties of the polytypes; of particular interest here are different electrical conductivities, the hexagonal and rhombohedral polytypes each showing clear anisotropies.
  • the 6H polytype perpendicular to the direction mentioned, shows an electrical four to forty times higher depending on the manufacturing conditions Conductivity than the 4H polytype; along the direction mentioned, the conductivity of the 6H polytype is less than 1/6 of the conductivity of the 4H polytype.
  • the 3C cubic polytype shows no anisotropy in conductivity; suitable for electronic components 4 strates of this polytype have so far not been commercially available due to technological difficulties.
  • JP 07-131016 A2 shows a field effect transistor which is formed in silicon carbide of a hexagonal polytype, which is not described in any more detail.
  • this field effect transistor the current flows in the vicinity of the source electrode and in the vicinity of the gate electrode along the direction [11_00] and in a channel area whose conductivity can be influenced by the gate electrode in a crystallographic plane (112 ⁇ 0).
  • This training should ensure a low volume resistance;
  • the blocking capability that is to say the dielectric strength in the blocking state, of the field effect transistor is inadequate, in particular because of the unfavorable interface properties of the crystallographic plane mentioned. From this point of view, the task remains to avoid the unfavorable properties of the (112_0) plane in order to create electronic components made of silicon carbide which have both high blocking capacity and low volume resistance.
  • the patent specification DE 39 15 053 C2 is also important. This patent relates to the production of relatively large-volume single crystals from silicon carbide of the 6H or 4H poly type, 5 which in turn can be divided into "wafers" for the production of electronic components.
  • a MOSFET in vertical geometry that is to say a geometry which differs from the geometry shown in the article by K. Bergmann only in the absence of the trench, for which the highly doped layer at the drain contact described in the article need not necessarily be present and which may be rotationally symmetrical about a vertical axis, is characterized by a horizontal orientation for a current flowing in the region of the source and gate electrodes, an orientation that changes from horizontal to vertical for the current in a transition region and a vertical orientation for the current through the substrate to the drain electrode. As little electrical resistance as possible should be opposed to the current in order to keep the resulting electrical losses low. It is clear that special questions arise in this connection for a substrate made of silicon carbide of a hexagonal or rhombohedral poly type.
  • the invention is based on the object of specifying a product made of silicon carbide which offers the most favorable properties with regard to an application as the basis for an electronic component in vertical geometry.
  • a product made of silicon carbide comprising a single-crystalline substrate crystallized in 4H polytype and having an associated doping for a specific conductivity type, a 6H and / or 3C polytype grown over a main surface of the substrate crystallized and an associated doping that determines the conductivity type 6 having main layer, and an FET structure embedded in the main layer with a channel region which extends at least partially within the main layer and a drain region which lies at least partially below the main layer and which has a drain electrode on one of the main surfaces facing away Mating surface of the substrate is assigned.
  • This product combines in a particularly advantageous manner the properties of the various polytypes of silicon carbide which are favorable for use for electronic components.
  • the relatively high electrical conductivity of the 6H or 3C polytype perpendicular to the [0001] direction can be used in the main layer, whereas the advantageously high conductivity of the 4H polytype is used in the substrate.
  • This already high conductivity is reinforced by the relatively high doping.
  • the doping of the main layer is chosen to be less than the doping of the substrate in order to facilitate the formation of component structures in the main layer, which naturally requires local changes in the original doping.
  • the product is particularly suitable for producing a component in the manner of a MOSFET, a channel region which can be influenced by a correspondingly provided gate electrode being placed in the main layer. In this channel area, both the good conductivity of the corresponding poly type and the relatively high breakdown field strength of the poly type are exploited, depending on whether the channel area allows or blocks an electrical current.
  • the main surface of the product is preferably oriented substantially parallel to a (0001_) plane of the 4H poly type.
  • An angle between the main surface and said plane preferably remains less than 15 °.
  • Particularly preferred is an embodiment of the product in which an intermediate layer grown on the main surface, crystallized in the 4H poly type and having an associated doping which determines the conductivity type, on which the main layer has grown.
  • This intermediate layer preferably has an associated thickness between 1 ⁇ m and 300 ⁇ m, more preferably between 4 ⁇ m and 50 ⁇ m.
  • the doping of the intermediate layer is preferably weaker than the doping of the substrate, in particular essentially the same as the doping of the main layer.
  • the intermediate layer preferably serves both as a barrier zone and as a drift zone, the high breakdown strength as well as the high conductivity of the 4H poly type being used.
  • the crystallographic orientation of both the main layer and the intermediate layer is of little importance since the electrical properties of the 4H polytype are almost isotropic. However, see the above information with regard to a crystallographic orientation preferred in particular with regard to the anisotropic electrical properties of the 6H polytype m of the main layer, from which a correspondingly preferred crystallographic orientation of the substrate can be derived.
  • the thickness of the main layer is preferably between 10 nm and 2 ⁇ m, more preferably between 30 nm and 500 nm.
  • the doping of the substrate is preferably greater than 10 18 / cm 3 .
  • the doping of the main layer is preferably between 10 13 / cm 3 and 10 17 / cm 3 ; the same applies to the intermediate layer, if present.
  • the FET structure embedded in the product is preferably a MOSFET structure, that is to say a structure in which a gate electrode which is separated from the semiconducting regions of the product by an insulating material is provided.
  • the conductivity type which is determined by the doping of the substrate and the main layer, is preferably an n-conductivity type.
  • this makes it possible to use a substrate made of silicon carbide which, due to the production process, is doped with n-conductivity in accordance with frequently used practice.
  • the object of the invention is also a process for producing a product from silicon carbide, which product is a single-crystalline substrate crystallized in the 4H polytype, a main layer grown over a main surface of the substrate, crystallized in the 6H and / or 3C polytype and one in the main layer has embedded FET structure.
  • the substrate is first provided with an associated doping that determines a specific conductivity type; the main surface on the substrate is then determined, optionally prepared in accordance with conventional practice, and then the main layer is grown epitaxially over the main surface with a doping that determines the conductivity type.
  • the FET structure is produced with a channel region which extends at least partially within the main layer and a drain region which is at least partially below the main layer and to which a drain electrode is assigned on a counter surface of the substrate facing away from the main surface.
  • the main layer is preferably grown on the substrate by molecular beam epitaxy, gas phase epitaxy or sublimation epitaxy.
  • the main layer can at least partially first be grown at a temperature below 1800 ° C in the 3C polytype and then converted into the 6H polytype by annealing at a temperature above 1800 ° C.
  • the main layer is also preferably grown at least partially in the 6H polytype by subliming solid silicon carbide using a temperature gradient above 50 K / cm and desubliming at a temperature between 1700 ° C. and 2500 ° C.
  • FIG. 1 and 2 each show a product according to the invention made of silicon carbide, developed as a MOSFET; and FIG. 3 shows a product from which various developments of the invention can be seen.
  • FIG. 1 shows a product made of silicon carbide, comprising a single-crystalline substrate 1 crystallized in the 4H polytype and having a doping which determines the n-conductivity type.
  • a main surface 2 is defined thereon, and an intermediate layer 3, which is also crystallized in the 4H polytype and is also doped with n-conductivity.
  • the doping of the intermediate layer 3 essentially corresponds to the doping of the substrate 1.
  • a main layer 4 has grown on the intermediate layer 3, and this main layer 4 is crystallized in the 6H and / or 3C poly type and is likewise n-conductive by a corresponding doping , but due to a correspondingly weaker doping less n-conductive than the substrate 1 and the intermediate layer 3.
  • the MOSFET structure in FIG. 1 comprises a gate electrode 5, which is seated on a gate insulator 6 arranged on the one hand on the main layer 4.
  • Source regions 7 are arranged in the main layer 4 itself, characterized by high n-conducting associated dopings. Each source region 7 is located in a well 8 characterized by a p-conductive doping.
  • the regions important for the function of the channel region 9 are those regions of the wells 8 which are located to the side of the source regions 7 below the gate electrode 5 .
  • the drain electrode 10 is located on a counter surface 11 of the substrate 1 facing away from the main surface 2.
  • FIG. 1 shows a vertical sectional view through a MOSFET in a so-called vertical arrangement; this MOSFET can optionally be circularly symmetrical, then with a single annular trough 8 and a single, also annular source region 7; it is also possible to design the MOSFET linearly with respect to a line vertical to the plane of the drawing, with two wells 8 and two source regions 7.
  • FIG. 12 shows several structures of the from FIG 12 recognizable type to be connected in parallel to each other, according to conventional practice.
  • FIG. 1 is not necessarily to be understood as a sectional view through a single MOSFET or part of a single MOSFET; likewise, FIG. 1 is to be understood as a partial view of a product which contains many mutually independent MOSFET structures as shown in FIG. 1.
  • FIG. 1 can therefore be viewed optionally as a representative of a “wafer” made of silicon carbide, on which, in accordance with conventional practice, many electronic components that are identical to one another are formed with wafers made of pure silicon.
  • the product in FIG. 2 corresponds in many ways to the product in accordance with FIG. 1, so that a reference to the description in FIG. 1 may suffice for a detailed description of FIG.
  • the product according to FIG. 2 differs from the product according to FIG. 1 essentially in that in the MOSFET shown, the source regions 7 and the wells 8 extend into the intermediate layer 3.
  • a current flowing through the MOSFET shown can already take advantage of the 4H polytype with regard to its electrical conductivity when it has to change its orientation from horizontal with respect to the main plane 2 to vertical with respect to the main plane 2; this makes the on-resistance of the MOSFET particularly small.
  • FIG. 3 shows various further developments of the product of the invention.
  • the 3 also has a substrate 1 of the 4H poly type, an intermediate layer 3, likewise of the 4H poly type, grown epitaxially on the main surface 2, and a main layer grown epitaxially on the intermediate layer 3.
  • This is subdivided into a seed layer 12 grown directly on the intermediate layer 3, which is crystallized in the 6H poly type, and an additional layer 13, which is grown on the seed layer 12 and crystallized in the 3C poly type.
  • This configuration of the main layer 4 may be particularly favorable with regard to its production, since difficulties in growing the 3C polytype directly on the 4H polytype are avoided.
  • the particularly high electrical conductivity for a correspondingly arranged electronic component with a suitable crystallographic orientation of the 6H poly type can be used.
  • the crystallographic orientation of the substrate 1 with respect to the main plane 2 is in principle not very important.
  • a special crystallographic orientation of the substrate 1 when the main layer 4 has the 6H poly type which is strongly anisotropic in terms of its electrical properties, as explicitly provided for in accordance with FIG. 3.
  • the main plane 2 is oriented essentially parallel to a (0001.) plane 14 of the 4H polytype, symbolized in FIG. 3 by a dashed line.
  • An angle 15 between the main plane 2 and the (0001_) plane 14 mentioned preferably remains less than 15 °, as already explained in detail. 14
  • the product according to the invention is characterized in that it enables an advantageous combination of the partially anisotropic electrical properties of the various common polytypes of silicon carbide to be used to implement an electronic component.

Abstract

Die Erfindung betrifft ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, im 4H-Polytyp kristallisiertes und eine zugehörige, für einen bestimmten Leitfähigkeitstyp bestimmende Dotierung habendes Substrat (1), eine über einer Hauptoberfläche (2) des Substrates (1) aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmende Dotierung habende Hauptschicht (4), und eine in die Hauptschicht (4) eingebettete FET-Struktur (5, 6, 7, 8, 9, 10) mit einem Kanalgebiet (9), welches sich zumindest teilweise innerhalb der Hauptschicht (4) erstreckt, und einem Drain-Gebiet (1), welches zumindest teilweise unterhalb der Hauptschicht (4) liegt und welchem eine Drain-Elektrode (10) an einer der Hauptoberfläche (2) abgewandten Gegenoberfläche (11) des Substrates (1) zugeordnet ist. Die FET-Struktur (5, 6, 7, 8, 9, 10) ist vorzugsweise eine MOSFET-Struktur. Die Erfindung betrifft auch ein Verfahren zur Herstellung eines solchen Erzeugnisses.

Description

1 Beschreibung
Erzeugnis aus Siliziu carbid und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, im 4H-Polytyp kristallisiertes Substrat und eine über eine Hauptoberfläche des Substrates aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte Hauptschicht.
Die Erfindung bezieht sich außerdem auf ein Verfahren zur Herstellung dieses Erzeugnisses.
Die Erfindung bezieht sich insbesondere auf das Gebiet der Mikroelektronik, auf dem Siliziumcarbid als Basis für elektronische Halbleiterbauelemente wie Dioden, insbesondere Leuchtdioden, bipolare Transistoren, Feldeffekttransistoren und Thyristoren eingesetzt wird.
Anders als Silizium und Kohlenstoff kommt Siliziumcarbid vor in einer großen Vielzahl von kristallinen Modifikationen, die geläufig als „Polytypen" bezeichnet werden. In jedem Polytyp ist jedes Atom Silizium unmittelbar umgeben von vier tetra- edrisch angeordneten Atomen des Kohlenstoffs, ebenso jedes Atom des Kohlenstoffs unmittelbar umgeben von vier tetra- edrisch angeordneten Atomen des Siliziums. Jeder Polytyp ist darstellbar als Stapelung einander gleichender Anordnungen, deren jede ihrerseits als nichtperiodische Stapelung einer Anzahl von Ebenen darstellbar ist; dabei hat jede Ebene eine von drei möglichen Gestalten, und in der Anordnung wechseln stets Ebenen mit unterschiedlichen Gestalten einander ab. Eine Ebene ist zu verstehen als ebene Anordnung aus Tetraedern mit jeweils vier Atomen Silizium und einem Atom Kohlen- stoff oder vier Atomen Kohlenstoff und einem Atom Silizium. 2 Dabei gehört jedes der erwähnten vier Atome zu vier Tetraedern gemeinsam, deren drei in der Ebene angeordnet sind und deren einer in einer benachbarten Ebene angeordnet ist.
Jeder Polytyp des Siliziumcarbids ist gemäß geläufiger Praxis bezeichnet durch eine Kombination aus einer Zahl und einem Buchstaben; die Zahl gibt die Anzahl der Ebenen in der zugehörigen Anordnung an, der Buchstabe gibt an, welches Kristallsystem (H für hexagonal, C für kubisch und R für rhombo- edrisch) dem Polytyp zugehört. Polytypen, die im vorliegenden Zusammenhang von Bedeutung sein können, sind 3C (der einzige kubische Polytyp), 4H, 6H und 15R.
Aus dem Aufsatz A. Yu. Maksimov et al., Tech. Phys . Lett. 2Tj (1994) 994 geht ein Erzeugnis aus Siliziumcarbid nebst einem Verfahren zu seiner Herstellung hervor, welches Erzeugnis ein im 4H-Polytyp kristallisiertes Substrat und eine darauf aufgewachsene, im 3C-Polytyp kristallisierte Schicht aufweist.
Der Aufsatz Yu. A. Vodakov et al . , Kristall und Technik L4
(1979) 729 beschreibt ausführlich Möglichkeiten, um auf einem Substrat aus Siliziumcarbid des 3C-, 4H-, 6H- oder 15R-Poly- typs eine epitaxial aufwachsende Schicht durch Sublimation und Desublimation von Siliziumcarbid zu erzeugen.
Aus dem Aufsatz T. Yoshinobu et al., Appl. Phys. Lett. _6_0 (1992) 824 geht hervor, wie auf einem Substrat des 6H-Poly- typs durch Molekularstrahlepitaxie eine Schicht des 3C-Poly- typs gebildet werden kann.
Im Hinblick auf Anwendungen in der Mikroelektronik wird verwiesen auf den Aufsatz K. Bergmann, ABB Technik 1/1996 37. Daraus hervor geht ein Feldeffekttransistor mit isolierter Gate-Elektrode, also ein sogenannter MOSFET. Dieser ist ge- bildet in einem Substrat aus Siliziumcarbid von ungenanntem 3 Polytyp, welches schwach n-leitend dotiert ist. Auf einer ersten Oberfläche sind Source-Elektroden und eine Gate-Elektrode angeordnet. Die von dem Substrat isolierte Gate-Elektrode befindet sich in einem V-förmigen Graben, welcher von den Source-Elektroden flankiert wird. Das Substrat ist unterhalb der Elektroden entsprechend dotiert. Auf einer der ersten Oberfläche abgewandten zweiten Oberfläche befindet sich eine hochdotierte n-leitende Schicht, und auf dieser Schicht ist eine Drain-Elektrode des MOSFET angeordnet.
Weitere Hinweise zu mikroelektronischen, gegebenenfalls optisch aktiven Bauelementen mit Substraten aus Siliziumcarbid, wobei gegebenenfalls dünne Schichten aus Siliziumcarbid abgeschieden auf Substrate aus Siliziumcarbid zum Einsatz kommen, sowie weitergehende Hinweise zur Abscheidung dünner Schichten auf Siliziumcarbid-Substraten gehen hervor aus dem Aufsatz R. Davis et al., Proc. IEEE 7_9 (1991) 677.
Die strukturellen Differenzen zwischen den verschiedenen Polytypen des Siliziumcarbids bedingen voneinander verschiedene elektrische Eigenschaften der Polytypen; von besonderem Interesse hier sind unterschiedliche elektrische Leitfähigkeiten, wobei die hexagonalen und rhomboedrisehen Polytypen jeweils deutliche Anisotropien zeigen. Entlang einer [0001]- Richtung des jeweiligen Kristalls, entsprechend der Orthogonalen auf die zur Bildung des jeweiligen Polytyps aufein- andergestapelten Ebenen, ist folgendes zu vermerken: Der 6H-Polytyp zeigt senkrecht zu der erwähnten Richtung eine je nach Herstellungsbedingungen viermal bis vierzigmal höhere elektrische Leitfähigkeit als der 4H-Polytyp; entlang der erwähnten Richtung beträgt die Leitfähigkeit des 6H-Polytyps weniger als 1/6 der Leitfähigkeit des 4H-Polytyps.
Der kubische 3C-Polytyp zeigt bei der Leitfähigkeit keine Anisotropie; für elektronische Bauelemente geeignete Sub- 4 strate dieses Polytyps stehen bisher wegen technologischer Schwierigkeiten jedoch nicht kommerziell zur Verfügung.
Aus der JP 07-131016 A2 (vgl. Auszug 95-131016 der Datenbank JAPIO) geht ein Feldeffekttransistor hervor, welcher in Siliziumcarbid eines nicht näher bezeichneten hexagonalen Polytyps gebildet ist. In diesem Feldeffekttransistor erfolgt der Stromfluß in der Nähe der Source-Elektrode sowie in der Nähe der Gate-Elektrode entlang der Richtung [11_00] und in einem Kanalgebiet, welches über die Gate-Elektrode in seiner Leitfähigkeit beeinflußbar ist, in einer kristallographischen Ebene (112^0) . Diese Ausbildung soll einen niedrigen Durchgangswiderstand sicherstellen; unzureichend ist allerdings, insbesondere wegen ungünstiger Grenzflächeneigenschaften der erwähnten kristallographischen Ebene, die Sperrfähigkeit, also die Spannungsfestigkeit im Sperrzustand, des Feldeffekttransistors. Unter diesem Aspekt verbleibt also die Aufgabe, die ungünstigen Eigenschaften der (112_0) -Ebene zu vermeiden, um elektronische Bauelemente aus Siliziumcarbid zu schaffen, die sowohl hohe Sperrfähigkeit als auch niedrigen Durchgangswiderstand aufweisen.
Hinzuweisen ist weiterhin auf das US-Patent 5,200,022. Aus diesem Patent gehen Verfahren hervor, die es gestatten, auf mechanisch bearbeitete Oberflächen von Siliziumcarbid-Sub- straten des 4H- oder 6H-Polytyps Schichten von Siliziumcarbid des 3C-Polytyps zu bilden durch epitaktisches Wachstum. Diese Verfahren erlauben es insbesondere, ein entsprechendes Substrat in Form einer bei der herkömmlichen Herstellung elek- tronischer Bauelemente benutzten „Wafer" (dünne Scheibe) bereitzustellen.
Von Bedeutung ist auch die Patentschrift DE 39 15 053 C2. Dieses Patent betrifft die Herstellung relativ großvolumiger Einkristalle aus Siliziumcarbid des 6H- oder 4H-Polytyps, 5 welche ihrerseits in „Wafer" für die Produktion elektronischer Bauelemente zerteilt werden können.
Ein MOSFET in vertikaler Geometrie, also einer Geometrie, die sich von der in dem Aufsatz von K. Bergmann dargestellten Geometrie lediglich durch die Abwesenheit des Grabens unterscheidet, für die die in dem Aufsatz beschriebene hochdotierte Schicht am Drain-Kontakt nicht notwendigerweise vorhanden sein muß und der eventuell um eine vertikale Achse rotations- symmetrisch sein kann, ist gekennzeichnet durch eine horizontale Orientierung für einen durchfließenden Strom im Bereich der Source- und Gate-Elektroden, eine von horizontal zu vertikal wechselnde Orientierung für den Strom in einem Übergangsbereich und eine vertikale Orientierung für den Strom durch das Substrat zur Drain-Elektrode. Dem Strom soll dabei so wenig wie möglich elektrischer Widerstand entgegengesetzt sein, um die daraus resultierenden elektrischen Verluste gering zu halten. Es ist klar, daß sich in diesem Zusammenhang für ein Substrat aus Siliziumcarbid eines hexa- gonalen oder rhomboedrischen Polytyps besondere Fragen stellen.
Dementsprechend geht die Erfindung aus von der Aufgabe, ein Erzeugnis aus Siliziumcarbid anzugeben, welches möglichst günstige Eigenschaften im Hinblick auf eine Anwendung als Grundlage für ein elektronisches Bauelement in vertikaler Geometrie bietet.
Zur Lösung dieser Aufgabe angegeben wird ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, in 4H-Polytyp kristallisiertes und eine zugehörige, für einen bestimmten Leitfähigkeitstyp bestimmende Dotierung habendes Substrat, eine über einer Hauptoberfläche des Substrates aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte und eine zuge- hörige, für den Leitfähigkeitstyp bestimmende Dotierung 6 habende Hauptschicht, und eine in die Hauptschicht eingebettete FET-Struktur mit einem Kanalgebiet, welches sich zumindest teilweise innerhalb der Hauptschicht erstreckt, und einem Drain-Gebiet, welches zumindest teilweise unterhalb der Hauptschicht liegt und welchem eine Drain-Elektrode an einer der Hauptoberfläche abgewandten Gegenoberfläche des Substrates zugeordnet ist.
Dieses Erzeugnis kombiniert in besonders vorteilhafter Weise die zur Anwendung für elektronische Bauelemente günstigen Eigenschaften der verschiedenen Polytypen des Siliziumcarbids. Dabei kann in der Hauptschicht die relativ hohe elektrische Leitfähigkeit des 6H- oder 3C-Polytyps senkrecht zur [0001] -Richtung ausgenutzt werden, wohingegen in dem Substrat die vorteilhaft hohe Leitfähigkeit des 4H-Polytyps ausgenutzt wird. Diese bereits hohe Leitfähigkeit wird noch verstärkt durch die relativ hohe Dotierung. Die Dotierung der Hauptschicht ist geringer als die Dotierung des Substrates gewählt, um die Bildung von Bauelementstrukturen, welche natur- gemäß lokale Veränderungen der ursprünglichen Dotierung erfordert, in der Hauptschicht zu erleichtern. Das Erzeugnis ist besonders geeignet zur Herstellung eines Bauelementes nach Art eines MOSFET, wobei ein von einer entsprechend vorgesehenen Gate-Elektrode beeinflußbares Kanalgebiet in die Hauptschicht gelegt wird. In diesem Kanalgebiet werden sowohl die gute Leitfähigkeit des entsprechenden Polytyps als auch die relativ hohe Durchbruchfeldstärke des Polytyps ausgenutzt, je nachdem ob das Kanalgebiet einen elektrischen Strom passieren läßt oder sperrt.
Die Hauptoberfläche des Erzeugnisses ist vorzugsweise ausgerichtet im wesentlichen parallel zu einer (0001_) -Ebene des 4H-Polytyps. Ein Winkel zwischen der Hauptoberfläche und der genannten Ebene bleibt dabei vorzugsweise kleiner als 15°. 7 Besonders bevorzugt ist eine Ausgestaltung des Erzeugnisses, bei der eine auf der Hauptoberflache aufgewachsene, im 4H- Polytyp kristallisierte und eine zugehörige, für den Leit- fahigkeitstyp bestimmende Dotierung habende Zwischenschicht, auf welcher die Hauptschicht aufgewachsen ist. Diese Zwischenschicht hat vorzugsweise eine zugehörige Dicke zwischen 1 μm und 300 μm, weiter vorzugsweise zwischen 4 μ und 50 um. Die Dotierung der Zwischenschicht ist vorzugsweise schwacher als die Dotierung des Substrates, insbesondere im wesentli- chen gleich der Dotierung der Hauptschicht. In einem m dem Erzeugnis realisierten elektronischen Bauelement dient die Zwischenschicht vorzugsweise sowohl als Sperrzone als auch als Driftzone, wobei sowohl die hohe Durchbruchfeidstarke als auch die hohe Leitfähigkeit des 4H-Polytyps ausgenutzt wer- den. Die kristallographische Orientierung sowohl der Hauptschicht als auch der Zwischenschicht ist von eher geringer Bedeutung, da die elektrischen Eigenschaften des 4H-Polytyps nahezu isotrop sind. Siehe aber die obigen Angaben hinsichtlich einer insbesondere m Ansehung der anisotropen elektπ- sehen Eigenschaften des 6H-Polytyps m der Hauptschicht bevorzugten kristallographischen Orientierung, aus der eine entsprechend bevorzugte kristallographische Orientierung des Substrates ableitbar ist.
Die Dicke der Hauptschicht betragt vorzugsweise zwischen 10 nm und 2 μm, weiter vorzugsweise zwischen 30 nm und 500 nm.
Die Dotierung des Substrates ist vorzugsweise großer als 1018/cm3.
Die Dotierung der Hauptschicht betragt vorzugsweise zwischen 1013/cm3 und 1017/cm3; gleiches gilt für die Zwischenschicht, falls vorhanden. 8 Die in das Erzeugnis eingebettete FET-Struktur ist vorzugsweise eine MOSFET-Struktur, also eine Struktur, in welcher ein durch einen Isolierstoff von den halbleitenden Bereichen des Erzeugnisses abgetrennte Gate-Elektrode vorgesehen ist.
Der Leitfähigkeitstyp, welcher durch die Dotierung des Substrates und der Hauptschicht bestimmt ist, ist vorzugsweise ein n-Leitfähigkeitstyp. Dies erlaubt es insbesondere, ein Substrat aus Siliziumcarbid zu verwenden, welches herstel- lungsbedingt n-leitfähig dotiert ist gemäß häufig angewandter Praxis .
Aufgabe der Erfindung ist auch ein Verfahren zur Herstellung eines Erzeugnisses aus Siliziumcarbid, welches Erzeugnis ein einkristallines, im 4H-Polytyp kristallisiertes Substrat, eine über eine Hauptoberfläche des Substrates aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte Hauptschicht und eine in die Hauptschicht eingebettete FET-Struktur aufweist. Bei diesem Verfahren wird zunächst das Substrat bereitge- stellt mit einer zugehörigen, für einen bestimmten Leitfähigkeitstyp bestimmenden Dotierung; anschließend wird die Hauptoberfläche auf dem Substrat bestimmt, gegebenenfalls entsprechend vorbereitet gemäß herkömmlicher Praxis, und anschließend die Hauptschicht mit einer für den Leitfähigkeitstyp bestimmenden Dotierung epitaxial über der Hauptoberfläche aufgewachsen. Schließlich wird die FET-Struktur erzeugt mit einem Kanalgebiet, welches sich zumindest teilweise innerhalb der Hauptschicht erstreckt, und einem Drain-Gebiet, welches zumindest teilweise unterhalb der Hauptschicht liegt und welchem eine Drain-Elektrode an einer der Hauptoberfläche abgewandten Gegenoberfläche des Substrates zugeordnet ist.
Verschiedene bevorzugte Weiterbildungen des Verfahrens erschließen sich aus den obigen Ausführungen zu Weiterbildungen 9 des Erzeugnisses gemäß der Erfindung, worauf hier besonders Bezug genommen wird.
Das Aufwachsen der Hauptschicht auf das Substrat erfolgt bevorzugt durch Molekularstrahlepitaxie, Gasphasenepitaxie oder Sublimationsepitaxie. Diese Prozesse sind als solche bekannt, insbesondere aus den zitierten Dokumenten des Standes der Technik, auf deren einschlägige Ausführungen hiermit besonders Bezug genommen wird.
Zur Bildung einer Hauptschicht des 6H-Polytyps kann die Hauptschicht zumindest teilweise zunächst bei einer Temperatur von unterhalb 1800°C im 3C-Polytyp aufgewachsen und anschließend durch Tempern bei einer Temperatur oberhalb von 1800°C in den 6H-Polytyp umgewandelt werden.
Alternativ ist es möglich, zum Aufwachsen der Hauptschicht zunächst eine Keimschicht im 6H-Polytyp aufzuwachsen und auf diese Keimschicht eine Ergänzungsschicht im 3C-Polytyp auf- zuwachsen, wobei die Hauptschicht von der Keimschicht und der Ergänzungsschicht gebildet wird.
Ebenfalls bevorzugt wird die Hauptschicht zumindest teilweise im 6H-Polytyp aufgewachsen, indem festes Siliziumcarbid unter Anwendung eines Temperaturgradienten oberhalb von 50 K/cm sublimiert und bei einer Temperatur zwischen 1700°C und 2500°C desublimiert wird.
Bevorzugt ist es weiterhin, vor dem Aufwachsen der Haupt- schicht eine im 4H-Polytyp kristallisierte und eine den Leitfähigkeitstyp bestimmende Dotierung habende Zwischenschicht epitaxial auf die Hauptoberfläche aufzuwachsen und die Hauptschicht auf die Zwischenschicht aufzuwachsen. Die Vorteile der Zwischenschicht im 4H-Polytyp sind bereits erläutert wor- den, worauf hiermit besonders Bezug genommen wird. 10
Ergänzende Erläuterungen zur Erfindung erfolgen nunmehr anhand der in der Zeichnung dargestellten Ausführungsbeispiele. Die Figuren der Zeichnungen sind schematische Darstellungen; sie sind insbesondere nicht als maßstabsgetreue Wiedergaben konkreter Erzeugnisse aufzufassen. Die konkrete Nacharbeitung der Erfindung anhand der vorstehenden und nachfolgenden Erläuterungen erschließt sich einer einschlägig bewanderten und tätigen Person in Anwendung ihres paraten Fachwissens. Im einzelnen zeigen:
Figur 1 und Figur 2 jeweils ein Erzeugnis gemäß der Erfindung aus Siliziumcarbid, weitergebildet als MOSFET; und Figur 3 ein Erzeugnis, aus dem verschiedene Weiterbildungen der Erfindung ersichtlich sind.
Figur 1 zeigt ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, im 4H-Polytyp kristallisiertes und eine für den n-Leitfähigkeitstyp bestimmende Dotierung habendes Sub- strat 1. Auf diesem ist eine Hauptoberfläche 2 definiert, und auf dieser aufgewachsen ist eine Zwischenschicht 3, die ebenfalls im 4H-Polytyp kristallisiert ist und ebenfalls n-leitfähig dotiert ist. Die Dotierung der Zwischenschicht 3 entspricht dabei im wesentlichen der Dotierung des Substrates 1. Auf der Zwischenschicht 3 aufgewachsen ist eine Hauptschicht 4, und diese Hauptschicht 4 ist im 6H- und/oder 3C-Polytyp kristallisiert und ist ebenfalls durch eine entsprechende Dotierung n-leitfähig, jedoch durch eine entsprechend schwächere Dotierung schwächer n-leitfähig als das Substrat 1 und die Zwischenschicht 3. Dies unterstützt und erleichtert es, die MOSFET-Struktur 5,6,7,8,9,10 in das Erzeugnis einzubetten. Gewisse bevorzugte Wertebereiche für die Dotierungen des Substrates 1, der Zwischenschicht 3 und der Hauptschicht 4 sind vorstehend angeführt; diese Wertebereiche werden auch für die aus den Figuren erkennbaren Erzeugnisse bevorzugt. 11 Gleiches gilt für die vorstehend angegebenen bevorzugten Wertebereiche für die geometrischen Abmessungen der Zwischenschicht 3 und der Hauptschicht 4; auch diese Wertebereiche werden bei den in den Figuren dargestellten Erzeugnissen vor- zugsweise eingehalten.
Die MOSFET-Struktur in Figur 1 umfaßt eine Gate-Elektrode 5, welche auf einem einerseits auf der Hauptschicht 4 angeordneten Gate-Isolator 6 aufsitzt. In der Hauptschicht 4 selbst angeordnet sind Source-Gebiete 7, gekennzeichnet durch hoch n-leitende zugehörige Dotierungen. Jedes Source-Gebiet 7 befindet sich in einer durch eine p-leitfähige Dotierung gekennzeichnete Wanne 8. Die für die Funktion des Kanalgebietes 9 wichtigen Bereiche sind diejenigen Bereiche der Wannen 8, welche sich seitlich der Source-Gebiete 7 unterhalb der Gate- Elektrode 5 befinden. In der Nähe eines Source-Gebietes 7 sowie in jedem Kanalgebiet 9 fließt elektrischer Strom in einer bezüglich der Hauptebene 2 horizontalen Orientierung; zwischen einem Kanalgebiet 9 und einem im wesentlichen durch das Substrat 1 und die Zwischenschicht 3 gegebenen Drain- Gebiet fließt der Strom im wesentlichen vertikal bezüglich der Hauptebene 2; in einem Übergangsgebiet zwischen den Kanalgebieten 9 und dem Substrat 1 ändert sich demnach die Orientierung des Stromes von horizontal zu vertikal. Die Drain-Elektrode 10 befindet sich an einer der Hauptoberfläche 2 abgewandten Gegenoberfläche 11 des Substrates 1.
Figur 1 zeigt ein vertikales Schnittbild durch einen MOSFET in sogenannter vertikaler Anordnung; dieser MOSFET kann wahl- weise kreissymmetrisch sein, dann mit einer einzigen kreisringförmigen Wanne 8 und einem einzigen, ebenfalls kreisring- förmigen Source-Gebiet 7; es ist auch möglich, den MOSFET linear bezüglich einer zur Zeichenebene vertikalen Linie zu gestalten, mit zwei Wannen 8 und zwei Source-Gebieten 7. Selbstverständlich können mehrere Strukturen der aus Figur 1 12 erkennbaren Art zueinander parallelgeschaltet sein, entsprechend herkömmlicher Praxis.
Figur 1 ist nicht notwendigerweise zu verstehen als Schnitt- bild durch einen einzelnen MOSFET oder einen Teil eines einzigen MOSFET; gleichermaßen ist Figur 1 zu verstehen als Teilansicht eines Erzeugnisses, welches viele voneinander unabhängige MOSFET-Strukturen wie dargestellt in Figur 1 enthält. Insbesondere kann Figur 1 daher wahlweise angesehen werden als Repräsentant für eine „Wafer" aus Siliziumcarbid, auf der entsprechend herkömmlicher Praxis mit Wafern aus reinem Silizium viele untereinander gleiche elektronische Bauelemente gebildet sind.
Die wesentlichen Vorzüge des Erzeugnisses gemäß Figur 1 erschließen sich aus den obenstehenden Ausführungen zur Erfindung, auf welche zur Vermeidung einer Wiederholung hiermit verwiesen wird.
Das Erzeugnis in Figur 2 entspricht in vielerlei Hinsicht dem Erzeugnis gemäß Figur 1, so daß für eine detaillierte Beschreibung der Figur 2 insoweit ein Verweis auf die Beschreibung der Figur 1 genügen mag. Das Erzeugnis gemäß Figur 2 unterscheidet sich vom Erzeugnis gemäß Figur 1 im wesentli- chen dadurch, daß bei dem dargestellten MOSFET die Source- Gebiete 7 sowie die Wannen 8 bis in die Zwischenschicht 3 hineinreichen. Auf diese Weise kann ein den dargestellten MOSFET durchfließender Strom bereits dann, wenn er seine Orientierung von horizontal bezüglich der Hauptebene 2 auf vertikal bezüglich der Hauptebene 2 ändern muß, die Vorzüge des 4H-Polytyps im Hinblick auf dessen elektrische Leitfähigkeit ausnutzen; dadurch wird der Durchlaßwiderstand des MOSFET besonders klein. 13 Aus Figur 3 sind verschiedene Weiterbildungen des Erzeugnisses der Erfindung erkennbar. Das Erzeugnis gemäß Figur 3 hat ebenfalls ein Substrat 1 des 4H-Polytyps, eine auf der Hauptoberfläche 2 epitaktisch aufgewachsene Zwischenschicht 3, ebenfalls des 4H-Polytyps, und eine auf der Zwischenschicht 3 epitaktisch aufgewachsene Hauptschicht. Diese ist untergliedert in eine unmittelbar auf der Zwischenschicht 3 aufgewachsene Keimschicht 12, welche im 6H-Polytyp kristallisiert ist, und eine Ergänzungsschicht 13, welche auf der Keimschicht 12 aufgewachsen und im 3C-Polytyp kristallisiert ist. Diese Ausgestaltung der Hauptschicht 4 ist hinsichtlich ihrer Herstellung unter Umständen besonders günstig, da Schwierigkeiten beim Aufwachsen des 3C-Polytyps unmittelbar auf dem 4H-Poly- typ vermieden werden. Außerdem kann für einen bezüglich der Hauptebene 2 horizontal fließenden Strom die bei geeigneter kristallographischer Orientierung des 6H-Polytyps besonders hohe elektrische Leitfähigkeit für ein entsprechend angeordnetes elektronisches Bauteil ausgenutzt werden.
Da die elektrische Leitfähigkeit des 4H-Polytyps relativ wenig anisotrop ist, kommt es grundsätzlich auf die kristallographische Orientierung des Substrates 1 bezüglich der Hauptebene 2 nicht allzusehr an. Von Interesse wird allerdings eine spezielle kristallographische Orientierung des Substrates 1 dann, wenn die Hauptschicht 4 den hinsichtlich seiner elektrischen Eigenschaften stark anisotropen 6H-Poly- typ aufweist, wie gemäß Figur 3 explizit vorgesehen. In einem solchen Fall ist es von Vorteil, wenn die Hauptebene 2 im wesentlichen parallel zu einer (0001.) -Ebene 14 des 4H-Poly- typs, in Figur 3 symbolisiert durch eine gestrichelte Linie, orientiert ist. Ein Winkel 15 zwischen der Hauptebene 2 und der erwähnten (0001_) -Ebene 14 bleibt dabei vorzugsweise kleiner als 15°, wie bereits ausführlich erläutert. 14 Das erfindungsgemäße Erzeugnis zeichnet sich aus dadurch, daß es zur Realisierung eines elektronischen Bauelements eine vorteilhafte Kombination der teilweise anisotropen elektrischen Eigenschaften der verschiedenen gebräuchlichen Polytypen des Siliziumcarbids ermöglicht.

Claims

15 Patentansprüche
1. Erzeugnis aus Siliziumcarbid, umfassend:
- ein einkπstallmes, im 4H-Polytyp kristallisiertes und eine zugehörige, für einen bestimmten Leitfahigkeitstyp bestimmende Dotierung habendes Substrat (1);
- eine über einer Hauptoberflache (2) des Substrates (1) aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte und eine zugehörige, für den Leitfahigkeitstyp bestimmende Dotierung habende Hauptschicht (4); und
- eine in die Hauptschicht (4) eingebettete FET-Struktur (5,6,7,8,9,10) mit einem Kanalgebiet (9), welches sich zumindest teilweise innerhalb der Hauptschicht (4) erstreckt, und einem Draingebiet (1), welches zumindest teilweise unterhalb der Hauptschicht (4) liegt und welchem eine Drain-Elektrode (10) an einer der Hauptoberfläche (2) abgewandten Gegenoberflache (11) des Substrates (1) zugeordnet ist.
2. Erzeugnis nach 7Λnspruch 1, bei dem die Hauptoberfläche (2) im wesentlichen parallel zu einer (000_1) -Ebene (14) des 4H- Polytyps ausgerichtet ist.
3. Erzeugnis nach Anspruch 2, bei dem ein Winkel (15) zwi- sehen der Hauptoberflache (2) und der (0001_) -Ebene (14) kleiner als 15° ist.
4. Erzeugnis nach einem der vorigen Ansprüche, bei dem zwischen der Hauptschicht (4) und dem Substrat (1) eine im 4H- Polytyp kristallisierte und eine zugehörige, für den Leitfahigkeitstyp bestimmende Dotierung habende Zwischenschicht (3; angeordnet ist.
5. Erzeugnis nach Anspruch 4, bei dem die Dotierung der Zwi- schenschicht (3) schwacher als die Dotierung des Substrates
(1) ist. 1 6
6. Erzeugnis nach Anspruch 4 oder Anspruch 5, bei dem die Zwischenschicht (3) eine zugehörige Dicke zwischen 1 μm und 300 μm, vorzugsweise zwischen 4 μm und 50 μm, aufweist.
7. Erzeugnis nach einem der Ansprüche 4 bis 6, bei dem die Dotierung der Zwischenschicht (3) zwischen 1013/cm3 und 1017/cm3 beträgt.
8. Erzeugnis nach einem der Ansprüche 4 bis 7, bei dem die Dotierung der Hauptschicht (4) im wesentlichen gleich der
Dotierung der Zwischenschicht (3) ist.
9. Erzeugnis nach einem der vorigen Ansprüche, bei dem die Hauptschicht (4) eine zugehörige Dicke zwischen 10 nm und 2 μm, vorzugsweise zwischen 30 nm und 500 nm, aufweist.
10. Erzeugnis nach einem der vorigen Ansprüche, bei dem die Dotierung des Substrates (1) mehr als 1018/cm3 beträgt.
11. Erzeugnis nach einem der vorigen Ansprüche, bei dem die FET-Struktur (5,6,7,8,9,10) eine MOSFET-Struktur (5,6,7,8,9,10) ist.
12. Erzeugnis nach einem der vorigen Ansprüche, bei dem der Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist.
13. Verfahren zur Herstellung eines Erzeugnisses aus Siliziumcarbid, welches Erzeugnis umfaßt:
- ein einkristallines, im 4H-Polytyp kristallisiertes und eine zugehörige, für einen bestimmten Leitfähigkeitstyp bestimmende Dotierung habendes Substrat (1);
- eine über einer Hauptoberfläche (2) des Substrates (1) aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmende Dotierung habende Hauptschicht (4); und
- eine in die Hauptschicht (4) eingebettete FET-Struktur (5,6,7,8,9,10) mit einem Kanalgebiet (9), welches sich 17 zumindest teilweise innerhalb der Hauptschicht (4) erstreckt, und einem Draingebiet (1), welches zumindest teilweise unterhalb der Hauptschicht (4) liegt und welchem eine Drain-Elektrode (10) an einer der Hauptoberfläche (2) abgewandten Gegenoberfläche (11) des Substrates (1) zugeordnet ist; welches Verfahren folgende Schritte umfaßt:
- Bereitstellen des Substrates (1) und Bestimmen der Hauptoberfläche (2) auf dem Substrat (1) ; - epitaxiales Aufwachsen der Hauptschicht (4) über der Hauptoberfläche (2) ; und
- Einbetten der FET-Struktur (5,6,7,8,9,10).
14. Verfahren nach Anspruch 13, bei dem das epitaxiale Auf- wachsen der Hauptschicht (1) erfolgt durch Molekularstrahlepitaxie, Gasphasenepitaxie oder Sublimationsepitaxie.
15. Verfahren nach Anspruch 13 oder Anspruch 14, bei dem die Hauptschicht (4) zumindest teilweise zunächst bei einer Tem- peratur unterhalb von 1800°C im 3C-Polytyp aufgewachsen und anschließend durch Tempern bei einer Temperatur oberhalb von 1800°C in den 6H-Polytyp umgewandelt wird.
16. Verfahren nach Anspruch 13 oder Anspruch 14, bei dem zum Aufwachsen der Hauptschicht (4) zunächst eine Keimschicht
(12) im 6H-Polytyp aufgewachsen und auf die Keimschicht (12) eine Ergänzungsschicht (13) im 3C-Polytyp aufgewachsen wird, wobei die Hauptschicht (4) von der Keimschicht (12) und der Ergänzungsschicht (13) gebildet wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, bei dem die Hauptschicht (4) zumindest teilweise im 6H-Polytyp aufgewachsen wird, indem festes Siliziumcarbid unter Anwendung eines Temperaturgradienten oberhalb von 50 K/cm sublimiert und bei einer Temperatur zwischen 1700°C und 2500°C desublimiert wird.
18. Verfahren nach einem der Ansprüche 13 bis 17, bei dem vor dem Aufwachsen der Hauptschicht (4) eine im 4H-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmende Dotierung habende Zwischenschicht (3) auf dem Substrat (1) aufgewachsen wird, und anschließend die Hauptschicht (4) auf der Zwischenschicht (3) aufgewachsen wird.
PCT/DE1998/001025 1998-04-09 1998-04-09 Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung WO1999053551A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/DE1998/001025 WO1999053551A1 (de) 1998-04-09 1998-04-09 Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE1998/001025 WO1999053551A1 (de) 1998-04-09 1998-04-09 Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
WO1999053551A1 true WO1999053551A1 (de) 1999-10-21

Family

ID=6918632

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/001025 WO1999053551A1 (de) 1998-04-09 1998-04-09 Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung

Country Status (1)

Country Link
WO (1) WO1999053551A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (de) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Halbleiterbauelement mit Graben und dessen Herstellungsverfahren
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
EP0822600A1 (de) * 1996-07-29 1998-02-04 Motorola, Inc. Transistor mit lateralem Gate und vertikalem Driftgebiet
DE19705519A1 (de) * 1997-02-13 1998-08-20 Siemens Ag Erzeugnis aus Siliziumcarbid und Verfahren zu seiner Herstellung
DE19705516A1 (de) * 1997-02-13 1998-08-20 Siemens Ag Erzeugnis aus Siliziumcarbid und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (de) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Halbleiterbauelement mit Graben und dessen Herstellungsverfahren
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
EP0822600A1 (de) * 1996-07-29 1998-02-04 Motorola, Inc. Transistor mit lateralem Gate und vertikalem Driftgebiet
DE19705519A1 (de) * 1997-02-13 1998-08-20 Siemens Ag Erzeugnis aus Siliziumcarbid und Verfahren zu seiner Herstellung
DE19705516A1 (de) * 1997-02-13 1998-08-20 Siemens Ag Erzeugnis aus Siliziumcarbid und Verfahren zu seiner Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JANZEN E ET AL: "The mechanism for cubic SiC formation on off-oriented substrates", JOURNAL OF CRYSTAL GROWTH, vol. 178, no. 4, July 1997 (1997-07-01), pages 495-504, XP004087509 *
MATSUNAMI H ET AL: "Surface polarity dependence in step-controlled epitaxy: Progress in SiC epitaxy", DIAMOND AND RELATED MATERIALS, vol. 6, no. 10, August 1997 (1997-08-01), pages 1276-1281, XP004096923 *

Similar Documents

Publication Publication Date Title
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE19636302C2 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE112017007060T5 (de) Leistungshalbleitereinheit
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE19900169A1 (de) Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102004059657B4 (de) Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung
DE69828588T2 (de) Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
DE102013010245A1 (de) Halbleitervorrichtung
DE19712561C1 (de) SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
DE112015003959T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015116473A1 (de) Halbleiterbauelement und verfahren
DE60028727T2 (de) Herstellungsverfahren für Bauelemente mit gradiertem Top-Oxid und Drift-Gebiet
EP1090415B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
DE112017002586B4 (de) Siliciumcarbid epitaxial-substrat und siliciumcarbid halbleiterbauteil
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE112011105073T5 (de) Siliziumkarbidsubstrat
DE19705516C2 (de) Halbleiter-Anordnung aus Siliziumcarbid und Verfahren zu ihrer Herstellung
WO1999053551A1 (de) Erzeugnis aus siliziumcarbid und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)