WO1999052337A1 - Plaquette de circuits imprimes avec condensateur de derivation permettant de monter un circuit imprime et procede de production - Google Patents

Plaquette de circuits imprimes avec condensateur de derivation permettant de monter un circuit imprime et procede de production Download PDF

Info

Publication number
WO1999052337A1
WO1999052337A1 PCT/JP1999/000977 JP9900977W WO9952337A1 WO 1999052337 A1 WO1999052337 A1 WO 1999052337A1 JP 9900977 W JP9900977 W JP 9900977W WO 9952337 A1 WO9952337 A1 WO 9952337A1
Authority
WO
WIPO (PCT)
Prior art keywords
bypass capacitor
power supply
printed
board
via hole
Prior art date
Application number
PCT/JP1999/000977
Other languages
English (en)
French (fr)
Inventor
Yoshinori Suzuki
Original Assignee
Sumitomo Metal Mining Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co., Ltd. filed Critical Sumitomo Metal Mining Co., Ltd.
Publication of WO1999052337A1 publication Critical patent/WO1999052337A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Definitions

  • Circuit board for mounting circuit and method of manufacturing the same
  • the present invention relates to a hidden substrate for mounting a semiconductor integrated circuit with a bypass capacitor and a method of manufacturing the same.
  • LSI mounting boards connect a bypass capacitor to the LSI power system to reduce fluctuations in power supply voltage and suppress power supply noise.
  • a bypass capacitor a chip capacitor mounted on a mounting pad provided on the outermost surface layer of the substrate has been used, or a chip capacitor has been embedded in the multilayer and the inside of the substrate to form a chip capacitor.
  • -Is used as a bypass capacitor a dielectric layer is sandwiched between two adjacent layers of a multilayer substrate, and this dielectric layer is used as a bypass capacitor.
  • the present invention can solve these problems, can reduce fluctuations in power supply 3 ⁇ 4flE during high-speed switching operation, can incorporate a capacitor for suppressing power supply noise, and can be simple and inexpensive. It is an object of the present invention to provide an LSI mounting substrate with a bypass capacitor that can be manufactured and a method of manufacturing the same.
  • a wiring board for mounting an LSI with a bypass capacitor includes at least one bypass including two electrode layers sandwiching a dielectric layer.
  • a printed circuit board comprising: a capacitor; a printed circuit board; and at least two via holes for electrically connecting the bypass capacitor and the printed circuit board.
  • the printed circuit board and the printed circuit board are laminated on the bypass capacitor.
  • One of the electrodes and the grounding electrode layer of the bypass capacitor are electrically connected to each other by a via hole for grounding, and the other electrode and the power supply electrode layer of the bypass capacitor are electrically connected to each other by a via hole for power supply. Things.
  • the SS ⁇ substrate for mounting an LSI with a bypass capacitor includes at least one bypass capacitor including two electrode layers sandwiching a dielectric layer, a printed ge ⁇ board,
  • the printed circuit board is composed of at least two openings that can electrically connect a bypass capacitor and a printed wiring board.
  • a printed board is laminated on the bypass capacitor, and one electrode of the printed SS board is formed. And the ground electrode layer of the bypass capacitor, and the other electrode and the power supply of the bypass capacitor are electrically connected to each other at the opening by wire bonding. .
  • the method of manufacturing the Ej ⁇ substrate is to form a dielectric layer with high dielectric constant ⁇ paste on the metal foil except for the portion corresponding to the ground via hole, and then to form a power supply Forming an electrode layer, further forming an insulating layer of insulating paste on the power supply electrode layer leaving the ground via hole and the power supply via hole, and then forming the ground via hole and the power supply via hole; Forming a bypass capacitor by embedding the same with a conductive paste, and, when laminating a printed gffigl board manufactured according to a conventional method on the bypass capacitor, the positions of the electrodes of the printed wiring board. And the position of the grounding via hole of the no-pass capacitor and the position of the power supply via hole, and connect the bypass capacitor and the printed board via an anisotropic material. It is characterized in that it comprises the steps of:
  • a high dielectric constant insulating base is left on a metal foil except for a portion corresponding to a grounding opening.
  • a dielectric layer is formed by a strike, a power supply is formed thereon by a conductive paste, and the grounding opening and the power supply opening are left on the power supply electrode layer.
  • FIG. 1 is a schematic cross-sectional view of an embodiment of an LST mounting board with a bypass capacitor according to the present invention.
  • FIG. 2 is a schematic cross-sectional view of another embodiment of an LSI mounting wiring board with a bypass capacitor electrically connected by wire-bonding.
  • FIG. 1 is a schematic cross-sectional view of one embodiment of a wiring board for mounting an LSI with a bypass capacitor according to the present invention.
  • the application board is electrically connected to a bypass capacitor composed of two electrode layers 2 and 2 ′ sandwiching the dielectric layer 1, a printed board 3, and the bypass capacitor 1 C and the printed Sd ⁇ board 3. And at least two via holes for a grounding via hole 4 and a power supply via hole 4 which are connected to each other.
  • a printed wiring board 3 is laminated on the bypass capacitor C, and the printed wiring board 3
  • One electrode 5 and the other side of the bypass capacitor 1 C are connected to one ground electrode layer 2 by the ground via hole 4, and the other electrode 5 ′ of the printed circuit board 3 and the other power supply electrode of the bypass capacitor 1 C are connected.
  • the layer 2 ′ is electrically connected to each other by a power supply via hole 4 ′.
  • a high dielectric constant insulating paste on a metal foil such as copper as the electrode layer 2 that constitutes the ground electrode and the lower electrode of the capacitor in the bypass capacitor 1C, leaving the portion corresponding to the grounding via hole 4.
  • a conductive paste thereon to form a power supply electrode layer 2 ′ above the bypass capacitor C.
  • an insulating paste is applied on the upper electrode layer 2 ′ by applying an insulating paste except for the ground via hole 4 and the power supply via hole 4 ′, thereby forming an insulating layer 6.
  • the bypass capacitor 1C is formed by embedding the part and the power supply via hole 4 'part with conductive paste 7 and T.
  • FIG. 2 does not embed the grounding via hole 4 and the power supply via hole 4 ′ in the embodiment shown in FIG. 1 with the conductive bases 7 and 7 ′. 9, 9 'and wire bonding 10 and 10' to ground electrode layer 2 of bypass capacitor C and one electrode 5 of printed board 3, and power supply electrode layer 2 'and the printed Si wire board
  • the third electrode 5 is electrically coupled to each other.
  • openings are also provided in the printed board 3 corresponding to the openings 9 and 9 '.
  • the substrate for mounting an LSI with a bypass capacitor and the method of manufacturing the same according to the present invention since the bypass capacitor and the printed board are laminated, it is easy to achieve high integration and miniaturization. Further, it can be manufactured easily and at low cost, and fluctuations in power supply voltage during high-speed switching operation can be efficiently mitigated.

Description

明 細 書 バイパスコンデンサ一付き半導体集積
回路搭載用配線基板およびその製造方法
(技術分野）
本発明はバイパスコンデンサ一付き半導体集積回路搭載用の隱基板およびそ の製造方法に関するものである。
(技術背景）
近年、電子機器は情報処理の高速化、 小型化、多機能化の要求に伴ってその内 部に搭載されている半導体集積回路 （以下「L S I」 という） およびその周辺の 部品、装置間でのデータ を今まで以上に高速にすること力、'求められている。 この要請に応えるため L S Iを搭載する SE^基板においても、 データを高速でか つ高い信頼性で伝送できる特性が要求されている。
このような高速なデータ転送においては、高速のスイッチングにより L S Iの 電源系に瞬間的に大電流のパルスが流れて電源電圧が変動するため、不安定な回 路動作や誤動作が発生するという問題があり、 また L S Iや個別部品の高集積化 とも相俟って、電源ノィズゃ信号線間のクロストークノィズが発生するという問 題もある。
これらの問題を解決するために、従来の L S I搭載用 基板では L S Iの電 源系にバイパスコンデンサ一を接続して電源電圧の変動を緩和し、 電源ノイズを 抑制している。従来、 このようなバイパスコンデンサ一としては、 基板の最 表面層に設けられた実装用パッドに搭載したチップコンデンサ一を用いたり、 あ るいはチップコンデンサーを多層 ,基板内部に埋め込んでこのチップコンデン サ—をバイパスコンデンサ一として使用することが行われている。 また多層 基板の隣接する 2層間に誘電体層を挟み込み、 この誘電体層をバイパスコンデン サ一として使用することも行われている。
しかしながら、 このようなバイパスコンデンサ一付き L S I搭載用 基板の うち、 チップコンデンサーを最表面層に搭載するものでは、 チップコンデンサー とそのための の占有 ¾¾カ<必要となり、 高集積化、 小型化の要請を満足する ことができない。 またチップコンデンサ一を内部に埋め込む方法では、 その p¾ 工程が複雑となり、 かつ 基板力厚くなつてしまうという不具合がある。 また 多層 基板内部の隣接する 2層間に誘電体層を挟み込むものを得るためには複 雑な工程が必要となり、 高価な材料と設備が必要となる。
(発明の開示）
本発明は、 これらの問題点を解決することを可能として、 高速スィツチング動 作時の電源 ¾flEの変動が緩和でき、 電源ノイズを抑制するためのコンデンサーを 内蔵することができ、 また簡単かつ安価に作製可能であるバイパスコンデンサー 付き L S I搭載用 基板およびその製造方法を提供することを目的とするもの である。
上記した問題点を解決して前記目的を達成するため本発明の第 1の実施態様に 係るバイパスコンデンサー付き L S I搭載用の配線基板は、 誘電体層を挟み込む 2つの電極層からなる少なくとも 1つのバイパスコンデンサーと、 プリント 板と、 前記バイパスコンデンサ一とプリン卜 板とを電気的に接続する少なく とも 2つのビアホールとから構成され、 前記バイパスコンデンサーの上にプリン 卜 ,板を積層し、 該プリント配線板の一方の電極とバイパスコンデンサ一の接 地電極層とを接地用ビアホールにより、 また他方の電極とバイパスコンデンサー の電源電極層とを電源用ビアホールによりそれぞれ電気的に結合してなることを 特徴とするものである。
また本発明の第 2の実施態様に係るバイパスコンデンサー付き L S I搭載用の SS^基板は、 誘電体層を挟み込む 2つの電極層からなる少なくとも 1つのバイパ スコンデンサ一と、 プリント ge^板と、 前記バイパスコンデンサーとプリント配 線板とを電気的に接続可能な少なくとも 2つの開口部とから構成され、 前記バイ パスコンデンサ一の上にプリント 板を積層し、 該プリン卜 SS^板の一方の電 極とバイパスコンデンサーの接地電極層とを、 また他方の電極とバイパスコンデ ンサ一の電源電 とをそれぞれ前記開口部にてワイヤ一ボンディングにより電 気的に結合してなることを特徴とするものである。
さらに本発明の第 3の実施態様に係るバイパスコンデンサ一付き L S I搭載用 の Ej^基板の製造方法は、 金属箔上に、接地用ビアホールに対応する部分を残し て高誘電率 ^^ペーストにより誘電体層を形成し、 つぎにその上に導電性ペース トにより電源用電極層を形成し、 さらに該電源用電極層の上に前記接地用ビアホ ールと電源用ビアホールとを残して絶縁性ペーストによる絶縁層を形成し、続い て接地用ビアホールと電源用ビアホ一ルとを導電性べ一ストで埋め込むことによ りバイパスコンデンサ一を形成する工程と、常法に従い作製されたプリン卜 gffigl 板を前記バイパスコンデンサ一に積層するに際して、前記プリント配線板の電極 の位置と、前記ノ ィパスコンデンサ一の接地用ビアホ一ルぉよび電源用ビアホー ルの位置とを合わせ、前記バイパスコンデンサーとプリント 板とを異方 » 電材料を介して接続する工程とからなることを特徵とするものである。
さらにまた本発明の第 4の実施態様に係るバイパスコンデンサ一付き L S I搭 載用の麵基板の製造方法は、 金属箔上に、接地用開口部に対応する部分を残し て高誘電率絶縁べ一ストにより誘電体層を形成し、 つぎにその上に導電性ペース トにより電源用電 を形成し、 さらに該電源用電極層の上に前記接地用開口部 と電源用開口部とを残して »性べ一ストによる絶縁層を形成することによりバ ィパスコンデンサ一を形成する工程と、常法に従い作製されたプリント 板を 前記バイパスコンデンサ一に積層するに際して、 ワイヤーボンディングにより前 記バイパスコンデンサーの接地電極層とプリント1¾線板の一方の «@、 および前 記電源電極層と該プリント配線板の他方の電極とをそれぞれ電気的に結合すると ともに、前記バイパスコンデンサーとプリント 板とを異方性導電材料を介し て接続する工程とからなることを特徵とするものである。
(図面の簡単な説明）
図 1は、本発明に係るバイパスコンデンサ一付き L S T搭載用 基板の一実 施例の概略断面図である。
図 2は、 ワイヤ一ボンディングにより電気的に結合したバイパスコンデンサ一 付き L S I搭載用配線基板の他の実施例の概略断面図である。
(発明を実施するための最良の形態）
図 1は本発明に係るバイパスコンデンサー付き L S I搭載用配線基板の一実施 例の概略断面図であって、 この実施例ではバイパスコンデンサ一付き L S I搭載 用赚基板は、 誘電体層 1を挟み込む 2つの電極層 2、 2 ' からなるバイパスコ ンデンサ一じと、 プリント赚板 3と、 前記バイパスコンデンサ一 Cとプリント Sd^基板 3とを電気的に接続する接地用ビアホール 4と電源用ビアホール 4 と の少くとも 2つのビアホールとから構成されているものであり、 前記バイパスコ ンデンサ一 Cの上にプリント配線板 3が積層され、 かつ該プリント配線板 3の一 方の電極 5とバイパスコンデンサ一 Cの-一方の接地用電極層 2とが接地用ビアホ —ル 4により、 またプリント 板 3の他方の電極 5 ' とバイパスコンデンサ一 Cの他方の電源用電極層 2 ' とが電源用ビアホ一ル 4 ' によりそれぞれ電気的に 接続されてなるものである。
つぎに前記したバイパスコンデンサ一付き L S I搭載用 BE ^板を製造する方 法を説明する。
例えばバイパスコンデンサ一 Cにおける接地電極兼コンデンサーの下部電極を 構成する電極層 2としての銅などの金属箔上に、 接地用ビアホ一ル 4に対応する 部分を残して高誘電率絶縁ペース卜を塗布して印刷し誘電体層 1を形成し、 つぎ にその上に導電性ペース卜を塗布して印刷しこれをバイパスコンデンサー Cの上 部の電源用電極層 2 ' とする。 さらに該上部電極層 2 ' の上に前記接地用ビアホ ール 4部と電源用ビアホール 4 ' 部とを残して絶縁性ペース卜を塗布して絶縁層 6を形成し、 続いて接地用ビアホール 4部と電源用ビアホール 4 ' 部とを導電性 ペースト 7、 T で埋め込むことによりバイパスコンデンサ一 Cを形成する。 その後、 常法に従い されたプリント^板 3あるいはフレキシブルプリン ト SB ^板などを前記のように形成されたバイパスコンデンサー Cに積層する力 この積層に際して、 前記 BS^板 3の下部表面に露出した電極 5、 5 ' の接地用パ ッ ド 3 aと電源用パッド 3 bの位置と、 前述のバイパスコンデンサ一 Cの接地用 ビアホール 4および電源用ビアホール 4 ' の位置とを合わせ、 バイパスコンデン サ一 Cとプリント 板 3とをペース卜状あるいはフィルム状の異方性導電材料 8を介して接続する。
なお図示の実施例では誘電体層 1を挟み込む 2つの電 2、 2 ' からなるバ ィパスコンデンサ一 Cを 1つ設けたものを説明したが、 本発明では高誘電率^^ ペーストと導電性ペーストと交互に塗布して順次多層に印刷することにより構成 された 2つ以上のバイパスコンデンサ一を用いることも—可能である。 つぎに図 2は図 1に示した実施例における接地用ビアホール 4と電源用ビアホ —ル 4' を導電性べ一スト 7、 7 ' で埋め込まず、 該当部位を接地用および電源 用の開口部 9、 9 ' のままとしワイヤ一ボンディング 1 0、 1 0' によりバイパ スコンデンサー Cの接地電極層 2とプリント 板 3の一方の電極 5、 および電 源電極層 2 ' と該プリン卜 Si線板 3の «の電極 5とをそれぞれ電気的に結合し たものである。
なお図 2の実施例においては前記開口部 9、 9 ' に対応してプリント,板 3 にも開口部が設けられていることはいうまでもない。
(産業上の利用の可
上述べた通り本発明に係るバイパスコンデンサー付き L S I搭載用 基板 およびその製造方法によれば、 バイパスコンデンサ一とプリン卜 板とを積層 して構成するため、 高集積化、 小型化が容易であり、 また簡単かつ安価に作製可 能であり、 さらに高速スィッチング動作時の電源電圧の変動を効率よく緩和する ことができる。

Claims

請 求 の 範 囲
1. 誘電体層を挟み込む 2つの電極層からなる少なくとも 1つのバイパスコ ンデンサ一と、 プリント |¾|板と、前記バイパスコンデンサ一とプリント 板 とを電気的に接続する少なくとも 2つのビアホールとから構成され、前記バイパ スコンデンサーの上にプリン卜 板を積層し、該プリン卜 板の一方の «@ とバイパスコンデンサ一の接地電極層とを接地用ビアホールにより、 また他方の 電極とバイパスコンデンサーの電源電極層とを電源用ビアホールによりそれぞれ 電気的に結合してなることを特徴とするバイパスコンデンサー付き半導体集積回 路搭載用赚基板。
2. 前記接地用ビアホ一ルと電源用ベアホールには導電性ペース卜が埋め込 まれたことを特徴とする請求項 1記載のバイパスコンデンサ一付き半導体集積回 路搭載用賺基板。
3. 誘電体層を挟み込む 2つの電極層からなる少なくとも 1つのバイパスコ ンデンサ一と、 プリント 板と、前記バイパスコンデンサーとプリント ss^板 とを電気的に接続可能な少なくとも 2つの開口部とから構成され、前記バイパス コンデンサ一の上にプリン卜 SS^板を積層し、該プリン卜,板の一方の ¾@と バイパスコンデンサーの接地電極層とを、 また他方の電極とバイパスコンデンサ 一の電源電極層とをそれぞれ前記開口部にてワイヤーボンディングにより電気的 に結合してなることを特徴とするバイパスコンデンサ一付き半導体集積回路搭載 用 板。
4. 前記バイパスコンデンサーの電源電極層の上には 性ペース卜を塗布 して絶縁層を形成せしめたことを特徵とする請求項 1または 3記載のバイパスコ ンデンサ一付き半導体集積回路搭載用 板。
5. 前記バイパスコンデンサーとプリント 板とをペースト状あるいはフ ィルム状の異方性導電材料を介して接続せしめたことを特徴とする請求項 1また は 3記載のバイパスコンデンサ一付き半導体集積回路搭載用 基板。
6. 金属箔上に、 接地用ビアホールに対応する部分を残して高誘電率!^ぺ —ス卜により誘電体層を形成し、 つぎにその上に導電性ペーストにより電源用電 極層を形成し、 さらに該電源用電 の上に前記接地用ビアホールと電源用ビア ホールとを残して^:性ペース卜による絶縁層を形成し、 続いて接地用ビアホ一 ルと電源用ビアホールとを導電性ペース卜で埋め込むことによりバイパスコンデ ンサーを形成する工程と、 常法に従い作製されたプリント,板を前記バイパス コンデンサーに積層するに際して、 前記プリント SB^板の電極の位置と、 前記バ ィパスコンデンサーの接地用ビアホールおよび電源用ビアホールの位置とを合わ せ、 前記バイパスコンデンサーとプリント 板とを導電材料を介して接続する 工程とからなることを特徴とするバイパスコンデンサー付き半導体集積回路搭載 用 基板の製造方法。
7. 金属箔上に、 接地用開口部に対応する部分を残して高誘電率絶縁ペース トにより誘電体層を形成し、 つぎにその上に導電性ペーストにより電源用電極層 を形成し、 さらに該電源用電 の上に前記接地用開口部と電源用開口部とを残 して絶縁性ペーストによる ^:層を形成することによりバイパスコンデンサ一を 形成する工程と、 常法に従い作製されたプリン卜,板を前記バイパスコンデン サ一に積層するに際して、 ワイヤーボンディングにより前記バイパスコンデンサ —の接地電極層とプリント 板の一方の電極、 および前記電源電極層と該プリ ント 板の他方の電極とをそれぞれ電気的に結合するとともに、 前記バイパス コンデンサ一とプリント sa l板とを導電材料を介して接続する工程とからなるこ とを特徴とするバイパスコンデンサ一付き半導体集積回路搭載用 基板の製造 方法。
PCT/JP1999/000977 1998-04-03 1999-03-01 Plaquette de circuits imprimes avec condensateur de derivation permettant de monter un circuit imprime et procede de production WO1999052337A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09179398A JP2002208776A (ja) 1998-04-03 1998-04-03 バイパスコンデンサー付き半導体集積回路搭載用配線基板
JP10/91793 1998-04-03

Publications (1)

Publication Number Publication Date
WO1999052337A1 true WO1999052337A1 (fr) 1999-10-14

Family

ID=14036501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/000977 WO1999052337A1 (fr) 1998-04-03 1999-03-01 Plaquette de circuits imprimes avec condensateur de derivation permettant de monter un circuit imprime et procede de production

Country Status (2)

Country Link
JP (1) JP2002208776A (ja)
WO (1) WO1999052337A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228320B1 (ko) 2008-04-07 2013-01-31 삼성테크윈 주식회사 임베디드 회로 기판의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512688B1 (ko) * 2003-11-21 2005-09-07 대덕전자 주식회사 캐패시터 내장형 인쇄 회로 기판 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132661U (ja) * 1983-02-25 1984-09-05 新電元工業株式会社 混成集積回路用絶縁基板
JPS63193883U (ja) * 1987-05-29 1988-12-14
JPH0417394A (ja) * 1990-05-11 1992-01-22 Hitachi Ltd ガラスセラミツク多層回路基板及びその製造方法
JPH08228078A (ja) * 1994-12-20 1996-09-03 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132661U (ja) * 1983-02-25 1984-09-05 新電元工業株式会社 混成集積回路用絶縁基板
JPS63193883U (ja) * 1987-05-29 1988-12-14
JPH0417394A (ja) * 1990-05-11 1992-01-22 Hitachi Ltd ガラスセラミツク多層回路基板及びその製造方法
JPH08228078A (ja) * 1994-12-20 1996-09-03 Kyocera Corp 多層配線基板及び半導体素子収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101228320B1 (ko) 2008-04-07 2013-01-31 삼성테크윈 주식회사 임베디드 회로 기판의 제조 방법

Also Published As

Publication number Publication date
JP2002208776A (ja) 2002-07-26

Similar Documents

Publication Publication Date Title
US7889509B2 (en) Ceramic capacitor
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US7326643B2 (en) Method of making circuitized substrate with internal organic memory device
JP2002252297A (ja) 多層回路基板を用いた電子回路装置
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
JPH07263619A (ja) 半導体装置
JP2006121087A (ja) 容量性／抵抗性デバイス、高誘電率有機誘電ラミネート、およびそのようなデバイスを組み込むプリント配線板、ならびにその作製の方法
WO2017203607A1 (ja) 中間接続体、中間接続体を備えた半導体装置、および中間接続体の製造方法
US6806563B2 (en) Composite capacitor and stiffener for chip carrier
JPH0536857A (ja) 半導体集積回路実装基板
US5184284A (en) Method and apparatus for implementing engineering changes for integrated circuit module
JP2904123B2 (ja) 多層フィルムキャリアの製造方法
WO1999052337A1 (fr) Plaquette de circuits imprimes avec condensateur de derivation permettant de monter un circuit imprime et procede de production
US20040211954A1 (en) Compositive laminate substrate with inorganic substrate and organic substrate
JP2005327903A (ja) 半導体装置
TW200919674A (en) Chip stack structure
JP3880921B2 (ja) 金属ベース配線基板及びその基板を使った高周波装置
JP2002171036A (ja) 多層基板
JP2008021817A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP2000259805A (ja) Ｉｃカード
TW445556B (en) Ball grid packaging device for reducing electric noise
JPS6342437B2 (ja)
JPH1084082A (ja) Ｍｃｍ用シリコン基板
JPH10321757A (ja) 電子回路モジュール
JPH098462A (ja) プリント多層配線基板モジュール

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN ID JP KR SG US VN

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 2000542964

Format of ref document f/p: F