WO1999048184A1

WO1999048184A1 - Procede de prevention des surcharges, circuit chargeur, dispositif electronique et compteur de temps

Info

Publication number: WO1999048184A1
Application number: PCT/JP1999/001383
Authority: WO
Inventors: Teruhiko Fujisawa
Original assignee: Seiko Epson Corporation
Priority date: 1998-03-19
Filing date: 1999-03-19
Publication date: 1999-09-23
Also published as: DE69933522D1; CN1272236A; EP0998004A4; EP0998004A1; EP0998004B1; CN100525003C; JP3472878B2; HK1026524A1; US20020011821A1; DE69933522T2; US6429624B2

Description

明細書過充電防止方法、充電回路、電子機器および時計技術分野

本発明は、過充電を防止するのに好適な過充電防止方法、充電回路および過充電防止方法および充電回路を用いた電子機器および時計に関する。背景技術

発電機によって発電された交流電圧を大容量コンデンサに充電する充電回路として、ダイオードブリッジ回路が知られている。ダイオードブリッジ回路では、ダイォ一ド 2個分の電圧降下だけ損失が発生するので、小振幅の交流電圧を充電するのには向かない。

このため、ダイオードの替わりにトランジスタを用いた充電回路が開発されている。例えば、図 1 5は、従来の充電回路の回路図である。この充電回路においては、発電機 A Gの出力端子 A , Bの電圧と電源 Vddの電圧とを比較するコンパレ —夕 C0M1， COM2、発電機 A Gの出力端子 A， Bの電圧とグランド GNDの電圧を比較するコンパレータ COM3， COM4、および充電電流を蓄電する大容量のコンデンサ C が各々設けらている。そして、各コンパレータ C0M1〜C0M4の出力によって、 Pチャンネル F E T Pl , P2および Nチャンネル F E T NI , N2のオン ·オフが制御される。

ここで、出力端子 Aの電圧がグランド GNDの電圧以下になると、コンパレータ C 0M3によって Nチャンネル F E T N1がオン状態となり、出力端子 Aが接地される。また、出力端子 Bの電圧が電源 Vddの電圧を越えると、コンパレ一夕 COM2によって、 Pチャンネル F E T P2がオン状態となり、電荷が矢印の経路でコンデンサ Cに充電される。この場合、出力端子 Bの電圧が電源 Vddの電圧を越えない限り、 Pチヤンネル F E T P2はオン状態とならないので、矢印と逆の経路で電流が流れて、充電効率が低下するといつた不都合が生じないようになつている。

ところで、このような充電回路にあっては、コンパレ一夕 C0M1〜C0M4によって各電界効果トランジスタのオン · オフを制御しているので、構成が複雑となり、回路規模が増大するとともに、コンパレー夕 C0M1〜C0M4により消費電流が増大してしまう。

一方、大容量コンデンサには耐圧が存在し、充電電圧が所定電圧を越えると、過充電の状態となり、大容量コンデンサが劣化して却って充電効率が落ちてしまラ。

本発明の目的は、簡易な構成で、確実に過充電を防止することが可能な過充電防止方法および確実に過充電を防止することが可能な充電回路を提供することにある。

また、本発明の他の目的は、この充電回路を電子機器や腕時計に適用することにめる。発明の開示

本発明は、複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路に用いられる過充電防止方法であって、前記充電素子の充電電圧を検出し、検出された充電電圧が予め定めた所定の電圧を上回る場合には、前記複数の整流素子を介さない経路で前記一対の入力端子を短絡させることを特徴としている。

また、本発明は、複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路に用いられる過充電防止方法であって、充電素子の充電電圧を検出し、検出された充電電圧を予め定められた基準電圧と比較し、充電電圧が基準電圧を上回る場合には、複数の整流素子を介さない経路で一対の入力端子を短絡させることを特徴としている。

また、本発明は、交流電圧が給電される各入力端子の一方の端子電圧に応じて、他方の入力端子と第 1の電源ラインとを接続するか否かが制御される第 1および第 2のスィツチュニットと、各入力端子と第 2の電源ラインとの間に各々接続された第 1および第 2のダイォードと、第 1および第 2の電源ライン間に接続される充電素子とを備え、交流電圧を整流して充電素子に電力を充電する充電回路に用いられる過充電防止方法であって、充電素子の充電電圧を検出し、検出された充電電圧を予め定められた基準電圧と比較し、充電電圧が基準電圧を上回る場合には、一方の入力端子から流れ込む発電電流を、第 1および第 2のダイオードを通らない経路で他方の入力端子に供給することを特徴としている。

また、本発明は、充電電圧が基準電圧を上回る場合には、両入力端子を短絡させることによって、一方の入力端子から流れ込む発電電流を、第 1および第 2のダイォ一ドを通らない経路で他方の入力端子に供給することを特徴としている。また、本発明は、複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路において、充電素子の充電電圧を検出する充電電圧検出ュニッ卜と、充電電圧検出ュニットにより検出された充電電圧が予め定めた所定の電圧を上回る場合には、複数の整流素子を介さない経路で一対の入力端子を短絡させる短絡ユニットと、を備えたことを特徴としている。

また、本発明は、複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路において、充電素子の充電電圧を検出する充電電圧検出ュニットと、充電電圧検出ュニットにより検出された充電電圧を予め定められた基準電圧と比較する比較ュニットと、比較ュニッ卜の比較結果に基づいて充電電圧が基準電圧を上回る場合には、複数の整流素子を介さない経路で一対の入力端子を短絡させる短絡ュニットと、を備えたことを特徴としている。

また、本発明は、第 1および第 2の入力端子に給電される交流電圧を整流して第 1および第 2の電源ラインの間に設けられた充電素子に電荷を充電する充電回路において、第 1の入力端子と第 1の電源ラインとの間に設けられ、第 2の入力端子の電圧に基づいてオン ·オフが制御される第 1のスィツチュニッ卜と、第 2 の入力端子と第 1の電源ラインとの間に設けられ、第 1入力端子の電圧に基づいてオン ·オフが制御される第 2のスィツチュニットと、第 1の入力端子と第 2の電源ラインとの間に設けられる第 1のダイォードと、

第 2の入力端子と第 2の電源ラインとの間に設けられる第 2のダイォードと、充電素子の充電電圧を検出し、検出された充電電圧と予め定められた基準電圧とを比較する比較ユニットと、比較ユニットの比較結果に基づいて、一方の入力端子から流れ込む発電電流を、第 1および第 2のダイォードを通らない経路で他方の入力端子に供給することによって、第 1の入力端子と第 2の入力端子とを短絡させる短絡ユニットと、を備えたことを特徴としている。

さらに、短絡ユニットは、第 1の入力端子と第 2の入力端子との間に設けられたトランジスタであるようにしてもよい。

さらにまた、短絡ユニットは、第 1の入力端子に一端が接続される第 3のダイオードと、第 2の入力端子に一端が接続される第 4のダイォードと

、第 3および第 4のダイォ一ドの他端と接続されるとともに第 1または第 2の電源ラインと接続されるトランジスタとを備えて構成するようにしてもよい。

また、本発明は、第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、第 1の入力端子にアノードが接続され、高電位側電源ラインにカソードが接続される第 1のダイォードと、第 2の入力端子にァノ一ドが接続され、高電位側電源ラインにカソードが接続される第 2のダイォ一ドと、第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、第 2の入力端子にゲートが接続される第 1の Nチャンネル電界効果トランジス夕と、第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、第 1の入力端子にゲートが接続される第 2の Nチャンネル電界効果トランジスタと、充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレー夕と、第 1および第 2の入力端子の間に設けられ、コンパレー夕の比較結果に基づいてオン ·オフが制御されるトランスミッシヨンゲートと、を備えたことを特徴としている。

また、本発明は、第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、第 1の入力端子に力ソードが接続され、低電位側電源ラインにアノードが接続される第 1のダイォ一ドと、第 2の入力端子にカソ一ドが接続され、低電位側電源ラインにアノードが接続される第 2のダイオードと、第 1の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、第 2の入力端子にゲートが接続される第 1の Pチャンネル電界効果トランジス夕と、第 2の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、第 1の入力端子にゲートが接続される第 2の Pチャンネル電界効果トランジスタと、充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレー夕と、第 1および第 2の入力端子の間に設けられ、コンパレー夕の比較結果に基づいてオン ·オフが制御されるトランスミッシヨンゲ一トと、を備えたことを特徴としている。

また、本発明は、第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、第 1の入力端子にアノードが接続され、高電位側電源ラインにカソードが接続される第 1のダイォ一ドと、第 2の入力端子にァノ一ドが接続され、高電位側電源ラインにカソ一ドが接続される第 2のダイォ一ドと、第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、第 2の入力端子にゲートが接続される第 1の Nチャンネル電界効果トランジス夕と、第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、第 1の入力端子にゲートが接続される第 2の Nチャンネル電界効果トランジスタと、充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレ一夕と、第 1の入力端子にアノードが接続される第 3のダイオードと、第 2の入力端子にアノードが接続される第 4のダイォ一ドと、第 3および第 4のダィオードの力ソードとドレインが接続され、低電位側電源ラインとソースが接続され、コンパレ一夕の比較結果がゲー卜に供給される第 3の Nチャンネル電界効果トランジスタと、を備えたことを特徴としている。

また、本発明は、第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、第 1の入力端子に力ソードが接続され、低電位側電源ラインにアノードが接続される第 1のダイォードと、第 2の入力端子にカソ一ドが接続され、低電位側電源ラインにアノードが接続される第 2のダイォードと、第 1の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、第 2の入力端子にゲ一卜が接続される第 1の Pチャンネル電界効果トランジス夕と、第 2の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、第 1の入力端子にゲートが接続される第 2の Pチャンネル電界効果トランジスタと、充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレ一夕と、第 1の入力端子に力ソードが接続される第 3のダイオードと、第 2の入力端子に力ソードが接続される第 4のダイオードと、第 3および第 4のダィォードのァノ一ドとドレインが接続され、高電位側電源ラインとソースが接続され、コンパレータの比較結果がゲートに供給される第 3の Pチャンネル電界効果トランジスタと、を備えたことを特徴としている。

また、本発明は、第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、第 1の入力端子にアノードが接続され、高電位側電源ラインにカソードが接続される第 1のダイォ一ドと、第 2の入力端子にァノ ―ドが接続され、高電位側電源ラインにカソードが接続される第 2のダイォードと、第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、第 2の入力端子にゲートが接続される第 1の Nチャンネル電界効果トランジス夕と、第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、第 1の入力端子にゲートが接続される第 2の Nチャンネル電界効果トランジスタと、充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレー夕と、第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、コンパレ一夕の出力端子にゲートが接続される第 3の Nチャンネル電界効果トランジスタと、第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、コンパレー夕の出力端子にゲー卜が接続される第 4の Nチャンネル電界効果トランジスタと、を備えたことを特徴としている。また、本発明の電子機器は、上記各態様の充電回路を内蔵するとともに、充電回路から給電される電力によって、動作することを特徴としている。

また、本発明の時計は、上記各態様の充電回路を内蔵するとともに、充電回路から給電される電力によって時刻を計測する時計回路とを備えたことを特徴としている。図面の簡単な説明

図 1は、本発明の第 1実施形態の原理説明図である。

図 2は、本発明の第 1実施形態に係わる腕時計に使用される充電回路の回路図である。

図 3は、同実施形態に係わる交流発電機とその周辺機構の構成を示す斜視図でめる。

図 4は、同実施形態に係わる充電回路の充電動作を示すタイミングチャートである。

図 5は、同実施形態に係わるリミツ夕トランジスタの動作説明のための処理フローチヤ—卜である。

図 6は、本発明の第 2実施形態に係わる腕時計に使用される充電回路の回路図である。

図 7は、同実施形態に係わる充電回路の充電動作を示すタイミングチャートである。

図 8は、本発明の第 3実施形態に係わる腕時計に使用される充電回路の回路図である。

図 9は、本発明の第 4実施形態に係わる腕時計に使用される充電回路の回路図である。

図 1 0は、第 1実施形態の変形例に係わる充電回路の構成を示す回路図である ₍ 図 1 1は、第 2実施形態の変形例に対する比較例に係わる充電回路の構成を示す回路図である。

図 1 2は、第 2実施形態の変形例に係わる充電回路の構成を示す回路図である < 図 1 3は、変形例に係わる電子制御機械時計の機械構造を示す斜視図である図 1 4は、変形例に係わる電子制御機械時計の電気的構成を示すブロック図である。

図 1 5は、従来の充電回路の回路図である。

図 1 6は、バックゲート効果を説明するための図である。図 1 7は、第 2実施形態の変形例に係わる充電回路のタイミングチャートである。

図 1 8は、第 5実施形態の電圧検出判別部を示す回路図である。発明を実施するための最良の形態

A . 第 1実施形態

1 . 第 1実施形態の原理構成

図 1は、第 1実施形態に係わる腕時計に使用される充電回路の原理説明図である。

充電回路 1 0 0の主要部は、交流発電機 A Gの発電電圧を整流する整流部 1 0、充電電流を蓄電する大容量コンデンサ 2 0、大容量コンデンサ 2 0の充電電圧 V aを検出し、検出した充電電圧 Vaに基づいて入力端子 AGl , AG2を短絡するか否かを制御するための制御信号 CSを出力する電圧検出判別部 3 O Aと、検出結果に基づいて入力端子 AG1， AG2を短絡する短絡部 4 0から構成されている。なお、図中に示す dは、寄生ダイオードである。

1一 1 ：過充電防止動作

次に、過充電防止動作について、その概略を説明する。

充電が行われると、大容量コンデンサ 2 0に充電電流 iが流れ込むので、その充電電圧 V aが次第に上昇する。

この場合において、電圧検出判別部 3 O Aは、充電電圧 Vaが予め定めた電圧を超過した場合に、入力端子 AGl , AG2を短絡するための制御信号 CSが出力されるように構成され、あるいは、充電電圧 Vaが予め定めた電圧を超過したか否かを判別し、超過していると判別した場合に入力端子 AG1， AG2を短絡するための制御信号 CSが出力されるように構成されている。

これにより、短絡部 4 0が動作し、入力端子 AG1， AG2が短絡され、例えば、端子電圧 AGl ( V I ) が上昇し、端子電圧 AG2 ( V2) が下降した場合は、図中の矢印 Xで示す経路でリミッ夕電流 ILIMが流れる。

従って、大量コンデンサ 2 0に充電電流 iが流れ込むことがなくなり、過充電を防止できるのである。 2. 第 1実施形態の構成

図 2は、第 1実施形態に係わる腕時計に使用される充電回路の回路図である。充電回路 1 0 0の主要部は、交流発電機 AGの発電電圧を整流する整流部 1 0、充電電流を蓄電する大容量コンデンサ 20、および大容量コンデンサ 2 0の充電電圧 Vaを検出し、充電電圧 Vaを基準電圧 Vrefと比較する比較部 30 (二電圧検出判別部）、比較部 30の比較結果に基づいて入力端子 AG1， AG2を短絡する短絡部 40から構成されている。なお、図中に示す dは、寄生ダイオードである。まず、整流部 1 0は、ブリッジ型の全波整流回路として構成されており、入力端子 AG1， AG2に交流発電機 AGの発電電圧が給電されるようになっている。入力端子 AG1， AG2は、力ソードが高電位側電源ライン VDDに接続されるダイオード Dl， D2のアノードと各々接続されている。このため、入力端子 AG1， AG2の端子電圧 V 1， V2が、充電電圧 Vaとダイオード Dl， D2の降下電圧 Vfとの合計値を上回ると、ダイオード Dl， D2はオン状態になる。

また、入力端子 AG1, AG2と低電位側電源ライン VSSの間には、ェンハンスメント型の Nチャンネル F E TN1， N2が設けられている。ここで、 Nチャンネル FE TN1のゲートは入力端子 AG2に接続されており、一方、 Nチャンネル F E TN2のゲ —トは入力端子 AG1に接続されている。 Nチャンネル FE TN1， N2は同一の電気的特性を有しており、それらの閾値電圧は Vtとなっている。

したがって、交流発電機 AGから発電電圧が給電され、端子電圧 V2が端子電圧 VIを上回り、端子電圧 V2が閾値電圧 Vtを越えると、 Nチャンネル F E TN1がォン状態になる。このとき、 Nチャンネル F E TN2はオフ状態である。また、発電電圧の振幅がごく小さければダイオード D2はオフ状態となっている。ここで、発電電圧が次第に大きくなり、端子電圧 V2が、充電電圧 Vaとダイオード D2の降下電圧 Vfとの合計値を上回ると、ダイオード D2がオン状態になる。すると、充電電流 iが「入力端子 AG2→ダイォード D2→高電位側電源ライン VDD—大容量コンデンサ 20→低電位側電源ライン VSS Nチャンネル F E TN1→入力端子 AG1」の経路で流れ、大容量コンデンサ 20に電荷が充電される。また、逆に端子電圧 VIが端子電圧 V2を上回る場合には、「入力端子 AG1→ダィォ一ド Dl→高電位側電源ライン VDD 大容量コンデンサ 2 0→低電位側電源ライン VSS→Nチャンネル F E T N2→入力端子 AG2」の経路で充電電流 iが流れ、大容量コンデンサ 2 0に電荷が充電される。

この整流部 1 0は、図 1 5に示す従来の充電回路のようにコンパレ一夕 C0M1〜 COM4を必要としないので、充電回路の回路規模が小さいという利点があり、また、ダイオードブリッジ回路と比較して、電圧損失が少ないので、発電電圧の振幅が小さくても効率良く充電できるという利点がある。

次に、大容量コンデンサ 2 0は例えば充電可能な二次電池から構成されており、一定の耐圧を有する。仮に、耐圧を越えて充電を行うと、過充電の状態となり大容量コンデンサ 2 0が劣化して充電効率が低下する。

次に、比較部 3 0は、コンパレ一夕 C0M、充電電圧 Vaを分圧する抵抗 R l， R 2、および基準電圧 Vrefを発生する基準電圧発生回路 3 1から構成されている。

コンパレータ COMの正入力端子には基準電圧 Vrefが供給され、一方、その負入力端子には、抵抗 R l， R 2によって分圧された電圧 Va' (二 Va · R 2/( R 1+R 2 ) ) が供給されている。コンパレー夕 COMは、基準電圧 V refと電圧 Va'とを比較して制御信号 CSを生成する。電圧 Va'が基準電圧 V refを上回るならば制御信号 CSは口一レベルになり、一方、電圧 Va'が基準電圧 V refを下回るならば制御信号 CSはハィレベルになる。ここで、基準電圧 V refは、大容量コンデンサ 2 0の耐圧を考慮して、大容量コンデンサ 2 0が過充電にならないように設定する。なお、充電電圧 Vaを基準電圧 V refと直接比較せずに、電圧 Va'と比較するようにしたのは基準電圧 Vrefの作り易さを考慮したためである。

次に、短絡部 4 0は、リミッタトランジスタ L IMTrで構成されている。リミッタトランジス夕 LIMTrとしては、 Pチャンネルェンハスメント型のトランスミツションゲートトランジスタが用いられ、入力端子 AG1， AG2に接続されている。トランスミツションゲ一卜トランジス夕は、そのゲート電圧によってオン ·オフが制御され入出力に双方向性がある。この例では、 Pチャンネルで構成されているので、制御信号 CSが口一レベルのときオン状態（接続）、制御信号 CSがハイレベルのときオフ状態（開放）となる。したがって、充電電圧 V aが所定電圧を上回ると、入力端子 AG1， AG2が接続されリミッタ電流 ILIMが流れ、大容量コンデンサ 2 0には充電電流 iが流れ込まないようになる。次に、交流発電機 AGとその周辺機構の構成を説明する。図 3は交流発電機 A Gとその周辺機構の構成を示す斜視図である。図示のように、交流発電機 AGは、口一夕 14とステ一夕 1 5を備えており、 2極磁化されたディスク状の口一夕 1 4が回転するとステ一夕 1 5の出力用コイル 1 6に起電力が発生し、交流出力が取り出せるようになつている。また、図において、 13は腕時計本体ケース内で旋回運動を行う回転錘であり、 1 1は回転錘 1 3の回転運動を発電機 AGに伝達する輪列機構である。回転錘 13は腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機 AGから起電力が得られるようになつている。

交流発電機 AGから出力された交流は、充電回路 100で整流され、処理装置 9に供給される。処理装置 9は、充電回路 100から放電される電力によって時計装置 7を駆動する。なお、交流発電機 AGが非発電状態であっても、大容量コンデンサ 20から供給される電力によって処理装置 9および時計装置 7が駆動される。この時計装置 7は、水晶発振器やカウン夕回路等で構成されており、水晶発振器で生成されるマスタクロック信号をカウンタ回路で分周し、この分周結果に基づいて時刻を計測している。

3. 第 1実施形態の動作

次に、第 1実施形態に係わる腕時計の動作を図面を参照しつつ説明する。

3 - 1 ：充電動作

図 4は、充電回路の充電動作を示すタイミングチャートである。交流発電機 A Gが発電を開始すると、発電電圧が両入力端子 AG1， AG2に給電される。この場合、入力端子 AG1の端子電圧 VIと入力端子 AG2の端子電圧 V2は、図 4 (a) 、 (b) に示すように、位相が反転している。なお、図中の Vtは、 Nチャンネル F E TN 1, N2の閾値電圧である。

図に示すように端子電圧 VIが時刻 T1で閾値電圧 Vtを越えると、 Nチャンネル F E TN2がオン状態となる。この後、端子電圧 VIが上昇し、時刻 T 2で高電位側電源ライン VDDの電圧を越え、さらにダイォード D1の降下電圧 Vfだけ上昇すると (時刻 T3)、ダイオード D1がオン状態となる。このとき、端子電圧 V2は閾値電圧 Vtを下回っているので、 Nチャンネル F E TN1はオフ状態になっている。

したがって、ダイォ一ド D1がオン状態となる期間 Ta(T3〜T4)において、力端子 AG1→ダィォ一ド Dl→高電位側電源ライン VDD 大容量コンデンサ 20→低電位側電源ライン VSS Nチャンネル F E TN2」の経路で充電電流 iが流れ、大容量コンデンサ 20に電荷が充電される。

この後、端子電圧 VIが下降すると逆に端子電圧 V2が上昇し、端子電圧 V2は時刻 T5において閾値電圧 Vtを越える。すると、 Nチャンネル F E TN1がオン状態となる。この後、端子電圧 V2が上昇し、時刻 T6で高電位側電源ライン VDDの電圧を越え、さらにダイオード D2の降下電圧 Vfだけ上昇すると（時刻 T7)、ダイォ —ド D2がオン状態となる。このとき、端子電圧 VIは閾値電圧 Vtを下回っているので、 Nチャンネル F E TN2はオフ状態になっている。したがって、ダイオード D 2がオン状態となる期間 T b ( T 7〜 T 8 )において、「入力端子 A G 2 ダイオード D 2 高電位側電源ライン V DD→大容量コンデンサ 20 低電位側電源ライン V SS→ Nチャンネル FETN1」の経路で充電電流 iが流れ、大容量コンデンサ 20に電荷が充電される。これにより、発電電圧は全波整流され、図 4 ( c ) に示す充電電流 iが得られることになる。

3— 2 ：過充電防止動作

次に、過充電防止動作について、図 2および図 5の処理フローチャートを参照しつつ説明する。

上述した充電が行われると、大容量コンデンサ 20に充電電流 iが流れ込むので、その充電電圧 Vaが次第に上昇する。比較部 30のコンパレータ COMは、充電電圧 Vaを抵抗 Rl， R2で分圧した電圧 Va' ( = Va - R2/(R1 + R2)) と基準電圧 Vrefとを比較して（ステップ S 1 ) 、前者が後者を上回ると制御信号 CSをローレベルにする。

これにより、リミッタトランジスタ LIMTrがオフ状態からオン状態に移行するため（ステップ S 2) 、入力端子 AG1， AG2が短絡され、例えば、端子電圧 AG1 (V 1) が上昇し、端子電圧 AG2 (V2) が下降した場合は、図中の矢印 Xで示す経路でリミッ夕電流 ILIMが流れる。

過電圧検出は、常時検出していない場合であっても、サンプリング的に検出動作を行っても良い。具体的には、コンパレ一夕 C OMおよび抵抗 Rl、 R 2はトランジス夕スィツチで電源供給を停止するように構成し、数秒周期でトランジスタスィツチを ONしてコンパレ一夕 C O Mと抵抗 R 1、 R 2に電源供給して過電圧検出を行うことで検出動作に拘わる消費電流を削減することができる。

また、その場合は、サンプリング周期の間、コンパレー夕出力信号を保持しておくためにコンパレ一夕出力にラツチ回路を設けておくと良い。

リミッ夕電流 IL IMが交流発電機 A Gに流れると、そのロー夕 1 4の回転に電磁ブレーキがかかる。したがって、腕時計を激しく動かしてもロー夕 1 4には負荷がかかるので回転数が減少し、端子電圧 V I， V 2が低下する。換言すれば、この充電回路 1 0 0は、短絡する経路を形成することによってリミッ夕電流 ILIMが小さくなるという自己制御特性を有している。

ところで、過充電を防止する方法としては、リミッタトランジスタ L IMTrを整流部 1 0と大容量コンデンサ 2 0との間に設け、充電電圧 Vaが所定の電圧を越える場合にリミツ夕トランジスタ L IMTrをオフ状態にして、整流部 1 0と大容量コンデンサ 2 0を切断することも考えられる。しかしながら、そのように構成すると、入力端子 AG1，AG2には大きな発電電圧が発生し、リミッタトランジスタ LIMTrの耐圧を大きくする必要があるが、腕時計のように小型携帯機器の充電回路では、耐圧の小さいトランジスタを用いて I C化するので、大きな耐圧のリミツ夕トランジス夕 LIMTrは I C化に適さない。この点、本実施形態では充電電圧 V aが所定電圧を越えると入力端子 AG1 , AG2を短絡するように構成したので、リミッタトランジス夕 L IMTrとして耐圧の低いものを使用することができ、容易に I C化できるという利点がある。

以上、説明したように第 1実施形態によれば、整流部 1 0をコンパレータを用いることなく構成したので、回路規模を小さくすることができ、しかも消費電流を低減することができる。

また、短絡部 4 0をトランスミッションゲートを用いて構成し、充電電圧 Vaを分圧した電圧 Va'が基準電圧 V refを上回ると、トランスミッシヨンゲ一卜がオン状態になるように制御したので、充電電圧 Vaが大容量コンデンサ 2 0の耐圧を越えることが無く、大容量コンデンサ 2 0の過充電を防止できる。

この場合、短絡部 4 0は、整流部 1 0と大容量コンデンサ 2 0を切断するのではなく、ダイオード Dl， D2を通らない経路で発電電流を流すようにしたので、短絡部 4 0に用いられるトランジスタに耐圧の低いものを使用でき、 I C化が容易になる。また、入力端子 AG1， AG2を短絡した場合には、ショートブレーキが掛かるので、端子電圧 V I , V 2の振幅を自動的に下げることができる。

B . 第 2実施形態

上述した第 1実施形態においては、発電時にリミヅタトランジス夕 L IMTrのソ一ス電位がボディ電位よりもダイオード Dl， D2の降下電圧 V fだけ上がるので、リミッ夕トランジスタの閾値電圧 Vtがバックゲート効果によって低下する。例えば、図 1 6は一般的なェンハンスメント型 Pチャネル F E Tの I DS-V GS特性を示したものである。この図から、ボディ電位 V subがソース電位 V sに対して低下すると I DS-V GS特性が変化し、閾値電圧 Vt (ゲート · ソース間の絶対値）が下がることがわかる。このため、充電電圧 Vaが所定電圧に達しておらず、リミッタトランジス夕 LIMTrが本来オフ状態にあるべき期間において、リミッタトランジスタ LIMTr のソース ·ゲート間の抵抗値が減少して、小さなリミッ夕電流 ILIMが流れる場合がある。特に、発電電流が大きく降下電圧 Vfが大きくなる場合に問題となる。また、時計用 I Cでは、 1^ 0 3 £ 1¹の閾値電圧を 0 . 5 V程度と低電圧に設定するため、バックゲート効果の影響が大きい。

第 2実施形態は、このような点に鑑みてなされたものであり、充電電圧 Vaが基準電圧 V refに達していない場合に、入力端子 AG1， AG2の短絡経路を確実に開放するものである。

1 . 第 2実施形態の構成

図 6は、第 2実施形態に係わる腕時計に使用される充電回路の回路図である。充電回路 1 0 1は、第 1実施形態の整流部 1 0の替わりに低電位側電源ライン V SSと高電位側電源ライン VDDと逆転させた整流部 1 0 ' を用いる点、短絡部 4 0 ' を用いる点を除いて、図 2に示す第 1実施形態の充電回路 1 0 0と同様に構成されている。また、交流発電機 A Gとその周辺機構の構成も図 3に示す第 1実施形態のものと同様である。

まず、整流部 1 0 ' において、入力端子 AG1， AG2はダイオード Dl , D2を介して低電位側電源ライン VSSに接続されている。また、入力端子 AG1， AG2と高電位側電源ライン VDDの間には、エンハンスメント型の Pチャンネル F E TP1， Ρ2が設けられている。ここで、 Ρチャンネル FE TP1のゲートは入力端子 AG2に接続されており、一方、 Ρチャンネル FE TP2のゲートは入力端子 AG1に接続されている。したがって、入力端子 AG1の電圧が入力端子 AG2の電圧を下回り、 Ρチャンネル F Ε ΤΡ2のゲートソース間電圧 Vgsが一定値を越えると、 Pチャンネル FE TP2 がオン状態になる。さらに、入力端子 AG1の電圧が低下して低電位側電源ライン V SSの電圧値よりもダイォード D1の降下電圧 Vfだけ下回ると、ダイォ一ド D1がオン状態になる。すると、充電電流が、「入力端子 AG2 Pチャンネル FE TP2→高電位側電源ライン VDD 大容量コンデンサ 2 0 ダイオード Dl→入力端子 AG1」の経路で流れ、大容量コンデンサ 20に電荷が充電される。

次に、短絡部 40 ' は、 Pチャンネルエンハンスメント型のリミッタトランジス夕 LIMTrおよびダイォード D3，D4から構成されている。リミッタトランジスタお MTrのソースとボディは高電位側電源ライン VDDに、また、そのドレインはダイォ —ド D3，D4の各アノードに接続されており、さらに、ゲートには制御信号 CSが供給されるようになつている。また、ダイオード D3,D4の力ソードは、入力端子 AG1, AG2に接続されている。ここで、リミッタトランジスタ LIMTrのボディはソースと同電位になるので、バックゲート効果によって、オフ状態における抵抗値が減少するといつた不都合はない。したがって、短絡部 40，は、大容量コンデンサ 2 0に対して充電を行う場合にリミッ夕電流 ILIMを流すことがないので、効率良く充電することが可能となる。

この例の短絡部 40 ' にあっては、ダイオード D3,D4が設けられているので、リミツ夕トランジスタ LIMTrがオン状態になったとしても直ちにリミッ夕電流 ILIMが流れるのではなく、以下の式 1、式 2で与えられる条件を満たすことが必要とされる。ただし、リミッタトランジスタ LIMTrのドレイン-ソース間電圧を Vds'とし、ダイオード D3， D4の降下電圧を Vfとする。

V2< Va- Vds' - Vf …式 1

Vl< Va- Vds' -Vf …式 2

2. 第 2実施形態の動作

次に、第 2実施形態に係わる腕時計の動作を図面を参照しつつ説明する。 2— 1 ：充電動作

図 7は、充電回路の充電動作を示すタイミングチャートである。なお、図中の Vtは、 Pチャンネル FETP1, P2の閾値電圧である。

図に示すように端子電圧 VIが時刻 T1で閾値電圧 Vtを下回ると、 Pチャンネル F E TP2がオン状態となる。この後、端子電圧 VIが下降し、時刻 T2で低電位側電源ライン VSSを下回り、さらにダイォード D1の降下電圧 Vfだけ下降すると（時刻 T3)、ダイオード D1がオン状態となる。このとき、端子電圧 V2は閾値電圧 Vt を上回っているので、 Pチャンネル F E TP1はオフ状態になっている。したがつて、ダイオード D1がオン状態となる期間 Ta(T3〜T4)において、「入力端子 AG2 →Pチャンネル FE TP2 高電位側電源ライン VDD 大容量コンデンサ 20→低電位側電源ライン VSS→ダイオード Dl」の経路で充電電流が流れ、大容量コンデンサ 20に電荷が充電される。

この後、端子電圧 VIが上昇すると逆に端子電圧 V2が下降し、端子電圧 V2は時刻 T5において閾値電圧 Vtを下回る。すると、 Pチャンネル FE TP1がオン状態となる。この後、端子電圧 V2が下降し、時刻 T6で低電位側電源ライン VSSの電圧を下回り、さらにダイオード D2の降下電圧 Vfだけ下降すると（時刻 T7)、ダイオード D2がオン状態となる。このとき、端子電圧 VIは閾値電圧 Vtを上回っているので、 Pチャンネル F E TP2はオフ状態になっている。したがって、ダイォ一ド D2がオン状態となる期間 Tb(T7〜T8)において、「入力端子 AG1 Pチャンネル F E TP1→高電位側電源ライン VDD 大容量コンデンサ 20→低電位側電源ライン VSS→ダイオード D2」の経路で充電電流が流れ、大容量コンデンサ 20に電荷が充電される。これにより、発電電圧は全波整流され、図 4 (c) に示す充電電流が得られることになる。

2 - 2 ：過充電防止動作

次に、過充電防止動作について、図 6を参照しつつ説明する。上述した充電が行われると、大容量コンデンサ 20に充電電流 iが流れ込むので、その充電電圧 Vaが次第に上昇する。比較部 30のコンパレ一夕 COMは、充電電圧 Vaを抵抗 R1, R2で充電電圧 Vaを分圧した電圧 Va' (二 Va · R2/( R 1+R2)) と基準電圧 Vre fとを常時比較して、前者が後者を上回ると制御信号 CSを口一レベルにする。すると、リミッタトランジスタ LIMTrがオフ状態からオン状態に移行する。ここで、端子電圧 V2が下降して、閾値電圧 V tを下回ると Pチャンネル F E T P1がオン状態になり、さらに端子電圧 V2が上述した式 2の条件を満たすと、図中の矢印 X 1に示す経路でリミッタ電流 IUMが流れる。一方、端子電圧 V Iが下降して Pチャンネル F E T P2がォン状態となり、さらに端子電圧 V 1が上述した式 1の条件を満たすと、図中の矢印 X 2に示す絰路でリミッ夕電流 ILIMが流れる。

これにより、入力端子 AG1， AG2が短絡され、端子電圧 V I， V2が充電電圧 Vaを上回ったとしても大容量コンデンサ 2 0に充電電流 iが流れ込まなくなり、大容量コンデンサ 2 0の過充電を回避することが可能となる。なお、この例においても第 1実施形態と同様に、リミッ夕電流 IL IMが交流発電機 A Gに流れると口一夕 1 4に電磁ブレーキがかかるので、充電回路 1 0 1は自己制御特性を有している。 3 . 第 2実施形態の効果

以上、説明したように第 2実施形態によれば、リミヅタトランジス夕 LIMTrのソースとボディは高電位側電源ライン VDDに接続するので、ボディ電位がソース電位を上回るといったことがないので、バックゲート効果に起因して通常動作時にリミッタ電流 ILIMが流れるといったことがなくなる。この結果、充電効率をより一層高めることができる。

C . 第 3実施形態

1 . 第 3実施形態の構成

図 8は、第 3実施形態に係わる腕時計に使用される充電回路の回路図である。図 8において、図 2と同様の部分には同一の符号を付す。

本第 3実施形態の充電回路 1 0 0 " が第 1実施形態の充電回路 1 0 0と異なる点は、短絡部 4 0として機能するリミッタトランジスタ LIMTrに代えて、入力端子 AG1と低電位側電源ライン VSSとの間に Nチャンネル F E T N1と並列に接続され、ゲート端子がコンパレ一夕 C O Mの出力端子に接続されたェンハンスメン卜型の Nチャンネル F E Tであるリミッタトランジス夕 LIMTrlと、入力端子 AG2と低電位側電源ライン V SSとの間に Nチヤンネル F E T N2と並列に接続され、ゲート端子がコンパレー夕 C O Mの出力端子に接続されたェンハンスメン卜型の Nチャンネル F E Tであるリミッ夕トランジスタ LIMTr2と、を備えた点である。リミッタトランジスタ LIMTrlと、リミッタトランジスタ LIMTr2とは、同一の電気的特性を有しており、この例では、 Nチャンネルで構成されているので、制御信号 CSが口一レベルのときオフ状態（開放）、制御信号 CSがハイレベルのときォン状態（接続）となる。したがって、充電電圧 V aが所定電圧を上回ると、入力端子 AG1 , AG2が接続されリミッ夕電流 IUMが流れ、大容量コンデンサ 2 0には充電電流 iが流れ込まないようになる。

2 . 第 3実施形態の動作

本第 3実施形態の充電時の動作は、基本的に第 1実施形態と同様であるので、過充電防止動作について図 8を参照して説明する。

充電が行われると、大容量コンデンサ 2 0に充電電流 iが流れ込むので、その充電電圧 Vaが次第に上昇する。比較部 3 0のコンパレー夕 COMは、充電電圧 Vaを抵抗 R l， R 2で分圧した電圧 Va' (二 V a · R 2/( R 1 + R 2 ) ) と基準電圧 Vrefとを比較して、前者が後者を上回ると制御信号 CSをハイレベルにする。

すると、リミッタトランジス夕 LIMTrlおよびリミツタトランジス夕 L IMTr2が同時にオフ状態からオン状態に移行するため、入力端子 AG1， AG2が短絡され、図中の矢印 X ' で示す経路でリミッ夕電流 ILIMが流れる。

なお、過電圧検出は、常時検出していない場合であっても、サンプリング的に検出動作を行っても良い。具体的には、コンパレー夕 C〇Mおよび抵抗 R l、 R 2 はトランジスタスィツチで電源供給を停止するように構成し、数秒周期でトランジス夕スィッチを ONしてコンパレー夕 C O Mと抵抗 R l、 R 2に電源供給して過電圧検出を行うことで検出動作に拘わる消費電流を削減することができる。

また、その場合は、サンプリング周期の間、コンパレータ出力信号を保持しておくためにコンパレータ出力にラツチ回路を設けておくと良い。

リミッ夕電流 ILIMが交流発電機 A Gに流れると、その口一夕 1 4の回転に電磁ブレーキがかかる。したがって、腕時計を激しく動かしても口一夕 1 4には負荷がかかるので回転数が減少し、端子電圧 V I， V2が低下する。換言すれば、この充電回路 1 0 0 " は、短絡する経路を形成することによってリミッ夕電流 ILIMが小さくなるという自己制御特性を有している。以上、説明したように第 3実施形態によれば、整流部 1 0をコンパレータを用いることなく構成したので、回路規模を小さくすることができ、しかも消費電流を低減することができる。

また、短絡部 4 0を二つの Nチャンネル F E Tであるリミッ夕トランジスタ L I MTrlおよびリミッタトランジスタ LIMTr2により構成し、充電電圧 Vaを分圧した電圧 Va'が基準電圧 V refを上回ると、リミッタ卜ランジス夕 L IMTrlおよびリミッタトランジス夕 LIMTr2が同時にオン状態になるように制御したので、充電電圧 Vaが大容量コンデンサ 2 0の耐圧を越えることが無く、大容量コンデンサ 2 0の過充電を防止できる。

この場合、短絡部 4 0は、整流部 1 0と大容量コンデンサ 2 0を切断するのではなく、ダイオード Dl , D2を通らない経路で発電電流を流すようにしたので、短絡部 4 0に用いられるトランジスタに耐圧の低いものを使用でき、 I C化が容易になる。また、入力端子 AG1 , AG2を短絡した場合には、ショートブレーキが掛かるので、端子電圧 V I , V2の振幅を自動的に下げることができる。

3 . 第 3実施形態の効果

以上、説明したように第 3実施形態によれば、リミッタトランジスタ L IMTrのソースとボディは高電位側電源ライン VDDに接続するので、ボディ電位がソース電位を上回るといったことがないので、バックゲート効果に起因して通常動作時にリミッタ電流 IL IMが流れるといったことがなくなる。この結果、充電効率をより一層高めることができる。

さらに第 2実施形態と比較して、外付け素子であるリミッ夕用のダイォ一ド D 3、 D 4を省くことが可能となり、集積回路内に回路を形成することが可能となる (

D . 第 4実施形態

1 . 第 4実施形態の構成

図 9は、第 4実施形態に係わる腕時計に使用される充電回路の回路図である。図 9において、図 2の第 1実施形態と同様の部分には同一の符号を付す。

充電回路 1 0 0 " ' の主要部は、交流発電機 A Gの発電電圧を整流する整流部 1 0、充電電流を蓄電する大容量コンデンサ 2 0、および大容量コンデンサ 2 0 の充電電圧 Vaを検出し、充電電圧 Vaを基準電圧 Vrefと比較する比較部 30、比較部 30の比較結果に基づいて高電位側電源ライン VDDと低電位側電源ライン V SSとを短絡する短絡部 40と、逆電流を防止するための逆電流防止ダイォード D と、から構成されている。なお、図中に示すは、寄生ダイオードである。この場合において、整流部 10、大容量コンデンサ 20及び比較部 30の構成は第 1実施形態と同様であるので、その詳細な説明を省略する。

次に短絡部 40の構成について説明する。

短絡部 40は、リミッタトランジスタ LIMTrで構成されている。リミッタトランジス夕 LIMTrとしては、 Pチャンネルェンハスメン卜型トランジスタが用いられ、電源ライン VDD, VSSに接続されている。この例では、 Pチャンネルで構成されているので、制御信号 CSがローレベルのときオン状態（接続）、制御信号 CSがハィレベルのときオフ状態（開放）となる。したがって、充電電圧 Vaが所定電圧を上回ると、高電位側電源ライン VDDと低電位側電源ライン VSSとを短絡させてリミッタ電流 ILIMが流れ、大容量コンデンサ 20には充電電流 iが流れ込まないようになる。

このとき、逆電流防止ダイオード DRPは、リミッタ電流 ILIMが充電電流 iとして大容量コンデンサ 20に流れ込むのを防止している。

2. 第 4実施形態の動作

次に、第 4実施形態に係わる腕時計の動作を図 4を参照しつつ説明する。

2 - 1 ：充電動作

交流発電機 AGが発電を開始すると、発電電圧が両入力端子 AG1， AG2に給電される。この場合、入力端子 AG1の端子電圧 VIと入力端子 AG2の端子電圧 V2は、図 4 (a) 、 (b) に示すように、位相が反転している。なお、図中の Vtは、 Nチヤンネル FE TN1， N2の閾値電圧である。

図に示すように端子電圧 VIが時刻 T1で閾値電圧 Vtを越えると、 Nチヤンネル F E TN2がオン状態となる。この後、端子電圧 VIが上昇し、時刻 T 2で高電位側電源ライン VDDの電圧を越え、さらにダイォード D1の降下電圧 Vfだけ上昇すると (時刻 T3)、ダイオード D1がオン状態となる。このとき、端子電圧 V2は閾値電圧 Vtを下回っているので、 Nチャンネル F E TN1はオフ状態になっている。したがって、ダイオード Dlがオン状態となる期間 Ta(T3〜T4)において、「入力端子 AG1→ダイオード Dl→高電位側電源ライン VDD 大容量コンデンサ 20→逆流防止ダイォード DRP 低電位側電源ライン VSS Nチャンネル F E TN2」の経路で充電電流 iが流れ、大容量コンデンサ 20に電荷が充電される。

この後、端子電圧 VIが下降すると逆に端子電圧 V2が上昇し、端子電圧 V2は時刻 T5において閾値電圧 Vtを越える。すると、 Nチャンネル FE TN1がオン状態となる。この後、端子電圧 V2が上昇し、時刻 T6で高電位側電源ライン VDDの電圧を越え、さらにダイオード D2の降下電圧 Vfだけ上昇すると（時刻 T7)、ダイォ —ド D2がオン状態となる。このとき、端子電圧 VIは閾値電圧 Vtを下回っているので、 Nチャンネル F E TN2はオフ状態になっている。したがって、ダイオード D2がオン状態となる期間 Tb( T7〜T8)において、「入力端子 AG2→ダイォード D2 高電位側電源ライン VDD 大容量コンデンサ 20→低電位側電源ライン VSS→ 逆流防止ダイォード DRP Nチャンネル F E TNlj の経路で充電電流 iが流れ、大容量コンデンサ 20に電荷が充電される。これにより、発電電圧は全波整流され、図 4 ( c ) に示す充電電流 iが得られることになる。

2 - 2 ：過充電防止動作

次に、過充電防止動作について、再び図 2および図 5の処理フローチャートを参照しつつ説明する。

上述した充電が行われると、大容量コンデンサ 20に充電電流 iが流れ込むので、その充電電圧 Vaが次第に上昇する。比較部 30のコンパレ一夕 COMは、充電電圧 Vaを抵抗 Rl， R2で分圧した電圧 Va' ( = Va . R2/( R 1 + R2)) と基準電圧 Vrefとを比較して（ステップ S 1 ) 、前者が後者を上回ると制御信号 CSをローレベルにする。

これにより、リミッタトランジスタ LIMTrがオフ状態からオン状態に移行するため（ステップ S 2) 、高電位側電源ライン VDDと低電位側電源ライン VSSとが短絡され、例えば、端子電圧 AG1 (VI) が上昇し、端子電圧 AG2 (V2) が下降した場合は、図中の矢印 Xで示す経路でリミッ夕電流 ILIMが流れる。

リミッ夕電流 ILIMが交流発電機 AGに流れると、その口一夕 14の回転に電磁ブレーキがかかる。したがって、腕時計を激しく動かしてもロー夕 14には負荷がかかるので回転数が減少し、端子電圧 VI， V2が低下する。換言すれば、この充電回路 1 00は、短絡する経路を形成することによってリミッ夕電流 ILIMが小さくなるという自己制御特性を有している。

以上、説明したように第 4実施形態によれば、整流部 10をコンパレー夕を用いることなく構成したので、回路規模を小さくすることができ、しかも消費電流を低減することができる。

また、短絡部 40を電界効果トランジスタを用いて構成し、充電電圧 Vaを分圧した電圧 Va'が基準電圧 Vrefを上回ると、リミッタトランジスタがオン状態になるように制御したので、充電電圧 Vaが大容量コンデンサ 20の耐圧を越えることが無く、大容量コンデンサ 20の過充電を防止できる。

E. 第 5実施形態

1. 第 5実施形態の構成

図 18は、第 1実施形態の電圧検出判別部の他の実施形態である電圧検出判別部の回路図である。図 18において、図 1の第 1実施形態と同様の部分には同一の符号を付す。

電圧検出判別部 3 OAは、一端が電源 VDDに接続された定電流源 CCNSTと、定電流源 CCNSTの他端にドレイン D及びゲート Gが共通接続されたトランジスタ Q 1と、トランジス夕 Q1のソース Sにドレイン D及びゲ一ト Gが共通接続されたトランジス夕 Q2と、一端が電源 VDDに接続されたプルダウン抵抗 RPDと、プルダウン抵抗 RPDの他端に入力端子が接続された第 1ィンバ一夕 I NV1と、第 1ィ一夕 I N VIの出力端子に入力端子が接続され、制御信号 CSを出力する第 2ィ一夕 I NV2と、トランジス夕 Q2のソース S及びプルダウン抵抗 RPDの他端並びに電源 VSSの間に接続されたカレントミラ一回路 CMCと、を備えて構成されている。

カレントミラ一回路 CMCは、トランジスタ Q2のソース Sにドレイン D及びゲート Gが共通接続され、ソース Sが電源 VSSに接続されたトランジスタ QDと、プルダウン抵抗 RPDの他端にドレイン Dが接続され、トランジスタ QDのゲ一ト Gにゲ一卜 Gが接続され、ソース Sが電源 VSSに接続されたトランジスタ QCと、を備えて構成されている。 2. 第 5実施形態の動作

次に第 5実施形態の電圧検出判別部 30 Aの動作を図 1及び図 1 8を参照して説明する。

電源電圧（VDD—VSS) が低いうち、すなわち、図 1 8においては、トランジス夕 Ql、トランジス夕 Q2及びトランジス夕 QDのしきい値電圧の合計電圧未満の場合には、定電流源 CCNSTから電流は流れず、カレントミラ一回路 CMCのトランジス夕 QD及びトランジスタ QCはオフ状態であり、第 1ィンバ一夕 I NV1の入力端子には、電源 VDDをプルダウン抵抗 RPDによりプルダウンした電圧 VI (= " H" レベル相当）が印加され、第 1インバー夕 I N VIは、 "L" レベルの信号を出力する。

これにより第 2インバー夕 I NV2は、制御信号 CSを "H" レベルとするので、リミッタトランジスタ 40は、オフ状態を保持する。

一方、電源電圧（VDD— VSS) が大きくなつて、所定の電圧（図 18においては、トランジスタ Ql、トランジスタ Q2及びトランジスタ QDのしきい値電圧の合計電圧）を超過すると、定電流源 CCNSTからトランジスタ Ql、 Q2、 QDを介して電源 VSS側に電流が流れ、トランジス夕 QDのドレイン D—ソース S間の電流と同じ大きさの電流がトランジス夕 QCのドレイン D—ソース S間を流れる。

ここで、トランジスタ QCに流れる電流はプルダウン抵抗 RPDに流れ得る電流よりも大きくなるように設定されており、この結果、電圧 VIは " L" レベルに相当する電圧となる。

これにより、第 1インバ一夕 I N VIは、 "H" レベルの信号を出力し、第 2ィンバ一夕 I NV2は、制御信号 CSを "L" レベルとするので、リミッタトランジス夕 40は、ォン状態となり、リミッタ電流が流れることとなる。

このように本第 5実施形態の電圧検出判別部 3 OA' は、電源電圧が低い場合には、ほとんど電流を消費することがなく、電池駆動されている携帯用電子機器などにおいて、過電圧を防止する回路として好適となっている。

E. 変形例

本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。 ( 1) 上述した第 1実施形態の充電回路 1 00は、高電位側電源ライン VDDと低電位側電源ライン VSSを逆転させ充電回路 100' として構成してもよい。図 1 0に充電回路 100 ' の構成を示す。この場合、充電回路 1 00 ' は、整流部 1 0の替わりに第 2実施形態で説明した整流部 10 ' を用いる点を除いて、第 1実施形態の充電回路 100と同様である。

( 2) 上述した第 2実施形態の充電回路 1 0 1は、高電位側電源ライン VDDと低電位側電源ライン VSSを逆転させ充電回路 10 1 ' として構成してもよい。この場合、単に整流部 10' の替わりに第 1実施形態で説明した整流部 10を適用すると、図 1 1に示す回路となる。ここで、端子電圧 VIが端子電圧 V2よりも大きくなると、矢印 Yの経路でリミッタ電流 ILIMが流れる。しかし、端子電圧 VIの上昇に伴って、 Nチャンネル F E TN2がオン状態となるので、大容量コンデンサ 2

0が短絡され矢印 Zの経路で短絡電流が流れるという問題がある。

そこで、充電回路 10 1 ' は、図 12に示すように構成する必要がある。この充電回路 10 1 ' は、整流部 10 ' の替わりに第 1実施形態で説明した整流部 1 0を用い、リミッタトランジス夕 LIMTrとしてェンハンスメント型の Nチャンネル F E Tを用い、コンパレ一夕 COMの正入力端子と負入力端子を逆転させた点を除いて、第 2実施形態の充電回路 10 1と同様である。つまり、発電電流を短絡させることにより得られるリミッ夕電流を整流用のダイォ一ド D1およびダイォ一ド D 2に流さないようにする必要がある。

この場合、充電電圧 Vaを分圧した電圧 Va'が基準電圧 Vrefが上回ると、コンパレー夕 COMは制御信号 CSをハイレベルにするので、リミッタトランジス夕 LIMTr はオン状態になる。ここで、端子電圧 VIが上昇すると、図中、矢印 Y' で示す絰路でリミッ夕電流 ILIMが流れ、大容量コンデンサ 20の過充電が回避される。ここで、充電回路 10 1 ' の過充電防止動作を図 17に示すタイミングチャートを用いて説明する。図において制御信号 CSがローレベルの期間（〜T10，T20 〜）においては、リミッタトランジスタ LIMTrはオフ状態になっているので、整流部 10は、図 4と同様に通常の整流動作を行い、図 1 7 (d) に示す充電電流 i が大容量コンデンサ 20に流れ込む。ここで、図 1 7 (a) に示すように制御信号 CSがハイレベルになると、リミッタトランジス夕 LIMTrがオン状態になる。この場合、入力端子 AG1の端子電圧 VIが、図 1 7 ( b) に示すようにダイオード D3の降下電圧 Vfとリミッタトランジス夕 LIMTrのドレイン . ソース間電圧 Vdsの合計だけ上昇すると、ダイオード D3がオン状態になる。すると、「入力端子 AG1 ダイオード D 3 リミツ夕トランジスタ LIMTr→低電位側電源ライン VSS→Nチヤンネル F E TN2→入力端子 AG2」の経路で、図 17 ( e ) に示すリミッタ電流 I LIMが流れる。一方、入力端子 AG2の端子電圧 V2が、図 1 7 ( c) に示すように上昇すると、ダイオード D 4がオン状態となり、「入力端子 AG2→ダイオード D4 リミッタトランジスタ UMTr 低電位側電源ライン VSS→Nチャンネル F E TN1→入力端子 AG1」の経路でリミッタ電流 ILIMが流れる。したがって、端子電圧 V1，V2 が上昇しても、ダイォ一ド D1，D 2がオン状態になる前にダイォ一ド D3,D4がォン状態になるので、大容量コンデンサ 20に充電電流 iが流れ込むことはなく、過充電を防止することができる。

( 3 ) 上述した各実施形態および変形例においては、充電回路 100， 10 1を用いた電子機器の一例として腕時計を取り上げ説明したが、本発明はこれに限定されるものではなく、例えば、置き時計、クロック等の時計、携帯型の血圧計、携帯電話機、ページャ、万歩計、電卓、携帯用パーソナルコンピュータ、電子手帳、携帯ラジオ等に適用することができる。要は電力を消費する電子機器であればどのようなものに適用してもよい。このような電子機器においては、電池がなくてもそこに内蔵される電子回路や機構系を継続して動作させることができるので、何時でも電子機器を使用することができ、また、煩わしい電池の交換を不要にできる。さらには、電池の廃棄に伴う問題が生ずることもない。

なお、蓄電作用のない電池と充電回路 1 00 , 10 1とを兼用してもよく、この場合は、電子機器を長時間持ち歩かなつかった場合に、電池からの電力により即座に電子機器を動作させることができ、その後、使用者が電子機器を持ち歩くことによって、発電された電力によって電子機器を動作させることができる。

(4) 上述した各実施形態および変形例においては、スィッチ手段の一例とし、 Pチャンネル F E TP1， Ρ2、 Νチャンネル F E TNI, Ν2といったュニポーラトランジス夕を例示したが、 Pチャンネル FE TP1, P2の替わりに PNP型のトランジス夕、 Nチャンネル FETN1, N2の替わりに N P N型のバイポーラトランジス夕を使用してもよい。ただし、これらのバイポーラトランジスタにあっては、ェミツ夕 ·コレクタ間の飽和電圧が 0. 3 V程度あるのが通常であるから、交流発電機 AGの起電圧が小さい場合には、上述した実施形態のように F E Tを使用することが望ましい。

( 5) 上述した各実施形態および変形例において、コンパレータ COMを FE Tを使用して構成し、充電回路 1 0 0、 1 0 1全体を 1チップの I Cに内蔵するようにしてもよい。また、ダイオード D1〜D4は、一方向に電流を流す一方向性素子であればどのようなものであってもよく、その種類は問わない。例えば、ゲルマニウムダイオードの他、ショットキーダイオードを使用してもよい。特に、ショットキ一ダイオードは、降下電圧が 0. 3 Vと小さいので、交流発電機 AGの起電圧が小さい場合に好適である。

( 6) 上述した各実施形態に係わる充電回路 1 00 , 1 0 1および変形例に係わる充電回路 1 00，， 1 0 1 ' は、ゼンマイ式発電機を備えた電子制御機械時計に応用してもよい。図 1 3は、電子制御機械時計の機械構造を示す斜視図である。この腕時計において、ゼンマイ 1 1 ◦はリューズ（図示せず）に連結されており、リユーズを卷くことによって、ゼンマイ 1 1 0に機械工ネルギが蓄積されるようになっている。ゼンマイ 1 1 0と発電機 1 30の口一夕 1 3 1の間には、増速輪列 1 2 0が設けられている。増速輪列 1 20は、分針 1 24が固定されている二番車 1 2 1、三番車 1 2 2、および秒針 1 25が固定されている四番車 1 23等から構成されている。そして、この増速輪列 1 20によってゼンマイ 1 1 0の運動が発電機 1 3 0のロー夕 1 3 1に伝達され、発電が行われるようになつている。ここで、発電機 1 30は電磁ブレーキとしても作用し、増速輪列 1 20に固定された指針を定速で回転させている。この意味において、発電機 1 30は調速機としても機能する。

次に、図 14は、第 1実施形態の充電回路 1 ◦ 0を適用した電子制御機械時計の電気的構成を示すブロック図である。図において、充電回路 1 00は、発電機 1 30と整流回路 140とによって構成されている。発振回路 1 60は水晶振動子 1 6 1を用いてクロック信号 CLKを生成している。調速回路 1 7◦において、検出回路 1 0 2が発電機 1 30の発電周波数を検出すると、制御回路 1 0 3は、この検出結果に基づいて、口一夕 1 3 1の回転周期がクロック信号 CLKの周期と合うように電磁ブレーキを調整して口一夕 1 3 1の回転速度を一定にするように短絡部 4 0を制御している。

ここで、発電機 1 3 0の回転制御は、交流発電機 A Gのコイル両端を短絡可能な短絡部 4 0でオン 'オフすることで行っている。このスィッチは、上述した実施形態におけるリミッタトランジスタ L IMTrが相当する。このチヨッノリングによつて、スイッチをオンした時には、交流発電機 A Gにショートブレーキが掛かり、かつ交流発電機 A Gのコイルに電気工ネルギが蓄積される。一方、スィッチをォフすると、交流発電機 A Gが動作し、コイルに蓄積されていた電気工ネルギが開放され起電圧が生じる。この時の起電圧には、スィッチをオフしていた時の電気エネルギが加わるので、その値を高めることができる。このため、交流発電機 A Gをチヨツバリングで制御すると、ブレーキ時の発電電力の低下をスィツチオフ時の起電圧の高まり分で補填でき、発電電力を一定以上に保ちながら、制動トルクを増加でき、持続時間の長い電子制御式機械時計を構成することができる。この場合、チヨヅパリングに用いるスィツチと過充電防止のために用いるリミヅ夕トランジス夕 LIMTrとを兼用することができるので、構成を簡易にすることができる。

( 7 ) また、上述した各実施形態および変形例における比較部 3 0における比較動作は、常時行うものであつたが、本発明はこれに限定されるものではなく、サンプル周期毎に比較動作を実行するようにしてもよいし、あるいは、交流発電機 A Gの発電状態を検出し、交流発電機 A Gが発電状態にある時のみ比較動作を行うようにしてもよい。産業上の利用可能性

上述したように本発明によれば、充電電圧が所定の電圧を越えると、一方の入力端子から出力される発電電流を第 1および第 2のダイォードを通らない経路で他方の入力端子に供給するようにしたので、充電素子の過充電を防止することができる。また、スィッチ手段を制御するためにコンパレー夕を用いないので、回路規模を小さくすることができ、しかも低消費電力を低減することができる。また、トランスミッションゲートを用いる場合には、これにより両入力端子を短絡するので、簡易な構成で充電素子の過充電を防止することができる。この結果、製造コストを削減でき、さらに、省スペースの要求が厳しい腕時計等の電子機器に充電回路を組み込むことが容易になる。

また、 Nチャンネル電界効果トランジスタ、あるいは Pチャンネル電界効果トランジス夕とダイォードを介して短絡経路を形成する場合には、バックゲート効果によってオフ抵抗が低下しないので、充電電圧が所定の電圧未満の場合にリミッ夕電流が流れて充電効率が下がるといったことがなく、確実に充電回路を動作させることができるという利点がある。

Claims

If ' ^

1 . 複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路に用いられる過充電防止方法であって、

前記充電素子の充電電圧を検出し、

検出された充電電圧が予め定めた所定の電圧を上回る場合には、前記複数の整流素子を介さない経路で前記一対の入力端子を短絡させること

を特徴とする過充電防止方法。

2：複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路に用いられる過充電防止方法であって、

前記充電素子の充電電圧を検出し、

検出された充電電圧を予め定められた基準電圧と比較し、

前記充電電圧が前記基準電圧を上回る場合には、前記複数の整流素子を介さない経路で前記一対の入力端子を短絡させること

を特徴とする過充電防止方法。

3 . 交流電圧が給電される各入力端子の一方の端子電圧に応じて、他方の入力端子と第 1の電源ラインとを接続するか否かが制御される第 1および第 2のスィツチ手段と、各入力端子と第 2の電源ラインとの間に各々接続された第 1および第 2のダイォードと、前記第 1および第 2の電源ライン間に接続される充電素子とを備え、前記交流電圧を整流して前記充電素子に電力を充電する充電回路に用いられる過充電防止方法であって、

前記充電素子の充電電圧を検出し、

検出された充電電圧を予め定められた基準電圧と比較し、

前記充電電圧が前記基準電圧を上回る場合には、一方の前記入力端子から流れ込む発電電流を、前記第 1および第 2のダイォードを通らない経路で他方の前記入力端子に供給すること

を特徴とする過充電防止方法。

4 . 特許請求の範囲第 1項ないし第 3項のいずれかに記載の過充電防止方法であって、

前記充電電圧が前記基準電圧を上回る場合には、前記両入力端子を短絡させることによって、一方の前記入力端子から流れ込む発電電流を、前記第 1および第 2のダイォ一ドを通らない経路で他方の前記入力端子に供給すること

を特徴とする過充電防止方法。

5 . 複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路において、

前記充電素子の充電電圧を検出する充電電圧検出手段と、

前記充電電圧検出手段により検出された充電電圧が予め定めた所定の電圧を上回る場合には、前記複数の整流素子を介さない経路で前記一対の入力端子を短絡させる短絡手段と、

を備えたことを特徴とする充電回路。

6 . 複数の整流素子を有し、一対の入力端子を介して外部の交流電源より入力される交流を直流に変換して出力する整流回路を用い、充電素子に電力を充電する充電回路において、

前記充電素子の充電電圧を検出する充電電圧検出手段と、

検出された充電電圧を予め定められた基準電圧と比較する比較手段と、前記充電電圧が前記基準電圧を上回る場合には、前記複数の整流素子を介さない経路で前記一対の入力端子を短絡させる短絡手段と、

を備えたことを特徴とする充電回路。

7 . 第 1および第 2の入力端子に給電される交流電圧を整流して第 1および第 2の電源ラインの間に設けられた充電素子に電荷を充電する充電回路において、前記第 1の入力端子と前記第 1の電源ラィンとの間に設けられ、前記第 2の入力端子の電圧に基づいてオン ·オフが制御される第 1のスィツチ手段と、前記第 2の入力端子と前記第 1の電源ラインとの間に設けられ、前記第 1入力端子の電圧に基づいてオン ·オフが制御される第 2のスィツチ手段と、

前記第 1の入力端子と前記第 2の電源ラインとの間に設けられる第 1のダイォ ―ドと、前記第 2の入力端子と前記第 2の電源ラインとの間に設けられる第 2のダイォードと、

前記充電素子の充電電圧を検出し、検出された充電電圧と予め定められた基準電圧とを比較する比較手段と、

前記比較手段の比較結果に基づいて、一方の前記入力端子から流れ込む発電電流を、前記第 1および第 2のダイォードを通らない経路で他方の前記入力端子に供給することによって、前記第 1の入力端子と前記第 2の入力端子とを短絡させる短絡手段と、

を備えたことを特徴とする充電回路。

8 . 前記短絡手段は、前記第 1の入力端子と前記第 2の入力端子との間に設けられたトランジスタであることを特徴とする請求の範囲第 7項記載の充電回路。

9 . 前記短絡手段は、前記第 1の入力端子に一端が接続される第 3のダイォ一ドと、前記第 2の入力端子に一端が接続される第 4のダイオードと、前記第 3および第 4のダイオードの他端と接続されるとともに前記第 1または第 2の電源ラィンと接続されるトランジスタとを備えたことを特徴とする請求の範囲第 7項記載の充電回路。

1 0 . 第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、

前記第 1の入力端子にアノードが接続され、高電位側電源ラインにカソードが接続される第 1のダイォ一ドと、

前記第 2の入力端子にアノードが接続され、高電位側電源ラインにカソードが接続される第 2のダイオードと、

前記第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、前記第 2の入力端子にゲートが接続される第 1の Nチャンネル電界効果トランジスタと、

前記第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、前記第 1の入力端子にゲートが接続される第 2の Nチャンネル電界効果トランジスタと、前記充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレータと、前記第 1および第 2の入力端子の間に設けられ、前記コンパレータの比較結果に基づいてオン ·オフが制御されるトランスミツシヨンゲ一トと

を備えたことを特徴とする充電回路。

1 1 . 第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、

前記第 1の入力端子にカソ一ドが接続され、低電位側電源ラインにアノードが接続される第 1のダイォードと、

前記第 2の入力端子に力ソードが接続され、低電位側電源ラインにアノードが接続される第 2のダイオードと、

前記第 1の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、前記第 2の入力端子にゲートが接続される第 1の Pチャンネル電界効果トランジスタと、

前記第 2の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、前記第 1の入力端子にゲートが接続される第 2の Pチャンネル電界効果トランジスタと、

前記充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレー夕と、

前記第 1および第 2の入力端子の間に設けられ、前記コンパレー夕の比較結果に基づいてオン ·オフが制御されるトランスミツシヨンゲ一トと

を備えたことを特徴とする充電回路。

1 2 . 第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、

前記第 1の入力端子にアノードが接続され、高電位側電源ラインにカソ一ドが接続される第 1のダイオードと、

前記第 2の入力端子にアノードが接続され、高電位側電源ラインにカソ一ドが接続される第 2のダイォ一ドと、前記第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、前記第 2の入力端子にゲートが接続される第 1の Nチャンネル電界効果トランジスタと、

前記第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、前記第 1の入力端子にゲートが接続される第 2の Nチャンネル電界効果トランジスタと、

前記充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレータと、

前記第 1の入力端子にアノードが接続される第 3のダイォードと、

前記第 2の入力端子にアノードが接続される第 4のダイォ一ドと、

前記第 3および第 4のダイォードのカソードとドレインが接続され、前記低電位側電源ラインとソースが接続され、前記コンパレー夕の比較結果がゲートに供給される第 3の Nチャンネル電界効果トランジスタと

を備えたことを特徴とする充電回路。

1 3 . 第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、

前記第 2の入力端子にカソードが接続され、低電位側電源ラインにアノードが接続される第 2のダイォ一ドと、

前記第 1の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、前記第 2の入力端子にゲートが接続される第 1の Pチャンネル電界効果トランジス夕と、

前記第 2の入力端子にドレインが接続され、高電位側電源ラインにソースが接続され、前記第 1の入力端子にゲ一トが接続される第 2の Pチャンネル電界効果トランジスタと、

前記充電素子の充電電圧と予め定められた基準電圧とを比較するコンパレー夕と、前記第 1の入力端子にカソードが接続される第 3のダイォ一ドと、前記第 2の入力端子にカソードが接続される第 4のダイォードと、

前記第 3および第 4のダイオードのアノードとドレインが接続され、前記高電位側電源ラインとソースが接続され、前記コンパレー夕の比較結果がゲートに供給される第 3の Pチャンネル電界効果トランジスタと

を備えたことを特徴とする充電回路。

1 4 . 第 1および第 2の入力端子に給電される交流電圧を整流して高電位側電源ラインおよび低電位側電源ラインの間に設けられた充電素子に電力を充電する充電回路において、

前記第 1の入力端子にアノードが接続され、高電位側電源ラインにカソ一ドが接続される第 1のダイォードと、

前記第 2の入力端子にアノードが接続され、高電位側電源ラインにカソードが接続される第 2のダイォードと、

前記第 1の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、前記コンパレータの出力端子にゲートが接続される第 3の Nチャンネル電界効果卜ランジス夕と、

前記第 2の入力端子にドレインが接続され、低電位側電源ラインにソースが接続され、前記コンパレー夕の出力端子にゲ一卜が接続される第 4の Nチャンネル電界効果トランジスタと、

を備えたことを特徴とする充電回路。

1 5 · 請求の範囲第 5項、第 6項、第 7項、第 1 0項、第 1 1項、第 1 2項、第 1 3項、第 1 4項のうちいずれか 1項に記載の充電回路を内蔵するとともに、前記充電回路から給電される電力によって、動作することを特徴とする電子機器。 1 6 . 請求の範囲第 5項、第 6項、第 7項、第 1 0項、第 1 1項、第 1 2項、第 1 3項、第 1 4項のうちいずれか 1項に記載の充電回路を内蔵するとともに、前記充電回路から給電される電力によって時刻を計測する時計回路とを備えたことを特徴とする時計。