WO1998058495A1 - Image processor and image processing method - Google Patents

Image processor and image processing method Download PDF

Info

Publication number
WO1998058495A1
WO1998058495A1 PCT/JP1998/002581 JP9802581W WO9858495A1 WO 1998058495 A1 WO1998058495 A1 WO 1998058495A1 JP 9802581 W JP9802581 W JP 9802581W WO 9858495 A1 WO9858495 A1 WO 9858495A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
processing
storage
image data
encoding
Prior art date
Application number
PCT/JP1998/002581
Other languages
English (en)
French (fr)
Inventor
Yasuo Kohashi
Shunichi Kuromaru
Masayoshi Tojima
Hitoshi Fujimoto
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CA002293458A priority Critical patent/CA2293458C/en
Priority to US09/446,022 priority patent/US6690378B1/en
Priority to EP98924581A priority patent/EP0989753A4/en
Publication of WO1998058495A1 publication Critical patent/WO1998058495A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding

Definitions

  • the present invention relates to an image processing device and an image processing method, and more particularly to a ghost image process in which manually input image data is stored in a temporary storage unit, and an encoding process is performed on the stored image data.
  • a non-image data is a moving image
  • the original force 5 is analog data
  • various and complex signal processing so it is possible Isseki de compression, etc., images digitized Technology is forming an important location area.
  • the image processing apparatus according to the conventional technology is configured to input analog ghost image data, perform digital conversion and th-condensed encoding processing, and record or transmit the digital ghost image data.
  • An example of such an image processing apparatus with temporary storage is disclosed in Japanese Patent Application No. 7-273641, in which digital image data is stored in a memory called an image frame memory. It is temporarily stored.
  • FIG. 10 is a block diagram showing a configuration of an example of an image processing apparatus according to a conventional technique.
  • a conventional image processing apparatus using branching includes an A / D conversion unit 1001, an image input control unit 1002, a memory control unit 1003, an encoding unit 1004, Input It has an image memory 1005 and a rate buffer 1006, receives analog video signal S1051 as device input, and outputs coded data S1057 as device output. It is assumed that.
  • the signal indicated by the solid line indicates the flow of the data to be processed, and the signal indicated by the broken line indicates the flow of the symbol for control. is there.
  • the A / D conversion unit 1001 performs analog-to-digital conversion processing on the input analog video signal S1051 to generate digital image data S1052.
  • the image human power control unit 1002 generates an image input permission signal S1061 indicating validity / invalidity of the input digital image data S1052.
  • the memory control unit 1003 controls storing and reading of the digital image data into and from the memory.
  • the encoding unit 1004 performs a predetermined If compression processing on the digital ghost image data S105 so as to generate an encoded data S10056.
  • the input image memory 1005 temporarily stores the digital image data S105 for the work of the compression encoding process.
  • an input image memory is managed by being divided into a plurality of areas each of which stores a predetermined amount of digital image data.
  • the input image memory 1005 stores a first area 1005a and a second area 1005, each of which can store one frame (corresponding to one screen) of digital image data. 5b.
  • the rate buffer 1006 generates the encoded data S 1 generated by the encoder 104 so that the device output S 1 057 from the image processing device is output at a constant rate. 0 56 is temporarily stored and output. The operation of the thus configured image processing apparatus using the conventional branch operation will be described below.
  • the analog video signal S1051 which is a device input of the image processing apparatus, is input, the analog video signal S1051 is input to the A / D conversion unit 1001, and the analog video signal is input. Conversion processing is performed.
  • the 8/0 conversion unit 1001 outputs the generated digital image data S 1 0 52 to the image input control unit 1 0 2.
  • the input analog video signal S1051 includes a signal of an effective area corresponding to a portion of an image to be displayed and a signal of another invalid area.
  • the image input control unit 1002 generates an image input permission ⁇ signal S1061 indicating validity / invalidity of the input digital image data S1052, and generates the digital image data.
  • the image input permission signal is output to the memory control section 103 together with the image input permission signal ⁇ 1 S 1061 .
  • the u memory control section 103 outputs the image input permission signal input from the image input control section 103.
  • the digital image data S 1 0 5 3 is stored in the input image memory 1 0 5 according to S 1 0 6 1 and an image input request signal S 1 0 5 3 input from the encoding unit 1 0 4 described below.
  • the encoding unit 1004 is in a functioning state in which the encoding process is performed, and outputs an image input request signal S10S3 indicating a request for digital image data to be encoded.
  • the memory controller: 03 When output to the memory controller 1003, the memory controller: 03 operates in accordance with the image input enable signal S1061 indicating that the digital image data S1053 is valid. First area of human-powered image memory] It is assumed that digital image data S1053 is stored in 005a.
  • the memory control unit 1 0 An encoding start signal S1062 is generated and output to the encoding unit 004 so that 04 starts encoding processing.
  • the memory control unit 1003 generates a signal when the unit of the digital image data is stored for one frame.
  • the encoding unit 1004 does not perform the encoding process until an encoding start signal S1062 for instructing the encoding is input from the memory control unit 1003. If input, the digital image data S105 stored in the first area 1005a is input via the memory control unit 103 to execute the encoding process.
  • the encoding process is performed according to a predetermined method. For example, one frame of digital image data can be divided into blocks having a predetermined size, and the blocks can be executed as a unit. In the case of performing such an encoding process, the size of the block is generally 8 ⁇ 8 pixels, or generally 16 ⁇ 16 pixels. Note that a pixel is a discrete unit of data constituting digital image data, and has a pixel value indicating luminance and color of an image.
  • the encoder 104 outputs the encoded data S 1 056 generated by performing the encoding process to the rate buffer 1 0 6, and temporarily stores the encoded data S 1 0 6 in the rate buffer 1.
  • the encoded data S1056 is output to the outside of the image processing apparatus as a device output S1057, and is transmitted and the like.
  • the encoding unit 1004 generates an image input request signal S106 indicating that digital image data for one frame to be encoded next is to be input. 3 is generated, and this signal S1063 is output to the memory control unit 103.
  • the digital image data is read in accordance with the image input request signal S1063 and the input permission signal S1061 indicating that the digital image data S1053 is valid.
  • S 1 0 5 3 is stored in the input image memory 1 0 5.
  • the digital image data for one frame is accumulated, but the memory control unit 1003 stores the second area different from the first area 1005a previously stored.
  • the storage processing is performed on 1 0 0 5 b.
  • the first area 1005a and the second area 1005b of the input image memory The image data is stored, read out alternately, and subjected to an encoding process in the encoding unit 104.
  • FIG. 11 is an evening chart showing a normal processing state in which such processing is performed smoothly.
  • image input request signal S 1 0 6 3 is a state of signal S 1 0 6 3 output from encoding section 1 0 4 to memory control section 1 0 3
  • the Hi state indicates that the encoding unit 104 has a request for digital image data.
  • Image input permission signal S 1 0 6 1 is
  • the state of the signal S1061 generated by the generator 102 and output to the memory controller 103 is shown.
  • the Hi state indicates that the digital image data is valid and that the digital image data is stored in the memory. Indicates that it is a kimono.
  • Image data storage shown in the figure indicates an area of the input image memory 1005 in which digital image data S1054 is stored. As mentioned earlier, the memory controller
  • the digital image data is stored in the first area 1005a (in the figure, denoted as memory (1)) in the area of the input image memory 1005, It is stored alternately in the second area 1005b (denoted as memory (2) in the figure).
  • the "? Decoding start signal S1062" shown in the figure indicates the state of the signal S1062 output from the memory control unit 103 to the encoder 104. And the Hi state indicates that the encoding process should be started.
  • the “encoding process” indicates the encoding process in the encoding unit 104, and the first region 1005 a (FIG. In the figure, the digital image data stored in the memory (1) is stored in the second area 1005b (in the figure, the memory (2)). Show.
  • the timing chart shown in Fig. 12 shows the status of processing at the platform where an error has occurred for some reason and the normal processing shown in Fig. 11 cannot be performed. It is. Also in this case, the processing is performed in the same manner as the case shown in FIG. 11 until timing t120.
  • the encoding process of the digital image data stored in the second area 1005 b (FIG. 1) performed after timing t 120 is long.
  • the digital image data is read from the second area 1005b of the input image memory 1005 until the timing t121, so that the original (normal state)
  • the storage of the digital image data in the second area shown in the figure “Image data storage” in the figure should not be performed. Therefore, as shown by the broken line in “Image data storage” in the figure, the digital image data not stored is discarded, and is not subjected to the encoding process.
  • the image processing apparatus After the end of the encoding process at timing t 122, the normal state processing is performed again.
  • the input image memory 100 5 The storage process and the read process are performed alternately on the area of the data.
  • the image processing apparatus according to the conventional technology enables the digital image data storage processing and the encoding processing to be performed at the respective timings, thereby preventing delays in the encoding processing and the like. In other words, the digital image data is discarded to deal with it.
  • the device described in the above-mentioned Japanese Patent Application No. 7-2373461 performs the same memory management as the above example.
  • the encoding unit 1004 converts the digital image data to be encoded into digital image data. After a predetermined amount (one frame in the above example) has been stored, the encoding process is started in response to the encoding start signal S1062 (Fig. 11). Therefore, in the image processing apparatus according to the related art, since there is a delay between the signal input and the start of the encoding processing, it is difficult to display a good image when applied to such an application. Had become a problem. In addition, as in the case of the upper trace, the conventional image processing apparatus using the branch technique performs the unconditional discard of the digital image data for the EF processing. In such a case, data loss occurs, and the second problem is that if the encoding process is frequently delayed, the image quality is degraded.
  • the input image memory 1005 is divided into a storage area and a read area, the input image memory is divided and managed, so that when the data amount of the digital image data to be processed is large, Accordingly, it is necessary to increase the storage capacity, and the need for a large amount of memory leads to an increase in cost, and it is difficult to manufacture an inexpensive device for dissemination. This was the third problem. Disclosure of the invention
  • the present invention has been made in view of such circumstances, and has a reduced delay time from the start of signal input to the start of encoding processing, and is an image processing apparatus suitable for real-time use.
  • the purpose is to provide a device.
  • the present invention provides an image processing method capable of reducing a delay time until the start of encoding processing, an image processing method capable of reducing data discard even with respect to a delay in encoding processing, and the like. It is an object of the present invention to provide an image processing method capable of reducing a necessary amount of a memory for temporarily storing data.
  • a rain image processing apparatus stores input image data in temporary storage means, and performs an encoding process on the stored image data.
  • image input control means for controlling storage of the input image data in the temporary storage means
  • the temporary storage means for storing the image data according to the control of the image input control means.
  • storage control means for generating storage information indicating that, and image data stored in the temporary storage means are read out and stored in the temporary storage means.
  • An encoding unit that performs an encoding process and, when encoding is performed by a predetermined amount of unit processing amount, generates processing information indicating the fact; storage information generated by the storage control unit; Sign The first control information used for controlling storage by the image input control means and the second control information used for controlling the encoding processing in the encoding means are determined based on the processing information generated by the means. And control information generating means for generating the control information. Thereby, the control information generating means generates control information for controlling the storage and the encoding process in accordance with the state of the image processing obtained from the storage information and the processing information.
  • the image processing device S according to claim 2 is the device according to claim 1, wherein the control information generating means stops storing the input image data as the first control information. This is to generate storage stop information indicating that the encoding process should be performed, and generate, as the second control information, encoding stop information indicating that the encoding process should be stopped. This In this way, storage is stopped in response to image processing conditions to protect already stored data.By stopping encoding, data to be encoded is stored until it is stored. To wait for.
  • the image processing device is the device according to claim 1, wherein the control information generation unit stops storing the input image data as the first control information.
  • a storage stop information indicating a power to be generated is generated, and as the second control information, a continuous process indicating the number of times that the encoding unit can continuously execute the encoding process on the image data of the unit processing amount by the encoding unit. It generates information. In this way, storage is stopped in accordance with the situation of both image processing, thereby protecting already stored data, and executing continuous encoding processing according to the state of storage.
  • control information generating means counts the stored information and stores a result of the counting as a stored information numerical value in the apparatus according to claim 1.
  • An addition processing control unit that outputs an addition permission signal when the processing is performed, and outputs an addition prohibition signal when the counting processing of the processing information is performed a predetermined number of times; According to the addition prohibition signal, a predetermined value is added to the stored information count ffi to generate a post-processed stored information count value.
  • a codeable unit number generating means for generating a codeable unit number, and comparing the codeable unit number with a first predetermined value, and generating a first control information if they match.
  • a second control information generating means for comparing the number of units that can be encoded with a predetermined value of 3 ⁇ 42 and, if they match, generating the second control information It is provided with.
  • the image processing device wherein in the concealment of claim 1,
  • the control information generating means counts the stored information, and stores the result of the counting as a stored information numerical value.
  • the stored information counting means counts the processing information and processes the result of the counting.
  • a processing information counting means for holding as an information count value, and an addition permission signal is output when the count processing of the stored information is performed a predetermined number of times, and the count processing of the processing information is performed a predetermined number of times.
  • An addition processing control means for outputting an addition prohibition signal in the event of the addition, and a predetermined value is added to the stored information count value in accordance with the addition permission signal or the addition prohibition signal, and the stored information after processing is processed.
  • a storage value generating means for generating a count value A means for changing the count value, and a means for generating the number of codeable units for subtracting the information count value for processing from the count value for stored information after processing to generate an encoded SJ unit And above can be encoded
  • the order is compared with a first predetermined value, and if they match, first control information generating means for generating the first control information; and Is what you do.
  • the number of codeable units indicating the storage state of the data to be coded is obtained, and control information is generated in accordance with the number of codeable units.
  • the storage and the continuous encoding process are controlled.
  • a ghost image processing method wherein the input image data is stored in a temporary storage means, and the stored image data is encoded. Executing an image input control step for controlling the storage of the image data in the temporary storage in the temporary storage unit, and storing the image data in the -time storage means in accordance with the control in the image input control step; A storage control step of generating a storage volume report indicating that a unit storage amount that is a predetermined amount has been stored; and (4) reading out the image data stored in the self-temporary storage means and performing a predetermined encoding.
  • an encoding step for generating processing information indicating that, a storage information generated in the storage control step, Sign Based on the processing information generated in the step, the first control information ffl for controlling the storage in the two-image input control step and the second control information used for controlling the encoding processing in the encoding step And a control information generation step for generating the control information.
  • the storage Control information for controlling storage and encoding is generated in accordance with the state of image processing obtained from the information and the processing report.
  • An image processing method is the method according to claim 6, wherein in the control information generating step, the storage of the input image data as the first control information is stopped. This is to generate storage stop information indicating the necessity, and generate, as the second control information, encoding stop information indicating that the encoding process should be stopped. In this way, storage is stopped in response to image processing conditions to protect already stored data, and encoding is stopped to wait until data to be encoded is stored. Plan.
  • the image processing apparatus is the method according to claim ii, wherein in the control information generating step, the storage of the image data obtained by the user is stopped as the first control information. Generates storage stop information indicating that it should be performed, and as the second control information, a continuous process indicating the number of times that the encoding process on the unit amount of image data in the encoding step can be continuously performed. It generates information. In this way, storage is stopped in accordance with the state of image processing, thereby protecting already stored data and executing continuous encoding processing according to the state of storage.
  • the image processing device is the method according to claim 6, wherein the control information generating step counts the stored information, and uses a result of the counting as a stored information count value.
  • the addition control signal is output in accordance with the addition permission signal or the addition inhibition signal, and an addition prohibition signal is output when the processing information is counted a predetermined number of times.
  • a storage information count value changing step of adding a predetermined value to the stored information count value to generate a post-processing storage information count value; and ⁇ Subtracting the 3 ⁇ 4 count, encodable unit number generating scan to generate a number of encodable units Step: comparing the codeable code number with a first predetermined value, and if they match, a first control information generation step for generating the first control information; and The method further includes a second control report generation step of comparing the number of units with a second predetermined value and, if they match, a second control information generating step of generating the second control information.
  • the image processing apparatus is the method according to claim 6, wherein the control information generating step counts the storage information, and stores a result of the counting as a storage information count value.
  • FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing an internal configuration of a flag generator provided in the image processing apparatus according to the embodiment.
  • FIG. 3 is a diagram for explaining a configuration of digital image data to be processed by the image processing apparatus according to the embodiment.
  • FIG. 4 and FIG. 5 are timing charts for explaining processing by the image processing apparatus according to the embodiment.
  • FIG. 6 is a block diagram showing a configuration of an image processing device according to Embodiment 2 of the present invention.
  • FIG. 7 is a block diagram showing an internal configuration of a flag generator provided in the image processing apparatus according to the embodiment.
  • FIG. 8 and FIG. 9 are timing charts for explaining processing by the image processing apparatus according to the embodiment.
  • FIG. 10 is a block diagram showing a configuration of an image processing apparatus according to a conventional technique.
  • FIG. 11 and FIG. 12 are timing charts for explaining the processing of the image processing apparatus by the conventional branch operation.
  • Embodiment 1-An image processing apparatus includes a flag generation unit, controls image processing using a control flag, and manages a memory.
  • FIG. 1 is a block diagram showing a configuration of an image processing apparatus according to the first embodiment, which receives analog image data, performs digital conversion, and performs compression encoding processing.
  • the image processing apparatus according to the first embodiment includes an A / D conversion unit 101, an image input control unit 102, a memory control unit 103, an encoding unit 104, an input image memory 105, a rate sensor sofa 106, and a flag generation unit 107, and the analog video code S155 is used as a device input, and the encoded data S157 is mounted.
  • the signal shown by the solid line is the processing target.
  • the data flow indicated by the broken line / 1 indicates the flow of signals for control.
  • the AZD converter 101 performs analog / digital conversion processing on the input analog video signal S151 to generate digital image data S152.
  • the image input control unit 102 generates an image input permission signal S161 indicating validity / invalidity of the input digital image data S152. Tree In the first embodiment, the image input control unit 102 generates an image input permission signal S 16 according to the valid area / invalid area of the digital image data as in the case of the conventional image processing apparatus. 1 is generated, but additionally refers to the error flag S 162 input from the flag generation unit 107 described later, and the error flag S 162 is invalid (Lo state State), the image input permission signal S 16 1 * indicating “valid”. If the error flag S 16 2 is valid (Hi state), the image input permission indicating “invalid” ⁇ 3 ⁇ 4 S 1 6 1 is generated.
  • the memory control unit 103 controls storing and reading of digital image data in and from a memory.
  • the memory control unit 1-3 in the first embodiment manages the storage and readout of digital image data into and from the input I-image memory 105 in units of a predetermined amount.
  • a profiling end signal S 164 indicating this is generated, and this is output to the flag generation unit 107. Therefore, the memory control unit 103 stores the digital image data in the temporary storage unit (input image memory 105) under the control of the image input control unit (image input control unit 102).
  • a storage control means for generating a storage report (damage end signal S1664) indicating that.
  • the encoding unit 104 performs a predetermined compression encoding process on the digital image data S155 to generate encoded data S156.
  • the encoding unit 104 refers to the empty flag S 165 input from the flag generation unit 107 described later, and the empty flag S 165 is in the Low state. In this case, the encoding process is executed, and if the empty flag S1 65 is in the Hi state, No encoding processing is performed.
  • the encoding unit 104 performs the encoding process in units of a predetermined amount, and when the encoding process for the unit is completed, the encoding end signal 3 ⁇ 4S 1 6 is generated and output to the flag generation unit 107.
  • the encoding unit 104 reads out the image data stored in the temporary storage T stage (input image memory 105), performs a predetermined encoding process, and performs only a predetermined amount of the ⁇ -position processing.
  • the encoding process When the encoding process is performed, it functions as an encoding unit that generates processing information (encoding end signal ⁇ S166) indicating that.
  • the input image memory 105 temporarily stores digital image data S154 for the work of the compression encoding process.
  • the image data is not managed by being divided into specific (two in the example of the prior art) areas as in the case of the image processing apparatus using the conventional branch operation, and the capacity is not a predetermined area. Any amount that can store the amount of digital image data (here, one frame) is sufficient.
  • the rate buffer 106 temporarily stores the encoder data S156 so that the encoded data S157, which is the device output from the image processing device, is output at a constant rate. .
  • the flag generation unit 107 outputs a signal indicating the end of writing for each unit m manually input from the memory control unit 103 and a signal indicating the end of encoding for each unit amount input from the encoding unit 104. And a flag (empty flag and error flag) used for controlling data input / output to / from the memory is generated based on the result of the counting. Accordingly, the flag generator 107 includes the storage information (the write end signal S164) generated by the memory controller (memory controller 103) and the encoder (the encoder 1). Based on the processing information (encoding end signal S166) generated by the image input control means (image input control section 102), the first control information (error information) used by the image input control means (image input control section 102) for storage control. One flag) and second control information (event flag) used to control the encoding process in the encoding means (encoding unit 104).
  • FIG. 2 is a block diagram showing the internal configuration of the fugu generation unit 107 (FIG. 1).
  • the flag generator 107 includes a write block counter 201, a read block counter 202, a carry flag holder 203, and a selector 204.
  • the write block counter 201 counts a write end signal S 164 input from the memory control unit 103 (FIG. 1) in units of a slice described later, and holds the count value. Output to adder 205. Counting is performed in accordance with the quaternary system.If the count value reaches “14j”, the next write end signal S166 is input, the count value is set to “0”, and the carry flag described later is held. Set part 203 to the set state. Also, the count value is set to “0” when the counter reset signal S166a for instructing initialization is input from the image input control unit 102 (FIG. 1). Therefore, the write block counter 201 functions as a storage information counting means that counts the storage information (write end signal S1664) and holds the result of the counting as a storage information count value. I do.
  • the read block counter 202 counts the coding end signal ⁇ S166 input from the coding unit 104 (FIG. 1) in units of a slice described later, and holds the count value. And outputs it to the adder 206. Counting is performed according to the quaternary system, and when the count value reaches “14”, if the next code end signal S 16 4 is input, the count value is set to “0 j” and the carry flag described later is held. Therefore, the read block counter 202 counts the processing information (encoding end signal S165) and sets the result of the counting as a processing information count value. It functions as the processing information H count means to hold.
  • the carry flag holding unit 203 detects that the count operation of the write block counter 201 corresponds to “15”, that is, the count value of the write CJ counter reaches “14”, and then the harm is performed. Set when the write end signal is input and becomes “0”. When the read block counter 202 counts "15”, that is, when the read block counter counts "14”. Is reached, and is reset when the encoding end signal is input and then becomes “0”. If it is in the set state, If it is in the off state, it outputs a low state signal S 253 to the selector 204.
  • the selector 204 receives the value “0” (signal S 2 5 4 a) and the value “ ⁇ 5” (signal S 2 5 4 b), and outputs the signal S 2 input manually from the carry flag holding unit 203. Based on 53, one is selected and output to adder 205. The selection in the selector 204 selects “0” when the signal S 253 is in the Lo state, and selects “15 j” when the signal S 253 is in the Hi state.
  • the adder 205 adds the count value (signal S251) of the write block counter 201 to the value output from the selector 204 (signal S256), and calculates the result (signal S 2 56) is output to the subtractor 206.
  • the subtractor 206 subtracts the count value of the read block counter 202 (signal S252) from the addition result (signal S256) output from the adder 205.
  • the subtractor 206 outputs a signal S257 indicating the result obtained by the subtraction to the first and second comparison units 206 and 207. Therefore, the carry flag holding unit 203, the selector 204, and the adder 205 determine whether the storage information (write end signal S164) has been counted a predetermined number of times.
  • a predetermined value (signal S255) is added to the stored information count value (the count value of the write block D counter 201) in accordance with the addition prohibition signal, and the stored information after processing is processed.
  • It functions as a stored information count value changing means that converts the count value (signal S256).
  • the subtractor 206 subtracts the processing information count value (signal S252) from the post-processing stored report count value (signal S256) to obtain the number of coded units (signal). It functions as a unit for generating the number of codeable units that generates S 2 5 7).
  • the first and second comparison sections 207 and 208 receive signals S256a and S256b representing the values "0" and "15", respectively.
  • the comparison unit 206 compares the signal S 256 a and S 257, and the comparison unit 207 compares the signal S 256 b and S 257, and whether or not both match. Is determined.
  • the comparison section 206 generates a signal S259 indicating whether or not the signal S256a matches the signal S257 according to the result of the comparison. And outputs it to the error flag holding unit 209.
  • the comparison unit 207 generates a signal S260 indicating whether or not the signal S256b and S257 match according to the result of the comparison, and outputs the signal to the event flag holding unit 21. Output to 0.
  • the error flag holding unit 209 determines whether the signal S 259 input from the comparison unit 206 indicates ⁇ match j, that is, when the signal S 257 has the value ⁇ 15 ''. It is set, and is reset when the error reset symbol S1663b is input from the image input control unit 102 (FIG. 1). From the error flag holding unit 209, an error flag S166 in the Hi state in the set state and in the Lo state in the reset state is output to the ghost image control unit 102 (No. 1 figure).
  • the event flag S 165 is output to the encoding unit 104 as shown in FIG.
  • the first comparison unit 207 and the error flag holding unit 209 determine that the number of units that can be encoded (signal S 2 57) is equal to the first predetermined value (signal S 2 b 8 a). If they match, they function as first control signal generation means for generating the first control information (the Hi state error flag S1662). Further, the first comparing section 208 and the empty flag holding section 210 store the number of codeable units (signal S257) in a second predetermined value (signal S258). If they match as compared with b), they function as the second control information generating means for generating the second control information (the high-state event flag S165).
  • the Hi-state error flag S 16 2 is used as storage stop information indicating that the storage of the input image data is stopped.
  • the Hi-state event flag S 16 5 It is used as encoding stop information indicating that the encoding process should be stopped.
  • FIG. 3 is a diagram showing an example of a digital image format in the image processing apparatus according to the first embodiment.
  • Digital image data output from the A / D converter 101 provided in the image processing apparatus according to the first embodiment is a discrete unit data.
  • Digital data which is an array of pixels having pixels ft! Indicating luminance signals and color difference signals in an image. As shown in FIG. 3 (a), 32 pixels ⁇ 240 pixels constitute one frame. Which make up the game.
  • FIG. 3 (b) shows an encoding block, which is a processing unit of the encoding processing in the encoding unit 104, wherein the encoding block has 16 ⁇ 16 pixels. Has become.
  • one frame of digital image data contains 22 coded blocks in the horizontal direction and 15 coded blocks in the vertical direction.
  • the third (c) indicates a slice serving as a unit of human output of digital image data in the first embodiment.
  • One slice consists of one row of coding blocks in the horizontal direction.As shown in the figure, 22 coding blocks in the horizontal direction and 1 coding block in the vertical direction form one slice.
  • One frame contains 15 slices.
  • input / output of digital image data to / from the input image memory 105 is managed in units of slices. Therefore, both the unit storage amount and the unit processing amount are one slice.
  • the operation of the image processing apparatus according to the first embodiment configured as shown in FIGS. 1 and 2 will be described below.
  • the light block counter 201 (FIG. 2) and the read block counter (same as above) of the flag generator 107 (FIG. 1) are provided.
  • the count value becomes 0, and the carry flag holding unit 203 (same) and the error flag holding unit 209 (same) are reset. Therefore, the error flag S166 output from the flag generator 107 shown in FIG. 1 is in an invalid state, that is, in a Lo state.
  • the flag generator 107 shown in FIG. 2 performs the following operation. From the write block counter 201 to the adder 205, a signal S2 51 indicating a value 0 is output. In this case, since the carry flag holding section 203 is in the reset state, the signal S 253 is in the Lo state, the value 0 is selected in the selector 204, and the value 0 is selected. Is output to the adder 205. In the heater 205, the signal S 2 5 1 (fjfi 0) and the signal (value 0) are added. Then, a signal S2 56 indicating the value 0 as the addition result is output to the subtractor 206.
  • the read block counter outputs a signal S 252 having the count value ⁇ to the subtractor 206.
  • the subtractor 206 subtracts the signal S252 (value 0) from the signal S256 (value 0), and compares the resulting signal S257, which indicates the value 0, with the comparison unit 210. Output to 7, and 208.
  • the comparison unit 207 compares the signal S 2 57 (value 0) with the signal S 2 58 a indicating the constant 15, and since the direction signals do not match, the error flag holding unit 2 09 No set operation is performed. Therefore, the error flag holding unit 209 remains in the reset state, and the output error flag S 166 is kept in the Lo state.
  • the signal comparison unit 208 compares the signal S 257 (value 0) with the signal S 258 b indicating the constant 0. Since both signals match, the empty flag holding unit 2 1 A signal S260 indicating "match" is output to 0. As a result, the event flag holding unit 210 outputs the event flag S 165 in the Hi state.
  • the fact that the empty flag S165 is in the Hi state indicates that the input image memory 105 does not store the digital image data to be encoded.
  • the event flag S 165 is input to the encoder 104 as shown in FIG. 1, and the encoder 104 encodes when the event flag S 165 is in the Hi state. Do not process. Therefore, until a predetermined amount of data is stored in the input image memory 105, the encoding unit 104 is in a standby state.
  • the analog video signal S151 which is a device input of the image processing apparatus
  • the analog video signal S151 is input to the A / D converter 1 ⁇ 1.
  • the A / E) conversion unit 101 outputs the generated digital image data S155 to the image input control unit 102.
  • the image input control unit 102 reads the error flag S166 input from the flag generation unit 107.
  • the image input control unit 102 sets the image input permission it No. S corresponding to the input digital image data S 152. 16 1 is generated (as a Hi state) to indicate validity, and Both the digital image data S153 and the image input enable signal S161 are output to the memory control unit 103.
  • the memory control unit 103 stores the corresponding digital image data S152 in the input image memory 105 because the image input permission signal S1661 indicates that it is valid. As described with reference to FIG. 3, input / output of digital image data to / from the input image memory is performed in units of slices (FIG. 3 (c)). When the one-slice digital image data is stored in the input image memory, the control unit 103 generates a write end signal S164 and sends it to the flag control unit 107. Output.
  • the write end signal S1664 is input to the write port 201 as shown in the second ⁇ , and the write block counter 201 holds the write end signal S164.
  • Count-up operation to increase the count value to be performed by one.
  • the signal S2 51 indicating the value 1 is sent from the write block counter 201 to the adder 205. Is output.
  • the selector 204 selects the value 0 according to the signal S253 indicating the reset state, and the signal S255 indicating the value 0. Is output to the adder 205.
  • the adder 205 the signal S25 1 (value 1) and the signal S255 (value 0) are added, and the signal S2 56 indicating the value 1 resulting from the addition is added to the subtractor 20. Output to 6.
  • the readbook counter remains at the count value 0, and a signal S2 52 indicating the value 0 is output to the subtractor 206.
  • the subtractor 206 subtracts the signal S252 (value 0) from the signal S256 (value 1), and compares the resulting signal S257, which indicates the value 1, with the comparison unit 20. Output to 7, and 208.
  • the comparison unit 207 compares the signal S 257 (value 1) with the signal S 258 a indicating the constant 15, and the two signals do not match. No set operation is performed. Therefore, the error flag holding unit 209 remains in the reset state, and the output error flag S166 keeps the Lo state.
  • the comparison section 208 the signal S257 (value 1) is compared with the signal S258b indicating the constant 0, and the two signals do not match. A signal S260 indicating "mismatch" is output to the lag holding unit 210. As a result, the empty flag holding unit 210 outputs the empty flag S165 in the Lo state.
  • the encoding unit 104 receives the L-state empty flag S165, and the L-state empty flag S165 is stored in the input image memory 105. Indicates that the digital image data to be encoded is stored. If this is detected, the encoding process is executed.
  • the digital image data stored in the input image memory 105 is read out by the encoder 104 via the memory controller 103, and the encoder 104 receives the input digital image data.
  • S 155 is sign-coded to generate encoded data S 156, which is output to the rate sofa 106. From the rate buffer 106, encoded data S157 is output to the outside as a device output of the image processing device at a constant rate.
  • the encoding unit 104 when the encoding process on the digital image data for one slice is completed, the encoding unit 104 generates an encoding end signal S166 indicating that, and generates a flag. Output to section 107.
  • the flag generator 107 the encoding end signal S166 is input to the read block counter 202 as shown in FIG. 2, and the read block counter 202 counts the held value by one. Performs a count-up operation to increase only.
  • the image input control unit 102 confirms the state of the error flag S166, and the digital image data continues to be stored in the input image memory 105 while the error flag is in the Lo state.
  • the encoding unit 104 checks the state of the event flag S165 every time encoding processing of digital image data in slice units is performed, and if the state is Lo, the human-powered image memory is used. The digital image data stored in 105 is read out and subjected to encoding processing.
  • the light ⁇ block counter 201 shown in FIG. The count-up operation is performed every time the write end signal S166 output from the memory controller 103 (Fig. 1) is input. Then, when the counted value reaches 14 and the write end signal S 164 is further input, the set state is instructed to the carry flag holding unit 203 and the own counted value is set to 0. I do. In other words, the carry flag holding unit 203 is used when the count power in the light block counter 201 is equal to 15 (FIG. 3 (c)), which is the number of slices constituting one frame. It is in a set state.
  • the read block counter 202 shown in FIG. 2 performs a count-up operation every time the encoding end signal S 166 output from the encoding unit 104 (FIG. 1) is input. Then, when the count value reaches 14 and the encoding end signal S166 is further input, the reset state is instructed to the carry flag holding unit 203 to set its own count value to 0. I do. That is, the carry flag holding unit 203 resets when the count value in the read block count 202 corresponds to 15 (FIG. 3 (c)), which is the number of slices constituting one frame. It is in a state.
  • the selector 204 selects the signal S254b indicating the value 15 and The signal S255 indicating the value 15 is output to the adder 205. Therefore, in this case, the value 15 is added to the count value of the light block counter 201 in the adder 205, and as a result, S256 is output to the subtractor 206. Become.
  • the embedding flag S 165 is in the Hi state, and the encoding process in the encoding unit 104 is stopped. Will do.
  • the error flag S 16 2 is in the Hi state, and the image input control unit 102 generates the image input permission signal S 16 1 indicating invalidity. This means that the digital image is not stored in the input image memory overnight.
  • FIGS. 4 and 5 are timing charts showing an example of the processing state of the image processing apparatus according to the first embodiment.
  • the “image input permission signal S 161” shown in FIGS. 4 and 5 is a signal generated by the image input control unit 102 in FIG. 1 and output to the memory control unit 03. Yes, the Hi state indicates ⁇ valid j '', indicating that digital image data should be stored in the input image memory 105, and the Lo state indicates ⁇ invalid '', and the digital image data input image memory It is not instructed to store them in 105.
  • "Digital image data S153" indicates digital image data in slice units output to the memory control unit 103 together with the image input permission signal S161.
  • Light block count 201 in FIGS. 4 and 5 indicates the count value held by light block count 201 in FIG.
  • the write block power counter 201 counts a write end signal 164 output from the memory control unit 103 shown in FIG. 1 and indicating that digital image data has been stored in slice units.
  • the count value corresponds to the number of slices of digital image data stored in the input image memory 105.
  • the carry flag (S 2 53) j in FIGS. 4 and 5 indicates whether the carry flag holding unit 203 is in the set state or the reset state in FIG.
  • This signal indicates the state of the signal S 253.
  • the signal S 253 is a Hi state signal in the set state, and a Lo state signal in the reset state. This is a signal for controlling the selection of 204.
  • the “empty flag S 165” in FIGS. 4 and 5 indicates the state of the signal generated by the flag generator 107 and output to the encoder 104 in FIG.
  • the digital image to be encoded It indicates that no image data is stored, and instructs the encoding unit 104 to stop the encoding process.
  • the Lo state indicates that digital image data to be encoded is stored in the input image memory 105, and instructs the encoding unit 104 to execute encoding processing. is there.
  • the “error flag S 162” in FIGS. 4 and 5 is the state of the signal generated by the flag generation unit 107 and output to the image input control unit 102 in FIG.
  • the Hi state indicates an overflow in the input image memory 105, and generates an image input permission signal indicating “invalid” to the image human power control unit 102 (input image memo).
  • the Lo state indicates that the image can be stored in the input image memory 105, and generates an image input permission signal indicating “valid” to the image input control unit 102 (input image memory 105). (Execution of storage in the file).
  • the read block counter 202j in FIGS. 4 and 5 indicates the count value held by the read block counter 202 in FIG. 2.
  • the read block force counter 202 is the first block.
  • the encoding unit 104 counts an encoding end signal S166, which is output from the encoding unit 104 shown in the figure and indicates that encoding processing in a slice-based manner has been performed. It corresponds to the number of slices of the digital image data subjected to the conversion processing.
  • Encoding processing (104) in FIGS. 4 and 5 shows the encoding processing in the encoding unit 10 in units of slices.
  • the time required for the digital image data encoding process varies greatly depending on the nature of the image. As shown in the figure, the time required for processing one slice may be long or short.
  • the image input control section 102 Since the effective area of the image is not input until timing t40 shown in the figure, the image input control section 102 outputs the image input enable signal S166 in the L0 state, and the digital signal is output. No image data is stored. From the timing t40, the first frame digital Both image data S 15 3 are input and processed. Since the error flag S166 is in the Lo state in the initial state, the image input control unit 102 generates the Hi-state image input enable signal S166 indicating "valid". The digital image data S 153 is stored in the input image memory 105.
  • the memory control unit 103 outputs a write end signal S 164 to the flag generation unit 107, so that the flag generation unit
  • the light block counter 201 included in 7 performs a power-up operation corresponding to the signal S164.
  • the count value increases to 14 every time a slice (15 slices from 0 to 14) constituting the digital image data of the first frame is input.
  • the value of the light block count 210 changes from 0 to 1 as described above.
  • the event flag changes from the Hi state to the Lo state.
  • the encoding unit 104 that has detected that the event flag has entered the Lo state reads the digital ghost image data stored in the input image memory 105 and performs the encoding process. Then, each time the encoding process for one slice is completed, an encoding end signal S166 is output, and the read block counter 202 of the flag generation unit 107 receives the signal S16. Performs the count-up operation corresponding to 6.
  • the encoding process is quickly performed between timings t41 and t42, and immediately after t42, the digital image data to be encoded is stored in the input image memory 1 yet. It reaches the state where it is not stored in 05. In this case, since the value of the signal S257 output from the subtractor 206 shown in FIG. 2 is 0, the event flag is set to the Hi state according to the comparison result in the comparison unit 208. Is output as Therefore, as shown in FIG. 4, the encoding unit 104 stops encoding. Here, if the next slice is stored in the input image memory 105, the empty flag S165 returns to the Lo state, and the encoding process is performed again.
  • the input image memory 105 has the first frame of digital data.
  • Image data S 153 is stored.
  • the harmful end signal S166 is input when the count flii14 is held.
  • the signal S2553 output by the carry flag holding unit 203 becomes Hi, and the adder 205 adds the value 15 to the count value of the write block counter 201.
  • the Rukoto is the input image memory 105 has the first frame of digital data.
  • the image input control unit 102 outputs the image input permission signal S 16 1 indicating valid j.
  • the first slice of the input digital image data is stored while being damaged by the encoded slice of the digital image data of one frame.
  • the slice of S153 is also overwritten and stored in the input image memory 105.
  • the encoding unit 104 performs the first frame.
  • the read end counter 202 (the numerical value 14) to which the encoding end / signal S166 has been input is carried out as shown in FIG.
  • the flag holding unit 203 is reset, and its own count value is set to 0. Therefore, the signal S 253 shown in FIG. 4 becomes a low state, and the adder 205 changes the value added to the light block count 201 from the value 15 to ⁇ 0 in the adder 205. .
  • the image processing apparatus even if the input image memory 105, which has a content a for one frame, stores data for one frame, One frame of data is overwritten and processed at the slice level, and one frame of data is not immediately discarded as in the case of the conventional image processing device.
  • the digital image data of the second frame is discarded without being encoded in the example shown in [4] of the fourth example.
  • the encoding processing is performed without performing such processing.
  • digital image data may be discarded in accordance with control using an error flag.
  • FIG. 5 is a diagram for explaining the processing in such a case.
  • the i-th frame of the digital image data S153 is stored in the input image memory 105 from the timing t50, and then the coding unit 104 performs the coding process.
  • the storage of the digital I-way one image data S153 of the i-th frame ends.
  • the output of the carry flag holding unit 203, the signal S 253 becomes Hi state, and the timing t 52 shows that Similarly, the digital image data of the (i + 1) th frame is stored in a state of being damaged.
  • the data of the 11th slice of the i + 1st frame should be stored, but at this point, the 1st slice of the ith frame will be stored.
  • the count value 11 of the light block count and the value 15 outputted from the selector 204 are added by the adder 205 in FIG. (Signal S 2 56) or subtractor 206.
  • the count value of the read block counter 202 becomes the value 11, and the signal S 25 2 indicating the value 11 is output to the subtractor 206.
  • the image input control unit 102 outputs a counter reset signal S166 to the flag generation unit 107.
  • the light block counter 201 shown in FIG. 2 sets the count value to 0 in response to the signal S] 63 a.
  • Input image The number of slices of digital image data stored in the image memory 105 is the number of remaining slices of the i-th digital image data that have not been subjected to the bowing processing. It will be shown.
  • Timing t55 is a timing at which the storage of the digital image data of the (i + 1) th frame has been completed when it is assumed that normal processing has been performed.
  • the image input control unit 102 shown in FIG. 1 outputs an error reset signal S166 to the flag generation unit 107.
  • the error reset signal S166b is input to the error flag holding unit 209, and the state of the error flag holding unit 109 is changed from the set state to the reset state. You. Accordingly, the error flag output from the flag generator 107 changes from the Hi state to the Lo state.
  • the read block counter 202 holds the count value 14, the encoding end signal S166 is input, and the carry flag holding unit 203 is reset.
  • the encoding unit 104 stops the encoding process, and as shown in FIG. 5, a period in which the encoding process is suspended until the subsequent data is stored.
  • the digital image data S153 of the second frame is stored in the input image memory 1 ⁇ 5, and therefore, in FIG. Since the count value is changed from 0 to 1, and the value of the signal S257 also changes from 0 to 1, the empty flag S165 is output in the Lo state. Therefore, as shown in FIG. 5, after timing t57 when the event flag S165 becomes the Lo state, the encoding process by the decoding unit 104 is resumed, and the i + 2 frame Is performed on the data of.
  • the image processing apparatus uses slice units as shown in FIG. By performing overwrite storage, even if the encoding process is delayed, the second frame of digital image data is not discarded, but as shown in Fig. 5, the delay increases. If the data is overwritten on a slice basis and the shadow data reaches the unprocessed data on the i-th frame, the above processing is performed to restore the data on the i-th frame. Evening is the object of the encoding process. ⁇ The data in the ⁇ th frame is protected, and the data in the i + 2th frame is subsequently processed.
  • the flag generation unit 107 that holds the carry flag internally and performs the combination of the error flag and the event flag is provided. Since the decoding process starts in accordance with the status of the event flag, the encoding process is performed after the digital image data for one slice is stored in the input image memory 105. Compared to the ghost image processing device using the conventional technology that requires the storage of one frame (15 slices in the image format shown in Fig. 3) for one frame, the encoding is This makes it possible to reduce the delay until the start of processing, making it more suitable for real-time applications.
  • the image size stored in the input image memory is 35 2 pixels X 240 pixels (3 pixels).
  • the slice size which is the unit of processing in the first embodiment, is as follows: 1 slice is 3 52 2 pixels XI 6 pixels (35 2 pixels XI 6 lines) ).
  • the time required to store one frame of image data in the input image memory is 240 lines X 63.5i) s, which is about 15 seconds. Will be required.
  • the delay time from the start of image capture to the start of encoding is 15 ms as described above.
  • the time required for storing one slice of image data in the input image memory is 16 lines ⁇ 63.5 us, which is about 1 ms. It will be necessary. This approximately 1 ms starts encoding. 3]
  • the delay time can be greatly reduced compared to the case of the conventional technology.
  • the amount of memory S may be enough to store one frame, and at least two frames are required. Compared with the conventional image processing apparatus using a branch operation, it has a small capacity, so that it is possible to reduce the mounting cost.
  • the flag generation unit 107 holds the carry flag, the input ghost image memory 105 can be overwritten on a slice basis, so that even if the encoding process is delayed, It is possible to reduce the possibility of performing frame discarding and to improve ffl.
  • Image processing instrumentation g according to a second embodiment of the present 3 ⁇ 4 Ming implementation, E emissions used in the same manner as the first embodiment, the control ffl force 5 controls the both images processed using a flag, in the first embodiment Instead of the boutique flag, the remaining number of block units is used.
  • FIG. 6 is a block diagram showing a configuration of the image processing apparatus according to the second embodiment.
  • the image processing apparatus g according to the second embodiment includes a / 0 conversion unit 601, an image input control unit 602, a memory control unit 603, an encoding unit 604, an input image It is equipped with a memory 605, a rate controller, a buffer 606, and a flag generator 607.
  • the analog video signal S651 is used as a device input, and the encoded data S656. Is the device output.
  • the encoding unit 604 of the image processing device according to the second embodiment includes a loop setting unit 604 1 and an interrupt processing unit 604 2. As in FIG. 1 of the first embodiment, a signal indicated by a solid line indicates data to be processed, and a signal indicated by a broken line indicates a signal for control.
  • the image input control unit 602 generates an image input permission signal indicating whether the input digital image data is valid or invalid.
  • the image input control unit 602 sets both images according to the valid area / invalid area M of the digital image data.
  • the form of implementation Like the input image control unit 102 in the state 1, the error flag input from the flag generation unit 607 described later is referred to.
  • the image input permission signal indicating “valid” is output and the error flag is valid (Hi State)
  • an image input permission signal indicating “invalid” is generated.
  • the encoding unit 604 performs a predetermined compression encoding process on the digital image data to generate encoded data.
  • the loop setting unit 601 included in the encoding unit 604 includes the number of consecutively executed encoding processes based on the number of remaining blocks S 665 input from the flag generation unit 607 described later. Set the number of loops indicating
  • the interrupt processing unit 6002 included in the encoding unit 604 resets the number of loops held by the loop setting unit 604 in response to the error flag input from the flag generation unit 607. Execute. If the value of the remaining block number S 665 to be input is 0, the encoding unit 604 of the second embodiment does not perform the encoding process.
  • the loop setting unit 60 0 41 which continuously encodes digital image data of the number of slices corresponding to the number of loops in 1. As in the encoding unit 104 in the first embodiment, the encoding of one slice is performed. Each time the encoding process is completed, an encoding end signal S666 is output to the flag generator 607.
  • the flag generator 607 counts the signal indicating the end of writing in slice units input from the memory controller 603 and the signal indicating the end of coding in slice units input from the encoder 604. Then, based on the result of the counting, a flag (the number of remaining blocks and the error flag) used for controlling data input / output to / from the memory is generated.
  • the flag generation unit 607 includes a continuous process indicating the number of times that the encoding unit (encoding unit 604) can continuously execute the encoding process for the unit processing amount (one slice). It generates logical information (the number of remaining blocks).
  • FIG. 7 is a block diagram showing the internal configuration of the flag generator 607 (FIG. 6).
  • the flag generator 607 includes a write block counter 701, a lead block counter 702, a carry flag holder 703, a selector 704, and an adder. 705, subtractor 706, first and second comparison ⁇ 707, 708, error flag storage 709, and remaining block storage 710 And
  • the block remaining number storage unit # 10 converts the result output from the subtractor 705 into digital image data that can be subjected to encoding processing; Is stored as the number of remaining blocks (m) in slice units.
  • the second comparison units 707 and 708, and the error flag holding unit 7 • 9 are the same as 201 to 209 of the first embodiment shown in FIG.
  • the remaining block number m held by the remaining block holding unit becomes 0, and a signal S666 indicating a value of 0 is output to the encoding unit 604. Then, the encoding unit 604 to which the number of remaining blocks S 665 is input does not execute the encoding process because the value is 0.
  • the analog video signal S651 which is a device input of the image processing device
  • the analog video signal S651 is sent to the A / D conversion unit 6001. Input and analog / digital conversion processing.
  • the AZD converter 601 outputs the generated digital image data S652 to the image input controller 602. Since the error flag S166 is in an invalid state (Lo state), the image input control section 602 sets the image input permission f-number S6661 corresponding to the input digital image data S652.
  • the memory controller 603 stores the corresponding digital image data S652 in the input image memory 600 because the image input permission signal S6661 indicates that it is valid. After that, when one slice is stored, a write end signal S6664 is output to the flag generator 607.
  • the signals S 7 5 S 7 56 and S 7 57 The value takes the value 1 from the value 0, and the number m of remaining blocks also changes from 0 to 1.
  • the signal S6665 is output to the encoding unit 604 as indicating the value "1". Accordingly, the encoding unit 604 executes the encoding process, and outputs the encoding end signal S 666 to the flag generation unit 607 when the encoding process for one slice is completed. I do.
  • the loop including the value m as the number of loops is input. This is set in the setting section 6 0 4 1. Then, when the encoding process for the digital two-image data for one slice is completed, the number of loops is reduced by 1 until the number of loops reaches 0. The encoding process is continuously performed on the next one slice of digital image data without detecting 65. When the number of loops becomes 0, the signal S6665 is detected, the number m of remaining blocks is obtained, and the number of loops is set.
  • the signal S 757 generated inside the flag generation section 607 is a count value of the write-back counter 701 (when the carry flag is in the reset state). )
  • the number of stored slices and the count value of the read block counter 702 Is the difference from the number of slices that have been subjected to the encoding processing, and the value is the number of remaining blocks m. Accordingly, since the digital image data of the number of slices corresponding to the number m of remaining blocks is present in the input image memory 105 so as to be subjected to the encoding process, the arching unit 704 determines the number of remaining blocks.
  • the digital image data of the number of slices corresponding to the remaining number m of blocks can be continuously read out and subjected to the encoding process without detection again.
  • the encoding unit 104 in the first embodiment needs to detect the state of the empty flag every time encoding processing of one slice of digital image data is performed.
  • the encoding unit 604 detects the signal S 665 indicating the number of remaining blocks only when the number of loops becomes 0, and the frequency of detection is reduced, so that more efficient processing is performed. Is to do.
  • the image input control unit 602 checks the state of the error flag S666, and the digital image data is kept stored in the input image memory 605 while the error flag is in the L0 state.
  • the encoding unit 604 executes the encoding process as described above.
  • the count values of the write block counter 701 and the read block counter 702 of the flag generator 607 are updated in accordance with the storage of the digital image data and the encoding processing, and the difference is compensated.
  • the value of the signal S 757 is set to the remaining block number m.
  • the set / reset of the carry flag holding unit 703 is performed in the same manner as in the first embodiment.
  • the adder 705 sets the light block counter 701 in the adder 705. 15 will be added to the count value.
  • the input control section 602 sets the image input permission signal to “invalid”. By indicating, the digital image data is not stored in the input image memory.
  • FIGS. 8 and 9 are timing charts showing an example of the processing state of the image processing apparatus according to the second embodiment.
  • the block remaining number mI shown in FIG. 8 and FIG. 9 is held in the 7K block remaining number holding unit 710, and in FIG. It shows the value of the signal S666 output from the lag generator 607 to the encoder 604.
  • “Image input enable signal S666”, “Digital image data S635”, “Write block counter 701”, “Carry flag (S753)” , “Error flag S6662”, “Read block count 702”, and “Encoding process (604)” are the same as those in FIGS. 4 and 5 in the first embodiment. It is.
  • the image input control section 602 outputs the image input enable signal S666 in the Lo state, and There is no storage of total image data.
  • the digital image data S653 of the first frame is input and processed. Since the error flag S666 is in the Lo state in the initial state, the image input control ⁇ 602 generates the image human-power permission signal S6661 in the Hi state indicating the valid j.
  • the image data S653 is stored in the input image memory 605. Then, each time one slice is stored, the memory control unit 603 sends the flag data to the flag generation unit 607.
  • the count value increases to 14 each time a slice (15 slices from 0 to 14) constituting the digital image data of the first frame is input.
  • the remaining block number m changes from 0 to 1.
  • the encoding unit 604 to which the signal S666 is input sets the number of loops to 1 in the included loop setting unit 6041, and performs encoding processing on digital image data for one slice. Then, the number of loops is changed from 1 to 0 because the number of loops is reduced by one. Since the number of loops has become 0, the coding unit 604 detects the signal S665 at timing t82, and acquires the number m of remaining blocks.
  • the encoding process is performed quickly, and the remaining number m of blocks becomes zero at timing t83.
  • the encoding unit 604 which has detected the signal S6665 and obtained the number m of remaining blocks, stops the encoding process because the value is 0.
  • the encoding process by the encoding unit 604 is restarted by detecting the signal S665 indicating that the remaining block number m has changed from 0 to 1 as shown in the figure.
  • the number of loops 3 is set in the loop setting section 60041.
  • the encoding unit 604 encodes one slice of the digital image data S163 stored in the input image memory 105 (the seventh slice of the first frame), and calculates the number of loops. Subtract 1 to 2.
  • the encoding unit 604 does not detect the signal S6665 and encodes the next one slice (eight slices are encoded and the number of loops is set to 1.
  • the number of loops is not 0, so
  • the encoding unit 604 encodes the next one slice (the ninth slice) without detecting the signal S6665, and sets the number of loops to 0.
  • the number of loops is 0
  • the encoding unit 604 detects the signal S6665 and obtains the value 6 as the remaining number of blocks m.
  • the number of loops is set to 6, and the same processing is repeated. It is.
  • the damage is completed in the state of the count value 14 of the write block count 701, and S666 is input, so the carry flag holding unit 703 is set.
  • the signal S 7 53 becomes Hi.
  • 15 is added to the count value of the write block counter 701 inside the flag generator 607, as in the first embodiment.
  • Embodiment 1 the encoding process for the first frame of digital image data is not completed, and the second frame digital image data is input there.
  • the data is not overwritten and stored in slice units, and the second frame data is not discarded unlike the conventional image processing device.
  • the read block counter 702 inputs the encoding end signal S666 in the state of the counting place 14, so that the carry flag holding section 703 is reset to reset. As a result, the signal S753 changes to the Lo state.
  • the error Digital image data may be discarded in accordance with the control using lag.
  • FIG. 9 is a flowchart for explaining the processing in such a case.
  • the i-th frame of digital image data S653 is input field from timing t90. ⁇ Stored in the memory 605, and then the encoding unit 604 starts the encoding process.
  • the storage of the digital image data S653 of the i-th frame ends.
  • the signal S753 output from the carry flag holding unit 703 becomes Hi state, and from timing t92, as in the case of FIG.
  • the digital image data of the first frame is overwritten and stored, and the data of the 11th slice of the (i + 1) th frame should be stored.
  • the encoding process for the data of the 11th slice of the i-th frame has not been completed.
  • the error flag S662 is set to the Hi state, and the image input control unit 62 receives the image input enable signal S6. 6] is set to “Lo state indicating invalid j”, so that the digital image data S653 is not stored in the input ghost image memory 105. Therefore, [the encoding process is not completed.
  • the digital image data after the 11th slice of the i-frame g is kept without being harmed.
  • the count reset signal S6663a since the count reset signal S6663a is output, the count value of the light block count 701 is set to the value 0, and in FIG. 5 1 force; 0, the signal S 756 obtained by adding the value 15 in the adder 705 becomes the value 15. Since the count value 11 of the lead block counter 702 is input to the subtractor 206, the value of the signal S757 is 4, which is the subtraction result, and the remaining number of blocks m Also has the value 4.
  • the interrupt processing unit 604 2 Inputs the signal S666 indicating the remaining block number m to obtain the remaining block number m.
  • the loop setting unit 604 1 The number of loops to be held is reset.
  • the remaining number m of blocks is stored in the input image memory 605, and indicates the number of slices in the i-th frame that has not been subjected to the bowing-encoding process. Then, the encoding process is continuously performed by the number of the slices, and at timing t95, the encoding process for the entirety of the i-th frame is completed.
  • the error flag holding unit 709 is reset by the error reset signal S666b (FIG. 7), and the error flag S 6 62 (Fig. 9) is in the Lo state.
  • the coding unit 604 Stop the encoding process. Thereafter, at timing t96 when the digital image data S653 for one slice of the (i + 2) th frame is stored, the remaining block number m becomes the value 1, so the encoding process is restarted. Is done.
  • the encoding unit 604 includes the loop setting unit 604 1 and the interrupt processing unit 604 2, and the flag generation unit It is assumed that 607 generates and outputs an error flag and the number of remaining blocks. Since the coding unit 6104 starts the coding process in accordance with the value of the remaining block number m, the input image memory 6 In step 5, the encoding process can be performed after the digital image data for one slice is stored, and the data storage for one frame (15 slices in the image format shown in FIG. 3) is performed. Compared with the required conventional image processing apparatus, it is possible to reduce the delay until the start of the encoding processing, which is more suitable for real-time use.
  • the memory capacity is sufficient to store one frame, and the conventional technology requires a capacity of at least two frames. Since the capacity is smaller than that of the image processing apparatus, it is possible to reduce the cost of the apparatus.
  • the flag generation unit 607 holds the carry flag, so that the input Since the overwriting process can be performed on the slice 605 in units of slices, even if the encoding process is delayed, the possibility of performing frame discarding is reduced, and the image quality can be improved. .
  • the encoding unit 604 performs the detection processing of the signal S 666 only for the number of loops held by the included loop setting unit 604 1 Since the encoding process is performed continuously without any processing, the effect of improving the processing efficiency is obtained as compared with the first embodiment in which the event flag is detected for each encoding process for one slice.
  • the format image data is used in FIG. 3, but the present invention is not limited to this.
  • the digital image data is horizontal 3 52 2 pixels x vertical 2 88 8
  • a block of 8 * 8 pixels may be used as an encoding processing unit.
  • the two image data to be processed are capable of handling luminance data, color difference data, RGB data, and the like, and the same effects can be obtained.
  • the delay time until the start of encoding is reduced. Even in applications requiring real-time performance such as monitoring of array arrays, better display can be achieved.
  • the image data is unified when the image data is encoded. It is possible to use a relatively small-capacity storage device as a storage device for storing time, thereby realizing a ghost image processing device with a low cost.
  • an image processing apparatus which can reduce the chance of discarding image data in order to cope with a delay in encoding processing and can improve the image quality by reducing the degree of discarding. It is.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Television Signal Processing For Recording (AREA)

Description

明 細 書
画像処理装罈、 および画像処理方法 技術分野
この発明は、 凼像処理装直、 および凼像処理方法に関し、 特に人力した画像デ —タを一時記憶手段に格納し、 該格納した画像データに対して符号化処理を行う 幽像処理に関する。 背景技術
動画像を aむ画像データは、 本来アナログデータである力5、 これをデジ夕ル化 することにより、 種々の複雑な信号処理や、 デ一夕圧縮等が可能であるので、 画 像デジタル化の技術は重要な位置分野を形成することとなっている。 従来の技術 による画像処理裝置は、 アナログ幽像データを入力し、 デシタル変換、 およひ th 縮符号化処理をして、 記録又は伝送を行うものであり、 デジタル化された両像デ 一夕をメモリ等の高速な記憶装置に一時蓄積して、 圧縮符号化の処理を行うこと が一般的である。 このような、 一時蓄積を伴う画像処理装置の例としては、 特願 平 7— 2 7 3 4 6 1に開示されているものがあり、 画像フレームメモ リ と呼ばれ るメモリにデジタル画像データを一時蓄積するものである。
第 1 0図は、 従来の技術による画像処理装置の一例の構成を示すブ0ック図で ある。 図示するように、 従来の枝術による画像処理装置は、 A / D変換部 1 0 0 1、 画像入力制御部 1 0 0 2、 メモリ制御部 1 0 0 3、 符号化部 1 0 0 4、 入力 画像メモリ 1 0 0 5、 およびレー トバッファ 1 0 0 6を備えたものであり、 アナ ログビデオ信号 S 1 0 5 1 を装置入力と して、 符号化データ S 1 0 5 7を装置出 力とするものである。 なお、 第 1 0図において、 実線で示した信号は処 ίΐ対象と なるデ一夕の流れを、 破線で示した信号は制御のための ί言号の流れを示すもので ある。
A / D変換部 1 0 0 1は、 入力したアナ口グビデオ信号 S 1 0 5 1 に対してァ ナログノデジタル変換処理を行ってデジ夕ル画像データ S 1 0 5 2を生成する。 画像人力制御部 1 0 0 2は、 入力したデジタル画像デ一夕 S 1 0 5 2について、 その有効 · 無効を示す画像入力許可信号 S 1 0 6 1 を生成する。 メモ リ制御部 1 0 0 3は、 デジタル画像デ一夕の、 メモ リへの格納と読み出しとを制御する。 符 号化部 1 0 0 4は、 デジタル幽像データ S 1 0 5 5に対して所定の If縮符 ¾化処 理を行って、 符号化デ一夕 S 1 0 5 6を生成する。
入力画像メモリ 1 0 0 5は、 圧縮符号化処理の作業のために、 デジタル画像デ —夕 S 1 0 5 4を一時蓄積する。 従来の技術による画像処理装置においては、 入 力画像メモリは、 それそれが所定の量のデジタル画像データを蓄積する、 複数の 領域に分割されて管理されるものである。 ここでは、 入力画像メモ リ 1 0 0 5は、 それぞれが 1 フ レーム （ 1画面相当） のデジタル画像データを格納し得る、 第 1 の領域 1 0 0 5 a と、 第 2の領域 1 0 0 5 bとの二つの領域を有するものである とする。
レートバッフ ァ 1 0 0 6は、 当該画像処理装置からの装置出力 S 1 0 5 7がー 定のレートで出力されるように、 符号化部 1 0 0 4が生成した符号化デ一夕 S 1 0 5 6を一時蓄楨して出力する。 このように構成された、 従来の枝術による画像 処理装置の動作を以下に説明する。
当該画像処 ¾装置の装笸入力であるアナログビデオ信号 S 1 0 5 1 が入力され ると、 アナログヒデォ信号 S 1 0 5 1は A / D変換部 1 0 0 1 に入力されて、 ァ ナログ デジタル変換処理される。 八/ 0変換部 1 0 0 1は、 生成したデジタル 画像デ一夕 S 1 0 5 2を画像入力制御部 1 0 0 2に出力する。 入力されるアナ口 グビデオ信号 S 1 0 5 1は、 表示されるべき画像の部分に相当する有効領域の信 号と、 その他の無効領域の信 とを含んでいるものである。 画像入力制御部 1 0 0 2は、 入力したデジ夕ル画像データ S 1 0 5 2に対して、 その有効 · 無効を示 す画像入力許可 β号 S 1 0 6 1 を生成し、 デジタル画像データ S 1 0 5 3 と、 画 像入力許可信「ϊ S 1 0 6 1 とをともに、 メモリ制御部 1 0 0 3に出力する u メモリ制御部 1 0 0 3は、 画像入力制御部 1 0 0 3から入力する画像入力許可 信号 S 1 0 6 1 と、 後述する符号化部 1 0 0 4から入力する画像入力要求信号 S 1 0 5 3 とに従って、 デジタル画像データ S 1 0 5 3を入力画像メモリ 1 0 0 5 に格納する。 ここでは、 符号化部 1 0 0 4が符号化処理の実行口』能な状態となつ て、 符号化処理の対象とするデジタル画像データの要求を示す画像入力要求信号 S 1 0 S 3をメモ リ制御部 1 0 0 3に出力した場合に、メモリ制御部： 0 0 3は、 デジ夕ル画像データ S 1 0 5 3が有効であることを示す画像入力許可信号 S 1 0 6 1 に従って、 人力画像メモ リの第 1の領域】 0 0 5 aにデジタル画像データ S 1 0 5 3を格納するものとする。
第 1の領域 1 0 0 5 aに、 所定の だけのデジ夕ル画像デー夕 S 1 0 5 3が格 納されたならば、 メモリ制御部 1 0 0 3は、 符¾ -化部 1 0 0 4が符 ¾化処理を開 始するように、 符 化開始信号 S 1 0 6 2を生成し、 符号化部〗 0 0 4に出力す る。 ここではメモリ制御部 1 0 0 3は、 デジタル凼像データの単位が 1 フ レーム 分だけ格納された際に、 信号生成を行うものとする。
符号化部 1 0 0 4は、 メモリ制御部 1 0 0 3から符号化を指示する符号化開始 信 S 1 0 6 2を入力するまでは、 符号化処理を行わないものであり、 該信号を 入力したならば、 メモリ制御部 1 0 0 3を介して、 第 1 の領域 1 0 0 5 aに格納 されていたデジタル画像データ S 1 0 5 5を入力し、 符号化処理を実行する。 符 号化処理は、 所定の方式に従って行われる。 例えば、 1 フレーム分のデジタル画 像データを、 所定の大きさを有するブロックに分割して、 そのブロ ックを単位と して実行されるものとすることができる。 このような符号化処理をする場合、 ブ ロックの大きさは、 8 x 8画素、 あるし、は 1 6 x 1 6画素の大きさとすることが 一般的である。 なお、 画素とは、 デジタル画像データを構成する離散的な単位デ 一夕であり、 画像の輝度や色を示す画素値を有するものである。
符号化部 1 0 0 4は、 符号化処理を行って生成した符号化データ S 1 0 5 6を レ―トバッファ 1 0 0 6に出力し、 レートノ、 ' フ ァ 1 0 0 6において一時保持さ れた符号化データ S 1 0 5 6は、 当該画像処理装置の装蘀出力 S 1 0 5 7 として 装置外部に出力され、 伝送等されるものとなる。 一方、 符号化処理にともなって 符号化部 1 0 0 4は、 次に符号化処理すべき 1 フ レーム分のデジ夕ル画像データ の入力を要求する旨を示す画像入力要求信号 S 1 0 6 3を生成し、 この信亏 S 1 0 6 3をメモリ制御部 1 0 0 3に出力する。
メモリ制御部 1 0 0 3においては、 画像入力要求信号 S 1 0 6 3 と、 デジタル 画像データ S 1 0 5 3が有効である旨を示す入力許可信号 S 1 0 6 1 とに従って、 デジタル画像データ S 1 0 5 3を入力画像メモリ 1 0 0 5に格納する。 先と同様 に、 1 フ レーム分のデジタル画像データが蓄積されることとなるが、 メモリ制御 部 1 0 0 3は、 先に格納した第 1の領域 1 0 0 5 aと異なる第 2の領域 1 0 0 5 bに対して格納処理を行う。
第 2の領域 1 0 0 5 bに、 デジタル画像データの単位である 1 フ レーム分のデ ジ夕ル画像データ S 1 0 5 3が格納されたならば、 メモリ制御部 1 0 0 3は、 苻 号化処理を開始すべき旨を示す符号化開始信号 S 1 0 6 2 を生成し、 符号化部 1 0 0 4に出力する。 符号化部 1 0 0 4は、 先の 1 フ レーム分のデジタル凼像デ一 タ （領域 1 0 0 5 aに格納されていたもの） の符号化処理を終了して、 メモリ制 御部 1 0 0 3から符号化を指示する符号化開始信号 S 1 0 6 2を人力したならば、 メモリ制御部 1 0 0 3を介して、 第 2の領域 1 0 0 5 bに格納されていたデジタ ル両像データ S 1 0 5 5を入力し、 符号化処理を実行し、 レー トバッ ファ 1 0 0 6に出力する。
このように、 従来の技術による画像処理装置においては、 入力画像メモリ 1 0 0 5が有する第 1の領域 1 0 0 5 aと第 2の領域 1 0 0 5 bとに対して、 交互に デジタル画像データの格納が行われ、 交互に読み出されて符号化部 1 0 0 4にお いて符 化処理がなされるものとなる。
第 1 1図は、 かかる処理が順調に行われている、 通常状態の処理状況を す夕 イ ミ ングチャー ト図である。 同図において、 Γ画像入力要求信号 S 1 0 6 3」は、 符号化部 1 0 0 4からメモリ制御部 1 0 0 3に出力される信号 S 1 0 6 3の状態 を示すものであり、 H i状態は、 符号化部 1 0 0 4においてデジタル画像データ の要求がある旨を示す。 「画像入力許可信号 S 1 0 6 1 」 は、 画像入力制御部 1
0 0 2が生成してメモリ制御部 1 0 0 3に出力する信号 S 1 0 6 1 の状態を示す ものであり、 H i状態は、 デジタル画像データが有効であり、 メモ リ に格納すベ きものである旨を示す。
また、 同図に示す 「画像データ格納」 は、 デジタル画像データ S 1 0 5 4が格 納される、 入力画像メモリ 1 0 0 5の領域を示す。 前述のように、 メモリ制御部
1 0 0 3の制御に従って、 デジタル画像データは、 入力画像メモリ 1 0 0 5が有 する領域のうち、 第 1の領域 1 0 0 5 a (図中ではメモ リ （ 1 ) と表記） と、 第 2の領域 1 0 0 5 b (図中ではメモ リ （ 2 ) と表記） とに交互に格納されること となる。
同図に示す 「？ Ϊ号化開始信号 S 1 0 6 2」 は、 メモ リ制御部】 0 0 3から符 化部 1 0 0 4に出力される信号 S 1 0 6 2の状態を示すものであり、 H i状態は、 符号化処理を開始すべき旨を示す。 「符号化処理」 は、 符号化部 1 0 0 4におけ る符号化処理を示すものであり、 入力画像メモリ 1 0 ϋ 5が有する領域のうち、 第 1 の領域 1 0 0 5 a (図中ではメモリ （ 1 ) と表記）、 または第 2の領域 1 0 0 5 b (図中ではメモリ （ 2 ) と表記） に格納されたデジタル画像データが符号 化処理の対象となっていることを示す。
図示するように、 画像入力要求信号 S 1 0 6 3の H i状態に対応して、 タイ ミ ング t 1 1 0よ り、 画像入力許可信号 S 1 0 6 1が H i状態であるデジタル画像 データが、 「画像データ格納」 に示すように、 第 1の領域に格納される。 そして、 同図に示す符号化開始信号 S 1 0 6 2の H i状態に対応して、 タイ ミ ンク t 1 1 1 よ り、 第 1の領域からの読み出しが行われて、 符号化処理が？ 7われる。 また、 これにともない、 「画像デ一夕格納」 に示すように第 2の領域への格納が行われ る。 同様にタイ ミ ング t 1 1 2からは、 第 1の領域への格納と、 第 2の領域から の読み出しが行われ、 同図の 「画像デ一夕格納」 と 「符号化処理」 とに示すよう に、 一方の領域に格納が行われているタイ ミングにおいては、 他方の領域より読 み出しが行われていることとなる。
これに対して、 何らかの原因でエラーが生じ、 第 1 1図に示すような通常状態 の処理が行い得なくなつた場台の処理の状態を示すのが第 1 2図のタイ ミ ングチ ヤート図である。 この場合にも、 タイ ミング t 1 2 0までは第 1 1図に示す場合 と同様に処理が行われる。
同図における 「符号化処理」 では、 タイ ミ ング t 1 2 0以降に行われた、 第 2 の領域 1 0 0 5 b (第 1図） に格納されたデジタル画像データの符号化処理が長 時間を要したため、 符号化処理の終了がタイ ミ ング t 1 2 1 となったこ とを示し ている。 従って、 入力画像メモリ 1 0 0 5の第 2の領域 1 0 0 5 bについては、 タイ ミ ング t 1 2 1 に至るまで、 デジタル画像データの読み出しが行われること となるので、 本来 （通常状態の処理がされているならば） 行われるべきであった、 同図 「画像データ格納」 に示す第 2の領域へのデジタル画像データの格納は実行 されないこととなる。 従って、 同図 「画像データ格納」 の破線部に示すように、 格納されなかったデジタル画像データは破棄されるものとなり、 符号化処理の対 象とはならない。
タイ ミ ング t 1 2 2の符号化処理の終了以降は、 また通常状態の処理がなされ ているものであり、 このようにして従来の技術による画像処理装置では、 入力画 像メモリ 1 0 0 5が有する領域に対して、 交互に格納処理と読み出し処理とを行 うものである。 このようにして、 従来の技術による画像処理装置では、 デジタル 画像データの格納処理と、 符号化処理とをそれそれのタイ ミ ングで行うことを可 能と し、 符号化処理の遅滞等に対してはデジタル画像デ一夕を破棄することで対 応を図るものである。 前述の特願平 7 _ 2 7 3 4 6 1 に記載されている装置にお いても、 上記の例と同様のメモリ管理を行うものである。
しかし、 このような従来の技術による画像処理装置については、 以下のような 問題点が存在する。
まず、 かかる函像処理装置の用途として、 テレビ電話システム等において用い る場台や、 ビデオカメラ等の入力装置と、 ディスプレイ等の出力装置との問にお いて監視用途に用いる場合等には、 リアルタイム性が要求されることとなる。 か かる用途に用いる場合には、 ビデオカメラ等からの画像を取り込んで処理対象と し、 処理後に出力した符号化データが伝送等され、 再生側において復号化処理の 後に出力画像とされるものとなるので、 ァ ） ログ画像データの入力から、 出力画 像データの表示までの間の遅延が大きい場合には、 カメラに写される実際の画像 と、 表示画像との動きの間に時間差が生じることにより、 不自然な画像 ¾示がな されるものとなる。
上述のように、 従来の技術による画像処理装置においては、 入力画像メモリに 対する入出力の制御に対応するため、 符号化部 1 0 0 4においては、 符号化処理 の対象とするデジタル画像データが所定の量 （上記の例では 1 フレーム分） だけ 格納された後に、 符号化開始信号 S 1 0 6 2に対応して符号化処理を開始するも のとしている （¾ 1 1図）。 従って、 従来の技術による画像処理装置では、 信号 入力と符号化処理開始との間の遅延があるために、 かかる用途に応用した場合に 良好な画像表示をしにくいものであることが、 第 1 の問題点となっていた。 また、 上迹のように、 従来の枝術による凼像処理装置においては、 エフー処 ¾ のためにデジタル画像デ一夕の無条件破棄をおこなうものである。 このような場 合にはデータ欠落が起こるので、 符号化処理の遅滞が頻繁にある場合には画質の 劣化につながることが第 2の問題点であった。
さらに、 入力画像メモリ 1 0 0 5を、 格納が行われる領域と、 読み出しが行わ れる領域とに分割して管理することから、 処理対象とするデジタル画像デ一夕の データ量が多い場合には、 これにともなって保持容量を大きなものとすることが 必要であり、大 ¾のメ モ リ を必要とすることはコス ト向上につながることとなり、 普及のために安価な装置を製造しがたい点が第 3の問題点となっていた。 発明の開示
本発明は、 かかる事情に鑑みてなされたものであり、 信号入力の開始から符号 化処理開始までの遅延時間を低减し、 リアルタイム性の用途に適した画像処理装 置を提供することを目的とする。
また、 本発明は、 符号化処理の遅延等のある場合にも、 データが破棄される量 を低減し、 画質の向上を図り得る画像処理装置を提供することを目的とする。 また、 本発明は、 デジタルデータの一時保持のためのメモリの必要量を低減し、 コス ト低減を図り得る画像処理装置を提供することを目的とする。
また、 本発明は、 符号化処理開始までの遅延時間を低減し得る画像処理方法、 符号化処理の遅延等に対しても、 データの破棄を ί氐減し得る画像処理方法、 およ び、 データの一時保持のためのメモリの必要量を低減し得る画像処理方法を提供 することを目的とする。
上記目的を達成するため、 本発明の、 請求の範囲第 1項にかかる雨像処理装置 は、 入力した画像データを一時記憶手段に格納し、 ¾格納した画像データに対し て符号化処理を行う画像処理装置において、 上記入力した画像データの、 上記一 時記憶手段への格納を制御する画像入力制御手段と、 上記画像入力制御手段の制 御に從つて、 丄記画像データの上記一時記憶手段への格納を実行し、 所定の量で ある単位格納躉だけ格納した場合に、 その旨を示す格納情報を生成する 憶制御 手段と、 上記一時記憶手段に格納した画像データを読み出して、 所定の符号化処 理を行い、 所定の量である単位処理量だけ符号化処理した場合に、 その旨を示す 処理情報を生成する符号化手段と、 上記記憶制御手段が生成する格納情報と、 匕 記符号化手段が牛成する処理情報とに基づいて、 上記画像入力制御手段が格納の 制御に用いる第 1の制御情報と、 上記符号化手段における符号化処理の制御に用 いる第 2の制御情報とを生成する制御情報生成手段とを備えたものである。 これ によ り、 制御情報生成手段は、 格納情報と、 処理情報とから得られる画像処理の 状況に対応して、 格納と符号化処理とを制御する制御情報を生成する。
請求の範囲第 2項にかかる画像処理装 Sは、請求の範囲第 1項の装置において、 上記制御情報生成手段は、 上記第 1の制御情報と して、 上記入力した画像データ の格納を停止すべき旨を示す格納停止情報を生成し、上記第 2の制御情報と して、 上記符号化処理を停止すべき旨を示す符号化停止情報を生成するものである。 こ れにより、 画像処理の状況に対応して、 格納を停止させることにより、 すでに格 納したデータの保護を図り、 符号化を停止させることによ り、 符号化処理すべき データが格納されるまでの待機を図る。
請求の範囲第 3項にかかる画像処理装置は、請求の範囲第 1項の装置において、 上記制御情報生成手段は、 上記第 1の制御情報として、 1：記入力した画像データ の格納を停止すべき旨を示す格納停止情報を生成し、上記第 2の制御情報と して、 上記符号化手段による上記単位処理量の画像データに対する符号化処理を、 連続 して実行し得る回数を示す連続処理情報を生成するものである。 これにより、 両 像処理の状況に対応して、 格納を停止させることによ り、 すでに格納したデーク の保護を図り、 格納の状態に応じた連続した符号化処理を実行する。
請求の範囲 ¾ 4項にかかる画像処理装置は、請求の範囲第 1項の装置において、 上記制御情報生成手段は、 上記格納情報を計数して、 該計数の結果を格納情報計 数値として保お/する格納情報計数手段と、 上記処理情報を計数して、 該計数の結 果を処理愔報計数値と して保持する処理情報計数手段と、 上記格納情報の計数処 理が所定の回数だけ行われた場合に、 加算許可信号を出力し、 上 処理情報の計 数処理が所定の回数だけ行われた場合に、 加算禁止信号を出力する加算処理制御 手段と、 上記加算許可信号、 または上記加算禁止信号に従って、 格納情報計数 ffi に対して、 所定の値を加算処理して、 処理後格納情報計数値を生成する格納情報 計数値変更手段と、 上記処理後格納情報計数値から、 上記処理情報計数値を減算 して、 符号化可能単位数を生成する符号化可能単位数生成手段と、 上記符号化可 能単位数を第 1の所定の値と比較して、 一致する場合は、 上記第 1 の制御情報を 生成する第 1の制御情報生成亍段と、 上記符号化可能単位数を ¾ 2の所定の値と 比較して、 一致する場合は、 上記第 2の制御情報を生成する第 2の制御情報生成 手段とを備えたものである。 これにより、 格納情報と処理情報とから、 符号化処 理の対象となるデータの格納状態を示す符号化可能単位数を取得し、 該符号化可 能単位数に対応して、 制御情報を生成し、 格納と符号化とを制御する。
請求の範囲第 5 ¾にかかる画像処理装置は、請求の範囲第 1項の装匿において、 上記制御情報生成手段は、 上記格納愔報を計数して、 該計数の結果を格納愔報計 数値として保持する格納情報計数手段と、 上記処理情報を計数して、 該計数の結 果を処理情報計数値として保持する処理情報計数手段と、 上記格納情報の計数処 理が所定の回数だけ行われた場合に、 加算許可信号を出力し、 上記処理情報の計 数処理が所定の回数だけ行われた場合に、 加算禁止信号を出力する加算処理制御 手段と、 上記加算許 信号、 または上記加算禁止信号に従って、 格納情報計数値 に対して、 所定の値を加算処理して、 処理後格納情報計数値を生成する格納^報 計数値変更手段と、 上記処理後格納情報計数値から、 上記処 ¾情報計数値を減算 して、 符号化 SJ ¾ 単位数を生成する符号化可能単位数生成手段と、 上記符号化可 能単位数を第 1の所定の値と比較して、 一致する場合は、 上記第 1 の制御情報を 生成する第 1の制御情報生成手段と、 上記符号化可能単位数を第 2の制御情報と するものである。 これにより、 格納情報と処理情報とから、 符号化処理の対象と なるデータの格納状態を示す符号化可能単位数を取得し、 該符号化可能単位数に 対応して、 制御情報を生成し、 格納と連続した符号化処理とを制御する。
請求の範囲第 6項にかかる幽像処理方法は、 人力した画像データを一時記憶手 段に格納し、 該格納した画像データに対して符号化処理を行う画像処理方法にお いて、 上記入力した画像デ一夕の、 上記一時記億于段への格納を制御する画像入 力制御ステップと、 上記画像入力制御ステップにおける制御に従って、 上記画像 データの上記 -時記憶手段への格納を実行し、 所定の量である単位格納量だけ格 納した場合に、 その旨を示す格納倩報を生成する記憶制御ステップと、 丄 己一時 記憶手段に格納した画像デ一夕を読み出して、 所定の符 化処理を行い、 所定の 量である単位処理量だけ符号化処理した場合に、 その旨を示す処理情報を生成す る符号化ステップと、 上記記憶制御ステップにおいて生成された格納情 ¾と、 上 記符号化ステ 'ソプにおいて生成された処理情報とに基づいて、 上記両像入力制御 ステップにおける格納の制御に fflいる第 1の制御情報と、 上記符弓化ステップに おける符号化処理の制御に用いる第 2の制御情報とを生成する制御情報生成ステ ' ブとを含むものである。 これにより、 制御情報生成ステップにおいては、 格納 情報と、 処理^報とから得られる画像処理の状況に対応して、 格納と符号化処理 とを制御する制御情報を生成する。
請求の範囲第 7項にかかる画像処理方法は、請求の範囲第 6項の方法において、 上記制御情報生成ステップでは、 上記第 1の制御情報と して、 上記入力した画像 データの格納を停止すべき旨を示す格納停止情報を生成し、 上記第 2の制御情報 と して、 上記符号化処理を停止すべき旨を示す符号化停止情報を生成するもので ある。 これにより、 画像処理の状況に対応して、 格納を停止させることにより、 すでに格納したデータの保護を図り、 符号化を停止させることにより、 符号化処 理すべきデータが格納されるまでの待機を図る。
請求の範囲第 8項にかかる画像処理装置は、請求の範囲第 ii項の方法において、 上記制御情報生成ステップでは、 上記第 1の制御情報と して、 ヒ記人力した画像 データの格納を停止すべき旨を示す格納停止情報を生成し、 上記第 2の制御情報 として、 上記符号化ステツプにおける上記単位処理量の画像データに対する符号 化処理を、 連続して実行し得る回数を示す連铳処理情報を生成するものである。 これにより、 画像処理の状況に対応して、 格納を停止させることにより、 すでに 格納したデータの保護を図り、 格納の状態に応じた連続した符号化処理を実行す る。
請求の範囲第 9項にかかる画像処理装置は、請求の範囲第 6項の方法において、 上記制御情報牛成ステップは、 上記格納情報を計数して、 該計数の結果を格納情 報計数値として保持する格納情報計数ステップと、 上記処理情報を計数して、 該 計数の結果を処理情報計数値として保持する処理倩報計数ステツブと、 上記格納 情報の計数処理が所定の回数だけ行われた場合に、 加算許 ¾信号を出力し、 上記 処理情報の計数処理が所定の回数だけ行われた場合に、 加算禁止信号を出力する 加算処理制御ステップと、 上記加算許可信号、 または上記加算禁止信号に従って、 格納情報計数値に対して、 所定の値を加算処理して、 処理後格納情報計数値を生 成する格納情報計数値変更ステップと、 上記処理後格納情報計数値から、 ヒ記処 理愔 {¾計数値を減算して、 符号化可能単位数を生成する符号化可能単位数生成ス テツプと、 上記符号化可能申-位数を第 1の所定の値と比較して、 一致する場合は、 上記第 1の制御情報を生成する第 1の制御情報生成ステツブと、 上記符号化可能 単位数を第 2の所定の値と比較して、 一致する場合は、 上記第 2の制御情報を生 成する第 2の制御愔報生成ステップとを含むものである。 これによ り、 格納情報 と処理情報とから、 符号化処理の対象となるデータの格納状態を示す符号化可能 単位数を取得し、 該符号化可能単位数に対応して、 制御情報を生成し、 格納と符 号化とを制御する。
請求の範囲第 1 0項にかかる画像処理装 は、 請求の範囲第 6頌の方法におい て、 上記制御情報生成ステップは、 上記格納情報を計数して、 該計数の結果を格 納情報計数値と して保持する格納情報計数ステップと、上記処理情報を計数して、 該計数の結果を処理情報計数値として保持する処理情報計数ステツプと、 上記格 納情報の計数処理が所定の回数だけ行われた場合に、 加算許可信弓を出力し、 上 記処理情報の計数処 ¾が所定の回数だけ行われた場合に、 加算禁止信号を出力す る加算処理制御ステップと、 上記加算許可信号、 または上記加算禁止信号に従つ て、 格納情報計数値に対して、 所定の値を加算処理して、 処理後格納情報計数値 を生成する格納情報計数値変更ステップと、 上記処理後格納情報計数値から、 上 記処理情報計数値を減算して、 符号化可能単位数を生成する符号化可能単位数生 成ステップと、 上記符¾化可能単位数を第 1の所定の値と比較して、 一致する場 合は、 上記第 1の制御情報を生成する第 1の制御情報生成ステップと、 上記符号 化可能単位数を上記第 2の制御情報とする第 2の制御情報生成ステップとを含む ものである。 これにより、 格納情報と処理情報とから、 符号化処理の対象となる デ一夕の格納状態を示す符号化可能 ¥-位数を取得し、 該符号化可能単位数に対応 して、 制御情報を生成し、 格納と連続した符号化処理とを制御する。 図面の簡単な説明
第 1図は、 本発明の実施の形態 1による画像処理装置の構成を示すプロ ック図 である。 第 2図は、 同舆施の形態による画像処理装置が備えるフラグ生成部の内部構成 を示すブ Dック図である。
第 3図は、 同実施の形態による画像処理装置が処理対象とするデジタル画像デ ―夕の構成を説明 ¾ るための図である。
第 4図、 および第 5図は、 同実施の形態の画像処理装置による処理を説明する ためのタイ ミ ングチャート図である。
第 6図は、 本発明の実施の形態 2による画像処理装置の構成を示すブロ ック図 である。
第 7図は、 同実施の形態による画像処理装置が備えるフラグ生成部の内部構成 を示すブロ ック図である。
第 8図、 および第 9図は、 同実施の形態の画像処理装置による処理を説明する ためのタイ ミ ングチャート図である。
第 1 0図は、 従来の技術による画像処理装置の構成を示すブロック図である。 第 1 1図、 および第 1 2図は、 従来の枝術による画像処理装置の処理を説明す るためのタイ ミ ングチャート図である。 発明を実施するための最良の形態
実施の形態 1 - 本発明の実施の形態 1による画像処理装置は、 フラグ生成部を備え、 制御用の フラグを用いて画像処理を制御し、 メモリを管理するものである。
第 1図は、 アナログ画像デ一夕を入力し、 デジタル変換、 および圧縮符号化処 理を行う、 本実施の形態 1 による画像処理装置の構成を示すプロック図である。 図示するように、 本実施の形態 1 による画像処理装置は、 A / D変換部 1 0 1、 画像入力制御部 1 0 2、 メモリ制御部 1 0 3、 符号化部 1 0 4、 入力画像メモリ 1 0 5、 レートノぃソファ 1 0 6、 およびフラグ生成部 1 0 7を備えたものであり、 アナログビデオ ί言号 S 1 5 1 を装置入力と して、 符号化データ S 1 5 7を装 g出 カ するものである。 なお、 第 1図において， 実線で示した信号は処理対象とな るデータの流れを、 破線で示した/ 1号は制御のための信号の流れを示すものであ る。
AZD変換部 1 0 1は、 入力したアナログビデオ信号 S 1 5 1に対してアナ口 グ /デジタル変換処理を行ってデジタル画像データ S 1 5 2を生成する。 画像入 力制御部 1 0 2は、 入力したデジタル画像データ S 1 5 2について、 その有効 - 無効を示す画像入力許可信号 S 1 6 1を生成する。 木実施の形態 1において、 画 像入力制御部 1 0 2は、 従来の技術による画像処理装置の場合と同様に、 デジタ ル画像データの有効領域/無効領域の別に従って画像入力許可信号 S 1 6 1を生 成するが、 これに加えて後述するフラグ生成部 1 0 7から入力されるエラーフラ グ S 1 6 2を参照するものであり、 エラーフラグ S 1 6 2が無効である （L o状 態） 場合には、 「有効」 を示す画像入力許可信号 S 1 6 1 *. エラーフラグ S 1 6 2が有効である （H i状態） 場合には、 「無効」 を示す画像入力許可 β¾ S 1 6 1を生成するものである。
メモリ制御部 1 0 3は、 デジタル画像データの、 メモリへの格納と読み出しと を制御する。 本 ¾施の形態 1 におけるメモリ制御部 1 ϋ 3は、 入力迪 I像メモリ 1 0 5へのデジタル画像データの格納と読み出しとを所定の量を単位と して管理し、 単位分の格納が終了したならば、 その旨を示す窖き込み終了信号 S 1 6 4を生成 して、 これをフラグ生成部 1 0 7に出力するものである。 従って、 メモリ制御部 1 0 3は、 画像入力制御手段 （画像入力制御部 1 0 2 ) の制御に従って、 デジ夕 ル画像データの、 一時記億手段 （入力画像メモリ 1 0 5 ) への格納を実行し、 所 定の量である単位格納量だけ格納した場合に、 その を示す格納倩報 （害き込み 終了信号 S 1 6 4 ) を生成する記憶制御手段として機能する。
符号化部 1 0 4は、 デジタル画像データ S 1 5 5に対して所定の圧縮符号化処 理を行って、 符号化データ S 1 5 6を生成する。 本実施の形態 1における符号化 部 1 04は、 後述するフラグ生成部 1 0 7から入力されるェンプティ フラグ S 1 6 5を参照するものであり、 ェンブティ フラグ S 1 6 5が L ο状態である場合に は- 符 化処 ¾を実行し、 ェンプティ フラグ S 1 6 5が H i状態である場合には、 符号化処¾を行わないものである。 また、 符号化部 1 0 4は、 所定の量を単位と して符号化処理を行うものであり、 単位分の符号化処理が終了したならば、 その 旨を示す符号化終了信 ¾ S 1 6 6を生成して、 これをフラグ生成部 1 0 7に出力 するものである。 従って、 符号化部 1 0 4は、 一時記憶 T段 （入力画像メモリ 1 0 5 ) に格納した画像データを読み出して、 所定の符号化処理を行い、 所定の量 である ¥-位処理罱だけ符号化処理した場合に、 その旨を示す処理情報 （符 ^化終 了信^ S 1 6 6 ) を生成する符号化手段として機能する。
入力画像メモリ 1 0 5は、 圧縮符号化処理の作業のために、 デジタル画像デー タ S 1 5 4を一時蓄積する。 本実施の形態 1の場合は、 従来枝術による画像処理 装置の場合のように特定の （従来技術の例では 2つの） 領域に分割して管理され るものではなく、 その容量は、 所定の量 （ここでは 1 フレーム分） のデジタル画 像データを格納し得る量であれば足りる。 レー 卜バッファ 1 0 6は、 当該画像処 理装置からの装置出力である符号化データ S 1 5 7が一定のレートで出力される ように、 符号化子ータ S 1 5 6を一時蓄積する。
フラグ生成部 1 0 7は、 メモリ制御部 1 0 3から人力する単位 mごとの書き込 み終了を示す信号と、 符号化部 1 0 4から入力する単位量ごとの符号化終了を示 す信号とを計数して、 該計数の結果に基づき、 メモリへのデータ入出力の制御に 用いるフラグ （ェンプティ フラグとエラーフラグ） を生成する。 從つて、 フラグ 生成部 1 0 7は、 ^憶制御手段 （メモ リ制御部 1 0 3 ) が生成する格納情報 （書 き込み終了信号 S 1 6 4 ) と、 符号化手段 （符号化部 1 0 4 ) が生成する処理情 報 （符号化終了信号 S 1 6 6 ) とに基づいて、 画像入力制御手段 （画像入力制御 部 1 0 2 ) が格納の制御に用いる第 1の制御情報 （エラ一フラグ） と、 符号化手 段 （符号化部 1 0 4 ) における符号化処理の制御に用いる第 2の制御情報 （ェン ブティ フラグ） とを生成する制御情報生成手段と して機能する。
第 2図は、 フクグ生成部 1 0 7 (第 1図） の内部構成を示すブロ ック図である。 図示するように、 フラグ生成部 1 0 7は、 ライ トブロックカウン夕 2 0 1 と、 リ ードブロックカウンタ 2 0 2 と、 キヤ リ一フラグ保持部 2 0 3 と、 選択器 2 0 4 と、 加算器 2 0 5と、 減算器 2 0 6と、 第 1、 および第 2の比較部 2 0 7、 およ び 2 0 8と、 エラ一フラグ保持部 2 0 9と、 ェンプティ フラグ保持部 2 1 0 とを 備えている。
ライ ト ブロックカウンタ 2 0 1は、 メモリ制御部 1 0 3 (第 1図） から入力さ れる書き込み終了信号 S 1 6 4を、 後述するスライスを単位として計数し、 その 計数値を保持するとともに、 加算器 2 0 5に出力する。 計数は 1 4進法に従って 行われ、 計数値が 「 1 4 j に至った場合、 次の書き込み終了信号 S 1 6 4を入力 したならば、 計数値を 「0」 とし、 後述するキヤ リーフラグ保持部 2 0 3をセッ ト状態とする。 また、 画像入力制御部 1 0 2 (第 1図） から、 初期化を指示する カウン夕 リセッ ト信号 S 1 6 3 aを入力した場合にも、 計数値を 「0」 とする。 従って、 ライ トブロックカウン夕 2 0 1は、 格納情報 （書き込み終了信号 S 1 6 4) を計数して、 該計数の結果を格納情報計数値と して保持する格納情報計数手 段と して機能する。
リードブロックカウンタ 2 0 2は、 符号化部 1 0 4 (第 1図） から入力される 符号化終了信^ S 1 6 6を、 後述するスライスを単位と して計数し、 その計数値 を保持するとともに、 加算器 2 0 6に出力する。計数は 1 4進法に従って行われ、 計数値が 「 1 4」 に至った場合、 次の符号終了信号 S 1 6 4を入力したならば、 計数値を 「0 j と し、 後述するキヤリーフラグ保持部 2 0 3をリセッ ト状態とと する。 従って、 リードブロックカウンタ 2 0 2は、 処理情報 （符号化終了信号 S 1 6 5 ) を計数して、 該計数の結果を処理情報計数値と して保持する処理情報 H 数手段と して機能する。
キャリーフラグ保持部 2 0 3は、 ライ トブロックカウン夕 2 0 1の計数動作が 「 1 5」 に相当した場合、 すなわち、 ライ 卜ブ CJックカウンタの計数値が 「 1 4」 に至り、 次に害き込み終了信号を入力して 「0」 になった場合にセッ トされ、 リ ードブロ ックカウンタ 2 0 2が 「 1 5」 を計数した場- 、 すなわち、 リー ドプロ ックカウンタの計数値が 「 1 4」 に至り、 次に符号化終了信号を入力して 「0」 になった場合に リセッ トされる。 そして、 セッ ト状態であれば H i状態の、 リセ ッ ト状態であれば L o状態の信号 S 2 5 3を選択器 2 0 4に出力する。
選択器 2 04は、 値 「0」 （信号 S 2 5 4 a), および値 「】 5」 （信号 S 2 5 4 b ) を入力され、 キヤリーフラグ保持部 2 0 3から人力される信号 S 2 5 3に 基づいて、 いずれかを選択してこれを加算器 2 0 5に出力する。 選択器 2 0 4に おける選択は、 信号 S 2 5 3が L o状態である場合には 「 0」 を、 H i状態であ る場合には 「 1 5 j を選択するものである。
加算器 2 0 5は、 ライ トブロックカウンタ 2 0 1における計数値 （信号 S 2 5 1 ) と、 選択器 2 04が出力する値 （信号 S 25 6 ) とを加算して、 その結果 （信 号 S 2 5 6 ) を減算器 2 0 6に出力する。 減算器 2 0 6は、 加箅器 2 0 5が出力 する加算結果（信号 S 2 5 6 )より、 リードブロックカウンタ 2 0 2の計数値（信 号 S 2 5 2 ) を減算する。 減算器 2 0 6は、 減算により取得した結果を示す信号 S 2 5 7を、 第 1、 および第 2の比較部 2 0 6、 および 2 0 7に出力する。 従 つて、 キャ リーフラグ保持部 2 0 3、 選択器 2 0 4、 および加算器 2 0 5は、 格 納情報 （書き込み終了信号 S 1 6 4) の計数処理が所定の回数だけ行われた場合 に、 加算許可信号を出力し、 処理情報 （符号化終了信号 S 1 6 5 ) の計数処理が 所定の回数だけ行われた場合に、 加算禁止信号を出力する加算処理制御手段と、 加算許可信号、 または加算禁止信号に従って、 格納情報計数値 （ライ ト部ブ Dツ クカウンタ 2 0 1の計数値） に対して、 所定の値 （信号 S 2 5 5 ) を加算処理し て、 処瑰後格納情報計数値 （信号 S 2 5 6 ) を牛成する格納情報計数値変更手段 として機能する。 また、 減算器 2 0 6は、 処理後格納搐報計数値 （信号 S 2 5 6 ) から、 上記処理情報計数値 （信号 S 2 5 2 ) を減算して、 符号化可能単位数 （信 号 S 2 5 7 ) を生成する符号化可能単位数生成手段として機能する。
第 1、 および第 2の比較部 2 0 7、 および 2 0 8は、 それぞれ値 「 0」、 およ び 「 1 5」 を示す信号 S 2 5 6 a、 および S 2 5 6 bを入力し、 比較部 2 0 6は 信号 S 2 5 6 aと S 2 5 7を、 比較部 2 0 7は信号 S 2 5 6 bと S 2 5 7を比較 し、 それそれ両者が一致するか否かを判定する。 比較部 2 0 6は、 比較の結果に 従って、 信号 S 2 5 6 aと S 2 5 7とが一致するか否かを示す信号 S 2 5 9を生 成して、 エラ -フラグ保持部 2 0 9に出力する。 比較部 2 0 7は、 比較の結果に 従って、 信号 S 2 5 6 bと S 2 5 7とが一致するか否かを示す信号 S 2 6 0を生 成して、 ェンブティ フラグ保持部 2 1 0に出力する。
エラ一フラグ保持部 2 0 9は、比較部 2 0 6から入力された信号 S 2 5 9が「一 致 j を示す場合、 すなわち、 信号 S 2 5 7が値 「 1 5」 である場合にセッ トされ、 画像入力制御部 1 0 2 (第 1図） から、 エラーリセッ ト ί言号 S 1 6 3 bを入力さ れた場合にはリセヅ 卜される。 エラーフラグ保持部 2 0 9からは、 セッ ト状態で は H i状態の、 リセッ ト状態では L o状態のエラーフラグ S 1 6 2が、 幽像入力 制御部 1 0 2に出力される （第 1図）。
ェンブティ フラグ保持部 2 1 0は、 比較部 2 0 7から入力された信号 S 2 6 0 が 「一致 j を示す場合、 すなわち、 信号 S 2 5 7が値 「0」 である場合に、 H i 状想のェンブティ フラグ S 1 6 5を生成する。 ェンブティ フラグ S 1 6 5は、 第 1図に示すように符号化部 1 04に出力される。
従って、 第 1の比較部 2 0 7と、 エラーフラ グ保持部 2 0 9 とは、 符号化可能 単位数 （信 ¾S 2 5 7 ) を第 1の所定の値 （信号 S 2 b 8 a) と比較して、 一致 する場合は、 上記第 1の制御情報 （H i状態のエラーフラグ S 1 6 2 ) を生成す る第 1の制御信報生成手段として機能する。 また、 第 1の比較部 2 0 8と、 ェン プティ フラグ保持部 2 1 0とは、 符号化可能単位数 （信号 S 2 5 7 ) を第 2の所 定の値 （信号 S 2 5 8 b) と比較して、 一致する場合は、 上記第 2の制御情報 （H i状態のェンブティ フラグ S 1 6 5) を生成する第 2の制御情報生成手段と して 機能する。 また、 H i状態のエラーフラグ S 1 6 2は、 入力した画像データの格 納を停止する旨を す格納停止情報と して用いられ、 H i状態のェンブテ ィ フラ グ S 1 6 5は、 符号化処理を停止すべき旨を示す符号化停止情報と して用いられ る。
第 3図は、 本実施の形態 1による画像処理装置における、 デジタル画像デ一夕 のフォーマツ 卜の一例を示す図である。 本実施の形態 1による画像処理装置が備 える A/D変換部 1 0 1から出力されるデジタル画像データは、 離散的な単位デ ジタルデータであり、 画像における輝度信号や色差信号を示す画素 ft!を有する画 素の並びであり、 第 3 ( a ) 図に示すように、 3 5 2画素 X 2 4 0画素が 1 フ レ ームを構成するものである。 第 3 ( b ) 図は、 符号化部 1 0 4における符号化処 理の処理単位である、 符号化ブロ ックを示すものであり、 符号化ブロックは 1 6 X 1 6画素を有するものとなっている。 図示するように、 1 フ レーム分のデジ夕 ル画像データは、 水平方向に 2 2個、 垂直方向に 1 5個の符号化ブ D ックを含む ものとなる。 第 3 ( c ) 囟は、 本実施の形態 1 におけるデジタル画像データの人 出力の単位となるスライスを示すものである。 1 スライスは、 符号化ブロッ クの 水平方向 1列の並びであり、 図示するように水平方向 2 2符号化ブロ ック、 垂直 方向 1符号化ブロ ックが 1スライスを構成するものであって、 1 フ レームは 1 5 スライスを含むものとなる。
本実施の形態 1では、 スライスを単位として入力画像メモリ 1 0 5に対するデ ジ夕ル画像データの入出力を管理するものである。 従って、 単位格納量、 単位処 理量とも 1 スライスとなる。
以下に、 第 1図、 および第 2図のように構成された本実施の形態 1 による画像 処理装置の動作を説明する。 初期状態においては、 システム リセッ トがなされる ことにより、 フ ラグ生成部 1 0 7 (第 1図） が有するラ イ トブロ ックカウン夕 2 0 1 (第 2図）、 およびリードブロックカウン夕 （同） は計数値が 0 となり、 キ ャ リーフラグ保持部 2 0 3 (同）、 およびエラ一フラグ保持部 2 0 9 (同） はリ セッ トの状態となる。 従って、 第 1図に示すフラグ生成部 1 0 7から出力される エラーフラグ S 1 6 2は無効状態、 すなわち L o状態となっている。
初期状態において、 第 2図に示すフラグ生成部 1 0 7は次のような動作を行う こととなる。 ライ トブロックカウン夕 2 0 1から加算器 2 0 5に対しては、 値 0 を示す信号 S 2 5 1 が出力される。 この場合には、 キヤ リ一フラグ保持部 2 0 3 はリセッ 卜状態であるので、 信号 S 2 5 3は L o状態となり、 選択器 2 0 4にお いては値 0が選択され、 値 0を示す信号 S 2 5 5が加算器 2 0 5に出力される。 加箅.器 2 0 5においては信号 S 2 5 1 ( fjfi 0 ) と信号 (値 0 ) とが加算 され、 加算結果である値 0を示す信号 S 2 5 6が減算器 2 0 6に出力される。 一 方、 リー ドブロ ックカウンタからは、 計数値 ϋを す信号 S 2 52が減算器 2 0 6に出力される。 減算器 2 0 6は、 信号 S 2 5 6 (値 0 ) から信号 S 2 5 2 (値 0) を減算し、 得られた結果である値 0を示す信号 S 2 5 7を比較部 2 0 7、 お よび 2 0 8に出力する。
比較部 2 0 7は、 信号 S 2 5 7 (値 0 ) と、 定数 1 5を示す信号 S 2 5 8 aと の比較を行い、 向信号が一致しないので、 エラーフラグ保持部 2 0 9に対 るセ ッ ト動作を行わない。 従って、 エラ一フラグ保持部 2 0 9はリセッ ト状態のまま であり、 出力されるエラ一フラグ S 1 6 2は L o状態を保つこととなる。
—方比較部 2 0 8においては、 信号 S 2 5 7 (値 0 ) と、 定数 0を示す信号 S 2 5 8 bとの比較を行い、 両信号が一致するので、 ェンプティ フラグ保持部 2 1 0に対して 「一致」 を示す旨の信号 S 2 6 0を出力する。 これにより、 ェンブテ ィ フラグ保持部 2 1 0は H i状態のェンブティ フラグ S 1 6 5を出力する。 ェンプティ フラグ S 1 6 5が H i状態であることは、 入力画像メモ リ 1 0 5に は、 符号化対象となるデジタル画像デ一夕が格納されていないことを示すもので ある。 ェンブティ フラグ S 1 6 5は、 第 1図において示すように符号化部 1 04 に入力され、 符号化部 1 0 4は、 ェンブテ ィ フラグ S 1 6 5が H i状態である場 合は符号化処理を行わない。 従って、 入力画像メモリ 1 0 5に所定量のデータが 格納されるまでは、 符号化部 1 0 4は待機状態にあるものとなる。
第 1図に示すように、 当該画像処理装置の装置入力であるアナログビデオ信号 S 1 5 1が入力されると、 アナログビデオ信号 S 1 5 1は A/D変換部 1 ◦ 1に 入力されて、 アナログ/デジタル変換処理される。 A/E)変換部 1 0 1は、 生成 したデジタル画像データ S 1 5 2を画像入力制御部 1 0 2に出力する。 画像入力 制御部 1 0 2は、 フラグ生成部 1 0 7から入力されるエラーフラグ S 1 6 2を読 み取る。 上述のように、 エラーフラグ S 1 6 2が無効状態 （L o状） であるので、 画像入力制御部 1 0 2は、 入力したデジタル画像データ S 1 5 2に対応する画像 入力許可 it号 S 1 6 1 を、 有効を示すもの して （H i状態と して） 生成し、 デ ジタル画像デ一タ S 1 5 3 と、 画像入力許可信号 S 1 6 1 とをともに、 メモ リ制 御部 1 0 3に出力する。
メモリ制御部 1 0 3は、 画像入力許可信号 S 1 6 1が有効を示すものであるの で、 対応するデジタル画像データ S 1 5 2を入力画像メ リ 1 0 5に格納する。 第 3図を用いて説明したように、 デジタル画像データの、 入力画像メモリに対し ての入出力は、 スライ ス （第 3 ( c ) 図） を単位と して行われるものであり、 メ モリ制御部 1 0 3は、 1スライスのデジタル画像デ一夕を入力画像メモリに对し て格納したならば、 書き込み終了信号 S 1 6 4を生成して、 これをフ ラグ制御部 1 0 7に出力する。
フラグ生成部 1 0 7においては、 書き込み終了信号 S 1 6 4は、 第 2 ^に示す ようにライ トブ口 'ソクカウン夕 2 0 1 に入力され、 ライ ト ブ πックカウンタ 2 0 1は、 その保持する計数値を 1だけ増加させるカウン トアップ動作を行う。 同図 において、 ライ トブロックカウンタ 2 0 1の計数値は 0から 1 に変化するので、 ライ トブロ ックカウン夕 2 0 1から加算器 2 0 5に対しては、 値 1 を示す信号 S 2 5 1が出力される。 キャ リーフラグ保持部 2 0 3はリセッ ト状態のままである ので、 リセッ ト状態を示す信号 S 2 5 3に従って選択器 2 0 4においては値 0が 選択され、 値 0を示す信号 S 2 5 5が加算器 2 0 5に出力される。 加算器 2 0 5 においては信号 S 2 5 1 (値 1 ) と信号 S 2 5 5 (値 0 ) とが加算され、 加算結 果である値 1を示す信号 S 2 5 6が減算器 2 0 6に出力される。 一方、 リ一ドブ □ックカウンタは計数値 0のままであり、 値 0を示す信^ S 2 5 2が減算器 2 0 6に出力される。 減算器 2 0 6は、 信号 S 2 5 6 (値 1 ) から信号 S 2 5 2 (値 0 ) を減算し、 得られた結果である値 1 を示す信号 S 2 5 7を比較部 2 0 7、 お よび 2 0 8に出力する。
比較部 2 0 7は、 信号 S 2 5 7 (値 1 ) と、 定数 1 5を示す信号 S 2 5 8 aと の比較を行い、 両信号が一致しないので、 エラーフラグ保持部 2 0 9に対するセ ッ ト動作を行わない。 従って、 エラーフラグ保持部 2 0 9はリセッ ト状態のまま であり、 出力されるエラーフラグ S 1 6 2は L o状態を保つこととなる。 一方比較部 2 0 8においては、 信号 S 2 5 7 (値 1 ) と、 定数 0 を示す信号 S 2 5 8 bとの比較を行い、 両信号が一致しないものとなったので、 ェンプテ ィ フ ラグ保持部 2 1 0に対して 「不一致」 を示す旨の信号 S 2 6 0を出力する。 これ によ り、 ェンプティ フラグ保持部 2 1 0は L o状態のェンブティ フラグ S 1 6 5 を出力する。
第 1図において、 符号化部 1 0 4は、 L o状態のェンプティ フラグ S 1 6 5を 入力されることとなり、 L o状態のェンブティ フラグ S 1 6 5は、 入力画像メモ リ 1 0 5には符号化処理の対象となるデジタル画像データが格納されていること を示すものであるので、 これを検出したならば、 符号化処理を実行する。 入力両 像メモリ 1 0 5に格納されたデジタル画像デ一夕は、 メモリ制御部 1 0 3を介し て符号化部 1 0 4により読み出され、 符号化部 1 0 4は入力したデジタル画像デ 一夕 S 1 5 5を符 -化処理して、 符号化データ S 1 5 6を生成し、 これをレート ソファ 1 0 6に出力する。 レート 'ッファ 1 0 6からは、 一定レートで符 ¾化 データ S 1 5 7が当該画像処理装置の装置出力と して外部に出力される。
一方、 符号化部 1 0 4は、 1スライス分のデジタル画像データに対しての符号 化処理が終了したならば、 その旨を示す符号化終了信号 S 1 6 6 を生成し、 これ をフラグ生成部 1 0 7に出力する。 フラグ生成部 1 0 7においては、 符号化終了 信号 S 1 6 6は、第 2図に示すようにリードブロ ックカウンタ 2 0 2 に入力され、 リー ドブロ ヅクカウンタ 2 0 2は、 その保持する計数値を 1 だけ增加させるカウ ン トアップ動作を行う。
これ以降、 画像入力制御部 1 0 2はエラーフラグ S 1 6 2の状態を確認し、 ェ ラ一フラグが L o状態である間は、 デジタル画像データは入力画像メモリ 1 0 5 に格納され続ける。 一方、 符号化部 1 0 4は、 スライス単位のデジタル画像デー 夕を符号化処理するごとに、 ェンブティ フラグ S 1 6 5の状態を確認し、 L o状 態であれば、 人力凼像メモ リ 1 0 5に格納されたデジタル画像データを読み出し て符号化処理を行う。
フラグ生成部 1 0 7において、第 2図に示すライ トブ π ヅクカウンタ 2 0 1は、 メモリ制御部 1 0 3 (第 1図） から出力される書き込み終了信号 S 1 6 4を入力 するごとに、 カウントアツプ動作を行う。 そして、 計数値が 1 4に至り、 さらに 書き込み終了信号 S 1 64を入力した場合には、 キヤ リ一フラグ保持部 2 0 3に 対してセッ ト状態を指示し、 自らの計数値を 0とする。 すなわち、 キャ リーフラ グ保持部 2 0 3は、 ライ トブロックカウン夕 2 0 1における計数値力;、 1 フレー ムを構成するスライス数である 1 5 (第 3 ( c ) 図） に相当した場合にセッ ト状 態となるものである。
第 2図に示すリードブロックカウンタ 2 0 2は、 符号化部 1 0 4 (第 1図） か ら出力される符号化終了信号 S 1 66を入力するごとに、 カウン トアツブ動作を 行う。 そして、 計数値が 1 4に至り、 さらに符号化終了信号 S 1 6 6を入力した 場合には、 キャ リーフラグ保持部 2 0 3に対して リセッ ト状態を指示し、 自らの 計数値を 0とする。 すなわち、 キャ リーフラグ保持部 2 0 3は、 リー ドブロック カウン夕 2 0 2における計数値が、 1 フレームを構成するスライス数である 1 5 (第 3 ( c ) 図） に相当した場合にリセッ ト状態となるものである。
キャ リーフラグ保持部 2 0 3がセッ ト状態になつた場合、 信号 S 2 5 3が H i 状態となるので， 選択器 2 0 4は値 1 5を示す信号 S 2 5 4 bを選択し、 値 1 5 を示す信号 S 2 5 5を加算器 2 0 5に出力する。 従って、 この場合には加算器 2 0 5において、 ライ 卜ブロックカウンタ 2 0 1の計数値に値 1 5が加算されて、 その結果 S 2 5 6が減算器 2 0 6に出力されることとなる。
減算器 2 0 6において取得される結果は、 キャ リーフラグ保持部 2 0 3がリセ ッ ト状態であれば、 Γ入力画像メモリ 1 0 5に格納されたスライス数 j ( S 2 5 1 = S 2 5 6 ) と、 「符号化部 1 0 4で符号化処理されたスライス数」 （S 2 5 2 ) との差分を示すものとなる。 一方、 キャ リーフラグ保持部 2 0 3かセッ ト状態で あれば、 「入力凼像メモリ 1 0 5に格納されたスライス数 + 1 5j (S 2 5 】 + l 5 S 2 5 6 ) と、 「符号化部 1 0 4て符号化処理されたスライス数」 （ S 2 5 2 ) との差分を示すものとなる。 そしてこの差分が値 0 となる場台にはェンブテ ィ フラグ S 1 6 5が H i状態とな り、 符号化部 1 0 4における符号化処 を停止 するものとなる。 一方、 差分が値 1 5 となる場合には、 エラーフラグ S 1 6 2が H i状態となり、 画像入力制御部 1 0 2が無効を示す画像入力許可信号 S 1 6 1 を生成することから、 デジタル画像デ一夕の入力画像メモリへの格納が行われな いこととなる。
第 4図、 および第 5図は、 本実施の形態 1 による画像処理装置の処理状態の- 例を示すタイ ミ ングチャート図である。 第 4図、 および第 5図に示す 「画像入力 許可信号 S 1 6 1」 は、 第 1図において画像入力制御部 1 0 2が生成して、 メモ リ制御部】 0 3に出力する信号であり、 H i状態は 「有効 j を示し、 デジタル画 像データの入力画像メモリ 1 0 5への格納を指示するものとなり、 L o状態は「無 効」 を示し、 デジタル画像データの入力画像メモリ 1 0 5への格納を指示しない ものとなる。 「デジタル画像デ一夕 S 1 5 3」 は、 画像入力許可信号 S 1 6 1 と ともにメモリ制御部 1 0 3に出力される、 スライ ス単位のデジタル画像データ示 すものである。
第 4図、 および第 5図の 「ライ トブロックカウン夕 2 0 1」 は、 第 2図におい て、 ライ トブロックカウン夕 2 0 1が保持する計数値を示す。 ライ トブロック力 ゥンタ 2 0 1は、 第 1図に示すメモリ制御部 1 0 3が出力する、 スライス単位で のデジタル画像データの格納が行われた旨を示す、 書き込み終了信 1 6 4を 計数するものであり、 計数値は入力画像メモリ 1 0 5に格納されたデジタル画像 データのスライス数に相当する。
第 4図、 および第 5図の 「キャ リーフラグ （S 2 5 3 ) j は、 第 2図において、 キャ リーフラグ保持部 2 0 3がセッ ト状態であるか、 リセッ ト状態であるかを示 す信号 S 2 5 3の状態を示すものである。 前述のように、 信号 S 2 5 3はセッ ト 状態であれば H i状態の、 リセッ ト状態であれば L o状態の信号となり、 選択器 2 0 4の選択を制御する信号となる。
第 4図、 および第 5図の 「ェンプティ フラグ S 1 6 5」 は、 第 1図において、 フラグ生成部 1 0 7が生成して、 符号化部 1 0 4に出力する信号の状態を示すも のであり、 H i伏態は、 入力画像メモ リ 1 0 5には、 符号化 W象となるデジタル 画像データが格納されていないことを示し、 符号化部 1 0 4における符号化処理 の停止を指示するものである。 L o状態は、 入力画像メモリ 1 0 5には、 符号化 対象となるデジタル画像データが格納されているこ とを示し、 符号化部 1 0 4に おける符号化処理の実行を指示するものである。
第 4図、 および第 5図の 「エラ一フラグ S 1 6 2」 は、 第 1図において、 フラ グ生成部 1 0 7が生成して、 画像入力制御部 1 0 2に出力する信号の状態を示す ものであり、 H i状態は、 入力画像メモリ 1 0 5におけるオーバ一フローを示し、 画像人力制御部 1 0 2に対して 「無効」 を示す画像入力許可信号の生成 （入力画 像メモ リ 1 0 5への格納の停止） を指示するものである。 L o状態は、 入力画像 メモリ 1 0 5における格納が可能である旨を示し、 画像入力制御部 1 0 2に対し て 「有効」 を示す凼像入力許可信号の生成 （入力画像メモリ 1 0 5への格納の実 行） を指示するものである。
第 4図、 および第 5図の 「リードブロ ックカウンタ 2 0 2 j は、 第 2図におい て、 リードブロックカウンタ 2 0 2が保持する計数値を示す。 リー ドブロック力 ゥンタ 2 0 2は、 第 1図に示す符号化部 1 0 4が出力する、 スライ ス卑位での符 号化処理が行われた旨を示す、 符号化終了信号 S 1 6 6を計数するものであり、 計数値は符号化処理されたデジタル画像データのスライス数に相当する。
第 4図、 および第 5図の 「符号化処理 （ 1 0 4 )」 は、 符号化部 1 0 におけ るスライスを単位とする符号化処理を示すものである。 デジタル画像データの符 号化処理に要する時間は、 画像の性質により大きく異なるものとなるので、 図示 するように、 1 スライ スの処理に要する時間が長い場合も、 短い場合もあるもの となる。
以下に、 図 4のタイ ミングチャートに従って、 本実施の形態 1による画像処理 装置の画像処理を説明する。
同図に示すタイ ミング t 4 0までは、 画像の有効領域が入力されないため、 画 像入力制御部 1 0 2は、 L 0状態の画像入力許可信号 S 1 6 1 を出力し、 デジ夕 ル画像データの格納は行われない。 タイ ミ ング t 4 0から、 1 フ レーム目のデジ タル両像データ S 1 5 3が入力されて処理対象となる。画像入力制御部 1 0 2は、 初期状態においてエラーフラグ S 1 6 2が L o状態であることから、 「有効」 を 示す H i状態の ΐ Ί像入力許可信号 S 1 6 1 を生成するので、 デジタル画像データ S 1 5 3は、 入力画像メモリ 1 0 5に格納される。
そ して、 1スライス分が格納されるごとに、 メモリ制御部 1 0 3からフラグ生 成部 1 0 7に対して、 書き込み終了信号 S 1 6 4が出力されるので、 フラグ生成 部 1 0 7が有するライ 卜ブロ ックカウン夕 2 0 1 は、 信号 S 1 6 4に対応した力 ゥン トアップ動作を行う。 ここでは、 1 フレーム目のデジタル画像データを構成 するスライス （ 0〜 1 4の 1 5スライス） が入力されるごとに、 計数値は 1 4ま で増加するものである。
1 スライス分のデジタル画像データ S 1 5 3が格納されたタイ ミ ング t 4 1に おいて、 前述のように、 ライ トブロックカウン夕 2 0 1 の 数値が 0から 1 に変 化することによって、 ェンブティ フラグが H i状態から L o状態に変化する。 従 つて、 ェンブティ フラグが L o状態になったことを検出した符号化部 1 0 4は、 入力画像メモリ 1 0 5に格納されたデジタル幽像データを読み出して、 符号化処 理を行う。 そして、 1 スライス分の符号化処理が終了するごとに、 符号化終了信 号 S 1 6 6が出力され、 フラグ生成部 1 0 7の有するリー ドブロックカウン夕 2 0 2は、 信号 S 1 6 6に対応したカウン トアップ動作を行う。
タイ ミ ング t 4 1 〜 t 4 2の間には、 符号化処理が迅速に行われ、 t 4 2の直 後には、 符号化処理の対象とすべきデジタル画像データが、 未だ入力画像メモリ 1 0 5に格納され終えていない状態に至る。 この場合には、 第 2図に示す、 減算 器 2 0 6が出力する信号 S 2 5 7の値が 0 となるため、 比較部 2 0 8における比 較の結果に従い、 ェンブティ フラグが H i状態となって出力される。 従って、 第 4図に示すように、 符 ¾化部 1 0 4は、 符^化を停止することとなる。 ここでは、 次のスライスが入力画像メモリ 1 0 5に格納されたならば、 ェンプティ フラグ S 1 6 5が L o状態に復帰し、 再び符号化処理が行われているものである。
タイ ミ ング t 4 3までに、 入力画像メモリ 1 0 5には、 1 フレー厶目のデジタ ル画像データ S 1 5 3が格納される。 この際、 ライ トブロックカウンタ 2 0 1 に おいては、 計数 flii 1 4を保持している際に害き込み終了信号 S 1 6 4を入力する ので、 第 2図に すキヤ り一フラグ保持部 2 0 3をセッ ト状態として、 自らの計 数値を 0 とする。 これによ りキャ リーフラグ保持部 2 0 3が出力する信号 S 2 5 5 3が H i状態となり、 加算器 2 0 5において、 ライ トブロ ッ クカウンタ 2 0 1 の 計数値に値 1 5が加算されることとなる。
タイ ミ ングお 4 4において、 2 フ レーム のデジタル画像データ S 1 5 3が入 力される。 ここではエラ一フラグ S 1 6 2は L o状態を維持しているので、 画像 入力制御部 1 0 2は、 「有効 jを示す画像入力許可信号 S 1 6 1 を出力するので、 in メモリ制御部 1 0 3の制御により、 入力されたデジタル画像データの最初のスラ ィスは、 1 フレーム のデジタル画像データの符' 化処理済みのスラィスに上害 きされて格納される。 後続するデジタル画像デ一夕 S 1 5 3のスライ スも、 それ それ入力画像メモリ 1 0 5に上書きされて格納される。 この後、 タイ ミング t 4 5において、 符号化部 1 0 4では、 1 フ レーム目のデジタル画像データの符号化 5 処理が終了する。 この際の符号化終 /信号 S 1 6 6を入力 したリードゾ uッシカ ゥンタ 2 0 2 ( ·ト数値 1 4 ) は、 第 2図に示すキャリーフラグ保持部 2 0 3をリ セッ ト し、 自らの計数値を 0 とする。 従って、 第 4図に示す信号 S 2 5 3は、 L ο状想にな り、 加算器 2 0 5ではライ トブロ ックカウン夕 2 0 1 に対する加算値 が値 1 5から储 0に変更される。
ϋ このように、 木実施の形態 1の画像処理装置では、 1 フ レーム分の容 aである 入力画像メモリ 1 0 5において、 1 フレーム分のデータが格納された状態に至つ ても、 後続の 1 フ レームのデータはスライス ¥位で上書きされて処理されるもの となり、 従来の技術による画像処理装置の場合のように、 ただちに 1 フ レーム分 が破棄されるものではない。すなわち、 従来の枝術による固像処理装置であれば、 5 第 4 [¾]に示す例であれば 2フレーム目のデジタル画像データが符 化処理されず 廃棄されることとなるが、 本実施の形態 1の岡像処理装置では、 かかる処理を行 うことによって されず符号化処理されるものとなっている。 ただし、 本実施の形態 1の画像処理装置においても、 エラーフラグを用いた制 御に従って、 デジタル画像データを破棄する場合はある。 第 5図はかかる場合の 処理を説明するための図である。
第 5図において、 タイ ミ ング t 5 0よりデジタル画像デ一夕 S 1 5 3の i フ レ ーム目が入力画像メモリ 1 0 5に格納され、 その後符 化部 1 0 4が符号化処理 を閲始する。 タイ ミ ング†. 5 1 において、 i フレー厶目のデジタル I由 1像データ S 1 5 3の格納が終 /する。 第 4図に示す場合と同様に、 キヤ リーフラグ保持部 2 0 3の出力する/, 号 S 2 5 3が H i状態とな り、 タイ ミ ング t 5 2からは、 第 4 図の場合と同様に、 i + 1 フレーム目のデジタル画像データが上害きされて格納 されることとなる。 タイ ミ ング t 5 3においては、 i + 1 フレーム目の 1 1 スラ イス目のデータが格納されるべきこととなるが、 この時点では iフレーム目の 1
1 スライス gのデ一夕に対しての符号化処理が終了していない。
このような場合には、 第 2図においては、 ライ トブロックカウン夕の計数値 1 1 と選択器 2 0 4から出力される値 1 5 とが加算器 2 0 5で加算されて、 値 2 6 (信号 S 2 5 6 ) か減算器 2 0 6に出力される。 一方リー ドブロックカウンタ 2 0 2の計数値は、 値 1 1 となり、 値 1 1 を示す信号 S 2 5 2が減算器 2 0 6 に出 力される。 减算器 2 0 6が取得する結果は 2 6— 1 1 = 1 5 となり、 値 1 5の信 号 S 2 5 7が比敉部 2 0 7に出力されることから、 エラーフラ グ S 1 6 2は H i 状態となる。 従って、 第 5図に示すようにエラ一フラグ S 1 6 2が H iになるの で、 画像入力制御部 1 0 2は、 11像入力許可信号 S 1 G 1 を 「無効」 を示す L o 状態とするので、 この後デジタル画像データは、 入力画像メモ リ 1 0 5に格納さ れることなく、 破棄されるものとなる。 従って、 符 ¾化処理の終了していない i フレーム目の 1 1 スライス目以降のデジタル凼像デ一夕は上書きされることなく、 保持される。
タイ ミ ンク t 5 4においては、 画像入力制御部 1 0 2は、 フ ラグ生成部 1 0 7 に対して、 カウンタ リセッ ト信号 S 1 6 3を出力する。 第 2図に示すライ トプロ ックカウンタ 2 0 1は、 信号 S 】 6 3 aに対応して、 計数値を 0 とする。 入力画 像メモリ 1 0 5に格納されているデジ夕ル画像データのスラィス数は、 i フ レー ム目のデジタル両像データを構成するスライスのうち、 符弓化処理がなされてい ない残りのスライス数を示すものとなる。
タイ ミ ング t 5 5は、 通常に処理がされていたと した場合に、 i + 1 フ レーム 目のデジタル画像データの格納が終了するはすであったタイ ミ ングである。 この 時点において、 第 1図に示す画像入力制御部 1 0 2は、 フラグ生成部 1 0 7に対 して、 エラーリセッ ト信号 S 1 6 3を出力する。 第 2図に示すように、 エラーリ セツ ト信号 S 1 6 3 bはエラーフラグ保持部 2 0 9に入力され、 エラーフラグ保 持部 1 0 9の状態はセッ 卜状態からリセッ ト状態に変更される。 從つて、 フラグ 生成部 1 0 7から出力されるエラーフラグは H i状態から L o状態になる。 また、 タイ ミ ング t 5 6では、 リードブロ ックカウンタ 2 0 2が計数値 1 4を 保持した状態で、 符号化終了信号 S 1 6 6を入力され、 キャ リーフラグ保持部 2 0 3をリセッ ト状態に変更して、 自らの計数値を 0 とする。 従って、 キヤ リーフ ラグ保持部 2 0 3から出力される信号 S 2 5 3は H i状態から L o状態となり、 第 2図に示す加 g器 2 0 5においては、 値 0が加算されることとなる。 従って、 信号 S 2 5 6 と、 信号 S 2 5 2 とはともに値 0 となり、 信号 S 2 5 7が値 0 とな ることから、 ェンフティ フラグ S 1 6 5が H i状態と して出力される。
従って、 これに対応して符号化部 1 0 4は符号化処理を停止し、 第 5図に示す ように、 後続のデータが格納されるまでは符号化処理を停止する期間となる。 タイ ミ ング t 5 7においては、 i ト 2 フレーム目のデジタル画像データ S 1 5 3が入力画像メモリ 1 ◦ 5に格納されるので、 第 2図において、 ライ 卜ブロ ック カウンタ 2 0 1 の計数値が 0から 1に変更され、 信号 S 2 5 7の値も 0から 1 に 変化することから、 ェンプティ フラグ S 1 6 5は L o状態となって出力されるこ ととなる。 従って、 第 5図に示すように、 ェンブティ フラグ S 1 6 5が L o状態 となるタイ ミ ング t 5 7以降は苻号化部 1 0 4による符号化処理が再開され、 i + 2フレーム目のデータに対しての処理が行われる。
本実施の形態 1 による画像処理装置は、 第 4図に示すようにスラ イス単位での 上書き格納を行うことにより、 符号化処理の遅延が起こった場合にも 2 フ レーム 目のデジタル画像データの破棄を行わないものであるが、 第 5図に示すように、 遅延が大き くなり、 スライス単位で上書きで格納を行うならば i フ レーム目の未 処理デ一夕に影醤が及ぶようになった場合には、 上記のような処理を行って i十 1 フ レーム目のデ一夕を符号化処理の対象とせす、 ί フレーム目のデータを保護 し、 引き続いて i + 2 フレーム目のデ一夕を処理対象とするものとなる。
このように、 本実施の形態 1の画像処理装置によれば、 内部においてキャ リー フラグを保持し、 エラ一フラグとェンブティ フラグとを牛成するフラグ生成部 1 0 7を備えたことで、 符号化邰 1 0 4はェンブティ フラグの状態に対応して W ¾ - 化処理を開始するので、 入力画像メモ リ 1 0 5において、 1スライス分のデジ夕 ル両像データが格納された後に符号化処理が行い得るものであり、 1 フレーム分 (第 3図に示す画像フォーマッ トでは 1 5スライ ス分） のデ一夕格納を要する従 来の技術による幽像処理装置と比較して、 符号化処理開始までの遅延を低減する ことが可能となり、 よ り リアルタイム性の用途に適したものとなる。
こ こで、 本実施の形態 1 による画像処理装置と、 従来の枝術による画像処理装 置との遅延時間の比較について説明する。 一般的な条件に従い、 処理の対象を N T S C方式 （ 1 ライ ン =約 63. 5us ) とし、 入力画像メモ リ に格納する画像サイ ズは 1 フ レームが 3 5 2画素 X 2 4 0画素 （ 3 5 2画素 x 2 4 0 ライ ン）、 本実 施の形態 1 の処 ί¥の単位となるスライスサイズについては、 1 スライ スが 3 5 2 画素 X I 6画素 （ 3 5 2画素 X I 6 ライ ン） であるものとする。 この場合に、 従 来の技術による画像処理装置では、 入力画像メモリにおける 1 フレーム分の画像 データの格納に要する時間は、 2 4 0 ライ ン X 63. 5i)s とな り、 約 1 5 s を要す ることとなる。 従って、 前述のように 1 フ レーム格納まで符号化を開始しないも のであることから、 画像取り込みの開始から符号化開始までの遅延時間は、 上記 の役 1 5 ms となる。 これに対して本実施の形態： の画像処 ¾装置において、 入 力画像メモリにおける 1スライス分の画像データの格納に要する時閲は、 1 6ラ イ ン x 63. 5us となり、 約 1 ms を要することとなる。 この約 1 ms が符号化閲始ま 3]
での遅延時間となり、 従来の技術による場合より遅延を大き く低減できるものと なる。
また、 入力画像メモリ 1 0 5に対して、 スライス単位の管理を行うので、 メモ リ S量は 1 フレーム分を格納するに足る量でよ く、 少な く とも 2 フ レーム分の容 量を要する従来の枝術による画像処理装置と比較して、 小容量であることから、 装 コス 卜の削減を図ることが可能となる。
また、 フラグ生成部 1 0 7がキャリーフラグを保持することで、 入力幽像メモ リ 1 0 5に対して、 スライス単位での上書き処理を行い得るので、 符号化処理が 遅延した場合にも、 フ レーム破棄を行う可能性を低减し、 ffl ¾の向上を I ること が可能となる。
実施の形態 2 .
本 ¾明の実施の形態 2による画像処理装 gは、 実施の形態 1 と同様に、 制御 ffl のフラグを用いて両像処理を制御するものである力5、 実施の形態 1で用いるェン ブティ一フラグに代えて、 ブロ ヅク単位残数を用いるものである。
第 6図は、本実施の形態 2による画像処理装置の構成を すブ口 ック図である。 図示するように、 本実施の形態 2による画像処理装 gは、 / 0変換部 6 0 1 、 画像入力制御部 6 0 2、 メモ リ制御部 6 0 3、 符号化部 6 0 4、 入力画像メモ リ 6 0 5、 レー 卜ゾ、ッフ ァ 6 0 6、 およびフラグ生成部 6 0 7を備えたものであり、 アナログビデオ信号 S 6 5 1 を装置入力として、 符号化データ S 6 5 7を装置出 力とするものである。 本実施の形態 2による画像処理装置の符号化部 6 0 4は、 ループ設定部 6 0 4 1、 および割り込み処理部 6 0 4 2を内包するものである。 なお、 実施の形態 1の第 1図と同様に、 実線で示した信号は処理対象となるデー 夕を、 破線で示した信号は制御のための信号を示すものである。
画像入力制御部 6 0 2は、 入力したデジタル画像データについて、 その有効 - 無効を示す画像入力許可信 を生成する。 本実施の形態 2の画像入力制御部 6 0 2は、 従来の技術による画像処理装置の場合と同様に、 デジタル画像データの有 効領域/無効領 Mの別に従って両像.入力許可 ( 号を牛成する もに、 実施の形 態 1 の入力画像制御部 1 0 2 と同様に、 後述するフラグ生成部 6 0 7から入力さ れるエラーフラグを参照するものである。 本実施の形態 2においても実施の形態 1 と同様に、 エラーフラグが無効である （ L o状態） 場合には、 「有効」 を示す 画像入力許可信号を、 エラーフラグが有効である （H i状態） 場合には、 「無効」 を示す画像入力許可信号を生成する。
符号化部 6 0 4は、 デジタル画像データに対して所定の圧縮符号化処理を行つ て、 符号化データを生成する。 符号化部 6 0 4が内包するループ設定部 6 0 1 は、後述するフラグ生成部 6 0 7から入力するブロック残数 S 6 6 5に基づいて、 連铙して実行する符号化処理の数を示すループ数を設定する。 符号化部 6 0 4が 内包する割り込み処理部 6 0 4 2は、 フラグ生成部 6 0 7から入力するエラーフ ラグに対応して、ループ設定部 6 0 4 1 が保持するループ数の再設定を実行する。 本実施の形態 2の符号化部 6 0 4は、 入力するプロック残数 S 6 6 5の値が 0で あれば、 符号化処理を行わず、 値が 0でないならば、 ループ設定部 6 0 4 1 にお けるループ数に相当するスライス数のデジタル画像データを、 連続して符¾化処 理するものであり、 実施の形態 1 における符号化部 1 0 4 と同様に、 1スライス の符号化処理が終了するごとに、 フラグ生成部 6 0 7に対して符号化終 言号 S 6 6 6を出力する。
フラグ生成部 6 0 7は、 メモリ制御部 6 0 3から入力するスライス単位の書き 込み終了を示す信号と、 符号化部 6 0 4から入力するスライス単位の符号化終了 を示す信号とを計数して、 該計数の結采に基づき、 メモリへのデ一夕入出力の制 御に用いるフラグ （ブ口 'ソク残数とエラ一フラグ） を生成する。 本実施の形態 2 におけるフラグ生成部 6 0 7は、 符号化手段 （符号化部 6 0 4 ) による単位処理 量 （ 1スライス） に対する符号化処理を、 連続して実行し得る回数を示す連続処 理情報 （ブロック残数） を生成するものである。
A / D変換部 6 0 1 、 メモリ制御部 6 0 3、 入力画像メモリ 6 0 5、 およびレ ートバッファ 6 0 6は実施の形態 1における 1 0 1 、 1 0 3、 1 0 5、 および 1 0 7 と同様である。 第 7図は、 フラグ生成部 6 0 7 (第 6図） の内部構成を示すプロック図である。 図示するように、 フラグ生成部 6 0 7は、 ライ ト ブロックカウンタ 7 0 1 と、 リ — ドブロックカウンタ 7 0 2 と、 キャ リーフラグ保持部 7 0 3 と、 選択器 7 0 4 と、 加算器 7 0 5 と、 減算器 7 0 6 と、 第 1、 および第 2の比較郃 7 0 7、 およ び 7 0 8 と、 エラーフラグ保持部 7 0 9 と、 ブロック残数保持部 7 1 0 とを備え ている。 ブロック残数保持部 Ί 1 0は、 減算器 7 0 5から出力される結果を、 符 号化処理の対象と し得るデジタル画像データの；！をスライス単位で示すブロック 残数 （m) と して保持する。
ライ ト ブロ ッ クカウン夕 7 0 1、 リー ドブロ ッ クカウン夕 7 0 2、 キヤ リーフ ラグ保持部 7 0 3、 選択器 7 0 4、 加算器 7 0 5、 減算器 7 0 6、 第 1、 および 第 2の比較部 7 0 7、 および 7 0 8、 そしてエラ一フラグ保持部 7 ◦ 9は、 第 2 図に示す実施の形態 1の 2 0 1〜 2 0 9 と同様である。
このように構成される本実施の形態 2の画像処理装置の動作を以下に説明する。 なお、 本実施の形態 2においても、 実施の形態 1 と同様に、 第 3図に示す闽像デ 一夕を処理対象とするものである。
初期状態においては、 実施の形態 1 と同様にシステムリセッ トがなされ、 フラ グ生成部 6 0 7 (第 6図） が有するライ トブロックカウンタ 7 0 1 (第 7図）、 およびリードブロックカウンタ （同） は計数値が 0 となり、 キャ リーフラグ保持 部 7 0 3 (同）、 およびエラーフラグ保持部 7 0 9 (同） はリセッ トの状態とな る。 従って、 エラーフラグ S 6 6 2は無効状態、 すなわち L o状態となって出力 される。 また、 ライ トブロ ックカウン夕 2 0 1の計数値が 0であるので、 信号 S 7 5 1、 S 7 5 6、 および S 7 5 7はいずれも値 0 となる。 従って、 ブロック残 数保持部が保持するブロック残数 mは 0 となり、 値 0を示す信号 S 6 6 5が符号 化部 6 0 4に出力される。 そして、 ブロック残数 S 6 6 5を入力された符号化部 6 0 4は、 その値が 0であるので符号化処理を実行しない。
第 6図に示すように、 当該画像処理装置の装置入力であるアナログビデオ信号 S 6 5 1 が入力されると、 アナログビデオ信号 S 6 5 1 は A/D変換部 6 0 1に 入力されて、 アナ□グ /デジタル変換処理される。 A Z D変換部 6 0 1は、 生成 したデジタル画像データ S 6 5 2を画像入力制御部 6 0 2に出力する。 画像入力 制御部 6 0 2は、 エラ一フラグ S 1 6 2が無効状態 （ L o状態） であるので、 入 力したデジタル画像データ S 6 5 2に対応する画像入力許可 f 号 S 6 6 1 を、 有 効を示すものと して （H i状態と して） 生成し、 デジタル画像データ S 6 5 3と、 画像入力許可信 " S 6 6 1 とをともに、 メモ リ制御部 6 0 3に出力する。 メモ リ 制御部 6 0 3は、 画像入力許可信号 S 6 6 1 が有効を示すものであるので、 対応 するデジ夕ル画像デ一夕 S 6 5 2を入力両像メモリ 6 0 5に格納し、 1 スライス の格納がなされたならば、 書き込み終了信号 S 6 6 4をフラグ生成部 6 0 7に出 力する。
第 7図に示す、 フラグ生成部 6 0 7内部において、 ライ ト ブ αッ クカウンタ 2 0 1の計数値が 0から 1 になるので、 信号 S 7 5 S 7 5 6、 および S 7 5 7 は値 0から値 1 をとることになり、 ブロック残数 mも 0から 1 に変化する。 信号 S 6 6 5は値 1 を示すものと して符号化部 6 0 4に出力される。 從つて、 符号化 部 6 0 4は、 符 化処理を実行し、 1 スライス分の符弓-化処理が終わったならば、 符 化終了信号 S 6 6 6をフラグ生成部 6 0 7に出力する。
符 -化部 6 0 4においては、 0以外の iii ( m ) であるブロ ック残数を示す信号 S 6 6 5を入力したならば、 値 mをル一ブ数として内包するル一ブ設定部 6 0 4 1 に設定するものである。 そして、 1スライス分のデジタル両像データに対して の符号化処理が終了したならば、 ループ数を 1だけ減じて、 ル一ブ数が 0に至る までは、 ブロック残数を示す信号 S 6 6 5を検出することなく、 次の 1スライス のデジタル画像データに対しての符号化処理を続けて実行するものである。 ルー プ数が 0 となった場合には、 信号 S 6 6 5の検出を行って、 ブロック残数 mを取 得し、 ループ数を設定する。
実施の形態 1 と问様に、 フラグ生成部 6 0 7の内部で生成される信号 S 7 5 7 は、 ライ トブ D ヅクカウン夕 7 0 1の計数値である （キャ リーフラグがリセッ ト 状態の場合） 格納されたスライス数と、 リードブロ クカウンタ 7 0 2の計数値 である符号化処理されたスライス数との差分を示すものであり、 その値がブロッ ク残数 mとされるものである。 従って、 ブロック残数 mに相当するスライス数の デジタル画像データは、 符号化処理をされるべく入力画像メモリ 1 0 5に存在す るので、 符弓-化部 7 0 4は、 ブロック残数を改めて検出することなく、 ブロ ック 残数 mに相当するスライス数のデジタル画像データを連続して読み出して符号化 処理することができるものである。
実施の形態 1 における符号化部 1 0 4は、 1 スライス分のデジ夕ル画像データ を符号化処理するたびに、 ェンプティ フラグの状態を検出する必要があるもので あるが、 本実施の形態 2の符号化部 6 0 4は、 ブロック残数を示す信号 S 6 6 5 に対する検出処理は、 ループ数が 0 となった時のみであり、 検出の頻度が小さく なり、 よ り効率的な処理を行うものとなっている。
これ以降、 画像入力制御部 6 0 2はエラ一フラグ S 6 6 2の状態を確認し、 ェ ラーフラグが L 0状態である間は、 デジタル画像データは入力画像メモリ 6 0 5 に格納され続ける。 -方、 符号化部 6 0 4は、 上述のように符号化処理を実行す る。
デジタル画像データの格納と、 符号化処理とに対応して、 フラグ生成部 6 0 7 のライ トブロックカウン夕 7 0 1 と リー ドブロックカウン夕 7 0 2 との計数値は 更新され、 差分を衷す信号 S 7 5 7の値がブロック残数 mとされる。 また、 キヤ リーフラグ保持部 7 0 3のセッ ト · リセッ 卜については、 実施の形態 1 と同様に 行われるものであり、 セッ 卜状態においては、 加算器 7 0 5においてライ トブロ ックカウンタ 7 0 1の計数値に 1 5が加えられることとなる。 また、 信号 S 7 5 7の値が： I 5になった場合には、 エラ一フラグ S 6 6 2が H i状態となり、 入力 制御部 6 0 2は、 画像入力許可信号を 「無効」 を示すものとすることにより、 デ ジタル画像データが入力画像メモ リに格納されないようにする。
第 8図、 および第 9図は、 本実施の形態 2による画像処理装置の処理状態の一 例を示すタイ ミ ングチャー ト図である。 第 8図、 および ¾ 9図に示す 「ブロ ック 残数 m I は、 第 7 Kのブ□ ック残数保持部 7 1 0 に保持され、 第 6図においてフ ラグ生成部 6 0 7から符号化部 6 0 4に出力される信号 S 6 6 5の値を示すもの である。 第 8図、 および第 9図の 「画像入力許可信号 S 6 6 1」、 「デジタル画像 デー夕 S 6 5 3」、 「ライ トブロックカウンタ 7 0 1」、 「キャ リーフラグ （ S 7 5 3 )」、 「エラーフラグ S 6 6 2」、 「リードプロ ックカウン夕 7 0 2」、 「符号化処 理 （ 6 0 4 )」 は、 実施の形態 1 における第 4図、 および第 5図と同様のもので ある。
以下に、 図 8のタイ ミ ングチャートに従って、 本実施の形態 2による画像処理 装置の画像処理を説明する。
同図に示すタイ ミ ング t 8 0までは、画像の有効領域が入力されていないため、 画像入力制御部 6 0 2は、 L o状態の画像入力許可信号 S 6 6 1 を出力し、 デジ タル画像データの格納は行われない。 夕イ ミ ング t 8 0から、 1 フレーム目のデ ジ夕ル画像データ S 6 5 3が入力され、 処理対象となる。 画像入力制御邰 6 0 2 は、 初期状態においてエラーフラグ S 6 6 2が L o状態であることから、 「有効 j を示す H i状態の画像人力許可信号 S 6 6 1 を生成するので、 デジタル画像デー タ S 6 5 3は、 入力画像メモリ 6 0 5に格納される。 そして、 1スライス分が格 納されるごとに、 メモ リ制御部 6 0 3からフラグ生成部 6 0 7に対して、 書き込 み終 Γ ί§号 S 6 6 4が出力され、 フラグ生成部 6 0 7が有するライ トブロ ック力 ゥンタ 7 0 1は、 β号 S 6 6 4に対応したカウン トアップ動作を行う。 ここでは、 1 フレーム目のデジタル画像データを構成するスライス （ 0〜 1 4の 1 5スライ ス） が入力されるごとに、 計数値は 1 4まで増加するものである。
タイ ミ ング t 8 1 において、 プロック残数 mは値 0から値 1 となる。 信号 S 6 6 5を入力した符号化部 6 0 4は、 内包するループ設定部 6 0 4 1 にループ数 1 を設定し、 1スライス分のデジタル画像データに対しての符号化処理を行う。 そ して、 ループ数を 1だけ減じるのでループ数は 1から 0に変更される。 符号化部 6 0 4は、 ループ数が 0 となったので、 タイ ミング t 8 2で信号 S 6 6 5を検出 して、 ブロ ック残数 mを取得する。
符 ¾化処理が迅速に行われ、タイ ミ ング t 8 3ではプロ ヅク残数 mが 0 となる。 信号 S 6 6 5 を検出してブロック残数 mを取得した符号化部 6 0 4は、 その値が 0であることから、 符号化処理を停止する。符号化部 6 0 4による符号化処理は、 図示するようにブロック残数 mが 0から 1 になった後、 その旨を示す信号 S 6 6 5を検出することによって再開される。
タイ ミング t 8 4において、符号化部 6 0 4はブロック残数 m = 3を取得する。 ここでループ設定部 6 0 4 1 には、 ループ数 3が設定される。 そして符号化部 6 0 4は、 入力画像メモリ 1 0 5に格納されたデジタル画像データ S 1 6 3の 1ス ライス分 （ 1 フ レーム目の 7スライス目） を符号化処理し、 ループ数を 1減じて 2とする。 符号化部 6 0 4は信号 S 6 6 5を検出することなく、 次の 1 スライ ス 分 （ 8スライス を符号化処理し、 ループ数を 1 とする。 ループ数は 0ではな いので、 再び符' 化部 6 0 4は、 信号 S 6 6 5を検出することなく、 次の 1スラ イス分 （ 9 スラ イ ス目） を符号化処理し、 ループ数を 0 とする。 ループ数が 0と なったので、 符 化部 6 0 4は、 信号 S 6 6 5を検出し、 プロ ック残数 mと して 値 6を取得する。 ループ数が 6に設定され、 同様の処理が繰り返される。
タイ ミング t 8 5では、ライ トブロックカウン夕 7 0 1の計数値 1 4の状態で、 害き込み終了 ί · S 6 6 3を入力するので、 キヤ リーフラグ保持部 7 0 3はセッ ト状態となり、 信号 S 7 5 3は H i となる。 これにより、 フラグ生成部 6 0 7内 部において、 ライ トブロックカウンタ 7 0 1の計数値に 1 5が加算されることと なるのは、 実施の形態 1 と同様である。
従って、 実施の形態 1 と同様に、 1 フ レーム目のデジタル画像デ一夕に対して の符号化処理が終了しておらず、 そこに 2 フ レーム目のデジタル画像データが、 入力された場合にも、 スライス単位で上書きして格納し、 従来の技術による画像 処理装置のように 2 フ レーム目のデータを破棄するものではない。
この後タイ ミ ング t 8 6においては、 リー ドブロ ックカウンタ 7 0 2が計数地 1 4の状態で符 化終了信号 S 6 6 6を入力するので、 キャ リーフラグ保持部 7 0 3がリセ 'ソ 卜状態になることから、 信号 S 7 5 3は L o状態となる。
木' 施の形態 2の画像処理装置においても - 実施の形態 1 と同様に、 エラーフ ラグを用いた制御に従って . デジタル画像データを破棄する場合があり、 第 9図 はかかる場合の処理を説明するための囟である。
第 9図において、 タイ ミ ング t 9 0よ りデジタル画像データ S 6 5 3の i フ レ —ム目が入力圃！ ¾メモ リ 6 0 5に格納され、 その後符号化部 6 0 4が符号化処理 を開始する。 タイ ミング t 9 1において、 i フレーム目のデジタル画像データ S 6 5 3の格納が終了する。 第 8 (1に示す場合と同様に、 キヤリーフラグ保持部 7 0 3の出力する信号 S 7 5 3が H i状態となり、 タイ ミ ング t 9 2からは 第 8 図の場合と同様に、 i + 1 フレーム目のデジタル画像データが上書きされて格納 されることとなる。 タイ ミ ング t 9 3においては、 i + 1 フレーム目の 1 1スラ イス目のデータが格納されるべきこととなるが、 この時点では iフレーム目の 1 1スライス目のデータに対しての符号化処理が終了していない。
このような場合には、 第 5図を用いて説明した実施の形態 1 と同様に、 エラー フラグ S 6 6 2が H i状態となり、 画像入力制御部 6 0 2は、 画像入力許可信号 S 6 6 ] を 「無効 j を示す L o状態とするので、 デジタル画像データ S 6 5 3は、 入力幽像メモリ 1 0 5に格納されないこととなる。 従つ 〔、 符号化処理の終了し ていない i フ レーム gの 1 1スライス目以降のデジタル画像データは上害きされ ることなく、 保 される。
また、 実施の形態 1 と同様に、 カウン夕 リセッ ト信号 S 6 6 3 aが出力される ので、 ライ トブロ ックカウン夕 7 0 1の計数値は値 0 とされ、 第 7図において、 信号 S 7 5 1力； 0、 加算器 7 0 5において、 値 1 5を加算して得られた信号 S 7 5 6は値 1 5 となる。 減算器 2 0 6には、 リ―ドプロックカウンタ 7 0 2の計数 値 1 1が入力されているので、 信号 S 7 5 7の値は減算結果である 4 となり、 ブ oック残数 mも値 4 となる。
H i状態のエラーフラグ S 6 6 2は、 第 6図に示すように符号化部 6 0 4が内 包する割り込み処理部 6 0 4 2にも出力されるので、割り込み処理部 6 0 4 2は、 プロ ック残数 mを示す信号 S 6 6 5を入力してプロック残数 mを取得する。 符号 化部 6 0 4内部においては、 プロ ック残数 mを用いて、 ループ設定部 6 0 4 1が 保持するループ数の再設定が行われる。 ブロ ック残数 mは、 入力画像メモ リ 6 0 5に格納され、 苻弓-化処理がされていない i フレーム目のスライスの数を示して いるので、 この後符号化部 6 0 4は、 当該スライ スの数だけ符号化処理を連続し て行い、 タイ ミ ング t 9 5において、 i フ レーム目のデ一夕に対 3 る符号化処理 が完了することとなる。
一方、 タイ ミ ング t 9 4では、 実施の形態 1 と同様に、 エラーリセッ ト信号 S 6 6 3 b (第 7図） によって、 エラーフラグ保持部 7 0 9がリセッ 卜状態となり、 エラ一フラグ S 6 6 2 (第 9図） は L o状態となる。
連続符号化処 ¾を終えた符号化部 6 0 4が信号 S 6 6 5により検出する、 タイ ミング t 9 5におけるプロック残数 mは値 0 となっているので、 符号化部 6 0 4 は符号化処理を停止する。 その後 i + 2 フ レーム目の 1 スライス分のデジタル両 像データ S 6 5 3が格納されたタイ ミ ング t 9 6においては、 ブロッ ク残数 mが 値 1 となるので、 符号化処理は再開される。
このように、 本実施の形態 2の画像処理装置によれば， 符号化部 6 0 4がル一 プ設定部 6 0 4 1 と、 割り込み処理部 6 0 4 2とを内包し、 フラグ生成部 6 0 7 が、 エラーフラグとブロック残数とを生成して出力するものとし、 符号化部 6 0 4はプロック残数 mの値に対応して符号化処理を開始するので、 入力画像メモリ 6 0 5において、 1 スライス分のデジタル画像データが格納された後に符号化処 理が行い得るものであり、 1 フレーム分 （第 3図に示す函像フォーマッ トでは 1 5スライス分）のデータ格納を要する従来の技術による画像処理装置と比較して、 符号化処理開始までの遅延を低減することが可能となり、 より リアルタイム性の 用^に適したものとなる。
また、 入力画像メモリ 6 0 5に対して、 スライス単位の管理を行うので、 メモ リ容量は 1 フレーム分を格納するに足る量でよく、 少なく とも 2 フレーム分の容 量を要する従来の技術による画像処理装置と比較して、 小容量であることから、 装置コス トの削减を図ることが可能となる。
また、 フラグ生成部 6 0 7がキャ リーフラグを保持することで、 入カ函像メモ リ 6 0 5に対して、 スライス単位での上書き処理を行い得るので、 符号化処理が 遅延した場合にも、 フ レーム破棄を行う可能性を低減し、 画質の向上を図ること が可能となる。
さ らに、 本実施の形想 2では、 符号化部 6 0 4は、 その内包するループ設定部 6 0 4 1が保持するル一ブ数だけは、 信号 S 6 6 5の検出処理を行うことなく符 号化処理を連続して実行するので、 1 スライス分の符号化処理ごとにェンブティ フラグの検出を行う実施の形態 1 と比較して処理の効率が向上する効果が得られ る。
なお、 実施の形態 1 、 および実施の形態 2の双方とも、 第 3図に , すフ ォーマ ッ トの画像データを用いることと したが、 これに限定されるものではない。 例え ば、 デジタル画像データは、 水平 3 5 2画素 X垂直 2 8 8 |¾1素、 水平 1 7 6 i由 1素 X垂直 1 4 4画素、 水平 7 0 4画素 X垂直 2 4 0画素、 水平 7 0 4画索 x垂直 4 8 0画素、 または水平 1 0 2 0画素 X垂直 1 1 5 2画素の構成となっているもの を処理対象とすることができる。 また、 符号化ブロックとして、 8画 *メ 8画素 のブロックを符 化処理単位とするこ とも可能である。 これらの場合には、 実施 の形態 1、 および 2で示した、 選択器 2 0 4、 または 7 0 4に入力する定数を示 す信号の値と、 比較器 2 0 7、 または 7 0 7に入力する基準値とを変更すること で、 対応可能であり、 同様の効果が得られることとなる。
さらに、 処理対象とする両像データは、 輝度データ、 色差データ、 R G Bデー タ等を扱うことが ¾能であり、 同様の効果が得られる。 産業上の利用 能性
このように、 本発明によれば、 画像データに対して符 -化処理を行う幽像処理 装置、 または両像処理方法において、 符号化開始までの遅延時間を低減するので、 テレ ビ電話やカメラーデイスアレイ監視用途等のリアルタイム性が要求される用 途においても、 より良好な表示を行い得るものである。
また、 本-;; §叨によれば、 画像データに対する符号化処理の際に画像データを一 時蓄積する記憶装置と して、 比較的小容量のものを用いることが可能となり、 コ ス 卜が低廉な幽像処理装笸を実現できるものである。
また、 本発明によれば、 符号化処理の遅延に対応するための画像データの破棄 の機会を低減し、 破棄の程度が低くなることににより画質の向上を図り得る画像 処理装置を実現できるものである。

Claims

求 の 範 囲
1 . 入力した画像データを -時記憶手段に格納し、 該格納した ϋ像データに対し て符号化処理を行う ffii像処理装匿において、
上記入力した画像デ一夕の、 上記一時記憶手段への格納を制御する画像入力制 御手段と、 一 上記画像入力制御手段の制御に従って、 上記画像データの上記一時 d憶手段へ の格納を実行し、 所定の量である単位格納量だけ格納した場合に、 その旨を示す 格納情報を生成する記憶制御于段と、
上記一時記憶手段に格納した画像データを読み出して、 所定の符号化処理を行 い、 所定の量である単位処理量だけ符号化処理した場合に、 その旨を示す処理情 報を生成する符¾ "化手段と、
上記記憶制御手段が生成する格納情報と、 ヒ記符号化手段が生成する処理情報 とに基づいて、 上記画像入力制御手段が格納の制御に用いる第 1 の制御情報と、 上記符号化手段における符号化処理の制御に用いる第 2の制御情報とを生成する 制御情報生成手段とを備えたことを特徴とする幽像処理装置。
2 . 請求の範囲第 1項に記載の画像処理装置において、
上記制御情報生成手段は、 上記第 1の制御情報として、 上記入力した画像デー タの格納を停止すべき旨を示す格納停止情報を生成し、 上記第 2の制御情報とし て、 上記符号化処理を停止すべき旨を示す符号化停止情報を生成するものである ことを特徴とする画像処理装置。
3 . 求の範囲第 1項に記載の画像処理装置において、
上記制御情報生成手段は、 上記第 1の制御情報として、 上記入力した画像デー 夕の格納を停止すべき旨を示す格納停止情報を生成し、 上記第 2の制御 報とし て、 上記符号化- 段による上記単位処理量の画像データに対する符号化処理を、 連 して実行し ί5る回数を示す連続処理情報を生成するものであることを特徴と する画像処¾ ¾ : <,
4 . 請求の範囲第 1項に記載の画像処理装置において、
上記制御情報生成手段は、
上記格納1 報を計数して、 該計数の結果を格納情報計数値と して保持する格納 情報計数手段と、
上記処理情報を計数して、 該計数の結果を処理情報計数値と して保持する処理 情報 数手段と、
上記格納情報の計数処理が所定の回数だけ行われた場合に、 加算許可信号を出 力し、 上記処理情報の計数処理が所定の回数だけ行われた場合に、 加算禁止信号 を出力する加算処理制御手段と、
上記加算許可信号、 または上記加算禁止信号に従って、 格納情報計数値に対し て、 所定の値を加算処理して、 処理後格納情報計数値を生成する格納情報計数値 変更手段と、
上記処理後格納佶報計数値から、 上記処理情報計数値を減算して、 符号化可能 位数を生成する符号化可能単位数生成手段と、
上記符号化司能単位数を第 1の所定の値と比較して、 一致する場合は、 上記第 1の制御情報を生成する第 1の制御情報生成手段と、
上記符号化可能単位数を第 2の所定の値と比較して. 一致する場合は、 上記第 2の制御情報を生成する第 2の制御情報生成手段とを備えたものであることを特 徴とする画像処理装置。
5 . 請求の範 Η第 1項に記載の画像処理装置において、
上記制御情報生成手段は、
上記格納情報を計数して、 該計数の結果を格納情報計数値と して保持する格納 情報計数手段と、
1:記処理情報を計数して、 該計数の結果を処理情報計数値と して保持する処理 情報計数手段と、
上記格納情報の計数処理が所定の回数だけ行われた場合に、 加算許可信号を出 力し、 上記処理情報の計数^ 3が所定の回数だけ行われた場合に、 加算禁止信号 を出力する加算処理制御手段と、
上記加算許可 ^号、 または上記加算禁止信号に従って、 格納情報計数値に対し て、 所定の値を加算処理して、 処理後格納情報計数値を生成する格納情報計数値 変更手段と、
上記処理後格納情報計数値から、 上記処理情報計数値を減算して、 符号化可能 単位数を生成する符号化可能単位数生成手段と、
上記符号化可能単位数を第 1の所定の illと比較して、 一致する場合は、 上記第 1の制御情報を生成する第 1 の制御情報生成手段と、
上記符号化可能単位数を第 2の制御情報とするものであることを特徴とする画 像処理装置。
6 . 入力した画像デ一夕を一時記億手段に格納し、 該格納した画像データに対し て符号化処理を ΰう画像処理方法において、
上記入力した a像データの、 上記一時記憶手段への格納を制御する画像入力制 御ステップと、
上記画像入力制御ステツブにおける制御に従って、 上記画像データの丄 S—時 記憶手段への格納を実行し、 所定の量である単位格納量だけ格納した場合に、 そ の旨を示す格納情報を生成する記憶制御ステツプと、
上記一時記憶手段に格納した画像データを読み出して、 所定の符号化処理を行 い、 所定の量である単位処理量だけ符号化処理した場合に、 その旨を示す処理情 報を生成する符 -化ステップと、
上記記億制御ステッブにおいて生成された格納情報と、 上記符号化ステッブに おいて生成された処理情報とに基づいて、 上記画像入力制御ステツブにおける格 納の制御に用いる第 1の制御情報と、 上記符号化ステツブにお る符号化処理の 制御に用いる第 2の制御情報とを生成する制御情報生成ステッブとを含むことを 特徴とする画像処理方法。
7 . 請求の範 H第 6項に記載の画像処理方法において、
上記制御愔報生成ステップでは、 卜記第 1 の制御情報と して、 上記入力した画 像データの格納を停止すべき旨を示す格納停止倩報を生成し、 上記第 2の制御情 報と して、 上記符号化処理を停止すべき旨を示す符号化停止情報を生成するもの であることを特徴とする画像処理方法。
8 . 請求の範囲第 6項に記載の画像処理方法において、
上記制御情報生成ステップでは、 上記第 1 の制御情報と して、 上記入力した画 像データの格納を停止すべき旨を示す格納停止情報を生成し、 上記第 2の制御情 報と して、 上記符 化ステツブにおける _ 記単位処理量の画像データに対する符 号化処理を、 連続して実行し得る回数を示す連続処理情報を生成するものである ことを特徴とする画像処理方法。
9 . 請求の範囲第 6項に記載の画像処理方法において、
上記制御情報生成ステツプは、
上記格納情報を計数して、 該計数の結果を格納情報計数 ( と して保持する格納 情報計数ステツブと、
上記処理情報を計数して、 該計数の結果を処理情報計数値と して保持する処理 情報計数ステツァと、
上記格納情報の計数処理が所定の回数だけ行われた場合に、 加算許可信号を出 力し、 上記処理情報の計数処理が所定の回数だけ行われた場合に、 加算禁止信号 を出力する加算処理制御ステップと、
上記加算許可信号、 または上記加算禁止信号に従って、 格納情報計数値に対し て、 所定の値を加算処理して、 処理後格納情報計数値を生成する格納情報計数値 変更ステップと、
上記処理後格納情報計数値から、 上記処理情報計数値を減算して、 符号化可能 単位数を生成する符号化可能単位数生成ステップと、
上記符号化可能単位数を第 1の所定の値と比較して、 一致する場合は、 上記第 1の制御情報を生成する第 1の制御情報生成ステツプと、
上記符号化可能単位数を第 2の所定の値と比較して、 一致する場合は、 上記第 2の制御情報を ¾成する第 2の制御情報生成ステップとを含むものであることを 特徴とする画像処理方法。
1 0 . 請求の範囲第 6項に記載の画像処理方法において、
上記制御情報生成ステツブは、
上記格納情報を計数して、 該言- ί数の結果を格納情報計数値と して保持する格納 情報計数ステップと、
上記処理情報を計数して、 該計数の結果を処理情報計数値と して保持する処理 情報計数ステツブと、
上記格納情報の計数処理が所定の回数だけ行われた場合に、 加算許可信号を出 力し、 上記処理 ¾報の計数処理が所定の 0数だけ行われた場合に、 加算禁止信号 を出力する加算処理制御ステップと、
上記加算許可/ S号、 または上記加算禁止信号に従って、 格納情報計数値に対し て、 所定の値を加算処理して、 処理後格納情報計数値を生成する格納情報計数値 変更ステップと、
上記処理後格納情報計数値から、 上記処理情報計数値を減算して、 符号化可能 単位数を生成する符号化5；]能単位数生成ステッゾと、
上記符号化可能単位数を第 1の所定の値と比較して、 一致する場合は、 上記第 1の制御情報を生成する第 1の制御情報生成ステップと - 上記符号化可能単位数を上記第 2の制御情報とする第 2の制御情報生成ステッ プとを含むものであることを特徴とする画像処理方法。
PCT/JP1998/002581 1997-06-16 1998-06-11 Image processor and image processing method WO1998058495A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CA002293458A CA2293458C (en) 1997-06-16 1998-06-11 Image processing apparatus, and image processing method
US09/446,022 US6690378B1 (en) 1997-06-16 1998-06-11 Image processor and image processing method
EP98924581A EP0989753A4 (en) 1997-06-16 1998-06-11 IMAGE PROCESSOR AND METHOD FOR IMAGE PROCESSING

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15884397 1997-06-16
JP9/158843 1997-06-16

Publications (1)

Publication Number Publication Date
WO1998058495A1 true WO1998058495A1 (en) 1998-12-23

Family

ID=15680629

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1998/002581 WO1998058495A1 (en) 1997-06-16 1998-06-11 Image processor and image processing method

Country Status (7)

Country Link
US (1) US6690378B1 (ja)
EP (1) EP0989753A4 (ja)
KR (1) KR100360005B1 (ja)
CN (1) CN1144466C (ja)
CA (1) CA2293458C (ja)
TW (1) TW509849B (ja)
WO (1) WO1998058495A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934336B2 (en) 2001-07-26 2005-08-23 Matsushita Electric Industrial Co., Ltd. Area expansion apparatus, area expansion method, and area expansion program
JP2009135836A (ja) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム
JP2015073177A (ja) * 2013-10-02 2015-04-16 ルネサスエレクトロニクス株式会社 動画像符号化装置およびその動作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046938A (ja) * 2001-07-30 2003-02-14 Fujitsu Ltd 半導体装置
JP2005012494A (ja) * 2003-06-19 2005-01-13 Olympus Corp 画像処理装置
US7719579B2 (en) * 2005-05-24 2010-05-18 Zoran Corporation Digital camera architecture with improved performance
TWI349259B (en) * 2006-05-23 2011-09-21 Au Optronics Corp A panel module and power saving method thereof
US7812827B2 (en) * 2007-01-03 2010-10-12 Apple Inc. Simultaneous sensing arrangement
CN101521829B (zh) * 2009-01-23 2014-01-08 浙江大学 一种深度图像序列处理的方法及装置
JP2012138661A (ja) * 2010-12-24 2012-07-19 Sony Corp 画像処理装置および方法
CN112945283B (zh) * 2021-02-05 2022-11-04 浙江禾川科技股份有限公司 绝对编码器的圈数解码方法、装置、系统
CN114347679B (zh) * 2021-12-31 2022-11-29 东莞市启思达智能技术有限公司 一种变精度的信号处理方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477119A (ja) * 1990-07-17 1992-03-11 Fujitsu Ltd 発生情報制御式画像符号化装置
JPH0591494A (ja) * 1991-09-26 1993-04-09 Sony Corp 高能率符号化装置
JPH06223170A (ja) * 1993-01-26 1994-08-12 Hamamatsu Photonics Kk 画像圧縮・伸長装置
JPH089368A (ja) * 1994-06-21 1996-01-12 Sony Corp 画像処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1267970A (en) 1986-06-10 1990-04-17 Ichiro Tamitani Real-time video signal processing device capable of typically executing interframe coding
JP3138264B2 (ja) * 1988-06-21 2001-02-26 ソニー株式会社 画像処理方法及び装置
JP3114228B2 (ja) * 1991-04-26 2000-12-04 株式会社日立製作所 画像処理装置
US5499327A (en) * 1992-01-20 1996-03-12 Canon Kabushiki Kaisha Multi-window system which can overlay-display a dynamic image in a specific window
US5544329A (en) 1992-07-31 1996-08-06 Grumman Aerospace Corporation Interface system with memory map locations for holding flags indicating a priority for executing instructions held within messages received by the interface
US5592641A (en) 1993-06-30 1997-01-07 Intel Corporation Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status
JPH07220091A (ja) * 1994-02-04 1995-08-18 Canon Inc 画像処理装置及び方法
JPH0816538A (ja) 1994-06-29 1996-01-19 Fujitsu Ltd プロセッサ間通信方式
US5969828A (en) * 1997-03-12 1999-10-19 Minolta Co., Ltd. Digital copying machine, image reading device used in said digital copying machine, and image processing method used in these devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0477119A (ja) * 1990-07-17 1992-03-11 Fujitsu Ltd 発生情報制御式画像符号化装置
JPH0591494A (ja) * 1991-09-26 1993-04-09 Sony Corp 高能率符号化装置
JPH06223170A (ja) * 1993-01-26 1994-08-12 Hamamatsu Photonics Kk 画像圧縮・伸長装置
JPH089368A (ja) * 1994-06-21 1996-01-12 Sony Corp 画像処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0989753A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934336B2 (en) 2001-07-26 2005-08-23 Matsushita Electric Industrial Co., Ltd. Area expansion apparatus, area expansion method, and area expansion program
JP2009135836A (ja) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム
JP2015073177A (ja) * 2013-10-02 2015-04-16 ルネサスエレクトロニクス株式会社 動画像符号化装置およびその動作方法

Also Published As

Publication number Publication date
US6690378B1 (en) 2004-02-10
EP0989753A1 (en) 2000-03-29
TW509849B (en) 2002-11-11
CA2293458C (en) 2004-11-16
CA2293458A1 (en) 1998-12-23
CN1144466C (zh) 2004-03-31
KR20010013804A (ko) 2001-02-26
CN1260936A (zh) 2000-07-19
EP0989753A4 (en) 2001-08-16
KR100360005B1 (ko) 2002-11-07

Similar Documents

Publication Publication Date Title
JP4799438B2 (ja) 画像記録装置、画像記録方法、画像符号化装置、及びプログラム
JP4804107B2 (ja) 画像符号化装置、画像符号化方法及びそのプログラム
WO1998058495A1 (en) Image processor and image processing method
US7747097B2 (en) Method for simple hardware implementation of JPEG size limiter
KR100754154B1 (ko) 디지털 비디오 화상들에서 블록 아티팩트들을 식별하는 방법 및 디바이스
JP2008506294A (ja) デブロッキング・フィルタリングを実行する方法及びシステム
JP3448462B2 (ja) 画像データ圧縮装置
JPH08251422A (ja) ブロック歪み補正器及び画像信号伸張装置
JP7324065B2 (ja) 動きベクトル検出装置、撮像装置、動きベクトル検出方法、及びプログラム
JPH1023413A (ja) 符号化装置
US7747090B2 (en) Scan line to block re-ordering buffer for image compression
JP5023313B2 (ja) ディストーション補正装置
WO2019060040A1 (en) STORAGE AND EXTRACTION OF IMAGE DATA WITH HIGH BIT DEPTH
JP4103276B2 (ja) 画像記録装置および方法
JP3074115B2 (ja) 画像伝送装置
JP4706567B2 (ja) 画像処理方法、画像処理方法のプログラム、画像処理方法のプログラムを記録した記録媒体、画像処理装置
JPH10136309A (ja) 画像圧縮／蓄積装置
JP5867050B2 (ja) 画像処理装置
JP4720494B2 (ja) 撮像装置、撮像方法およびプログラム、並びに記録媒体
JP2019129411A (ja) 画像符号化装置、撮像装置、画像符号化方法、及びプログラム
JP3144480B2 (ja) 画像符号化制御回路及び画像符号化制御方法
JP3055954B2 (ja) 電子スチルカメラ
JP2019047346A (ja) 符号化装置、符号化方法、及び、プログラム
JPH04336896A (ja) 動画像蓄積装置
JP4460510B2 (ja) 符号化装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98806282.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2293458

Country of ref document: CA

Ref document number: 2293458

Country of ref document: CA

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1019997011822

Country of ref document: KR

Ref document number: 1998924581

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09446022

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998924581

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997011822

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1019997011822

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998924581

Country of ref document: EP