JP3144480B2 - 画像符号化制御回路及び画像符号化制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像符号化制御回
路及び画像符号化制御方法に関し、特に、画像データの
水平方向画素数を約１／２に間引いた画像を符号化する
際の処理サイクルを制御する画像符号化制御回路及び画
像符号化制御方法に関する。

【０００２】

【従来の技術】画像データの水平方向画素数を約１／２
に間引いた画像（以下、水平１／２間引きフォーマット
と称する）は、水平方向の画像データを１／２に間引く
ことにより画素データの数を元の画像の約半分に減らせ
るため、データの圧縮率を高くすることができる。ま
た、画素データの数が元の画像の約半分となるにも関わ
らず、標準フォーマットと比べて画質があまり劣化しな
いため、有効な圧縮方法としてしばしば用いらていれ
る。

【０００３】ディジタル動画像符号化（圧縮）、音響符
号化及びその多重・分離方法についての国際標準である
ＭＰＥＧ方式のビデオエンコーダにおいて、水平１／２
間引きフォーマットを符号化する場合、例えば、ＮＴＳ
Ｃ方式のビデオ画像を符号化する場合、間引きを行わな
い標準フォーマットでは水平７２０画素×垂直４８０ラ
インの画像となり、水平１／２間引きフォーマットでは
水平３５２画素×垂直４８０ラインの画像となる。

【０００４】この水平１／２間引きフォーマットを符号
化する場合、１６×１６画素からなるマクロブロック
（以下、ＭＢと称する）水平方向１列分である１ＭＢラ
インを符号化する時間（以下、ＭＢライン処理時間と称
する）は、水平方向のＭＢ数が間引きを行わない標準フ
ォーマットと比べて約１／２であるため、標準フォーマ
ットを符号化する場合の半分の時間となる。

【０００５】一方で画像信号においては、その画像の複
雑さや動きの激しさによって情報の発生量が変動する
が、この変動を吸収し、一定の伝送速度で伝送するため
に、発生符号量を制御する必要がある。発生符号量の制
御は、ＭＢを離散コサイン変換（以下、ＤＣＴと称す
る）して得られる変換係数を量子化する際に用いられる
量子化スケールを調整することにより行われる。

【０００６】量子化スケールの調整は、ＭＰＥＧビデオ
エンコーダにてＭＢラインの符号化が行われている間
に、ホストＣＰＵにおいて次のＭＢラインの量子化スケ
ールが計算されることにより行われている。

【０００７】図６は、従来の画像符号化制御回路の一構
成例を示すブロック図である。

【０００８】本従来例は図６に示すように、水平１／２
間引きフォーマットか標準フォーマットかを指定するモ
ードレジスタ５と、画面内で符号化する領域のＭＢ数を
１６画素単位で設定する符号化領域幅レジスタ７と、符
号化する領域のＭＢライン数を１６ライン単位で設定す
るＭＢライン数レジスタ８と、符号化された水平方向の
ＭＢ数を計測する水平ＭＢ数カウンタ９と、符号化され
たＭＢライン数を計測するＭＢライン数カウンタ１０
と、水平ＭＢ数カウンタ９にて計測されたＭＢ数及びＭ
Ｂライン数カウンタ１０にて計測されたＭＢライン数に
基づいてアドレスを生成するアドレス生成器１１と、符
号化領域幅レジスタ７に設定されたＭＢ数と水平ＭＢ数
カウンタ９にて計測されたＭＢ数とを比較する比較器１
２と、ＭＢライン数レジスタ８にて設定されたＭＢライ
ン数とＭＢライン数カウンタ１０にて計測されたＭＢラ
イン数とを比較する比較器１３と、画像データが入力さ
れ、入力された画像データをモードレジスタ６にて指定
されたフォーマットに基づいた画像サイズに変換するフ
ィルタ３と、フィルタ３にて画像サイズが変換された画
像データを一時記憶し、アドレス生成器２７にて生成さ
れたアドレスに基づいて、記憶された画像データを出力
するメモリ４と、メモリ４から出力された画像データを
符号化し、ビデオストリームとして出力する符号化器５
と、符号化器５から出力されたビデオストリームと外部
から入力されるオーディオストリームとを多重化して出
力する多重化回路２と、モードレジスタ６、符号化領域
幅レジスタ７、ＭＢライン数レジスタ８、符号化器５及
び多重化回路２とホストバス１４により接続され、ＭＢ
ライン毎に符号化処理を行うとともに回路全体の制御を
行うホストＣＰＵ１とから構成されている。

【０００９】以下に、上記のように構成された画像符号
化制御回路の動作について説明する。

【００１０】まず、ホストＣＰＵ１の制御により、符号
化領域幅レジスタ７内に、水平１／２間引きフォーマッ
トの場合は水平１／２間引きフォーマットの符号化領域
幅のＭＢ数が、標準フォーマットの場合は標準フォーマ
ットの符号化領域幅のＭＢ数がそれぞれ設定される。

【００１１】ＭＢの符号化処理が開始すると、水平ライ
ンＭＢ数カウンタ９において、符号化されたＭＢ数が計
測される。

【００１２】水平ラインＭＢ数カウンタ９にて計測され
たＭＢ数は比較器１２に入力され、比較器１２におい
て、符号化領域幅レジスタ７に設定されたＭＢ数と比較
され、水平ラインＭＢ数カウンタ９にて計測されたＭＢ
数が符号化領域幅レジスタ７に設定されたＭＢ数に達し
た場合、比較器１２からホストＣＰＵ１に対してＭＢラ
イン終了信号が出力される。

【００１３】その後、次のＭＢラインの符号化処理が上
記同様に行われる。

【００１４】一方、ホストＣＰＵ１においては、回路全
体の制御が行われている。

【００１５】

【発明が解決しようとする課題】上述したような従来の
画像符号化制御回路においては、水平１／２間引きフォ
ーマットを符号化する場合、そのＭＢライン処理時間
は、水平方向のＭＢ数が間引きを行わない標準フォーマ
ットと比べて約１／２であるため、標準フォーマットを
符号化する場合の半分の時間となる。

【００１６】ここで、ホストＣＰＵにおいては、ＭＢラ
インの符号化処理以外に、例えば発生符号量を制御した
り、ホストバスを使用して多重化回路を制御すること
で、ビデオストリーム及びオーディオストリームとヘッ
ダ情報とをつなぎ合わせてストリームを作成する等の回
路全体の制御が行われており、その制御に費やされる時
間は、水平間引きフォーマットを符号化する場合と標準
フォーマットを符号化する場合とで等しい。

【００１７】そのため、水平１／２間引きフォーマット
を符号化する場合、１つのＭＢライン処理時間内にその
ＭＢラインについて上述した全ての制御を行うことがで
きなくなる虞れがある。

【００１８】図７は、図６に示した画像符号化制御回路
における処理のタイミングを示す図である。

【００１９】図７に示すように、図６に示したような画
像符号化制御回路においては、１つのＭＢラインの符号
化処理が終了した後、すぐに次のＭＢラインの符号化処
理が行われている。そのため、水平１／２間引きフォー
マットを符号化する場合、１つのＭＢラインについて発
生符号量の制御等の処理を行うために許される時間が、
標準フォーマットを符号化する場合と比べて約半分にな
ってしまっている。

【００２０】以下に、ＭＢライン内における処理速度が
１６ビット／１０ＭＨｚのホストＣＰＵを使用した場合
の各処理時間の一例を説明する。

【００２１】ＮＴＳＣ画像入力においては、１枚のフレ
ームは、ＭＢライン数が３０ＭＢラインで、フレームレ
ートが約３０枚／秒であるため、標準フォーマットの符
号化処理に費やされる時間は、１ＭＢライン（４５Ｍ
Ｂ）あたり最大１０８０μｓｅとなる。

【００２２】標準フォーマットで１ＭＢライン約１００
０μｓｅｃの処理時間が費やされるため、水平１／２間
引きフォーマットの符号化処理に費やされる時間は、１
ＭＢライン約５００μｓｅｃとなる。

【００２３】また、ホストＣＰＵにおいて発生符号量を
制御するために１ＭＢライン間に行われる計算処理にお
いては、約２００μｓｅｃの時間が必要となる。

【００２４】また、ビットレートが１５Ｍｂｐｓのプロ
グラムストリームの場合、１２ｋｂｙｔ／パケットであ
るため、１ＭＢラインあたり約１パケット作成する必要
があり、ホストＣＰＵにおいて１パケットを作成するた
めに費やされる時間は合計約２５０μｓｅｃとなる。

【００２５】また、オーディオ符号化条件が、Ｌａｙｅ
ｒIIのビットレートが３８４ｋｂｐｓで周波数が４８ｋ
Hzである場合、約１５０μｓｅｃ毎にオーディオデータ
を転送するのにホストＣＰＵにおいて約２０μｓｅｃの
処理時間が必要となる。５００μｓｅｃ間では最大で４
回この処理が発生する。

【００２６】よって、ホストＣＰＵにおいては、符号量
制御、パケット作成及びオーディオ処理を全て行うため
に約５３０μｓｅｃの時間が必要となり、水平１／２間
引きフォーマットを符号化する場合、上述した処理に費
やされる時間は１ＭＢラインの符号化処理に費やされる
時間を超えてしまい、全ての処理を行うことができなく
なってしまう。

【００２７】また、水平１／２間引きフォーマットにお
いて上述した処理を全て行うためには、処理速度が高速
なホストＣＰＵを用いなければならず、その場合、コス
トアップが生じてしまうという問題点がある。

【００２８】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、水平１／２
間引きフォーマットを符号化する場合においてもホスト
ＣＰＵにて必要な処理を全て行うことができる画像符号
化制御回路及び画像符号化制御方法を提供することを目
的とする。

【００２９】

【課題を解決するための手段】上記目的を達成するため
に本発明は、入力された画像データを符号化する符号化
手段と、該符号化手段にて符号化された画像データの水
平方向のマクロブロック数を計測する第１のカウンタと
を有し、該第１のカウンタにて計測されたマクロブロッ
ク数に基づいてマクロブロックの符号化サイクルを制御
する画像符号化制御回路であって、前記第１のカウンタ
にて計測されたマクロブロック数と符号化を行う領域の
水平方向のマクロブロック数とを比較する第１の比較手
段と、該第１の比較手段における比較結果が、前記第１
のカウンタにて計測されたマクロブロック数が符号化を
行う領域の水平方向のマクロブロック数以上となった場
合、前記符号化手段における画像データの符号化を無効
とする有効／無効手段と、前記第１のカウンタにて計測
されたマクロブロック数と１つのマクロブロックライン
の画像データを符号化するために必要となる時間で符号
化されるマクロブロック数とを比較する第２の比較手段
とを有し、該第２の比較手段における比較結果が、前記
第１のカウンタにて計測されたマクロブロック数と１つ
のマクロブロックラインの画像データを符号化するため
に必要となる時間で符号化されるマクロブロック数とが
一致した場合、次のマクロブロックラインの符号化を行
うことを特徴とする。

【００３０】また、前記符号化を行う領域の水平方向の
マクロブロック数を設定する第１の格納手段手段を有
し、前記第１の比較手段は、前記第１のカウンタにて計
測されたマクロブロック数と前記第１の格納手段に設定
されたマクロブロック数とを比較することを特徴とす
る。

【００３１】また、前記１つのマクロブロックラインの
画像データを符号化するために必要となる時間で符号化
されるマクロブロック数を設定する第２の格納手段を有
し、前記第２の比較手段は、前記第１のカウンタにて計
測されたマクロブロック数と前記第２の格納手段に設定
されたマクロブロック数とを比較することを特徴とす
る。

【００３２】また、前記符号化手段にて符号化された画
像データのマクロブロックライン数を計測する第２のカ
ウンタと、該第２のカウンタにて計測されたマクロブロ
ックライン数と符号化を行う領域のマクロブロックライ
ン数とを比較する第３の比較手段とを有し、該第３の比
較手段における比較結果が、前記第２のカウンタにて計
測されたマクロブロックライン数と符号化を行うマクロ
ブロックライン数とが一致した場合、当該画像データの
符号化を終了することを特徴とする。

【００３３】また、前記符号化を行う領域のマクロブロ
ックライン数を設定する第３の格納手段を有し、前記第
３の比較手段は、前記第２のカウンタにて計測されたマ
クロブロックライン数と前記第３の格納手段に設定され
たマクロブロックライン数とを比較することを特徴とす
る。

【００３４】また、入力された画像データを複数の処理
ブロック毎に符号化する符号化手段と、該符号化手段に
て符号化された画像データの水平方向のマクロブロック
数を計測する第１のカウンタとを有し、該第１のカウン
タにて計測されたマクロブロック数に基づいてマクロブ
ロックの符号化サイクルを制御する画像符号化制御回路
であって、前記第１のカウンタにて計測されたマクロブ
ロック数と符号化を行う領域の水平方向のマクロブロッ
ク数とを比較する第１の比較手段と、該第１の比較手段
における比較結果が、前記第１のカウンタにて計測され
たマクロブロック数が符号化を行う領域の水平方向のマ
クロブロック数以上となった場合、前記符号化手段にお
ける画像データの符号化を前記処理ブロック毎に無効と
する複数の有効／無効手段と、前記第１のカウンタにて
計測されたマクロブロック数と１つのマクロブロックラ
インの画像データを符号化するために必要となる時間で
符号化されるマクロブロック数とを比較する第２の比較
手段とを有し、該第２の比較手段における比較結果が、
前記第１のカウンタにて計測されたマクロブロック数と
１つのマクロブロックラインの画像データを符号化する
ために必要となる時間で符号化されるマクロブロック数
とが一致した場合、次のマクロブロックラインの符号化
を行うことを特徴とする。

【００３５】また、前記符号化手段は、画像データの符
号化処理を、画像データのマクロブロックライン単位で
前記処理ブロック毎に順次行うことを特徴とする。

【００３６】また、前記有効／無効手段は、前記第１の
カウンタにてマクロブロック数の計測が開始される際、
前記符号化手段における画像データの符号化を有効とす
ることを特徴とする。

【００３７】また、入力された画像データを符号化する
際に、符号化された画像データの水平方向のマクロブロ
ック数を計測し、計測されたマクロブロック数に基づい
てマクロブロックの符号化サイクルを制御する画像符号
化制御方法であって、計測されたマクロブロック数と符
号化を行う領域の水平方向のマクロブロック数とを比較
し、該比較結果が、計測されたマクロブロック数が符号
化を行う領域の水平方向のマクロブロック数以上となっ
た場合、画像データの符号化を無効とし、計測されたマ
クロブロック数と１つのマクロブロックラインの画像デ
ータを符号化するために必要となる時間で符号化される
マクロブロック数とを比較し、該比較結果が、計測され
たマクロブロック数と１つのマクロブロックラインの画
像データを符号化するために必要となる時間で符号化さ
れるマクロブロック数とが一致した場合、次のマクロブ
ロックラインの符号化を行うことを特徴とする。

【００３８】また、符号化された画像データのマクロブ
ロックライン数を計測し、計測されたマクロブロックラ
イン数と符号化を行う領域のマクロブロックライン数と
を比較し、該比較結果が、計測されたマクロブロックラ
イン数と符号化を行うマクロブロックライン数とが一致
した場合、当該画像データの符号化を終了することを特
徴とする。

【００３９】また、前記マクロブロック数の計測が開始
される際、前記画像データの符号化を有効とすることを
特徴とする。

【００４０】（作用）上記のように構成された本発明に
おいては、入力された画像データが符号化される際、第
１のカウンタにおいて、符号化された画像データの水平
方向のマクロブロック数が計測され、計測されたマクロ
ブロック数が、第１の比較手段において、符号化を行う
領域の水平方向のマクロブロック数と、また、第２の比
較手段において、標準フォーマットにて１つのマクロブ
ロックラインの画像データを符号化するために必要とな
る時間で符号化されるマクロブロック数とそれぞれ比較
される。ここで、第１の比較手段における比較結果が、
第１のカウンタにて計測されたマクロブロック数が符号
化を行う領域の水平方向のマクロブロック数以上となっ
た場合、有効／無効手段において、画像データの符号化
が無効とされ、それにより、画像データの符号化が行わ
れないようになる。また、第２の比較手段における比較
結果が、第１のカウンタにて計測されたマクロブロック
数と標準フォーマットにて１つのマクロブロックライン
の画像データを符号化するために必要となる時間で符号
化されるマクロブロック数とが一致した場合、そのマク
ロブロックラインの符号化が終了したと判断され、次の
マクロブロックラインの符号化が行われる。

【００４１】このように、１つのマクロブロックライン
の符号化が終了した場合においても、第１のカウンタに
て計測されたマクロブロック数が標準フォーマットの１
つのマクロブロックラインの画像データを符号化するた
めに必要となる時間で符号化されるマクロブロック数と
等しくなるまで次のマクロブロックラインの符号化が行
われないので、画像サイズによらずにマクロブロックラ
インの符号化のサイクルが一定となり、水平１／２間引
きフォーマットの符号化を行う場合においても、マクロ
ブロックラインの符号化のサイクルが短くなるというこ
とがない。

【００４２】それにより、水平１／２間引きフォーマッ
トの符号化を行う場合においても、ホストＣＰＵにて必
要な処理を行うことができなくなることはない。

【００４３】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００４４】（第１の実施の形態）図１は、本発明の画
像符号化制御回路の第１の実施の形態を示すブロック図
である。

【００４５】本形態は図１に示すように、水平１／２間
引きフォーマットか標準フォーマットかを指定するモー
ドレジスタ５と、画面内で符号化する領域のＭＢ数を１
６画素単位で設定する第１の格納手段である符号化領域
幅レジスタ７と、符号化する領域のＭＢライン数を１６
ライン単位で設定する第３の格納手段であるＭＢライン
数レジスタ８と、１ＭＢラインの処理時間で処理する総
ＭＢ数を設定する第２の格納手段である水平ＭＢ数レジ
スタ１５と、符号化された水平方向のＭＢ数を計測する
第１の計測手段である水平ＭＢ数カウンタ９と、符号化
されたＭＢライン数を計測する第２の計測手段であるＭ
Ｂライン数カウンタ１０と、水平ＭＢ数カウンタ９にて
計測されたＭＢ数及びＭＢライン数カウンタ１０にて計
測されたＭＢライン数に基づいてアドレスを生成するア
ドレス生成器１１と、符号化領域幅レジスタ７に設定さ
れたＭＢ数と水平ＭＢ数カウンタ９にて計測されたＭＢ
数とを比較する第１の比較手段である比較器１２と、水
平ＭＢ数レジスタ１５に設定されたＭＢ数と水平ＭＢ数
カウンタ９にて計測されたＭＢ数とを比較する第２の比
較手段である比較器１６と、ＭＢライン数レジスタ８に
て設定されたＭＢライン数とＭＢライン数カウンタ１０
にて計測されたＭＢライン数とを比較する第３の比較手
段である比較器１３と、画像データが入力され、入力さ
れた画像データをモードレジスタ６にて指定されたフォ
ーマットに基づいた画像サイズに変換するフィルタ３
と、フィルタ３にて画像サイズが変換された画像データ
を一時記憶し、アドレス生成器２７にて生成されたアド
レスに基づいて、記憶された画像データを出力するメモ
リ４と、メモリ４から出力された画像データを符号化
し、ビデオストリームとして出力する符号化器５と、比
較器１２における比較結果に基づいて符号化器５におけ
る符号化を有効または無効とするＭＢサイクル有効／無
効レジスタ１７と、符号化器５から出力されたビデオス
トリームと外部から入力されるオーディオストリームと
を多重化して出力する多重化回路２と、モードレジスタ
６、符号化領域幅レジスタ７、ＭＢライン数レジスタ
８、符号化器５及び多重化回路２とホストバス１４によ
り接続され、ＭＢライン毎に符号化処理を行うとともに
回路全体の制御を行うホストＣＰＵ１とから構成されて
いる。

【００４６】以下に、上記のように構成された画像符号
化制御回路の動作について説明する。

【００４７】図２は、図１に示した画像符号化制御回路
の動作を説明するためのフローチャートであり、図３
は、図２に示した動作のタイミングを示す図である。

【００４８】まず、標準フォーマットの画像を符号化す
る場合の動作について説明する。

【００４９】符号化を開始する前にホストＣＰＵ１の制
御によって、ホストバス１４を介してモードレジスタ６
が標準フォーマットモードに設定される。また、符号化
領域幅レジスタ７に標準フォーマットの符号化領域のＭ
Ｂ数が設定され、また、ＭＢライン数レジスタ８に符号
化する領域のＭＢライン数が設定され、また、水平ＭＢ
数レジスタ１５に標準フォーマットの１ＭＢラインに含
まれる総ＭＢ数が設定される。標準フォーマットの場
合、例えばＮＴＳＣ方式においては、符号化領域幅レジ
スタ７には７２０／１６＝４５、ＭＢライン数レジスタ
８には４８０／１６＝３０、水平ＭＢ数レジスタ１５に
は４５がそれぞれ設定される。

【００５０】ピクチャ符号化が開始されると（ステップ
Ｓ１）、まず、ＭＢライン数カウンタ１０がリセットさ
れる（ステップＳ２）。

【００５１】その後、ＭＢ符号化が開始されると（ステ
ップＳ３）、水平ＭＢ数カウンタ９がリセットされると
ともに（ステップＳ４）、ＭＢサイクル有効／無効レジ
スタ１７が有効状態に設定される（ステップＳ５）。

【００５２】ここで、ＭＢ符号化が開始されると、モー
ドレジスタ６にて標準フォーマットが指定されているた
め、フィルタ３においては、入力された画像データが標
準フォーマットの画像サイズに変換され、変換された画
像データはメモリ４に書き込まれ、アドレス生成器１１
にて生成されたアドレスに基づいて、メモリ４内から読
み出されて符号化器５に入力される。

【００５３】次に、比較器１２において、水平ＭＢ数カ
ウンタ９において計測されたＭＢ数と符号化領域幅レジ
スタ７に設定されたＭＢ数とが比較され（ステップＳ
６）、水平ＭＢ数カウンタ９において計測されたＭＢ数
が符号化領域幅レジスタ７に設定されたＭＢ数以上であ
る場合は、ＭＢサイクル有効／無効レジスタ１７が無効
状態に設定される（ステップＳ７）。

【００５４】一方、ステップＳ６における比較におい
て、水平ＭＢ数カウンタ９において計測されたＭＢ数が
符号化領域幅レジスタ７に設定されたＭＢ数よりも小さ
かった場合は、水平ＭＢ数カウンタ９における計測が引
き続き行われる（ステップＳ８）。

【００５５】ステップ７においてＭＢサイクル有効／無
効レジスタ１７が無効状態に設定された後、比較器１６
において、水平ＭＢ数カウンタ９において計測されたＭ
Ｂ数と水平ＭＢ数レジスタ１５に設定されたＭＢ数とが
比較され（ステップＳ９）、水平ＭＢ数カウンタ９にお
いて計測されたＭＢ数が水平ＭＢ数レジスタ１５に設定
されたＭＢ数と一致している場合は、そのＭＢラインの
符号化処理が終了したことを示す信号（以下、ＭＢライ
ン終了信号と称する）が比較器１６からホストＣＰＵ
１、水平ＭＢ数カウンタ９及びＭＢライン数カウンタ１
０に対して出力される（ステップＳ１０）。

【００５６】一方、ステップＳ９における比較におい
て、水平ＭＢ数カウンタ９において計測されたＭＢ数が
水平ＭＢ数レジスタ１５に設定されたＭＢ数と一致して
いなかった場合は、水平ＭＢ数カウンタ９における計測
が引き続き行われる（ステップＳ１１）。

【００５７】ここで、標準フォーマットの符号化を行う
場合は、水平ＭＢ数レジスタ１５に設定されたＭＢ数と
符号化領域幅レジスタ７に設定されたＭＢ数とは互いに
等しいため、ステップＳ６における比較において水平Ｍ
Ｂ数カウンタ９において計測されたＭＢ数が符号化領域
幅レジスタ７に設定されたＭＢ数以上である場合は、水
平ＭＢ数カウンタ９において計測されたＭＢ数が水平Ｍ
Ｂ数レジスタ１５に設定されたＭＢ数と一致しているこ
とになる。

【００５８】次に、比較器１３において、ＭＢライン数
カウンタ１０において計測されたＭＢライン数とＭＢラ
イン数レジスタ８に設定されたＭＢライン数とが比較さ
れ（ステップＳ１２）、ＭＢライン数カウンタ１０にお
いて計測されたＭＢライン数がＭＢライン数レジスタ８
に設定されたＭＢライン数と一致している場合は、最も
下位のＭＢラインまで符号化処理が行われたと判断さ
れ、ＭＢサイクル有効／無効レジスタ１７が無効状態に
設定される（ステップＳ１３）。

【００５９】一方、ステップＳ１２における比較におい
て、ＭＢライン数カウンタ１０において計測されたＭＢ
ライン数がＭＢライン数レジスタ８に設定されたＭＢラ
イン数と一致していなかった場合は、ＭＢライン数カウ
ンタ１０における計測が引き続き行われる（ステップＳ
１４）。

【００６０】標準フォーマットにおいては、１枚のピク
チャの符号化開始後、全ＭＢの符号化処理が終了するま
で、ＭＢサイクル有効／無効レジスタ１７は有効状態に
設定されたまま変化せず、全ＭＢの符号化処理が終了し
た後、無効状態に設定される。

【００６１】上述したように、水平ＭＢ数レジスタ１５
に設定されたＭＢ数に基づいてＭＢの符号化サイクルが
制御され、それにより入力された画像データが符号化さ
れるので、ＭＢライン処理が終わったことを示すＭＢラ
イン終了信号が、図３に示す標準フォーマットの時刻で
ホストＣＰＵ１に対して出力される。

【００６２】符号化器５においては、ホストＣＰＵ１に
て設定された量子化スケールを使用し、ＭＢサイクル有
効／無効レジスタ１７の状態に基づいて、本来の符号化
領域幅内にあったデータかどうかを判断しながら符号化
処理が行われる。この場合、ピクチャの符号化開始後、
符号化器５によって、ピクチャ内の全ＭＢが連続して符
号化される。

【００６３】次に、水平１／２間引きフォーマットの画
像を符号化する場合の動作について説明する。

【００６４】符号化を開始する前にホストＣＰＵ１の制
御によって、ホストバス１４を介してモードレジスタ６
が１／２間引きフォーマットモードに設定される。ま
た、符号化領域幅レジスタ７に１／２間引きフォーマッ
トの符号化領域のＭＢ数が設定され、また、ＭＢライン
数レジスタ８に符号化する領域のＭＢライン数が設定さ
れ、また、水平ＭＢ数レジスタ１５に標準フォーマット
の１ＭＢラインに含まれる総ＭＢ数が設定される。１／
２間引きフォーマットの場合、例えばＮＴＳＣ方式にお
いては、符号化領域幅レジスタ７には３５２／１６＝２
２、ＭＢライン数レジスタ８には４８０／１６＝３０、
水平ＭＢ数レジスタ１５には標準フォーマットの１ＭＢ
ラインに含まれる総ＭＢ数である４５がそれぞれ設定さ
れる。

【００６５】ピクチャ符号化が開始されると（ステップ
Ｓ１）、まず、ＭＢライン数カウンタ１０がリセットさ
れる（ステップＳ２）。

【００６６】その後、ＭＢ符号化が開始されると（ステ
ップＳ３）、水平ＭＢ数カウンタ９がリセットされると
ともに（ステップＳ４）、ＭＢサイクル有効／無効レジ
スタ１７が有効状態に設定される（ステップＳ５）。

【００６７】ここで、ＭＢ符号化が開始されると、モー
ドレジスタ６にて標準フォーマットが指定されているた
め、フィルタ３においては、入力された画像データが標
準フォーマットの画像サイズに変換され、変換された画
像データはメモリ４に書き込まれ、アドレス生成器１１
にて生成されたアドレスに基づいて、メモリ４内から読
み出されて符号化器５に入力される。

【００６８】次に、比較器１２において、水平ＭＢ数カ
ウンタ９において計測されたＭＢ数と符号化領域幅レジ
スタ７に設定されたＭＢ数とが比較され（ステップＳ
６）、水平ＭＢ数カウンタ９において計測されたＭＢ数
が符号化領域幅レジスタ７に設定されたＭＢ数以上であ
る場合は、ＭＢサイクル有効／無効レジスタ１７が無効
状態に設定される（ステップＳ７）。

【００６９】一方、ステップＳ６における比較におい
て、水平ＭＢ数カウンタ９において計測されたＭＢ数が
符号化領域幅レジスタ７に設定されたＭＢ数よりも小さ
かった場合は、水平ＭＢ数カウンタ９における計測が引
き続き行われる（ステップＳ８）。

【００７０】ステップ７においてＭＢサイクル有効／無
効レジスタ１７が無効状態に設定された後、比較器１６
において、水平ＭＢ数カウンタ９において計測されたＭ
Ｂ数と水平ＭＢ数レジスタ１５に設定されたＭＢ数とが
比較され（ステップＳ９）、水平ＭＢ数カウンタ９にお
いて計測されたＭＢ数が水平ＭＢ数レジスタ１５に設定
されたＭＢ数と一致している場合は、そのＭＢラインの
符号化処理が終了したことを示すＭＢライン終了信号が
比較器１６からホストＣＰＵ１、水平ＭＢ数カウンタ９
及びＭＢライン数カウンタ１０に対して出力される（ス
テップＳ１０）。なお、アドレス生成器９においては、
画像フォーマットによらずにアドレスが生成されている
ため、ＭＢサイクル有効／無効レジスタ１７が無効状態
である場合は、メモリ４からは無効なＭＢデータが出力
され、符号化器５に入力される。

【００７１】一方、ステップＳ９における比較におい
て、水平ＭＢ数カウンタ９において計測されたＭＢ数が
水平ＭＢ数レジスタ１５に設定されたＭＢ数と一致して
いなかった場合は、水平ＭＢ数カウンタ９における計測
が引き続き行われる（ステップＳ１１）。

【００７２】ここで、１／２間引きフォーマットの符号
化を行う場合においては、符号化領域幅レジスタ７に設
定されたＭＢ数が水平ＭＢ数レジスタ１５に設定された
ＭＢ数の約１／２であるため、標準フォーマットの符号
化を行う場合のように、水平ＭＢ数カウンタ９において
計測されたＭＢ数と水平ＭＢ数レジスタ１５に設定され
たＭＢ数とは一致しない。

【００７３】次に、比較器１３において、ＭＢライン数
カウンタ１０において計測されたＭＢライン数とＭＢラ
イン数レジスタ８に設定されたＭＢライン数とが比較さ
れ（ステップＳ１２）、ＭＢライン数カウンタ１０にお
いて計測されたＭＢライン数がＭＢライン数レジスタ８
に設定されたＭＢライン数と一致している場合は、最も
下位のＭＢラインまで符号化処理が行われたと判断さ
れ、ＭＢサイクル有効／無効レジスタ１７が無効状態に
設定される（ステップＳ１３）。

【００７４】一方、ステップＳ１２における比較におい
て、ＭＢライン数カウンタ１０において計測されたＭＢ
ライン数がＭＢライン数レジスタ８に設定されたＭＢラ
イン数と一致していなかった場合は、ＭＢライン数カウ
ンタ１０における計測が引き続き行われる（ステップＳ
１４）。

【００７５】水平１／２間引きフォーマットにおいて
は、ＭＢサイクル有効／無効レジスタ１７が、１枚のピ
クチャの符号化開始後、１ＭＢラインの処理時間の有効
ＭＢの間は有効状態、それに続く無効ＭＢの間は無効状
態に設定される。

【００７６】上述したように、水平ＭＢ数レジスタ１５
に設定されたＭＢ数に基づいてＭＢの符号化サイクルが
制御され、それにより入力された画像データが符号化さ
れるので、水平１／２間引きフォーマットの符号化を行
う場合においても、ＭＢライン処理が終わったことを示
すＭＢライン終了信号が、図３に示すように、標準フォ
ーマットの符号化を行う場合と同じ時刻にホストＣＰＵ
１に対して出力される。

【００７７】符号化器５においては、ホストＣＰＵ１に
て設定された量子化スケールを使用し、ＭＢサイクル有
効／無効レジスタ１７の状態に基づいて、本来の符号化
領域幅内にあったデータかどうかを判断しながら符号化
処理が行われる。この場合、ＭＢサイクル有効／無効レ
ジスタ１７が有効状態であればＭＢの符号化処理が行わ
れ、ＭＢサイクル有効／無効レジスタ１７が無効状態で
あればそのＭＢの符号化処理は行われない。

【００７８】以上のように符号化処理を行うことによ
り、図３に示すように、ホストＣＰＵ１におけるＭＢラ
イン処理時間が標準フォーマットと同じものとなる。

【００７９】以下に、ホストＣＰＵ１における回路全体
の制御について説明する。

【００８０】入力された画像データは、フィルタ３、メ
モリ４及び符号化器５を介してビデオストリームに圧縮
され、多重化回路２に入力される。ホストＣＰＵ１にお
いてはヘッダ情報が作成され、作成されたヘッダ情報
は、ホストバス１４を介して多重化回路２に入力され
る。

【００８１】多重化回路２においては、ホストＣＰＵ１
にて作成されたヘッダ情報と外部から入力されるオーデ
ィオストリームと符号化器５から出力されたビデオスト
リームとが合成され、ストリーム出力が得られる。

【００８２】このように、多重化回路２はホストバス１
４を介してホストＣＰＵ１によって制御されている。

【００８３】ホストＣＰＵにおける処理の具体例として
は、１９９５年電子情報通信学会情報・システムソサイ
エティ大会での「Ｄ−１２６ ＰＳ／ＴＳに対応したＭ
ＰＥＧ−２システムレイヤの開発」に記載された多重化
処理がある。

【００８４】以下に、ＭＢライン終了信号がホストＣＰ
Ｕ１に対して出力された際のホストＣＰＵ１の動作につ
いて説明する。

【００８５】図４は、図１に示した画像符号化制御回路
にてＭＢライン終了信号がホストＣＰＵ１に対して出力
された際のホストＣＰＵ１の動作を説明するためのフロ
ーチャートである。

【００８６】比較器１６からホストＣＰＵ１に対してＭ
Ｂライン終了信号が出力されると（ステップＳ２１）、
まず、次に符号化するＭＢラインにおける目標符号量が
計算される（ステップＳ２２）。

【００８７】次に、ホストバス１４を介して、多重化回
路２内に設けられたビデオＦＩＦＯ（不図示）に格納さ
れたこれまでのＭＢラインまでの発生符号量が読み出さ
れる（ステップＳ２３）。

【００８８】次に、ステップＳ２３にて読み出された発
生符号量とステップＳ２２にて計算された目標符号量と
が比較され、その比較結果に基づいて量子化スケールが
計算され、更新される（ステップＳ２４）。なお、量子
化スケールの計算は、例えば以下に示す数式に基づいて
行われる。

【００８９】Ｑ＝Ｑ0＋ｄ×３１／ｒ （Ｑmin＜Ｑ0＋
ｄ×３１／ｒ＜Ｑmax） Ｑ＝Ｑmin （Ｑmin≧Ｑ0＋ｄ×３１／ｒ） Ｑ＝Ｑmax （Ｑmax≦Ｑ0＋ｄ×３１／ｒ） 発生符号量が目標符号量よりも大きな場合には、量子化
スケールＱを大きくし、発生符号量を減らす方向に設定
する。逆に、発生符号量が目標符号量よりも小さな場合
は、量子化スケールＱを小さくし、発生符号量を増やす
方向に設定する。

【００９０】このようにして、ホストＣＰＵ１におい
て、ホストバス１４を介して符号化器５に対して変更さ
れた量子化スケールＱが設定され、符号量制御が行われ
る。

【００９１】なお、上述したような符号量制御において
は、ホストＣＰＵ１内のソフトウェアによって実現され
る。

【００９２】（第２の実施の形態）図５は、本発明の画
像符号化制御回路の第２の実施の形態を示すブロック図
である。

【００９３】図５に示すように本形態においては、符号
化器２０内に、動きベクトル検出を行うＭＥブロック２
１と、離散コサイン変換／逆離散コサイン変換及び量子
化／逆量子化を行うＤＣＴ・Ｑブロック２２と、可変長
符号化を行うＶＬＣブロック２３との３つの処理ブロッ
クが設けられており、さらに、ＭＥブロック２１、ＤＣ
Ｔ・Ｑブロック２２及びＶＬＣブロック２３のそれぞれ
にＭＢサイクル有効／無効レジスタ１７ａ〜１７ｃが接
続されており、符号化器２０における符号化処理がパイ
プライン処理とされている。なお、その他の構成におい
ては、第１の実施の形態において示したものと同様であ
る。

【００９４】以下に、上記のように構成された画像符号
化制御回路の符号化器２０内の動作について説明する。

【００９５】まず、ＭＥブロック２１にメモリ４から画
像データが入力される。すると、ＭＥブロック２１に接
続されたＭＢサイクル有効／無効レジスタ１７ａによっ
てＭＥブロック２１の画像データの有効または無効状態
が判断され、画像データの処理が行われる。なお、有効
または無効状態における画像データの処理については、
第１の実施の形態において示したものと同様である。

【００９６】ＭＥブロック２１において１つのＭＢライ
ンの画像データの処理が終了すると、ＭＥブロック２１
において処理されたＭＢラインの画像データがＤＣＴ・
Ｑブロック２２に送られる。すると、ＤＣＴ・Ｑブロッ
ク２２に接続されたＭＢサイクル有効／無効レジスタ１
７ｂによってＤＣＴ・Ｑブロック２２の画像データの有
効または無効状態が判断され、画像データの処理が行わ
れる。

【００９７】同時に、ＭＥブロック２１においては、次
のＭＢラインの画像データが入力され、上記同様に処理
される。

【００９８】ＤＣＴ・Ｑブロック２２において１つのＭ
Ｂラインの画像データの処理が終了すると、ＤＣＴ・Ｑ
ブロック２２において処理されたＭＢラインの画像デー
タがＶＬＣブロック２３に送られる。すると、ＶＬＣブ
ロック２３に接続されたＭＢサイクル有効／無効レジス
タ１７ｃによってＶＬＣブロック２３の画像データの有
効または無効状態が判断され、画像データの処理が行わ
れる。

【００９９】同時に、ＤＣＴ・Ｑブロック２２において
は、ＭＥブロック２１において処理されたＭＢラインの
画像データが入力され、上記同様に処理される。

【０１００】このように、ＭＥブロック２１、ＤＣＴ・
Ｑブロック２２及びＶＬＣブロック２３における処理が
ＭＢ毎にパイプライン処理され、それにより、符号化器
２０における符号化時間が短縮される。

【０１０１】

【発明の効果】以上説明したように本発明は、１つのマ
クロブロックラインの符号化が終了した場合において
も、第１のカウンタにて計測されたマクロブロック数が
標準フォーマットの１つのマクロブロックラインの画像
データを符号化するために必要となる時間で符号化され
るマクロブロック数と等しくなるまで次のマクロブロッ
クラインの符号化が行われないように構成されているた
め、画像サイズによらずにマクロブロックラインの符号
化のサイクルが一定となり、水平１／２間引きフォーマ
ットの符号化を行う場合においても、マクロブロックラ
インの符号化のサイクルが短くなるということがなく、
それにより、水平１／２間引きフォーマットの符号化を
行う場合においても、ホストＣＰＵにて必要な処理を全
て行うことができる。

【０１０２】また、水平１／２間引きフォーマットの符
号化を行う場合、ホストＣＰＵの負荷を１フレームサイ
クル内で平坦化することができるため、ホストＣＰＵに
処理速度（ＭＩＰＳ値）の低い安価なＣＰＵを用いた場
合においても、回路全体の制御が可能となる。

【図面の簡単な説明】

【図１】本発明の画像符号化制御回路の第１の実施の形
態を示すブロック図である。

【図２】図１に示した画像符号化制御回路の動作を説明
するためのフローチャートである。

【図３】図２に示した動作のタイミングを示す図であ
る。

【図４】図１に示した画像符号化制御回路にてＭＢライ
ン終了信号がホストＣＰＵに対して出力された際のホス
トＣＰＵの動作を説明するためのフローチャートであ
る。

【図５】本発明の画像符号化制御回路の第２の実施の形
態を示すブロック図である。

【図６】従来の画像符号化制御回路の一構成例を示すブ
ロック図である。

【図７】図６に示した画像符号化制御回路における処理
のタイミングを示す図である。

【符号の説明】

１ ホストＣＰＵ ２ 多重化回路 ３ フィルタ ４ メモリ ５，２０ 符号化器 ６ モードレジスタ ７ 符号化領域幅レジスタ ８ ＭＢライン数レジスタ ９ 水平ＭＢ数カウンタ １０ ＭＢライン数カウンタ １１ アドレス生成器 １２，１３，１６ 比較器 １４ ホストバス １５ 水平ＭＢ数レジスタ １７，１７ａ〜１７ｃ ＭＢサイクル有効／無効レジ
スタ ２１ ＭＥブロック ２２ ＤＣＴ・Ｑブロック ２３ ＶＬＣブロック

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】 入力された画像データを符号化する符号
   化手段と、該符号化手段にて符号化された画像データの
   水平方向のマクロブロック数を計測する第１のカウンタ
   とを有し、該第１のカウンタにて計測されたマクロブロ
   ック数に基づいてマクロブロックの符号化サイクルを制
   御する画像符号化制御回路であって、 前記第１のカウンタにて計測されたマクロブロック数と
   符号化を行う領域の水平方向のマクロブロック数とを比
   較する第１の比較手段と、 該第１の比較手段における比較結果が、前記第１のカウ
   ンタにて計測されたマクロブロック数が符号化を行う領
   域の水平方向のマクロブロック数以上となった場合、前
   記符号化手段における画像データの符号化を無効とする
   有効／無効手段と、 前記第１のカウンタにて計測されたマクロブロック数と
   １つのマクロブロックラインの画像データを符号化する
   ために必要となる時間で符号化されるマクロブロック数
   とを比較する第２の比較手段とを有し、 該第２の比較手段における比較結果が、前記第１のカウ
   ンタにて計測されたマクロブロック数と１つのマクロブ
   ロックラインの画像データを符号化するために必要とな
   る時間で符号化されるマクロブロック数とが一致した場
   合、次のマクロブロックラインの符号化を行うことを特
   徴とする画像符号化制御回路。
2. 【請求項２】 請求項１に記載の画像符号化制御回路に
   おいて、 前記符号化を行う領域の水平方向のマクロブロック数を
   設定する第１の格納手段手段を有し、 前記第１の比較手段は、前記第１のカウンタにて計測さ
   れたマクロブロック数と前記第１の格納手段に設定され
   たマクロブロック数とを比較することを特徴とする画像
   符号化制御回路。
3. 【請求項３】 請求項１または請求項２に記載の画像符
   号化制御回路において、 前記１つのマクロブロックラインの画像データを符号化
   するために必要となる時間で符号化されるマクロブロッ
   ク数を設定する第２の格納手段を有し、 前記第２の比較手段は、前記第１のカウンタにて計測さ
   れたマクロブロック数と前記第２の格納手段に設定され
   たマクロブロック数とを比較することを特徴とする画像
   符号化制御回路。
4. 【請求項４】 請求項１乃至３のいずれか１項に記載の
   画像符号化制御回路において、 前記符号化手段にて符号化された画像データのマクロブ
   ロックライン数を計測する第２のカウンタと、 該第２のカウンタにて計測されたマクロブロックライン
   数と符号化を行う領域のマクロブロックライン数とを比
   較する第３の比較手段とを有し、 該第３の比較手段における比較結果が、前記第２のカウ
   ンタにて計測されたマクロブロックライン数と符号化を
   行うマクロブロックライン数とが一致した場合、当該画
   像データの符号化を終了することを特徴とする画像符号
   化制御回路。
5. 【請求項５】 請求項４に記載の画像符号化制御回路に
   おいて、 前記符号化を行う領域のマクロブロックライン数を設定
   する第３の格納手段を有し、 前記第３の比較手段は、前記第２のカウンタにて計測さ
   れたマクロブロックライン数と前記第３の格納手段に設
   定されたマクロブロックライン数とを比較することを特
   徴とする画像符号化制御回路。
6. 【請求項６】 入力された画像データを複数の処理ブロ
   ック毎に符号化する符号化手段と、該符号化手段にて符
   号化された画像データの水平方向のマクロブロック数を
   計測する第１のカウンタとを有し、該第１のカウンタに
   て計測されたマクロブロック数に基づいてマクロブロッ
   クの符号化サイクルを制御する画像符号化制御回路であ
   って、 前記第１のカウンタにて計測されたマクロブロック数と
   符号化を行う領域の水平方向のマクロブロック数とを比
   較する第１の比較手段と、 該第１の比較手段における比較結果が、前記第１のカウ
   ンタにて計測されたマクロブロック数が符号化を行う領
   域の水平方向のマクロブロック数以上となった場合、前
   記符号化手段における画像データの符号化を前記処理ブ
   ロック毎に無効とする複数の有効／無効手段と、 前記第１のカウンタにて計測されたマクロブロック数と
   １つのマクロブロックラインの画像データを符号化する
   ために必要となる時間で符号化されるマクロブロック数
   とを比較する第２の比較手段とを有し、 該第２の比較手段における比較結果が、前記第１のカウ
   ンタにて計測されたマクロブロック数と１つのマクロブ
   ロックラインの画像データを符号化するために必要とな
   る時間で符号化されるマクロブロック数とが一致した場
   合、次のマクロブロックラインの符号化を行うことを特
   徴とする画像符号化制御回路。
7. 【請求項７】 請求項６に記載の画像符号化制御回路に
   おいて、 前記符号化手段は、画像データの符号化処理を、画像デ
   ータのマクロブロックライン単位で前記処理ブロック毎
   に順次行うことを特徴とする画像符号化制御回路。
8. 【請求項８】 請求項６または請求項７に記載の画像符
   号化制御回路において、 前記符号化を行う領域の水平方向のマクロブロック数を
   設定する第１の格納手段手段を有し、 前記第１の比較手段は、前記第１のカウンタにて計測さ
   れたマクロブロック数と前記第１の格納手段に設定され
   たマクロブロック数とを比較することを特徴とする画像
   符号化制御回路。
9. 【請求項９】 請求項６乃至８のいずれか１項に記載の
   画像符号化制御回路において、 前記１つのマクロブロックラインの画像データを符号化
   するために必要となる時間で符号化されるマクロブロッ
   ク数を設定する第２の格納手段を有し、 前記第２の比較手段は、前記第１のカウンタにて計測さ
   れたマクロブロック数と前記第２の格納手段に設定され
   たマクロブロック数とを比較することを特徴とする画像
   符号化制御回路。
10. 【請求項１０】 請求項６乃至９のいずれか１項に記載
    の画像符号化制御回路において、 前記符号化手段にて符号化された画像データのマクロブ
    ロックライン数を計測する第２のカウンタと、 該第２のカウンタにて計測されたマクロブロックライン
    数と符号化を行う領域のマクロブロックライン数とを比
    較する第３の比較手段とを有し、 該第３の比較手段における比較結果が、前記第２のカウ
    ンタにて計測されたマクロブロックライン数と符号化を
    行うマクロブロックライン数とが一致した場合、当該画
    像データの符号化を終了することを特徴とする画像符号
    化制御回路。
11. 【請求項１１】 請求項１０に記載の画像符号化制御回
    路において、 前記符号化を行う領域のマクロブロックライン数を設定
    する第３の格納手段を有し、 前記第３の比較手段は、前記第２のカウンタにて計測さ
    れたマクロブロックライン数と前記第３の格納手段に設
    定されたマクロブロックライン数とを比較することを特
    徴とする画像符号化制御回路。
12. 【請求項１２】 請求項１乃至１１のいずれか１項に記
    載の画像符号化制御回路において、 前記有効／無効手段は、前記第１のカウンタにてマクロ
    ブロック数の計測が開始される際、前記符号化手段にお
    ける画像データの符号化を有効とすることを特徴とする
    画像符号化制御回路。
13. 【請求項１３】 入力された画像データを符号化する際
    に、符号化された画像データの水平方向のマクロブロッ
    ク数を計測し、計測されたマクロブロック数に基づいて
    マクロブロックの符号化サイクルを制御する画像符号化
    制御方法であって、 計測されたマクロブロック数と符号化を行う領域の水平
    方向のマクロブロック数とを比較し、 該比較結果が、計測されたマクロブロック数が符号化を
    行う領域の水平方向のマクロブロック数以上となった場
    合、画像データの符号化を無効とし、 計測されたマクロブロック数と１つのマクロブロックラ
    インの画像データを符号化するために必要となる時間で
    符号化されるマクロブロック数とを比較し、 該比較結果が、計測されたマクロブロック数と１つのマ
    クロブロックラインの画像データを符号化するために必
    要となる時間で符号化されるマクロブロック数とが一致
    した場合、次のマクロブロックラインの符号化を行うこ
    とを特徴とする画像符号化制御方法。
14. 【請求項１４】 請求項１３に記載の画像符号化制御方
    法において、 符号化された画像データのマクロブロックライン数を計
    測し、 計測されたマクロブロックライン数と符号化を行う領域
    のマクロブロックライン数とを比較し、 該比較結果が、計測されたマクロブロックライン数と符
    号化を行うマクロブロックライン数とが一致した場合、
    当該画像データの符号化を終了することを特徴とする画
    像符号化制御方法。
15. 【請求項１５】 請求項１３または請求項１４に記載の
    画像符号化制御方法において、 前記マクロブロック数の計測が開始される際、前記画像
    データの符号化を有効とすることを特徴とする画像符号
    化制御方法。