JPH089368A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH089368A
JPH089368A JP13849194A JP13849194A JPH089368A JP H089368 A JPH089368 A JP H089368A JP 13849194 A JP13849194 A JP 13849194A JP 13849194 A JP13849194 A JP 13849194A JP H089368 A JPH089368 A JP H089368A
Authority
JP
Japan
Prior art keywords
field
compression
image data
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13849194A
Other languages
English (en)
Inventor
Toshihiko Kawai
利彦 河合
Kunitoshi Shimizu
邦敏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13849194A priority Critical patent/JPH089368A/ja
Publication of JPH089368A publication Critical patent/JPH089368A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Bus Control (AREA)
  • Television Signal Processing For Recording (AREA)
  • Storing Facsimile Image Data (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【目的】 1フィールドの期間における画像データの圧
縮、転送量を正確に検出する。 【構成】 圧縮演算器5は、デコーダ6より供給される
画像データを、1フィールドを処理単位として圧縮す
る。圧縮された画像データは、DMAコントローラ7を
介して、メインメモリ2のDMA領域にDMA転送され
る。カウンタ8は、圧縮演算器5よりDMAコントロー
ラ7に供給される書き込み信号(転送要求信号)をカウ
ントし、そのカウント値は、圧縮演算器5が1フィール
ドに1回出力する圧縮処理終了信号が出力されるタイミ
ングで、レジスタ9に保持される。中央処理装置1は、
圧縮処理終了信号に基づいて発生される割り込み処理の
要求があったとき、そのとき実行している処理が終了し
た後、レジスタ9に保持されているカウント値を読み出
すことにより、DMAコントローラ7からメインメモリ
2に、1フィールドの期間に転送されたデータ量を検出
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばコンピュータを
用いてビデオ信号を連続的に圧縮し、それを記録媒体に
記録したり、所定の伝送路に伝送する場合に用いて好適
な画像処理装置に関する。
【0002】
【従来の技術】ビデオ信号は、音声信号に比べて、その
データ量が膨大となる。そこで、ビデオ信号を所定の記
録媒体に記録したり、あるいは伝送路に伝送する場合、
一般的に、JPEG等の方式に従って、ビデオ信号を圧
縮することが行われている。
【0003】図6は、従来の画像処理装置における圧縮
のタイミングを表している。同図に示すように、圧縮さ
れるべきビデオ信号は、NTSC方式の場合、16.6
ミリ秒を周期とする1フィールドを単位として構成され
ている。従って、図6(a)に示すように、16.6ミ
リ秒を1周期として垂直同期信号が発生し、実質的な画
像データは、同図(b)に示すように、垂直同期信号と
垂直同期信号の間に発生する。圧縮処理は、この画像デ
ータに対して行われることになる。
【0004】JPEG方式による圧縮は、1フィールド
分のデータを可変長符号として圧縮するため、各フィー
ルド毎の圧縮データ量は、フィールド毎に異なることに
なる。そこで、各フィールドの画像データの端部に、1
フィールド分の画像データの終了端部であることを表す
エンドコードを付加するようにすることができる。
【0005】しかしながら、そのようにすると、この画
像データを処理する中央処理装置(CPU)(図示せ
ず)が、1フィールド分のデータ量を検知するのに、画
像データ量を常に計測し、このエンドコードが発生した
タイミングにおける計測値を1フィールド分のデータ量
として検出しなければならず、中央処理装置に対する負
荷となり、非効率的である。
【0006】そこで、画像データを圧縮する圧縮演算器
から転送される画像データのデータ量をカウンタ(いず
れも図示せず)で計数し、そのカウンタの計数値を中央
処理装置に読み取らせるようにすることが考えられる。
このため、例えば、図6(c)に示すように、1フィー
ルド分の画像データの圧縮処理が終了したとき、圧縮処
理終了信号S1,S2を圧縮演算器より発生させ、中央処
理装置において、この圧縮処理終了信号を受け取ったと
き、その転送データ量を読み取るための割り込み処理を
実行するようにすることができる。
【0007】
【発明が解決しようとする課題】しかしながら、中央処
理装置は、一般的に多くの処理を行っており、図6
(c)に示す圧縮処理終了信号の発生に伴って、割り込
み処理開始の要求を受けたとしても、そのとき、他の処
理を行っていれば、直ちにこの割り込み処理を開始する
ことができない。即ち、1フィールド分の画像データの
データ量を読み取る処理を直ちに実行することができな
い。この場合、現在実行している処理が終了するまで、
割り込み処理の開始が遅延されることになる。
【0008】しかしながら、図6(b)に示すように、
前のフィールドの画像データが実質的に終了してから、
次のフィールドの画像データが発生するまでの時間は、
約1.3ミリ秒であるため、割り込み処理開始の遅延時
間がこの1.3ミリ秒より長くなると、圧縮演算器の転
送データ量を検出するカウンタが、次のフィールドの画
像データの転送量のカウントを開始してしまうことにな
る。次のフィールドの画像データのデータ転送量のカウ
ントが開始されると、その直前のフィールドのデータ転
送量のデータが失われてしまうため、そのフィールドの
データ転送量を検出することができなくなってしまう。
【0009】このようなことから、図6(d)に示すよ
うに、割り込み処理の受付可能範囲は、最大でも約1.
3ミリ秒の時間となる。しかしながら、中央処理装置が
各種の処理を並行して行っている場合、割り込み処理の
遅延時間を1.3ミリ秒以内に抑えることは困難であ
る。
【0010】そこで、例えば圧縮演算器の前段にメモリ
を設け、ビデオレート以上の速度で、圧縮演算処理を実
行させるようにすれば、割り込み処理の時間が約1.3
ミリ秒であったとしても、その時間以内に割り込み処理
を開始させることが可能となる。しかしながら、そのよ
うにすると、メモリが必要となるばかりでなく、圧縮演
算器として高速なものが必要となり、消費電力が増大す
ると同時に、コストも増大する。
【0011】本発明はこのような状況に鑑みてなされた
ものであり、消費電力あるいはコストを増大させること
なく、確実にデータ量を検出することができるようにす
るものである。
【0012】
【課題を解決するための手段】本発明の画像処理装置
は、画像データを所定の圧縮処理単位(例えば1フィー
ルド)で圧縮する圧縮手段(例えば図1の圧縮演算器
5)と、圧縮手段により圧縮された画像データを転送す
る転送手段(例えば図1のDMAコントローラ7)と、
転送手段により転送された画像データを記憶する記憶手
段(例えば図1のメインメモリ2)と、転送手段により
転送された、圧縮処理単位毎の画像データのデータ量を
検出する検出手段(例えば図1のカウンタ8)と、検出
手段により検出されたデータ量を所定の期間(例えば1
フィールドの期間)保持する保持手段(例えば図1のレ
ジスタ9)とを備えることを特徴とする。
【0013】圧縮手段には、1フィールドを圧縮処理単
位として画像データを圧縮させ、1フィールド分の画像
データの圧縮が終了する毎に、終了信号を出力させ、検
出手段には、終了信号が発生されるまでの間に転送され
る、1フィールド分の画像データのデータ量を検出さ
せ、保持手段には、新たに終了信号が発生されるまで、
検出手段により検出された前回のデータ量を保持させる
ようにすることができる。
【0014】転送手段は、DMAコントローラ(例えば
図1のDMAコントローラ7)により、検出手段は、圧
縮手段からDMAコントローラに出力される転送要求信
号をカウントするカウンタ(例えば図1のカウンタ8)
により、また、保持手段は、カウンタのカウント値を保
持するレジスタ(例えば図1のレジスタ9)により、そ
れぞれ構成することができる。
【0015】
【作用】上記構成の画像処理装置においては、DMAコ
ントローラ7により転送されるデータ量が、カウンタ8
により検出される。そして、圧縮演算器5により1フィ
ールド分の圧縮処理が終了される毎に、カウンタ8によ
り検出されたカウント値がレジスタ9に転送され、保持
される。従って、レジスタ9は、約1フィールド分の時
間、前回のフィールドのデータ転送量を保持することが
でき、データ転送量検出のための時間的余裕が大きくな
る。
【0016】
【実施例】図1は、本発明の画像処理装置の一実施例の
構成を示すブロック図である。中央処理装置(CPU)
1は、この画像処理装置の各種の処理を実行する。メイ
ンメモリ2には、各種の処理を行う上において必要なデ
ータ等が適宜記憶される。ネットワーク装置3は、この
画像処理装置により圧縮された画像データを、所定の通
信回線などに伝送する。ディスク装置4は、ハードディ
スク、光磁気ディスクなどにより構成され、圧縮処理さ
れた画像データが適宜記録されるようになされている。
【0017】デコーダ6は、図示せぬ回路から入力され
るビデオ信号をデコードし、画像データと同期信号(水
平同期信号と垂直同期信号)とに分離し、圧縮演算器5
に出力する。圧縮演算器5は、垂直同期信号を基準とし
て、1フィールド分の画像データを圧縮処理単位とし
て、画像データの圧縮処理を実行する。DMAコントロ
ーラ7は、圧縮演算器5により圧縮された画像データ
を、バスを介してメインメモリ2にDMA転送するよう
になされている。
【0018】カウンタ8は、圧縮演算器5がDMAコン
トローラ7に対して出力する書き込み信号(転送要求信
号)をカウントし、そのカウント値は、デコーダ6が出
力する垂直同期信号に同期してリセットされるようにな
されている。また、レジスタ9は、圧縮演算器5が1フ
ィールド分の画像データの圧縮処理を終了する都度発生
する圧縮終了信号の入力を受ける毎に、カウンタ8のカ
ウント値を保持するようになされている。
【0019】次に、図2のフローチャートを参照して、
その動作について説明する。中央処理装置1は、最初に
ステップS1において、DMAの初期設定処理を実行す
る。この初期設定処理としては、例えば、DMAコント
ローラ7からメインメモリ2へデータをDMA転送する
場合における、メインメモリ2のDMA領域のDMA先
頭アドレスやDMA終了アドレス(DMA転送長)の設
定処理などが行われる。
【0020】次にステップS2に進み、現在のフィール
ド先頭アドレスACとして、ステップS1で設定したD
MA先頭アドレスASを初期設定する。
【0021】即ち、メインメモリ2のDMA領域には、
図3に示すように、DMA先頭アドレスASと、DMA
終了アドレスAEで規定されるDMA転送長のDMA領
域が設定されるのであるが、このDMA領域の次に書き
込むべき先頭アドレスACに、DMA先頭アドレスAS
初期設定されるのである。従って、以後の処理により転
送されるデータは、この先頭アドレスACから順次書き
込まれることになる。
【0022】次にステップS3に進み、中央処理装置1
は、圧縮演算器5に制御信号を出力し、圧縮処理をスタ
ートさせる。
【0023】この圧縮処理スタートの要求信号の入力を
受けたとき、圧縮演算器5は、デコーダ6より入力され
る画像データを圧縮処理する。また、圧縮演算器5は、
例えば8バイトあるいは16バイト単位毎に、DMAコ
ントローラ7に書き込み信号(転送要求信号)を出力す
る。DMAコントローラ7は、この転送要求信号の入力
を受けたとき、圧縮演算器5により圧縮された画像デー
タの転送を受け、中央処理装置1に対してバスの受け渡
しを要求する。そして、バスの受け渡しを受けたとき、
圧縮演算器5より供給された画像データをメインメモリ
2にDMA転送する。DMA転送が終了したとき、DM
Aコントローラ7は、バスを再び中央処理装置1の管理
に引き渡す。
【0024】以上のような処理が順次繰り返され、DM
Aコントローラ7は、圧縮演算器5により圧縮された画
像データを、一定量のデータ毎に、メインメモリ2のD
MA領域に順次転送する。
【0025】カウンタ8は、圧縮演算器5よりDMAコ
ントローラ7に出力される転送要求信号をカウントす
る。そのカウント値は、デコーダ6より垂直同期信号が
入力される毎にリセットされるため、カウンタ8のカウ
ント値は、結局、1フィールドの期間に圧縮演算器5が
発生した転送要求信号の数に対応している。そして、圧
縮演算器5よりDMAコントローラ7に対して1回に転
送されるデータ転送量(DMAコントローラ7よりメイ
ンメモリ2のDMA領域に転送されるデータ量)は一定
(8バイトあるいは16バイト)であるから、結局、カ
ウンタ8のカウント値は、DMAコントローラ7からメ
インメモリ2のDMA領域に転送されたデータ量に対応
していることになる。
【0026】圧縮演算器5は、デコーダ6より垂直同期
信号が入力されると、それが1フィールド分の画像デー
タの区切りとして判断し、その直前までに入力された画
像データを圧縮処理し、DMAコントローラ7に転送し
たとき、圧縮処理終了信号を出力する。即ち、この圧縮
処理終了信号は、1フィールドに1回出力されることに
なる。
【0027】この圧縮処理終了信号は、レジスタ9に供
給される。レジスタ9は、この圧縮処理終了信号が入力
されたとき、そのときカウンタ8が出力しているカウン
ト値をラッチする。従って、レジスタ9には、1フィー
ルドの期間に、DMAコントローラ7よりメインメモリ
2のDMA領域に転送されたデータ量(転送要求の回
数)が、次の圧縮処理終了信号が発生されるまでの約1
フィールドの期間、保持されることになる。
【0028】圧縮演算器5が出力する圧縮処理終了信号
は、中央処理装置1に割り込み処理信号として供給され
る。中央処理装置1は、ステップS4において、圧縮演
算器5より、この圧縮処理終了信号に基づく割り込み処
理信号が入力されたか否かを判定し、入力されていない
とき、その他の必要な処理を実行する。その他の処理を
実行している最中に、割り込み処理の要求があった場合
においては、その処理が終了するまで、その割り込み処
理の要求を保持し、そのとき実行している処理が終了し
たとき、ステップS5に進み、割り込み処理を開始す
る。
【0029】ステップS5においては、中央処理装置1
は、レジスタ9に保持されている値を読み出す。そして
ステップS6に進み、圧縮したフィールドの長さ(1フ
ィールド分の圧縮データ量)DFとして、ステップS5
で読み取ったレジスタ9の値NFを設定する。即ち、次
式を演算する。 DF=NF
【0030】次にステップS7に進み、ステップS6で
求めた1フィールド分のデータ転送量DFに、ステップ
S2で初期設定した現在のフィールド先頭アドレスAC
を加算した値(AC+DF)が、DMA終了アドレスAE
を越えたか否かを判定する。
【0031】(AC+DF)がAEと等しいか、それより
小さい場合、ステップS8に進み、メインメモリ2のD
MA領域に記憶された1フィールド分の画像データをア
プリケーションプログラムに対応して処理する。例え
ば、1フィールド分の画像データをディスク装置4に供
給し、記録させたり、あるいは、ネットワーク装置3を
介して、通信回線に伝送させる。
【0032】次にステップS9に進み、現在のフィール
ド先頭アドレスACに、1フィールド分のデータ量DF
加算した値(AC+DF)を、新たな現在のフィールドの
先頭アドレスACとして設定する。
【0033】その後、ステップS4に戻り、次のフィー
ルドにおいても同様の処理を繰り返し実行することにな
る。
【0034】ステップS7において、現在のフィールド
先頭アドレスACと、1フィールド分のデータ量DFの加
算値(AC+DF)が、DMA終了アドレスAEより大き
くなったと判定されたとき、ステップS10に進む。
【0035】即ち、図4に示すように、メインメモリ2
のDMA転送領域に、DMA先頭アドレスASを、最初
の現在のフィールド先頭アドレスAC1として、1フィー
ルド分のデータ量DF1が転送されると、次の1フィール
ド先頭アドレスAC2は、次のように設定される。 AC2=AC1+DF1
【0036】そして、次の1フィールド分のデータ量が
F2であるとき、フィールド先頭アドレスAC3は、次の
ように演算される。 AC3=AC2+DF2
【0037】同様に、次の1フィールド分のデータ量が
F3であるとき、フィールド先頭アドレスAC4は、次の
ように演算される。 AC4=AC3+DF3
【0038】フィールド先頭アドレスAC4は、まだDM
A終了アドレスAEより小さい。従って、以上のAC1
至AC4までの演算は、上述したステップS9の処理によ
り実行される。
【0039】しかしながら、図4に示すように、現在の
フィールド先頭アドレスAC4に、次の1フィールド分の
データ量DF4を加算した値AC5(=AC4+DF4)は、D
MA終了アドレスAEより大きくなる。このことは、転
送データがDMA領域をオーバフローしたことを意味す
る。そこで、この場合においては、DMA領域をリング
バッファのようにして用いるようにする。
【0040】即ち、この場合、ステップS10に進み、
現在のフィールド先頭アドレスACからDMA終了アド
レスAEまでのデータ量DF1と、DMA先頭アドレスAS
から、{現在のフィールド先頭アドレスAC+圧縮した
フィールドのデータ量DF−DMA終了アドレスAE
1}分のデータDF2を連結し、1フィールド分のデータ
とする。
【0041】即ち、図4の実施例の場合、現在のフィー
ルド先頭アドレスAC4からDMA終了アドレスAEまで
のデータ量DF41と、DMA先頭アドレスASから次の現
在のフィールド先頭アドレスAC5の1つ前のアドレスA
C5−1までのデータ量DF42が、1フィールド分のデー
タ量DF4とされる。
【0042】そしてステップS11に進み、この1フィ
ールド分の画像データがアプリケーションプログラムに
従って処理される。
【0043】次にステップS12に進み、現在のフィー
ルド先頭アドレスACが、次のように演算される。 AC=AS+AC+DF−AE−1
【0044】即ち、図4の実施例においては、現在のフ
ィールド先頭アドレスAC4に1フィールド分のデータ量
F4を加算した値(AC4+DF4)から、DMA終了アド
レスAEを減算し、さらに、その値から1を減算し、A
C5を求める。
【0045】ステップS12の処理が終了したとき、ス
テップS4に戻り、それ以降の処理を、上述した場合と
同様に繰り返し実行する。
【0046】以上の処理をタイミングチャートに表す
と、図5に示すようになる。即ち、デコーダ6から圧縮
演算器5に、図5(a)に示すように、16.6ミリ秒
を周期として垂直同期信号が入力され、画像データは、
同図(b)に示すように、垂直同期信号と次の垂直同期
信号の間において、圧縮演算器5に供給される。そし
て、直前のフィールドの画像データの終了時から、次の
フィールドの画像データの開始までの期間は、約1.3
ミリ秒である。
【0047】圧縮演算器5は、各フィールドの最後の画
像データの圧縮処理を終了すると、図5(c)に示すよ
うに、その都度、圧縮処理終了信号S1,S2などを、レ
ジスタ9と中央処理装置1に出力する。
【0048】レジスタ9は、上述したように、圧縮処理
終了信号が1フィールドに1回入力される毎に、保持す
る値を更新する。換言すれば、1フィールドの期間、直
前のフィールドのカウント値を保持している。従って、
図5(d)に示すように、中央処理装置1は、圧縮処理
終了信号に対応する割り込み処理の要求を受けてから、
1フィールドの期間に相当する、約16.6ミリ秒の期
間に、図2に示したステップS5乃至S12の処理を実
行すればよいことになる。従って、中央処理装置1が割
り込み処理を開始するのに充分な時間的余裕が発生する
ことになる。
【0049】尚、以上の実施例においては、フィールド
単位で画像データを圧縮処理するようにしたが、フレー
ム単位で処理する場合にも本発明は適用が可能である。
【0050】
【発明の効果】以上の如く本発明の画像処理装置によれ
ば、検出手段により検出されたデータ量を、所定の期間
保持するようにしたので、画像データの圧縮処理単位毎
に、画像データを転送し、その転送量を、消費電力の増
加並びにコストの増加を招くことなく検出することが可
能となる。
【図面の簡単な説明】
【図1】本発明の画像処理装置の一実施例の構成を示す
ブロック図である。
【図2】図1の実施例の動作を説明するフローチャート
である。
【図3】図1のメインメモリ2のDMA領域を説明する
図である。
【図4】図2のステップS7乃至S12の処理を説明す
る図である。
【図5】図1の実施例の動作を説明するタイミングチャ
ートである。
【図6】従来の画像処理装置の動作を説明するタイミン
グチャートである。
【符号の説明】
1 中央処理装置 2 メインメモリ 3 ネットワーク装置 4 ディスク装置 5 圧縮演算器 6 デコーダ 7 DMAコントローラ 8 カウンタ 9 レジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03M 7/30 Z 0836−5K H04N 1/21 1/41 Z 5/907 B 5/92 H04N 5/92 H

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 画像データを所定の圧縮処理単位で圧縮
    する圧縮手段と、 前記圧縮手段により圧縮された画像データを転送する転
    送手段と、 前記転送手段により転送された画像データを記憶する記
    憶手段と、 前記転送手段により転送された、前記圧縮処理単位毎の
    画像データのデータ量を検出する検出手段と、 前記検出手段により検出されたデータ量を所定の期間保
    持する保持手段とを備えることを特徴とする画像処理装
    置。
  2. 【請求項2】 前記圧縮手段は、1フィールドを前記圧
    縮処理単位として前記画像データを圧縮し、1フィール
    ド分の画像データの圧縮が終了する毎に、終了信号を出
    力し、 前記検出手段は、前記終了信号が発生されるまでの間に
    転送される、前記1フィールド分の前記画像データのデ
    ータ量を検出し、 前記保持手段は、新たに前記終了信号が発生されるま
    で、前記検出手段により検出された前回のデータ量を保
    持することを特徴とする請求項1に記載の画像処理装
    置。
  3. 【請求項3】 前記転送手段は、DMAコントローラで
    あり、 前記検出手段は、前記圧縮手段から前記DMAコントロ
    ーラに出力される転送要求信号をカウントするカウンタ
    であり、 前記保持手段は、前記カウンタのカウント値を保持する
    レジスタであることを特徴とする請求項2に記載の画像
    処理装置。
JP13849194A 1994-06-21 1994-06-21 画像処理装置 Withdrawn JPH089368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13849194A JPH089368A (ja) 1994-06-21 1994-06-21 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13849194A JPH089368A (ja) 1994-06-21 1994-06-21 画像処理装置

Publications (1)

Publication Number Publication Date
JPH089368A true JPH089368A (ja) 1996-01-12

Family

ID=15223353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13849194A Withdrawn JPH089368A (ja) 1994-06-21 1994-06-21 画像処理装置

Country Status (1)

Country Link
JP (1) JPH089368A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998058495A1 (en) * 1997-06-16 1998-12-23 Matsushita Electric Industrial Co., Ltd. Image processor and image processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998058495A1 (en) * 1997-06-16 1998-12-23 Matsushita Electric Industrial Co., Ltd. Image processor and image processing method
US6690378B1 (en) 1997-06-16 2004-02-10 Matsushita Electric Industrial Co., Ltd. Image processor and image processing method

Similar Documents

Publication Publication Date Title
KR100246070B1 (ko) 비디오 데이터 전송, 라인 속도 변경, 데이터 구조 준비 및 가변 속도 클럭의 속도 결정 방법과 컴퓨터 판독가능 매체
JPS5987569A (ja) デ−タ自動連続処理回路
JPH05258556A (ja) 適合fifoメモリ・コントローラ
CN100389436C (zh) 图像处理装置
JPH089368A (ja) 画像処理装置
JPS6359042A (ja) 通信インタ−フエイス装置
US20020054222A1 (en) Image capturing system, and recording medium for control program of image capturing system
JP3307703B2 (ja) 画像圧縮・伸長装置
JPS58102314A (ja) デ−タ圧縮回路
JP2002278918A (ja) Dma装置
JP3887059B2 (ja) データ書き込み方法、データ読み出し方法、及びメモリ回路
WO2004004331A1 (en) Image processing apparatus
JPH0581165A (ja) データ転送回路
JP2747154B2 (ja) 入出力処理装置
JPS6294042A (ja) 通信制御装置
JP3264336B2 (ja) 画像変換処理装置
JP2552015B2 (ja) データ転送装置
JPS61264465A (ja) デ−タ転送制御方式
JPS6126163A (ja) 高速デ−タ転送方式
JPH0546529A (ja) ダイレクトメモリアクセス方式
JPH10111927A (ja) 画像処理装置
JPS60168257A (ja) ダイレクトメモリアクセスバツフア管理方式
JPH0235500B2 (ja)
JPH0659062B2 (ja) 回線制御装置におけるデ−タ送信方式
JPS60207945A (ja) デ−タ転送制御方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904