JPH0659062B2 - 回線制御装置におけるデ−タ送信方式 - Google Patents
回線制御装置におけるデ−タ送信方式Info
- Publication number
- JPH0659062B2 JPH0659062B2 JP20637187A JP20637187A JPH0659062B2 JP H0659062 B2 JPH0659062 B2 JP H0659062B2 JP 20637187 A JP20637187 A JP 20637187A JP 20637187 A JP20637187 A JP 20637187A JP H0659062 B2 JPH0659062 B2 JP H0659062B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- length
- fifo memory
- transmission
- transmission data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パケット交換処理における回線制御装置のデ
ータ送信方式に関し、特に、ＦＩＦＯ（First In First
Out）メモリの読出し起動方式に関する。
ータ送信方式に関し、特に、ＦＩＦＯ（First In First
Out）メモリの読出し起動方式に関する。
［従来の技術］ 従来、この種のデータ送信方式における送信ＦＩＦＯメ
モリの読出し起動方式は、ＦＩＦＯメモリに書き込むデ
ータを、あるクロックに同期して出力するデータ出力装
置と、回線側へ前記クロックより高速のクロックに同期
させて出力する回線インタフェース装置との間に、送信
データの最大長の長さを有するＦＩＦＯメモリを設け、
アンダーランがおこらないようにＦＩＦＯメモリへデー
タを全部書き込み終ってから、ＦＩＦＯメモリの読み出
し起動をかけるという制御を行なっていた。
モリの読出し起動方式は、ＦＩＦＯメモリに書き込むデ
ータを、あるクロックに同期して出力するデータ出力装
置と、回線側へ前記クロックより高速のクロックに同期
させて出力する回線インタフェース装置との間に、送信
データの最大長の長さを有するＦＩＦＯメモリを設け、
アンダーランがおこらないようにＦＩＦＯメモリへデー
タを全部書き込み終ってから、ＦＩＦＯメモリの読み出
し起動をかけるという制御を行なっていた。
［解決すべき問題点］ 上述した従来のデータ送信方式におけるＦＩＦＯメモリ
の読出し起動方式は、送信データの最大長のＦＩＦＯメ
モリを持ち、送信データをＦＩＦＯメモリに書き終って
から読出し起動をかけていたので、送信データが長くな
ればなるほど、ＦＩＦＯメモリに書きはじめてから読み
出すまでの時間を要し、ＦＩＦＯメモリのサイズも大き
くしなければならないという欠点があった。
の読出し起動方式は、送信データの最大長のＦＩＦＯメ
モリを持ち、送信データをＦＩＦＯメモリに書き終って
から読出し起動をかけていたので、送信データが長くな
ればなるほど、ＦＩＦＯメモリに書きはじめてから読み
出すまでの時間を要し、ＦＩＦＯメモリのサイズも大き
くしなければならないという欠点があった。
本発明は上記の問題点にかんがみてなされたもので、送
信データの転送遅延が少ない回線制御装置におけるデー
タ送信方式の提供を目的とする。
信データの転送遅延が少ない回線制御装置におけるデー
タ送信方式の提供を目的とする。
［問題点の解決手段］ 本発明の回線制御装置におけるデータ送信方式は、上記
目的を達成するため、あるクロックに同期して送信デー
タを出力するデータ出力装置と、前記クロックより高速
なクロックでデータを送信する回線インタフェース装置
との間に設けられた、ＦＩＦＯメモリを有する回線制御
装置のデータ送信部において、送信データの最大長より
短い長さの前記ＦＩＦＯメモリと、送信データ長さをセ
ットした送信データ長レジスタと、ＦＩＦＯメモリへの
データ書込み数を計数する書込みデータカウンタと、前
記送信データ長レジスタにセットされているレジスタ値
と書込みデータカウンタで計数されたカウンタ値を比較
するコンパレータと、ＦＩＦＯメモリの長さをセットし
たＦＩＦＯメモリ長レジスタと、このＦＩＦＯメモリ長
レジスタにセットされているレジスタ値と前記書込みデ
ータカウンタで計数されたカウント値を比較するコンパ
レートを有し、送信データがＦＩＦＯ長より短い場合に
は、送信データを全部ＦＩＦＯメモリに書き込んでから
読出し起動をかけ、また、送信データがＦＩＦＯメモリ
長より長い場合には、送信データがＦＩＦＯメモリ長分
だけＦＩＦＯメモリに書込まれたときに読出し起動をか
け、ＦＩＦＯメモリのデータを読み出しながら残りの送
信データをＦＩＦＯメモリへ書き込ませる構成としてあ
る。
目的を達成するため、あるクロックに同期して送信デー
タを出力するデータ出力装置と、前記クロックより高速
なクロックでデータを送信する回線インタフェース装置
との間に設けられた、ＦＩＦＯメモリを有する回線制御
装置のデータ送信部において、送信データの最大長より
短い長さの前記ＦＩＦＯメモリと、送信データ長さをセ
ットした送信データ長レジスタと、ＦＩＦＯメモリへの
データ書込み数を計数する書込みデータカウンタと、前
記送信データ長レジスタにセットされているレジスタ値
と書込みデータカウンタで計数されたカウンタ値を比較
するコンパレータと、ＦＩＦＯメモリの長さをセットし
たＦＩＦＯメモリ長レジスタと、このＦＩＦＯメモリ長
レジスタにセットされているレジスタ値と前記書込みデ
ータカウンタで計数されたカウント値を比較するコンパ
レートを有し、送信データがＦＩＦＯ長より短い場合に
は、送信データを全部ＦＩＦＯメモリに書き込んでから
読出し起動をかけ、また、送信データがＦＩＦＯメモリ
長より長い場合には、送信データがＦＩＦＯメモリ長分
だけＦＩＦＯメモリに書込まれたときに読出し起動をか
け、ＦＩＦＯメモリのデータを読み出しながら残りの送
信データをＦＩＦＯメモリへ書き込ませる構成としてあ
る。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す回線制御部のブロック
図である。１は送信データの最大長より短い長さのＦＩ
ＦＯメモリ、２は送信データのデータ長をセットした送
信データ長レジスタ、３はＦＩＦＯメモリ１へ書き込ん
だデータ長を数えるカウンタ、４は送信データ長レジス
タ２のレジスタ値と、データカウンタ３のカウンタ値を
比較するコンパレータ、５はＦＩＦＯメモリの長さをセ
ットしたＦＩＦＯメモリ長レジスタ、６はデータカウン
タ３のカウンタ値とＦＩＦＯメモリ長レジスタ５のレジ
スタ値を比較するコンパレータ、７はデータ出力装置、
８は回線インタフェース装置である。
図である。１は送信データの最大長より短い長さのＦＩ
ＦＯメモリ、２は送信データのデータ長をセットした送
信データ長レジスタ、３はＦＩＦＯメモリ１へ書き込ん
だデータ長を数えるカウンタ、４は送信データ長レジス
タ２のレジスタ値と、データカウンタ３のカウンタ値を
比較するコンパレータ、５はＦＩＦＯメモリの長さをセ
ットしたＦＩＦＯメモリ長レジスタ、６はデータカウン
タ３のカウンタ値とＦＩＦＯメモリ長レジスタ５のレジ
スタ値を比較するコンパレータ、７はデータ出力装置、
８は回線インタフェース装置である。
回線に送信されるデータは、データ出力装置７からリー
ドクロックに同期して出力され、ＦＩＦＯメモリ１に書
き込まれる。ＦＩＦＯメモリ１に書き込まれたデータ長
を計数するカウンタ３の示すカウンタ値と、あらかじめ
送信データ長をセットした送信データ長レジスタ２の値
をコンパレータ４により比較する。そして、両者が一致
したならば、送信データが全部ＦＩＦＯメモリに書き込
まれたことを意味するので、ＦＩＦＯメモリ１の読出し
起動をかける。
ドクロックに同期して出力され、ＦＩＦＯメモリ１に書
き込まれる。ＦＩＦＯメモリ１に書き込まれたデータ長
を計数するカウンタ３の示すカウンタ値と、あらかじめ
送信データ長をセットした送信データ長レジスタ２の値
をコンパレータ４により比較する。そして、両者が一致
したならば、送信データが全部ＦＩＦＯメモリに書き込
まれたことを意味するので、ＦＩＦＯメモリ１の読出し
起動をかける。
また、送信データがＦＩＦＯメモリ１の長さよりも長い
場合には、ＦＩＦＯメモリ１の長さをセットしたＦＩＦ
Ｏメモリ長レジスタ５とカウンタ３のカウンタ値をコン
パレータ６によって比較する。そして、両者が一致した
ならば、送信データがＦＩＦＯメモリ長分だけＦＩＦＯ
メモリ１に書き込まれたことを意味するのでねＦＩＦＯ
メモリ１の読出し起動をかけ、データを回線インタフェ
ース装置８へ出力する。
場合には、ＦＩＦＯメモリ１の長さをセットしたＦＩＦ
Ｏメモリ長レジスタ５とカウンタ３のカウンタ値をコン
パレータ６によって比較する。そして、両者が一致した
ならば、送信データがＦＩＦＯメモリ長分だけＦＩＦＯ
メモリ１に書き込まれたことを意味するのでねＦＩＦＯ
メモリ１の読出し起動をかけ、データを回線インタフェ
ース装置８へ出力する。
これにより、ＦＩＦＯメモリ１からデータを回線インタ
フェース装置８へ出力するとともに、ＦＩＦＯメモリ１
に書き込まれていない残りのデータをＦＩＦＯメモリ１
に読み込む。
フェース装置８へ出力するとともに、ＦＩＦＯメモリ１
に書き込まれていない残りのデータをＦＩＦＯメモリ１
に読み込む。
上述したように本発明は、送信データ長とＦＩＦＯ長を
各レジスタにセットし、それらをＦＩＦＯメモリに書き
込まれたデータ長と比較し、どちらかと一致がとれたら
ＦＩＦＯの読出し起動をかけることにより、送信データ
の最大長より短い長さのＦＩＦＯメモリの使用を可能な
らしめるとともに、ＦＩＦＯメモリ長より長い送信デー
タを送信する場合には、書き込まれたデータをＦＩＦＯ
メモリより読み出しながら、残りのデータをＦＩＦＯメ
モリに書き込むことができる。
各レジスタにセットし、それらをＦＩＦＯメモリに書き
込まれたデータ長と比較し、どちらかと一致がとれたら
ＦＩＦＯの読出し起動をかけることにより、送信データ
の最大長より短い長さのＦＩＦＯメモリの使用を可能な
らしめるとともに、ＦＩＦＯメモリ長より長い送信デー
タを送信する場合には、書き込まれたデータをＦＩＦＯ
メモリより読み出しながら、残りのデータをＦＩＦＯメ
モリに書き込むことができる。
［発明の効果］ 以上のように本発明によれば、送信データの転送を少な
い遅延で迅速に行なえるといった効果がある。
い遅延で迅速に行なえるといった効果がある。
第１図は本発明の一実施例を示すブロック図である。 １：ＦＩＦＯメモリ、２：送信データ長レジスタ ３：書込みデータカウンタ ４：送信データ長と送信ＦＩＦＯ書込みデータのコンパ
レータ ５：ＦＩＦＯメモリ長レジスタ ６：送信データ長とＦＩＦＯメモリ長のコンパレータ ７：送信データ出力装置 ８：回線インタフェース装置
レータ ５：ＦＩＦＯメモリ長レジスタ ６：送信データ長とＦＩＦＯメモリ長のコンパレータ ７：送信データ出力装置 ８：回線インタフェース装置
Claims (1)
- 【請求項１】あるクロックに同期して送信データを出力
するデータ出力装置と、前記クロックより高速なクロッ
クでデータを送信する回線インタフェース装置との間に
設けられた、ＦＩＦＯメモリを有する回線制御装置のデ
ータ送信部において、送信データの最大長より短い長さ
の前記ＦＩＦＯメモリと、送信データ長さをセットした
送信データ長レジスタと、ＦＩＦＯメモリへのデータ書
込み数を計数する書込みデータカウンタと、前記送信デ
ータ長レジスタにセットされているレジスタ値と書込み
データカウンタで計数されたカウンタ値を比較するコン
パレータと、ＦＩＦＯメモリの長さをセットしたＦＩＦ
Ｏメモリ長レジスタと、このＦＩＦＯメモリ長レジスタ
にセットされているレジスタ値と前記書込みデータカウ
ンタで計数されたカウント値を比較するコンパレートを
有し、送信データがＦＩＦＯ長より短い場合には、送信
データを全部ＦＩＦＯメモリに書き込んでから読出し起
動をかけ、また、送信データがＦＩＦＯメモリ長より長
い場合には、送信データがＦＩＦＯメモリ長分だけＦＩ
ＦＯメモリに書込まれたときに読出し起動をかけ、ＦＩ
ＦＯメモリのデータを読み出しながら残りの送信データ
をＦＩＦＯメモリへ書き込ませることを特徴とする回線
制御装置におけるデータ送信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20637187A JPH0659062B2 (ja) | 1987-08-21 | 1987-08-21 | 回線制御装置におけるデ−タ送信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20637187A JPH0659062B2 (ja) | 1987-08-21 | 1987-08-21 | 回線制御装置におけるデ−タ送信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6450649A JPS6450649A (en) | 1989-02-27 |
| JPH0659062B2 true JPH0659062B2 (ja) | 1994-08-03 |
Family
ID=16522220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20637187A Expired - Fee Related JPH0659062B2 (ja) | 1987-08-21 | 1987-08-21 | 回線制御装置におけるデ−タ送信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659062B2 (ja) |
-
1987
- 1987-08-21 JP JP20637187A patent/JPH0659062B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6450649A (en) | 1989-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072420A (en) | FIFO control architecture and method for buffer memory access arbitration | |
| US4692859A (en) | Multiple byte serial data transfer protocol | |
| US5572684A (en) | IEEE 488 interface and message handling method | |
| JPH0576650B2 (ja) | ||
| JPH0659062B2 (ja) | 回線制御装置におけるデ−タ送信方式 | |
| US7191162B2 (en) | FIFO interface for flag-initiated DMA frame synchro-burst operation | |
| RU2189698C2 (ru) | Способ и устройство для уменьшения времени ожидания на интерфейсе посредством наложения передаваемых пакетов | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| JPH0581165A (ja) | データ転送回路 | |
| JP2527335B2 (ja) | 高速転送方式 | |
| JP2634631B2 (ja) | 伝送制御方法 | |
| JP3585052B2 (ja) | インターフェース制御装置 | |
| JPS61241859A (ja) | デ−タ転送装置 | |
| JPH0521464B2 (ja) | ||
| JP2978626B2 (ja) | Ｄｍａコントローラ | |
| SU1168958A1 (ru) | Устройство дл ввода информации | |
| JPH05101016A (ja) | キヤツシユスヌーピング制御装置 | |
| JPH089368A (ja) | 画像処理装置 | |
| JP2002024160A (ja) | Ｄｍａ転送装置 | |
| JPH01314325A (ja) | 磁気ディスク装置のメモリーアクセス方式 | |
| JPS59189433A (ja) | ダイレクトメモリアクセスによるデ−タ消去方式 | |
| JPH02223241A (ja) | データバッファ回路 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0568732B2 (ja) | ||
| JPH0456553A (ja) | シリアルデータ通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |