WO1998019399A1 - Verfahren zur erzeugung eines analogen hochfrequenten signals und anordnung zur durchführung des verfahrens - Google Patents

Verfahren zur erzeugung eines analogen hochfrequenten signals und anordnung zur durchführung des verfahrens Download PDF

Info

Publication number
WO1998019399A1
WO1998019399A1 PCT/EP1997/005941 EP9705941W WO9819399A1 WO 1998019399 A1 WO1998019399 A1 WO 1998019399A1 EP 9705941 W EP9705941 W EP 9705941W WO 9819399 A1 WO9819399 A1 WO 9819399A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
output
signal
phase
input
Prior art date
Application number
PCT/EP1997/005941
Other languages
English (en)
French (fr)
Inventor
Walter Ludwig
Babette Häberle
Bruno Scheffold
Harald Schuster
Original Assignee
Daimler-Benz Aerospace Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler-Benz Aerospace Ag filed Critical Daimler-Benz Aerospace Ag
Publication of WO1998019399A1 publication Critical patent/WO1998019399A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it

Definitions

  • the invention relates to a method for generating an analog high-frequency signal according to the preamble of claim 1 and an arrangement for carrying out the method according to the preamble of the claim.
  • the invention is particularly applicable to the generation of analog sinusoidal signals in the GHz range. For this area, it is known to generate a stable signal with as little noise as possible by means of the so-called sampling PLL method ("Ehase Lock Loop"). A phase comparison is carried out using a phase locked loop on a predefinable harmonic of a predefinable reference frequency. This method is explained in more detail with reference to FIG. 2.
  • 2 shows a reference generator REF for generating a reference signal with a predeterminable amplitude and a predefinable reference frequency.
  • the reference signal is fed to an input of a mixer M via a frequency multiplier N.
  • the output signal of the mixer M is via a
  • Such a method has the disadvantage, in particular, that technically producible phase detectors, for example so-called diode mixers, do not receive any frequency information at high reference and / or output frequencies, in particular in the GHz range, so that the output signal AUS is not reliably limited to a defined one Frequency synchronized.
  • the invention is therefore based on the object of specifying a generic method with which a low-noise, high-frequency analog output signal which has an exactly specifiable and frequency-stable output frequency can be generated in a reliable manner.
  • the invention is also based on the object of specifying an arrangement for carrying out the method.
  • the invention is based on the use of a digitally operating frequency control loop for controlling the frequency of the output signal AUS and an analog phase control loop.
  • the frequency control loop which generates a disturbing noise level, is used together with the phase control loop only during the transient process (switch-on process) of the arrangement described below. If a frequency-stable output signal AUS with a predeterminable output frequency is present, the frequency control loop is decoupled by means of an analog switch, so that the further steady-state frequency control takes place only by means of the phase control loop.
  • Fig.l shows a voltage controlled oscillator VCO, which allows control of the output frequency in a predetermined frequency range.
  • the output signal of the voltage-controlled oscillator VCO is fed to an output amplifier AM via a coupler KO.
  • the output signal OFF is available at its output.
  • a predeterminable portion of the output signal of the voltage-controlled oscillator VCO is fed to a signal feeder SA (branching device).
  • SA switching device
  • the output signals of the phase-locked loop and the switchable frequency-locked loop are fed to the input of the voltage-controlled oscillator VCO by means of a summer SU via a (low-pass) filter LF.
  • an output signal of the signal splitter SA is at the input of a frequency control loop PLL, shown in dotted lines.
  • An analog reference signal generated by a reference generator and having a predefinable reference frequency (reference frequency) of, for example, 10 MHz is fed to its input.
  • the output signal of the frequency divider FT is present at the other input.
  • Its divider ratio which can be set via a frequency input, is selected as a function of the desired output frequency of the output signal AUS.
  • the output signal of the first phase discriminator PD1 reaches an input of the summer SU via the switch SCH.
  • the switch SCH is controlled by a so-called lock-detect signal lock-det. , which is output by the frequency control loop PLL when the output signal of the frequency control loop PLL has stabilized after a transient process to the predefinable reference frequency.
  • the switch SCH for example a field effect transistor, is switched to the open state shown, so that then only the phase-locked loop is effective.
  • the second output signal of the signal division SA arrives at a first input of a second, analog working phase discriminator PD2, at the second input of which a reference signal is present, which is a reference frequency at the reference frequency. and has a comb spectrum matched to the output frequency.
  • the output signal of the second phase discriminator PD2 is fed to an input of the summer SU, which also operates in an analog manner.
  • phase-to-noise ratio of approximately -105 dB c / Hz (at 10 kHz offset).
  • switch SCH is then opened, so that only the phase-locked loop is effective.
  • the previously mentioned high and stable phase-to-noise ratio of approximately -135 dB c can be achieved.
  • the invention is not limited to the example described, but can be applied analogously to others, for example to the generation of high-frequency signals below the GHz range.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Die Erfindung betrifft insbesondere die Erzeugung stabiler und rauscharmer Signale im GHz-Bereich. Dabei wird ein zu erzeugendes Ausgangssignal während eines Einschaltvorganges (Einschwingvorganges) bezüglich der Frequenz geregelt mittels einer schaltbaren Frequenzregelschleife und einer Phasenregelschleife. Ist nach dem Einschwingvorgang eine gewünschte einstellbare Frequenz mittels einer PLL-Schaltung stabilisiert, so wird die Frequenzregelschleife abgeschaltet mittels eines analog arbeitenden Schalters, so daß im eingeschwungenen Zustand lediglich die Phasenregelschleife wirksam ist.

Description

Beschreibung
Verfahren zur Erzeugung p.infis analogen hnr.hfrequ n en Signals und Anordnung zur Durchführung des Verfahrens
Die Erfindung geht aus von einem Verfahren zur Erzeugung eines analogen hochfrequenten Signals nach dem Oberbegriff des Patentanspruchs 1 und einer Anordnung zur Durchführung des Verfahrens nach dem Oberbegriff des Patentanspruchs .
Die Erfindung ist insbesondere anwendbar zur Erzeugung ana- loger sinusförmiger Signale im GHz-Bereich. Für diesem Bereich ist es bekannt, ein möglichst rauscharmes, stabiles Signal mittels des sogenannten Sampling-PLL-Verfahrens ("Ehase Lock Loop") zu erzeugen, dabei erfolgt ein Phasen- Vergleich mittels einer Phasenregelschleife auf einer vor- gebbaren Harmonischen einer vorgebbaren Referenzfrequenz . Dieses Verfahren wird anhand der Fig.2 näher erläutert. Fig.2 zeigt einen Referenzgenerator REF zur Erzeugung eines Referenzsignals mit vorgebbarer Amplitude und vorgebbarer Referenzfrequenz. Das Referenzsignal wir über einen Frequenzvervielfacher N einem Eingang eines Mischers M zuge- führt. Das Ausgangssignal des Mischers M wird über ein
(Tiefpaß-) Filter LF ( "Loopfilter") dem Eingang eines span- nungsgesteuerten Oszillators VCO ("y_oltage Controlled Q.s- cillator") zugeführt. Dessen analoges Ausgangssignal AUS, mit einer durch den Frequenzvervielfacher N bestimmten Aus- gangsfrequenz, ist an einem Ausgang verfügbar für weitere Anwendungen. Zur Phasenregelung des Ausgangssignals AUS wird nun ein vorgebbarer Teil mittels eines Kopplers KO ausgekoppelt und einem zweiten Eingang des Mischers M zugeführt, so daß die erwähnte Phasenregelschleife entsteht.
Ein derartiges Verfahren hat insbesondere den Nachteil, daß technisch herstellbare Phasendetektoren, beispielsweise sogenannte Diodenmischer, bei hohen Referenz- und/oder Aus- gangsfrequenzen, insbesondere im GHz-Bereich, keine Fre- quenzInformation erhalten, so daß das Ausgangssignal AUS nicht zuverlässig auf eine definierte Frequenz synchronisiert.
Der Erfindung liegt daher die Aufgabe zugrunde, ein gat- tungsgemäßes Verfahren anzugeben, mit dem in zuverlässiger Weise ein rauscharmes hochfrequentes analoges Ausgangs- signal, das eine genau vorgebbare und frequenzstabile Aus- gangsfrequenz besitzt, erzeugbar ist. Der Erfindung liegt außerdem die Aufgabe zugrunde, eine Anordnung zur Durchfüh- rung des Verfahrens anzugeben.
Diese Aufgabe wird gelöst durch die in den kennzeichnenden Teilen der Patentansprüche 1 und angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den weiteren Ansprüchen entnehmbar.
Die Erfindung beruht auf der Verwendung einer digital ar- beitenden Frequenzregelschleife zur Regelung der Frequenz des Ausgangssignals AUS und einer analog arbeitenden Phasenregelschleife. Die Frequenzregelschleife, die einen an sich störenden Rauschpegel erzeugt, wird gemeinsam mit der Phasenregelschleife lediglich während des Einschwingvorgan- ges (Einschaltvorganges) der nachfolgend beschriebenen Anordnung verwendet. Ist ein frequenzstabiles Ausgangssignal AUS mit vorgebbarer Ausgangsfrequenz vorhanden, so wird mittels eines analog arbeitenden Schalters die Frequenzregelschleife abgekoppelt, so daß die weitere eingeschwungene Frequenzregelung lediglich mittels der Phasenregelschleife erfolgt. Damit ist die Erzeugung eines hochstabilen sowie rauscharmen Ausgangssignals möglich, beispielsweise mit einer Frequenz von ungefähr 1 GHz, einem Störspannungsabstand (Spu iousabstand) von 80 dBc sowie einem Phasenrauschab- stand von ungefähr -135 dBc/Hz und 10 kHz Offset.
Die Erfindung wird im folgenden anhand eines Ausführungs- beispiels näher erläutert unter Bezugnahme auf eine schematisch dargestellte Fig.l.
Fig.l zeigt einen spannungsgesteuerten Oszillator VCO, der eine Regelung der Ausgangsfrequenz in einem vorgebbaren Frequenzbereich ermöglicht. Das Ausgangssignal des spannungsgesteuerten Oszillator VCO wird über einen Koppler KO einem Ausgangsverstärker AM zugeführt. An dessen Ausgang ist das Ausgangssignal AUS verfügbar. Mittels des Kopplers KO wird ein vorgebbarer Anteil des Ausgangssignals des spannungsgesteuerten Oszillators VCO einem Signalaufteuer SA (Verzweiger) zugeführt. Dessen Ausgangssignale gelangen parallel an eine Phasenregelschleife und eine mittels eines analogen Schalters SCH schaltbare Frequenzregelschleife. Die Ausgangssignale der Phasenregelschleife und der schaltbare Frequenzregelschleife werden mittels eines Summierers SU über ein (Tiefpaß-) Filter LF dem Eingang des spannungsgesteuerten Oszillators VCO zugeleitet. Bei der Frequenzregelschleife liegt ein Ausgangssignal des Signalaufteilers SA am Eingang eines punktiert dargestellten Frequenzregel- kreises PLL. Dieser enthält einen digital arbeitenden Fre- quenzteiler FT und einem diesem nachgeschalteten ersten Phasendiskriminator PDl, der ebenfalls digital arbeitet. Dessen einem Eingang wird ein von einem Referenzgenerator erzeugtes analoges Referenzsignal mit einer vorgebbaren Referenzfrequenz (Referenzfreq. ) von beispielsweise 10 MHz zugeführt. An dem anderen Eingang liegt das Ausgangssignal des Frequenzteiler FT an. Dessen über eine Frequenzeingabe einstellbares Teilerverhältnis ist in Abhängigkeit von der gewünschten Ausgangsfrequenz des Ausgangssignals AUS gewählt. Das Ausgangssignal des ersten Phasendiskriminators PDl gelangt über den Schalter SCH an einen Eingang des Summierers SU. Dabei wird der Schalter SCH gesteuert durch ein sogenanntes Lock-Detect-Signal Lock-Det. , das von dem Fre- quenzregelkreis PLL ausgegeben wird und zwar dann, wenn sich das Ausgangssignal des Frequenzregelkreises PLL nach einem Einschwingvorgang auf die vorgebbare Referenzfrequenz stabilisiert hat. In diesem Fall wird der Schalter SCH, beispielsweise ein Feldeffekttransistor, in den dargestellten Offen-Zustand geschaltet, so daß dann lediglich die Phasenregelschleife wirksam ist. Bei dieser gelangt das zweite Ausgangssignal der Signalaufteilung SA an einen ersten Eingang eines zweiten, analog arbeitenden Phasendiskriminators PD2 , an dessen zweiten Eingang ein Referenzsignal anliegt, das ein an die Referenzfrequenz Referenzfreq. und die Ausgangsfrequenz angepaßtes Kammspektrum besitzt. Das Ausgangssignal des zweiten Phasendiskriminators PD2 wird einem Eingang des ebenfalls analog arbeitenden Summierers SU zugeführt.
Mit der beschriebenen Anordnung wird vorteilhafterweise erreicht, daß zunächst während eines Einschwingvorganges (Einschaltvorganges) mittels der Frequenzregelschleife und der Phasenregelschleife (Schalter SCH ist geschlossen) eine Frquenzsynchronisation auf eine vorgebbare Ausgangsfrequenz erfolgt. Dabei ist ein an sich unerwuscht geringer Phasen- rauschabstand von ungefähr -105 dBc/Hz (bei 10kHz Offset) vorhanden. Nach dem Einschwingvorgang wird dann der Schalter SCH geöffnet, so daß lediglich die Phasenregelschleife wirksam ist. Damit ist der bereits erwähnte hohe und stabi- le Phasenrauschabstand von ungefähr -135 dBc erreichbar.
Die Erfindung ist nicht auf das beschriebene Beispiel beschränkt, sondern sinngemäß auf weitere anwendbar, beispielsweise auf die Erzeugung von Hochfrequenzsignalen un- terhalb des GHz-Bereiches.

Claims

Pa entansprür.he
1. Verfahren zur Erzeugung eines analogen hochfrequenten Signals, wobei
von einem Referenzgenerator ein Referenzsignal erzeugt wird,
aus dem Referenzsignal durch einen Frequenzvervielfa- eher eine Harmonische gebildet wird,
die Harmonische einem Phasendiskriminator und dessen Ausgangssignal einem spannungsgesteuerten Oszillator zugeführt wird und das Ausgangssignal des spannungsgesteuerten Oszillator mittels einer Phasenregelschleife geregelt wird, dadurch gekennzeichnet,
- daß während eines Einschwingvorganges eine bezüglich der Frequenz einstellbare Frequenzregelschleife (PLL) zugeschaltet wird mittels eines analog arbeitenden Schalters (SCH) und eines Summierers (SU) , wobei die Frequenz in Abhängigkeit von der Ausgangsfrequenz des Ausgangssignals (AUS) gewählt wird und
daß nach Beendigung des Einschwingvorganges die Ausgangsfrequenz des Ausgangssignals (AUS) lediglich durch die Phasenregelschleife geregelt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Frequenzregelschleife einen digital arbeitenden Frequenzregelkreis (PLL) enthält, welcher zumindest aus einem digital arbeitenden Frequenzteiler (FT) und einem diesem nachgeschalteten digital arbeitenden Phasendis- kriminator (PDl) besteht, und daß von dem Frequenzregelkreis (PLL) im eingeschwungenen Zustand ein Steuersignal (Lock-Det.) zur Steuerung des Schalters (SCH) ausgegeben wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Phasenregelschleife ein analog arbeitender Phasendiskriminator (PD2) verwendet wird, an dessen einem Eingang ein entsprechend der Referenzfre- quenz und der Ausgangsfrequenz gewähltes Signal mit einem Kammspektrum angelegt wird.
4. Anordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein vorgebbarer Teil eines zu erzeugenden Ausgangssignals (AUS) mittels eines Koppler (KO) an dem Eingang eines Signalaufteilers (SA) anliegt,
- daß ein Ausgang des Signalaufteilers (SA) mit dem Eingang der Frequenzregelschleife verbunden ist,
daß der andere Ausgang des Signalaufteilers (SA) mit dem Eingang der Phasenregelschleife verbunden ist,
daß der Ausgang der Frequenzregelschleife über einen analog arbeitenden Schalter (SCH) mit einem Eingang eines analog arbeitenden Summierers (SU) verbunden ist,
- daß der Ausgang der Phasenregelschleife mit dem anderen Eingang eines analog arbeitenden Summierers (SU) verbunden ist und
daß der Ausgang des Summierers (SU) über ein Filter (LF) mit dem Eingang eines spannungsgesteuerten Oszillators (VCO) verbunden ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß der analog arbeitende Schalter (SCH) als Feldeffekt- transistor ausgebildet ist.
PCT/EP1997/005941 1996-10-29 1997-10-28 Verfahren zur erzeugung eines analogen hochfrequenten signals und anordnung zur durchführung des verfahrens WO1998019399A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19644861.1 1996-10-29
DE19644861A DE19644861A1 (de) 1996-10-29 1996-10-29 Verfahren zur Erzeugung eines analogen hochfrequenten Signals und Anordnung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
WO1998019399A1 true WO1998019399A1 (de) 1998-05-07

Family

ID=7810266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1997/005941 WO1998019399A1 (de) 1996-10-29 1997-10-28 Verfahren zur erzeugung eines analogen hochfrequenten signals und anordnung zur durchführung des verfahrens

Country Status (2)

Country Link
DE (1) DE19644861A1 (de)
WO (1) WO1998019399A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660781A (en) * 1970-10-19 1972-05-02 Bendix Corp Low power frequency synthesizer with two phase locking loops
US4513448A (en) * 1983-08-12 1985-04-23 The United States Of America As Represented By The Secretary Of The Army Low power radio synthesizer with harmonic identification feature
US4616191A (en) * 1983-07-05 1986-10-07 Raytheon Company Multifrequency microwave source
EP0767538A1 (de) * 1995-10-05 1997-04-09 Telefonaktiebolaget Lm Ericsson Verfahren und Anordnung zur Erzeugung eines Signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660781A (en) * 1970-10-19 1972-05-02 Bendix Corp Low power frequency synthesizer with two phase locking loops
US4616191A (en) * 1983-07-05 1986-10-07 Raytheon Company Multifrequency microwave source
US4513448A (en) * 1983-08-12 1985-04-23 The United States Of America As Represented By The Secretary Of The Army Low power radio synthesizer with harmonic identification feature
EP0767538A1 (de) * 1995-10-05 1997-04-09 Telefonaktiebolaget Lm Ericsson Verfahren und Anordnung zur Erzeugung eines Signals

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PETER A. WEISSKOPF: "Sampling Heads Perform Signal Processing", MICROWAVE JOURNAL., vol. 36, no. 2, February 1993 (1993-02-01), DEDHAM US, pages 137,139, XP000363446 *

Also Published As

Publication number Publication date
DE19644861A1 (de) 1998-04-30

Similar Documents

Publication Publication Date Title
EP1362413B1 (de) Abgleichverfahren und abgleicheinrichtung für pll-schaltung zur zwei-punkt-modulation
DE19954255B4 (de) Phase Lock Loop und diesbezügliches Verfahren
DE68911277T2 (de) Signalgenerator mit einer kombinierten, in Phase und in Frequenz verriegelten Schleife.
DE69031134T2 (de) Phasenregelkreisschaltung
DE69829166T2 (de) Fractional-n-frequenzsynthetisierer mit jitterkompensation
DE3881859T2 (de) Frequenzmodulation in einer Phasenregelschleife.
WO2003032493A2 (de) Abgleichverfahren für eine nach dem zwei-punkt-prinzip arbeitende pll-schaltung und pll-schaltung mit einer abgleichvorrichtung
DE68911276T2 (de) Signalgenerator mit einer kombinierten, in Phase und in Frequenz verriegelten Schleife.
DE102005024624B3 (de) Schaltungsanordnung zur Erzeugung eines Referenzsignals
EP1782085A1 (de) Verfahren zum messen des phasenrauschens eines hochfrequenzsignals und messgerät zum ausführen dieses verfahrens
DE3151746C2 (de)
DE4424364C2 (de) Referenzoszillator mit geringem Phasenrauschen
EP1938167B1 (de) Signalgenerator mit direkt ausleitbarer dds-signalquelle
DE3046540A1 (de) Phasenregelkreis
DE69213085T2 (de) Fernsehempfänger mit automatischer Abstimmregelung
DE102011008350A1 (de) Hochfrequenzgenerator mit geringem Phasenrauschen
DE10320177B3 (de) HF-Schaltungsanordnung zur Modulation eines HF-Trägersignals
WO1998019399A1 (de) Verfahren zur erzeugung eines analogen hochfrequenten signals und anordnung zur durchführung des verfahrens
EP0915570B1 (de) Sampling-PLL für hochauflösende Radarsysteme
DE69021074T2 (de) Phasenregelschleife zur herstellung eines referenzträgers für einen kohärenten detektor.
DE2826098A1 (de) Frequenzsyntheseschaltung
DE69213351T2 (de) Empfänger mit einer Phasenregelschleife
DE102004015022B4 (de) Direktfrequenzsynthesizer für einen Versatzschleifensynthesizer
DE3226622A1 (de) Oszillatorsystem
EP1565990A1 (de) Frequenzgenerator

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: CA

122 Ep: pct application non-entry in european phase