WO1996004640A1 - Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en ×uvre - Google Patents

Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en ×uvre Download PDF

Info

Publication number
WO1996004640A1
WO1996004640A1 PCT/FR1995/001038 FR9501038W WO9604640A1 WO 1996004640 A1 WO1996004640 A1 WO 1996004640A1 FR 9501038 W FR9501038 W FR 9501038W WO 9604640 A1 WO9604640 A1 WO 9604640A1
Authority
WO
WIPO (PCT)
Prior art keywords
line
signal
addressing
slope
liquid crystal
Prior art date
Application number
PCT/FR1995/001038
Other languages
English (en)
Inventor
Jean-Michel Vignolle
Original Assignee
Thomson-Lcd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson-Lcd filed Critical Thomson-Lcd
Priority to US08/776,272 priority Critical patent/US5995075A/en
Priority to DE69523601T priority patent/DE69523601T2/de
Priority to EP95927008A priority patent/EP0774150B1/fr
Priority to JP8506264A priority patent/JPH10504911A/ja
Publication of WO1996004640A1 publication Critical patent/WO1996004640A1/fr

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Definitions

  • the present invention relates to a method for addressing a liquid crystal screen allowing a uniform quality display over the entire line of the screen, as well as a device for implementing this method.
  • a liquid crystal screen consists of a set of image elements ("Pixels” for Picture Element in English) each formed by an electrode and a counter-electrode framing the liquid crystal, the value of the field between these electrodes modifying the optical properties of the liquid crystal.
  • the voltage across the pixel electrodes is supplied via addressing columns by peripheral circuits ("Driver" in English) thanks to the control transistors of these pixels, the on and non-on state of these transistors being determined by selection lines from other line drivers.
  • FIG. 1 represents a selection line Lj of a liquid crystal screen with m lines and n columns, controlling the transistors T1 to Tn of the pixels P1 to Pn.
  • This line is connected to a line driver which delivers at A the square selection signal VA (t) as shown in FIG. 2.
  • the signal V / ⁇ (t) turns on the transistors T1 to Tn of the line Lj and thus allows the polarization of the electrodes of the pixels Pj by the video signal coming from the columns C- ⁇ to C n .
  • represent the capacitive couplings between the line L, and the counter-electrode CE through the liquid crystal.
  • This line Lj whose end is floating constitutes a delay line which results in a deformation of the selection signal at point B with respect to point A
  • this signal V ⁇ () at point B is represented in FIG. 2. This is particularly visible when you want to display a uniform image and apply the same voltage to all columns C-
  • the voltage across the capacitors C p constituted by the electrodes of the pixels Pj and the counter-electrode CE is the same.
  • this is no longer the case due to the difference between the forms of the signals V ⁇ t) and V ⁇ (t).
  • the voltage drop is very rapid, the transistor Tj is therefore blocked immediately after tp.
  • the voltage drop ⁇ VQ at point A thus causes by capacitive coupling a voltage drop on the pixel which is:
  • is the voltage supplied to pixel P- ⁇ by column C-
  • becomes non-conducting is illustrated by FIG. 3a, V ce being the voltage of the counter-electrode.
  • the capacitive coupling phenomenon is identical, but in this case, the transistor T n remains on as long as the voltage V ⁇ (t) is greater than V-
  • the coupling ⁇ V n between the line Lj and the last pixel P n is therefore weaker than ⁇ V-
  • the capacitive coupling therefore causes a voltage drop for the pixel P n : ⁇ V n _. Cp / Cpj x ⁇ V, ⁇ V being the voltage drop at point B.
  • V p j x ⁇ V-
  • -V ce for the pixel Pi and v pixn v n _v ce P for the P ' xel p n, v pix 1 being different from V p j xn .
  • the gray level is therefore not the same at the beginning and at the end of the line. This so-called "horizontal gradient" problem is particularly important for large screens.
  • the method according to the invention consists in periodically scanning each line with a voltage signal as a function of time, each period of which consists of a level and a slope which is preferably negative and whose value is less than the value of the slope. characteristic of the delay line at the end of the line.
  • FIG. 1, already described, is a diagram of an example of lines of a liquid crystal screen
  • FIG. 2 already described, represents the selection signal as it is received at the start of the line and at the end of the line, and illustrates the problem posed by the delay of the line,
  • FIGS. 3a and 3b represent the voltages of the pixels at the start and end of the line
  • FIGS. 4a and 4b respectively represent the signals according to the invention received respectively at the start and end of the line
  • FIGS. 5a and 5b represent the voltages of the pixels controlled according to the invention respectively at the start and at the end of the line
  • FIG. 4a An embodiment of the present invention is shown in FIG. 4a and consists in modifying the shape of the signal delivered by the selection circuit in order to compensate for the delay effect of the line responsible for the horizontal gradient.
  • the signal VA (t) does not decrease suddenly (after a plateau of duration tp - tj), but from tp with a slope ⁇ preferably less than or equal to the characteristic slope of the delay line at point B, i.e. say that ⁇ is less than ⁇ V / ⁇ , ⁇ being the characteristic time of the delay line at B and ⁇ V the fall in potential at point A.
  • An example of the value of ⁇ may be a few volts per ⁇ s. This signal thus decreases until the voltage V ⁇ (t) is equal to Vp-, voltage for which the transistors T1 to Tn are blocked. From this instant tp-, the signal drops instantly.
  • the signal is the same at point A and B, all the transistors of the line maintaining the constant voltages on the pixels .
  • the selection signal with delay provided with a slope ⁇ between tp and tp- is represented in FIGS. 4b.
  • a refinement of the method consists in using between tp and tp 'a curve which is not a straight line portion but a portion of a function f (t) which remains unchanged by the transfer function of the delay line: apply f (t) on T ⁇ results in applying f (t - T) on T n , T being a delay.
  • f (t) can for example be a sinusoid or a sum of sinusoids.
  • This method according to the invention can be implemented by a "driver" having an input which makes it possible to control the output current.
  • a "driver” having an input which makes it possible to control the output current.
  • _ has an analog input which allows to define the high level V
  • the desired signal is obtained at the output of the "driver” by modulating this input so as to obtain a V _ wave
  • the present invention can be used for repairing flat liquid crystal display. Indeed, there are procedures known repair but which do not work because they increase the RC of the repaired line, which makes it visible because it does not undergo the same coupling as the neighboring lines. By taking for ⁇ the greatest of the characteristic times repaired line or normal lines, the repaired lines become similar to the neighboring lines.
  • the present invention applies to the control of flat liquid crystal screens comprising peripheral or integrated drivers, and in particular to large screens.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

La présente invention concerne un procédé d'adressage optimisé d'écrans à cristaux liquides. Conformément à l'invention, le procédé d'adressage matriciel balayant périodiquement chaque ligne par un signal de tension VA(t) en fonction du temps est caractérisé en ce que chaque période de ce signal est constituée par un palier jusqu'à TF puis une courbe qui peut être une portion de droite de pente α entre TF et TF'. Application aux écrans à cristaux liquides.

Description

PROCEDE D'ADRESSAGE OPTIMISE D'ECRAN A CRISTAUX LIQUIDES ET DISPOSITIF POUR SA MISE EN OEUVRE
La présente invention concerne un procédé d'adressage d'écran à cristaux liquides permettant un affichage de qualité uniforme sur toute la ligne de l'écran, ainsi qu'un dispositif de mise en oeuvre de ce procédé.
Un écran à cristaux liquides est constitué d'un ensemble d'éléments images ("Pixels" pour Picture Elément en langue anglaise) formés chacun d'une électrode et d'une contre-électrode encadrant le cristal liquide, la valeur du champ entre ces électrodes modifiant les propriétés optiques du cristal liquide. La tension aux bornes des électrodes des pixels est délivrée via des colonnes d'adressage par des circuits périphériques ("Driver" en langue anglaise) grâce aux transistors de commande de ces pixels, l'état passant et non passant de ces transistors étant déterminés par des lignes de sélection issues d'autres Drivers-lignes.
La figure 1 représente une ligne de sélection Lj d'un écran à cristal liquide à m lignes et n colonnes, commandant les transistors T1 à Tn des pixels P1 à Pn. Cette ligne est connectée à un driver-lignes qui délivre en A le signal de sélection carré VA (t) tel que représenté sur la figure 2. Le signal V/^ (t) rend passant les transistors T1 à Tn de la ligne Lj et permet ainsi la polarisation des électrodes des pixels Pj par le signal vidéo issu des colonnes C-\ à Cn. Les capacités Cc| représentent les couplages capacitifs entre la ligne L, et la contre-électrode CE au travers du cristal liquide. Cette ligne Lj dont l'extrémité est flottante constitue une ligne de retard qui se traduit par une déformation du signal de sélection au point B par rapport au point A, ce signal Vβ( ) au point B est représenté sur la figure 2. Cela est particulièrement visible lorsque l'on désire afficher une image uniforme et que l'on applique la même tension sur toutes les colonnes C-| à Cn de l'écran. A l'instant tp, la tension aux bornes des capacités Cp constituée par les électrodes des pixels Pj et la contre-électrode CE est la même. Cependant, après l'instant tp cela n'est plus le cas du fait de la différence entre les formes des signaux V^t) et Vβ(t). En effet, au point A, la chute de tension est très rapide, le transistor T-j est donc bloqué immédiatement après tp. Par ailleurs, il existe une capacité parasite Cp entre la ligne Lj et les pixels Pj. La chute de tension ΔVQ au point A entraîne ainsi par couplage capacitif une chute de tension sur le pixel qui est :
ΔV-, = Cp/Cpj x ΔVG
Si V-| est la tension fournie au pixel P-\ par la colonne C-| , la chute de tension ΔV-j sur le pixel à l'instant où le transistor T-| devient non-passant est illustrée par la figure 3a, Vce étant la tension de la contre-électrode.
Au point B, le phénomène de couplage capacitif est identique, mais dans ce cas, le transistor Tn reste passant tant que la tension Vβ(t) est supérieure à V-| + Vt, où Vt est la tension de seuil du transistor. Le couplage ΔVn entre la ligne Lj et le dernier pixel Pn est donc plus faible que ΔV-| , car tant que le transistor Tn est passant, la tension au bornes des pixels reste égale à la tension délivrée par la colonne Cn. Le couplage capacitif entraîne donc une chute de tension pour le pixel Pn : ΔVn _. Cp/Cpj x ΔV, ΔV étant la chute de tension au point B. La tension qui permet aux pixels de modifier les propriétés optiques du cristal liquide est donc Vpjxι = V-| -Vce pour le pixel Pi et vpixn = vn_vce Pour le P'xel pn, vpix 1 étant différent de Vpjxn. C'est ce qui est représenté sur la figure 3b. Le niveau de gris n'est donc pas le même en début et en fin de ligne. Ce problème dit de "dégradé horizontal" est particulièrement important pour les écrans de grande taille.
Une solution fréquemment utilisée et décrite dans le document SID 94 Digest, page 263, consiste à utiliser une contre impulsion pour diminuer cet effet. Cette solution est coûteuse car elle oblige à réaliser des "drivers" plus compliqués.
Une autre solution fréquemment utilisée consiste à réduire la résistivité des lignes. Cependant, cela implique d'augmenter l'épaisseur du métal utilisé pour réaliser la ligne, ce qui rend le procédé plus coûteux et plus difficile à maîtriser. La présente invention propose une solution simple et efficace à ce problème de "dégradé horizontal". En effet, le procédé selon l'invention consiste à balayer périodiquement chaque ligne par un signal de tension en fonction du temps dont chaque période est constituée par un palier et une pente de préférence négative et dont la valeur est inférieure à la valeur de la pente caractéristique de la ligne à retard en bout de ligne.
Ces caractéristiques peuvent être facilement mises en oeuvre grâce à des drivers ayant une entrée analogique VDD permettant de contrôler le niveau haut VH comme par exemple les drivers de Toshiba du type T6A02/T6A03. D'autre part, ce procédé permet également de diminuer le couplage et donc les tensions parasites sur un écran.
La présente invention sera mieux comprise et des avantages supplémentaires apparaîtront à la lecture de la description qui va suivre illustrée par les figures suivantes :
- la figure 1 déjà décrite est un schéma d'un exemple de lignes d'un écran à cristaux liquides,
- la figure 2 déjà décrite représente le signal de sélection tel qu'il est reçu en début de ligne et en fin de ligne, et illustre le problème posé du retard de la ligne,
- les figures 3a et 3b représentent les tensions des pixels en début et fin de ligne,
- les figures 4a et 4b représentent respectivement les signaux selon l'invention reçus respectivement en début et fin de ligne, - les figures 5a et 5b représentent les tensions des pixels commandés selon l'invention respectivement en début et en fin de ligne,
- et la figure 6 représente la forme du niveau haut de référence d'un driver permettant la mise en oeuvre de l'invention.
Un mode de réalisation de la présente invention est représenté par la figure 4a et consiste à modifier la forme du signal délivré par le circuit de sélection afin de compenser l'effet de retard de la ligne responsable du dégradé horizontal. Après un palier d'une largeur par exemple de 28μs et selon une caractéristique importante de l'invention, le signal VA (t) ne décroît pas brutalement (après un palier de durée tp - tj), mais à partir de tp avec une pente α de préférence plus faible ou égale à la pente caractéristique de la ligne à retard au point B, c'est-à- dire que α est inférieur à ΔV/τ, τ étant le temps caractéristique de la ligne à retard en B et ΔV la chute de potentiel au point A. Un exemple de valeur de α peut être de quelques volts par μs. Ce signai décroît ainsi jusqu'à ce que la tension V^ (t) soit égale à Vp-, tension pour laquelle les transistors T1 à Tn sont bloqués. A partir de cet instant tp-, le signal chute instantanément.
Ainsi, entre tp et tp« (la durée tp--tp peut être par exemple égale à 3μs pour 6 volts), le signal est le même au point A et B, tous les transistors de la ligne maintenant les tensions constantes sur les pixels. Le signal de sélection avec retard muni d'une pente α entre tp et tp- est représenté sur les figures 4b.
A partir de l'instant Tp\ les transistors T-j et Tn sont bloqués, le couplage est donc ΔV-| = ΔV2 = Cp/C x ΔV. Les tensions aux bornes des pixels Pi et Pn sont illustrées respectivement par les figures 5a et 5b. On constate que les tensions des pixels P-j à Pn sont égales et qu'il n'y a par conséquent plus de dégradé horizontal.
Un raffinement de la méthode consiste à utiliser entre tp et tp' une courbe qui n'est pas une portion de droite mais une portion d'une fonction f(t) qui reste inchangée par la fonction de transfert de la ligne à retard : appliquer f(t) sur T^ résulte à appliquer f(t - T) sur Tn, T étant un retard. f(t) peut être par exemple une sinusoïde ou une somme de sinusoïdes.
Ce procédé selon l'invention peut être mis en oeuvre par un "driver" ayant une entrée qui permet de contrôler le courant de sortie. En limitant fortement le courant de sortie entre tp et tp\ on peut modifier le signal standard pour obtenir la forme d'onde désirée.
On peut aussi utiliser des "drivers" qui ont une entrée analogique qui permet de définir le niveau haut V|_). On obtient le signal désiré en sortie du "driver" en modulant cette entrée de manière à obtenir une onde V _| ayant une forme en dents de scie inversées telle qu'illustrée par la figure 5. C'est-à-dire chaque ligne 1 , 2, 3, 4, etc ... le niveau haut V|_j est maintenu sur un palier pendant une période ligne jusqu'à l'instant Tp, puis descendu linéairement jusqu'à l'instant Tp- pour être instantanément remonté à nouveau audit palier et balayer la ligne suivante.
La présente invention peut être utilisée pour la réparation d'écran plat à cristaux liquides. En effet, il existe des procédures connues de réparation mais qui ne fonctionnent pas car elles augmentent le RC de la ligne réparée, ce qui la rend visible car elle ne subit pas le même couplage que les lignes voisines. En prenant pour τ le plus grand des temps caractéristiques ligne réparée ou lignes normales, les lignes réparées deviennent semblables aux lignes voisines.
La présente invention s'applique à la commande d'écrans plats à cristaux liquides comportant des drivers périphériques ou intégrés, et en particulier à des écrans de grandes tailles.

Claims

REVENDICATIONS
1. Procédé d'adressage matriciel balayant périodiquement chaque ligne (Lj) par un signal périodique de tension (V/ (t)) en fonction du temps, caractérisé en ce que, pour éviter une déformation visible du signal entre le début et la fin d'une ligne, chaque période de ce signal (V/^(t)) est constituée par un palier puis une courbe f(t).
2. Procédé d'adressage matriciel selon la revendication 1 , caractérisé en ce que f(t) est une portion de droite de pente (α).
3. Procédé d'adressage matriciel selon la revendication 1 , caractérisé en ce que f(t) est une portion de sinusoïde d'amplitude A et de pulsation w.
4. Procédé d'adressage matriciel selon la revendication 1 , caractérisé en ce que f(t) est une portion de somme de sinusoïdes d'amplitudes Ai et de pulsation wi.
5. Procédé d'adressage matriciel selon la revendication 3 ou 4, caractérisé en ce que les coefficients de la ou des sinusoïdes sont calculés de façon à ce que f(t) soit inchangé au début et à la fin de la ligne.
6. Procédé d'adressage matriciel selon la revendication 2, caractérisé en ce que la valeur de la pente (α) du signal est inférieure à la valeur de la pente caractéristique de la ligne à retard en bout de ligne (B).
7. Procédé d'adressage selon l'une des revendications 2 et 6, caractérisé en ce que la pente (α) est une pente négative.
8. Procédé d'adressage selon l'une des revendications 1 à 7, caractérisé en ce que le signal (V^(t)) est délivré par un circuit d'adressage périphérique ayant une entrée qui permet de contrôler le courant de sortie.
9. Procédé d'adressage selon l'une des revendications 1 à 7, caractérisé en ce que ce signal (V (t)) est délivré par un circuit d'adressage ayant une entrée analogique permettant de définir le niveau haut en sortie et modulé par un signal en dents de scie inversées de période ligne.
PCT/FR1995/001038 1994-08-02 1995-08-02 Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en ×uvre WO1996004640A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US08/776,272 US5995075A (en) 1994-08-02 1995-08-02 Optimized method of addressing a liquid-crystal screen and device for implementing it
DE69523601T DE69523601T2 (de) 1994-08-02 1995-08-02 Verfahren zur optimierten adressierung einer flüssigkristallanzeigetafel
EP95927008A EP0774150B1 (fr) 1994-08-02 1995-08-02 Procede d'adressage optimise d'ecran a cristaux liquides
JP8506264A JPH10504911A (ja) 1994-08-02 1995-08-02 液晶表示の最適化されたアドレス指定方法及びそれを実現する装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9409586A FR2723462B1 (fr) 1994-08-02 1994-08-02 Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en oeuvre
FR94/09586 1994-08-02

Publications (1)

Publication Number Publication Date
WO1996004640A1 true WO1996004640A1 (fr) 1996-02-15

Family

ID=9466000

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1995/001038 WO1996004640A1 (fr) 1994-08-02 1995-08-02 Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en ×uvre

Country Status (7)

Country Link
US (1) US5995075A (fr)
EP (1) EP0774150B1 (fr)
JP (1) JPH10504911A (fr)
KR (1) KR100366476B1 (fr)
DE (1) DE69523601T2 (fr)
FR (1) FR2723462B1 (fr)
WO (1) WO1996004640A1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106291B2 (en) * 2001-12-27 2006-09-12 Lg. Philips Lcd Co., Ltd. Liquid crystal display and driving method thereof
CN101300619B (zh) * 2005-11-04 2010-11-17 夏普株式会社 显示装置
JP2011128642A (ja) * 2011-02-03 2011-06-30 Sharp Corp 表示装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406508B2 (ja) 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
KR100796787B1 (ko) * 2001-01-04 2008-01-22 삼성전자주식회사 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법
ATE444308T1 (de) 2002-02-13 2009-10-15 Ludwig Inst Cancer Res Fusionsproteine humanisierter g250-spezifischer antikörper sowie verwendungen davon
KR100796298B1 (ko) * 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
TWI251183B (en) * 2003-05-16 2006-03-11 Toshiba Matsushita Display Tec Active matrix display device
TWI253051B (en) * 2004-10-28 2006-04-11 Quanta Display Inc Gate driving method and circuit for liquid crystal display
JP4667904B2 (ja) * 2005-02-22 2011-04-13 株式会社 日立ディスプレイズ 表示装置
US20100289785A1 (en) * 2006-09-15 2010-11-18 Daiichi Sawabe Display apparatus
JP2008304513A (ja) * 2007-06-05 2008-12-18 Funai Electric Co Ltd 液晶表示装置、および液晶表示装置の駆動方法
CN101779227B (zh) 2007-10-24 2012-03-28 夏普株式会社 显示面板和显示装置
TWI409743B (zh) * 2008-08-07 2013-09-21 Innolux Corp 修正電路、顯示面板及顯示裝置
JP6419312B2 (ja) * 2015-04-07 2018-11-07 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539185A1 (fr) * 1991-10-22 1993-04-28 Sharp Kabushiki Kaisha Dispositif et méthode de commande pour un dispositif d'affichage à cristaux liquides à matrice active
EP0574920A2 (fr) * 1992-06-18 1993-12-22 Sony Corporation Dispositif d'affichage à matrice active

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683416B2 (ja) * 1986-10-24 1994-10-19 株式会社日立製作所 液晶表示装置用駆動回路
JPH05181113A (ja) * 1991-12-27 1993-07-23 Sharp Corp 液晶プロジェクタ
JPH0749670A (ja) * 1993-08-09 1995-02-21 Sharp Corp 液晶駆動回路
JPH07287554A (ja) * 1994-04-18 1995-10-31 Casio Comput Co Ltd 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0539185A1 (fr) * 1991-10-22 1993-04-28 Sharp Kabushiki Kaisha Dispositif et méthode de commande pour un dispositif d'affichage à cristaux liquides à matrice active
EP0574920A2 (fr) * 1992-06-18 1993-12-22 Sony Corporation Dispositif d'affichage à matrice active

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106291B2 (en) * 2001-12-27 2006-09-12 Lg. Philips Lcd Co., Ltd. Liquid crystal display and driving method thereof
CN101300619B (zh) * 2005-11-04 2010-11-17 夏普株式会社 显示装置
JP2011128642A (ja) * 2011-02-03 2011-06-30 Sharp Corp 表示装置

Also Published As

Publication number Publication date
US5995075A (en) 1999-11-30
FR2723462B1 (fr) 1996-09-06
KR100366476B1 (ko) 2003-03-06
DE69523601D1 (de) 2001-12-06
JPH10504911A (ja) 1998-05-12
FR2723462A1 (fr) 1996-02-09
DE69523601T2 (de) 2002-07-11
EP0774150A1 (fr) 1997-05-21
EP0774150B1 (fr) 2001-10-31

Similar Documents

Publication Publication Date Title
EP0774150A1 (fr) Procede d'adressage optimise d'ecran a cristaux liquides et dispositif pour sa mise en uvre
EP0815552B1 (fr) Procede d'adressage d'un ecran plat utilisant une precharge des pixels, circuit de commande permettant la mise en oeuvre du procede et son application aux ecrans de grandes dimensions
EP0635819B1 (fr) Procédé et dispositif de commande d'un écran fluorescent à micropointes
EP0236198B1 (fr) Ecran d'affichage à matrice active permettant l'affichage de niveaux de gris
FR2715495A1 (fr) Générateur de tension de gris pour dispositif d'affichage à cristal liquide, apte à commander un angle d'observation.
FR2780541A1 (fr) Procede et dispositif d'affichage a cristaux liquides
FR2553218A1 (fr) Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage
WO1995031804A1 (fr) Registre a decalage utilisant des transistors m.i.s. de meme polarite
FR2704674A1 (fr) Contrôleur d'un panneau d'affichage plasma et procédé de commande d'un tel panneau.
EP0972282B1 (fr) Dispositif de commande d'une cellule d'un ecran matriciel
EP1774505B1 (fr) Afficheur matriciel a cristaux liquides
EP3924869B1 (fr) Système d'acquisition d'empreinte digitale équipé d'un dispositif amélioré d'adressage de lignes
EP3079142A1 (fr) Procédé d'affichage d'images sur un écran matriciel
EP1958182B1 (fr) Systeme video comprenant un afficheur matriciel a cristaux liquides a procede d'adressage ameliore
EP0435750B1 (fr) Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel
FR2669759A1 (fr) Ecran plat a matrice active.
EP0965224B1 (fr) Procede de commande d'un dispositif photosensible a faible remanence, et dispositif photosensible mettant en oeuvre le procede
EP0477100B1 (fr) Circuit échantillonneur-bloqueur pour écran d'affichage à cristal liquide
FR2739712A1 (fr) Procede et appareil de modulation de niveaux de gris d'un affichage matriciel
CA2539506C (fr) Procede de commande d'un dispositif photosensible
JPH07218896A (ja) アクティブマトリックス型液晶表示装置
FR2615993A1 (fr) Procede et dispositif d'elimination de couplage dans des ecrans a cristaux liquides a transistors en couches minces adresses matriciellement
FR2580826A1 (fr) Procede et appareil de commande d'un dispositif de modulation optique
FR2737635A1 (fr) Procede pour correction des defauts de chromaticite et de luminance d'un ecran matriciel et ecran matriciel et circuit mettant en oeuvre un tel procede
JPH07325317A (ja) 液晶表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 08776272

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1995927008

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1019970700874

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1995927008

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019970700874

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1995927008

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1019970700874

Country of ref document: KR