WO1995005675B1 - Procede de fabrication d'interconnexions polymeres electriquement conductrices sur des substrats electriques - Google Patents
Procede de fabrication d'interconnexions polymeres electriquement conductrices sur des substrats electriquesInfo
- Publication number
- WO1995005675B1 WO1995005675B1 PCT/US1994/009227 US9409227W WO9505675B1 WO 1995005675 B1 WO1995005675 B1 WO 1995005675B1 US 9409227 W US9409227 W US 9409227W WO 9505675 B1 WO9505675 B1 WO 9505675B1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- bond pads
- substrate
- electrically conductive
- forming
- bumps
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract 50
- 229920001940 conductive polymer Polymers 0.000 title claims abstract 20
- 239000011241 protective layer Substances 0.000 claims abstract 15
- 238000000608 laser ablation Methods 0.000 claims abstract 4
- 239000011253 protective coating Substances 0.000 claims abstract 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 230000002093 peripheral Effects 0.000 claims 1
- 229920000642 polymer Polymers 0.000 claims 1
- 229920001169 thermoplastic Polymers 0.000 claims 1
- 229920001187 thermosetting polymer Polymers 0.000 claims 1
- 239000004416 thermosoftening plastic Substances 0.000 claims 1
Abstract
Procédé destiné à former un substrat à bosses et à former un circuit électrique comprenant ledit substrat à bosses. Le procédé destiné à former le substrat à bosses consiste à former au moins une bosse polymère électriquement conductrice sur chacun des plots de connexion d'une première série de plots du substrat. Au moins une bosse polymère électriquement conductrice est ensuit formée sur chacun des plots de connexion d'une seconde série de plots du substrat. On forme le circuit en formant sélectivement une couche organique protectrice autour des plots d'un second substrat par ablation au laser d'un revêtement protecteur oranique situé sur le second substrat. Les bosses polymères électriquement conductrices se trouvant sur les première et deuxième parties des plots du premier substrat sont ensuite mises en contact avec les plots du second substrat, formant ainsi le circuit électrique.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE69421539T DE69421539T2 (de) | 1993-08-17 | 1994-08-15 | Methode zur formung von elektrisch leitenden polymerverbindungen auf elektronischen substraten |
EP94925280A EP0714553B1 (fr) | 1993-08-17 | 1994-08-15 | Procede de fabrication d'interconnexions polymeres electriquement conductrices sur des substrats electriques |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10749893A | 1993-08-17 | 1993-08-17 | |
US08/107,498 | 1993-08-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
WO1995005675A1 WO1995005675A1 (fr) | 1995-02-23 |
WO1995005675B1 true WO1995005675B1 (fr) | 1995-05-26 |
Family
ID=22316935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/US1994/009227 WO1995005675A1 (fr) | 1993-08-17 | 1994-08-15 | Procede de fabrication d'interconnexions polymeres electriquement conductrices sur des substrats electriques |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0714553B1 (fr) |
DE (1) | DE69421539T2 (fr) |
WO (1) | WO1995005675A1 (fr) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19639934A1 (de) * | 1996-09-27 | 1998-04-09 | Siemens Ag | Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl |
ES2164226T3 (es) * | 1996-12-20 | 2002-02-16 | Cit Alcatel | Procedimiento para producir soportes distanciadores metalicos en una placa de circuito impreso. |
US6927471B2 (en) | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
US7297572B2 (en) | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
US6982191B2 (en) * | 2003-09-19 | 2006-01-03 | Micron Technology, Inc. | Methods relating to forming interconnects and resulting assemblies |
US10795452B2 (en) * | 2018-02-07 | 2020-10-06 | Microsoft Technology Licensing, Llc | Multi-stage cure bare die light emitting diode |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5279773A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Bonding method of ic |
JPS56167340A (en) * | 1980-05-27 | 1981-12-23 | Toshiba Corp | Junction of semicondctor pellet with substrate |
JPS62283644A (ja) * | 1986-05-31 | 1987-12-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS63151031A (ja) * | 1986-12-16 | 1988-06-23 | Matsushita Electric Ind Co Ltd | 半導体装置の接続方法 |
JPH0254945A (ja) * | 1988-08-19 | 1990-02-23 | Toshiba Corp | 電子部品 |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
MY129942A (en) * | 1990-08-23 | 2007-05-31 | Siemens Ag | Method and apparatus for connecting a semiconductor chip to a carrier. |
DE4032397A1 (de) * | 1990-10-12 | 1992-04-16 | Bosch Gmbh Robert | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur |
-
1994
- 1994-08-15 EP EP94925280A patent/EP0714553B1/fr not_active Expired - Lifetime
- 1994-08-15 WO PCT/US1994/009227 patent/WO1995005675A1/fr active IP Right Grant
- 1994-08-15 DE DE69421539T patent/DE69421539T2/de not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6001493A (en) | Substrate for transferring bumps and method of use | |
US6138348A (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
US7335970B2 (en) | Semiconductor device having a chip-size package | |
US8486728B2 (en) | Semiconductor device including semiconductor elements mounted on base plate | |
US5998291A (en) | Attachment method for assembly of high density multiple interconnect structures | |
JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
US6265783B1 (en) | Resin overmolded type semiconductor device | |
US5311059A (en) | Backplane grounding for flip-chip integrated circuit | |
CA2265916C (fr) | Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre | |
EP0704896A3 (fr) | Montage automatique sur bande pour dispositif semi-conducteur | |
TW362264B (en) | Semiconductor device | |
WO2009052150A1 (fr) | Boîtier de dés empilés à l'échelle d'une puce | |
EP0814510B1 (fr) | Bande du type TAB et dispositif semi-conducteur utilisant cette bande | |
US4933810A (en) | Integrated circuit interconnector | |
JP4118791B2 (ja) | 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路 | |
WO1995005675B1 (fr) | Procede de fabrication d'interconnexions polymeres electriquement conductrices sur des substrats electriques | |
US4380566A (en) | Radiation protection for integrated circuits utilizing tape automated bonding | |
EP0714553B1 (fr) | Procede de fabrication d'interconnexions polymeres electriquement conductrices sur des substrats electriques | |
US20020182778A1 (en) | Flexible package fabrication method | |
KR100253397B1 (ko) | 칩단위 패키지 및 그의 제조방법 | |
US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
KR20000002962A (ko) | 웨이퍼레벨의 칩스케일 패키지 및 그 제조방법 | |
WO2005059957A3 (fr) | Systeme d'interconnexion metallique et procede de fixation directe sur une puce | |
WO2002017392A2 (fr) | Redistribution polymere de plots de connexion par billes | |
US20030089973A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment |