WO1994001888A1 - Anordnung für die mehrfachverdrahtung von multichipmodulen - Google Patents

Anordnung für die mehrfachverdrahtung von multichipmodulen Download PDF

Info

Publication number
WO1994001888A1
WO1994001888A1 PCT/EP1993/001657 EP9301657W WO9401888A1 WO 1994001888 A1 WO1994001888 A1 WO 1994001888A1 EP 9301657 W EP9301657 W EP 9301657W WO 9401888 A1 WO9401888 A1 WO 9401888A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
substrate
crossovers
multichip
multichip module
Prior art date
Application number
PCT/EP1993/001657
Other languages
English (en)
French (fr)
Inventor
Max Kuisl
Original Assignee
Daimler Benz Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz Ag filed Critical Daimler Benz Ag
Publication of WO1994001888A1 publication Critical patent/WO1994001888A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Definitions

  • the invention relates to an arrangement for the multiple wiring of multichip modules according to the preamble of patent claim 1.
  • Multichip modules are components in which several integrated circuits (IC) are combined on a common substrate.
  • IC integrated circuits
  • Several materials are used as substrates, but the latest developments show a clear trend towards silicon as substrate material.
  • the same thermal expansion of the chip and substrate is achieved.
  • the electrical contacting is still mainly conventional using bond wires, but simultaneous contacting methods such as TAB (tape automated bonding) or flip-chip technology are also being developed.
  • the object of the invention is therefore to provide a wiring arrangement for multichip modules that is technically simple to implement and inexpensive to produce.
  • FIG. 1 schematically shows how connecting lines between the individual ICs, which cross one another, are fed to a common area. In this area, an additional component Z is applied, on which the crossovers are realized.
  • FIG. 2 shows a cross section through a multichip module, the flip chip technology being used as the connection technology.
  • the invention has the advantage that all additional crossings of printed conductors are contained in the additional component. As a result, the conductor track configuration can be carried out on the substrate of the multichip module using simple technology without crossovers.
  • crossovers are necessary when connecting individual ICs on a multichip module, these conductor tracks are brought up to the additional component and crossed there.
  • the additional component for the multiple wiring is manufactured with conventional IC technology in multi-layer technology and applied together with the circuit IC on a common carrier. Without this additional module, the entire substrate (carrier) would have to be implemented in multilayer wiring in order to enable crossovers.
  • the area share of the additional component with multiple wiring is only a fraction of the total area of the substrate and therefore the manufacturing costs are reduced accordingly.
  • FIG. 1 shows an exemplary embodiment of an additional component in multilayer technology.
  • a silicon sub- - strat S with the dimensions 40 x 40 mm, four silicon chips (IC1 ... IC4) are combined to form a multichip module.
  • the connections to the outside are shown in FIG. 1 not taken into account. Only one wiring level is applied to the substrate for the electrical connection of the chips to one another. In some cases, crossovers can be avoided by cleverly arranging the conductor tracks. Basically, however, a larger number of crossings occur.
  • the conductor tracks that cross one another are fed to a central component Z, which is constructed using multilevel technology and contains only cross-conductor tracks. The connections of this component Z are connected to the connected conductor tracks with bonding wires.
  • a central component Z which is constructed using multilevel technology and contains only cross-conductor tracks.
  • the connections of this component Z are connected to the connected conductor tracks with bonding wires.
  • FIG. 1 shows an exemplary embodiment of an additional component in multilayer technology.
  • crossover component Z 1, more conductor tracks are drawn on the crossover component Z than are connected.
  • the crossover component can be designed as a universal component which is independent of the layout of the multichip module and can therefore be used in any multichip module.
  • the component Z can be manufactured separately and then inserted into the multichip module.
  • the area of the component Z is significantly enlarged compared to the ICs in order to make the execution of the crossovers visible.
  • the component Z will only take up a fraction of the IC chips in space, so that a plurality of such chips can also be applied to a substrate without significantly increasing the substrate area.
  • the problem of crossovers arises even more for flip-chip contacting than for bonding technology, since crossovers are eliminated with the aid of the bond wires.
  • crossover component Z in multi-level technology can also be used in flip-chip technology.
  • the ICs are provided with solderable bumps and brought upside down onto the prefabricated conductor track structures and soldered simultaneously. Another one too
  • Crossover component Z is used in this way.
  • a universal crossover component Z can also be used in flip-chip technology, which component is manufactured separately and inserted into the multichip module.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft eine Anordnung für die Verdrahtung von Multichipmodulen, bei der Überkreuzungen von Leiterbahnen notwendig sind. Dazu wird ein zusätzliches Bauelement, das lediglich Überkreuzungen von Leiterbahnen enthält, in das Multichipmodul eingebracht. Dieses Bauelement kann separat als universelles Bauelement gefertigt werden oder bei Flip-Chip-Technik zusammen mit dem Substrat für das Multichipmodul hergestellt werden.

Description

Beschreibung
Anordnung für die Mehrfachverdrahtung von Multichipmodulen
Die Erfindung betrifft eine Anordnung für die Mehrfachver¬ drahtung von Multichipmodulen nach dem Oberbegriff des Pa- tentanspruchs 1.
Multichipmodule sind Bauteile in denen mehrere integrierte Schaltkreise (IC) auf einem gemeinsamen Substrat zusammen¬ gefaßt sind. Als Substrat kommen mehrere Materialien zur Anwendung, die jüngsten Entwicklungen zeigen aber einen eindeutigen Trend zu Silizium als Substratmaterial. Zunächst erreicht man damit gleiche thermische Ausdehnung von Chip und Substrat. Gleichzeitig kann man aber zur Strukturierung des Substrats auf die Verfahren der IC- Technologie zurückgreifen. Das bedeutet, daß die Verdrahtung auf dem Substrat in ahnlich kleinen Abmessungen ausgeführt werden kann, wie sie auf den ICs üblich sind. Das fuhrt zu einem erheblichen Gewinn an Fla¬ che gegenüber herkömmlichen Substraten, wie sie z.B. in der Hybridtechnik angewendet werden. Die elektrische Kon- taktierung erfolgt vorwiegend noch konventionell über Bonddrahte, aber auch Simultankontaktierungsverfahren wie TAB (tape automated bonding) oder Flip-Chip-Technik sind in Entwicklung.
Für die Verbindung der Chips in einem Multichipmodul sind Leiterbahnkreuzungen nicht auszuschließen. Beim Einsatz der Bondtechnik können einzelne Uberkreuzungen bei ge¬ schicktem Layout noch über die Bonddrahte realisiert wer- den. Bei TAB und Flip-Chip-Technik ist das nicht mehr mög¬ lich. Eine Mehrebenenverdrahtung auf dem Siliziumwafer ist zwar Stand der Technik aber entsprechend aufwendig und bei großen Substratflachen entsprechend teuer.
Aufgabe der Erfindung ist es deshalb für Multichipmodule eine Verdrahtungsanordnung anzugeben, die technisch ein¬ fach zu realisieren und kostengünstig herzustellen ist.
Die Aufgabe wird gelost, durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale. Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind den Unteran- spruchen zu entnehmen.
Die Erfindung wird anhand von Ausfuhrungsbeispielen erlau- tert unter Bezugnahme auf schematische Zeichnungen. In FIG. 1 ist schematisch dargestellt, wie Verbindungslei¬ tungen zwischen den einzelnen ICs, welche sich überkreu¬ zen, auf einen gemeinsamen Bereich zugeführt werden. In diesem Bereich wird ein zusätzliches Bauelement Z aufge- bracht, auf welchem die Überkreuzungen realisiert sind.
FIG. 2 zeigt einen Querschnitt durch einen Multichipmodul wobei die Flip-Chip-Technik als Verbindungstechnik einge¬ setzt wird.
Die Erfindung hat den Vorteil, daß in dem zusätzlichen Bauelement alle notwendigen Überkreuzungen von Leiterbah¬ nen enthalten sind. Dadurch kann die Leiterbahnkonfigura¬ tion auf dem Substrat des Multichipmoduls in einfacher Technik ohne Überkreuzungen ausgeführt werden.
Sind bei der Verbindung einzelner ICs auf einem Multichip¬ modul Überkreuzungen notwendig, so werden diese Leiterbah¬ nen an das Zusatzbauelement herangeführt und dort über- kreuzt. Das zusätzliche Bauelement für die Mehrfachver¬ drahtung wird mit herkömmlicher IC-Technologie in Mehrlagentechnik gefertigt und zusammen mit den Schal- tungs-IC auf einem gemeinsamen Träger aufgebracht. Ohne diesen Zusatzbaustein müßte um Überkreuzungen zu ermögli- chen, das gesamte Substrat (Träger) in Mehrlagenverdrah¬ tung ausgeführt werden. Der Flächenanteil des Zusatzbau¬ elements mit Mehrfachverdrahtung ist nur noch ein Bruch¬ teil der Gesamtfläche des Substrats und es reduzieren sich daher die Fertigungskosten entsprechend.
FIG. 1 stellt ein Ausführungsbeispiel für ein Zusatzbau¬ element in Mehrlagentechnik dar. Auf einem Silizium-Sub- - strat S mit den Abmessungen 40 x 40 mm sind vier S lizi- umchips (IC1 ... IC4) zu einem Multichipmodul zusammenge¬ fügt. Die Anschlüsse nach außen sind in FIG. 1 nicht be¬ rücksichtigt. Für die elektrische Verbindung der Chips un- tereinander wird nur eine Verdrahtungsebene auf dem Sub¬ strat aufgebracht. Teilweise lassen sich Uberkreuzungen durch geschickte Anordnung der Leiterbahnen vermeiden. Grundsätzlich treten jedoch eine größere Anzahl von uberkreuzungen auf. In FIG. 1 sind die Leiterbahnen, die sich überkreuzen, auf ein zentrales Bauelement Z zuge¬ führt, das in Mehrebenentechnik ausgeführt ist und nur sich überkreuzende Leiterbahnen enthält. Die Anschlüsse dieses Bauelements Z werden mit Bonddrähten an die heran¬ geführten Leiterbahnen angeschlossen. In FIG. 1 sind auf dem Überkreuzungsbauelement Z mehr Leiterbahnen gezeichnet als angeschlossen sind. Dies soll zeigen, daß das uber¬ kreuzungsbauelement als ein universeller Baustein aus¬ bildbar ist, der vom Layout des Multichipmoduls unabhängig ist und daher in jedes Multichipmodul eingesetzt werden kann. Beispielsweise kann das Bauelement Z separat gefer¬ tigt werden und anschließend in das Multichipmodul einge¬ setzt werden.
In FIG. 1 ist die Fläche des Bauelements Z gegenüber den ICs deutlich vergrößert, um die Ausführung der Überkreu¬ zungen sichtbar zu machen. In der Realisation wird das Bauelement Z nur einen Bruchteil der IC-Chips an Platz beanspruchen, so daß auch mehrere derartige Chips auf ei¬ nem Substrat aufgebracht werden können, ohne die Substrat- fläche nennenswert zu vergrößern. Für eine Flip-Chip-Kontaktierung stellt sich das Problem der Überkreuzungen noch stärker als für die Bondtechnik, da Überkreuzungen mit Hilfe der Bonddrähte wegfallen.
Auch bei der Flip-Chip-Technik kann prinzipiell das oben beschriebene Überkreuzungsbauelement Z in Mehrebenentech¬ nik eingesetzt werden. Bei der Flip-Chip-Technik werden die ICs mit lötfähigen Anschlußhöckern (bumps) versehen und upside down auf die vorgefertigte Leiterbahnstrukturen gebracht und simultan verlötet. Auch ein zusätzliches
Überkreuzungsbauelement Z wird auf diese Weise eingesetzt.
Jedoch läßt sich bei der Flip-Chip-Technik eine Überkreu¬ zung einfacher realisieren. Da die bumps 1 eine beträcht- liehe Höhe aufweisen (ca. 20μm) bleibt zwischen den
Bauelementen und dem Substrat ein Luftspalt erhalten. Das bedeutet, daß unterhalb des Zusatzbauelements Z Leiterbah¬ nen 2 hindurchgeführt werden können. Um Überkreuzungen zu realisieren ist daher für ein Zusatzbauelement Z nur eine Metallisierungεebene notwendig, da die zu überkreuzenden Leiterbahnen 2 bereits auf dem Substrat S des Multichip o- duls aufgebracht sind (FIG. 2) . Da das Überkreuzungsbau¬ element Z ebenso wie das Substrat des Multichipmoduls eine Metallisierungsebene enthält, kann das Überkreuzungsbau- element zusammen mit dem Multichipmodul auf einem Träger gefertigt werden.
Auch bei der Flip-Chip-Technik kann ein universelles über¬ kreuzungsbauelement Z eingesetzt werden, das separat ge- fertigt und in das Multichipmodul eingesetzt wird.

Claims

Patentansprüche
1. Anordnung für die Mehrfachverdrahtung von Multichipmo¬ dulen, bei denen mehrere integrierte Schaltkreise auf ei¬ nem gemeinsamen Substrat angeordnet sind, dadurch gekenn¬ zeichnet, daß das Multichipmodul zumindest ein zusätzli- ches Bauelement für die Überkreuzungen der Leiterbahnen der einzelnen integrierten Schaltkreise enthält.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das überkreuzungsbauelement in Flip-Chip-Technik mit dem Substrat des Multichipmodul verbunden ist und mindestens eine Verdrahtungsebene enthält.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das überkreuzungsbauelement mehrere Verdrahtungsebenen be- sitzt und die elektrischen Anschlüsse zum Substrat oder/und ICs mittels Drahtbonden hergestellt werden.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß Träger und überkreuzungsbauelement aus Silizium bestehen.
PCT/EP1993/001657 1992-07-08 1993-06-29 Anordnung für die mehrfachverdrahtung von multichipmodulen WO1994001888A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19924222402 DE4222402A1 (de) 1992-07-08 1992-07-08 Anordnung für die Mehrfachverdrahtung von Mulichipmodulen
DEP4222402.0 1992-07-08

Publications (1)

Publication Number Publication Date
WO1994001888A1 true WO1994001888A1 (de) 1994-01-20

Family

ID=6462748

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1993/001657 WO1994001888A1 (de) 1992-07-08 1993-06-29 Anordnung für die mehrfachverdrahtung von multichipmodulen

Country Status (2)

Country Link
DE (1) DE4222402A1 (de)
WO (1) WO1994001888A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013020920A1 (de) * 2011-08-09 2013-02-14 Osram Ag Verbindungselement für ein multichipmodul und multichipmodul
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148373A (ja) * 1995-11-21 1997-06-06 Murata Mfg Co Ltd 無線通信モジュール
DE19716012A1 (de) * 1997-04-17 1998-10-22 Ulrich Dipl Ing Grauvogel Elektronisches Bauelement für die Oberflächenaufbautechnik
US5898223A (en) * 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
SG99386A1 (en) * 2002-01-29 2003-10-27 Sensfab Pte Ltd Method of manufacturing an accelerometer
DE102006001767B4 (de) * 2006-01-12 2009-04-30 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
JP5282005B2 (ja) 2009-10-16 2013-09-04 富士通株式会社 マルチチップモジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542518B2 (de) * 1974-11-20 1977-05-12 International Business Machines Corp., Armonk, N.Y. (V.StA.) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE3026183A1 (de) * 1979-07-10 1981-02-19 Nippon Electric Co Gehaeuse fuer integrierte logikschaltkreise
DE4128603A1 (de) * 1990-08-30 1992-03-05 Micron Technology Inc Halbleiteranordnung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726989A (en) * 1970-07-27 1973-04-10 Hughes Aircraft Co Circuit module providing high density interconnections
US3762040A (en) * 1971-10-06 1973-10-02 Western Electric Co Method of forming circuit crossovers
GB2144907A (en) * 1983-08-09 1985-03-13 Standard Telephones Cables Ltd Mounting integrated circuit devices
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
DE3444667C2 (de) * 1984-12-07 1986-10-02 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Kontaktbrücke für in gleicher Ebene angeordnete Leiterplatten in elektrischen und elektronischen Geräten und Anlagen
US4652974A (en) * 1985-10-28 1987-03-24 International Business Machines Corporation Method and structure for effecting engineering changes in a multiple device module package
DE3618123A1 (de) * 1986-05-30 1987-12-03 Johann Leonhard Huettlinger Mehrfachverbindung in smd-technik

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542518B2 (de) * 1974-11-20 1977-05-12 International Business Machines Corp., Armonk, N.Y. (V.StA.) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE3026183A1 (de) * 1979-07-10 1981-02-19 Nippon Electric Co Gehaeuse fuer integrierte logikschaltkreise
DE4128603A1 (de) * 1990-08-30 1992-03-05 Micron Technology Inc Halbleiteranordnung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013020920A1 (de) * 2011-08-09 2013-02-14 Osram Ag Verbindungselement für ein multichipmodul und multichipmodul
US9301396B2 (en) 2011-08-09 2016-03-29 Osram Gmbh Connecting element for a multi-chip module and multi-chip module
JP2017038085A (ja) * 2016-11-08 2017-02-16 株式会社村田製作所 回路モジュール

Also Published As

Publication number Publication date
DE4222402A1 (de) 1994-01-13

Similar Documents

Publication Publication Date Title
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
EP0507903B1 (de) Datenträger für identifikationssysteme
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
WO2005104226A2 (de) Verfahren zur herstellung von durchkontaktierungen durch eine kunststoffmasse und halbleiterbauteil mit derartigen durchkontaktierungen
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10110203A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
DE3431077C2 (de)
WO1994001888A1 (de) Anordnung für die mehrfachverdrahtung von multichipmodulen
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
EP0693223B1 (de) Verfahren zur verbindung elektrischer kontaktstellen
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese
DE102007002807B4 (de) Chipanordnung
EP0995235A1 (de) Kontakt sowie verfahren zur herstellung eines kontaktes

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase