WO1991012664A1 - Sampling rate conversion apparatus - Google Patents

Sampling rate conversion apparatus Download PDF

Info

Publication number
WO1991012664A1
WO1991012664A1 PCT/JP1991/000175 JP9100175W WO9112664A1 WO 1991012664 A1 WO1991012664 A1 WO 1991012664A1 JP 9100175 W JP9100175 W JP 9100175W WO 9112664 A1 WO9112664 A1 WO 9112664A1
Authority
WO
WIPO (PCT)
Prior art keywords
sampling
sampling frequency
frequency
coefficient
rate conversion
Prior art date
Application number
PCT/JP1991/000175
Other languages
English (en)
French (fr)
Inventor
Tadao Fujita
Jun Takayama
Ken Ninomiya
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP91904463A priority Critical patent/EP0469159B1/en
Priority to DE69128570T priority patent/DE69128570T2/de
Priority to KR1019910701315A priority patent/KR920702085A/ko
Publication of WO1991012664A1 publication Critical patent/WO1991012664A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Television Systems (AREA)

Description

明 細 書 発明の名称
サンプリ ングレ ト変換装置 技術分野
本発明はサ ンプリ ングレー ト変換装置に関し、 特に第 1 又 は第 2 のサンプリ ング周波数でなるディ ジタル信号のサ ンブ リ ング周波数を第 2又は第 1 のサ ンプリ ング周波数に変換す る ものに適用 し得る。 背景技術
従来、 アナ口グ信号を所定のサンプリ ング周波数でサンプ リ ングし、 この結果得られるディ ジタル信号を任意のサンプ リ ング周波数に変換するためディ ジタルフィ ルタ構成のサ ン プリ ングレー ト変換装置が用いられている。
一般にこのよう なサンプリ ングレー ト変換装置は、 その伝 送系の変換特性と してナイ キス ト周波数を厳守するため、 高 次のオーバ一サンプリ ングフ ィ ルタで構成されている。
とこ ろでこのよう なサ ンプリ ングレー ト変換装置を用いて 例えばディ ジタルビデオテープレコーダ （ D V T R ) におけ る D— 1 フォーマツ 卜に基づく 625/50コ ンボ一 、 ン トディ ジ タルビデオ信号のサンプリ ング周波数を、 D— 2 フォーマッ トに基づく P A L コ ンポジッ トディ ジタルビデォ信号に対応 するサ ンプリ ング周波数に変換しょう とする場合、 サ ンプリ ング周波数を周波数 13 . 5 L M Hz から周波数 17 . 734475 [ M Hz ) にレー ト変換するため、 ディ ジタルビデォ信号間で直接 サンプリ ング周波数を変換する こ とができず、 近似的に長さ が 16500次程度の次数を有する才一バーサ ンプリ ングフィ ル タを構成する必要がある。
また逆に P A Lコ ンポジッ トディ ジタルビデオ信号のサン プリ ング周波数を 625/50コ ンポーネ ン トディ ジタルビデォ信 号に応じたサンプリ ング周波数に変換する場合も、 サ ンプリ ング周波数を周波数 17 . 734475 〔 M Hz〕 から周波数 13 . 5 〔 M Hz ) にレー ト変換するため、 上述と同等の回路規模で専用の オーバーサ ンプリ ングフ ィ ルタを構成する必要があり、 全体 と してそれぞれ専用の回路をもつことにより、 回路規模が複 雑かつ大型化する こ とを避け得ない問題があった。 発明の開示
本発明は以上の点を考慮してなされたもので、 本発明の目 的は第 1又は第 2 のサ ンプリ ング周波数でなるディ ジタル信 号のサ ンプリ ング周波数を第 2又は第 1 のサ ンプリ ング周波 数に変換し得る、 すなわち、 双方向にサ ンプリ ングレー トを 変換し得るサンプリ ングレー ト変換装置を提案しょう とする ものである。
かかる問題点を解決するため本発明の第 1 の特徴において は、 第 1 又は第 2 のサ ンプリ ング周波数 ί , 又は f 2 でサ ン プリ ングされてなるディ ジタル信号 D I Nを、 その第 1 又は第 2 のサンプリ ング周波数 ί , 又は ί 2 に対して周波数比が簡 易な整数関係にある第 2又'は第 1 のサ ンプリ ング周波数 ί 又は f , に変換するサンプリ ングレー ト変換装置 1 において、 第 1及び第 2 のサ ンプリ ング周波数 ί , 及び f z の周波数比 の最小公倍数に応じた長さの F I R型ディ ジタルフィ ルタで なるオーバ一サ ンプリ ングフ ィ ルタ 2 A〜 2 K、 3 A〜 3 L、 4 A〜 4 Kを設け、 ディ ジタル信号 D I Nの第 1又は第 2 のサ ンプリ ング周波数 ί , 又は ί 2 を第 2又は第 1 のサ ンプリ ン グ周波数 f 2 又は f , に変換するよう にする。
また本発明の第 2 の特徴においては、 第 1 又は第 2 のサ ン プリ ング周波数でサンプリ ングされてなるディ ジタル信号 S I N1。を、 第 2又は第 1 のサンプリ ング周波数に変換するサ ン プリ ングレー ト変換装置 1 0において、 第 1及び第 2 のサ ン プリ ング周波数の周波数比に応じた長さの F I R型ディ ジタ ルフ ィ ルタでなるオーバーサ ンプリ ングフ ィ ルタ 1 1 A -、 1 1 B、 1 1 C、 1 1 Dと、 選択可能な複数の係数データを舍 んでなり、 選択された当該係数データに応じた係数 c 2。、 c
2 1 . C 2 2、 C 2 3、 C 24をオーバ一サ ンプリ ングフ ィ ルタ 1 1
A、 1 1 B、 1 1 C . 1 'I Dの重付け手段 1 5 A、 1 5 B、 1 5 C、 1 5 D、 丄 5 Eに与える係数発生手段 1 7 A、 1 7 B、 1 7 C、 1 7 D、 1 7 Eとを設け、 第 1 又は第 2 のサ ン プリ ング周波数の周波数比が簡易な整教関係にない場合にも ディ ジタ ル信号 S I N 1。の第 1又は第 2 のサ ンプリ ング周波数 を第 2又は第 1 のサ ンプリ ング周波数に変換する際、 その変 換方向に応じて係数発生手段 1 7 A〜 1 7 Eの係数データを 選択するよう にする。
δ
第 1 及び第 2 のサ ンプリ ング周波数 ί t 及び f z の周波数 比が簡易な整数関係にある場合、 その周波数比の最小公倍数 に応じた長さの F I R型ディ ジタルフィ ルタでオーバーサ ン プリ ングフ ィ ルタ 2 A〜 2 K、 3 A〜 3 し、 4 A〜 4 Kを構 成するよう にしたこ とにより、 ディ ジタル信号 D 1 Nの第 1 又 は第 2 のサ ンプリ ング周波数 f , 又は f 2 を第 2又は第 1 の サンプリ ング周波数 f 2 又は f i に変換し得る。
また選択可能な複数の係数データを含む係数発生手段 1 7 A〜 1 7 Eの係数データを選択し、 オーバ一サ ンプリ ングフ0 ィ ルタ 1 1 A〜 1 1 D の重付け手段 1 5 A〜 1 5 Eに与える 係数 c 2。〜（ 2 4を変更するようにしたこ とにより、 第 1 又は 第 2 のサ ンプリ ング周波数の周波数比が簡易な整数関係にな い場合にも、 ディ ジタル信号 S , N ,。の第 1 又は第 2 のサ ンプ リ ング周波数を第 2又は第 1 のサ ンプリ ング周波数に変換し5 得る。 図面の簡単な説明
第 1 図はサ ンプリ ングレー ト変換装置の第 1 実施例を示す ブロック図である。
0 第 2図はそのナイ キス ト特性を示す特性曲線図である。
第 3図はサンプリ ングレー ト変換装置の第 2実施例を示す ブロック図である e
第 4図はオーバ一サ ンプリ ングフ ィ ルタ の構成を示すブ口 ック図である。
第 5図は 625/50コ ンポ一ネン トディ ジタルビデォ信号のサ ンプリ ング周波数を P A L コ ンボジッ トディ ジタルビデ才信 号に対応するサンプリ ング周波数に変換する場合の等価回路 を示すブロック図である。
第 6図は係数データの供 §手順の説明に供するタイ ミ ング チャー トである。
第 7図は P A Lコ ンポジッ トディ ジ夕ルビデオ信号のサン プリ ング周波数を 625/50コ ンポーネ ン ト Ψィ ジタルビデォ信 号に応じたサンプリ ング周波数に変換する場合の等価回路を 示すブロック図である。 発明を実施するための最良の形態
以下図面について、 本発明の一実施例を詳述する。
( 1 ) 第 1 実施例
第 1 図は双方向にサンプリ ング周波数を変換し得る （すな わち第 1 及び第 2 のサンプリ ング周波数間を可逆的に変換し 得る） サ ンブリ ングレー ト牵換装置を示し、 例えばサンプリ ング レー トを変換すべきディ ジタル信号の第 1及び第 2 のサ ンプリ ング周波数 f , 及び Γ 2 の周波数比が 4 ： 3 に選定さ れ、 この第 1 のサンプリ ング周波数 ί , でなるディ ジタル信 号 S , から第 2 のサンプリ ング周波数 f でなるディ ジタル 信号 S 2 の方向に、 又はその逆方向に可逆的にサ ンプリ ング 周波数を変換し得るよ う なされている。
第 1 図においてサ ンプリ ングレー ト変換装置 1 は第 1 及び 第 2 のディ ジタ ル信号 S , 及び S 2 簡でそれぞれサ ンブリ ン グ周波数 及び f 2 を変換する際、 所望のナイ キス ト特性 を舍む周波数特性を得るため、 第 1及び第 2 のディ ジタル信 号 S , 及び S z のサ ンプリ ング周波数 f , 及び ί 2 の最小 - 倍数の値でなるオーバーサンプリ ングフィ ルタで構成されて いる。
サンプリ ングレー ト変換装置 1 は、 いわゆる F I R (finit e impulse response) 型デイ ジタルフィ ルタで構成され、 第 1 のデイ ジタル信号 S , のサ ンプリ ング周波数 f , を第 2の サ ンプリ ング周波数 f z に レー ト変換して第 2 のテ ィ ジタ 几 信号 S z を得よ う とする場合、 入力ディ ジタル信号 D t Nと し て第 1 のディ ジタル信号 S , が入力される。
こ の実施例の場合サ ンプリ ングレー ト変換装置 1 はォーノ'、 —サ ンプリ ング周波数 3 f , (= 4 f z)で動作する長さ 12次の F I R型ディ ジタルフ ィ ルタでなり、 それぞれ遅延時間 Tを 有する 11個のフ リ ップフ ロップ 2 A〜 2 Kの直列回路で構成 され、 各フ リ ップフ ロップ 2 A〜 2 Kの遅延時間 Tは次式
T ='
12 X 3 f , 12 X 4 f 2
…… （ 1 ) で表される値に選定されている。
また入力ディ ジタル信号 D , N及び各フ リ ップフ口ップ 2 A 〜 2 Kの出力ディ ジタル信号 D , 〜 D , ,はそれぞれ 12個の乗 算回路 3 A〜 3 Lでなる重付け手段に入力される。
こ こで第 1 のサ ンプリ ング周波数 f , から第 2 のサ ンプリ ング周波数 f z にサンブリ ング周波数をレー ト変換する場合 第 1 、 第 4 、 第 7及び第 1 0 の乗算回路 3 A、 3 D、 3 G及 び 3 J に対して、 それぞれ所定の係数 c 。 、 c 3 、 c b 及び c 9 が与えられており、 またその他の乗算回路 3 B、 3 C、 3 E、 3 F、 3 H、 3 1 、 3 K、 3 Lに対してそれぞれ値 「 0 」 でなる係数 C i 、 C Z 、 、 C 5 、 C 、 C 8 、 C I O、
C ! ,が入力されている。 '
かく して第 1 、 第 4 、 第 7 及び第 1 0 の乗算回路 3 A、 3 D、 3 G及び 3 J に入力される入力ディ ジタル信号 D I N、 第 3、 第 6及び第 9 のフ リ ップフ ロ ップ 2 C、 2 F及び 2 1 O 出力ディ ジタル信号 D 3 、 D 6 及び D 9 は、 それぞれ所定の 係数 c。 、 c 3 、 c ύ 及び c 9 と乗算され全乗算結果が加算 画路 4 A〜 4 Kを用いて加算される。
このようにすれば入力ディ ジタル信号 D , Nを第 1 のサ ンプ リ ング周波数 f , の 3倍のオーバーサ ンプリ ング周波数 3 f , でオーバーサ ンプリ ングする と共に、 これを 1/4倍の周波 数でリ サンプリ ングする こ とができ、 かく して出力ディ ジタ ル信号 D ουτ と して第 2 のサンプリ ング周波数 ί 2 でなる第 2 のディ ジタル信号 S 2 を送出する こ とができ る。
これに対して第 2 のディ ジタル信号 S ζ のサンプリ ング周 波数 f 2 のサンプリ ングレー トを第 1 のサンプリ ング周波数 f > に変換して第 1 のディ ジタル信号 S , を得よう とする際. 入力ディ ジタル信号 D , Nと して第 2 のディ ジタル信号 S z か 入力される。
この場合には第 1 、 第 5及び第 9 の乗算回路 3 A、 3 E及 び 3 I に対して、 それぞれ，所定の係数 c。 、 c 4 及び c 8 が 入力され、 またその他の乗算回路 3 B、 3 C、 3 D、 3 F、 3 G、 3 H、 3 J、 3 K、 3 Lに対してそれぞれ値 「 0 で なる係数 C i ヽ C 2 C 3 % C 5 C 6 ヽ C 7 \ C 9 s C 1 0 - C , !が入力されている。
かく して第 1、 第 5及び第 9 の乗算回路 3 A、 3 E及び 3 I に入力される入力ディ ジタル信号 D IN、 第 4及び第 8 のフ リ ップフロップ 2 D及び 2 Hの出力ディ ジタル信号 D 4 及び D B はそれぞれ所定の係数 c。 、 c 4 及び c 8 と乗算され全 乗算結果が加算回路 4 A〜 4 Kを用いて加算される。
このよう にすれば入力ディ ジタル信号 D , Nを第 2 のサンプ リ ング周波数 f 2 の 4倍のオーバーサンプリ ング周波数 4 f 2 でオーバ一サンプリ ングすると共に、 これを 1/3倍の周波 数でリ サンプリ ングするこ とができ、 かく して出力ディ ジタ ル信号 D ουτ と して第 1 のサンプリ ング周波数 f , でなる第 1 のディ ジタル信号 S , を送出する こ とができる。
第 1図の構成においていずれの方向にオーバーサンプリ ン グレー トを変換する場合にも、 ォ一バーサンプリ ング周波数 が第 1及び第 2 のサンプリ ング周波数 f ！ 及び f 2 に対して 最小公倍数の関係になり、 これにより第 1 のサンプリ ング周 波数 ί , から第 2 のサンプリ ング周波数 ί 2 にレー ト変換す る際も、 第 2のサンプリ ング周波数 f 2 から第 1 のサンプリ ング周波数 f ！ に レー ト変換する際も、 サンプリ ングレ一 ト 変換装置 1 は第 2図に示すよう にそれぞれの場合において必 要なナイ キス ト周波数 （ ί 2、 f 2/ 2 ) に対して全 く 同一 のナイ キス ト特性 TNQをもつこ とができる。 以上の構成によれば、 第 1 及び第 2 のサ ンプリ ング周波数 f ！ 及び ί 2 の最小公倍数に対応する長さの F' I R型ディ ジ タルフ ィ ルタ 2 A〜 2 K、 3 A〜 3 L、 4 A〜 4 Kを用いて、 オーバーサンプリ ングの手法でレー ト変換するようにしたこ とにより、 第 1 及び第 2 のサンプリ ング周波数 ί , 及び f 2 間について双方向にレー ト変換し得るサンプリ ングレー ト変 換装置 1 を実現できる。
( 2 ) 第 2実施例
( 2 - 1 ) 第 2実施例のサンブリ ングレー ト変換原理
第 2実施例によるサンプリ ングレー ト変換装置は、 上述し た D— 1 フォーマツ トによる 625/50コ ンボ一ネ ン トディ ジタ ルビデオ信号のサンプリ ング周波数を、 D _ 2 フォーマツ ト による P A Lコ ンポジッ トディ ジタルビデォ信号に対応する サンプリ ング周波数にレー ト変換すると共に、 逆に P A L コ ンポジッ トディ ジタルビデオ信号のサンプリ ング周波数を、 625/50コ ンボーネ ン トディ ジタルビデオ信号に対応するサン プリ ング周波数にレー ト変換する ものである。
実際上 D — 1 フォーマッ トに基づく 625Z50コ ンポーネ ン ト ディ ジタルビデオ信号のサンプリ ング周波数 ί D 1は周波数 13 . 5 ( M Hz ] に規定されており、 これによりディ ジタルビデオ 信号の 1 ラ イ ン当たり のサ ンプル数は 864 サ ンプルとなり 、 従って 1 フ レームの総サンプル数は 540000サ ンプルとなる。
また D— 2 フォーマツ トに基づく P A Lコ ンポジッ トディ ジタルビデオ信号のサンプリ ング周波数 f D 2は、 水平周波数 i hを周波数 15. 625 1 K Hz とおいて次式
50
(284 ) f
4.43361875 ( M Hz J ( 2 ) に基づいて算出した副搬送波周波数 ί scを 4倍した周波数 1 7.734475 [ Hz ； となり、 これによりディ ジタルビデオ信号 の 1 ラ イ ン当たり のサンプル数は 1135.0064サンプルとなり - 従って 1 フ レームの総サンプル数は 709379サンプルとなる。
このよう に 625/50コ ンポーネン トディ ジタルビデォ信号と P A Lコ ンポジッ トディ ジタルビデオ信号との 1 ラ イ ン当た り のサンプル数の比は 864:1135.0064 であり、 適当な整数の 閔係を有していないこ とがわかる。
従って従来の場合には 16500次の長さの長大なオーバーサ ンプリ ングフィ ルタを採用せざるを得ない。
これに対して第 2実施例によるサンプリ ングレー ト変換装 置においては、 上述した 1 ライ ン当り のサンプル数の比から 近似的に例えば長さ 4554次のオーバーサ ンプリ ングフィ ルタ を構成し、 これにより双方向についてサンプリ ングレー トを 変換し得るようになされている。
すなわち 625/50コ ンポ一ネン トディ ジタルビデォ信号のサ ンプリ ング周波数から P A L コ ンポジッ トディ ジタルビテォ 信号に応じたサンプリ ング周波数に変換する場合には、 サン プリ ング周波数 f D 1 ( =13.5 ( MHz) ) の 506倍の周波数で オーバ—サンプリ ングした後 1/414倍の周波数でリ サンプリ ングする。
また逆に P A Lコ ンポジッ トディ ジタルビデォ信号のサン プリ ング周波数を 625/50コ ンポ一ネ ン ト ディ ジタルビデォ信 号に対応するサンプリ ング周波数に変換する場合には、 サン プリ ング周波数 f D 2 ( = 17.734475 ( MHz ) ) の 414倍の周 波数でオーバーサンプリ ングした後 1/506倍の周波数でリ サ ンプリ ングする。 „
このよう にすればオーバーサンプリ ング周波数自体はそれ ぞれ周波数 6831 · MHz ] 及び 7342.04 ( M Hz となり、. こ 結果オーバ一サンプリ ング周波数によるナイ キス 卜特性には
Ί { % ) 程度に実用上十分に小さい差異が生じるにすぎない 結果を得る こ とができる。
従って第 2実施例におけるサンプリ ングレ ト変換装置に よれば、 ナイ キス ト周波数自体を実用上問題のない周波数に 設定したこ とにより、 一段と簡易な構成によって 625/50コ ン ポーネ ン トディ ジタルビデオ信号及び P A Lコ ンポジッ トデ ィ ジタルビデオ信号相互間において、 確実に双方向にサ ンプ リ ング周波数のレー ト変換を実行し得る。 ( 2 - 2 ) オーバ一サ ンブリ ングフ ィ ルタ の構成
第 3図において、 1 0 は全体と して上述の原理を用いた 62 5/50コ ンポーネ ン トディ ジタルビデォ信号及び P A L コ ンポ ジッ トディ ジタルビデォ信号相互間を双方向にサンプリ ング レー ト変換をするサンプリ ングレー ト変換装置を示し、 こ ； 実施例の場合それぞれ集積回路化された 1 個のオーバーサ ン プリ ングフィ ルタ 1 1 を 4個 （ 1 1 A、 1 1 B、 1 1 C、 1 1 D ) 組み合わせて構成されている。
実際上こ の集積回路化された 1個分のオーバ一サンプリ ン グフ ィ ルタ 1 1 ( 1 1 A〜 1 1 D ) は第 4図に示すように長 さが最大 5次までの F I R型ディ ジタルフィ ルタで構成でき るようになっており、 第 1 の入力端 1 1 aを通じて入力され るディ ジタル信号 D G I Nが遅延入力選択回路 1 2を介して、 それぞれ所定の遅延時間 T を有する第 1 、 第 2、 第 3及 第 4 のフ リ ップフロップ； I 3 A、 1 3 B、 1 3 C及び 1 3 D の直列回路に供給される。
遅延入力選択回路 1 2 はそれぞれ遅延時間 T , 、 2倍の遅 延時間 2 T , 、 3倍の遅延時間 3 T , でなるフ リ ップフロッ プ 1 2 A、 1 2 B、 1 2 Cを有し、 ディ ジタル信号 D G t Nが 各フ リ ップフロップ 1 2 A、 1 2 B、 1 2 Cを通じてそれぞ れ所定時間遅延され、 それぞれの遅延出力が続く スィ ッチ回 路 1 2 Dの第 1、 第 2、 第 3 の入力端 a、 b、 c に入力され ている。
このスィ ッチ回路 1 2 Dにおいて、 フィ ルタ制御回路 1 4 から供給される第 1 の選択制御信号 C N T i に応じて第 丄 〜 第 3 の入力端 a〜 cが選択され、 これにより入力されるディ ジタル信号 D G l Nをフィ ルタ制御回路 1 4の制御に応じた遅 延時間分だけ遅延させ、 この結果得られる遅延ディ ジタ )レ信 号 D G ,。が続く第 1 のフ リ ップフコップ 1 3 Aに送出される と共に第 1 の乗算回路 1 5 Aに入力される。
また第 1 、 第 2、 第 3 のフ リ ップフロップ 1 3 A、 1 3 B 1 3 Cからそれぞれ送出される遅延ディ ジタル信号 D G , ,、 D G 12、 D G 13は、 それぞれ'後段の第 2、 第 3、 第 4 のフ リ ップフ ロップ 1 3 B、 1 3 C、 1 3 Dに送出される と共に第 2、 第 3、 第 4 の乗箕回路 1 5 B、 1 5 C 1 5 Dに入力さ れる。
こ こで第 4 のフ リ ッブフロップ 1 3 Dから送出される遅延 ディ ジタル信号 D G , 4は、 第 1 の出力端 1 1 bを通じてォ一 バ一サンプリ ングフィ ルタ 1 1 全体の出力遅延ディ ジタル信 号 D D 0UT と して送出される と共に連延量選択回路 1 6 の第 1 の入力端 a に入力される ώ
第 3 のフ リ ップフロップ 1 3 Cから送出される遅延ディ ジ タル信号 D G , 3は、 上述のフ リ ップフ πップ 1 3 Dに加えて 3倍の遅延時間 3 T , を有するフ リ ップフ ロップ 1 3 Eに入 力され、 その遅延ディ ジタル信号 D G 15が遅延量選択回路 丄 6 の第 2 の入力端 bに入力きれてい,る。
遅延量選択回路 1 6 はフィ ルタ制御 ¾路 1 4 から供給され る第 2 の選択制御信号 C N T2 に応じて第 1 又は第 2 の入力 端 a又は bを選択制御し、 この結果第 4 のフ リ ップフ ロップ 1 3 Dから送出される遅延ディ ジタル信号 D G 14又はこれに 対して 2倍の遅延時間 2 T だけ遅延した遅延ディ ジタル信 号 D G 15の何れかが第 5 の乗算回路 1 5 Eに入力される。
この第 1 〜第 5 の乗算回路 1 5 A 1 5 Eにはそれぞれ R 0 (read only memory) 耩成の第 1 〜第 5 の係数発生回路 1 7 A〜 1 7 Eからそれぞれ係数データ c 2。、 c 21、 c Z2、 c 2 3、 し 2 4が入力されている。 この結果第 1 〜第 5 の乗算回路 1 5 A〜 1 5 Eにおいて、 それぞれ遅延ディ ジタル信号 D G ,。、 D G H、 D G 1 2、 D G I 3、 D G 14 (又は D G 1 S) と、 対応する係数データ c 2。、 c 2 i、 c 22、 c Z3. c 24とが乗算され、 各乗算結果が第 1〜第 5 の加算入力選択回路 1 8 A〜 1 8 Eの第 1 の入力端 a に入 力され、 それぞれの出力端を通じて第 1 〜第 5の加算回路 1 9 A〜 1 9 Eに入力される。
第 1 〜第 5 の加箕入力選択回路 1 8 A〜 1 8 Eのそれぞれ 第 2 の入力端 bは接地され、 これにより フィ ルタ制御回路 1 4から入力される第 3の選択制御信号 C N T3 に応じて第 i 〜第 5 の加算入力選択回路 1 8 A〜 1 8 Eの第 1 の入力端 a が選択された場合、 第 1〜第 5 の加算回路 1 9 A〜 1 9 Eに おいて、 第 2の入力端 1 1 cを通じて外部から入力される加 算ディ ジタルデータ D AI Nと、 第 1〜第 5 の乗算回路 1 5 A 〜 1 5 Eから入力される乗算結果とが全加算されこれが第 2 の出力端 1 1 dを通じて出力ディ ジタル信号 D G OUT として 送出される。
また第 3 の選択制御信号 C N T3 によって第 1〜第 5 の加 箕入力選択回路 1 8 Α〜 1 8 Εの第 2 の入力端 bが選択され た場合、 第 1 〜第 5 の加算回路 1 9 A〜 1 9 Eに第 1 〜第 5 の加算入力選択回路 1 8 A〜 1 8 Eから値 「 0 」 のデータが 入力されるこ とにより、 外部から入力される加算ディ ジタル データ D A I Nがそのまま出力ディ ジタル信号 D G οϋτ として 送出される。
この実施例によるオーバ一サンプリ ングフィ ルタ 1 1 の場 合、 それぞれ第 1 〜第 5 の係数発生回路 1 7 A〜 1 7 Eの R O M内部の記憶領域には 506個の係数から成る係数データ c 20〜 c Z4が格納されており 各係数は所定の遅延時間 ご とに選択されて出力されるよう になっている。
実際上このオーバーサン 7·リ ングフィ ルタ 1 1 の場合、 動 作モ一 ドに応じて係数発生翻路 1 7 A〜 1 7 Eの R O Mの読 出し領域を指定する R 0 M ¾ - ドデータ D T ROM 及びク 口ッ ク信号に応じて R 0 Mの読岀 - 1し 5タ イ ミ ングを指定するァ ド レ スデータ D T ADK がフィ ルタ制御回路 1 4及びア ド レス発生 回路 2 O A〜 2 0 Eに入力される。
ァ ドレス発生回路 2 0 A〜 2 0 Eは R O Mモー ドデータ D T ROM 及びァ ド レスデータ D T AD R に対応する読出しァ ド レ スデータ A D R 。 〜 A D R 41 を発生し、 これを第 1 〜第 5 の 係数発生回路 1 7 A〜 1 7 Eに供給する。
かく して係数発生回路 1 ? A〜 1 7 Eに書き込まれている 係数データ c 2。〜 c 24は、 それぞれ対応するア ド レス発生回 路 2 0 A〜 2 0 Eから与えられる読出しァ ド レスデータ A D R 0 〜 A D R 4 に応じて読み出される。
またフィ ルタ制御回路 1 4 は R 0 Mモー ドデータ D T R。M 及びア ド レスデータ D T ADR と、 設定入力された制御データ D T CNT とに基づいて、 オー バーサ ンプリ ングフィ ルタ 1 1 全体をどのよう に制御すべきかを示す動作モー ドを検出する これにより フィ ルタ制御面路 1 4 この動作モー ドに応し て遅延入力選択回路 1 2、 遅延量選択回路 1 6 、 第 1 〜第 5 の加算入力選択回路 1 8 A〜 1 8 Eをそれぞれ制御する第 1 第 2及び第 3 の選択制御信号 C N T , 、 C Ν Τ2 及び C N T
3 を発生し、 このよう にしてオーバーサンプリ ングフィ ルタ
1 1全体の動作モー ドを制御するようになされている。
本発明の双方向のサンプリ ングレー ト変換装置は、 第 4図 について述べたような集積回路化された 1個分のオーバ一サ ンプリ ングフィ ルタ 1 1が 4個で構成されている。 以下に全 体の構成を述べる。
第 3図及び第 4図において、 第 1及び第 2のオーバーサン プリ ングフィ ルタ 1 1 Α及び 1 1 B、 第 3及び第 4 のォーノ ··、· 一サンプリ ングフィ ルタ 1 1 C及び 1 1 Dがそれぞれ縦続接 続され、 サンプリ ングレー ト変換の対象となるディ ジタル信 号 S I N1。が第 1及び第 3 のオーバ一サンプリ ングフィ ルタ 1
1 A及び 1 1 Cの第 1 の入力端 1 1 a に入力ディ ジタル信号
D G I Nと して入力されている。
この第 1及び第 3 のオーバーサンプリ ングフィ ルタ 1 1 A 及び 1 1 Cの第 2の入力端 1 1 c は接地されており、 これに よりそれぞれ加算ディ ジタルデータ D A τ Nとして値 「 0 」 が 入力される。
また第 1 及び第 3 のオーバ一サンプリ ングフィ ルタ 1 1 A 及び 1 1 Cの第 1 の出力端 1 1 b は、 それぞれ第 2及び第 4 のォ一バーサンプリ ングフィ ルタ 1 1 B及び 1 1 Dの第 1 の 入力端 1 1 a に接続され.. 第 1及び第 3 のオーバーサンブリ ングフィ ルタ 1 1 A及び 1 1 Cから送出される出力遅延ディ ジタル信号 D G0UTA及び D G0UT cが、 第 2及び第 4 のオーバ —サンプリ ングフィ ルタ 1 1 B及び 1 1 Dの入力ディ ジタル 信号 D G 1 Nと して入力される。
さ らに第 1及び第 3 のオ サンプリ ングフィ ルタ 1 1 A及び 1 1 Cの第 2 の出力端 1 1 d は、 それぞれ第 2及び第 4 のオーバ一サンプリ ングフィ ルタ 1 1 B及び 1 1 Dの第 2 の入力端 1 1 bに接続され、 第 1及び第 3のォ一バーサンプ リ ングフィ ルタ 1 1 A及び 1 1 Cから送出される出力ディ ジ タル信号 D G 0UTA及び D G 0UTCが、 第 2及び第 4 のオ
ンプリ ングフイ ノレタ B -及 1
サ 1 1 7び 1 1 Dの加算ディ ジタルデ —タ D A I 'と して入力される。
このよう にして縦続接続された第 1 及び第 2のオ サ ンプリ ングフィ ルタ 1 1 A &び 1 1 B、 第 3及び第 4 のォー バ一サンプリ ングフィ ルタ 1 Γ C及び 1 1 Dは、 それぞれ全 体と して F I R型ディ ジタルフィ ルタでなる長さ 4554次のォ サンプリ ングフィ ルタを構成している。
この結果第 2及び第 4 のオ サンプリ ングフィ ルタ 1 1 B及び 1 1 Dから送出される出力ディ ジタル信号 D Go UTB 及び D G0UTDは加算回路 2 1 に入力され、 これにより得られ る加算ディ ジタル信号がレー ト変換後のディ ジタル信号 S ou と して送出される。
以上のような全体の構成により、 本発明のサンプリ ングレ ト変換装置 1 0 は D— 1 フォーマツ トの入力データから D 一 2 フォーマツ トの出力データへのサンプリ ングレー ト変換 又は D— 2 フォーマツ 卜の入力データから D— 1 フォーマツ トの出力データへのサンプリ ングレー ト変換を選択的に行う こ とができる。 次に-、 サ ンプリ ングレー ト変換装置 1 0 の D— 1 フォーマ ッ 卜から D— 2 フォーマツ 卜へのレー ト変換時の動作と、 D - 2 フォーマツ トから D— 1 フォ一マツ トへの レー ト変換時 の動作について述べる力 、 それぞれのレー ト変換におけるォ 一バーサンプリ ングフィ ルタの基本構成は第 3図において、 D— 1 フォ一マツ トから D— 2 フォーマツ トへの レ一 ト変換 時上側の 2 つのオーバーサンプリ ングフィ ルタ 1 1 A及び 1 1 Bを縦続接続した構成部分を用い、 これに対して D - 2 フ ォーマツ トカ、ら D— 1 フォーマツ トへのレー ト変換時 4 つの オーバーサ ンプリ ングフ ィ ルタ 1 1 A〜 1 1 D全体を接続し た構成を用いる。 それぞれの構成の切り換えは、 先に述べた フ ィ ルタ制御回路 1 4で形成される選択制御信号 C N T , 、 C N T 2 、 C N T 3 によって行なわれる。 ( 2 — 3 ) D— 1 フォーマッ トから D— 2 フォーマッ ト へのレー ト変換時の動作
第 5図において、 3 0 は全体と して上述した双方向のサ ン プリ ングレー ト変換装置 1 0 (第 3図） を用いて、 D— 1 フ ォーマツ トによる 625/50ュンポーネ ン トディ ジタルビデォ信 号のサンプリ ング周波数を、 D— 2 フォーマッ トによる P A Lコ ンポジッ トディ ジタルビデオ信号に対応するサンプリ ン グ周波数にレー ト変換する場合のサ ンプリ ングレー ト変換装 置を等価回路によって示す。
すなわちこの場合、 縦続接続された第 1 及び第 2 のオーバ —サ ンプリ ングフ ィ ルタ 1 1 A及び 1 1 B の各遅延入力選択 回路 1 2 のスィ ッチ回路 1 2 Dは、 フ ィ ルタ制御回路 1 4 か ら送出される第 1 の選択制御信号 C N T , によって第 〗 の入 力端 a が選択されている。
また各遅延量選択回路 1 6 はフィ ルタ制御回路 1 4 から送 出される第 2 の選択制御信号 C N T 2 によって第 1 の入力端 a が選択され、 さ らに各第；！ 〜第 5 の加算入力選択回路 1 8 A〜 1 8 Eはフィ ルタ制御回路 1 4 から送出される第 3 の選 択制御信号 C N T 3 によって第 1 の入力端 a が選択されてい る。
これに対して縦続接続された第 3及び第 4 のオーバーサ ン プリ ングフィ ルタ 1 1 C及び 1 1 Dの第 1 〜第 5 の加算入力 選択回路 1 8 A〜 1 8 Eはそれぞれ、 フィ ルタ制御回路 1 4 から送出される第 3 の選択制御信号 C N T 3 によって第 2 の 入力端 bが選択されている。
このようにしてサンプリ ングレー ト変換装置 3 0 において は、 第 3及び第 4 のォーバーサンプリ ングフィ ルタ 1 1 C及 び 1 1 Dを動作しない状態に制御し、 第 1 及び第 2 のオーバ —サンプリ ングフィ ルタ 1 1 A及び 1 1 Bを用いた長さ 9次 (回路構成は 10次であるが、 後述するよう に最終段の乗算は 行なわないので 9次となる） の F I R型ディ ジタルフィ ルタ で構成されている。
従って入力される 625/50コ ンボ一ネ ン トテ ィ ジタルビテ ^ 信号 S 1 N D 1は、 それぞれ所定の遅延時間 T , を有する 10個の フ リ ップフロップ 3 1 A〜 3 1 J に順次入力され、 各フ リ ッ プフコップ 3 1 A〜 3 1 I の出力ディ ジタル信号 D 3。〜！ 3 9 が続く フ リ ップフ ロ ップ 3 1 B〜 3 1 J に入力される。
またこれと共に各フ リ ップフロップ 3 1 A〜 3 1 J の出力 ディ ジタ ル信号 D 3。〜 D 39は乗算回路 3 2 A〜 3 2 J におい て所定の係数 c 3。〜 （： 39と乗算された後、 全乗算結果が加算 回路 3 3 A〜 3 3 J において加算され、 このようにして 625/ 50コ ンボ一ネ ン トディ ジタルビデオ信号 S！ ND ,のサ ンプリ ン グ周波数をレー ト変換して、 P A Lコ ンポジッ トディ ジタル ビデオ信号のサ ンプリ ング周波数に対応するディ ジタル信号 S 0 U T D 2 を得るよう になされている。
こ こで最後部の乗算回路 3 2 J に入力される係数 c 39は常 に値 「 0 」 に選定され、 また他の乗箕回路 3 2 A〜 3 2 I に 入力される係数 c 3。〜 c 38は、 第 6図 （ A ) 及び （ B ) に示 すように所定の遅延時間 T , ごとに、 第 1及び第 2 のォーハ 一サ ンプリ ングフ ィ ルタ 1 1 A及び 1 1 Bの係数発生回路 1 7 A〜 1 7 E (第 4図） の R 0 M領域に記憶された 506個分 の係数でなる係数データ c 2。〜 c Z4をそれぞれ用いるよう に なされている。
こ のよ う に 506個分の係数でなる係数データ c 2。〜 c 24を 所定の遅延時間 T , ごとに与えるよう にしたこ とにより、 62 5/50コ ンポーネ ン トディ ジタルビデオ信号 S , ND ,は 506倍の 周波数でオーバ一サ ンプリ ングされると共に.、 このォ一ハ一 升 ；- ') Vグ周波数に対して 1/414倍の周波数のタイ ¾ ： ダ で発生する所定の係数を与える こ とにより、 1/414倍の周波 数でリ サ ンプリ ングされる。
こ のよ う に してサ ンプリ ング レー ト変換装置 3 0 は、 全体 と して、 入力される 625/50,コ ンポーネ ン トディ ジタルビデォ 信号 S , N D ,を 506倍の周波数でオーバーサンプリ ングする と 共に、 このオーバーサ ンプリ ング周波数を 1/414倍の周波数 で リ サンプリ ングする 4554次 （ 9次 X 506倍でなる） のォー バ一サンプリ ングフィ ルタを構成している。
第 5図の構成によれば、 625/50コ ンポ一ネ ン トディ ジタル ビデオ信号 S I ND 1のサンプリ グ周被数をレー ト変換し、 P A L コ ンポジッ トディ ジタルビデォ信号のサ.ンプリ ング周波 数 対応するディ ジタル信号 S。 UT D z を得る こ とができるよ う なサ ンプリ ングレー ト変換装置 3 0 を実現し得る。
( 2 - 4 ) D— 2 フォーマ 'タ トから D— 1 フォーマッ ト
へのレー ト変換時の動作
第 7図において、 4 0 は全体と して上述した双方向のサン プリ ングレー ト変換装置 1 0 (第 3図） を用いて、 D — 2 フ ォーマツ トによる P'A Lコ ンポジッ. ディ ジタルビデオ信号 のサンプリ ング周波数を、 D— 1 フォーマツ トによる 625/5ϋ コ ンポーネ ン トディ ジタルビデオ信号に対応するサ ンプリ ン グ周波数に レー ト変換する場合のサ ンプリ ングレー ト変換装 置を等価回路によって示^^ '
オーバーサ ンプリ ングフィ ルタ 4 0 の:場合、 第 3図及び第 4 図に示すよう に、 第 1 のォ一ハ一サンプリ ングフィ ノレタ ] 1 Αの遅延入力選択回路 1 2 のスィ ツチ回路 1 2 Dはフ ィ ル. タ制御回路 1 4 から送出される第 1 ©選択制御信号 C N T , によって第 1 の入力端 a'が選択され、 遅延量選択回路 1 6 は 第 2 の選択制御信号 C N T 2 に応じた所定のタイ ミ ングて第 1 又は第 2 の入力端 a又は bが切換制御されている。
また第 2 のオーバ一サンプリ ングフィ ルタ 1 1 Bの遅延入 力選 -択回路 1 2 のスィ ッチ回路 1 2 Dはフィ ルタ制御回路 1 4から送出される第 1 の選択制御信号 C N T , によって第 3 の入力端 cが選択され、 遅延量選択回路 1 6 は第 2 の選択制 御信号 C N T 2 によって第 1 の入力端 aが選択されている。
さ らに第 3 のオーバーサンプリ ングフィ ルタ 1 1 Cの遅延 入力選択回路 1 2 のスィ ッチ回路 1 2 Dはフィ ルタ制御回路 1 4から送出される第 1 の選択制御信号 C N T , によって第 2 の入力端 bが選択され、 遅延量選択回路 1 6 は第 2 の選択 制御信号 C N T 2 によって第 1 の入力端 aが選択されている, さ らにまた第 4 のオーバーサンプリ ングフィ ルタ 1 1 Dの 遅延入力選択回路 1 2 のスィ ッチ回路 1 2 Dはフィ ルタ制御 回路 1 4から送出される第 1 の選択制御信号 C N T , によつ て第 1 の入力端 aが選択され、 遅延量選択回路 1 6 は第 2 の 選択制御信号 C N T 2 によって第 1 の入力端 aが選択されて いる。
第 1 〜第 4 のオーバ一サンプリ ングフィ ルタ 1 1 A〜 ί 1 Dの各第 1 〜第 5 の加算入力選択回路 1 8 Α〜 1 8 Εは各フ ィルタ制御回路 1 4から送出される第 3 の選択制御信号 C Τ 3 によって第 1 の入力端 a が選択されている。
サンプリ ングレー ト変換装置 4 0 は、 第 1及び第 2 のォー バーサンプリ ングフィ ルタ 1 1 A及び 1 1 Bに対して、 第 3 及び第 4 のオーバ一サンプリ ングフィルタ 1 1 C及び 1 1 D を所定の遅延時間 分遅延させたタイ ミ ングで動作させる と共に、 それぞれのディ ジタル出力を加箕する こ とにより . 全体と して長さ 1 1次の F I R型ディ ジタルフィ ルタを構成し ている。
従って P A Lコ ンボジッ トディ ジタルビデオ信号 S , N D 2は、 それぞれ等価的に 10個のフ リ ップフロップ 4 1 A〜 4 1 J及 び 4 4 A〜 4 4 J の縦続回路に入力されている。
フ リ ップフ ロップ 4 1 A〜 4 1 Jはそれぞれ所定の遅延時 間 T , を有し、 各フ リ ップフ ロップ 4 1 A〜 4 1 J の出力デ ィ ジタル信号 D 4。〜 D 4 9が続く フ リ ップフ 口ップ 4 1 B 〜 4 1 J に入力される。
これと共に各フ リ ッブフロップ 4 1 A〜 4 1 J の出力ディ ジタル信号 D 4。〜 D 4 9は乗算回路 4 2 A〜 4 2 J において所 定の係数 c "〜 c 4 ,と乗算された後、 加算回路 4 3 A〜 4 3 J において加算され、 この加算結果が加算回路 2 1 に入力さ れる。
第 5 の乗算回路 4 2 Eに入力される出力ディ ジタル信号 D 4 4は、 遅延量選択回路 1 6 によって第 5 のフ リ ップフロップ 4 1 Eから送出される出力ディ ジタル信号 D 4 4 A か又は第 1 1 のフ リ ップフ ロップ 4 1 Kの出力ディ ジタル信号 D 4 4 B か の何れかが選択されて入力されている。
実際上第 5 のフ リ ップフロップ 4 1 Eから送出される出力 ディ ジタル信号 D 4 4 A は、 第 4 のフ リ ップフ ロップ 4 1 Dか ら送出される出力ディ ジタル信号 D 4 3を所定の遅延時間 T , だけ遅延される。 また第 1 1 のフ リ ップフロ ップ 4 1 Kの出力ディ ジタル信 号 D 44 B は、 第 5 のフ リ ップフロップ 4 1 Eから送出される 出力ディ ジタル信号 D 44A に対して 2倍の遅延時間 2 T , だ け遅延される。
これに対してフ リ ップフロップ 4 4 A〜 4 4 J のう ち、 第 1 のフ リ ップフロップ 4 4 Aは 2倍の遅延時間 2 T , を有し、 また第 2から第 1 0 のフ リ ップフロップ 4 4 B〜 4 4 J はそ れぞれ所定の遅延時間 T , を有し、 各フ リ ップフ ロップ 4 4 A〜 4 4 J の出力ディ ジタル信号 D 5。〜 D 59が続く フ リ ップ フロップ 4 4 B〜 4 4 J に入力される。
これと共に各フ リ ップフロップ 4 4 A〜 4 4 J の出力ディ ジタル信号 D 50〜 D 59は乗算回路 4 5 A〜 4 5 J において所 定の係数 c 5。〜 c 59と乗算された後、 加算回路 4 6 A〜 4 6 J において加算され、 この加算結果が加算回路 2 1 に入力さ れる。
このよう にして P A L コ ンポジッ トディ ジタルビデオ信号 S I NDZのサンプリ ング周波数をレー ト変換し、 625/50コ ンポ —ネン トディ ジタルビデオ信号に対応するサンブリ ング周波 数を有するディ ジタル信号 S。UTD 1 を得るようになされてい る。
この実施例の場合、 第 6図 （ C ) 及び （ E ) に示すよう に. 上段の乗算 HI路 4 2 A〜 4 2 J に与えられる係数 c 4。〜 c 9 は-、 所定の遅延時間 ごとに、 第 1 及び第 2 のォ一パーザ ンプリ ングフィルタ 1 1 A及び 1 1 Bの係数発生回路 1 7 A 〜 1 7 E (第 4図） の R 0 M領域に記憶された 506個分の係 数データ c 2。〜 c 24をそれぞれ用いるよう になされている。 また第 1 及び第 2 のオーバ一サンプリ ングフィ ルタ 1 1 A及 び 1 1 Bの係数発生回路 1 7 A〜 1 7 Eは、 D — 1 フ才一マ ッ トから D — 2 フォーマツ トにレー ト変換する場合について 上述したと同様のものが使われる。
各乗箕回路 4 2 A〜 4 2 J に割り付けられる係数は次のよ う になつている。 すなわち箏 1 の乗算回路 4 2 Aに与えられ る係数 c 4。は、 506個分の係 2数 δデータ c z。の中の G 〜 413番 目までの 414個の係数が与えられ、 414〜 505番目までの係 数については、 その係数は与えられず、 代わりに値 「 0 — . か: 与え られる。
また第 2 の乗算回路 4 2 Bに与えられる係数 c 41は、 506 個分の係数データ c 21の中の 0 〜 321番目までの 322個の係 数が与えられ、 322〜 505番目までの係数については.、 その 係数は与えられず、 代わりに値 「 0 」 が与え られる。
さ らに第 3 の乗算回路 4 2 Cに与えられる係数 c <zは、 5 06個分の係数データ c 22の中の 0 〜 229番目までの 230個の 係数が与えられ、 230〜 505番目までの係数については、 そ の係数は与えられず、 代わり に値 「 0 」 が与えられる。
またさ らに第 4 の乗算回路 4 2 Dに与えられる係数 c 43は. 506個分の係数データ c 23の中の 0 〜 137番目までの 138個 の係数が与え られ、 138〜 505番目までの係数については . その係数は与えられず、 代わり に値 「 0 」 が与えられる t こ こで第 5 の乗算回路 4 2 Eに与えられる係数 c は、 5 06個分の係数データ c 24の中の 0 〜45番目までの 46個と 46G 〜 505番目まての 46個の係数が与えられ、 46〜 459番目まで の係数については、 その係数は与えられず、代わり に値 「 0 . が与えられる。
これに続いて第 6 の乗算回路 4 2 Fに与えられる係数 c 4 5 は、 506個分の係数データ c 2 1の中の 368〜 505番目までの 138個の係数が与えられ、 0〜 367番目までの係数について は、 その係数は与えられず、 代わり に値 「 0 」 が与えられる c さ らに第 7 の乗算回路 4 2 Gに与えられる係数 c 4 6は、 5 06個分の係数データ c Z 2の中の 276〜 505番目までの 230個 の係数が与えられ、 0〜 275番目までの係数については、 そ の係数は与えられず、 代わりに値 「 0 」 が与えられる。
また第 8 の乗算回路 4 2 Hに与えられる係数 c 4 7は、 506 個分の係数データ c 2 3の中の 184〜 505番目までの 322個の 係数が与えられ、 0〜 183番目までの係数については、 その 係数は与えられず、 代わりに値 「 0 」 が与えられる。
さ らに第 9 の乗算回路 4 2 1 に与えられる係数 c 4 Bは、 5 06個分の係数データ c 2 4の中の 92〜 505番目までの 414個の 係数が与え られ、 0〜91番目までの係数については、 その係 数は与えられず、 代わりに値 「 0 」 が与えられる。
そして、 第 1 0 の乗算回路 4 2 J に与えられる係数 c 4 9は. 全て値 '「 0 に選定される。
これに対して第 6図 （ D ) 及び （ F ) に示すよう に、 下段 の乗算回路 4 5 Α〜 4 δ J に与えられる係数 c 5。〜 （： 5 9は、 所定の遅延時間 T， ごとに第 3及び第 4 のオーバ一サ ンプリ ングフ ィ ルタ 1 1 C及び 1 1 D の係数発生回路 1 7 A〜 1 7 Eの R 0 M領域に記憶された 506個分の係数データ c 2 c 24がそれぞれ供給されている。
各乗算回路 4 5 A 4 5 J に与えられる係数は次のよう に なっている。 '
実際上第 1 の乗算回路 4 5 Aに与えられる係数 c 5。は.、 5 06個分の係数データ c 2。の中の 414 505 番目までの 92個の 係数が与え られ、 0 413番目までの係数については、 その 係数は与えられず、 代わりに値 「 0 」 が与えられる。
また第 2 の乗算回路 4 5 Bに与え られる係数 c 5 ,は、 50f; 個分の係数データ c 21の中の 322 505番目までの 184個の 係数が与えられ、 0 32ί番目までの係数については、 その 係数は与えられず、 代わり に値 「 ひ 」 が与えられる。
さ らに第 3 の乗算回路 4 5 Cに与えられる係数 c 52は、 5 06個分の係数データ c 22の中の 23ひ〜 505番目までの 276個 の係数が与えられ、 0 229番目まで ©係数については、 そ の係数は与えられず、 代わり に値 「 0 」 が与えられる。.
またさ らに第 4 の乗算回路 4 5 Dに与えられる係数 c 53は、 506個分の係数データ c 23の中の 138 505番目までの 368 個の係数が与えられ、 0 137番目までの係数については、 その係数は与え られず、 代わりに値 「 0 」 が与えられる。
また第 5 の乗算回路 4 5 Eに与えられる係数 c 54は . 50 個分の係数データ c 24の 46 459番目までの 414個の係数 与え られ、 0 45番目及び 460 505 番目の係数については その係数は与えられず、 代わり に値 「 0 」 が与えられる。
さ らに第 6 の乗算回路 4 5 Fに与えられる係数 c 5-3は、 5 06個分の係数データ c 2。の中の 0〜 367番目までの 368個の 係数が与えられ、 368〜 505番目の係数については、 その係 数は与えられず.、 代わり に値 「 0一 が与えられる
またさ らに第 7 の乗箕回路 4 δ Gに与えられる係数 c 5 faは. 506個分の係数データ c 2 1の中の 0〜 275番目までの 276個 の係数が与えられ、 276〜 505番目までの係数については、. その係数は与えられず、 代わり に値 「 ϋ 」 が与えられる。 また第 8 の乗算回路 4 5 Ηに与えられる係数 c 5 7は、 506 個分の係数データ c 2 2の中の 0〜 〗83番目までの 1 84個の係 数が与えられ、 184〜 505番目までの係数については、 そ C; 係数は与えられず、 代わり に値 「 0 」 が与えられる。
さ らに第 9 の乗算回路 4 δ I に与えられる係数 c 5 8は、 5 06個分の係数データ c 2 3の中の 0〜91番目までの 92個の係数 が与えられ、 92〜 505番目までの係数については、 その係数 は与えられず、 代わりに値 「 0 」 が与えられる。
さ らに第 1 0 の乗算回路 4 2 J に与えられる係数 c 5 9は、 全て値 「 0 」 に選定される。
各乗算回路 4 2 A〜 4 2 J、 4 5 A〜 4 5 J において乗算 する係数データ とフ リ ップフロップ出力とは、 タイ ミ ングを 考慮する必要がある。 それは、 各係数発生回路に格納されて いる 506個の係数を D — 1 フォーマツ トから D — 2 フォーマ ツ トへレー ト変換する場合と、 Γ; — 2 フォーマ 'ソ ト力、ら D 1 フォーマツ トヘレ一 ト変換する場合とについて共用するた め、 15 — 2 フォーマツ トから D — 1 フォーマツ 卜へレー ト変 換する場合は、 係数データ とフ リ ップフロップで転送される サンプリ ングデータ との間にずれを生じるからである。 この ずれは、 サ ンプリ ングデータに対して係数データの位相を合 わせる力、、 又は係数デ一ダに対してサンプリ ングデータの位 相を合わせるか、 どちらかの方法で補正する こ とができ る。 本発明におけるオーバ一サンブリ ングフィ ルタにおいては、 後者の方法すなわち係数データに対してサンプリ ングデータ の位相を合わせる方法を採用している。
すなわち第 7図の場合、 下段側のオーバーサンプリ ングつ' ィ ルタ は、 一番先頭にあるフ リ ッブフロ ップ 4 4 Aの遅延時 間と して、 遅延入力選択回路 1 2 において 2 T , が与えられ ており、 この下段側のオーバ一サンプリ ングフィ ルタ は、 1 ク ロック分遅らせたサンプリ ングデータに対して係数データ c 5。〜 （： 5 gを乗算する。 上段側のオーバーサンプリ ングフィ ルタの乗算回路 4 2 A〜 4 2 Dは、 入力されるサンプリ ング データに対してそのまま係数データ c 4。〜 c 4 3を乗算するが 乗算面路 4 2 Eは、 0〜45番目の係数の乗箕と、 この乗箕に 用いられたサンプリ ングデータを 2 ク ック分遅らせたデ一 タに対しても 460 505番目の係数の乗算をする必要がある 従って乗算回路 4 2 Εに送られるサンプリ ングデータのタ イ ミ ングは遅延量選択回路 1 6 において遅延時間 Τ , 又は 3 Τ , だけ遅延されて係数データ c 4 4と乗算される。
また、 係数データ c 4 S〜 c 4 9はサ ンプリ ングデ一クに対し て 2 ク ロック分ずれる。 従って、 遅延入力選択回路 1 2 に いてさ らに 2 Τ , の遅延時間を与えている。 なお、 これはフ リ ップフ ロップ 4 1 Fに招;当する。 このよう にして、 本発明におけるオーバーサンプリ ン グフ ィ ルタは、 506個分の係数データを 414個分ごとに組み合わ せて所定の遅延時間 T , ごとに係数データ c 4。〜 c 4 、 c so 〜 c 59と して乗算回路 4 2 A〜 4 2 J、 4 5 A〜 4 5 J に与 える こ とにより、 全体として、 入力される P A Lコ ンポジッ トディ ジタルビデオ信号 S 1 ND2を 414倍の周波数でオーバ一 サンプリ ングすると共に、 このオーバ一サンプリ ング周波数 の 1/506倍の周波数でリ サ ンプリ ングする 4554次 （11次 >. 4 14倍でなる） のオーバ一サ ンプリ ングフィ ルタを構成し い る。
第 7図の構成によれば、 P A L コ ンポジッ トディ ジタルビ デォ信号 S I ND2のサンプリ ング周波数をレー ト変換して 625/ 50コ ンポ一ネン トディ ジタルビデオ信号のサンプリ ング周波 数に対応するディ ジタル信号 S。UTD 1 を得る こ とができるサ ンプリ ングレー ト変換装置 4 0 を実現し得る。
( 2 - 5 ) 第 2 の実施例の効果
以上の構成によれば、 それぞれ乗箕回路に与える係数を選 択し得るようになされた F I R型ディ ジタルフィ ルタ構成 O オーバ一サンプリ ングフィ ルタを組み合わせ、 625/50コ ンボ ーネ ン トディ ジタルビデォ信号及び P A L コ ンポジッ トディ ジタルビデォ信号間のサ ンプリ ングレー ト変換方向に応し'て 各オーバーサンプリ ングフィ ルタに所定の係数を与える よ う にしたこ とにより、 625/50コ ンポーネン トディ ジタルビデォ 信号のサンプリ ング周波数を P A L コ ンボジッ トディ ジタル ビデオ信号に対応するサンプリ ング周波数に変換する と共に P A L コ ンボジッ トディ ジタルビデォ信号のサ ンプリ ング周 波数を 625 / 50コ ンポーネ ン トディ ジタルビデオ信号に対応す るサ ンプリ ング周波数に変換し得る双方向のサ ンプリ ングレ - ト変換装置を実現できる。
( 3 ) 他の実施例
( 3 — 1 ) 上述の第 1 実施例においては、 レ一 卜変換の対象 となるディ ジタル信号のサンプリ ング周波数の周波数比を 3
： 4 に選定し、 長さ 12次のオーバ一サンプリ ングフィ ルタを 用いて双方向にサ ンプリ ングレー トを変換する場合について 述べたが、 本発明はこれに踉らず、 サンプリ ング周波数の周 波数比が簡単な整数比の関係を有する場合には、 その周波数 比の最小公倍数に応じた長さのオーバ一サ ンプリ ングフィ ル タを構成すれば、 上述の第 1 実施例と同様の効果を得る こ と ができる。
( 3 - 2 ) 上述の第 2実施例においては、 625 /50コ ンポ一ネ ン トディ ジタルビデオ信号のサンプリ ング周波数及び P A L コ ンポジッ トディ ジタルビデォ信号のサンプリ ング周波数の 周波数比の関係より、 近似的に長さ 4554次のオーバーサンー' リ ングフ ィ ルタを用いて双方向にサ ンプリ ング レー トを変換 する場合について述べたが、 本発明はこれ:こ限らず、 種々 ディ ジタル信号のサンプリ ング周波数と他のサンプリ ング周 波数間で双方向にサ ンプリ ング レー トを変換する場合に広く 適用 し得、 こ の場合才一ハ一サ ンプリ ングフ ィ ルタ o長さを これに応じて選定するよう にすれば良い。
( 3 - 3 ) 上述の第 2実施例においては、 集積回路化された 長さ 5次の F I R型ディ ジタルフィ ルタを 4個組み合わせて サ ンプリ ングレー ト変換装置を構成した場合について述べた が、 サ ンプリ ングレー ト変換装置の構成はこれに限らず、 例 えば全体を集積回路化する等種々 の構成を用いるよう にして も上述の実施例と同様の効果を得るこ とができ る。
符号の説明
1 、 1 0、 3 0、 4 0 ……サ ンプリ ング レー ト変換装置、 2 A〜 2 K、 1 2 A〜 1 2 C、 1 3 A〜 1 3 E、 3 1 A〜 S' 1 J、 4 1 A〜 4 1 K、 4 4 A〜 4 4 J ……フ リ ップフ ロ ッ プ、 3 A〜 3 L、 1 5 A ~ 1 5 E . 3 2 A〜 3 2 J、 4 2 A
〜 4 2 J、 4 5 A〜 4 5 J……乗算回路、 4 A〜 4 K、 1 9 A〜 1 9 E、 2 1、 3 3 A〜 3 3 J、 4 3 A〜 4 3 J、 4 6 A〜 4 6 J ……加算回路、 1 1 、 1 1 A〜 1 1 D……オーバ 一サ ンプリ ングフ ィ ルタ、 1 4 フ ィ ルタ制御回路、 1 7
A〜 1 7 E……係数発生回路、 2 0 A〜 2 0 E……ァ ドレ ス 発生回路。

Claims

請求の範囲
1 . 第 1 又は第 2 のサ ンプリ ング周波数でサ ンプリ ングされ てなるディ ジタル信号を、 当該第 1 又は第 2 のサ ンプリ ング 周波数に対して周波数比が簡易な整数関係にある第 2又は第 1 のサンプリ ング周波数に変換するサンプリ ングレー ト変換 装置であって、
上記第 1 及び第 2 のサンプリ ング周波数の上記周波数比の 最小公倍数に応じた長さの F 1 R型ディ ジタ ルフィ ルタで るォ一バーサ ンプリ ングフ イ ノレタ
を具え、 上記ディ ジタル信号の上記第 1 又は第 2 のサンプ リ ング周波数を上記第 2又は第 1 のサ ンプリ ング周波数に変 換する
こ とを特徴とするサンプリ ングレー ト変換装置。
2. オーバーサ ンプリ ングフ イ ノレタ はオーバーサ ンプリ ング の倍率に応じた数の係数データを発生する係数発生手段を有 しており、 上記係数データは上記第 1 のサンプリ ング周波数 から上記第 2 のサ ンプリ ング周波数へのレ一 ト変換と、 上記 第 2 のサ ンプリ ング周波数から上記第 1 のサ ンプリ ング周波 数へのレー ト変換との双方において共用される と共に、 上記 レー ト変換の方向に応じて所定の係数データが値 「 0 」 に置 き換えられる
こ とを特徵とする特許請求の範囲第 1 項に記載のサ ンプ： i ングレー ト変換装置。
3. 第 1 又は第 2 のサ ンプリ ング周波数でサ ンプリ ングされ てなるディ ジタル信号を、 第 2又は第 1 のサ ンプリ ング周波 数に変換する サ ンプリ ング レー ト変換装置であって、 上記第 1 及び第 2 のサ ンプリ ング周波数の上記周波数比に 応じた長さの F I R型ディ ジタルフィ ルタでなるォ一バ一サ ンプリ ングフ イ ノレタ と、
選択可能な複数の係数データを含んでなり、 選択された当 該係数データに応じた係数を上記オーバーサンプリ ングフ ィ ルタ の重付 手段に与える係数発生手段と
を具え、 上記第 1 又は第 2 のサ ンプリ ング周波数の周波数 比が簡易な整数関係にない場合、 ディ ジタ ル信号の上記第 1 又は第 2 のサ ンプリ ング周波数を上記第 2 又は第 1 のサ ソ プ リ ング周波数に変換する際、 当該変換方向に応じて上記係数 発生手段の上記係数データを選択する
こ とを特徴とするサンプリ ングレー ト変換装置。
4. 上記係数発生手段はァ ド レス指定によって選択出力が可 能なメ モ リ手段を有しており、 このメ モ リ手段にはオーバー サ ンプリ ングの倍率と上記 F I R型ディ ジタルフ ィ ルタ の長 さ とに応じた数の上記係数データが格納されており、 上記係 数データは、 上記第 1 のサ ンプリ ング周波数から上記第 2 の サ ンプリ ング周波数への レー ト変換と、 上記第 2 のサ ンプリ ング周波数から上記第 1 のサ ンプリ ング周波数へのレー ト変 換との双方において共用される
二 とを特徴とする特許請求の範囲第 3項に記載のサ ンフ °リ ング レー ト変換装置。 .
5. 上記オーバーサ ンプリ ングフィ ルタは、 同一の係数デー タをもつ同次数の複数のオーバーサ ンプリ ングフィ ルタが並 1 列接続されており、 上記複数のォ一バ一サ ンプリ ングフ ィ ル タの出力を加算することにより、 レー ト変換された上記第 1 又は第 2 のサ ンプリ ング周波数を得る
ことを特徴とする特許請求の範囲第 3項に記載のサンプリ δ ングレー ト変換装置。
6. 上記複数のオーバ一サ ンプリ ングフィ ルタ は、 サ ンプリ ングデータの転送を第 1 の制御信号に基づいて所定単位時間 遅延する遅延手段を有しており、 この遅延手段の遅延量は . 上記重付け手段で乗算する上記係数データと上記サンブリ ン
10 グデータとのタイ ミ ング閬係が一致するような値が与えられ ことを特徴とする特許請求の範囲第 5項に記載のサンプリ ング レー ト変換装置。
7. 上記複数のオーバ一サ ンプリ ングフ ィ ルタは、 第 2の制 15 御信号に基づいて、 フ ィ ルタ出力が実質的にない状態とする 出力制御手段を有する
ことを特徴とする特許請求の範囲第 5項に記載のサ ンプリ ングレー ト変換装置。
S. 上記複数のォ一ハーサ ンプリ ングフ ィ ルタ は、 上記第 1 20 の制御信号及び第 2の制御信号に基づいて、 上記第 1 のサ ン プリ ング周波数から上記第 2のサンプリ ング周波数へのレ一 ト変換を行うオーバーサ ンプリ ク フ ィ ルタ と、 上記第 2 サンプリ ング周波数から上記第 1 のサンプリ ング周波数へ C レー ト変換を行うオーバーサンプリ ングフィルタとを選択的 25 に構成する こ とを特徴とする特許請求の範囲第 5項に記載のサ ン 'リ ング レー ト変換装置。
PCT/JP1991/000175 1990-02-16 1991-02-14 Sampling rate conversion apparatus WO1991012664A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP91904463A EP0469159B1 (en) 1990-02-16 1991-02-14 Sampling rate conversion apparatus
DE69128570T DE69128570T2 (de) 1990-02-16 1991-02-14 Vorrichtung zur konversion eines abtastrate
KR1019910701315A KR920702085A (ko) 1990-02-16 1991-02-14 샘플링 레이트 변환장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2035614A JPH10294646A (ja) 1990-02-16 1990-02-16 サンプリングレート変換装置
JP2/35614 1990-02-16

Publications (1)

Publication Number Publication Date
WO1991012664A1 true WO1991012664A1 (en) 1991-08-22

Family

ID=12446724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1991/000175 WO1991012664A1 (en) 1990-02-16 1991-02-14 Sampling rate conversion apparatus

Country Status (6)

Country Link
US (1) US5204827A (ja)
EP (1) EP0469159B1 (ja)
JP (1) JPH10294646A (ja)
KR (1) KR920702085A (ja)
DE (1) DE69128570T2 (ja)
WO (1) WO1991012664A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630436B1 (ko) * 1998-05-15 2006-09-29 소니 가부시끼 가이샤 디지털 신호처리회로와 이것을 사용하는 오디오 재생장치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9205614D0 (en) * 1992-03-14 1992-04-29 Innovision Ltd Sample rate converter suitable for converting between digital video formats
US5561616A (en) * 1992-08-13 1996-10-01 Tektronix, Inc. Fir filter based upon squaring
US5331346A (en) * 1992-10-07 1994-07-19 Panasonic Technologies, Inc. Approximating sample rate conversion system
US5274372A (en) * 1992-10-23 1993-12-28 Tektronix, Inc. Sampling rate conversion using polyphase filters with interpolation
US5717617A (en) * 1993-04-16 1998-02-10 Harris Corporation Rate change filter and method
US5963160A (en) * 1993-09-13 1999-10-05 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates
EP0719477A1 (en) * 1993-09-13 1996-07-03 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates
US5619202A (en) * 1994-11-22 1997-04-08 Analog Devices, Inc. Variable sample rate ADC
EP0719478B1 (en) * 1993-09-13 1998-07-22 Analog Devices, Inc. Digital to analog conversion using nonuniform sample rates
US5892468A (en) * 1993-09-13 1999-04-06 Analog Devices, Inc. Digital-to-digital conversion using nonuniform sample rates
US5712635A (en) * 1993-09-13 1998-01-27 Analog Devices Inc Digital to analog conversion using nonuniform sample rates
US5625358A (en) * 1993-09-13 1997-04-29 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
US5574454A (en) * 1993-09-13 1996-11-12 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
US5512897A (en) * 1995-03-15 1996-04-30 Analog Devices, Inc. Variable sample rate DAC
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
US6473732B1 (en) * 1995-10-18 2002-10-29 Motorola, Inc. Signal analyzer and method thereof
US6058404A (en) * 1997-04-11 2000-05-02 Texas Instruments Incorporated Apparatus and method for a class of IIR/FIR filters
CA2207670A1 (fr) * 1997-05-29 1998-11-29 Andre Marguinaud Procede de synthese d'un filtre numerique a reponse impulsionnelle finie et filtre obtenu selon le procede
US5903480A (en) * 1997-09-29 1999-05-11 Neomagic Division-free phase-shift for digital-audio special effects
EP0957579A1 (en) 1998-05-15 1999-11-17 Deutsche Thomson-Brandt Gmbh Method and apparatus for sampling-rate conversion of audio signals
US6057789A (en) * 1998-10-29 2000-05-02 Neomagic Corp. Re-synchronization of independently-clocked audio streams by dynamically switching among 3 ratios for sampling-rate-conversion
US6252919B1 (en) 1998-12-17 2001-06-26 Neomagic Corp. Re-synchronization of independently-clocked audio streams by fading-in with a fractional sample over multiple periods for sample-rate conversion
US6591283B1 (en) * 1998-12-24 2003-07-08 Stmicroelectronics N.V. Efficient interpolator for high speed timing recovery
US6553398B2 (en) * 2000-09-20 2003-04-22 Santel Networks, Inc. Analog fir filter with parallel interleaved architecture
DE10334064B3 (de) * 2003-07-25 2005-04-14 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Kalibrieren eines den Abtastzeitpunkt eines Empfangssignals beeinflussenden Abtastungssteuersignales eines Abtastphasenauswahlelements
KR100834937B1 (ko) 2006-07-14 2008-06-03 엠텍비젼 주식회사 특정 샘플링 레이트를 목적으로 하는 샘플링 레이트 변환방법 및 샘플링 레이트 변환 시스템
US8958571B2 (en) 2011-06-03 2015-02-17 Cirrus Logic, Inc. MIC covering detection in personal audio devices
US9824677B2 (en) 2011-06-03 2017-11-21 Cirrus Logic, Inc. Bandlimiting anti-noise in personal audio devices having adaptive noise cancellation (ANC)
US9318094B2 (en) 2011-06-03 2016-04-19 Cirrus Logic, Inc. Adaptive noise canceling architecture for a personal audio device
US9123321B2 (en) 2012-05-10 2015-09-01 Cirrus Logic, Inc. Sequenced adaptation of anti-noise generator response and secondary path response in an adaptive noise canceling system
US9318090B2 (en) 2012-05-10 2016-04-19 Cirrus Logic, Inc. Downlink tone detection and adaptation of a secondary path response model in an adaptive noise canceling system
US9532139B1 (en) 2012-09-14 2016-12-27 Cirrus Logic, Inc. Dual-microphone frequency amplitude response self-calibration
US9414150B2 (en) 2013-03-14 2016-08-09 Cirrus Logic, Inc. Low-latency multi-driver adaptive noise canceling (ANC) system for a personal audio device
US10219071B2 (en) 2013-12-10 2019-02-26 Cirrus Logic, Inc. Systems and methods for bandlimiting anti-noise in personal audio devices having adaptive noise cancellation
US9478212B1 (en) 2014-09-03 2016-10-25 Cirrus Logic, Inc. Systems and methods for use of adaptive secondary path estimate to control equalization in an audio device
US20160365084A1 (en) * 2015-06-09 2016-12-15 Cirrus Logic International Semiconductor Ltd. Hybrid finite impulse response filter
US20170054510A1 (en) * 2015-08-17 2017-02-23 Multiphy Ltd. Electro-optical finite impulse response transmit filter
US10026388B2 (en) 2015-08-20 2018-07-17 Cirrus Logic, Inc. Feedback adaptive noise cancellation (ANC) controller and method having a feedback response partially provided by a fixed-response filter
US10013966B2 (en) 2016-03-15 2018-07-03 Cirrus Logic, Inc. Systems and methods for adaptive active noise cancellation for multiple-driver personal audio device
US11522525B2 (en) * 2020-05-28 2022-12-06 Raytheon Company Reconfigurable gallium nitride (GaN) rotating coefficients FIR filter for co-site interference mitigation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141025A (ja) * 1982-02-16 1983-08-22 Mitsubishi Electric Corp 信号処理回路
JPS63282965A (ja) * 1987-05-15 1988-11-18 Hitachi Ltd デイジタルオ−デイオレコ−ダ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL168669C (nl) * 1974-09-16 1982-04-16 Philips Nv Interpolerend digitaal filter met ingangsbuffer.
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
NL8202687A (nl) * 1982-07-05 1984-02-01 Philips Nv Decimerende filterinrichting.
NL8400073A (nl) * 1984-01-10 1985-08-01 Philips Nv Interpolerende filterinrichting met niet-rationale verhouding tussen de ingangs- en uitgangsbemonsterfrequentie.
GB2180114A (en) * 1985-04-13 1987-03-18 Plessey Co Plc Digital filters
DE3605927A1 (de) * 1986-02-25 1987-08-27 Standard Elektrik Lorenz Ag Digitaler interpolator
JPH0793548B2 (ja) * 1987-08-31 1995-10-09 三洋電機株式会社 標本化周波数変換回路
DE3888830T2 (de) * 1988-08-30 1994-11-24 Ibm Massnahmen zur Verbesserung des Verfahrens und Vorrichtung eines digitalen Frequenzumsetzungsfilters.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141025A (ja) * 1982-02-16 1983-08-22 Mitsubishi Electric Corp 信号処理回路
JPS63282965A (ja) * 1987-05-15 1988-11-18 Hitachi Ltd デイジタルオ−デイオレコ−ダ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0469159A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630436B1 (ko) * 1998-05-15 2006-09-29 소니 가부시끼 가이샤 디지털 신호처리회로와 이것을 사용하는 오디오 재생장치

Also Published As

Publication number Publication date
US5204827A (en) 1993-04-20
JPH10294646A (ja) 1998-11-04
EP0469159A1 (en) 1992-02-05
DE69128570D1 (de) 1998-02-12
EP0469159A4 (en) 1992-05-06
EP0469159B1 (en) 1998-01-07
DE69128570T2 (de) 1998-05-07
KR920702085A (ko) 1992-08-12

Similar Documents

Publication Publication Date Title
WO1991012664A1 (en) Sampling rate conversion apparatus
US4777612A (en) Digital signal processing apparatus having a digital filter
US4903019A (en) Sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
US3997772A (en) Digital phase shifter
JPH06268477A (ja) 標本化周波数変換器
KR0129767B1 (ko) 샘플링레이트 변환장치
US5592517A (en) Cascaded comb integrator interpolating filters
JPH04245712A (ja) ディジタルフィルタ
JPS6357993B2 (ja)
JPS60501486A (ja) フィルタ及びそれを用いるデータ伝送システム
US5821884A (en) Sampling rate conversion method and apparatus utilizing an area effect correlation method
WO1996024208A1 (fr) Systeme de transmission de signaux entre plusieurs lsi
JPH057903B2 (ja)
JPH05327409A (ja) レート変換方法及びその変換回路
JPH04207776A (ja) デジタル映像信号処理装置
EP0576215B1 (en) Rate converter for converting data rate
JP2929807B2 (ja) ディジタルフィルタ
JPH0865107A (ja) ディジタル補間フィルタ回路
JPH03209935A (ja) アナログ装置とディジタル装置との間の通信を行なうために、アナログ―ディジタル―アナログ変換装置とともに使用するのに適応できる装置
JP2002368582A (ja) インターポーレータ
US5153845A (en) Time base conversion circuit
JP2628506B2 (ja) ディジタルフィルタ
JP2625758B2 (ja) 標本化周波数変換回路
Ping et al. Two-dimensional switched-capacitor decimating filters
JP3362796B2 (ja) 楽音発生装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1991904463

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1991904463

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1991904463

Country of ref document: EP