UA42887C2 - Схема керування для енергонезалежного напівпровідникового запам'ятовуючого пристрою - Google Patents
Схема керування для енергонезалежного напівпровідникового запам'ятовуючого пристроюInfo
- Publication number
- UA42887C2 UA42887C2 UA99126788A UA99126788A UA42887C2 UA 42887 C2 UA42887 C2 UA 42887C2 UA 99126788 A UA99126788 A UA 99126788A UA 99126788 A UA99126788 A UA 99126788A UA 42887 C2 UA42887 C2 UA 42887C2
- Authority
- UA
- Ukraine
- Prior art keywords
- nmoh
- circuit
- transistor
- nonvolatile semiconductor
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Abstract
Винахід стосується схеми керування для енергонезалежного напівпровідникового запам'ятовуючого пристрою. Схема управління для енергонезалежного напівпровідникового запам'ятовуючого пристрою (ЗП) містить схему (10) перетворення рівнів, що подає вихідне значення (В) і комплементарне до нього вихідне значення (ВН) на розрядну шину та/або шину слів напівпровідникового ЗП, причому між схемою (12) введення даних і схемою (10) перетворення рівнів вона містить схему-защіпку (11) для проміжного запам'ятовування даних, що підлягають запису у напівпровідниковий ЗП. Схема (12) введення даних складається із першого nМОН-транзистора, ввімкненого своїм каналом витік-стік між входом даних (ДАНІ) і першим виходом даних, і ввімкнених між масою і другим виходом даних, послідовно з'єднаних між собою другого і третього nМОН-транзисторів (nТ2, nТЗ), причому затвор другого nМОН-транзистора (nТ2) з'єднаний із затвором першого nМОН-транзистора (nТ1), а затвор третього nМОН-транзистора (nТЗ) з'єднаний з витоком (стоком) першого nМОН-транзистора (nТ1).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19725181A DE19725181A1 (de) | 1997-06-13 | 1997-06-13 | Ansteuerschaltung für nichtflüchtige Halbleiter-Speicheranordnung |
PCT/DE1998/001560 WO1998058384A1 (de) | 1997-06-13 | 1998-06-08 | Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
UA42887C2 true UA42887C2 (uk) | 2001-11-15 |
Family
ID=7832475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
UA99126788A UA42887C2 (uk) | 1997-06-13 | 1998-06-08 | Схема керування для енергонезалежного напівпровідникового запам'ятовуючого пристрою |
Country Status (12)
Country | Link |
---|---|
US (1) | US6137315A (uk) |
EP (1) | EP0988633B1 (uk) |
JP (1) | JP3399547B2 (uk) |
KR (1) | KR20010013737A (uk) |
CN (1) | CN1124617C (uk) |
AT (1) | ATE201112T1 (uk) |
BR (1) | BR9810100A (uk) |
DE (2) | DE19725181A1 (uk) |
ES (1) | ES2157666T3 (uk) |
RU (1) | RU2221286C2 (uk) |
UA (1) | UA42887C2 (uk) |
WO (1) | WO1998058384A1 (uk) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19921868C2 (de) * | 1999-05-11 | 2001-03-15 | Siemens Ag | Schaltungsanordnung zur Kontrolle von Zuständen einer Speichereinrichtung |
US7440311B2 (en) * | 2006-09-28 | 2008-10-21 | Novelics, Llc | Single-poly non-volatile memory cell |
US7554860B1 (en) | 2007-09-21 | 2009-06-30 | Actel Corporation | Nonvolatile memory integrated circuit having assembly buffer and bit-line driver, and method of operation thereof |
EP2226788A4 (en) | 2007-12-28 | 2012-07-25 | Sharp Kk | DISPLAY CONTROL, DISPLAY ARRANGEMENT AND DISPLAY CONTROL PROCEDURE |
CN101849358A (zh) | 2007-12-28 | 2010-09-29 | 夏普株式会社 | 半导体装置和显示装置 |
BRPI0819443A2 (pt) | 2007-12-28 | 2015-05-05 | Sharp Kk | Circuito de acionamento da linha de capacitor de armazenamento e dispositivo de display |
WO2009084272A1 (ja) | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置及び表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4599707A (en) * | 1984-03-01 | 1986-07-08 | Signetics Corporation | Byte wide EEPROM with individual write circuits and write prevention means |
US4716312A (en) * | 1985-05-07 | 1987-12-29 | California Institute Of Technology | CMOS logic circuit |
US4654547A (en) * | 1985-06-28 | 1987-03-31 | Itt Corporation | Balanced enhancement/depletion mode gallium arsenide buffer/comparator circuit |
FR2604554B1 (fr) * | 1986-09-30 | 1988-11-10 | Eurotechnique Sa | Dispositif de securite pourla programmation d'une memoire non volatile programmable electriquement |
JP2773786B2 (ja) * | 1991-02-15 | 1998-07-09 | 日本電気アイシーマイコンシステム株式会社 | 書き込み電圧発生回路 |
JP3173247B2 (ja) * | 1993-09-29 | 2001-06-04 | ソニー株式会社 | レベルシフタ |
US5682345A (en) * | 1995-07-28 | 1997-10-28 | Micron Quantum Devices, Inc. | Non-volatile data storage unit method of controlling same |
JP3404712B2 (ja) * | 1996-05-15 | 2003-05-12 | 株式会社東芝 | 不揮発性半導体記憶装置及びその書き込み方法 |
-
1997
- 1997-06-13 DE DE19725181A patent/DE19725181A1/de not_active Ceased
-
1998
- 1998-06-08 ES ES98936116T patent/ES2157666T3/es not_active Expired - Lifetime
- 1998-06-08 EP EP98936116A patent/EP0988633B1/de not_active Expired - Lifetime
- 1998-06-08 BR BR9810100-5A patent/BR9810100A/pt not_active IP Right Cessation
- 1998-06-08 WO PCT/DE1998/001560 patent/WO1998058384A1/de not_active Application Discontinuation
- 1998-06-08 DE DE59800692T patent/DE59800692D1/de not_active Expired - Lifetime
- 1998-06-08 CN CN98806144A patent/CN1124617C/zh not_active Expired - Fee Related
- 1998-06-08 RU RU2000100927/09A patent/RU2221286C2/ru not_active IP Right Cessation
- 1998-06-08 UA UA99126788A patent/UA42887C2/uk unknown
- 1998-06-08 KR KR1019997011752A patent/KR20010013737A/ko not_active Application Discontinuation
- 1998-06-08 JP JP50354499A patent/JP3399547B2/ja not_active Expired - Fee Related
- 1998-06-08 AT AT98936116T patent/ATE201112T1/de active
-
1999
- 1999-12-13 US US09/460,346 patent/US6137315A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE19725181A1 (de) | 1999-02-25 |
JP2001505350A (ja) | 2001-04-17 |
US6137315A (en) | 2000-10-24 |
CN1124617C (zh) | 2003-10-15 |
ES2157666T3 (es) | 2001-08-16 |
ATE201112T1 (de) | 2001-05-15 |
EP0988633A1 (de) | 2000-03-29 |
DE59800692D1 (de) | 2001-06-13 |
CN1260901A (zh) | 2000-07-19 |
RU2221286C2 (ru) | 2004-01-10 |
KR20010013737A (ko) | 2001-02-26 |
BR9810100A (pt) | 2000-08-08 |
EP0988633B1 (de) | 2001-05-09 |
JP3399547B2 (ja) | 2003-04-21 |
WO1998058384A1 (de) | 1998-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW325535B (en) | Memory system and data transfer method | |
TW337018B (en) | Semiconductor nonvolatile memory device | |
TW337046B (en) | Semiconductor memory and the memory system | |
TW328598B (en) | Non-volatile memory device and refreshing method | |
KR930018594A (ko) | 반도체 기억 장치 | |
WO2003025939A3 (en) | Dynamic column block selection | |
JPH0256757B2 (uk) | ||
KR960008824B1 (en) | Multi bit test circuit and method of semiconductor memory device | |
ATE223105T1 (de) | Mehrpegeldaten durch eine einzige eingangs- /ausgangspinne | |
EP0986066A3 (en) | Ferroelectric memory and method of testing the same | |
UA42887C2 (uk) | Схема керування для енергонезалежного напівпровідникового запам'ятовуючого пристрою | |
TW363189B (en) | Semiconductor non-volatile memory apparatus and the computer system to make use of the apparatus | |
TW329050B (en) | Non-Volatile Semiconductor Memory, and Method of Writing into the Same | |
TW326536B (en) | Single-chip memory system having a page access mode | |
TW428101B (en) | Synchronous semiconductor memory apparatus | |
BR9507465A (pt) | Processo e dispositivo de circuito para controlar que uma informação digital que é inserida em e armazenada dentro de uma memória principal seja corretamente lida-emitida | |
KR950020127A (ko) | 반도체 기억 회로 제어 방법 | |
TW328596B (en) | Semiconductor device having memorizing function and data reading method thereof | |
WO2002095592A3 (en) | Method and apparatus to provide real-time access to flash memory features | |
KR960025787A (ko) | 플래쉬 메모리 장치 | |
WO2001075623A3 (en) | Zero-latency-zero bus turnaround synchronous flash memory | |
KR960035285A (ko) | 시리얼 억세스 메모리 제어 회로 | |
EP0496002A4 (en) | Register circuit | |
KR100222574B1 (ko) | 반도체 메모리 장치의 어드레스 버퍼회로 | |
TW364271B (en) | Memory circuit |