TWM613921U - 源極驅動器 - Google Patents

源極驅動器 Download PDF

Info

Publication number
TWM613921U
TWM613921U TW110200441U TW110200441U TWM613921U TW M613921 U TWM613921 U TW M613921U TW 110200441 U TW110200441 U TW 110200441U TW 110200441 U TW110200441 U TW 110200441U TW M613921 U TWM613921 U TW M613921U
Authority
TW
Taiwan
Prior art keywords
slew rate
pixel data
output signal
latch
output
Prior art date
Application number
TW110200441U
Other languages
English (en)
Inventor
王穎翔
張家綸
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TWM613921U publication Critical patent/TWM613921U/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種源極驅動器，適於驅動顯示面板。所述源極驅動器 包括輸出緩衝器以及迴轉率調整電路。輸出緩衝器的輸入端接收驅動電壓。輸出緩衝器的輸出端提供適於驅動顯示面板的輸出訊號。迴轉率調整電路耦接至輸出緩衝器。迴轉率調整電路使用第一設置來動態調整輸出訊號的上升緣的迴轉率，並且使用獨立於第一設置的第二設置來動態調整輸出訊號的下降緣的迴轉率，使得輸出訊號的上升緣的迴轉率的調整獨立於輸出訊號的下降緣的迴轉率的調整。

Description

源極驅動器
本新型創作是有關於一種顯示裝置，且特別是有關於一種源極驅動器。
源極驅動器(Source Driver)可以驅動顯示面板以顯示影像，對於源極驅動器的輸出訊號，經常會遇到相鄰驅動通道的源極運算放大器(輸出緩衝器)的輸出波形不對稱之問題。在一般應用上，即使第奇數個驅動通道(以下以ODD-CH表示)的輸出波形不對稱於第偶數個驅動通道(以下以EVEN-CH表示)的輸出波形，只要充電時間足夠，人眼難以(或不能)分辨出顯示面板的異常顯示。
本新型創作提供一種源極驅動器，以獨立調整上升緣的迴轉率(Slew Rate)與下降緣的迴轉率。
在本新型創作的一實施例中，上述的源極驅動器適於驅動顯示面板。所述源極驅動器包括第一輸出緩衝器以及第一迴轉 率調整電路。第一輸出緩衝器的輸入端接收第一驅動電壓。第一輸出緩衝器的輸出端輸出驅動顯示面板的第一輸出訊號。第一迴轉率調整電路耦接至第一輸出緩衝器。第一迴轉率調整電路依照第一設置來動態調整第一輸出訊號的上升緣的迴轉率，並且依照獨立於第一設置的第二設置來動態調整第一輸出訊號的下降緣的迴轉率。
基於上述，本新型創作諸實施例所述源極驅動器以不同設置來動態調整第一輸出訊號的上升緣與下降緣的迴轉率，使得上升緣的迴轉率的調整可以獨立於下降緣的迴轉率的調整。因此在一些實施例中，所述源極驅動器可以使不同輸出緩衝器的輸出訊號可以相互對稱。
為讓本新型創作的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
30:顯示面板
300、900、1100、1200、1300:源極驅動器
310、320、1110、1120:閂鎖器
330、1130:驅動通道
331:數位類比轉換電路
340、1140:輸出緩衝器
341、343:輸入級
342、344:輸出級
350、950、960、1150、1250、1350:迴轉率調整電路
951:邏輯電路
CC1與CC2:補償電容
CR:比較結果
CS1、CS2:尾電流源
CX1、CX2、CX4:電容
EVEN-CH:第偶數個驅動通道
G61、G63、G65:反及閘
G62、G64、G66、G82、G84、G86:或閘
G81、G83、G85:及閘
MX1、MX2、MX4、MX7、P1:電晶體
N5、N7:節點
ODD-CH:第奇數個驅動通道
Pixc、Pixc2:目前子像素資料
Pixn、Pixn2:下一個子像素資料
S410、S420:步驟
So、So1、So2:輸出訊號
SW61、SW62、SW63、SW64、SW65、SW66、SW81、SW82、SW83、SW84、SW85、SW86、SW101、SW102、SW103、SW104、SW105、SW106:開關
TD1、TD2:時間差
Tf1、Tf2:下降時間
Tf_X1、Tf_X2、Tf_X4:下降緣迴轉率參數的位元
Tr1、Tr2:上升時間
Tr_X1、Tr_X2、Tr_X4:上升緣迴轉率參數的位元
Vd、Vd1、Vd2:驅動電壓
X1、X2、X4:電流源
圖1是相鄰驅動通道的輸出緩衝器的輸出波形示意圖。
圖2A至圖2C是依照不同實施例繪示相鄰驅動通道的輸出緩衝器的輸出波形示意圖。
圖3是依照本新型創作的一實施例的一種源極驅動器的電路方塊(circuit block)示意圖。
圖4是依照本新型創作的一實施例的一種源極驅動器的操作 方法的流程示意圖。
圖5是依照本新型創作的一實施例說明圖3所示輸出緩衝器的電路示意圖。
圖6是依照本新型創作的另一實施例說明圖5所示在輸入級中的尾電流源的另一種電路示意圖。
圖7是依照本新型創作的另一實施例說明圖3所示輸出緩衝器的電路示意圖。
圖8是依照本新型創作的另一實施例說明圖7所示在輸出級中的補償電容的另一種電路示意圖。
圖9是依照本新型創作的另一實施例的一種源極驅動器的電路方塊示意圖。
圖10是依照本新型創作的一實施例說明圖9所示迴轉率調整電路的電路示意圖。
圖11是依照本新型創作的又一實施例的一種源極驅動器的電路方塊示意圖。
圖12是依照本新型創作的再一實施例的一種源極驅動器的電路方塊示意圖。
圖13是依照本新型創作的更一實施例的一種源極驅動器的電路方塊示意圖。
本案說明書全文(包括申請專利範圍)中提及的「第一」、 「第二」等用語是用以命名元件(element)的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是相鄰驅動通道的輸出緩衝器的的輸出波形示意圖。圖1所示波形為常見的輸出緩衝器輸出不對稱情況。圖1所示縱軸表示電壓，橫軸表示時間。圖1所示Tr表示輸出緩衝器輸出的驅動訊號(輸出訊號)的上升時間，而圖1所示Tf表示驅動訊號的下降時間。在圖1所示範例中，ODD-CH的上升時間Tr1不等於(不對稱於)EVEN-CH的下降時間Tf1，而ODD-CH的下降時間Tf2不等於(不對稱於)EVEN-CH的上升時間Tr2。上升時間Tr1與下降時間Tf1之間的時間差為TD1，而上升時間Tr2與下降時間Tf2之間的時間差為TD2。Tr不對稱(或Tf不對稱)之主要不對稱來源，源自於ODD-CH的輸出緩衝器(以下以ODD-OP表示)與EVEN-CH的輸出緩衝器(以下以EVEN-OP表示)的元件(Device)不對稱，以及各種偏壓不匹配(Mismatch)的影響。當ODD-OP的輸出訊號上升(Rising)以及EVEN-OP輸出訊號下降(Falling)時，對於輸出緩衝器內部電晶體所控制的充放電路徑不同，因此在兩種截然不同的路徑上受到不同的寄生電容所影響，甚至輸出緩衝器的輸出級所提供的驅動能力(Driving Ability) 也會截然不同。即使在設計上盡量使ODD-OP以及EVEN-OP完全對稱，也會因為NMOS/PMOS元件的遷移率(Mobility)、寄生電容、臨界電壓(VTH)等有所影響，而產生Tr/Tf不對稱之情況。
為了要解決源極運算放大器(輸出緩衝器)的迴轉率(Slew Rate)不對稱所產生的問題，ODD-OP與EVEN-OP會被分開偏壓。透過兩組不同的全域控制位元(Global Control Bits)來分別對ODD-CH與EVEN-CH進行偏壓控制，使ODD-OP與EVEN-OP可分別輸出不同Tr/Tf。如圖1所示，ODD-OP的上升時間Tr1小於EVEN-OP的下降時間Tf1，而ODD-OP的下降時間Tf2卻大於EVEN-OP的上升時間Tr2。為了使ODD-OP的訊號上升緣的迴轉率可以對稱於EVEN-OP的下降緣的迴轉率，ODD-OP與EVEN-OP會被施加不同偏壓，以便調慢ODD-OP的迴轉率以及(或是)調快EVEN-OP的迴轉率。然而，調慢迴轉率的ODD-OP會使ODD-OP的下降時間Tf2更大，而調快迴轉率的EVEN-OP會使EVEN-OP的上升時間Tr2更小。因此，「將ODD-OP的訊號上升緣的迴轉率對稱於EVEN-OP的訊號下降緣的迴轉率」將導致，ODD-OP的訊號下降緣的迴轉率與EVEN-OP的訊號上升緣的迴轉率更加的不對稱。
以下將說明可以對任意極性的輸出緩衝器(例如運算放大器)獨立調整上升時間Tr與下降時間Tf的實施範例。亦即，輸出訊號的上升緣的迴轉率(Slew Rate)的調整可以獨立於輸出訊號的下降緣的迴轉率的調整。在一些實施例中，迴轉率調整電 路可以利用在一個驅動通道中的目前子像素資料與跟隨在目前子像素資料之後的下一個子像素資料之間的關係來進行判斷。在一些實施例中，源極驅動器可以使用全域(Global)偏壓粗調節與全域偏壓細調節等操作來動態調整每一個驅動通道的輸出緩衝器的上升時間Tr與下降時間Tf。在一些實施例中，第奇數個驅動通道(以下以ODD-CH表示)的迴轉率的調整可以獨立於第偶數個驅動通道(以下以EVEN-CH表示)的迴轉率的調整。
圖2A至圖2C是依照不同實施例繪示相鄰驅動通道的輸出緩衝器的輸出波形示意圖。圖2A至圖2C所示縱軸表示電壓，橫軸表示時間。圖2A至圖2C所示Tr表示輸出緩衝器的輸出訊號的上升時間，而圖2A至圖2C所示Tf表示輸出緩衝器的輸出訊號的下降時間。圖2A繪示了理想情況，亦即ODD-CH的輸出緩衝器(以下以ODD-OP表示)的輸出訊號的上升時間Tr與EVEN-CH的輸出緩衝器(以下以EVEN-OP表示)的輸出訊號的下降時間Tf相互對稱。如圖2A所示，ODD-CH的上升時間Tr1相同於EVEN-CH的下降時間Tf1，以及ODD-CH的下降時間Tf2相同於EVEN-CH的上升時間Tr2。
圖2B繪示了一種實際情況A，而圖2C則繪示了另一種實際情況B。在圖2B所示實際情況A中，ODD-CH的上升時間Tr1小於(不對稱於)EVEN-CH的下降時間Tf1，而ODD-CH的下降時間Tf2則大於(不對稱於)EVEN-CH的上升時間Tr2。上升時間Tr1與下降時間Tf1之間的時間差為TD1，而上升時間Tr2 與下降時間Tf2之間的時間差為TD2。在圖2C所示實際情況B中，ODD-CH的上升時間Tr1小於(不對稱於)EVEN-CH的下降時間Tf1，而ODD-CH的下降時間Tf2則等於(對稱於)EVEN-CH的上升時間Tr2。下述諸實施例可以做到每一個驅動通道皆可各自調整上升時間Tr與下降時間Tf，因此不論是圖2B所示實際情況A或圖2C所示實際情況B的不對稱情況，下述諸實施例皆可以調整至四個時間(Tr1、Tr2、Tf1與Tf2)平衡狀態，亦即上升時間Tr1等於(對稱於)下降時間Tf1而下降時間Tf2亦等於(對稱於)上升時間Tr2。因此，下述諸實施例可以使電流回收率上升，進而使熱能消耗下降，且一併改善電磁干擾(electromagnetic interference，EMI)以及觸控面板雜訊(Touch Panel Noise)等問題。
圖3是依照本新型創作的一實施例的一種源極驅動器300的電路方塊(circuit block)示意圖。源極驅動器300適於驅動顯示面板30。圖3所示源極驅動器300包括閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340以及迴轉率調整電路350。驅動通道330至少包括數位類比轉換電路331。閂鎖器310的輸出端耦接至閂鎖器320的輸入端。閂鎖器320的輸出端耦接至數位類比轉換電路331的輸入端。數位類比轉換電路331的輸出端耦接至輸出緩衝器340的輸入端。輸出緩衝器340的輸出端適於耦接至顯示面板30的多條資料線(源極線)中的一條對應資料線。
圖4是依照本新型創作的一實施例的一種源極驅動器的 操作方法的流程示意圖。請參照圖3與圖4。閂鎖器310的輸入端順序地接收目前子像素資料Pixc與下一個子像素資料Pixn。閂鎖器320的輸入端耦接至閂鎖器310的輸出端，以接收所述下一個子像素資料Pixn。驅動通道330的數位類比轉換電路331的輸入端耦接至閂鎖器320的輸出端，以接收所述目前子像素資料Pixc。數位類比轉換電路331的輸出端作為驅動通道330的輸出端。驅動通道330可以將目前子像素資料Pixc轉換為驅動電壓Vd。
驅動通道330的輸出端耦接至輸出緩衝器340的輸入端，以提供驅動電壓Vd。在步驟S410中，輸出緩衝器340的輸入端接收驅動通道330所輸出的驅動電壓Vd，以及輸出緩衝器340的輸出端可以輸出適於驅動顯示面板30的輸出訊號So。在步驟S420中，迴轉率調整電路350可以依照第一設置來動態調整輸出訊號So的上升緣的迴轉率，並且依照獨立於所述第一設置的第二設置來動態調整輸出訊號So的下降緣的迴轉率，使得輸出訊號So的上升緣的迴轉率的調整獨立於輸出訊號So的下降緣的迴轉率的調整。
所述第一設置與所述第二設置可以是相互獨立的兩個組態參數(例如上升時間參數與下降時間參數)。這兩個組態參數可以是依照實際應用情境而預先設定的。其他控制電路(未繪示，例如時序控制器、應用處理器或是其他處理電路)可以動態地將這兩個組態參數提供給(或設定至)迴轉率調整電路350。因為兩個組態參數的設置(調整)是互為獨立的，因此輸出訊號So的上 升緣的迴轉率(例如上升時間Tr1)的調整獨立於輸出訊號So的下降緣的迴轉率(例如下降時間Tf2)的調整。
迴轉率調整電路350的數量可以依照實際情況來決定。舉例來說，在一些實施例中，源極驅動器300的每一驅動通道的輸出緩衝器可以配置一個專用的迴轉率調整電路350。在另一些實施例中，源極驅動器300的所有驅動通道可以被分群為多個通道群，而每一通道群的這些輸出緩衝器可以配置一個迴轉率調整電路350。在又一些實施例中，源極驅動器300的所有驅動通道的輸出緩衝器可以共用一個迴轉率調整電路350。
迴轉率調整電路350可以決定，待調節迴轉率是在輸出訊號So的上升緣還是下降緣。迴轉率調整電路350的實現可以依照實際情況來決定。舉例來說，在不同於圖3所示實施例的其他實施例中，迴轉率調整電路350可以沒有耦接至閂鎖器310與閂鎖器320。在這樣的實施中，系統(未繪示，例如時序控制器、應用處理器或是其他前級電路)可以通知迴轉率調整電路350，目前子像素資料Pixc的灰階即將增加或減少。因此，迴轉率調整電路350可以知道輸出訊號So即將出現上升緣還是下降緣，亦即迴轉率調整電路350可以決定待調節迴轉率是在輸出訊號So的上升緣還是下降緣。或者，迴轉率調整電路350的實現可以依照圖3所示實施例的相關說明。迴轉率調整電路350可以根據目前子像素資料Pixc與跟隨在目前子像素資料Pixc之後的下一個子像素資料Pixn之間的關係來執行所述決定。
在圖3所示實施例中，迴轉率調整電路350一個輸入端耦接至閂鎖器310的輸出端，以接收所述下一個子像素資料Pixn。迴轉率調整電路350另一個輸入端耦接至閂鎖器320的輸出端，以接收所述目前子像素資料Pixc。迴轉率調整電路350可以基於目前子像素資料Pixc與下一個子像素資料Pixn去控制輸出緩衝器340，以便對輸出訊號So的迴轉率進行調整。詳而言之，基於目前子像素資料Pixc與下一個子像素資料Pixn，迴轉率調整電路350可以知道目前子像素資料Pixc的灰階即將增加或減少。因此，迴轉率調整電路350可以知道輸出訊號So即將出現上升緣還是下降緣。當迴轉率調整電路350判定「輸出訊號So即將出現上升緣」時，迴轉率調整電路350可以使用所述第一設置來動態調整輸出訊號So的上升緣的迴轉率。當迴轉率調整電路350判定「輸出訊號So即將出現下降緣」時，迴轉率調整電路350可以使用所述第二設置(獨立於所述第一設置)來動態調整輸出訊號So的下降緣的迴轉率。
基於迴轉率調整電路350的動態調整，亦即基於所述第一設置與所述第二設置，輸出訊號So的上升緣的迴轉率的調整方向可以不同於輸出訊號So的下降緣的迴轉率的調整方向。若以圖2B所示實際情況A為例，迴轉率調整電路350可以調小ODD-CH的輸出訊號So的上升緣的迴轉率(亦即調大上升時間Tr1)以及調大ODD-CH的輸出訊號So的下降緣的迴轉率(亦即調小下降時間Tf2)。亦即，輸出訊號So的上升緣的迴轉率的調整方向是「往 調大方向」，而輸出訊號So的下降緣的迴轉率的調整方向是「往調小方向」。若以圖2C所示實際情況B為例，迴轉率調整電路350可以調小ODD-CH的輸出訊號So的上升緣的迴轉率(亦即調大上升時間Tr1)以及不調整ODD-CH的輸出訊號So的下降緣的迴轉率。本實施例所述源極驅動器可以用不同設置來動態調整輸出訊號So的上升緣與下降緣的迴轉率，使得上升緣的迴轉率的調整可以獨立於下降緣的迴轉率的調整。因此，所述源極驅動器300可以使不同輸出緩衝器的輸出訊號可以相互對稱。
圖5是依照本新型創作的一實施例說明圖3所示輸出緩衝器340的電路示意圖。圖5所示輸出緩衝器340包括輸入級341與輸出級342。迴轉率調整電路350可以調整/設置在輸入級341中的尾電流源CS1與CS2的電流源組態。當迴轉率調整電路350決定輸出訊號So的迴轉率不調整的時候，迴轉率調整電路350可以選用尾電流源CS1與CS2的兩倍電流源X2。當迴轉率調整電路350決定輸出訊號So的迴轉率需要變快時，迴轉率調整電路350可以選用尾電流源CS1與CS2的四倍電流源X4。當迴轉率調整電路350決定輸出訊號So的迴轉率需要變慢的時候，迴轉率調整電路350可以選用尾電流源CS1與CS2的一倍電流源X1。因此，基於輸入級341的電流源組態的調整/設置，輸出緩衝器340的上升時間Tr與下降時間Tf可以被獨立調整。
圖6是依照本新型創作的另一實施例說明圖5所示在輸入級341中的尾電流源CS2的另一種電路示意圖。圖5所示在輸 入級341中的尾電流源CS1可以參照尾電流源CS2個相關說明來類推。圖6所示尾電流源CS2包括一倍電流源X1、兩倍電流源X2、四倍電流源X4、開關SW61、開關SW62、開關SW63、開關SW64、開關SW65、開關SW66、反及閘G61、反及閘G63、反及閘G65、或閘G62、或閘G64與或閘G66。
開關SW61的第一端耦接至電流源X1。開關SW62的第一端耦接至開關SW61的第二端。開關SW62的第二端耦接至在圖5所示輸入級341中的節點N5。開關SW63的第一端耦接至電流源X2。開關SW64的第一端耦接至開關SW63的第二端。開關SW64的第二端耦接至節點N5。開關SW65的第一端耦接至電流源X4。開關SW66的第一端耦接至開關SW65的第二端。開關SW66的第二端耦接至節點N5。反及閘G61的第一輸入端接收上升緣迴轉率參數的第一位元Tr_X1。反及閘G61的輸出端耦接至開關SW61的控制端。反及閘G63的第一輸入端接收上升緣迴轉率參數的第二位元Tr_X2。反及閘G63的輸出端耦接至開關SW63的控制端。反及閘G65的第一輸入端接收上升緣迴轉率參數的第三位元Tr_X4。反及閘G65的輸出端耦接至開關SW65的控制端。或閘G62的第一輸入端接收下降緣迴轉率參數的第一位元Tf_X1。或閘G62的輸出端耦接至開關SW62的控制端。或閘G64的第一輸入端接收下降緣迴轉率參數的第二位元Tf_X2。或閘G64的輸出端耦接至開關SW64的控制端。或閘G66的第一輸入端接收下降緣迴轉率參數的第三位元Tf_X4。或閘G66的輸出端耦接至開 關SW66的一控制端。
所述上升緣迴轉率參數Tr_X1~Tr_X4可以被存放在一個參數暫存器，而所述下降緣迴轉率參數Tf_X1~Tf_X4可以被存放在另一個參數暫存器。在一些實施例中，所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4可以是局域(local)參數。在另一些實施例中，所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4可以是全域(global)參數。在一些實施例中，迴轉率調整電路350可以提供所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4給反及閘G61、反及閘G63、反及閘G65、或閘G62、或閘G64以及或閘G66。在另一些實施例中，所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4可以由其他電路/元件(未繪示)來提供。
迴轉率調整電路350耦接至反及閘G61的第二輸入端、反及閘G63的第二輸入端、反及閘G65的第二輸入端、或閘G62的第二輸入端、或閘G64的第二輸入端以及或閘G66的第二輸入端，以提供對於所述目前子像素資料Pixc與所述下一個子像素資料Pixn的比較結果CR。在此假設具有高邏輯準位的比較結果CR表示「輸出訊號So即將出現上升緣」，而具有低邏輯準位的比較結果CR表示「輸出訊號So即將出現下降緣」。
圖7是依照本新型創作的另一實施例說明圖3所示輸出緩衝器340的電路示意圖。圖7所示輸出緩衝器340包括輸入級 343與輸出級344。迴轉率調整電路350可以調整/設置在輸出級344中的補償電容CC1與CC2的電容值組態，如圖7所示。當迴轉率調整電路350決定輸出訊號So的迴轉率需要變快時，迴轉率調整電路350可以選用補償電容CC1與CC2的小電容值。當迴轉率調整電路350決定輸出訊號So的迴轉率需要變慢的時候，迴轉率調整電路350可以選用補償電容CC1與CC2的大電容值。因此，基於在輸出級344中的補償電容CC1與CC2的電容值組態的調整/設置，輸出緩衝器340的上升時間Tr與下降時間Tf可以被獨立調整。
圖8是依照本新型創作的另一實施例說明圖7所示在輸出級344中的補償電容CC2的另一種電路示意圖。圖7所示在輸入級341中的補償電容CC1可以參照補償電容CC2個相關說明來類推。圖8所示補償電容CC2包括一倍電容CX1、兩倍電容CX2、四倍電容CX4、開關SW81、開關SW82、開關SW83、開關SW84、開關SW85、開關SW86、及閘G81、及閘G83、及閘G85、或閘G82、或閘G84與或閘G86。
電容CX1、CX2與CX4的第一端耦接至輸出級344的輸出端，以接收輸出訊號So。開關SW81的第一端耦接至電容CX1的第二端。開關SW82的第一端耦接至開關SW81的第二端。開關SW82的第二端耦接至在圖7所示在輸入級341中的節點N7。開關SW83的第一端耦接至電容CX2的第二端。開關SW84的第一端耦接至開關SW83的第二端。開關SW84的第二端耦接至節 點N7。開關SW85的第一端耦接至電容CX4的第二端。開關SW86的第一端耦接至開關SW85的第二端。開關SW86的第二端耦接至節點N7。
及閘G81的第一輸入端接收上升緣迴轉率參數的第一位元Tr_X1。及閘G81的輸出端耦接至開關SW81的控制端。及閘G83的第一輸入端接收上升緣迴轉率參數的第二位元Tr_X2。及閘G83的輸出端耦接至開關SW83的控制端。及閘G85的第一輸入端接收上升緣迴轉率參數的第三位元Tr_X4。及閘G85的輸出端耦接至開關SW85的控制端。或閘G82的第一輸入端接收下降緣迴轉率參數的第一位元Tf_X1。或閘G82的輸出端耦接至開關SW82的控制端。或閘G84的第一輸入端接收下降緣迴轉率參數的第二位元Tf_X2。或閘G84的輸出端耦接至開關SW84的控制端。或閘G86的第一輸入端接收下降緣迴轉率參數的第三位元Tf_X4。或閘G86的輸出端耦接至開關SW86的控制端。
在一些實施例中，所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4可以是局域(local)參數。在另一些實施例中，所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4可以是全域(global)參數。所述上升緣迴轉率參數Tr_X1~Tr_X4可以被存放在一個參數暫存器，而所述下降緣迴轉率參數Tf_X1~Tf_X4可以被存放在另一個參數暫存器。在一些實施例中，迴轉率調整電路350可以提供所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數 Tf_X1~Tf_X4給及閘G81、及閘G83、及閘G85、或閘G82、或閘G84以及或閘G86。在另一些實施例中，所述上升緣迴轉率參數Tr_X1~Tr_X4與所述下降緣迴轉率參數Tf_X1~Tf_X4可以由其他電路/元件(未繪示)來提供。
迴轉率調整電路350耦接至及閘G81的第二輸入端、及閘G83的第二輸入端、及閘G85的第二輸入端、或閘G82的第二輸入端、或閘G84的第二輸入端以及或閘G86的第二輸入端，以提供對於所述目前子像素資料Pixc與所述下一個子像素資料Pixn的比較結果CR。在此假設具有高邏輯準位的比較結果CR表示「輸出訊號So即將出現上升緣」，而具有低邏輯準位的比較結果CR表示「輸出訊號So即將出現下降緣」。
圖9是依照本新型創作的另一實施例的一種源極驅動器900的電路方塊示意圖。源極驅動器900適於驅動顯示面板30。圖9所示源極驅動器900包括閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340、迴轉率調整電路950以及迴轉率調整電路960。圖9所示閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340、迴轉率調整電路950與顯示面板30可以參照圖3所示閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340、迴轉率調整電路350與顯示面板30的相關說明，故不再贅述。迴轉率調整電路950可以決定，待調節迴轉率是在輸出訊號So的上升緣還是下降緣。基於迴轉率調整電路950的通知，迴轉率調整電路960可以決定待調節迴轉率是在輸出訊號So的上升緣還是下降緣。
迴轉率調整電路960可以使用第三設置來動態調整輸出訊號So的上升緣的迴轉率，並且使用獨立於所述第三設置的第四設置來動態調整輸出訊號So的下降緣的迴轉率，使得輸出訊號So的上升緣的迴轉率的調整獨立於輸出訊號So的下降緣的迴轉率的調整。迴轉率調整電路950所進行的調整與迴轉率調整電路960所進行的調整具有不同的解析度(resolution)。舉例來說，迴轉率調整電路950可以基於所述第一設置與所述第二設置而粗調輸出訊號So的迴轉率，以及迴轉率調整電路960可以基於所述第三設置與所述第四設置而細調輸出訊號So的迴轉率。
所述第三設置與所述第四設置可以是相互獨立的兩個組態參數(例如上升時間參數與下降時間參數)。這兩個組態參數可以是依照實際應用情境而預先設定的。其他控制電路(未繪示，例如時序控制器、應用處理器或是其他處理電路)可以動態地將這兩個組態參數提供給(或設定至)迴轉率調整電路960。因為兩個組態參數的設置(調整)是互為獨立的，因此輸出訊號So的上升緣的迴轉率(例如上升時間Tr1)的調整可以獨立於輸出訊號So的下降緣的迴轉率(例如下降時間Tf2)的調整。
迴轉率調整電路960的數量可以依照實際情況來決定。舉例來說，在一些實施例中，源極驅動器900的每一驅動通道的輸出緩衝器可以配置一個專用的迴轉率調整電路960，以進行局域參數調整。在另一些實施例中，源極驅動器000的所有驅動通道可以被分群為多個通道群，而每一通道群的這些輸出緩衝器可以 配置一個迴轉率調整電路960。在又一些實施例中，源極驅動器900的所有驅動通道的輸出緩衝器可以共用一個迴轉率調整電路960。
圖10是依照本新型創作的一實施例說明圖9所示迴轉率調整電路950與960的電路示意圖。圖10所示迴轉率調整電路950包括邏輯電路951、一倍電流源X1、兩倍電流源X2、四倍電流源X4、開關SW101、開關SW102、開關SW103與電晶體MX7。邏輯電路951可以決定，待調節迴轉率是在輸出訊號So的上升緣還是下降緣。邏輯電路951可以輸出所述第一設置或所述第二設置給開關SW101~SW103的控制端。開關SW101的第一端耦接至電流源X1。開關SW102的第一端耦接至電流源X2。開關SW103的第一端耦接至電流源X4。電晶體MX7的閘極與汲極耦接至開關SW101~SW103的第二端。
圖10所示迴轉率調整電路960包括電晶體P1、開關SW104、開關SW105、開關SW106、一倍電晶體MX1、兩倍電晶體MX2以及四倍電晶體MX4。電晶體MX1、MX2以及MX4的閘極耦接至電晶體MX7的閘極。開關SW104的第一端耦接至電晶體MX1的汲極。開關SW105的第一端耦接至電晶體MX2的汲極。開關SW106的第一端耦接至電晶體MX4的汲極。邏輯電路951可以輸出所述第三設置或所述第四設置給開關SW104~SW106的控制端。電晶體P1的閘極與汲極耦接至開關SW104~SW106的第二端。電晶體P1的閘極還耦接至輸出緩衝器340的尾 電流源。
當邏輯電路951決定待調節迴轉率是在輸出訊號So的上升緣時，邏輯電路951可以輸出所述第一設置給開關SW101~SW103以粗調輸出訊號So的上升緣的迴轉率，以及邏輯電路951可以輸出所述第三設置給開關SW104~SW106以細調輸出訊號So的上升緣的迴轉率。當邏輯電路951決定待調節迴轉率是在輸出訊號So的下降緣時，邏輯電路951可以輸出所述第二設置給開關SW101~SW103以粗調輸出訊號So的下降緣的迴轉率，以及邏輯電路951可以輸出所述第四設置給開關SW104~SW106以細調輸出訊號So的下降緣的迴轉率。
圖11是依照本新型創作的又一實施例的一種源極驅動器1100的電路方塊示意圖。源極驅動器1100適於驅動顯示面板30。圖11所示源極驅動器1100包括閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340、迴轉率調整電路350、閂鎖器1110、閂鎖器1120、驅動通道1130、輸出緩衝器1140以及迴轉率調整電路1150。圖11所示閂鎖器310與閂鎖器1110可以參照圖3所示閂鎖器310的相關說明，圖11所示閂鎖器320與閂鎖器1120可以參照圖3所示閂鎖器320的相關說明，圖11所示驅動通道330與驅動通道1130可以參照圖3所示驅動通道330的相關說明，圖11所示輸出緩衝器340與輸出緩衝器1140可以參照圖3所示輸出緩衝器340的相關說明，以及圖11所示迴轉率調整電路350與迴轉率調整電路1150可以參照圖3所示迴轉率調整電路350的相關 說明，故不再贅述。
輸出緩衝器340的輸入端可以接收驅動電壓Vd1。輸出緩衝器340的輸出端可以提供適於驅動顯示面板30的輸出訊號So1。輸出緩衝器1140的輸入端可以接收驅動電壓Vd2。輸出緩衝器1140的輸出端可以提供適於驅動顯示面板30的輸出訊號So2。輸出緩衝器340與輸出緩衝器1140適於驅動顯示面板30的不同條資料線。在其他實施例中，迴轉率調整電路350與1150可以對輸出緩衝器340與1140進行粗調與細調的操作(詳參圖9或圖10所示迴轉率調整電路950與960的相關說明)。
迴轉率調整電路350可以決定，待調節迴轉率是在輸出緩衝器340所輸出的輸出訊號So1的上升緣還是下降緣。當迴轉率調整電路350判定「輸出訊號So1即將出現上升緣」時，迴轉率調整電路350可以使用第一設置來動態調整輸出訊號So1的上升緣的迴轉率。當迴轉率調整電路350判定「輸出訊號So1即將出現下降緣」時，迴轉率調整電路350可以使用第二設置(獨立於所述第一設置)來動態調整輸出訊號So1的下降緣的迴轉率。基於迴轉率調整電路350的動態調整，亦即基於所述第一設置與所述第二設置，輸出訊號So1的上升緣的迴轉率的調整方向可以不同於輸出訊號So1的下降緣的迴轉率的調整方向。
迴轉率調整電路350所進行的調整可以獨立於迴轉率調整電路1150所進行的調整。迴轉率調整電路1150耦接至閂鎖器1110的輸出端，以接收目前子像素資料Pixc2。迴轉率調整電路 1150耦接至閂鎖器1120的輸出端，以接收跟隨在目前子像素資料Pixc2之後的下一個子像素資料Pixn2。基於目前子像素資料Pixc2與下一個子像素資料Pixn2，迴轉率調整電路1150可以對輸出訊號So2的迴轉率進行調整。
舉例來說，根據目前子像素資料Pixc2與下一個子像素資料Pixn2之間的關係，迴轉率調整電路1150可以決定，待調節迴轉率是在輸出緩衝器1140所輸出的輸出訊號So2的上升緣還是下降緣。當迴轉率調整電路1150判定「輸出訊號So2即將出現上升緣」時，迴轉率調整電路1150可以使用第三設置來動態調整輸出訊號So2的上升緣的迴轉率。當迴轉率調整電路1150判定「輸出訊號So2即將出現下降緣」時，迴轉率調整電路1150可以使用第四設置(獨立於所述第三設置)來動態調整輸出訊號So2的下降緣的迴轉率。基於迴轉率調整電路1150的動態調整，亦即基於所述第三設置與所述第四設置，輸出訊號So2的上升緣的迴轉率的調整方向可以不同於輸出訊號So2的下降緣的迴轉率的調整方向。
所述第三設置與所述第四設置可以是相互獨立的兩個組態參數(例如上升時間參數與下降時間參數)。這兩個組態參數可以是依照實際應用情境而預先設定的。其他控制電路(未繪示，例如時序控制器、應用處理器或是其他處理電路)可以動態地將這兩個組態參數提供給(或設定至)迴轉率調整電路1150。因為兩個組態參數的設置(調整)是互為獨立的，因此輸出訊號So2 的上升緣的迴轉率(例如上升時間Tr1)的調整可以獨立於輸出訊號So2的下降緣的迴轉率(例如下降時間Tf2)的調整。
根據目前子像素資料Pixc2與下一個子像素資料Pixn2之間的關係，迴轉率調整電路1150可以獨立地設置(調整)輸出訊號So2的上升緣的迴轉率與輸出訊號So2的下降緣的迴轉率。根據目前子像素資料Pixc與下一個子像素資料Pixn之間的關係，迴轉率調整電路350可以獨立地設置(調整)輸出訊號So1的上升緣的迴轉率與輸出訊號So1的下降緣的迴轉率。因此，輸出訊號So1的上升緣的迴轉率可以對稱於輸出訊號So2的下降緣的迴轉率，以及輸出訊號So1的下降緣的迴轉率可以對稱於輸出訊號So2的上升緣的迴轉率。
圖12是依照本新型創作的再一實施例的一種源極驅動器1200的電路方塊示意圖。源極驅動器1200適於驅動顯示面板30。圖12所示源極驅動器1200包括閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340、閂鎖器1110、閂鎖器1120、驅動通道1130、輸出緩衝器1140以及迴轉率調整電路1250。圖12所示閂鎖器310與閂鎖器1110可以參照圖11所示閂鎖器310與閂鎖器1110的相關說明，圖12所示閂鎖器320與閂鎖器1120可以參照圖11所示閂鎖器320與閂鎖器1120的相關說明，圖12所示驅動通道330與驅動通道1130可以參照圖11所示驅動通道330與驅動通道1130的相關說明，以及圖12所示輸出緩衝器340與輸出緩衝器1140可以參照圖11所示輸出緩衝器340與輸出緩衝器1140 的相關說明，故不再贅述。
圖12所示迴轉率調整電路1250可以參照圖3所示迴轉率調整電路350的相關說明。不同於圖3所示迴轉率調整電路350在於，圖12所示迴轉率調整電路1250耦接至閂鎖器310的輸出端與閂鎖器320的輸出端以分別接收目前子像素資料Pixc與跟隨在目前子像素資料Pixc之後的下一個子像素資料Pixn，以及耦接至閂鎖器1110的輸出端與閂鎖器1120的輸出端以分別接收目前子像素資料Pixc2與跟隨在目前子像素資料Pixc2之後的下一個子像素資料Pixn2。迴轉率調整電路1250可以基於目前子像素資料Pixc與下一個子像素資料Pixn對輸出訊號So1的迴轉率進行調整。迴轉率調整電路1250還可以基於目前子像素資料Pixc2與下一個子像素資料Pixc2對輸出訊號So2的迴轉率進行調整。
迴轉率調整電路1250可以使用第三設置來動態調整輸出緩衝器1140的輸出訊號So2的上升緣的迴轉率，並且使用獨立於所述第三設置的第四設置來動態調整輸出訊號So2的下降緣的迴轉率，使得輸出訊號So2的上升緣的迴轉率的調整獨立於輸出訊號So2的下降緣的迴轉率的調整。亦即，迴轉率調整電路1250可以決定待調節迴轉率是在輸出訊號So1的上升緣還是下降緣，以及決定待調節迴轉率是在輸出訊號So2的上升緣還是下降緣。迴轉率調整電路1250可以根據目前子像素資料Pixc2與下一個子像素資料Pixn2之間的關係來執行所述決定。在其他實施例中，迴轉率調整電路1950可以對輸出緩衝器340與1140進行粗調與細 調的操作(詳參圖9或圖10所示迴轉率調整電路950與960的相關說明)。
圖13是依照本新型創作的更一實施例的一種源極驅動器1300的電路方塊示意圖。源極驅動器1300適於驅動顯示面板30。圖13所示源極驅動器1300包括閂鎖器310、閂鎖器320、驅動通道330、輸出緩衝器340、閂鎖器1110、閂鎖器1120、驅動通道1130、輸出緩衝器1140以及迴轉率調整電路1350。圖13所示閂鎖器310與閂鎖器1110可以參照圖11所示閂鎖器310與閂鎖器1110的相關說明，圖13所示閂鎖器320與閂鎖器1120可以參照圖11所示閂鎖器320與閂鎖器1120的相關說明，圖13所示驅動通道330與驅動通道1130可以參照圖11所示驅動通道330與驅動通道1130的相關說明，以及圖13所示輸出緩衝器340與輸出緩衝器1140可以參照圖11所示輸出緩衝器340與輸出緩衝器1140的相關說明，故不再贅述。
圖13所示迴轉率調整電路1350可以參照圖3所示迴轉率調整電路350的相關說明。不同於圖3所示迴轉率調整電路350在於，圖13所示迴轉率調整電路1350還可以依照目前子像素資料Pixc與下一個子像素資料Pixn之間的關係進行決定，使得輸出訊號So2的上升緣的迴轉率的調整獨立於輸出訊號So2的下降緣的迴轉率的調整。圖13所示迴轉率調整電路1350耦接至閂鎖器310的輸出端與閂鎖器320的輸出端以分別接收目前子像素資料Pixc與跟隨在目前子像素資料Pixc之後的下一個子像素資料Pixn。 迴轉率調整電路1350可以基於目前子像素資料Pixc與下一個子像素資料Pixn對輸出訊號So1與So2的每一個的迴轉率進行調整。在其他實施例中，迴轉率調整電路1350可以對輸出緩衝器340與1140進行粗調與細調的操作(詳參圖9或圖10所示迴轉率調整電路950與960的相關說明)。
上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350的實現方式可以是硬體(hardware)、韌體(firmware)、軟體(software，即程式)或是前述三者中的多者的組合形式。
以硬體形式而言，上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350的方塊可以實現於積體電路(integrated circuit)上的邏輯電路。上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350的相關功能可以利用硬體描述語言(hardware description languages，例如Verilog HDL或VHDL)或其他合適的編程語言來實現為硬體。舉例來說，上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路(Application-specific integrated circuit,ASIC)、數位訊號處理器(digital signal processor,DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array,FPGA)及/或其他處理單元中的各種邏輯區塊、模組和電路。
以軟體形式及/或韌體形式而言，上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350的相關功能可以 被實現為編程碼(programming codes)。例如，利用一般的編程語言(programming languages，例如C、C++或組合語言)或其他合適的編程語言來實現上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350。所述編程碼可以被存放在非臨時的電腦可讀取媒體(non-transitory computer readable medium)中。在一些實施例中，所述非臨時的電腦可讀取媒體例如包括唯讀記憶體(Read Only Memory，ROM)以及(或是)儲存裝置。控制器、微控制器或微處理器可以從所述非臨時的電腦可讀取媒體中讀取並執行所述編程碼，從而實現上述迴轉率調整電路350、950、960、1150、1250以及(或是)1350的相關功能。
綜上所述，上述諸實施例所述源極驅動器可以用不同設置來動態調整輸出訊號的上升緣與下降緣的迴轉率，使得上升緣的迴轉率的調整可以獨立於下降緣的迴轉率的調整。因此在一些實施例中，所述源極驅動器可以使不同輸出緩衝器的輸出訊號可以相互對稱。
雖然本新型創作已以實施例揭露如上，然其並非用以限定本新型創作，任何所屬技術領域中具有通常知識者，在不脫離本新型創作的精神和範圍內，當可作些許的更動與潤飾，故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
30:顯示面板
300:源極驅動器
310、320:閂鎖器
330:驅動通道
331:數位類比轉換電路
340:輸出緩衝器
350:迴轉率調整電路
Pixc:目前子像素資料
Pixn:下一個子像素資料
So:輸出訊號
Vd:驅動電壓

Claims (21)

  1. 一種源極驅動器，適於驅動一顯示面板，所述源極驅動器包括：一第一輸出緩衝器，具有一輸入端以接收一第一驅動電壓，以及一輸出端以輸出驅動該顯示面板的一第一輸出訊號；以及一第一迴轉率調整電路，耦接至該第一輸出緩衝器，依照一第一設置來動態調整該第一輸出訊號的一上升緣的一迴轉率，並且依照獨立於該第一設置的一第二設置來動態調整該第一輸出訊號的一下降緣的一迴轉率。
  2. 如請求項1所述的源極驅動器，其中基於該第一迴轉率調整電路的動態調整，該第一輸出訊號的該上升緣的該迴轉率的一調整方向不同於該第一輸出訊號的一下降緣的該迴轉率的一調整方向。
  3. 如請求項1所述的源極驅動器，其中該第一迴轉率調整電路決定一待調節迴轉率是在該第一輸出訊號的該上升緣還是該下降緣。
  4. 如請求項3所述的源極驅動器，其中該第一迴轉率調整電路根據一第一目前子像素資料與跟隨在該第一目前子像素資料之後的一第一下一個子像素資料之間的關係來執行該決定。
  5. 如請求項4所述的源極驅動器，更包括：一第一驅動通道，具有一輸出端耦接至該第一輸出緩衝器的該輸入端以輸出該第一驅動電壓，以及將該第一目前子像素資料 轉換為該第一驅動電壓；一第一閂鎖器，具有一輸入端以順序地接收該第一目前子像素資料與該第一下一個子像素資料；以及一第二閂鎖器，具有一輸入端耦接至該第一閂鎖器的一輸出端；其中該第一迴轉率調整電路耦接至該第一閂鎖器的該輸出端與該第二閂鎖器的一輸出端，以分別接收該第一目前子像素資料與該第一下一個子像素資料，以及基於該第一目前子像素資料與該第一下一個子像素資料對該第一輸出訊號的該迴轉率進行調整。
  6. 如請求項5所述的源極驅動器，其中該第一驅動通道包括：一數位類比轉換電路，具有一輸入端耦接至該第二閂鎖器的該輸出端以接收該第一目前子像素資料，其中該數位類比轉換電路的一輸出端作為該第一驅動通道的該輸出端。
  7. 如請求項1所述的源極驅動器，還包括：一第二輸出緩衝器，具有一輸入端用於接收一第二驅動電壓，其中該第二輸出緩衝器的一輸出端提供適於驅動該顯示面板的一第二輸出訊號，其中該第一輸出緩衝器與該第二輸出緩衝器驅動該顯示面板的不同條資料線。
  8. 如請求項7所述的源極驅動器，其中該第一迴轉率調整電路更使用一第三設置來動態調整該第二輸出訊號的一上升緣的一迴轉率，並且使用獨立於該第三設置的一第四設置來動態調整該第二輸出訊號的一下降緣的一迴轉率。
  9. 如請求項8所述的源極驅動器，其中該第一迴轉率調整電路決定一待調節迴轉率是在該第二輸出訊號的該上升緣還是該下降緣。
  10. 如請求項9所述的源極驅動器，其中該第一迴轉率調整電路根據一第二目前子像素資料與跟隨在該第二目前子像素資料之後的一第二下一個子像素資料之間的關係來執行該決定。
  11. 如請求項9所述的源極驅動器，其中該第一迴轉率調整電路依照該第一目前子像素資料與該第一下一個子像素資料之間的關係進行判斷。
  12. 如請求項11所述的源極驅動器，更包括：一第一驅動通道，具有一輸出端耦接至該第一輸出緩衝器的該輸入端以提供該第一驅動電壓，以及將該第一目前子像素資料轉換為該第一驅動電壓；一第二驅動通道，具有一輸出端耦接至該第二輸出緩衝器的該輸入端以提供該第二驅動電壓，以及將一第二目前子像素資料轉換為該第二驅動電壓；一第一閂鎖器，具有一輸入端以順序地接收該第一目前子像素資料與該第一下一個子像素資料； 一第二閂鎖器，具有一輸入端耦接至該第一閂鎖器的一輸出端；一第三閂鎖器，具有一輸入端以順序地接收該第二目前子像素資料與跟隨在該第二目前子像素資料之後的一第二下一個子像素資料；以及一第四閂鎖器，具有一輸入端耦接至該第三閂鎖器的一輸出端；其中該第一迴轉率調整電路耦接至該第一閂鎖器的該輸出端與該第二閂鎖器的一輸出端，以分別接收該第一目前子像素資料與該第一下一個子像素資料，以及基於該第一目前子像素資料與該第一下一個子像素資料對該第一輸出訊號的該迴轉率進行調整；以及其中該第一迴轉率調整電路耦接至該第三閂鎖器的該輸出端與該第四閂鎖器的一輸出端，以分別接收該第二目前子像素資料與該第二下一個子像素資料，以及基於該第二目前子像素資料與該第二下一個子像素資料對該第二輸出訊號的該迴轉率進行調整。
  13. 如請求項11所述的源極驅動器，更包括：一第一驅動通道，具有一輸出端耦接至該第一輸出緩衝器的該輸入端以提供該第一驅動電壓，以及將該第一目前子像素資料轉換為該第一驅動電壓；一第二驅動通道，具有一輸出端耦接至該第二輸出緩衝器的 該輸入端以提供該第二驅動電壓，以及將一第二目前子像素資料轉換為該第二驅動電壓；一第一閂鎖器，具有一輸入端以順序地接收該第一目前子像素資料與該第一下一個子像素資料；以及一第二閂鎖器，具有一輸入端耦接至該第一閂鎖器的一輸出端；其中該第一迴轉率調整電路耦接至該第一閂鎖器的該輸出端與該第二閂鎖器的一輸出端，以分別接收該第一目前子像素資料與該第一下一個子像素資料，進而基於該第一目前子像素資料與該第一下一個子像素資料對該第一輸出訊號與該第二輸出訊號的每一個的該迴轉率進行調整。
  14. 如請求項7所述的源極驅動器，更包括：一第二迴轉率調整電路，使用一第三設置來動態調整該第二輸出訊號的一上升緣的一迴轉率，並且使用獨立於該第三設置的一第四設置來動態調整該第二輸出訊號的一下降緣的一迴轉率，使得該第二輸出訊號的該上升緣的該迴轉率的調整獨立於該第二輸出訊號的該下降緣的該迴轉率的調整。
  15. 如請求項14所述的源極驅動器，其中該第二迴轉率調整電路決定一待調節迴轉率是在該第二輸出訊號的該上升緣還是該下降緣。
  16. 如請求項15所述的源極驅動器，其中該第二迴轉率調整電路根據一第二目前子像素資料與跟隨在該第二目前子像素資料之後的一第二下一個子像素資料之間的關係來執行該決定。
  17. 如請求項14所述的源極驅動器，其中該第一迴轉率調整電路所進行的該調整獨立於該第二迴轉率調整電路所進行的該調整。
  18. 如請求項17所述的源極驅動器，更包括：一第一驅動通道，具有一輸出端耦接至該第一輸出緩衝器的該輸入端以提供該第一驅動電壓，以及將該第一目前子像素資料轉換為該第一驅動電壓；一第二驅動通道，具有一輸出端耦接至該第二輸出緩衝器的該輸入端以提供該第二驅動電壓，以及將一第二目前子像素資料轉換為該第二驅動電壓；一第一閂鎖器，具有一輸入端以順序地接收該第一目前子像素資料與該第一下一個子像素資料；一第二閂鎖器，具有一輸入端耦接至該第一閂鎖器的一輸出端；一第三閂鎖器，具有一輸入端以順序地接收該第二目前子像素資料與跟隨在該第二目前子像素資料之後的一第二下一個子像素資料；以及一第四閂鎖器，具有一輸入端耦接至該第三閂鎖器的一輸出端； 其中該第一迴轉率調整電路耦接至該第一閂鎖器的該輸出端與該第二閂鎖器的一輸出端，以分別接收該第一目前子像素資料與該第一下一個子像素資料，進而基於該第一目前子像素資料與該第一下一個子像素資料對該第一輸出訊號的該迴轉率進行調整；以及其中該第二迴轉率調整電路耦接至該第三閂鎖器的該輸出端與該第四閂鎖器的一輸出端，以分別接收該第二目前子像素資料與該第二下一個子像素資料，進而基於該第二目前子像素資料與該第二下一個子像素資料對該第二輸出訊號的該迴轉率進行調整。
  19. 如請求項7所述的源極驅動器，更包括：一第二迴轉率調整電路，使用一第三設置來動態調整該第一輸出訊號的該上升緣的該迴轉率，並且使用獨立於該第三設置的一第四設置來動態調整該第一輸出訊號的該下降緣的該迴轉率，使得該第一輸出訊號的該上升緣的該迴轉率的調整獨立於該第一輸出訊號的該下降緣的該迴轉率的調整，其中該第一迴轉率調整電路所進行的該調整與該第二迴轉率調整電路所進行的該調整具有不同的解析度。
  20. 如請求項19所述的源極驅動器，其中該第二迴轉率調整電路決定一待調節迴轉率是在該第一輸出訊號的該上升緣還是該下降緣。
  21. 如請求項7所述的源極驅動器，其中該第一輸出訊號的該上升緣的該迴轉率對稱於該第二輸出訊號的一下降緣的一迴轉率，以及該第一輸出訊號的該下降緣的該迴轉率對稱於該第二輸出訊號的一上升緣的一迴轉率。
TW110200441U 2020-07-09 2021-01-14 源極驅動器 TWM613921U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063050079P 2020-07-09 2020-07-09
US63/050,079 2020-07-09
US17/117,121 US11288994B2 (en) 2020-07-09 2020-12-10 Source driver and operation method thereof
US17/117,121 2020-12-10

Publications (1)

Publication Number Publication Date
TWM613921U true TWM613921U (zh) 2021-07-01

Family

ID=77911696

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110200441U TWM613921U (zh) 2020-07-09 2021-01-14 源極驅動器

Country Status (3)

Country Link
US (1) US11288994B2 (zh)
CN (1) CN215933156U (zh)
TW (1) TWM613921U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12081232B2 (en) 2022-05-30 2024-09-03 Novatek Microelectronics Corp. Digital-to-analog conversion device and operation method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220093787A (ko) * 2020-12-28 2022-07-05 엘지디스플레이 주식회사 저전력 구동 표시 장치 및 이의 구동 방법
US11615735B1 (en) 2021-09-02 2023-03-28 Synaptics Incorporated System and method for reducing electromagnetic interference in a display panel

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237107B1 (en) * 1998-10-07 2001-05-22 Cypress Semiconductor Corp. Dynamic slew rate control output buffer
KR100746200B1 (ko) * 2005-10-21 2007-08-06 삼성전자주식회사 소스 드라이버, 소스 드라이버 모듈, 및 디스플레이 장치
TWI408638B (zh) * 2008-10-20 2013-09-11 Raydium Semiconductor Corp 驅動電路系統以及運算放大器迴轉率提高方法
US10957260B2 (en) * 2017-06-26 2021-03-23 Novatek Microelectronics Corp. Method of controlling power level of output driver in source driver and source driver using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12081232B2 (en) 2022-05-30 2024-09-03 Novatek Microelectronics Corp. Digital-to-analog conversion device and operation method thereof

Also Published As

Publication number Publication date
US20220013052A1 (en) 2022-01-13
CN215933156U (zh) 2022-03-01
US11288994B2 (en) 2022-03-29

Similar Documents

Publication Publication Date Title
TWM613921U (zh) 源極驅動器
US8598934B2 (en) Level shifter circuit and display driver circuit
US8085234B2 (en) Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device
US20110115541A1 (en) Apparatuses and methods for a level shifter with reduced shoot-through current
US10210838B2 (en) Voltage level shifting method
US7518415B2 (en) Voltage buffer and source driver thereof
JP2007081608A (ja) 出力バッファ回路
KR20070120221A (ko) 소스 드라이버의 출력 회로 및 방법
CN105207658B (zh) 输出缓冲器
US8203545B2 (en) Display driving circuit
US11341881B2 (en) Level shifter circuit applied to display apparatus
US20240112612A1 (en) Display driver for reducing redundant power waste and heat and driving method thereof
US7652506B2 (en) Complementary signal generating circuit
JP2007067819A (ja) 遅延調整回路及び該回路を備えた同期型半導体装置
US8493147B2 (en) Differential amplifier and source driver
KR20100094956A (ko) 출력 버퍼 회로
JP2017175368A (ja) レベルシフト回路
JP2007116416A (ja) 信号伝送回路
US9537469B2 (en) CMOS level shifter with reduced high voltage transistor count
JP2013004998A (ja) Ｃｍｏｓインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路
JP2012090247A (ja) レベルシフト回路及びその方法
US20140184307A1 (en) Gate driver having function of preventing shoot-through current
CN110022277B (zh) 一种功耗可调节的连续时间线性均衡器
US11749168B1 (en) Data receiver for achieving functions of level shifter and amplifier circuit
JP2004015714A (ja) 半導体装置