TWM564823U - Semiconductor package substrate and package structure thereof - Google Patents
Semiconductor package substrate and package structure thereof Download PDFInfo
- Publication number
- TWM564823U TWM564823U TW107204236U TW107204236U TWM564823U TW M564823 U TWM564823 U TW M564823U TW 107204236 U TW107204236 U TW 107204236U TW 107204236 U TW107204236 U TW 107204236U TW M564823 U TWM564823 U TW M564823U
- Authority
- TW
- Taiwan
- Prior art keywords
- recess
- groove
- substrate body
- thickness
- substrate
- Prior art date
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一種半導體封裝件結構，包括：一基板本體，具有一總厚度，並且該基板本體以該總厚度方向的相對兩側分別為一上表面與一下表面，該上表面的一位置往下延伸一深度以形成一第一凹槽，該下表面的對應該第一凹槽的位置往上延伸形成一深度以形成一第二凹槽，該第一凹槽的底面與該第二凹槽的頂面之間形成一次厚度，並且該次厚度在上下方向上具有彈性；至少一晶片元件，設於該第一凹槽內；以及一塑封體，模塑成型於該基板本體的該上表面並密閉地包覆該晶片元件，使得該次厚度往下陷而變形，從而降低整個封裝件的高度。
Description
本創作涉及一種半導體封裝領域，特別是關於一種半導體封裝基板及其封裝件結構。
一般的半導體封裝件結構，係在一基板上設置至少一晶片並且與基板電性連接，再以塑封體將晶片與基板密封以完成封裝件。然而，習知的半導體封裝件結構由於基板厚度加上堆疊在其上的晶片厚度後的總厚度，以致於限制了後續封裝製程中形成的塑封體厚度，亦即，可能造成封裝後的封裝件總厚度過大而造成半導體封裝件設計上的限制。
習知上為了解決半導體封裝件總厚度過大的問題，需要降低塑封體的高度；然而，降低塑封體高度意謂著在基板與晶片置入注塑模具中後必須預留較小的注塑空間，也就是晶片表面與模具表面之間的空間較不足，從而在注塑液態的塑封體時的流動性變差，容易在塑封體中產生氣孔或等塑封不完整。
美國專利公開第20070228502A1號揭露一種半導體封裝結構，其先將晶片以塑封體封裝以形成封裝件後，再將封裝件與基板電性連接，該封裝件及基板的相對連接處分別設有錫球，相對的錫球具有不同的高度，當進行回焊(reflow)時封裝件會變形，封裝件及基板之間的錫球不會因為封裝件的變形而導致無法電性連接，但仍無法解決封裝件與基板相加後的總厚度過大的問題。
本創作的其中一目的在於提供一種半導體封裝基板，具有一基板本體，該基板本體具有一總厚度，並且該基板本體以該總厚度方向的相對兩側分別為一上表面與一下表面，該上表面的一位置往下延伸一深度以形成一第一凹槽，該下表面的對應該第一凹槽的位置往上延伸形成一深度以形成一第二凹槽，該第一凹槽的底面與該第二凹槽的頂面之間形成一次厚度，並且該次厚度在上下方向上具有彈性。
較佳者，本創作在基板本體的上表面的該第一凹槽的位置與該下表面的該第二凹槽的位置係在製造該基板本體時不予塗佈保護層，使得在對該基板本體進行蝕洗製程的同時形成該第一凹槽與該第二凹槽。
本創作的另一目的在於提供一種半導體封裝件結構，包括有：一基板本體，具有一總厚度，並且該基板本體以該總厚度方向的相對兩側分別為一上表面與一下表面，該上表面的一位置往下延伸一深度以形成一第一凹槽，該下表面的對應該第一凹槽的位置往上延伸形成一深度以形成一第二凹槽，該第一凹槽的底面與該第二凹槽的頂面之間形成一次厚度，並且該次厚度在上下方向上具有彈性；至少一晶片元件，設於該第一凹槽內；以及一塑封體，模塑成型於該基板本體的該上表面並密閉地包覆該晶片元件，使得該次厚度往下陷而變形，從而降低整個封裝件的高度。
較佳者，本創作之半導體封裝件結構，其中在該基板本體的上表面的該第一凹槽的位置與該下表面的該第二凹槽的位置係在製造該基板本體時不予塗佈保護層，使得在對該基板本體進行蝕洗製程的同時形成該第一凹槽與該第二凹槽。
較佳者，本創作在該基板本體的該第一凹槽周圍的該上表面設有配置線路之接墊，用以電性連接該晶片元件，並且該線路不穿過該第一凹槽，該接墊上覆設一保護層。
本創作提供的半導體封裝基板及其封裝件結構，藉由在基板本體之上﹑下表面所設置之對應的第一凹槽與第二凹槽，使得第一﹑第二凹槽之間的次厚度相對於基板本體的厚度為小而具有彈性，從而在注射模塑材料的封裝製程中，讓模流壓力使第一、第二凹槽之間的次厚與晶片元件下陷，從而降低整體封裝體的高度，解決晶片元件設置於基板上後之模塑空間高度不足的問題。
本創作之半導體封裝基板與封裝件結構，其基板本體可以在蝕洗製程時直接形成第一凹槽與第二凹槽而不需透過其它加工方式形成，因此可以節省製造成本，並且可以縮小封裝件的高度而仍能維持封裝良率。
與習知技術相比，本創作的優點包括： （1）可以縮短封裝件的高度，仍能維持封裝良率。例如，基板本體可以讓出60um空間供晶片組件往下移動，解決晶片組件設置於基板上時形成塑封體高度受限的問題；亦即，封裝結構不影響塑封(molding compound)的厚度，避免發生塑封異常，造成良率下降的缺點； （2） 本創作將基板本體的晶片組件放置位置未塗布保護層，再藉由蝕洗制程直接形成第一凹槽與第二凹槽，因此不需透過其它加工方式形成凹槽，可以節省製造成本； （3） 本創作的半導體封裝基板與封裝件結構可適用於多種基板類或卡類的封裝產品，如MCP、BGA、eMMC、RFID-SIM、Micro SIM、RFID-Micro SD、Nano SIM等。
以下配合圖式對本創作之其它目的及功能做進一步的說明，俾能對本創作有詳盡的了解。
圖1為顯示本創作之半導體封裝基板結構之平面示意圖；如圖1所示，本創作提供的半導體封裝基板，係具有一基板本體1，該基板本體1具有一總厚度H，並且在基板本體1的總厚度H方向的相對兩側分別為一上表面與一下表面，該上表面的一位置往下延伸一深度以形成一第一凹槽11，該下表面的對應該第一凹槽11的位置往上延伸形成一深度以形成一第二凹槽12，該第一凹槽11的底面與第二凹槽12的頂面之間形成一次厚度h，由於次厚度h對於總厚度H為薄，因而使得次厚度h在上下方向上具有彈性，例如圖1中的虛線即表示該次厚度h彈性下降後的位置。
為了減少製造基板本體1的製程以降低製造成本，本創作較佳地在基板本體1的上表面欲形成第一凹槽11的位置與下表面欲形成第二凹槽12的位置預先不塗佈保護層，使得在對基板本體1進行蝕洗製程的同時利用化學藥劑將未受到保護層保護的區域位置蝕洗形成該第一凹槽11與該第二凹槽12。
圖2為顯示本創作利用所述基板本體1製造半導體封裝件的示意圖；如圖2所示，其中，將晶片元件2安裝於基板本體1上後，將其一起置入注塑模具3的上模具31與下模具32之間的模穴內，然後操作活塞33作動以將液態的塑封材料推擠進入模穴內(如圖2之箭頭方向所示)，塑封材料在模穴內從上方對晶片元件2與基板本體1施加壓力，晶片元件2受到該壓力後使得較薄的次厚度h往下變形而降低高度，從而晶片元件2也降低高度而使得晶片元件2的上表面與模穴頂部之間的空間隨之變大，塑封材料在較大的空間中可以順暢流動，因而能夠避免產生氣泡及塑封不完全的情況。當塑封材料注塑完成並且凝固形成塑封體4而取出模具後，即形成如圖3所示的封裝件；在圖3所示的封裝件結構中，基板本體1的次厚度h由於往下變形而降低高度並且晶片元件2也降高度，因此使得包覆在基板本體1與晶片元件2上方的塑封體4得以在不增加整個封裝件的總厚度的條件下仍具有足夠的厚度，進而解決了習知封裝件的晶片元件設置於基板上後之模塑空間高度不足的問題。
圖4為顯示本創作半導體封裝件結構的另一實施例；在圖4所示的實施例中，為了使晶片元件2能夠電性連接至基板本體1，可以在基板本體1的上﹑下表面的第一凹槽11與第二凹槽12的周圍配置線路之接墊5(pad)，而不在第一凹槽11與第二凹槽12間穿設佈線，接墊5上則覆設一層保護層6，藉此避免基板本體1之次厚度h下降變形時造成佈線斷裂。
本創作提供的半導體封裝基板與封裝件結構具有以下優點： 1. 可以縮短封裝件的高度，仍能維持封裝良率。例如，基板本體可以讓出60um空間供晶片元件往下移動，解決晶片元件設置於基板上時形成塑封體高度受限的問題；亦即，封裝結構不影響塑封(molding compound)的厚度，避免發生塑封異常，造成良率下降的缺點。 2. 本創作將基板本體的晶片元件放置位置未塗佈保護層，再藉由蝕洗製程直接形成第一凹槽與第二凹槽，因此不需透過其它加工方式形成凹槽，可以節省製造成本。 3. 本創作之半導體封裝基板與封裝件結構可適用於多種基板類或卡類的封裝產品，如MCP、BGA、eMMC、RFID-SIM、Micro SIM、RFID-Micro SD、Nano SIM等。
以上所述僅為用以解釋本創作之較佳實施例，並非據以對本創作做任何的限制，因此，舉凡任何形式上之改變均仍應包括在本創作所欲保護之範圍。
1‧‧‧基板本體
11‧‧‧第一凹槽
12‧‧‧第二凹槽
2‧‧‧晶片元件
3‧‧‧注塑模具(模具)
31‧‧‧上模具
32‧‧‧下模具
33‧‧‧活塞
4‧‧‧塑封體
5‧‧‧接墊
6‧‧‧保護層
H‧‧‧總厚度
h‧‧‧次厚度
11‧‧‧第一凹槽
12‧‧‧第二凹槽
2‧‧‧晶片元件
3‧‧‧注塑模具(模具)
31‧‧‧上模具
32‧‧‧下模具
33‧‧‧活塞
4‧‧‧塑封體
5‧‧‧接墊
6‧‧‧保護層
H‧‧‧總厚度
h‧‧‧次厚度
圖1為顯示本創作之半導體封裝基板結構之平面示意圖； 圖2為顯示本創作在封裝基板上設置晶片元件並且在模具中注入液態塑封材料之平面示意圖； 圖3為顯示本創作形成塑封體後之封裝件結構之平面示意圖；以及 圖4為顯示本創作在基板本體之上表面的第一凹槽周圍配置有線路之接墊的結構示意圖。
Claims (5)
- 一種半導體封裝基板，具有一基板本體，該基板本體具有一總厚度，並且該基板本體以該總厚度方向的相對兩側分別為一上表面與一下表面，該上表面的一位置往下延伸一深度以形成一第一凹槽，該下表面的對應該第一凹槽的位置往上延伸形成一深度以形成一第二凹槽，該第一凹槽的底面與該第二凹槽的頂面之間形成一次厚度，並且該次厚度在上下方向上具有彈性。
- 如申請專利範圍第1項所述的半導體封裝基板結構，其中，該上表面的該第一凹槽的位置與該下表面的該第二凹槽的位置係在製造該基板本體時不予塗佈保護層，使得在對該基板本體進行蝕洗製程的同時形成該第一凹槽與該第二凹槽。
- 一種半導體封裝件結構，包括： 一基板本體，具有一總厚度，並且該基板本體以該總厚度方向的相對兩側分別為一上表面與一下表面，該上表面的一位置往下延伸一深度以形成一第一凹槽，該下表面的對應該第一凹槽的位置往上延伸形成一深度以形成一第二凹槽，該第一凹槽的底面與該第二凹槽的頂面之間形成一次厚度，並且該次厚度在上下方向上具有彈性； 至少一晶片元件，設於該第一凹槽內；以及 一塑封體，模塑成型於該基板本體的該上表面並密閉地包覆該晶片元件，使得該次厚度往下陷而變形，從而降低整個封裝件的高度。
- 如申請專利範圍第3項所述的半導體封裝件結構，其中，該上表面的該第一凹槽的位置與該下表面的該第二凹槽的位置係在製造該基板本體時不予塗佈保護層，使得在對該基板本體進行蝕洗製程的同時形成該第一凹槽與該第二凹槽。
- 如申請專利範圍第3項或第4項所述的半導體封裝件結構，其中，該第一凹槽周圍的該上表面設有配置線路之接墊以電性連接該晶片元件，並且該線路不穿過該第一凹槽，該接墊上覆設一保護層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ??201820421563.1 | 2018-03-27 | ||
| CN201820421563.1U CN207909856U (zh) | 2018-03-27 | 2018-03-27 | 半导体封装基板及其封装件结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWM564823U true TWM564823U (zh) | 2018-08-01 |
Family
ID=63559531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107204236U TWM564823U (zh) | 2018-03-27 | 2018-03-30 | Semiconductor package substrate and package structure thereof |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN207909856U (zh) |
| TW (1) | TWM564823U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI722319B (zh) * | 2018-09-18 | 2021-03-21 | 日月光半導體製造股份有限公司 | 半導體封裝模具 |
-
2018
- 2018-03-27 CN CN201820421563.1U patent/CN207909856U/zh active Active
- 2018-03-30 TW TW107204236U patent/TWM564823U/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI722319B (zh) * | 2018-09-18 | 2021-03-21 | 日月光半導體製造股份有限公司 | 半導體封裝模具 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN207909856U (zh) | 2018-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI495021B (zh) | 半導體封裝結構的製造方法 | |
| TWI245429B (en) | Photosensitive semiconductor device, method for fabricating the same and lead frame thereof | |
| TWI550786B (zh) | 半導體裝置 | |
| JP2002118207A (ja) | 半導体パッケージ及びその製造方法 | |
| CN105023885A (zh) | 半导体装置、半导体装置的制造方法 | |
| JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
| TWI445139B (zh) | 晶片封裝結構、晶片封裝模具與晶片封裝製程 | |
| TWM564823U (zh) | Semiconductor package substrate and package structure thereof | |
| JP2010050262A (ja) | 半導体装置及びその製造方法 | |
| CN107799476B (zh) | 具有挡止件的封装基板及感测器封装结构 | |
| JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
| TWI425676B (zh) | 半導體封裝結構 | |
| TW201916317A (zh) | 半導體裝置 | |
| JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
| TWI278122B (en) | Dispensing package of image sensor and its method | |
| US9349613B1 (en) | Electronic package with embedded materials in a molded structure to control warpage and stress | |
| TWI426570B (zh) | 封裝結構之製法 | |
| JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
| JP2012204667A (ja) | 半導体装置 | |
| KR100345164B1 (ko) | 스택 패키지 | |
| TWM482842U (zh) | 四方形扁平無引腳封裝（ｑｆｎ）之內封外露散熱裝置結構改良 | |
| TWI710093B (zh) | 天線置頂之半導體封裝結構 | |
| TWI587460B (zh) | 具有防溢膠結構之散熱片裝置 | |
| KR20110107124A (ko) | 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조방법 | |
| TWI381496B (zh) | 封裝基板結構與晶片封裝結構及其製程 |