TWI852425B - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TWI852425B
TWI852425B TW112110887A TW112110887A TWI852425B TW I852425 B TWI852425 B TW I852425B TW 112110887 A TW112110887 A TW 112110887A TW 112110887 A TW112110887 A TW 112110887A TW I852425 B TWI852425 B TW I852425B
Authority
TW
Taiwan
Prior art keywords
layer
opening
oxygen
forming
material layer
Prior art date
Application number
TW112110887A
Other languages
English (en)
Other versions
TW202439920A (zh
Inventor
王喻柏
彭德軒
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW112110887A priority Critical patent/TWI852425B/zh
Priority to CN202310590306.6A priority patent/CN118692900A/zh
Priority to US18/476,754 priority patent/US20240321628A1/en
Application granted granted Critical
Publication of TWI852425B publication Critical patent/TWI852425B/zh
Publication of TW202439920A publication Critical patent/TW202439920A/zh

Links

Classifications

    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/73—
    • H10P76/2041—
    • H10P76/405—
    • H10P76/4085—
    • H10W20/089—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種半導體結構的形成方法。該方法包含形成具有第一開口的第一圖案化光阻層於第一圖案化層上；修整該第一圖案化光阻層；將經修整的第一圖案化光阻層的第一圖案轉移到第一圖案化層；進行第一圖案反轉製程，以將第一圖案化層的第一圖案反轉為第二開口；形成第二圖案化層於第二開口中與第二開口上；形成具有第三開口的第二圖案化光阻層於第二圖案化層上；將第二圖案化光阻層的第二圖案轉移到第一堆疊層；進行第二圖案反轉製程，以將第二開口與該第三開口之間的第三圖案反轉為第四開口；以及將第四開口延伸至基板中。

Description

半導體結構的形成方法
本發明係有關於一種半導體結構，且特別是有關於形成位元線接觸件的開口與汲極接觸件的開口之方法。
動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)裝置廣泛地應用於消費性電子產品中。當元件尺寸持續縮小時，許多製造技術上的挑戰隨之而生。舉例而言，在半導體製造製程中，由於設備的限制，難以同時直接形成位元線接觸件的開口。因此仍需改進動態隨機存取記憶體裝置的製造方法，以克服元件尺寸縮小所產生的問題。
本發明實施例提供半導體結構的形成方法，包含依序形成第一堆疊層與第一圖案化層於基板上；形成具有第一開口的第一圖案化光阻層於第一圖案化層上；修整第一圖案化光阻層；將經修整的第一圖案化光阻層的第一圖案轉移到第一圖案化層；進行 第一圖案反轉製程，以將第一圖案化層的第一圖案反轉為第二開口，其中第一開口延伸至第一堆疊層中；形成第二圖案化層於第二開口中與第二開口上；形成具有第三開口的第二圖案化光阻層於第二圖案化層上；將第二圖案化光阻層的第二圖案轉移到第一堆疊層，以使第一堆疊層具有第二開口與第三開口；進行第二圖案反轉製程，以將第二開口與該第三開口之間的第三圖案反轉為第四開口；以及將第四開口延伸至基板中。
100:基板
100A:主動區
100B:隔離區
200:蓋層
210,210’:氮化物層
220,220’:氧化物層
230,230’:主動層
240,240’:氧化物層
300:堆疊層
310,310’:含碳遮罩層
320,320’:含氧遮罩層
330,330’:含氧遮罩層
400:堆疊層
410,410’,410”:含碳遮罩層
420,420’:含氧遮罩層
430,430’,430”:含氧遮罩層
500:第一圖案化層
510:含氧遮罩層
520:含碳遮罩層
530:含氧遮罩層
600,600’:第一圖案化光阻層
700,700’,700”,700''':間隔物材料層
800,800’:含碳材料層
900:第二圖案化層
910:填充層
920:平坦層
1000:第二圖案化光阻層
1100,1100’:含氧材料層
1200:位元線
1210,1220,1230:導電層
1240:介電層
1300:間隔物
AA’,BB’:剖線
C,C1,C2:邊緣線
CA:位元線接觸件
P1:第一圖案
P2:第二圖案
P3:第三圖案
P4:第四圖案
P5:第五圖案
O1:第一開口
O2:第二開口
O3:第三開口
O4:第四開口
WL:字元線
WO1,WO1’,WO1”,WO2,WO3:寬度
第1-22圖是根據本發明的一些實施例，繪示形成半導體結構在不同階段的剖面示意圖，第1-1、2-1、3-1、9-1、10-1、12-1、13-1、14-1、21-1、22-1圖分別對應第1、2、3、9、10、12、13、14、21、22圖之上視圖。
首先，可以同時參照第1圖與第1-1圖。如第1圖所示，提供基板100。一般而言，絕緣上覆半導體基板包括形成在絕緣層上的一層半導體材料。絕緣層可例如為埋置氧化(buried oxide，BOX)層、氧化矽層或類似的材料，其提供絕緣層在矽或玻璃基板上。在一些實施例中，基板100包含主動區100A與隔離區100B，且彼此交錯排列。
在一些實施例中，在半導體基板中更埋設字元線(未繪示)。在一些實施例中，字元線作為閘極，並包含閘極介電層、閘極襯層、以及閘極電極(未繪示)。
如第1圖所示，在基板100上形成蓋層200，以保護基板內的元件不受後續製程影響而損害。在一些實施例中，蓋層200包含形成於基板100上的氮化物層210、氮化物層210上的氧化物層220、氧化物層上220的主動層230、主動層230上的氧化物層240。氮化物層210防止基板內的元件受到後續製程的損害。一對氧化物層220與240夾設主動層230。氮化物層210包含含氮材料或氮基材料，例如氮化矽(SiN)、氮氧化矽(SiON)、及/或前述之組合。氧化物層220與氧化物層240包含含氧材料或氧基材料，例如氧化矽(SiO)、氮氧化矽(SiON)、及/或前述之組合。主動層230包含導電材料，例如摻雜或未摻雜的多晶矽(polycrystalline silicon)、非晶矽(amorphous silicon)、金屬、金屬氮化物、導電金屬氧化物、其組合、或其他合適的材料。
如第1圖所示，在蓋層200上形成堆疊層300。堆疊層300包含形成於蓋層200上的含碳遮罩層310與形成於含碳遮罩層310上的含氧遮罩層320與330。在一些實施例中，含碳遮罩層310包含含碳材料或碳基材料，含氧遮罩層320與330包含含氧材料或氧基材料，例如氧化矽(SiO)、氮氧化矽(SiON)。含氧遮罩層320與330可以分別包含不同的氧比例，例如含氧遮罩層320為 富氧(oxygen rich)氮氧化矽(SiON)、含氧遮罩層330為富矽(silicon rich)氮氧化矽(SiON)。
如第1圖所示，在堆疊層300上形成堆疊層400。在一些實施例中，堆疊層400的組成類似於堆疊層300，包含形成於堆疊層300上的含碳遮罩層410與形成於含碳遮罩層410上的含氧遮罩層420與430。含碳遮罩層410與含氧遮罩層420與430的材料與形成類似於含碳遮罩層310與含氧遮罩層320與330，在此不再贅述。
如第1圖所示，在堆疊層400上形成第一圖案化層500。在一些實施例中，第一圖案化層500包含形成於堆疊層400上的含氧遮罩層510與530與夾設於其中的含碳遮罩層520。含氧遮罩層510與530類似於上述的含氧遮罩層320，例如為富氧之氮氧化矽(SiON)，含碳遮罩層520類似於上述的含碳遮罩層310，例如為高選擇性透明(HST)膜等，在此不再贅述。
如第1圖所示，在第一圖案化層500上形成第一圖案化光阻層600。在一些實施例中，可以使用遮罩並藉由微影製程來形成第一圖案化光阻層600。在第1圖中，第一圖案化光阻層600具有第一圖案P1與暴露下方含氧遮罩層530的第一開口O1。在第1圖中，第一開口O1具有寬度WO1。
如第1-1圖所示，第1圖對應到第1-1圖中剖線AA’。應注意的是，第1-1圖僅顯示第1圖所示的剖面圖的部分元件以簡化圖式。為簡潔，後續的上視圖將省略剖線AA’。第一 圖案化光阻層600的第一開口O1暴露出含氧遮罩層530。並可看出第一圖案化光阻層600環繞含氧遮罩層530。基板100內部埋設有字元線WL，並沿著第一方向延伸。在一些實施例中，字元線作為閘極，並包含閘極介電層、閘極襯層、以及閘極電極(未繪示)。在一些實施例中，主動區100A以不與字元線WL平行的方式延伸，例如主動區100A與字元線WL呈現大約40-80°之夾角，例如20°，以提高元件的積集度。
在一些實施例中，以字元線WL為中心，沿著主動區100A的兩側分別為汲極與源極。可由第1-1圖看出，每個主動區100A都對應到兩字元線WL。即沿著每個主動區100A的一側往另一側，可對應到汲極、閘極、源極、閘極、汲極。也就是說，在主動區100A中含有兩組電晶體結構共用同一個源極，可更有效利用佈局節省製造成本。在一些實施例中，第一開口O1對應到主動區100A一側的汲極。
本案將藉由先定義出對應於主動區兩側(汲極)的開口後，藉由圖案反轉製程形成位元線接觸件(源極)之開口。下方將詳細描述細節。
接著，可以同時參照第2圖與第2-1圖。如第2圖所示，修整第一圖案化光阻層600。詳細來說，修整的步驟包含藉由等向性蝕刻製程蝕刻該第一圖案化光阻層600。經修整後，減少第一圖案化光阻層600的高度與寬度，而將第一圖案化光阻層600標示為600’。即，在修整後第一圖案P1標示為P1’，第一開口O1標 示為O1’。可由第2圖看出，第一圖案P1’的高度與寬度比第一圖案P1小。在第2圖中，第一開口O1’具有寬度WO1’，其大於第一開口O1的寬度WO1。
在一些實施例中，等向性蝕刻製程從第一開口O1向所有方向擴散，因此第一圖案化光阻層600’呈現類似菱形或菱形的形狀。
接著，可以同時參照第3圖與第3-1圖。如第3圖所示，將第一圖案化光阻層600’的第一圖案P1’轉移到該第一圖案化層500的含氧遮罩層510，並且去除第一圖案化光阻層600’、含氧遮罩層530與含碳遮罩層520。轉移的步驟包含使用具有高選擇性的蝕刻製程，以從第一圖案化光阻層600’將第一圖案P1’轉移到含氧遮罩層510。在轉移步驟之後，含氧遮罩層510標示為510’。
如第3圖所示，順應性形成間隔物材料層700於第一圖案化層500上與該第一堆疊層400上。詳細來說，間隔物材料層700形成於含氧遮罩層510的頂表面與側壁上以及於含氧遮罩層430的頂表面上。間隔物材料層700包含含氧材料或氧基材料，例如氧化矽(SiO)，並藉由沉積製程來形成。在此，包含兩側側壁上的間隔物材料層700的第一圖案P1’標示為P1”，在間隔物材料層700的側壁之間的第一開口O1’標示為O1”。在第3圖中，第一開口O1”具有寬度WO1”，其小於第一開口O1’的寬度WO1’。
本發明實施例可藉由修整步驟與間隔物材料層700的厚度，來控制後續形成的第二開口的寬度。例如，藉由間隔物材料層700的厚度與含氧遮罩層510’定義出第一圖案P1”，第一圖案P1”將藉由圖案反轉製程反轉為第二開口。
如第3-1圖所示，間隔物材料層700覆蓋第一開口O1”與第一圖案P1”。應注意的是，由於第一圖案化光阻層600’呈現類似菱形或菱形的形狀(可參照第2-1圖)，在第一圖案化光阻層600’的兩側沉積了間隔物材料層700之後，第一圖案P1”也呈現類似菱形的形狀(可參照第3-1圖)，其較第一圖案化光阻層600’圓(rounded)。
接著，可同時參照第4-9圖與第9-1圖，進行第一圖案反轉製程，以將含氧遮罩層510’的第一圖案P1”反轉為第二開口O2。
如第4圖所示，形成含碳材料層800於該間隔物材料層700上。在一些實施例中，含碳材料層800含碳材料或碳基材料。
如第5圖所示，去除多餘的含碳材料層800以暴露出該間隔物材料層700。在一些實施例中，可藉由平坦化製程或回蝕刻製程去除位於間隔物材料層700上的含碳材料層800，並保留位於間隔物材料層700的側壁之間(或位於第一開口O1”中)的含碳材料層800。在去除的步驟之後，含碳材料層800標示為800’。
如第6圖所示，選擇性去除間隔物材料層700直到暴露出第一圖案化層500，並定義出第二開口O2。詳細來說，間隔物材料層700包含含氧材料而含碳材料層800’包含含碳材料，因此可藉由對碳與氧不同的選擇性蝕刻比，在大致上不影響含碳材料層800’的情況下蝕刻間隔物材料層700，並在含碳材料層800’之間的凹陷處定義出第二開口O2。此時，剩下的間隔物材料層700標示為700’，第二開口O2暴露出含碳材料層800’的側壁，並暴露出 間隔物材料層700’的一部分的頂表面與含氧遮罩層510’的所有的頂表面。第一開口O1”處(應注意的是，實際上第一開口O1”已無開口(凹陷)，僅用於標示原第一開口O1”的位置)已形成為第二圖案P2，後續仍保留O1”的標示以方便比對相對位置。在第6圖中，第二開口O2具有寬度WO2，其可由修整後的第一圖案化光阻層600’的寬度(參照第2圖)與間隔物材料層700的兩側厚度(參照第3圖)來決定。
如第7圖所示，去除未被含碳材料層800’覆蓋的間隔物材料層700’與含氧遮罩層510’。即將含碳材料層800’的第二圖案P2轉移到間隔物材料層700’。在一些實施例中，由於間隔物材料層700’與含氧遮罩層510’皆為含氧材料(具有相似的材質)，因此可使用含碳材料層800’作為遮罩，並藉由回蝕刻製程去除暴露出的間隔物材料層700’與含氧遮罩層510’。此時，已完全去除含氧遮罩層510’，並暴露出含氧遮罩層430的頂表面，剩餘的間隔物材料層700’標示為700”。即，第二開口O2延伸至含氧遮罩層430的頂表面，並暴露出含碳材料層800’和間隔物材料層700”的側壁。
如第8圖所示，去除未被含碳材料層800’覆蓋的含氧遮罩層430，並將第二開口O2延伸至含氧遮罩層420的頂表面。即，將含碳材料層800’的第二圖案P2繼續轉移到含氧遮罩層430。此時，含氧遮罩層430標示為430’，而第二開口O2暴露出含碳材料層800’的側壁、間隔物材料層700”的側壁與含氧遮罩層430’的側壁。在一些實施例中，可以藉由蝕刻製程來進行第二圖 案P2的轉移。應注意的是，在一些情況下，第二開口O2可以延伸至含氧遮罩層420中，但不暴露出含碳遮罩層410。
如第9圖所示，去除含碳材料層800’。在一些實施例中，可以藉由具有蝕刻選擇性的蝕刻製程以在大致上不影響間隔物材料層700”與含氧遮罩層430’的情況下去除含碳材料層800’。
承上，如第4-9圖所示，第一圖案反轉製程將第一圖案P1”反轉為第二開口O2，並將第一開口O1”反轉為第二圖案P2。
如第9-1圖所示，第一開口O1”被間隔物材料層700”覆蓋而第二開口O2暴露出含氧遮罩層420。即，在第9-1圖中，間隔物材料層700”圍繞在第二開口O2中的含氧遮罩層420。
接著，可以同時參照第10圖與第10-1圖。如第10圖所示，形成第二圖案化層900於第二開口O2中與第二開口O2上。在一些實施例中，第二圖案化層900包含形成於第二開口O2中與第二開口O2上的填充層910與形成於填充層910上的平坦層920。填充層910具有足夠厚的厚度，以完全蓋住下方的間隔物材料層700”與含氧遮罩層430’，並為平坦層920提供大致上平坦的頂表面。平坦層920可以為抗反射塗層，以在曝光時防止下面的膜層反射，有助於圖案的轉移。填充層910可包含似光阻(PR-like)材料，其可包含含碳材料或含氧材料，例如旋塗碳(spin on carbon，SOC)或四乙氧基矽烷(TEOS)氧化物等等。平坦層920可以為旋塗矽抗反射層(spin on silicon anti-reflection coating,，SOSA)或含矽硬罩幕底抗反射層(silicon-containing hard-mask bottom anti-reflection coating，SHB)等。在一些實施例中，可藉由沉積製程依序沉積填充層910與平坦層920。
如第10圖所示，形成具有第三開口O3的第二圖案化光阻層1000於第二圖案化層900上。在第10圖中，第三開口O3具有寬度WO3。在一些實施例中，可藉由類似形成第一圖案化光阻層600的方法形成第二圖案化光阻層1000。在第10圖中，第二圖案化光阻層1000具有第三圖案P3與暴露下方平坦層920的第三開口O3。在一些實施例中，可以藉由相同的遮罩形成第一圖案化光阻層600與第二圖案化光阻層1000，以減少一道光罩而降低製程成本。即，第一圖案化光阻層600與第二圖案化光阻層1000的圖案相同。換言之，未經修整的第一圖案P1與第三圖案P3相同，並且在修整的步驟之前的第一圖案化光阻層600的第一開口O1與第二圖案化光阻層1000的第三開口O3相同。即，第一開口O1的寬度WO1與第三開口的寬度WO3相同。
如第10-1圖所示，第二圖案化光阻層1000的第三開口O3暴露出平坦層920。第二圖案化光阻層1000完全覆蓋第二開口O2(在第10-1圖中第二開口O2以虛線表示)。即，在第10圖中，第二圖案化光阻層1000環繞在第三開口O3中的平坦層920。
可同時參照第11-12圖與第12-1圖，將第二圖案化光阻層1000的第三圖案P3轉移到第一堆疊層400，以使第一堆疊層400具有該第二開口O2與該第三開口O3。即，將第二圖案化光阻層1000的第三開口O3延伸到第一堆疊層400，並去除第二圖案化光阻層1000、第二圖案化層900。
如第11圖所示，藉由蝕刻製程將第二圖案化光阻層1000的第三開口O3延伸到間隔物材料層700”與含氧遮罩層430’，並去除第二圖案化光阻層1000、平坦層920與填充層910。此時，間隔物材料層700”與含氧遮罩層430’分別標示為700'''與430”。在一些實施例中，間隔物材料層700'''與含氧遮罩層430”具有第四圖案P4以及暴露出下方的含氧遮罩層420的第二開口O2與第三開口O3。
接著，可同時參照第12-15圖與第12-1、13-1、14-1圖，進行第二圖案反轉製程，以將該第二開口O2與該第三開口O3之間的第四圖案P4反轉為第四開口O4。
如第12圖所示，將第四圖案P4轉移到含碳遮罩層410與含氧遮罩層420。詳細來說，藉由蝕刻製程將第二開口O2與第三開口O3延伸至含碳遮罩層410與含氧遮罩層420，並去除間隔物材料層700'''與含氧遮罩層430”。由於間隔物材料層700'''與含氧遮罩層430”皆包含含氧材料，因此可在同一步驟中一起去除。此時，含碳遮罩層410與含氧遮罩層420分別標示為410’與420’。在一些實施例中，含碳遮罩層410’與含氧遮罩層420’具有第四圖案P4以及暴露出下方的含氧遮罩層330的第二開口O2與第三開口O3。
如第12-1圖所示，第二開口O2與第三開口O3暴露出含氧遮罩層330。在第12-1圖中，含氧遮罩層420’環繞第二開口O2與第三開口O3中的含氧遮罩層330。在一些實施例中，沿著垂直於主動區100A的延伸方向，第二開口O2與第三開口O3交錯排列。由於第二開口O2為第一開口O1經修整的步驟並經第一圖 案反轉製程的步驟而得，因此第二開口O2與第三開口O3的形狀不同。例如，第三開口O3的形狀比第二開口O2的形狀圓(rounded)。
如第13圖所示，過填充含氧材料層1100於含氧遮罩層420’上。如第13-1圖所示，含氧材料層1100覆蓋第二開口O2與第三開口O3(在第13-1圖中第二開口O2與第三開口O3以虛線表示)。
如第14圖所示，去除含氧材料層1100的一部分與含氧遮罩層420’以暴露出含碳遮罩層410’，而剩餘的含氧材料層1100標示為1100’。在一些實施例中，也會去除一部分的含碳遮罩層410’，而剩餘的含碳遮罩層410’標示為410”。即，含氧材料層1100’位於第二開口O2與第三開口O3中，且在一剖面圖中，含碳遮罩層410”與含氧材料層1100’交錯排列。在一些實施例中，去除的步驟可以包含平坦化製程或蝕刻製程，使含氧材料層1100’的頂表面大致上與含碳遮罩層410”的頂表面共平面。
如第14-1圖所示，含碳遮罩層410”環繞第二開口O2與第三開口O3中的含氧材料層1100’。
如第15圖所示，去除該含碳遮罩層410”，以於第二開口O2中的含氧材料層1100’與第三開口O3中的含氧材料層1100’之間形成第四開口O4。即，含氧材料層1100’位於第二開口O2與第三開口O3處，並具有第五圖案P5與暴露出含氧遮罩層330的第四開口O4。在一些實施例中，可以藉由具有蝕刻選擇性的蝕 刻製程在大致上不影響含氧材料層1100’的情況下去除含碳遮罩層410’。
承上，如第12-15圖所示，第二圖案反轉製程將第四圖案P4處反轉為第四開口O4，將第二開口O2與第三開口O3反轉為第五圖案P5。
接著，可同時參照第16-21圖與第21-1圖，將第四開口O4經由該第二堆疊層300與該蓋層200延伸至該基板100中。
如第16圖所示，將含氧材料層1100’的第五圖案P5轉移到含氧遮罩層330與320。詳細來說，將含氧材料層1100’作為蝕刻遮罩，藉由蝕刻製程將第四開口O4延伸到含氧遮罩層330與320並暴露出含碳遮罩層310。此時，含氧遮罩層330與320分別標示為330’與320’。在一些實施例中，由於含氧遮罩層330與320與含氧材料層1100’的材料相似，因此在轉移的步驟期間也會一併去除一部分的含氧材料層1100’，而剩下的含氧材料層1100’標示為1100”。
如第17圖所示，將含氧遮罩層330’與320’的第五圖案P5轉移到含碳遮罩層310。詳細來說，將含氧遮罩層320’作為蝕刻遮罩，藉由蝕刻製程將第四開口O4延伸到含碳遮罩層310並暴露出氧化物層240。在一些實施例中，在轉移的步驟期間可以一併去除含氧材料層1100’、含氧遮罩層330’與一部分的含氧遮罩層320’。在轉移步驟之後，含氧遮罩層320’與含碳遮罩層310分別標示為320”與310’。
如第18-20圖所示，將含碳遮罩層310’的第五圖案P5轉移到基板100。詳細來說，將含碳遮罩層310’作為蝕刻遮罩，藉由蝕刻製程將第四開口O4延伸到氧化物層240(如第18圖)、主動層230(如第19圖)、氧化物層220與氮化物層210(如第20圖)，並暴露出基板100中的主動區100A。在此實施例中，第四開口O4更進一步暴露出一部分的基板100的側壁。在轉移步驟之後，氧化物層240、主動層230、氧化物層220與氮化物層210分別標示為240’、230’、220’與210’。
如第21圖所示，去除含碳遮罩層310’。詳細來說，可以藉由平坦化製程或蝕刻製程在大致上不影響蓋層200的情況下去除含碳遮罩層310’。
如第21-1圖所示，具有第四開口O4的基板100環繞位於第二開口O2與第三開口O3處(在第12-1圖中第二開口O2與第三開口O3已無開口，僅用於表是相對位置，故以虛線表示)的氧化物層240’。
接著，進行下列步驟之後，可得如第21圖與第22圖所示的結構：形成多個位元線1200於該第四開口O4上；以及形成多個間隔物1300於該些位元線1200的側壁上。
形成多個位元線1200於該第四開口O4上的步驟包含：藉由具有蝕刻選擇比的蝕刻製程去除氧化物層240’；藉由沉積製程形成包含導電層與介電層之位元線材料層(未繪示)；以及藉由圖案化製程(包含微影製程與蝕刻製程)圖案化位元線材料層並形 成多個位元線1200。位元線1200包含導電層1210、1220與1230以及介電層1240。在圖案化的步驟期間，一併圖案化蓋層200中的氧化層220’，而剩下的氧化層220’標示為220”。
此外，位於第四開口O4中的導電層1210可稱為位元線接觸件CA，在位元線接觸件CA的兩側上形成間隔物1300，以防止位元線接觸件與後續形成的電容接觸件連接而短路。
在一些實施例中，導電層1210、1220與1230可以包含導電材料。導電層1210為多晶矽，導電層1220與1230分別包含氮化鈦與鎢。介電層1240可以包含介電材料，例如氧化物、氮氧化物、高介電常數介電材料或其他適合的介電材料。介電層1240可以包含氮化矽。
藉由第22圖的剖線BB’，可得到第22-1圖所示的上視圖。如第22-1圖所示，間隔物1300環繞第二開口O2與第三開口O3。在一些實施例中，沿著第二開口O2與第三開口O3的邊緣繪示出邊緣線C，沿著第二開口O2的邊緣線C1比沿著第三開口O3的邊緣線C2尖銳(sharp)。在一些實施例中，每個位元線接觸件CA位於兩個第二開口O2與兩個第三開口O3之間。
應注意的是，在形成位元線1200之後仍可形成額外的部件，例如介電襯層(如NON結構)、電容接觸件、電容等等，以完成記憶元件(如動態隨機存取記憶體(DRAM))的製作。
承上，相較於對比實施例中第二開口與第三開口的形狀皆相同，本發明實施例藉由修整等等的步驟使第二開口與第三 開口的形狀不同，在出現電性問題時，可以獨立辨識在第二開口或第三開口的製程步驟中出現錯誤。
綜上所述，本發明實施例藉由兩次的圖案反轉製程，以在更小元件尺寸的情況下定義出位元線接觸件。此外，本發明實施例藉由修整步驟與間隔物材料層的厚度調整第二開口的大小與形狀，藉以與第三開口區隔。此外，本發明實施例藉由使用同一光罩搭配修整步驟可形成兩種不同形狀的開口，同時可更減少製造成本。
以上概述數個實施例，在所屬技術領域中具有通常知識者應該理解，他們能以本揭露實施例為基礎，設計或修改其他製程及結構，以達到與在此介紹的實施例相同目的及/或優點。此類等效的製程及結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露的精神及範圍下，做各式各樣的改變、取代及替換。
100:基板
100A:主動區
100B:隔離區
200:蓋層
210:氮化物層
220:氧化物層
230:主動層
240:氧化物層
300:堆疊層
310:含碳遮罩層
320:含氧遮罩層
330:含氧遮罩層
400:堆疊層
410:含碳遮罩層
420:含氧遮罩層
430’:含氧遮罩層
700”:間隔物材料層
900:第二圖案化層
910:填充層
920:平坦層
1000:第二圖案化光阻層
P2:第二圖案
P3:第三圖案
O1”:第一開口
O2:第二開口
O3:第三開口
WO3:寬度

Claims (10)

  1. 一種半導體結構的形成方法，包括：依序形成一第一堆疊層與一第一圖案化層於一基板上；形成具有一第一開口的一第一圖案化光阻層於該第一圖案化層上；修整該第一圖案化光阻層；將該經修整的第一圖案化光阻層的一第一圖案轉移到該第一圖案化層；進行一第一圖案反轉製程，以將該第一圖案化層的該第一圖案反轉為一第二開口，其中該第二開口延伸至該第一堆疊層中；形成一第二圖案化層於該第二開口中與該第二開口上；形成具有一第三開口的一第二圖案化光阻層於該第二圖案化層上；將該第二圖案化光阻層的一第二圖案轉移到該第一堆疊層，以使該第一堆疊層具有該第二開口與該第三開口；進行一第二圖案反轉製程，以將該第二開口與該第三開口之間的一第三圖案反轉為一第四開口；以及將該第四開口延伸至該基板中。
  2. 如請求項1之半導體結構的形成方法，其中該第一圖案反轉製程包括：順應性形成一間隔物材料層於該第一圖案化層上與該第一堆疊層上； 形成一含碳材料層於該間隔物材料層上；去除多餘的該含碳材料層以暴露出該間隔物材料層；選擇性去除該間隔物材料層直到暴露出該第一圖案化層，並定義出該第二開口。
  3. 如請求項2之半導體結構的形成方法，其中該第一圖案反轉製程更包括：去除未被含碳材料層覆蓋的該間隔物材料層、該第一圖案化層、與一部分的該第一堆疊層，以將該第二開口延伸至該第一堆疊層中，並暴露出該間隔物材料層的側壁與該第一堆疊層的側壁；以及去除該含碳材料層。
  4. 如請求項1之半導體結構的形成方法，其中該第二圖案反轉製程包括：形成一含氧材料層於該第二開口中與該第三開口中；以及去除該第一堆疊層，以於該第二開口中的該含氧材料層與該第三開口中的該含氧材料層之間形成該第四開口。
  5. 如請求項4之半導體結構的形成方法，其中該第一堆疊層包括一含碳遮罩層與位於該含碳遮罩層上的一含氧遮罩層，其中形成該含氧材料層的步驟與去除該第一堆疊層的步驟包括：過填充該含氧材料層於該含氧遮罩層上；去除該含氧材料層的一部分與該含氧遮罩層以暴露出該含碳遮罩層；以及 去除該含碳遮罩層，以於該第二開口中的該含氧材料層與該第三開口中的該含氧材料層之間形成該第四開口。
  6. 如請求項1之半導體結構的形成方法，其中該第一圖案化光阻層的該第一開口的寬度與該第二圖案化光阻層的該第三開口的寬度相同。
  7. 如請求項1之半導體結構的形成方法，其中修整該第一圖案化光阻層的步驟包括等向性蝕刻該第一圖案化光阻層，並減少該第一圖案化光阻層的高度。
  8. 如請求項1之半導體結構的形成方法，其中在一上視圖中，該第三開口的形狀比該第二開口的形狀圓。
  9. 如請求項1之半導體結構的形成方法，其中沿著垂直於一主動區的延伸方向，該第二開口與該第三開口交錯排列。
  10. 如請求項1之半導體結構的形成方法，其中沿著該第二開口與該第三開口的邊緣繪示出一邊緣線，其中沿著該第二開口的該邊緣線比沿著該第三開口的該邊緣線尖銳。
TW112110887A 2023-03-23 2023-03-23 半導體結構的形成方法 TWI852425B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW112110887A TWI852425B (zh) 2023-03-23 2023-03-23 半導體結構的形成方法
CN202310590306.6A CN118692900A (zh) 2023-03-23 2023-05-24 半导体结构的形成方法
US18/476,754 US20240321628A1 (en) 2023-03-23 2023-09-28 Method for forming semiconductor structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112110887A TWI852425B (zh) 2023-03-23 2023-03-23 半導體結構的形成方法

Publications (2)

Publication Number Publication Date
TWI852425B true TWI852425B (zh) 2024-08-11
TW202439920A TW202439920A (zh) 2024-10-01

Family

ID=92773311

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112110887A TWI852425B (zh) 2023-03-23 2023-03-23 半導體結構的形成方法

Country Status (3)

Country Link
US (1) US20240321628A1 (zh)
CN (1) CN118692900A (zh)
TW (1) TWI852425B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202010016A (zh) * 2018-08-17 2020-03-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US20220005695A1 (en) * 2020-07-02 2022-01-06 SK Hynix Inc. Method of forming patterns using reverse patterns
TW202213453A (zh) * 2020-07-02 2022-04-01 美商應用材料股份有限公司 用於微影應用之光阻層上之碳的選擇性沉積
TW202213630A (zh) * 2020-09-28 2022-04-01 台灣積體電路製造股份有限公司 製造半導體元件的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696101B2 (en) * 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
US7939451B2 (en) * 2007-06-07 2011-05-10 Macronix International Co., Ltd. Method for fabricating a pattern
KR101979901B1 (ko) * 2012-12-05 2019-08-28 삼성전자주식회사 반도체 소자의 제조 방법
US9362133B2 (en) * 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9093386B2 (en) * 2013-11-20 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-damage-free etching
US9123776B2 (en) * 2013-12-04 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US9136106B2 (en) * 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202010016A (zh) * 2018-08-17 2020-03-01 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US20220005695A1 (en) * 2020-07-02 2022-01-06 SK Hynix Inc. Method of forming patterns using reverse patterns
TW202213453A (zh) * 2020-07-02 2022-04-01 美商應用材料股份有限公司 用於微影應用之光阻層上之碳的選擇性沉積
TW202213630A (zh) * 2020-09-28 2022-04-01 台灣積體電路製造股份有限公司 製造半導體元件的方法

Also Published As

Publication number Publication date
US20240321628A1 (en) 2024-09-26
TW202439920A (zh) 2024-10-01
CN118692900A (zh) 2024-09-24

Similar Documents

Publication Publication Date Title
US7052983B2 (en) Method of manufacturing a semiconductor device having selective epitaxial silicon layer on contact pads
US10622256B2 (en) Method of manufacturing semiconductor device using multiple patterning techniques
US10522550B2 (en) Method for fabricating semiconductor device
TWI571915B (zh) 電容器下電極之製造方法及半導體裝置
CN108511440A (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
US10734390B1 (en) Method of manufacturing memory device
JP4303058B2 (ja) ダマシン配線を利用した半導体素子の製造方法
TWI807270B (zh) 記憶胞、半導體元件及形成半導體元件的方法
KR20100107548A (ko) 절연막 패턴 형성 방법
JP2001077325A (ja) 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法
KR101360134B1 (ko) 반도체 장치의 제조 방법
TWI852425B (zh) 半導體結構的形成方法
KR20140086648A (ko) 반도체장치 및 그 제조 방법
US20230247825A1 (en) Semiconductor device
CN110459507A (zh) 一种半导体存储装置的形成方法
JPH0964313A (ja) 半導体装置の配線方法
CN115881723A (zh) 半导体结构及其制备方法
TWI849424B (zh) 記憶體元件及其形成方法
WO2023000393A1 (zh) 一种接触结构的形成方法、接触结构及半导体装置
CN119451104B (zh) 一种图案化方法
US20240268100A1 (en) Semiconductor structure and method for forming the same
KR100703832B1 (ko) 반도체 소자의 캐패시터 제조 방법
CN117241572A (zh) 存储器组件及其形成方法
CN114446782A (zh) 存储电容器的制造方法
TW202316581A (zh) 記憶體元件及其形成方法