TWI841560B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI841560B
TWI841560B TW108113891A TW108113891A TWI841560B TW I841560 B TWI841560 B TW I841560B TW 108113891 A TW108113891 A TW 108113891A TW 108113891 A TW108113891 A TW 108113891A TW I841560 B TWI841560 B TW I841560B
Authority
TW
Taiwan
Prior art keywords
layer
region
semiconductor layer
insulating layer
transistor
Prior art date
Application number
TW108113891A
Other languages
English (en)
Other versions
TW202005099A (zh
Inventor
山崎舜平
岡崎健一
神長正美
島行德
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202005099A publication Critical patent/TW202005099A/zh
Application granted granted Critical
Publication of TWI841560B publication Critical patent/TWI841560B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種電特性良好的半導體裝置。提供一種電特性穩定的半導體裝置。半導體裝置包括絕緣表面上的第一電晶體及第二電晶體。第一電晶體及第二電晶體分別包括第一絕緣層、第一絕緣層上的半導體層、半導體層上的第二絕緣層以及隔著第二絕緣層與半導體層重疊的第一導電層。第一絕緣層具有與半導體層重疊的凸狀的第一區域及不與半導體層重疊且厚度比第一區域薄的第二區域。第一導電層具有第二區域上的第一導電層的底面位於比半導體層的底面更低處的部分。此外，第二電晶體還具有第三導電層，該第三導電層隔著第一絕緣層與半導體層重疊。

Description

半導體裝置
本發明的一個實施方式係關於半導體裝置。本發明的一個實施方式係關於顯示裝置。本發明的一個實施方式係關於半導體裝置或顯示裝置的製造方法。
注意，本發明的一個實施方式不侷限於上述技術領域。作為本說明書等所公開的本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置、輸入輸出裝置、這些裝置的驅動方法或這些裝置的製造方法。半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。
作為可用於電晶體的半導體材料，使用金屬氧化物的氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且銦的比例比鎵的比例高，使得場效移動率(有時，簡稱為移動率或μFE)得到提高的半導體裝置。
由於能夠用於半導體層的金屬氧化物可以利用濺射法等形成，所以可以被用於構成大型顯示裝置的電晶體的半導體層。此外，因為可以 將使用多晶矽或非晶矽的電晶體的生產設備的一部分改良而利用，所以還可以抑制設備投資。此外，與使用非晶矽的電晶體相比，使用金屬氧化物的電晶體具有高場效移動率，所以可以實現設置有驅動電路的高性能的顯示裝置。
此外，專利文獻2公開了一種應用氧化物半導體膜的薄膜電晶體，其中，在源極區域及汲極區域中包括包含鋁、硼、鎵、銦、鈦、矽、鍺、錫和鉛中的至少一種作為摻雜物的低電阻區域。
[專利文獻1]日本專利申請公開第2014-7399號公報
[專利文獻2]日本專利申請公開第2011-228622號公報
半導體裝置根據其用途或對其電特性的要求，需要多個具有不同功能的電晶體。為此，需要以滿足特性要求的方式分別形成不同的電晶體。
於是，本發明的一個實施方式的目的之一是提供一種具有寄生電容少的電晶體及通態電流(on-state current)高的電晶體的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種電特性良好的半導體裝置。尤其是，本發明的一個實施方式的目的之一是提供一種能夠流過大電流的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種電特性穩定的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，這些目的的記載不妨礙其他目的的存在。注意，本發明的一個實施方式並不需要實現所有上述目的。此外，可以從說明書、圖式、 申請專利範圍等的記載衍生上述以外的目的。
本發明的一個實施方式是包括絕緣表面上的第一電晶體及第二電晶體的半導體裝置。第一電晶體包括第一絕緣層、第一絕緣層上的第一半導體層、第一半導體層上的第二絕緣層以及隔著第二絕緣層與第一半導體層重疊的第一導電層。第一絕緣層具有與第一半導體層重疊的一部分在厚度方向上突出的形狀，並具有與第一半導體層重疊的第一區域及不與第一半導體層重疊且厚度比第一區域薄的第二區域。第一導電層具有第二區域上的第一導電層的底面位於比第一半導體層的底面更低處的部分。第二電晶體包括第一絕緣層上的第二半導體層、第二半導體層上的第二絕緣層、隔著第二絕緣層與第二半導體層重疊的第二導電層以及隔著第一絕緣層與第二半導體層重疊的第三導電層。第一絕緣層具有與第二半導體層重疊的一部分在厚度方向上突出的形狀，並具有與第二半導體層重疊的第三區域及不與第二半導體層重疊且厚度比第三區域薄的第四區域。第二導電層具有第四區域上的第二導電層的底面位於比第二半導體層的底面更低處的部分。
本發明的一個實施方式是包括絕緣表面上的第一電晶體及第二電晶體的半導體裝置。第一電晶體包括第一絕緣層、第一絕緣層上的第一半導體層、第一半導體層上的第二絕緣層以及隔著第二絕緣層與第一半導體層重疊的第一導電層。第一絕緣層具有與第一半導體層重疊的一部分在厚度方向上突出的形狀，並具有與第一半導體層重疊的第一區域及不與第一半導體層重疊且厚度比第一區域薄的第二區域。第一導電層具有第二區域上的第一導電層的底面位於比第一半導體層的底面更低處的部分。第二絕緣層與第一區域的側面、第二區域的頂面、第一半導體層的頂面及側面接觸。第二電晶體包括第一絕緣層上的第二半導體層、第二半導體層上的第二絕緣層、隔著第二絕緣層與第二半導體層重疊的第二導電層以及隔著第一絕緣層與第二半導體層重疊的第三導電層。第一絕緣層具有與第二半導體層重疊的一部分在厚度方向 上突出的形狀，並具有與第二半導體層重疊的第三區域及不與第二半導體層重疊且厚度比第三區域薄的第四區域。第二導電層具有第四區域上的第二導電層的底面位於比第二半導體層的底面更低處的部分。第二絕緣層與第三區域的側面、第四區域的頂面、第二半導體層的頂面及側面接觸。
本發明的一個實施方式是包括絕緣表面上的第一電晶體及第二電晶體的半導體裝置。第一電晶體包括第一絕緣層、第一絕緣層上的第一半導體層、第一半導體層上的第二絕緣層以及隔著第二絕緣層與第一半導體層重疊的第一導電層。第一絕緣層具有與第一半導體層重疊的一部分在厚度方向上突出的形狀，並具有與第一半導體層重疊的第一區域及不與第一半導體層重疊且厚度比第一區域薄的第二區域。第一導電層具有第二區域上的第一導電層的底面位於比第一半導體層的底面更低處的部分。第二絕緣層和第一導電層的頂面形狀大致一致。第二電晶體包括第一絕緣層上的第二半導體層、第二半導體層上的第三絕緣層、隔著第三絕緣層與第二半導體層重疊的第二導電層以及隔著第一絕緣層與第二半導體層重疊的第三導電層，第一絕緣層具有與第二半導體層重疊的一部分在厚度方向上突出的形狀，並具有與第二半導體層重疊的第三區域及不與第二半導體層重疊且厚度比第三區域薄的第四區域。第二導電層具有第四區域上的第二導電層的底面位於比第二半導體層的底面更低處的部分。第三絕緣層和第二導電層的頂面形狀大致一致。
在上述半導體裝置中，較佳的是，第一半導體層具有不與第一導電層重疊的第五區域，第二半導體層具有不與第二導電層重疊的第六區域，第五區域及第六區域包含第一元素，並且第一元素為磷、硼、鎂、鋁和矽中的任一個以上。
在上述半導體裝置中，較佳的是，第一半導體層及第二半導體層包 含金屬氧化物，並且第五區域及第六區域包含第一元素和氧的鍵合。
在上述半導體裝置中，較佳的是，還包括第四絕緣層，第一半導體層具有不與第一導電層重疊的第五區域，第二半導體層具有不與第二導電層重疊的第六區域，第四絕緣層與第五區域及第六區域接觸，第一半導體層及第二半導體層包含金屬氧化物，並且第四絕緣層包含氮化物。
在上述半導體裝置中，較佳的是，第四絕緣層包含選自鋁、鈦、鉭、鎢、鉻和釕中的一個以上的元素及氮，並且第五區域及第六區域中存在金屬狀態的銦。
在上述半導體裝置中，第四絕緣層較佳為包含矽、氮以及氫。
在上述半導體裝置中，第一區域的厚度較佳為第二區域的厚度的1.2倍以上且10倍以下。
在上述半導體裝置中，較佳的是，第一區域的側面具有從與第一半導體層的下端部接觸的部分到第二區域梯度連續變化的形狀，並且第三區域的側面具有從與第二半導體層的下端部接觸的部分到第四區域梯度連續變化的形狀。
在上述半導體裝置中，較佳的是，第一導電層具有其頂面位於比第一半導體層的底面更低處的部分，並且第二導電層具有其頂面位於比第二半導體層的底面更低處的部分。
在上述半導體裝置中，較佳的是，第一半導體層具有依次層疊有第一金屬氧化膜和第二金屬氧化膜的疊層結構，第二半導體層具有依次層疊有第三金屬氧化膜和第四金屬氧化膜的疊層結構，並且第二金屬 氧化膜及第四金屬氧化膜的結晶性高於第一金屬氧化膜及第三金屬氧化膜的結晶性。
在上述半導體裝置中，較佳的是，還包括像素部和驅動電路部，像素部具有第一電晶體，並且驅動電路部具有第二電晶體。
根據本發明的一個實施方式，可以提供一種具有寄生電容少的電晶體及通態電流高的電晶體的半導體裝置。此外，根據本發明的一個實施方式，可以提供一種電特性良好的半導體裝置。此外，根據本發明的一個實施方式，可以提供一種能夠流過大電流的半導體裝置。此外，根據本發明的一個實施方式，可以提供一種電特性穩定的半導體裝置。此外，根據本發明的一個實施方式，可以提供一種可靠性高的半導體裝置。此外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。此外，可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的效果。
100、100A、100B、100C、100D、100E、100F、100G‧‧‧電晶體
102‧‧‧基板
103‧‧‧絕緣層
103a、103b‧‧‧區域
106‧‧‧導電層
108、108a、108b‧‧‧半導體層
108f‧‧‧金屬氧化物膜
108N‧‧‧區域
110‧‧‧絕緣層
110f‧‧‧絕緣膜
112‧‧‧導電層
112f‧‧‧導電膜
114‧‧‧金屬氧化物層
114f‧‧‧金屬氧化物膜
115‧‧‧光阻遮罩
116、118‧‧‧絕緣層
120a、120b‧‧‧導電層
141a、141b、142‧‧‧開口部
208、208a、208b‧‧‧半導體層
208N‧‧‧區域
212‧‧‧導電層
214‧‧‧金屬氧化物層
215‧‧‧光阻遮罩
220a、220b‧‧‧導電層
241a、241b:開口部
圖1A和圖1B是半導體裝置的結構例；圖2A1、圖2A2、圖2B1及圖2B2是半導體裝置的結構例；圖3是半導體裝置的結構例；圖4A和圖4B是半導體裝置的結構例；圖5A1、圖5A2、圖5B1及圖5B2是半導體裝置的結構例；圖6A1、圖6A2、圖6B1及圖6B2是半導體裝置的結構例；圖7A1、圖7A2、圖7B1及圖7B2是半導體裝置的結構例；圖8A和圖8B是說明半導體裝置的製造方法的圖；圖9A和圖9B是說明半導體裝置的製造方法的圖； 圖10A和圖10B是說明半導體裝置的製造方法的圖；圖11A和圖11B是說明半導體裝置的製造方法的圖；圖12A和圖12B是說明半導體裝置的製造方法的圖；圖13A和圖13B是說明半導體裝置的製造方法的圖；圖14是說明半導體裝置的製造方法的圖；圖15A、圖15B及圖15C是顯示裝置的俯視圖；圖16是顯示裝置的剖面圖；圖17是顯示裝置的剖面圖；圖18是顯示裝置的剖面圖；圖19是顯示裝置的剖面圖；圖20A是顯示裝置的方塊圖，圖20B和圖20C是顯示裝置的電路圖；圖21A、圖21C及圖21D是顯示裝置的電路圖，圖21B是顯示裝置的時序圖；圖22A和圖22B是顯示模組的結構例；圖23A和圖23B是電子裝置的結構例；圖24A、圖24B、圖24C、圖24D及圖24E是電子裝置的結構例；圖25A、圖25B、圖25C、圖25D、圖25E、圖25F及圖25G是電子裝置的結構例；圖26A、圖26B、圖26C、圖26D、圖26E及圖26F是電子裝置的結構例；圖27是電晶體的電特性；圖28是電晶體的電特性；圖29是電晶體的電特性；圖30是電晶體的電特性；圖31A和圖31B是電晶體的可靠性評價結果。
以下，參照圖式對實施方式進行說明。但是，實施方式可以以多個不同方式來實施，所屬技術領域的通常知識者可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的精神及其範圍。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
在本說明書所說明的圖式中，為便於清楚地說明，有時誇大表示各結構的大小、層的厚度或區域。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於說明書中所說明的詞句，根據情況可以適當地換詞句。
此外，在本說明書等中，在電晶體的極性或電路工作中的電流方向變化的情況等下，電晶體所包括的源極及汲極的功能有時相互調換。因此，“源極”和“汲極”可以相互調換。
注意，在本說明書等中，電晶體的通道長度方向是指與以最短距離連接源極區域和汲極區域的直線平行的方向中的一個。也就是說，通道長度方向相當於在電晶體處於開啟狀態時流過半導體層中的電流的方向之一。此外，通道寬度方向是指與該通道長度方向正交的方向。此外，根據電晶體的結構及形狀，通道長度方向及通道寬度方向有時不限於一個方向。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件” 連接的情況。在此，“具有某種電作用的元件”只要可以進行連接對象間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
此外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣層”變換為“絕緣膜”。
此外，在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth(p通道型電晶體中Vgs高於Vth)的狀態。
在本說明書等中，顯示裝置的一個實施方式的顯示面板是指能夠在顯示面顯示(輸出)影像等的面板。因此，顯示面板是輸出裝置的一個實施方式。
此外，在本說明書等中，有時將在顯示面板的基板上安裝有例如FPC(Flexible Printed Circuit：軟性印刷電路)或TCP(Tape Carrier Package：捲帶式封裝)等連接器的結構或在基板上以COG(Chip On Glass：晶粒玻璃接合)方式等直接安裝IC(積體電路)的結構稱為顯示面板模組或顯示模組，或者也簡稱為顯示面板等。
注意，在本說明書等中，顯示裝置的一個實施方式的觸控面板具有如下功能：在顯示面顯示影像等的功能；以及檢測出手指或觸控筆等被檢測體接觸、按壓或靠近顯示面的作為觸控感測器的功能。因此，觸控面板是輸入輸出裝置的一個實施方式。
觸控面板例如也可以稱為具有觸控感測器的顯示面板(或顯示裝置)、具有觸控感測器功能的顯示面板(或顯示裝置)。觸控面板也可以包括顯示面板及觸控感測器面板。或者，也可以具有在顯示面板內部或表面具有觸控感測器的功能的結構。
此外，在本說明書等中，有時將在觸控面板的基板上安裝有連接器或IC的結構稱為觸控面板模組、顯示模組，或者簡稱為觸控面板等。
實施方式1
在本實施方式中對本發明的一個實施方式的半導體裝置及其製造方法進行說明。
本發明的一個實施方式是包括第一電晶體及第二電晶體且該第一電晶體及該第二電晶體設置在同一絕緣表面上的半導體裝置。第一電晶體及第二電晶體分別具有不同的結構。第一電晶體具有在半導體層所包含的通道形成區域上設置有閘極電極的單閘極結構，而第二電晶體具有在通道形成區域上下分別設置有閘極電極的雙閘極結構。藉由採用這種結構，可以實現寄生電容少的第一電晶體及通態電流高的第二電晶體。
根據本發明的一個實施方式，可以在同一絕緣表面上設置結構不同的電晶體，以使各電晶體具有不同的功能。此外，可以以基本上同一製程製造結構不同的電晶體，由此可以高生產率地製造結構不同的電晶體。此外，因為可以以基本上同一製程製造結構不同的電晶體，所以可以高生產率地製造具有多種多樣的電路的半導體裝置。
在將半導體裝置用於顯示裝置的情況下，例如，可以將寄生電容少 的第一電晶體應用於設置於像素部的電晶體之一，並可以將通態電流高的第二電晶體應用於設置於驅動電路部的電晶體之一。藉由將寄生電容少的第一電晶體應用於像素部，可以減少大型顯示裝置或高清晰顯示裝置中的信號遲延而抑制顯示不均勻。此外，藉由將通態電流高的第二電晶體應用於驅動電路部，可以實現能夠高速工作的顯示裝置。
第一電晶體和第二電晶體都包括絕緣層、絕緣層上的被形成通道的半導體層、半導體層上的第一閘極絕緣層以及第一閘極絕緣層上的第一閘極電極。此外，第二電晶體還包括隔著絕緣層與半導體層重疊的第二閘極電極。在第二電晶體中，絕緣層被用作第二閘極絕緣層。
半導體層較佳為包含呈現半導體特性的金屬氧化物(以下也稱為氧化物半導體)。
絕緣層具有與半導體層重疊的第一區域及該第一區域以外的第二區域。此外，第一區域的厚度厚於第二區域的厚度。換言之，絕緣層具有第一區域比第二區域在厚度方向上更突出的凸部。此時，半導體層設置在第一絕緣層的第一區域的凸部上。
此外，絕緣層的第一區域的側面(亦即，凸部的邊緣部)較佳為具有錐形形狀。此時，第一區域的側面與第二區域的頂面所形成的角度較佳為大於90度且小於180度，更佳為100度以上且170度以下，進一步較佳為110度以上且160度以下。由此，可以提高閘極絕緣層對第一區域的側面的覆蓋率，從而可以抑制該部分的厚度變薄。
此外，絕緣層的第一區域的側面較佳為具有從與第一半導體層的下端部接觸的部分到第二區域梯度連續變化的形狀。由此，可以進一步提高第一閘極絕緣層、第一閘極電極等對半導體層及絕緣層的覆蓋率。
此外，在第一電晶體及第二電晶體的通道寬度方向上，第一閘極絕緣層及第一閘極電極覆蓋半導體層的頂面及側面、絕緣層的第一區域的側面以及第二區域的頂面。此時，與第二區域重疊的部分中的第一閘極電極的底面較佳為位於比第一區域上的第一半導體層的底面更低處。由此，對第一閘極電極施加電壓時產生的電場不但可以從半導體層的頂面一側而且還可以從側面一側及斜下方一側對其產生作用，而可以使半導體層被該電場電圍繞。因此，可以更有效地施加用來誘發半導體層的通道生成的電場，第一電晶體及第二電晶體的場效移動率及通態電流得到提高。
根據閘極絕緣層的厚度等，可以控制絕緣層的第一區域和第二區域之間的厚度差異。第一區域和第二區域之間的厚度差異至少大於閘極絕緣層的厚度。此外，當在半導體層與閘極電極之間設置閘極絕緣層以外的層的情況下，較佳為考慮到該層的厚度加工第二區域來減薄該第二區域的厚度。
例如，第一區域的厚度可以為第二區域的厚度的1.2倍以上，較佳為1.5倍以上，更佳為2倍以上，進一步較佳為2.5倍以上，且10倍以下。
此外，第一區域和第二區域之間的厚度差異為閘極絕緣層的厚度的1倍以上，較佳為1.2倍以上，更佳為1.5倍以上，進一步較佳為2倍以上，且20倍以下。
第二電晶體還包括第二閘極電極，可以由一對閘極電極所產生的電場電圍繞半導體層，由此可以實現通態電流比第一電晶體高的電晶體。此外，第一電晶體的閘極容量小於第二電晶體，所以可以實現能夠高速工作的電晶體。
以下，參照圖式對更具體的例子進行說明。
<半導體裝置的結構例>
以下，參照圖式說明可以應用於本發明的一個實施方式的半導體裝置的電晶體。這裡，說明結構不同的兩種電晶體。以下，對兩個電晶體之間共通的組件附上同一符號，有時省略重複說明。
[結構例1]
圖1A是電晶體100的俯視圖，而圖1B是電晶體100A的俯視圖。在圖1A及圖1B中，省略了電晶體100及電晶體100A的組件的一部分(絕緣層等)。其他電晶體的俯視圖也與圖1A及圖1B同樣省略組件的一部分。
圖2A1及圖2B1示出電晶體100的剖面圖。圖2A1相當於沿圖1A所示的點劃線A1-A2的剖面圖，而圖2B1相當於沿圖1A所示的點劃線B1-B2的剖面圖。此外，點劃線A1-A2方向相當於電晶體100的通道長度方向，而點劃線B1-B2方向相當於電晶體100的通道寬度方向。
圖2A2及圖2B2示出電晶體100A的剖面圖。圖2A2相當於沿圖1B所示的點劃線A3-A4的剖面圖，而圖2B2相當於沿圖1B所示的點劃線B3-B4的剖面圖。此外，點劃線A3-A4方向相當於電晶體100A的通道長度方向，而點劃線B3-B4方向相當於電晶體100A的通道寬度方向。
電晶體100和電晶體100A是可以在同一基板102上經同一製程而形成的電晶體。電晶體100A與電晶體100不同之處主要在於：在基板102與絕緣層103之間設置有導電層106。導電層106具有與半導體層108的通道形成區域及導電層112重疊的區域。
首先，說明電晶體100。
如圖2A1及圖2B1所示那樣，電晶體100設置在基板102上，並包括絕緣層103、半導體層208、絕緣層110、金屬氧化物層214、導電層212以及絕緣層118等。島狀的半導體層208設置在絕緣層103上。絕緣層110與絕緣層103的頂面、半導體層208的頂面及側面接觸。金屬氧化物層214及導電層212依次設置在絕緣層110上，並具有與半導體層208重疊的部分。此外，從平面看時，金屬氧化物層214的頂面形狀與導電層212的頂面形狀大致一致。絕緣層118覆蓋導電層212的頂面及側面、金屬氧化物層214的側面以及絕緣層110的頂面。
在本說明書等中，“頂面形狀大致一致”是指疊層中的每一個層的邊緣的至少一部分重疊。例如，是指上層及下層的一部或全部藉由同一的遮罩圖案被加工的情況。但是，實際上有邊緣不重疊的情況，例如，上層位於下層的內側或者上層位於下層的外側，這種情況也可以說“頂面形狀大致一致”。
導電層212的一部分被用作閘極電極。絕緣層110的一部分被用作閘極絕緣層。半導體層208與導電層212重疊的部分被用作通道形成區域。電晶體100是在半導體層208上設置有閘極電極的所謂單閘極結構及頂閘極結構的電晶體。
此外，如圖1A及圖2A1所示，電晶體100也可以在絕緣層118上具有導電層220a及導電層220b。導電層220a及導電層220b被用作源極電極或汲極電極。導電層220a及導電層220b分別藉由設置在絕緣層118中的開口部241a及開口部241b電連接於下述的區域208N。
半導體層208較佳為包含金屬氧化物。
例如，半導體層208較佳為包含銦、M(M為選自鎵、鋁、矽、硼、釔、錫、銅、釩、鈹、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂中的一種或多種)和鋅。尤其是，M較佳為選自鋁、鎵、釔或錫中的一種或多種。
尤其是，作為半導體層208，較佳為使用包含銦、鎵及鋅的氧化物。
半導體層208也可以採用層疊有組成不同的層、結晶性不同的層或雜質濃度不同的層的疊層結構。
位於絕緣層110與導電層212之間的金屬氧化物層214被用作防止絕緣層110所包含的氧擴散到導電層212一側的障壁膜。再者，金屬氧化物層214還被用作防止導電層212所包含的氫或水擴散到絕緣層110一側的障壁膜。金屬氧化物層214例如可以使用至少與絕緣層110相比不容易使氧及氫透過的材料。
借助於金屬氧化物層214，即使將如鋁或銅等容易抽吸氧的金屬材料用於導電層212，也可以防止氧從絕緣層110擴散到導電層212。此外，即使導電層212包含氫，也可以防止氫從導電層212藉由絕緣層110擴散到半導體層208。其結果是，可以使半導體層208的通道形成區域中的載子密度極低。
作為金屬氧化物層214，可以使用絕緣材料或導電材料。當金屬氧化物層214具有絕緣性時，該金屬氧化物層214被用作閘極絕緣層的一部分。另一方面，當金屬氧化物層214具有導電性時，該金屬氧化物層214被用作閘極電極的一部分。
尤其是，作為金屬氧化物層214，較佳為使用其介電常數比氧化矽高的絕緣材料。尤其是，較佳為使用氧化鋁膜、氧化鉿膜或鋁酸鉿膜等， 因為可以降低驅動電壓。
作為金屬氧化物層214，例如可以使用氧化銦、銦錫氧化物(ITO)或含有矽的銦錫氧化物(ITSO)等導電氧化物。尤其是，較佳為使用包含銦的導電氧化物，因為其導電性高。
此外，作為金屬氧化物層214，較佳為使用包含一個以上的與半導體層208相同的元素的氧化物材料。尤其是，較佳為使用可應用於上述半導體層208的氧化物半導體材料。此時，藉由使用利用與半導體層208相同的濺射靶材而形成的金屬氧化物膜作為金屬氧化物層214，可以共用設備，所以這是較佳的。
此外，在半導體層208和金屬氧化物層214的兩者都使用包含銦及鎵的金屬氧化物材料的情況下，藉由使用其鎵組成(含有比率)高於半導體層208的材料，可以提高對氧的阻擋性，所以這是較佳的。此時，藉由將其銦組成高於金屬氧化物層214的材料用於半導體層208，可以提高電晶體100的場效移動率。
此外，金屬氧化物層214較佳為利用濺射裝置形成。例如，在利用濺射裝置形成氧化物膜時，藉由在包含氧氣體的氛圍下形成該氧化物膜，可以適當地對絕緣層110或半導體層208中添加氧。
半導體層208具有隔著絕緣層110與導電層212重疊的通道形成區域。此外，半導體層208具有夾有該通道形成區域的一對區域208N。區域208N的電阻低於通道形成區域，並被用作電晶體100的源極區域或汲極區域。
此外，區域208N也可以說是與通道形成區域相比電阻更低的區域、載子濃度更高的區域、氧缺陷密度更高的區域、雜質濃度更高的區域或 呈現n型的區域。
半導體層208的區域208N是包含雜質元素的區域。作為該雜質元素，例如，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、鋁或稀有氣體元素等。作為稀有氣體元素的典型例子，也可以包含氦、氖、氬、氪及氙等。特別是，較佳為包含硼或磷。此外，也可以包含這些元素中的兩種以上。
絕緣層110具有與半導體層208的通道形成區域接觸的區域，亦即，與導電層212重疊的區域。此外，絕緣層110還具有與半導體層208的低電阻的區域208N接觸，且不與導電層212重疊的區域。
此外，與半導體層208的通道形成區域接觸的絕緣層103及絕緣層110較佳為使用氧化物膜。例如，可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜等氧化物膜。由此，藉由電晶體100的製程中的的熱處理等，從絕緣層103或絕緣層110脫離的氧被供應到半導體層208的通道形成區域，由此可以降低半導體層208中的氧缺陷。
圖3是放大了圖2A1中的點劃線所圍繞的區域P的剖面圖。
絕緣層110具有包含上述雜質元素的區域110d。區域110d至少位於絕緣層110與區域208N的界面附近。此外，區域110d在沒設置有半導體層208的區域及不與導電層212重疊的區域中至少位於絕緣層110與絕緣層103的界面附近。此外，如圖2A1及圖3所示，區域110d較佳為沒設置在與半導體層208的通道形成區域接觸的部分中。
此外，絕緣層103在與絕緣層110接觸的界面附近包括上述包含雜質元素的區域103d。如圖3所示，區域103d還設置在與區域208N接觸的界面附近。此時，與區域208N重疊的部分的雜質濃度比與絕緣 層110接觸的部分的雜質濃度低。
這裡，區域208N的雜質濃度較佳為具有越接近絕緣層110濃度越高的濃度梯度。由此，越靠近區域208N的上部，電阻越低，從而可以更有效地降低與導電層220a(或導電層220b)之間的接觸電阻。此外，與整個區域208N具有均勻的濃度的情況相比，可以進一步降低區域208N的雜質元素的總量，由此可以將因製程中加熱等而有可能擴散到通道形成區域的雜質量保持為較低水準。
此外，區域110d的雜質濃度較佳為具有越接近半導體層208濃度越高的濃度梯度。在使用能夠藉由加熱釋放氧的氧化物膜的絕緣層110中，上述被添加雜質元素的區域110d與其他區域相比可以抑制氧的釋放。由此，位於絕緣層110與區域208N的界面附近的區域110d被用作氧障壁層，從而可以有效地減少供應給區域208N的氧。
如下所述，可以以導電層212為遮罩對區域208N及區域110d添加雜質元素。由此，可以在形成區域208N的同時以自對準的方式形成區域110d。
在圖3等中，為了誇張表示絕緣層110的高雜質濃度區域位於與半導體層208的界面附近，只在絕緣層110中的半導體層208附近以陰影線示出區域110d，但是實際上在整個絕緣層110的厚度方向上含有上述雜質元素。
區域208N及區域110d較佳為分別包含雜質濃度為1×1019atoms/cm3以上且1×1023atoms/cm3以下，較佳為5×1019atoms/cm3以上且5×1022atoms/cm3以下，更佳為1×1020atoms/cm3以上且1×1022atoms/cm3以下的區域。此外，區域208N較佳為具有其雜質濃度高於絕緣層110的區域110d的部分，由此可以有效地降低區域208N的電阻。
例如，可以利用二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)、X射線光電子能譜技術(XPS：X-ray Photoelectron Spectroscopy)等分析技術分析出區域208N及區域110d所包含的雜質的濃度。在利用XPS分析技術的情況下，藉由組合來自表面一側或背面一側的離子濺射和XPS分析，可以得知深度方向上的濃度分佈。
此外，區域208N中的雜質元素較佳為在被氧化的狀態下存在。例如，作為雜質元素，較佳為使用硼、磷、鎂、鋁、矽等容易被氧化的元素。這種容易被氧化的元素可以在與半導體層208中的氧鍵合而被氧化了的狀態下穩定地存在，因此，即使在後面的製程中被施加高溫(例如為400℃以上、600℃以上、800℃以上)，也可以抑制脫離。此外，雜質元素奪取半導體層208中的氧，由此在區域208N中產生很多氧缺陷。該氧缺陷與膜中的氫鍵合而成為載子供給源，使得區域208N成為極低電阻狀態。
此外，當在後面的製程中進行高溫處理時，有時多量的氧從外部或區域208N附近的膜被供應到區域208N，有時會導致電阻上升。因此，較佳為在被氧阻擋性高的絕緣層110等覆蓋的狀態下進行高溫處理。
此外，區域110d中的雜質元素也較佳為在被氧化的狀態下存在。這種容易被氧化的元素可以在與絕緣層110中的氧鍵合而被氧化了的狀態下穩定地存在，因此，即使在後面的製程中被施加高溫，也可以抑制脫離。尤其是，在絕緣層110中含有能夠藉由加熱脫離的氧(也稱為過量氧)的情況下，該過量氧與雜質元素鍵合而被穩定化，由此可以抑制氧從區域110d被供應給區域208N。此外，包含被氧化了的狀態下的雜質元素的區域110d處於氧不容易擴散的狀態，由此也可以防止氧從區域110d上方藉由該區域110d被供應給區域208N。
例如，在使用硼作為雜質元素的情況下，包含在區域208N及區域110d中的硼以與氧鍵合的狀態存在。藉由在XPS分析中觀察到起因於硼與氧的鍵合的峰可以確認這一點。作為硼與氧的鍵合，例如可以舉出B2O3鍵合。此外，在XPS分析中，觀察不到起因於硼元素單獨存在的狀態的峰或者其峰強度極小到埋在檢測下限的背景雜訊中的程度。
絕緣層103具有與半導體層208重疊的區域103a及不與半導體層208重疊的區域103b。絕緣層103具有區域103a與區域103b相比更突出於厚度方向上的形狀。該區域103a也可以被稱為凸部。
絕緣層103的區域103a的厚度比區域103b厚。此外，區域103a的側面(絕緣層103的凸部的邊緣部)較佳為從與半導體層208的下端部接觸的部分向區域103b具有錐形狀。此時，區域103a的側面與區域103b的頂面所形成的角度較佳為鈍角。更明確而言，區域103a的側面與區域103b的頂面所形成的角度較佳為大於90度且小於180度，更佳為100度以上且170度以下，進一步較佳為110度以上且160度以下。由此，可以提高位於絕緣層103上方的膜(例如，絕緣層110、金屬氧化物層214、導電層212等)的覆蓋率，並且低密度區域(也稱為空洞)不容易形成在這些膜中，從而可以提高電晶體100的可靠性。
此外，區域103a的側面較佳為具有從其頂端部(與半導體層208的下端部接觸的部分附近)到區域103b的頂面梯度連續變化的形狀。像這樣，因為區域103a的側面具有平緩的曲面形狀及區域103a的側面與區域103b的頂面連續的形狀，所以可以進一步提高位於絕緣層103上方的膜的覆蓋率。
如圖2B1所示，在通道寬度方向上，絕緣層110、金屬氧化物層214、導電層212覆蓋半導體層208的頂面及側面、絕緣層103的區域103a的側面以及區域103b的頂面。
圖4A是圖2B1中的點劃線所圍繞的區域Q的放大圖。圖4A示出厚度t1至t4、高度h1至h4。
厚度t1為區域103a的厚度，而厚度t2為區域103b的厚度。此外，厚度t3為與區域103b重疊的部分中的絕緣層110及金屬氧化物層114的總厚度。此外，厚度t4為與區域103b重疊的部分中的絕緣層110、金屬氧化物層214及導電層212的總厚度。
區域103a的厚度(t1)可以為區域103b的厚度(t2)的1.2倍以上，較佳為1.5倍以上，更佳為2倍以上，進一步較佳為2.5倍以上，且10倍以下。
這裡，在以差異d1表示區域103a的厚度與區域103b的厚度的差異的情況下，得到公式“d1=t1-t2”。此時，如圖4A所示，差異d1較佳為大於厚度t3。此外，差異d1較佳為大於厚度t4。
另一方面，高度h1至高度h4分別以絕緣層103的區域103a的底面的高度為基準。高度h1是指半導體層208的底面(在絕緣層103與半導體層208接觸的情況下，相當於它們的界面)的高度。高度h2是指區域103b的頂面(在絕緣層103與絕緣層110接觸的情況下，相當於它們的界面)的高度。高度h3是指與區域103b重疊的部分中的導電層212的底面(在導電層212與金屬氧化物層214接觸的情況下，相當於它們的界面)的高度。高度h4是指與區域103b重疊的部分中的導電層212的頂面(在導電層212與絕緣層118接觸的情況下，相當於它們的界面)的高度。
此時，如圖4A所示，半導體層208的底面的高度h1較佳為高於導電層212的底面的高度h3。此外，高度h1較佳為高於導電層212的 頂面的高度h4。
如圖4B所示，區域103a的厚度與區域103b的厚度的差異d1也可以小於與區域103b重疊的部分中的絕緣層110、金屬氧化物層214及導電層212的厚度t4。此外，如圖4B所示，半導體層208的底面的高度h1也可以低於導電層212的頂面的高度h4。
藉由採用上述結構，可以在通道寬度方向上將導電層212設置在半導體層208的頂面一側及其側面一側及其下端部的斜下方一側。由此，可以由對導電層212施加電壓時產生的電場電圍繞半導體層208，從而可以增高電晶體100的通態電流。
一般來說，藉由將通道寬度W與通道長度L的比例(W/L比)設定得較大，可以增高電晶體的通態電流。但是，本發明的一個實施方式可以在不改變上述設計的情況下，亦即，可以在不增大通道寬度W的情況下提高電晶體的場效移動率並增高通態電流。
電晶體的通道寬度W根據裝入電路時的特性值要求而設定即可，例如，在應用於顯示裝置的像素電路或驅動電路等的情況下，通道寬度W為1μm以上且100μm以下，較佳為1.2μm以上且50μm以下，更佳為1.5μm以上且30μm以下，由此可以流過極大電流。注意，通道寬度W不侷限於此，也可以根據特性要求而設定為大於50μm。
此外，因為電晶體100的場效移動率及通態電流得到提高，所以可以將通道長度L設定為比較大，由此可以改善電晶體的特性不均勻並提高良率。與通道寬度W同樣，電晶體的通道長度L也根據特性值要求而設定即可，例如，在應用於顯示裝置的像素電路或驅動電路等的情況下，通道長度L較佳為1μm以上且20μm以下，更佳為1.2μm以上且15μm以下，進一步較佳為1.5μm以上且10μm以下。尤其是，藉由 將通道長度L設定為1.5μm以上且5μm以下，較佳為2μm以上且3μm以下，可以抑制通道長度L的基板面內不均勻並可以提高良率。注意，通道寬度L不侷限於此，也可以根據特性要求而設定為大於20μm。
在本說明書等中，電晶體的通道長度方向是指與以最短距離連接源極區和汲極區的直線平行的方向中的一個。也就是說，通道長度方向相當於在電晶體處於開啟狀態時流過半導體層中的電流的方向之一。此外，通道寬度方向是指與該通道長度方向正交的方向。此外，根據電晶體的結構及形狀，通道長度方向及通道寬度方向有時不限於一個方向。
這裡，電晶體100的通道長度L是指導電層212與半導體層208重疊的區域中的通道長度方向上的長度。此外，電晶體100的通道寬度W是指半導體層208被導電層212覆蓋的區域中的通道寬度方向上的長度。
在此，對半導體層208以及有可能形成在半導體層208中的氧缺陷進行說明。
形成在半導體層208的通道形成區域中的氧缺陷對電晶體特性造成影響而引起問題。例如，當在半導體層208中形成有氧缺陷時，該氧缺陷有時與氫鍵合而成為載子供應源。當在通道形成區域中產生載子供應源時，電晶體100的電特性發生變動，典型為臨界電壓的漂移。因此，在通道形成區域中，氧缺陷越少越好。
於是，在本發明的一個實施方式中，半導體層208的通道形成區域附近的絕緣膜，明確而言，位於通道形成區域上方的絕緣層110及位於通道形成區域下方的絕緣層103包含氧化物膜。藉由利用製程中的加熱等將氧從絕緣層103及絕緣層110移動到通道形成區域，可以減少 通道形成區域中的氧缺陷。
此外，半導體層208較佳為包括In的原子數比大於M的原子數比的區域。In的原子數比越大，越可以提高電晶體的場效移動率。
在此，在包含In、Ga及Zn的金屬氧化物中，In與氧的鍵合力比Ga與氧的鍵合力弱，因此在In的原子數比較大的情況下，氧缺陷容易形成在金屬氧化物膜中。此外，在使用上述M所示的金屬元素代替Ga的情況下，也有同樣的傾向。當在金屬氧化物膜中存在較多的氧缺陷時，電晶體的電特性及可靠性下降。
但是，在本發明的一個實施方式中，能夠對包含金屬氧化物的半導體層208的通道形成區域中供應極多的氧，由此可以使用In的原子數比大的金屬氧化物材料。因此，可以實現具有極高的場效移動率、穩定的電特性以及高可靠性的電晶體。
例如，可以適當地使用In的原子數比為M的原子數比的1.5倍以上、2倍以上、3倍以上、3.5倍以上或4倍以上的金屬氧化物。
尤其是，半導體層208的In、M及Zn的原子數比較佳為In：M：Zn=4：2：3或其附近。此外，半導體層208的In、M及Zn的原子數比較佳為In：M：Zn=5：1：6或其附近。此外，在半導體層208的組成中，半導體層208的In、M及Zn的原子數比也可以大致相等。也就是說，半導體層208可以包含In、M及Zn的原子數比為In：M：Zn=1：1：1或其附近的材料。
例如，藉由將上述場效移動率高的電晶體用於生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於源極驅動器(尤其是，與源極驅 動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。
注意，即使半導體層208包括In的原子數比大於M的原子數比的區域，也在半導體層208的結晶性較高時，有時場效移動率降低。半導體層208的結晶性例如可以藉由X射線繞射(XRD：X-Ray Diffraction)或
Figure 108113891-A0202-12-0025-32
(TEM：Transmission Electron Microscope)進行分析。
這裡，藉由降低半導體層208的通道形成區域的雜質濃度及缺陷態密度(減少氧缺陷)，可以降低膜中的載子密度。將該金屬氧化物膜用於半導體層的通道形成區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，使用該金屬氧化物膜的電晶體具有關態電流極小的特性。
藉由將結晶性高的金屬氧化物膜用於半導體層208，可以抑制在加工半導體層208時或在形成絕緣層110時的損傷，由此可以實現高可靠性的電晶體。另一方面，藉由將結晶性較低的金屬氧化物膜用於半導體層208，可以提高導電性，由此可以實現場效移動率高的電晶體。
作為半導體層208，較佳為使用如下所述的具有CAAC(c-axis aligned crystal：c軸配向晶體)結構的金屬氧化物膜、具有nc(nano crystal：奈米晶體)結構的金屬氧化物膜或混合CAAC結構和nc結構而成的金屬氧化物膜。
藉由採用上述結構，可以實現電特性良好且可靠性高的電晶體100。
接著，說明電晶體100A。以下主要說明與電晶體100的不同之處。至於與電晶體100相同之處，可以援用上述說明，因此省略詳細說明。
如圖2A2及圖2B2所示，電晶體100A設置在基板102上，並包括導電層106、絕緣層103、半導體層108、絕緣層110、金屬氧化物層114、導電層112以及絕緣層118等。島狀的半導體層108設置在絕緣層103上。絕緣層110與絕緣層103的頂面、半導體層108的頂面及側面接觸。金屬氧化物層114及導電層112依次設置在絕緣層110上，並具有與半導體層108重疊的部分。此外，從平面看時，金屬氧化物層114的頂面形狀與導電層112的頂面形狀大致一致。絕緣層118覆蓋導電層112的頂面及側面、金屬氧化物層114的側面以及絕緣層110的頂面。在電晶體100A中，導電層106設置在基板102與絕緣層103之間。導電層106具有與半導體層108的通道形成區域及導電層112重疊的區域。
在電晶體100A中，導電層106具有第一閘極電極(也稱為底閘極電極)的功能，導電層112具有第二閘極電極(也稱為頂閘極電極)的功能。此外，絕緣層103的一部分被用作第一閘極絕緣層，絕緣層110的一部分被用作第二閘極絕緣層。電晶體100A是所謂的雙閘極結構的電晶體。
半導體層108的與導電層112及導電層106中的至少一個重疊的部分被用作通道形成區域。下面，為了便於說明，有時將半導體層108的與導電層112重疊的部分稱為通道形成區域，但是實際上有時通道還形成在不與導電層112重疊而與導電層106重疊的部分(包括區域108N的部分)。
此外，如圖1B及圖2B2所示，導電層106可以藉由設置在金屬氧化物層114、絕緣層110以及絕緣層103中的開口部142電連接到導電層112。由此，可以對導電層106和導電層112供應同一電位。
作為導電層106，可以使用與導電層112、導電層120a或導電層120b相同的材料。尤其是，當將包含銅的材料用於導電層106時，可以降低佈線電阻，所以是較佳的。此外，當將鎢或鉬等高熔點材料用於導電層106時，可以在後面的製程中進行高溫處理。
此外，如圖1B及圖2B2所示，較佳為在通道寬度方向上導電層112及導電層106突出到半導體層108端部的外側。此時，如圖2B2所示，導電層112及導電層106隔著絕緣層110及絕緣層103覆蓋整個半導體層108的通道寬度方向。
藉由採用上述結構，可以利用由一對閘極電極產生的電場電圍繞半導體層108。此時，尤其較佳為對導電層106和導電層112供應同一電位。由此，可以有效地施加用來感生半導體層108中的通道的電場，而可以增大電晶體100A的通態電流。因此，可以實現電晶體100A的微型化。
此外，導電層112也可以不與導電層106連接。此時，可以對一對閘極電極中的一個供應固定電位，對另一個供應用來驅動電晶體100A的信號。此時，可以藉由利用供應給一個閘極電極的電位控制用另一個閘極電極驅動電晶體100A時的臨界電壓。
絕緣層118被用作保護電晶體100及電晶體100A的保護層。作為絕緣層118，例如可以使用氧化物或氮化物等無機絕緣材料。更明確而言，可以使用氮化矽、氮氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氮化鋁、氧化鉿、鋁酸鉿等無機絕緣材料。此外，絕緣層118可以被用作平坦化層。在此情況下，可以將有機樹脂材料用於絕緣層118。此外，絕緣層118可以採用兩層以上的疊層結構。
以上是對結構例1的說明。
以下，對其一部分的結構與上述結構例1不同的電晶體的結構例子進行說明。下面，有時省略與上述結構例1重複的部分的說明。此外，在以下所示的圖式中，關於具有與上述結構例1相同的功能的部分使用相同的陰影線，而有時不附加元件符號。
[結構例2]
圖5A1是電晶體100B的通道長度方向上的剖面圖，而圖5B1是電晶體100B的通道寬度方向上的剖面圖。因為可以援用圖1A，所以省略示出俯視圖。電晶體100B與上述結構例1所示的電晶體100的不同之處主要在於：代替半導體層208，從絕緣層103一側層疊有半導體層208a及半導體層208b。
圖5A2是電晶體100C的通道長度方向上的剖面圖，而圖5B2是電晶體100C的通道寬度方向上的剖面圖。因為可以援用圖1B，所以省略示出俯視圖。電晶體100C與上述結構例1所示的電晶體100A的不同之處主要在於：代替半導體層108，從絕緣層103一側層疊有半導體層108a及半導體層108b。
作為半導體層108a及半導體層108b，例如可以分別使用組成不同的金屬氧化物膜。例如，當使用In-Ga-Zn氧化物時，較佳為分別選自藉由利用如下濺射靶材形成的膜，該濺射靶材的In、M及Zn的原子數的比例為In：M：Zn=5：1：6、In：M：Zn=4：2：3、In：M：Zn=1：1：1、In：M：Zn=2：2：1、In：M：Zn=1：3：4、In：M：Zn=1：3：2或其附近。作為半導體層208a，可以使用其組成與半導體層108a相同的金屬氧化物膜。作為半導體層208b，可以使用其組成與半導體層108b相同的金屬氧化物膜。
此外，也可以層疊結晶性不同的金屬氧化物膜。在此情況下，較佳 為使用相同的氧化物靶材在不同的成膜條件下以不暴露於大氣的方式連續地形成該金屬氧化物膜。
此時，可以採用使用具有nc結構的金屬氧化物膜作為半導體層108a及半導體層208a並使用具有CAAC結構的金屬氧化物膜作為半導體層108b及半導體層208b而成的疊層結構。此外，也可以使用具有nc結構的金屬氧化物膜作為半導體層108a、半導體層108b、半導體層208a及半導體層208b。至於適合用於半導體層108a、半導體層108b、半導體層208a及半導體層208b的金屬氧化物的功能或材料構成，可以援用下述CAC(Cloud-Aligned Composite)。
例如，將先形成的第一金屬氧化物膜(半導體層108a及半導體層208a)的成膜時的氧流量比設定為比後形成的第二金屬氧化物膜(半導體層108b及半導體層208b)的成膜時的氧流量比小。或者，採用在第一金屬氧化物膜的成膜時不引入氧的條件。由此，可以在第二金屬氧化物膜的成膜時有效地供應氧。此外，第一金屬氧化物膜可以具有比第二金屬氧化物膜低的結晶性以及比第二金屬氧化物膜高的導電性。另一方面，藉由使設置在上部的第二金屬氧化物膜的結晶性高於第一金屬氧化物膜的結晶性，可以抑制在半導體層108及半導體層208的加工時或絕緣層110的成膜時造成的損傷。
更明確而言，第一金屬氧化物膜的成膜時的氧流量比為0%以上且低於50%，較佳為0%以上且30%以下，更佳為0%以上且20%以下，典型為10%。第二金屬氧化物膜的成膜時的氧流量比為50%以上且100%以下，較佳為60%以上且100%以下，更佳為80%以上且100%以下，進一步較佳為90%以上且100%以下，典型為100%。此外，雖然可以使第一金屬氧化物膜與第二金屬氧化物膜的成膜時的壓力、溫度、功率等的條件不同，但是藉由使氧流量比以外的條件相同，可以縮短成膜製程所需要的時間，所以是較佳的。
以上說明了半導體層108及半導體層208具有兩層疊層結構的結構，但是本發明的一個實施方式不侷限於此。例如，半導體層108及半導體層208也可以具有三層以上的疊層結構。此外，半導體層108及半導體層208也可以分別採用層數不同的結構。
[結構例3]
圖6A1是電晶體100D的通道長度方向上的剖面圖，而圖6B1是電晶體100D的通道寬度方向上的剖面圖。因為可以援用圖1A，所以省略示出俯視圖。電晶體100D與上述結構例1所示的電晶體100的不同之處主要在於：在半導體層208上設置有絕緣層116。
電晶體100D設置在基板102上，並包括絕緣層103、半導體層208、絕緣層110、金屬氧化物層214、導電層212、絕緣層116以及絕緣層118等。島狀的半導體層208設置在絕緣層103上。絕緣層110、金屬氧化物層214及導電層212依次以覆蓋半導體層208的一部分及絕緣層103的一部分的方式層疊。此外，從平面看時，絕緣層110的頂面形狀、金屬氧化物層214的頂面形狀及導電層212的頂面形狀大致一致。絕緣層116覆蓋導電層212的頂面及側面、金屬氧化物層214的側面、絕緣層110的側面、半導體層208的頂面及側面、絕緣層103的頂面。絕緣層118覆蓋絕緣層116。
圖6A2是電晶體100E的通道長度方向上的剖面圖，而圖6B2是電晶體100E的通道寬度方向上的剖面圖。因為可以援用圖1B，所以省略示出俯視圖。電晶體100E與上述結構例1所示的電晶體100A的不同之處主要在於：在半導體層108上設置有絕緣層116。
電晶體100E設置在基板102上，並包括導電層106、絕緣層103、半導體層108、絕緣層110、金屬氧化物層114、導電層112、絕緣層116 以及絕緣層118等。島狀的半導體層108設置在絕緣層103上。絕緣層110、金屬氧化物層114及導電層112依次以覆蓋半導體層108的一部分及絕緣層103的一部分的方式層疊。此外，從平面看時，絕緣層110的頂面形狀、金屬氧化物層114的頂面形狀及導電層112的頂面形狀大致一致。絕緣層116覆蓋導電層112的頂面及側面、金屬氧化物層114的側面、絕緣層110的側面、半導體層108的頂面及側面、絕緣層103的頂面。絕緣層118覆蓋絕緣層116。此外，電晶體100E在基板102與絕緣層103之間設置有導電層106。導電層106具有與半導體層108的通道形成區域及導電層112重疊的區域。
如圖6A1及圖6A2所示，絕緣層116與半導體層108的區域108N及半導體層208的區域208N接觸。絕緣層116與導電層112、半導體層108以及半導體層208中的任何一個接觸，所以絕緣層116較佳為具有絕緣性。
作為與區域108N及區域208N接觸的絕緣層116，可以使用包含氮化物的絕緣膜。藉由以與區域108N及區域208N接觸的方式設置包含氮化物的絕緣層116，可以起到進一步提高區域108N及區域208N的導電性的效果。再者，藉由在絕緣層116與區域108N及區域208N接觸的狀態下進行加熱處理，可以進一步促進低電阻化，因此這是較佳的。
作為可以用於絕緣層116的氮化物，特別較佳為使用如氮化矽及氮化鎵等半導體材料的氮化物或氮化鋁等金屬氮化物。例如，氮化矽對氫或水等具有阻擋作用，由此可以防止從外部向半導體層的氫擴散和從半導體層向外部的氧脫離的兩者，可以實現高可靠性電晶體。
此外，在使用金屬氮化物的情況下，較佳為使用鋁、鈦、鉭、鎢、鉻或釕的氮化物。例如，特別較佳為包含鋁或鈦。例如，關於利用使用鋁作為濺射靶材且使用包含氮的氣體作為沉積氣體的反應性濺射法形 成的氮化鋁膜，藉由適當地控制相對於沉積氣體的總流量的氮氣的流量比，可以形成兼具極高絕緣性及對氫或氧的極高阻擋性的膜。因此，藉由與半導體層接觸地設置包含這種金屬氮化物的絕緣膜，不但可以實現半導體層的低電阻化而且還可以有效地防止氧從半導體層脫離或者氫擴散到半導體層。
在使用氮化鋁作為金屬氮化物的情況下，包含該氮化鋁的絕緣層的厚度較佳為5nm以上。就算是這麼薄的膜，也可以兼具對氫及氧的高阻擋性及使半導體層低電阻化的功能。此外，對該絕緣層的厚度沒有限制，但是考慮到生產率，較佳為500nm以下，更佳為200nm以下，進一步較佳為50nm以下。
在使用氮化鋁膜作為絕緣層116的情況下，較佳為使用其組成式滿足AlNx(x為大於0且2以下的實數，x較佳為大於0.5且1.5以下的實數)的膜。因此，可以形成具有高絕緣性及高熱傳導率的膜，由此可以提高在驅動電晶體100時產生的熱的散熱性。
或者，作為絕緣層116，可以使用氮化鋁鈦膜、氮化鈦膜等。
藉由以與區域108N及區域208N接觸的方式設置絕緣層116，由該絕緣層116抽吸區域108N及區域208N中的氧，從而可以在區域108N及區域208N中形成氧缺陷。此時，在使用包含金屬氧化物的膜作為絕緣層116的情況下，有時在絕緣層116與區域108N之間及在絕緣層116與區域208N之間形成包含絕緣層116所包含的金屬元素(例如鋁)的氧化物的層。
這裡，在使用包含銦的金屬氧化物膜作為半導體層108及半導體層208的情況下，有時析出金屬狀態的銦的區域或銦濃度高的區域形成在區域108N的絕緣層116一側的界面附近及區域208N的絕緣層116 一側的界面附近。這種區域的存在有時可以利用如X射線光電子能譜技術等分析技術觀察到。
像這樣，區域108N及區域208N的絕緣層116一側的界面附近可以包含比通道形成區域多的氧缺陷，由此可以使這些區域成為具有比通道形成區域更低電阻的區域。再者，藉由使用包含金屬氧化物的絕緣膜作為絕緣層116，在區域108N的絕緣層116一側的界面附近及區域208N的絕緣層116一側的界面附近形成析出導電性高的銦的區域，由此可以形成更低電阻的區域。
此外，作為絕緣層116，也可以使用被用作對區域108N及區域208N的氫供給源的膜。例如，絕緣層116較佳為藉由加熱釋放氫的膜。藉由以與區域108N及區域208N接觸的方式設置絕緣層116，並在形成該絕緣層116之後進行加熱處理，可以對區域108N及區域208N供應氫來實現低電阻化。
絕緣層116較佳為使用包含氫元素的氣體作為沉積氣體而形成的膜。由此，在形成絕緣層116時也可以將氫有效地供應到區域108N及區域208N。
作為絕緣層116，例如，可以使用氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氮氧化鋁等絕緣膜。
藉由在形成絕緣層116時及在形成絕緣層116之後的加熱處理，對區域108N及區域208N供應氫。所供應的氫有時與區域108N及區域208N中的氧缺陷鍵合而成為載子生成源。由此，可以形成具有比通道形成區域更高載子濃度及更低電阻的區域108N及區域208N。
這裡，如圖6A1及圖6A2所示，絕緣層116較佳為覆蓋絕緣層103 的區域103a的側面。包含在絕緣層103中的能夠藉由加熱釋放的氧可以從絕緣層103的區域103a被供應給半導體層108及半導體層208。由此，為了防止氧從區域103a的側面脫離，採用該側面被不容易擴散氧的絕緣層116覆蓋的結構。此外，如圖6A1及圖6A2所示，較佳為採用絕緣層103的區域103b的頂面也被絕緣層116覆蓋的結構。由此，可以將從絕緣層103釋放的氧有效地供應到半導體層108及半導體層208。由此，可以降低半導體層108及半導體層208的通道形成區域中的載子密度，並可以提高電晶體100D及電晶體100E的可靠性。
[結構例4]
圖7A1是電晶體100F的通道長度方向上的剖面圖，而圖7B1是電晶體100F的通道寬度方向上的剖面圖。因為可以援用圖1A，所以省略示出俯視圖。電晶體100F與上述結構例3所示的電晶體100D的不同之處主要在於：與半導體層208不同，從絕緣層103一側層疊有半導體層208a及半導體層208b。
圖7A2是電晶體100G的通道長度方向上的剖面圖，而圖7B2是電晶體100G的通道寬度方向上的剖面圖。因為可以援用圖1B，所以省略示出俯視圖。電晶體100G與上述結構例3所示的電晶體100E的不同之處主要在於：與半導體層108不同，從絕緣層103一側層疊有半導體層108a及半導體層108b。
關於半導體層108a、半導體層108b、半導體層208a及半導體層208b可以參照上述[結構例2]的記載，所以省略詳細說明。
以上說明了半導體層108及半導體層208具有兩層的疊層結構的結構，但是本發明的一個實施方式不侷限於此。例如，半導體層108及半導體層208也可以具有三層以上的疊層結構。此外，半導體層108及半導體層208也可以分別採用層數不同的結構。
以上是對結構例的說明。
<製造方法例1>
以下參照圖式對本發明的一個實施方式的半導體裝置的製造方法進行說明。在此，以上述結構例示出的電晶體100及電晶體100A為例進行說明。
構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、真空蒸鍍法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、原子層沉積(ALD：Atomic Layer Deposition)法等形成。作為CVD法有電漿增強化學氣相沉積(PECVD：Plasma Enhanced CVD)法、熱CVD法等。此外，作為熱CVD法之一，有有機金屬化學氣相沉積(MOCVD：Metal Organic CVD)法。
此外，構成半導體裝置的薄膜(絕緣膜、半導體膜、導電膜等)可以利用旋塗法、浸漬法、噴塗法、噴墨法、分配器法、網版印刷法、平板印刷法、刮刀(doctor knife)法、狹縫式塗佈法、輥塗法、簾式塗佈法、刮刀式塗佈法等方法形成。
此外，當對構成半導體裝置的薄膜進行加工時，可以利用光微影法等進行加工。除了上述方法以外，還可以利用奈米壓印法、噴砂法、剝離法等對薄膜進行加工。此外，可以利用金屬遮罩等陰影遮罩的成膜方法直接形成島狀的薄膜。
光微影法典型地有如下兩種方法。一個是在要進行加工的薄膜上形成光阻遮罩，藉由蝕刻等對該薄膜進行加工，並去除光阻遮罩的方法。另一個是在形成感光性薄膜之後，進行曝光及顯影來將該薄膜加工為 所希望的形狀的方法。
在光微影法中，作為用於曝光的光，例如可以使用i線(波長為365nm)、g線(波長為436nm)、h線(波長為405nm)或將這些光混合而成的光。此外，還可以使用紫外光、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-Violet)或X射線。此外，也可以使用電子束代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。此外，在藉由電子束等光束的掃描進行曝光時，不需要光罩。
作為薄膜的蝕刻方法，可以利用乾蝕刻法、濕蝕刻法及噴砂法等。
圖8A至圖11B示出電晶體100及電晶體100A的製程的各階段中的通道長度方向上的剖面。在各圖式中，中央部的點劃線的左側是電晶體100的形成區域，而右側是電晶體100A的形成區域。
[導電層106的形成]
在基板102上形成導電膜，對其進行蝕刻加工得到用作第一閘極電極的導電層106。
[絕緣膜103f的形成]
接著，以覆蓋基板102及導電層106的方式形成用作絕緣層103的絕緣膜103f。絕緣層103可以利用PECVD法、ALD法、濺射法等形成。
絕緣膜103f可以以後面形成的區域103a的厚度形成。絕緣層103的厚度可以厚到後面薄膜化製程中不消失的程度。
在形成絕緣膜103f之後，也可以對絕緣膜103f進行氧供應處理。 例如，可以在氧氛圍下進行電漿處理或加熱處理等。或者，也可以利用電漿摻雜法或離子植入法等對絕緣層103供應氧。
[半導體層108及半導體層208的形成]
接著，在絕緣膜103f上形成用作半導體層108及半導體層208的金屬氧化物膜108f(圖8A)。
金屬氧化物膜108f較佳為藉由使用金屬氧化物靶材的濺射法形成。
此外，當形成金屬氧化物膜108f時，可以對氧氣體混合惰性氣體(例如，氦氣體、氬氣體、氙氣體等)。在金屬氧化物膜108f的沉積氣體整體中氧氣體所佔的比率(以下也稱為氧流量比)越高，金屬氧化物膜108f的結晶性越高，由此可以實現高可靠性電晶體。另一方面，氧流量比越低，金屬氧化物膜108f的結晶性越低，由此可以獲得通態電流高的電晶體。
在半導體層108及半導體層208具有疊層結構的情況下，較佳為使用相同的濺射靶材在相同的成膜室中連續形成膜，這是因為可以得到良好的界面。尤其是，作為各金屬氧化物膜的成膜條件，雖然可以有差異地設定成膜時的壓力、溫度、功率等條件，但是藉由使氧流量比以外的條件相同，可以縮短成膜製程所需要的時間，所以這是較佳的。此外，在層疊組成不同的金屬氧化物膜的情況下，較佳為以不暴露於大氣的方式連續形成膜。
在此，金屬氧化物膜108f較佳為以成為具有CAAC結構的金屬氧化物膜、具有nc結構的金屬氧化物膜或者混有CAAC結構和nc結構的金屬氧化物膜的方式設定成膜條件。注意，形成的金屬氧化物膜為CAAC結構的成膜條件及成為nc結構的成膜條件根據所使用的濺射靶材的組成而不同，所以可以根據其組成適當地設定基板溫度、氧流量比、 壓力、功率等。
此外，作為金屬氧化物膜108f的成膜條件，基板溫度可以為室溫以上且450℃以下，較佳為室溫以上且300℃以下，更佳為室溫以上且200℃以下，進一步較佳為室溫以上且140℃以下。例如，在使用大型玻璃基板或樹脂基板作為基板102的情況下，成膜溫度較佳為室溫以上且低於140℃，這是因為可以提高生產率的緣故。此外，藉由在基板溫度為室溫或者沒進行意圖性的加熱的狀態下形成金屬氧化物膜，可以降低結晶性。
此外，較佳為在形成金屬氧化物膜108f之前進行用來使附著於絕緣層103表面的水、氫、有機物成分等脫離的處理或者進行將氧引入絕緣層103中的處理。例如，可以在減壓氛圍下以70℃以上且200℃以下的溫度進行加熱處理。或者，也可以進行含氧的氛圍下的電漿處理。此外，藉由進行包含一氧化氮氣體的電漿處理，可以合適地去除絕緣層103表面的有機物。在進行這種處理之後，較佳為在使絕緣層103的表面不暴露於大氣的狀態下連續形成金屬氧化物膜。
接著，在金屬氧化物膜108f上形成光阻遮罩115及光阻遮罩215。然後，藉由蝕刻不被光阻遮罩115及光阻遮罩215覆蓋的金屬氧化物膜108f的一部分，形成半導體層108及半導體層208(圖8B)。
當對金屬氧化物膜108f進行加工時，可以使用濕蝕刻法和乾蝕刻法中的一個或兩個。
[絕緣層103的形成]
接著，藉由對不被光阻遮罩115覆蓋的絕緣膜103f的一部分進行蝕刻來減薄該部分的厚度，形成具有與半導體層108及半導體層208重疊的部分的區域103a以及不與半導體層108及半導體層208重疊的區 域103b。區域103b的厚度比區域103a薄(圖9A)。
對絕緣膜103f的蝕刻較佳為採用乾蝕刻法。例如，可以使用具有各向異性的乾蝕刻法。此時，以不去除成為區域103b的部分的方式設定蝕刻條件或蝕刻處理時間。此外，較佳為使蝕刻條件最佳化，以使絕緣層103的區域103a的側面具有梯度連續變化的曲面形狀。
這裡，作為絕緣層103，可以採用蝕刻速率不同的兩個絕緣膜的疊層結構，其中位於上側的絕緣膜使用蝕刻速率高的膜，以只對位於上側的絕緣膜進行蝕刻來形成區域103b。此時，構成絕緣層103的兩個絕緣膜也可以分別包含不同的元素。此外，也可以使用包含相同元素的膜作為兩個絕緣膜，其中位於下側的絕緣膜使用密度更高的膜。
雖然以上說明了分別進行對金屬氧化物膜108f的蝕刻及用來減薄絕緣層103的厚度的蝕刻的方法，但是也可以藉由一回的蝕刻處理一次性地進行上述兩種蝕刻。此外，也可以對金屬氧化物膜108f及絕緣層103使用同一蝕刻法(較佳為乾蝕刻法)，並使用同一蝕刻裝置以不暴露於大氣的方式使用不同的蝕刻劑連續進行處理。
在進行用來減薄絕緣層103的厚度的處理之後，去除光阻遮罩115及光阻遮罩215。
這裡，也可以在形成金屬氧化物膜之後、將該金屬氧化物膜加工為半導體層108之後或者在進行用來減薄絕緣層103的厚度的處理之後進行用來去除金屬氧化物膜或半導體層108中的氫或水的加熱處理。典型地，可以將加熱處理的溫度設定為150℃以上且低於基板的應變點、250℃以上且450℃以下、或者300℃以上且450℃以下。
可以在包含稀有氣體或氮的氛圍中進行加熱處理。或者，也可以在 該氛圍中進行加熱之後在包含氧的氛圍中進行加熱。此外，上述加熱處理的氛圍較佳為不包含氫、水等。該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以縮短加熱處理時間。
[絕緣層110、金屬氧化物膜114f的形成]
接著，以覆蓋絕緣層103及半導體層108的方式層疊絕緣層110和金屬氧化物膜114f。
作為絕緣層110，例如較佳為藉由使用電漿增強化學氣相沉積裝置(也稱為PECVD設備或者電漿CVD設備)形成氧化矽膜或氧氮化矽膜等氧化物膜。此外，絕緣層110可以藉由利用微波的PECVD法形成。
金屬氧化物膜114f例如較佳為在包含氧的氛圍下形成。尤其是，較佳為在包含氧的氛圍下利用濺射法形成。由此，可以在形成金屬氧化物膜114f時對絕緣層110供應氧。
在與上述半導體層108同樣藉由使用包含金屬氧化物的氧化物靶材的濺射法形成金屬氧化物膜114f的情況下，可以援用上述記載。
例如，作為金屬氧化物膜114f的成膜條件，可以作為沉積氣體使用氧，藉由使用金屬靶材的反應性濺射法形成金屬氧化物膜。在作為金屬靶材例如使用鋁的情況下，可以形成氧化鋁膜。
當形成金屬氧化物膜114f時，引入到成膜裝置的成膜室內的沉積氣體的總流量中的氧流量的比率(氧流量比)或成膜室內的氧分壓越高，越可以增大供應給絕緣層110中的氧量。氧流量比或氧分壓例如為50%以上且100%以下，較佳為65%以上且100%以下，更佳為80%以上且100%以下，進一步較佳為90%以上且100%以下。尤其是，較佳為將氧流量比設定為100%，來使氧分壓儘量接近於100%。
如此，藉由在包含氧的氛圍下利用濺射法形成金屬氧化物膜114f，可以當形成金屬氧化物膜114f時在對絕緣層110供應氧的同時防止氧從絕緣層110脫離。其結果是，可以將極較多的氧封閉在絕緣層110中。並且，可以藉由後面的加熱處理對半導體層108供應較多的氧。其結果是，可以減少半導體層108中的氧缺陷，而可以實現可靠性高的電晶體。
此外，也可以在形成金屬氧化物膜114f之後進行加熱處理，以將氧從絕緣層110供應到半導體層108。例如，也可以在包含氮、氧、稀有氣體中的一個以上的氛圍下以200℃以上且400℃以下的溫度進行加熱處理。
此外，在形成金屬氧化物膜114f之後，藉由對金屬氧化物膜114f、絕緣層110及絕緣層103的一部分進行蝕刻，來形成到達導電層106的開口。由此，可以將後面形成的導電層112與導電層106藉由該開口電連接。
[導電膜112、金屬氧化物層114的形成]
接著，在金屬氧化物膜114f上形成用作導電層112的導電膜112f(圖9B)。導電膜112f較佳為藉由使用金屬或合金的濺射靶材的濺射法形成。
接著，對導電膜112f及金屬氧化物膜114f的一部分進行蝕刻，以形成導電層112、金屬氧化物層114、導電層212以及金屬氧化物層214(圖10A)。較佳為使用相同的光阻遮罩對導電膜112f及金屬氧化物膜114f進行加工。或者，也可以藉由使用被蝕刻過的導電層112及導電層212作為硬遮罩，對金屬氧化物膜114f進行蝕刻。
由此，可以形成頂面形狀大致一致的島狀的導電層112及金屬氧 化物層114、導電層212及金屬氧化物層214。
像這樣，藉由在絕緣層110不被蝕刻而覆蓋半導體層108的頂面及側面、半導體層208的頂面及側面以及絕緣層103的狀態下對導電層112等進行蝕刻，可以防止半導體層108、半導體層208以及絕緣層103的一部分被蝕刻而變薄。
[雜質元素的供應處理]
接著，以導電層112及導電層212為遮罩進行對絕緣層110、半導體層108及半導體層208供應(也稱為添加或注入)雜質元素140的處理，以形成區域108N、區域208N、區域110d以及區域103d(圖10B)。因為導電層112及導電層212為遮罩，所以半導體層108、半導體層208及絕緣層110中的與導電層112或導電層212重疊的區域不被供應雜質元素140。
雜質元素140的供應可以適當地使用電漿摻雜法或離子植入法。藉由使用這些方法，可以根據離子加速電壓及劑量等以高準確度控制深度方向上的濃度輪廓。藉由使用電漿摻雜法，可以提高生產率。此外，藉由使用利用質量分離的離子植入法，可以提高被供應的雜質元素的純度。
在雜質元素140的供應處理中，較佳為以半導體層108與絕緣層110的界面、半導體層208與絕緣層110的界面、半導體層108中接近界面的部分、半導體層208中接近界面的部分或者絕緣層110中接近該界面的部分成為最高濃度的方式控制處理條件。由此，可以將具有最合適的濃度的雜質元素140藉由一次的處理供應到半導體層108、半導體層208以及絕緣層110。
作為雜質元素140，可以舉出氫、硼、碳、氮、氟、磷、硫、砷、 鋁、鎂、矽或稀有氣體等。作為稀有氣體的典型例，可以舉出氦、氖、氬、氪及氙等。尤其是，較佳為使用硼、磷、鋁、鎂或矽。
作為雜質元素140的源氣體，可以使用包含上述雜質元素的氣體。當供應硼時，典型地可以使用B2H6氣體或BF3氣體等。此外，當供應磷時，典型地可以使用PH3氣體等。此外，也可以使用由稀有氣體稀釋這些源氣體的混合氣體。
除了上述以外，作為源氣體，可以使用CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2、(C5H5)2Mg以及稀有氣體等。此外，離子源不侷限於氣體，也可以使用對固體或液體加熱而被汽化了的。
藉由根據絕緣層110及半導體層108的組成、密度、厚度等設定加速電壓或劑量等的條件，可以控制雜質元素140的添加。
當使用離子植入法或電漿離子摻雜法添加硼時，加速電壓例如可以為5kV以上且100kV以下，較佳為7kV以上且70kV以下，更佳為10kV以上且50kV以下。此外，劑量例如可以為1×1013ions/cm2以上且1×1017ions/cm2以下，較佳為1×1014ions/cm2以上且5×1016ions/cm2以下，更佳為1×1015ions/cm2以上且3×1016ions/cm2以下。
此外，當使用離子植入法或電漿離子摻雜法添加磷離子時，加速電壓例如可以為10kV以上且100kV以下，較佳為30kV以上且90kV以下，更佳為40kV以上且80kV以下。此外，劑量例如可以為1×1013ions/cm2以上且1×1017ions/cm2以下，較佳為1×1014ions/cm2以上且5×1016ions/cm2以下，更佳為1×1015ions/cm2以上且3×1016ions/cm2以下。
注意，雜質元素140的供應方法不侷限於此，例如也可以進行電漿處理或利用因加熱而引起的熱擴散的處理等。在採用電漿處理法的情 況下，藉由首先在包含所添加的雜質元素的氣體氛圍下產生電漿，再進行電漿處理，可以添加雜質元素。作為產生上述電漿的裝置，可以使用乾蝕刻裝置、灰化裝置、電漿CVD設備或高密度電漿CVD設備等。
在本發明的一個實施方式中，可以將雜質元素140藉由絕緣層110供應到半導體層108及半導體層208。由此，即使在半導體層108及半導體層208具有結晶性的情況下，也可以抑制在供應雜質元素140時結晶性損失。由此，適合用於由結晶性降低導致電阻增大等的情況。
此外，也可以在半導體層108及半導體層208的一部分露出的狀態下供應雜質元素140。例如，在形成金屬氧化物層214及導電層212、金屬氧化物層114及導電層112之後去除絕緣層110的一部分暴露半導體層108及半導體層208的一部分，供應雜質元素140，由此可以形成區域108N及區域208N。藉由在用作區域108N的區域及用作區域208N的區域露出的狀態下供應雜質元素140，例如可以降低離子植入法或電漿離子摻雜法中的加速電壓，由此可以提高生產率。當在半導體層108及半導體層208的一部分露出的狀態下供應雜質元素140的情況下，如果後面的製程中需要施加高溫，有時多量的氧從外部、區域108N附近或區域208N附近的膜被供應到區域108N或區域208N附近，使得電阻上升。因此，當進行高溫處理時，較佳為在被氧阻擋性高的絕緣層118等覆蓋的狀態下進行處理。
[絕緣層118的形成]
接著，依次形成絕緣層118(參照圖11A)。
在使用電漿CVD法形成絕緣層118的情況下，當成膜溫度過高時，包含在區域108n等中的雜質有可能擴散到包括半導體層108的通道形成區域的周圍部或者使區域108n的電阻上升。絕緣層118的成膜溫度例如較佳為150℃以上且400℃以下，更佳為為180℃以上且360℃以 下，進一步較佳為200℃以上且250℃以下。藉由在低溫下形成絕緣層118，即使是通道長度短的電晶體，也可以得到良好的電特性。
[加熱處理]
在形成絕緣層118之後，進行加熱處理。較佳為在包含氮、氧、稀有氣體中的一個以上的氛圍下以150℃以上且450℃以下，較佳為200℃以上且400℃以下的溫度進行加熱處理。藉由進行該加熱處理，可以形成更穩定的低電阻區域108n。例如，藉由在上述溫度下進行加熱處理，可以使雜質元素140適當地擴散而局部性地被均勻化，來得到具有理想的雜質元素的濃度梯度的區域108n及區域110d。此外，當加熱處理的溫度過高(例如為500℃以上)時，雜質元素140擴散到通道形成區內，這可能導致電晶體的電特性或可靠性的降低。
此外，藉由進行加熱處理，有時可以修復在將雜質元素140供應到區域108n時產生在半導體層108或絕緣層110中的缺陷。
此外，藉由進行加熱處理，可以將氧從絕緣層110供應到半導體層108的通道形成區域。此時，因為在絕緣層110中的與區域108n的界面附近形成有被供應了雜質元素140的區域110d，所以可以抑制從絕緣層110釋放的氧擴散到區域108n。其結果是，可以有效地防止區域108n再次被高電阻化。再加上，此時，因為在絕緣層110中的與半導體層108的通道形成區域重疊的部分沒形成有區域110d，所以可以將從絕緣層110釋放的氧選擇性地供應到該通道形成區域。
此外，因為與通道形成區域相比在區域108n中存在著較多的氧缺陷，所以可以期待借助於加熱處理可以使該氧缺陷發揮對包含在通道形成區域中的氫進行吸雜的作用。由此，可以降低包含在通道形成區域中的氫的濃度，來可以實現可靠性更高的電晶體。此外，因為從通道形成區域被供應的氫與區域108n中的氧缺陷鍵合而成為載子生成源，所 以可以實現得到更低電阻化的區域108n。
此外，雖然可以在形成絕緣層118之前進行加熱處理，但是更佳為在形成絕緣層118之後進行加熱處理。例如，藉由將不容易擴散氧的絕緣膜用於絕緣層118，可以防止因加熱處理而從絕緣層110釋放的氧擴散到外部，來可以增加能夠被供應到半導體層108的通道形成區域的氧量。
[開口部141a、開口部141b、開口部142a以及開口部142b的形成]接著，利用光微影法在絕緣層118的所希望的位置形成遮罩，然後，對絕緣層118及絕緣層110的一部分進行蝕刻，來形成到達區域108n的開口141a及開口141b及到達區域208N的開口241a及開口241b。
[導電層120a、導電層120b、導電層220a以及導電層220b的形成]接著，以覆蓋開口141a、開口141b、開口241a、開口241b的方式在絕緣層118上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電層120a、導電層120b、導電層220a以及導電層220b(圖11B)。
藉由上述製程，可以製造電晶體100及電晶體100A。例如，在將電晶體100及電晶體100A應用於顯示裝置的像素的情況下，後面可以追加形成保護絕緣層、平坦化層、像素電極以及佈線中的一個以上的製程。
<製造方法例2>
以下參照圖式對本發明的一個實施方式的半導體裝置的製造方法進行說明。在此，以上述結構例示出的電晶體100D及電晶體100E為例進行說明。
圖12A至圖14示出電晶體100D及電晶體100E的製程的各階段中的通道長度方向上的剖面。在各圖式中，中央部的點劃線的左側是電晶體100D的形成區域，而右側是電晶體100E的形成區域。
本製造方法中的到形成導電膜112f的步驟與<製造方法例1>所示的製造方法相同。由此，可以參照有關圖8A至圖9B的電晶體的製造方法。
[絕緣層110、金屬氧化物層114、導電層112的形成]
接著，在該導電膜112f上形成光阻遮罩。然後，在沒有被光阻遮罩覆蓋的區域中使用各向異性蝕刻法蝕刻導電膜112f、金屬氧化物膜114f以及絕緣膜110f，由此形成導電層112、金屬氧化物層114、絕緣層110、導電層212、金屬氧化物層214以及絕緣層110。然後，去除光阻遮罩(圖12A)。
對導電膜112f、金屬氧化物膜114f以及絕緣膜110f的蝕刻既可採用同一蝕刻條件同時進行，又可採用不同的蝕刻條件或方法至少分兩次進行。例如，先蝕刻導電膜112f及金屬氧化物膜114f，然後在不同的蝕刻條件下蝕刻絕緣膜110f，可以降低對半導體層108及半導體層208的蝕刻損傷。
[絕緣層116、區域108N、區域208N的形成]
接著，以與半導體層108露出的區域及半導體層208露出的區域接觸的方式形成絕緣層116(圖12B)。
作為絕緣層116，形成包含鋁、鈦、鉭、鎢、鉻和釕等金屬元素中的至少一種的膜。尤其是，較佳為包含鋁、鈦、鉭和鎢中的至少一種。尤其是，可以適當地使用包含上述金屬元素中的至少一種的氮化物或包含上述金屬元素中的至少一種的氧化物。作為具有絕緣性的膜，可以 適當地使用氮化鋁鈦膜、氮化鈦膜、氮化鋁膜等氮化物膜、氧化鋁鈦膜等氧化物膜等。
在此，絕緣層116較佳為藉由作為沉積氣體使用氮氣體或氧氣體的濺射法形成。由此，藉由控制沉積氣體的流量，容易控制膜性質。
接著，進行加熱處理。藉由該加熱處理，使半導體層208的與絕緣層116接觸的區域被低電阻化，來在半導體層208中形成低電阻的區域208N。使半導體層108的與絕緣層116接觸的區域被低電阻化，來在半導體層108中形成低電阻的區域108N(圖13A)。
加熱處理較佳為在氮或稀有氣體等惰性氣體氛圍下進行。加熱處理的溫度越高越好，可以根據基板102、導電層106、導電層112等的耐熱性決定溫度。例如，加熱處理的溫度可以為120℃以上且500℃以下，較佳為150℃以上且450℃以下，更佳為200℃以上且400℃以下，進一步較佳為250℃以上且400℃以下。例如，當將加熱處理的溫度設定為350℃左右時，可以藉由利用大型玻璃基板的生產設備高良率地製造半導體裝置。
因為不去除絕緣層116，所以加熱處理也可以在形成絕緣層116之後的任何時序進行。另外，上述加熱處理也可以兼作其他加熱處理或熱製程。
藉由加熱處理，半導體層108中的氧被絕緣層116抽出而產生氧缺陷。該氧缺陷與半導體層108中的氫鍵合而提高載子濃度，使得與絕緣層116接觸的區域108N被低電阻化。此外，藉由加熱處理，半導體層208中的氧被絕緣層116抽出而產生氧缺陷。該氧缺陷與半導體層208中的氫鍵合而提高載子濃度，使得與絕緣層116接觸的區域208N被低電阻化。藉由採用在區域108N及區域208N上沒設置有絕緣層110 及絕緣層220的結構，可以使半導體層108及半導體層208中的氧不經由絕緣層110及絕緣層220擴散到絕緣層116來高效地形成區域108N及區域208N。
或者，藉由加熱處理，有時包含在絕緣層116中的金屬元素擴散到半導體層108及半導體層208中，由此，半導體層108及半導體層208的一部分被合金化且被低電阻化。藉由採用在區域108N及區域208N上沒設置有絕緣層110及絕緣層220的結構，可以使包含在絕緣層116中的金屬元素不經由絕緣層110及絕緣層220擴散到半導體層108及半導體層208來高效地形成區域108N及區域208N。
或者，有時包含在絕緣層116中的氮及氫或者包含在加熱處理的氛圍中的氮等藉由加熱處理擴散到半導體層108及半導體層208中，由此，半導體層108及半導體層208被低電阻化。藉由採用在區域108N及區域208N上沒設置有絕緣層110及絕緣層220的結構，可以使氮及氫不經由絕緣層110及絕緣層220擴散到半導體層108及半導體層208來高效地形成區域108N及區域208N。
藉由上述複合作用而被低電阻化的半導體層108的區域108N及半導體層208的區域208N成為極為穩定的低電阻區域。藉由上述方式形成的區域108N及區域208N即使例如在後面的製程中被進行氧供應處理，其電阻也不容易再次提高。
這裡，雖然說明使用絕緣層116作為用來形成區域108N及區域208N的層的例子，但是也可以藉由形成與用作區域108N及區域208N的區域接觸的導電膜形成區域108N及區域208N。此時，在形成區域108N及區域208N之後，較佳為使該導電膜氧化或氮化來實現絕緣化，以形成絕緣層116。或者，也可以在形成區域108N及區域208N之後去除該導電膜，以採用沒形成絕緣層116的結構。
此外，也可以進行對半導體層108及半導體層208露出的區域供應氫的處理，以形成區域108N及區域108N。以下，藉由以與半導體層108及半導體層208露出的區域接觸的方式形成包含氫的絕緣層116，供應氫。
絕緣層116較佳為藉由使用含有氫的沉積氣體的電漿CVD法來形成。例如，藉由使用含有矽烷氣體及氨氣體的沉積氣體，形成氮化矽膜。藉由不僅使用矽烷氣體而且還使用氨氣體，可以使膜包含多量的氫。此外，在形成膜時也可以對半導體層108及半導體層208露出的部分供應氫。
較佳的是，藉由在形成絕緣層116之後進行加熱處理，將從絕緣層116釋放的氫的一部分供應到半導體層108的一部分及半導體層208的一部分。較佳為在包含氮、氧、稀有氣體中的一個以上的氛圍下以150℃以上且450℃以下，較佳為200℃以上且400℃以下的溫度進行加熱處理。
藉由如上所述那樣供應氫，可以在半導體層108中形成電阻極低的區域108N並在半導體層208中形成電阻極低的區域208N。區域108N及區域208N也可以說是與通道形成區域相比載子濃度高的區域、氧缺陷量多的區域、氫濃度高的區域或雜質濃度高的區域。
此外，藉由進行加熱處理，可以將氧從絕緣層110及絕緣層103供應到半導體層108的通道形成區域及半導體層208的通道形成區域。
[絕緣層118的形成]
接著，在絕緣層116上形成絕緣層118(圖13B)。
在使用電漿CVD法形成絕緣層118的情況下，當成膜溫度過高時，包含在區域108N或區域208N中的雜質有可能擴散到包括通道形成區域的周圍部。其結果是，有可能導致通道形成區域的低電阻化或區域108N及區域208N的電阻上升。絕緣層116或絕緣層118的成膜溫度例如較佳為150℃以上且400℃以下，更佳為為180℃以上且360℃以下，進一步較佳為200℃以上且250℃以下。藉由在低溫下形成絕緣層118，即使是通道長度短的電晶體，也可以得到良好的電特性。
此外，也可以在形成絕緣層118之後進行加熱處理。
[開口部141a、開口部141b、開口部142a以及開口部142b的形成]接著，利用光微影法在絕緣層118的所希望的位置形成遮罩，然後，對絕緣層118及絕緣層116的一部分進行蝕刻，來形成到達區域108n的開口141a、開口141b及到達區域208N的開口241a及開口241b。
[導電層120a、導電層120b、導電層220a以及導電層220b的形成]接著，以覆蓋開口部141a、開口部141b、開口241a以及開口241b的方式在絕緣層118上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電層120a、導電層120b、導電層220a以及導電層220b(圖14)。
藉由上述製程，可以製造電晶體100D及電晶體100E。例如，在將電晶體100D及電晶體100E應用於顯示裝置的像素的情況下，後面可以追加形成保護絕緣層、平坦化層、像素電極以及佈線中的一個以上的製程。
以上是製造方法例的說明。
<半導體裝置的組件>
下面對本實施方式的半導體裝置所包括的組件進行詳細說明。
[基板]
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、矽鍺等化合物半導體基板、SOI基板、玻璃基板、陶瓷基板、石英基板、藍寶石基板等作為基板102。此外，也可以將在上述基板上設置有半導體元件的基板用作基板102。
此外，作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體100等。或者，也可以在基板102與電晶體100等之間設置剝離層。當剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上時可以使用剝離層。此時，也可以將電晶體100等轉置到耐熱性低的基板或撓性基板上。
[絕緣層103]
絕緣層103可以適當地使用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法等而形成。絕緣層103例如可以使用氧化物絕緣膜或氮化物絕緣膜的單層或疊層形成。注意，為了提高絕緣層103與半導體層108的界面特性，絕緣層103中的至少與半導體層108接觸的區域較佳為使用氧化物絕緣膜形成。此外，絕緣層103較佳為使用藉由加熱釋放氧的膜。
絕緣層103例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn氧化物等，並且以疊層或單層設置。
此外，當在絕緣層103的與半導體層108接觸的一側使用氮化矽膜等氧化物膜以外的膜時，較佳為對與半導體層108接觸的表面進行氧電漿處理等預處理使該表面或表面附近氧化。
[導電膜]
作為用作閘極電極的導電層112及導電層106、用作源極電極和汲極電極中的一個的導電層120a及用作另一個的導電層120b，可以使用選自鉻、銅、鋁、金、銀、鋅、鉬、鉭、鈦、鎢、錳、鎳、鐵、鈷的金屬元素或以上述金屬元素為成分的合金或者組合上述金屬元素的合金等來分別形成。
此外，作為導電層112、導電層106、導電層120a以及導電層120b，可以使用In-Sn氧化物、In-W氧化物、In-W-Zn氧化物、In-Ti氧化物、In-Ti-Sn氧化物、In-Zn氧化物、In-Sn-Si氧化物、In-Ga-Zn氧化物等的氧化物導電體或者金屬氧化物膜。
這裡，對氧化物導電體(OC：Oxide Conductor)進行說明。例如，藉由在具有半導體特性的金屬氧化物中形成氧缺陷並對該氧缺陷添加氫來在導帶附近形成施體能階。由此，金屬氧化物的導電性增高變為導電體，也可以將變為導電體的金屬氧化物稱為氧化物導電體。
此外，作為導電層112等，也可以採用含有上述氧化物導電體(金屬氧化物)的導電膜、含有金屬或合金的導電膜的疊層結構。藉由使用含有金屬或合金的導電膜，可以降低佈線電阻。這裡，較佳為作為用作閘極絕緣膜的絕緣層接觸的一側使用含有氧化物導電體的導電膜。
此外，導電層112、導電層106、導電層120a、導電層120b尤其較佳為包含選自上述金屬元素中的鈦、鎢、鉭和鉬中的任一個或多個。尤其是，較佳為使用氮化鉭膜。該氮化鉭膜具有導電性，並對銅、氧或氫具有高阻擋性，且從氮化鉭膜本身釋放的氫少，由此可以作為與半導體層108接觸的導電膜或半導體層108附近的導電膜適合地使用氮化鉭膜。
[絕緣層110]
用作電晶體100等的閘極絕緣膜的絕緣層110可以使用PECVD法、濺射法等而形成。作為絕緣層110，可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。絕緣層110可以採用兩層的疊層結構或三層以上的疊層結構。
此外，與半導體層108接觸的絕緣層110較佳為氧化物絕緣膜，更佳為具有氧含量超過化學計量組成的區域。換言之，絕緣層110為能夠釋放氧的絕緣膜。例如，藉由在氧氛圍下形成絕緣層110，對形成後的絕緣層110在氧氛圍下進行熱處理、電漿處理等或者在絕緣層110上在氧氛圍下形成氧化物膜等，可以將氧供應到絕緣層110中。
作為絕緣層110，也可以使用相對介電常數比氧化矽或氧氮化矽高的氧化鉿等材料。由此，可以增加絕緣層110的厚度以抑制由穿隧電流導致的洩漏電流。尤其是，較佳為使用具有結晶性的氧化鉿，因為其相對介電常數比非晶氧化鉿高。
[半導體層]
當半導體層108為In-M-Zn氧化物時，較佳為用來形成In-M-Zn氧化物的濺射靶材中的In的原子數比為M的原子數比以上。作為這種濺射靶材的金屬元素的原子數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：3、In：M：Zn=4：2：4.1、In：M：Zn=5：1：6、In：M：Zn=5：1：7、In：M：Zn=5：1：8、In：M：Zn=6：1：6、In：M：Zn=5：2：5等。
此外，作為濺射靶材較佳為使用含有多晶氧化物的靶材，由此可以 易於形成具有結晶性的半導體層108。注意，所形成的半導體層108的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內。例如，在被用於半導體層108的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子數比]時，所形成的半導體層108的組成有時為In：Ga：Zn=4：2：3[原子數比]或其附近。
當記載為原子數比為In：Ga：Zn=4：2：3或其附近時包括如下情況：In的原子數比為4時，Ga的原子數比為1以上且3以下，Zn的原子數比為2以上且4以下。此外，當記載為原子數比為In：Ga：Zn=5：1：6或其附近時包括如下情況：In的原子數比為5時，Ga的原子數比大於0.1且為2以下，Zn的原子數比為5以上且7以下。此外，當記載為原子數比為In：Ga：Zn=1：1：1或其附近時包括如下情況：In的原子數比為1時，Ga的原子數比大於0.1且為2以下，Zn的原子數比大於0.1且為2以下。
此外，半導體層108的能隙為2eV以上，較佳為2.5eV以上。如此，藉由使用能隙比矽寬的金屬氧化物，可以減少電晶體的關態電流。
此外，半導體層108較佳為具有非單晶結構。非單晶結構例如包括後述的CAAC結構、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，CAAC結構的缺陷態密度最低。
下面對CAAC進行說明。CAAC表示結晶結構的一個例子。
CAAC結構是指包括多個奈米晶(最大直徑小於10nm的結晶區域)的薄膜等的結晶結構之一，具有如下特徵：各奈米晶的c軸在特定方向上配向，其a軸及b軸不具有配向性，奈米晶彼此不形成晶界而連續地連接。尤其是，在具有CAAC結構的薄膜中，各奈米晶的c軸容易在薄膜的厚度方向、被形成面的法線方向或者薄膜表面的法線方向上配 向。
CAAC-OS(Oxide Semiconductor：氧化物半導體)是結晶性高的氧化物半導體。在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子遷移率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在此，在晶體學的單位晶格中，一般以構成單位晶格的a軸、b軸、c軸這三個軸(晶軸)中較特殊的軸為c軸。尤其是，在具有層狀結構的結晶中，一般來說，與層的面方向平行的兩個軸為a軸及b軸，與層交叉的軸為c軸。作為這種具有層狀結構的結晶的典型例子，有分類為六方晶系的石墨，其單位晶格的a軸及b軸平行於劈開面，c軸正交於劈開面。例如，為層狀結構的具有YbFe2O4型結晶結構的InGaZnO4的結晶可分類為六方晶系，其單位晶格的a軸及b軸平行於層的面方向，c軸正交於層(亦即，a軸及b軸)。
具有微晶結構的氧化物半導體膜(微晶氧化物半導體膜)在利用TEM觀察到的影像中有時不能明確地確認到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。
在nc-OS膜中，微小的区域(例如1nm以上且10nm以下的区域，特別是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外， nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在使用其束徑比結晶部大(例如，50nm以上)的電子射線獲得的nc-OS膜的電子繞射圖案(也稱為選區電子繞射圖案)中，觀察到光暈圖案。另一方面，在對nc-OS膜進行使用其電子束徑接近結晶部的大小或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到呈圈狀(環狀)的亮度高的區域，有時該環狀區域內觀察到多個斑點。
nc-OS膜比非晶氧化物半導體膜的缺陷態密度低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。因此，nc-OS膜有時具有比CAAC-OS膜高的載子密度及電子移動率。所以，使用nc-OS膜的電晶體有時具有較高的場效移動率。
nc-OS膜可以以比CAAC-OS膜成膜時更小的氧流量比形成。此外，nc-OS膜可以以比CAAC-OS膜成膜時更低的衬底温度形成。例如，nc-OS膜可以在基板溫度為較低的低溫(例如130℃以下的溫度)的狀態或不對基板進行加熱的狀態下形成，因此適用於大型玻璃基板、樹脂基板等，可以提高生產率。
下面，對金屬氧化物的結晶結構的一個例子進行說明。注意，以使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子數比])且藉由濺射法形成的金屬氧化物為一個例子進行說明。使用上述靶材在基板溫度為100℃以上且130℃以下的條件下利用濺射法形成的金屬氧化物易於具有nc(nano crystal)結構和CAAC結構中的任一方的結晶結構或其 混在的結構。在基板溫度為室溫(R.T.)的條件下利用濺射法形成的金屬氧化物易於具有nc結晶結構。注意，這裡的室溫(R.T.)是指包括對基板不進行意圖性的加熱時的溫度。
[金属氧化物的构成]
以下，对可用於在本发明的一个方式中公开的晶体管的CAC(Cloud -Aligned Composite)-OS的构成进行说明。
在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝緣性的功能，作为材料的整体具有半导体的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。此外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時導電性區域被觀察為其邊緣模糊且以雲狀連接。
在CAC-OS或CAC-metal oxide中，有时导电性区域及绝緣性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散 在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因於绝緣性区域的宽隙的成分及具有起因於导电性区域的窄隙的成分构成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即，大通態電流及高場效移動率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrix composite)或金属基质复合材料(metal matrix composite)。
以上是組件的說明。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式2
在本實施方式中對具有上述實施方式例示的半導體裝置的顯示裝置的一個例子進行說明。
<結構實例>
圖15A示出顯示裝置700的俯視圖。顯示裝置700包括利用密封劑712貼合在一起的第一基板701和第二基板705。在被第一基板701、第二基板705及密封劑712密封的區域中，第一基板701上設置有像素部702、源極驅動電路部704及閘極驅動電路部706。像素部702設置 有多個顯示元件。
此外，第一基板701的不與第二基板705重疊的部分中設置有與FPC716連接的FPC端子部708。利用FPC716藉由FPC端子部708及信號線710分別對像素部702、源極驅動電路部704及閘極驅動電路部706提供各種信號等。
可以設置多個閘極驅動電路部706。此外，閘極驅動電路部706及源極驅動電路部704分別另行形成在半導體基板等上，也可以採用被封裝的IC晶片的方式。該IC晶片可以安裝在第一基板701上或安裝到FPC716。
像素部702、源極驅動電路部704及閘極驅動電路部706包括的電晶體可以使用為本發明的一個實施方式的半導體裝置的電晶體。
作為設置在像素部702中的顯示元件，可以舉出液晶元件、發光元件等。作為液晶元件，可以採用透射型液晶元件、反射型液晶元件、半透射型液晶元件等。此外，作為發光元件可以舉出LED(Light Emitting Diode：發光二極體)、OLED(Organic LED：有機LED)、QLED(Quantum-dot LED：量子點發光二極體)、半導體雷射等自發光性的發光元件。此外，可以使用快門方式或光干涉方式的MEMS(Micro Electro Mechanical Systems：微機電系統)元件或採用微囊方式、電泳方式、電潤濕方式或電子粉流體(註冊商標)方式等的顯示元件等。
圖15B所示的顯示裝置700A是使用具有撓性的樹脂層743代替第一基板701的能夠用作撓性顯示器的顯示裝置的例子。
顯示裝置700A的像素部702不是矩形而是角部具有圓弧形的形狀。此外，如圖158中的區域P1所示，像素部702及樹脂層743的一 部分具有切斷的缺口部。一對閘極驅動電路部706夾著像素部702設置在兩側。閘極驅動電路部706在像素部702的角部沿著圓弧形的輪廓內側設置。
樹脂層743的設置有FPC端子部708的部分突出。樹脂層743的包括FPC端子部708的一部分可以沿著圖15B中的區域P2折到背面。藉由將樹脂層743的一部分折到背面，可以在FPC716與像素部702的背面重疊配置的狀態下將顯示裝置700A安裝到電子裝置，由此可以節省電子裝置的空間。
與顯示裝置700A連接的FPC716安裝有IC717。IC717例如具有源極驅動電路的功能。這裡，顯示裝置700A中的源極驅動電路部704可以採用至少包括保護電路、緩衝器電路、解多工器電路等中的一種的結構。
圖15C所示的顯示裝置700B是適用於具有大畫面的電子裝置的顯示裝置。例如，適用於電視機、顯示器裝置、個人電腦(包括筆記本型或臺式)、平板終端、數位看板等。
顯示裝置700B包括多個源極驅動器IC721和一對閘極驅動電路部722。
多個源極驅動器IC721分別安裝在FPC723上。此外，多個FPC723的一個端子與基板701連接，另一個端子與印刷電路板724連接。藉由使FPC723彎曲，可以將印刷電路板724配置在像素部702的背面，安裝在電子裝置中，而可以減小用來設置電子裝置的空間。
另一方面，閘極驅動電路部722形成在基板701上。由此，可以實現窄邊框的電子裝置。
藉由採用上述結構，可以實現大型且高清晰顯示裝置。例如，可以應用於螢幕尺寸為對角線30英寸以上、40英寸以上、50英寸以上或60英寸以上的顯示裝置。此外，可以實現4K2K、8K4K等極為高解析度的顯示裝置。
<剖面結構實例>
下面參照圖16至圖19對作為顯示元件使用液晶元件及EL元件的結構進行說明。圖16至圖18是分別沿著圖15A所示的點劃線Q-R的剖面圖。圖19是沿著圖15B所示的顯示裝置700A中的點劃線S-T的剖面圖。圖16及圖17是作為顯示元件使用液晶元件的結構，圖18及圖19是使用EL元件的結構。
[顯示裝置的相同部分的說明]
圖16至圖19所示的顯示裝置包括引線配線部711、像素部702、源極驅動電路部704及FPC端子部708。引線配線部711包括信號線710。像素部702包括電晶體750及電容器790。源極驅動電路部704包括電晶體752。圖17示出不包括電容器790的情況。
電晶體750及電晶體752可以使用實施方式1所示的電晶體。例如，作為電晶體750，可以使用實施方式1所示的電晶體100、電晶體100B、電晶體100D或電晶體100F。例如，作為電晶體752，可以使用實施方式1所示的電晶體100A、電晶體100C、電晶體100E或電晶體100G。
本實施方式使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以具有低關態電流。因此，可以延長影像信號等電信號的保持時間，可以延長影像信號等的寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮降低功耗的效果。
此外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。亦即，可以採用不採用由矽晶圓等形成的驅動電路的結構，由此可以減少顯示裝置的構件數。此外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
圖16、圖18及圖19所示的電容器790包括藉由對與電晶體752包括的第一閘極電極為同一膜的膜進行加工形成的下部電極以及藉由對與半導體層相同的金屬氧化物進行加工形成的上部電極。上部電極與電晶體752的源極區域或汲極區域同樣地被低電阻化。此外，在下部電極與上部電極之間設置有用作電晶體752的第一閘極絕緣層的絕緣膜的一部分。也就是說，電容器790具有在一對電極間夾有用作電介質膜的絕緣膜的疊層結構。此外，上部電極電連接於藉由對與電晶體的源極電極及汲極電極相同的膜進行加工形成的佈線。
此外，電晶體750、電晶體752及電容器790上設置有平坦化絕緣膜770。
此外，像素部702所包括的電晶體750與源極驅動電路部704所包括的電晶體752也可以使用不同結構的電晶體。
信號線710與電晶體750、752的源極電極及汲極電極等由同一導電膜形成。這裡，較佳為使用含有銅元素的材料等低電阻材料，由此可以減少起因於佈線電阻的信號延遲等，從而可以實現大螢幕顯示。
FPC端子部708包括其一部分用作連接電極的佈線760、異方性導電膜780及FPC716。佈線760藉由異方性導電膜780與FPC716的端子 電連接。在此，佈線760是由與電晶體750、752的源極電極及汲極電極等為同一導電膜的膜形成。
作為第一基板701及第二基板705，例如可以使用玻璃基板或塑膠基板等具有撓性的基板。當作為第一基板701使用具有撓性的基板時，較佳為在第一基板701與電晶體750等之間設置對水或氫具有阻擋性的絕緣層。
此外，第二基板705一側設置有遮光膜738、彩色膜736以及與它們接觸的絕緣膜734。
[使用液晶元件的顯示裝置的結構實例]
圖16所示的顯示裝置700包括液晶元件775。液晶元件775包括導電層772、導電層774以及導電層772與導電層774之間的液晶層776。導電層774設置在第二基板705一側，用作共通電極。此外，導電層772與電晶體750所包括的源極電極或汲極電極電連接。導電層772形成在平坦化絕緣膜770上用作像素電極。
導電層772可以使用對可見光具有透光性的材料或具有反射性的材料。作為透光性材料，例如，可以使用含有銦、鋅、錫等的氧化物材料。作為反射性材料，例如，可以使用含有鋁、銀等材料。
當作為導電層772使用反射性材料時，顯示裝置700為反射型液晶顯示裝置。當作為導電層772使用透光性材料時，顯示裝置700為透射型液晶顯示裝置。當為反射型液晶顯示裝置的情況下，在觀看側設置偏光板。當為透射型液晶顯示裝置的情況下，以夾著液晶元件的方式設置一對偏光板。
圖17所示的顯示裝置700示出使用橫向電場方式(例如，FFS模 式)的液晶元件775的例子。導電層772上隔著絕緣層773設置有用作共用電極的導電層774。可以藉由導電層772與導電層774間產生的電場控制液晶層776的配向狀態。
在圖17中，可以以導電層774、絕緣層773、導電層772的疊層結構構成儲存電容器。因此，不需要另外設置電容器，可以提高開口率。
此外，雖然圖16及圖17中沒有進行圖示，也可以採用設置與液晶層776接觸的配向膜。此外，可以適當地設置偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)及背光、側光等光源。
液晶層776可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)、高分子網路型液晶(PNLC：Polymer Network Liquid Crystal)、鐵電液晶、反鐵電液晶等。此外，在採用橫向電場方式的情況下，也可以使用不需要配向膜的呈現藍相的液晶。
此外，作為液晶元件的模式，可以採用TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直配向)模式、IPS(In-Plane-Switching：平面內轉換)模式、FFS(Fringe Field Switching：邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、賓主模式等。
此外，液晶層776可以採用使用高分子分散型液晶、高分子網路型液晶等的散亂型液晶。此時，可以採用不設置彩色膜736進行黑白色顯示的結構，也可以採用使用彩色膜736進行彩色顯示的結構。
此外，作為液晶元件的驅動方法，可以應用利用繼時加法混色法進行彩色顯示的分時顯示方式(也稱為場序列驅動方式)。在該情況下，可以採用不設置彩色膜736的結構。當採用分時顯示方式的情況下，例如無需設置分別呈現R(紅色)、G(綠色)、B(藍色)的子像素，因此具有可以提高像素的開口率、清晰度等優點。
[使用發光元件的顯示裝置]
圖18所示的顯示裝置700包括發光元件782。發光元件782包括導電層772、EL層786及導電膜788。EL層786具有有機化合物或量子點等的無機化合物。
作為可用於有機化合物的材料，可以舉出螢光性材料或磷光性材料等。此外，可用於量子點的材料，可以舉出膠狀量子點、合金型量子點、核殼(Core Shell)型量子點、核型量子點等。
圖18所示的顯示裝置700在平坦化絕緣膜770上設置有覆蓋導電層772的一部分的絕緣膜730。在此，發光元件782包括透光性導電膜788為頂部發射型發光元件。此外，發光元件782也可以採用從導電層772側射出光的底部發射結構或者從導電層772一側及導電膜788一側的兩者射出光的雙面發射結構。
此外，彩色膜736設置在與發光元件782重疊的位置，遮光膜738設置在引線配線部711及源極驅動電路部704中的與絕緣膜730重疊的位置。此外，彩色膜736及遮光膜738由絕緣膜734覆蓋。此外，發光元件782與絕緣膜734之間由密封膜732充填。此外，當藉由在各像素中將EL層786形成為島狀或者在各像素列中將EL層786形成為條狀，也就是說，藉由分開塗佈來形成EL層786時，也可以採用不設置彩色膜736的結構。
圖19示出適用於撓性顯示器的顯示裝置的結構。圖19是沿著圖15B所示的顯示裝置700A中的點劃線S-T的剖面圖。
圖19所示的顯示裝置700A採用支撐基板745、黏合層742、樹脂層743及絕緣層744的疊層結構代替圖18所示的基板701。電晶體750、電容器790等設置在設置在樹脂層743上的絕緣層744上。
支撐基板745是包含有機樹脂、玻璃等的具有撓性的薄基板。樹脂層743是包含聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、聚醯胺樹脂、聚醯亞胺醯胺樹脂、矽氧烷樹脂、苯并環丁烯類樹脂及酚醛樹脂等的有機樹脂的層。絕緣層744包含氧化矽、氧氮化矽、氮化矽等的無機絕緣膜。樹脂層743與支撐基板745藉由黏合層742貼合在一起。樹脂層743較佳為比支撐基板745薄。
此外，圖19所示的顯示裝置700A包括保護層740代替圖18所示的基板705。保護層740與密封膜732貼合在一起。保護層740可以使用玻璃基板、樹脂薄膜等。此外，保護層740也可以使用偏光板、散射板等光學構件、觸控感測器面板等輸入裝置或上述兩個以上的疊層結構。
此外，發光元件782包括的EL層786在絕緣膜730及導電層772上以島狀設置。藉由以各子像素中的EL層786的發光色都不同的方式分開形成EL層786，可以在不使用彩色膜736的情況下實現彩色顯示。此外，覆蓋發光元件782設置有保護層741。保護層741可以防止水等雜質擴散到發光元件782中。保護層741較佳為使用無機絕緣膜。此外，更佳的是採用無機絕緣膜和有機絕緣膜各為一個以上的疊層結構。
此外，圖19中示出能夠折疊的區域P2。區域P2中包括不設置有支撐基板745、黏合層742以及絕緣層744等無機絕緣膜的部分。此外， 在區域P2中，覆蓋佈線760設置有樹脂層746。藉由儘可能不在能夠折疊的區域P2中設置無機絕緣膜而採用僅層疊含有金屬或合金的導電層、含有有機材料的層的結構，可以防止在使其彎曲時產生裂縫。此外，藉由不在區域P2設置支撐基板745，可以使顯示裝置700A的一部分以極小的曲率半徑彎曲。此外，雖然未示出於圖19，但是也可以在樹脂層743一側設置樹脂層746。樹脂層746是包含聚醯亞胺樹脂、丙烯酸樹脂、環氧樹脂、聚醯胺樹脂、聚醯亞胺醯胺樹脂、矽氧烷樹脂、苯并環丁烯類樹脂及酚醛樹脂等的有機樹脂的層。
[在顯示裝置中設置輸入裝置的結構實例]
此外，也可以對圖16至圖19所示的顯示裝置700設置輸入裝置。作為該輸入裝置，例如，可以舉出觸控感測器等。
例如，作為感測器的方式，可以利用靜電電容式、電阻膜式、表面聲波式、紅外線式、光學式、壓敏式等各種方式。此外，可以組合使用上述方式中的兩個以上。
此外，觸控面板有如下結構：輸入裝置形成在一對基板的內側的所謂的In-Cell型觸控面板；輸入裝置形成在顯示裝置700上的所謂的On-Cell型觸控面板；與顯示裝置700貼合的所謂的Out-Cell型觸控面板；等等。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式3
在本實施方式中參照圖20A、圖20B及圖20C對包括本發明的一個實施方式的半導體裝置的顯示裝置進行說明。
圖20A所示的顯示裝置包括像素部502、驅動電路部504、保護電路506及端子部507。注意，也可以採用不設置保護電路506的結構。
對像素部502或驅動電路部504所包括的電晶體可以使用本發明的一個實施方式的電晶體。此外，也可以對保護電路506使用本發明的一個實施方式的電晶體。
像素部502包括使配置為X行Y列(X、Y為分別獨立的2以上的自然數)的多個顯示元件驅動的多個像素電路501。
驅動電路部504包括對閘極線GL_1至GL_X輸出掃描信號的閘極驅動器504a、對資料線DL_1至DL_Y供應資料信號的源極驅動器504b等的驅動電路。閘極驅動器504a採用至少包括移位暫存器的結構即可。此外，源極驅動器504b例如由多個類比開關等構成。此外，也可以由移位暫存器等構成源極驅動器504b。
端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號等的端子的部分。
保護電路506是在自身所連接的佈線被供應一定的範圍之外的電位時使該佈線與其他佈線之間處於導通狀態的電路。圖20A所示的保護電路506例如與閘極驅動器504a和像素電路501之間的佈線的掃描線GL、或者與源極驅動器504b和像素電路501之間的佈線的資料線DL等的各種佈線連接。
此外，既可以採用閘極驅動器504a及源極驅動器504b各自設置在與像素部502相同的基板上的結構，又可以採用閘極驅動電路或源極驅動電路以COG或TAB(Tape Automated Bonding：捲帶自動接合)安裝於另行形成的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路板)的結構。
此外，圖20A所示的多個像素電路501例如可以採用與圖20B、圖20C所示的結構。
圖20B所示的像素電路501包括液晶元件570、電晶體550及電容器560。此外，與像素電路501連接有資料線DL_n、掃描線GL_m及電位供應線VL等。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。此外，也可以對多個像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。此外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同的電位。
此外，圖20C所示的像素電路501包括電晶體552、554、電容器562以及發光元件572。此外，與像素電路501連接有資料線DL_n、掃描線GL_m、電位供應線VL_a及電位供應線VL_b等。
此外，電位供應線VL_a和電位供應線VL_b中的一個被施加高電源電位VDD，電位供應線VL_a和電位供應線VL_b中的另一個被施加低電源電位VSS。根據電晶體554的閘極被施加的電位，流過發光元件572中的電流被控制，從而來自發光元件572的發光亮度被控制。
本實施方式所示的結構實例及對應於這些例子的圖式等的至少一部分可以與其他結構實例或圖式等適當地組合而實施。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
下面對備有用來校正像素所顯示的灰階的記憶體的像素電路以及具有該像素電路的顯示裝置進行說明。實施方式1中例示出的電晶體可以用於下文中例示出的像素電路所使用的電晶體。
[電路結構]
圖21A示出像素電路400的電路圖。像素電路400包括電晶體M1、電晶體M2、電容器C1及電路401。此外，像素電路400連接有佈線S1、佈線S2、佈線G1及佈線G2。
電晶體M1的閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極連接。電晶體M2的閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C1的另一個電極及電路401連接。
電路401至少包括一個顯示元件。顯示元件可以使用各種各樣的元件，典型地有有機EL元件或LED元件等發光元件、液晶元件或MEMS元件等。
將連接電晶體M1與電容器C1的節點記作N1，將連接電晶體M2與電路401的節點記作N2。
像素電路400藉由使電晶體M1變為關閉狀態可以保持節點N1的電位。此外，藉由使電晶體M2變為關閉狀態可以保持節點N2的電位。此外，藉由在電晶體M2處於關閉狀態的狀態下藉由電晶體M1對節點N1寫入規定的電位，由於藉由電容器C1的電容耦合，可以使節點N2的電位對應節點N1的電位變化而發生改變。
在此，作為電晶體M1、電晶體M2中的一者或兩者可以使用實施方式1中例示出的使用氧化物半導體的電晶體。由於該電晶體具有極低的關態電流，因此可以長時間地保持節點N1及節點N2的電位。此外，當各節點的電位保持期間較短時(明確而言，圖框頻率為30Hz以上時等)也可以採用使用了矽等半導體的電晶體。
[驅動方法例]
接著，參照圖21B對像素電路400的工作方法的一個例子進行說明。圖21B是像素電路400的工作的時序圖。注意，這裡為了便於說明，不考慮佈線電阻等各種電阻、電晶體或佈線等的寄生電容及電晶體的臨界電壓等的影響。
在圖21B所示的工作中，將1個圖框期間分為期間T1和期間T2。期間T1是對節點N2寫入電位的期間，期間T2是對節點N1寫入電位的期間。
[期間T1]
在期間T1，對佈線G1和佈線G2的兩者供給使電晶體變為導通狀態的電位。此外，對佈線S1提供為固定電位的電位Vref，對佈線S2提供第一資料電位Vw。
節點N1藉由電晶體M1從佈線S1被供給電位Vref。此外，節點N2藉由電晶體M2被供給第一資料電位Vw。因此，電容器C1變為保持電 位差Vw-Vref的狀態。
[期間T2]
接著，在期間T2，佈線G1被供應使電晶體M1變為導通狀態的電位，佈線G2被供應使電晶體M2變為關閉狀態的電位，佈線S1被提供第二資料電位Vdata。此外，可以對佈線S2提供預定的恆電位或使成為浮動狀態。
節點N1藉由電晶體M1被供應第二資料電位Vdata。此時，由於藉由電容器C1的電容耦合，對應第二資料電位Vdata節點N2的電位發生變化，其變化量為電位dV。也就是說，電路401被輸入將第一資料電位Vw和電位dV加在一起的電位。注意，雖然圖21B示出dV為正的值，但是其也可以為負的值。也就是說，電位Vdata也可以比電位Vref低。
這裡，電位dV基本由電容器C1的電容值及電路401的電容值決定。當電容器C1的電容值充分大於電路401的電容值時，電位dV成為接近第二資料電位Vdata的電位。
如上所述，由於像素電路400可以組合兩種資料信號生成供應給包括顯示元件的電路401的電位，所以可以在像素電路400內進行灰階校正。
此外，像素電路400可以生成超過可對佈線S1及佈線S2供給的最大電位的電位。例如，在使用發光元件的情況下，可以進行高動態範圍(HDR)顯示等。此外，在使用液晶元件的情況下，可以實現過驅動等。
[應用例]
[使用液晶元件的例子]
圖21C所示的像素電路400LC包括電路401LC。電路401LC包括液晶元件LC及電容器C2。
液晶元件LC的一個電極與節點N2及電容器C2的一個電極連接，另一個電極與被供應電位Vcom2的佈線連接。電容器C2的另一個電極與被供應電位Vcom1的佈線連接。
電容器C2用作儲存電容器。此外，當不需要時可以省略電容器C2。
由於像素電路400LC可以對液晶元件LC提供高電壓，所以例如可以藉由過驅動實現高速顯示，可以採用驅動電壓高的液晶材料等。此外，藉由對佈線S1或佈線S2提供校正信號，可以根據使用溫度或液晶元件LC的劣化狀態等進行灰階校正。
[使用發光元件的例子]
圖21D所示的像素電路400EL包括電路401EL。電路401EL包括發光元件EL、電晶體M3及電容器C2。
電晶體M3的閘極與節點N2及電容器C2的一個電極連接，源極和汲極中的一個與被供應電位VH的佈線連接，源極和汲極中的另一個與發光元件EL的一個電極連接。電容器C2的另一個電極與被供應電位Vcom的佈線連接。發光元件EL的另一個電極與被供應電位VL的佈線連接。
電晶體M3具有控制對發光元件EL供應的電流的功能。電容器C2用作儲存電容器。不需要時也可以省略電容器C2。
此外，雖然這裡示出發光元件EL的陽極一側與電晶體M3連接的結構，但是也可以採用陰極一側與電晶體M3連接的結構。當採用陰極 一側與電晶體M3連接的結構時，可以適當地改變電位VH與電位VL的值。
像素電路400EL可以藉由對電晶體M3的閘極施加高電位使發光元件EL流過大電流，所以可以實現HDR顯示等。此外，藉由對佈線S1或佈線S2提供校正信號可以對電晶體M3及發光元件EL的電特性偏差進行校正。
此外，不侷限於圖21C及圖21D所示的電路，也可以採用另外附加電晶體或電容器等的結構。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式5
在本實施方式中，對可以使用本發明的一個實施方式製造的顯示模組進行說明。
圖22A所示的顯示模組6000在上蓋6001與下蓋6002之間包括與FPC6005連接的顯示裝置6006、框架6009、印刷電路板6010及電池6011。
例如，可以將使用本發明的一個實施方式製造的顯示裝置用作顯示裝置6006。藉由利用顯示裝置6006，可以實現功耗極低的顯示模組。
上蓋6001及下蓋6002可以根據顯示裝置6006的尺寸適當地改變其形狀或尺寸。
顯示裝置6006也可以具有作為觸控面板的功能。
框架6009具有保護顯示裝置6006的功能、遮斷因印刷電路板6010的工作而產生的電磁波的功能以及散熱板的功能等。
印刷電路板6010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路、電池控制電路等。可以使用電池6011作為電源。
圖22B是具備光學觸控感測器的顯示模組6000的剖面示意圖。
顯示模組6000包括設置在印刷電路板6010上的發光部6015及受光部6016。此外，由上蓋6001與下蓋6002圍繞的區域設置有一對導光部(導光部6017a、導光部6017b)。
顯示裝置6006隔著框架6009與印刷電路板6010、電池6011重疊。顯示裝置6006及框架6009固定在導光部6017a、導光部6017b。
從發光部6015發射的光6018經過導光部6017a、顯示裝置6006的頂部及導光部6017b到達受光部6016。例如，當光6018被指頭或觸控筆等被檢測體阻擋時，可以檢測觸摸操作。
例如，多個發光部6015沿著顯示裝置6006的相鄰的兩個邊設置。多個受光部6016配置在與發光部6015對置的位置。由此，可以取得觸摸操作的位置的資訊。
作為發光部6015例如可以使用LED元件等光源，尤其是，較佳為使用發射紅外線的光源。作為受光部6016可以使用接收發光部6015所發射的光且將其轉換為電信號的光電元件。較佳為使用能夠接收紅外線的光電二極體。
藉由使用使光6018透過的導光部6017a及導光部6017b，可以將發光部6015及受光部6016配置在顯示裝置6006中的下側，可以抑制外光到達受光部6016而導致觸控感測器的錯誤工作。尤其較佳為使用吸收可見光且透過紅外線的樹脂，由此可以更有效地抑制觸控感測器的錯誤工作。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式6
在本實施方式中對能夠使用本發明的一個實施方式的電子裝置的例子進行說明。
圖23A所示的電子裝置6500是可以用作智慧手機的可攜式資訊終端設備。
電子裝置6500的外殼6501中包括顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、照相機6507及光源6508等。顯示部6502具有觸控面板功能。
顯示部6502可以使用本發明的一個實施方式的顯示裝置。
圖23B是包括外殼6501的麥克風6506一側的端部的剖面示意圖。
外殼6501的表示面一側設置有具有透光性的保護構件6510，被外殼6501及保護構件6510包圍的空間內設置有顯示面板6511、光學構件6512、觸控感測器面板6513、印刷電路板6517、電池6518等。
保護構件6510藉由沒有圖示的顯示面板6511、光學構件6512及觸控感測器面板6513的黏合層固定。
此外，在顯示部6502外側的區域中，顯示面板6511的一部分被折疊。此外，該被折疊的部分與FPC6515連接。FPC6515安裝有IC6516。此外，FPC6515與設置於印刷電路板6517的端子連接。
顯示面板6511可以使用本發明的一個實施方式的撓性顯示器面板。由此，可以實現極輕量的電子裝置。此外，由於顯示面板6511極薄，所以可以在抑制電子裝置的厚度的情況下搭載大容量的電池6518。此外，藉由折疊顯示面板6511的一部分以在像素部的背面設置與FPC6515的連接部，可以實現窄邊框的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式7
在本實施方式中對能夠應用本發明的一個實施方式的電子裝置進行說明。
以下所例示的電子裝置是在顯示部中包括本發明的一個實施方式的顯示裝置的電子裝置，因此是可以實現高清晰的電子裝置。此外，可以同時實現高清晰及大螢幕的電子裝置。
在本發明的一個實施方式的電子裝置的顯示部上例如可以顯示具有全高清、4K2K、8K4K、16K8K或更高的解析度的影像。
作為電子裝置，例如除了電視機、膝上型個人電腦、顯示器裝置、數位看板、彈珠機、遊戲機等大型的具有比較大的螢幕的電子裝置之外，還可以舉出數位相機、數位攝影機、數位相框、行動電話機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置等。
使用了本發明的一個實施方式的電子裝置可以沿著房屋或樓的內壁或外壁、汽車等的內部裝飾或外部裝飾等的平面或曲面組裝。
圖24A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、操作按鈕8003、快門按鈕8004等。此外，照相機8000安裝有可裝卸的鏡頭8006。
在照相機8000中，鏡頭8006和外殼8001也可以被形成為一體。
藉由按下快門按鈕8004或者觸摸用作觸控面板的顯示部8002，可以進行成像。
外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101藉由嵌合到照相機8000的嵌入器的嵌入器裝到照相機8000。取景器8100可以將從照相機8000接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕等。
本發明的一個實施方式的顯示裝置可以用於照相機8000的顯示部8002及取景器8100的顯示部8102。此外，也可以在照相機8000中內置有取景器。
圖24B是頭戴顯示器8200的外觀圖。
頭戴顯示器8200包括安裝部8201、透鏡8202、主體8203、顯示部8204以及電纜8205等。此外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資訊等顯示到顯示部8204上。此外，主體8203具有相機，由此可以利用使用者的眼球及眼瞼的動作作為輸入方法。
此外，也可以對安裝部8201的被使用者接觸的位置設置多個電極，以檢測出根據使用者的眼球的動作而流過電極的電流，由此實現識別使用者的視線的功能。此外，還可以具有根據流過該電極的電流監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能或與使用者的頭部的動作同步地使顯示在顯示部8204上的影像變化的功能。
可以將本發明的一個實施方式的顯示裝置用於顯示部8204。
圖24C、圖24D及圖24E是頭戴顯示器8300的外觀圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀固定工具8304以及一對透鏡8305。
使用者可以藉由透鏡8305看到顯示部8302上的顯示。較佳的是， 彎曲配置顯示部8302。因為使用者可以感受高真實感。此外，藉由透鏡8305分別看到顯示在顯示部8302的不同區域上的影像，來可以進行利用視差的三維顯示等。此外，本發明的一個實施方式不侷限於設置有一個顯示部8302的結構，也可以設置兩個顯示部8302以對使用者的一對眼睛分別配置兩個不同的顯示部。
可以將本發明的一個實施方式的顯示裝置用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度，所以即使如圖24E那樣地使用透鏡8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。
圖25A至圖25G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖25A至圖25G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；讀出儲存在存儲介質中的程式或資料來處理的功能；等。注意，電子裝置的功能不侷限於上述功能，而可以具有各種功能。電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像或動態影像來將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖25A至圖25G所示的電子裝置。
圖25A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型顯示部9001組裝到電視機9100。
圖25B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如可以用作智慧手機。可攜式資訊終端9101也可以設置有揚聲器9003、連接端子9006、感測器9007等。此外，可攜式資訊終端9101可以將文字或影像資訊顯示在其多個面上。圖25B示出顯示三個圖示9050的例子。此外，也可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。作為資訊9051的一個例子，可以舉出提示收到電子郵件、SNS或電話等的資訊；電子郵件或SNS等的標題；發送者姓名；日期；時間；電池餘量；以及天線接收信號強度等。或者，可以在顯示有資訊9051的位置上顯示圖示9050等。
圖25C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，使用者也可以在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認顯示在能夠從可攜式資訊終端9102的上方觀察到的位置上的資訊9053。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷例如是否接電話。
圖25D是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200例如可以用作智慧手錶。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。例如，藉由與可進行無線通訊的耳麥相互通訊，可攜式資訊終端9200可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以與其他資訊終端進行資料的交換或者進行充電。此外，充電工作也可以利用無線供電進行。
圖25E至圖25G是示出能夠折疊的可攜式資訊終端9201的立體圖。此外，圖25E是可攜式資訊終端9201為展開狀態的立體圖，圖25G是可攜式資訊終端9201為折疊狀態的立體圖，並且圖25F是可攜式資訊終端9201為從圖25E和圖25G中的一個狀態變為另一個狀態的中途的狀態的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性優異。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。例如，可以以1mm以上且150mm以下的曲率半徑使顯示部9001彎曲。
圖26A示出電視機的一個例子。電視機7100的顯示部7500被組裝在外殼7101中。在此示出利用支架7103支撐外殼7101的結構。
可以藉由利用外殼7101所具備的操作開關或另外提供的遙控器7111進行圖26A所示的電視機7100的操作。此外，也可以將觸控面板應用於顯示部7500，藉由用手指等觸摸顯示部7500可以進行電視機7100的操作。此外，遙控器7111也可以除了具備操作按鈕以外還具備顯示部。
此外，電視機7100也可以具備電視廣播的接收機或用來連接到通訊網路的通訊設備。
圖26B示出筆記型個人電腦7200。筆記型個人電腦7200包括外殼7211、鍵盤7212、指向裝置7213、外部連接埠7214等。在外殼7211中組裝有顯示部7500。
圖26C及圖26D示出數位看板(Digital Signage)的一個例子。
圖26C所示的數位看板7300包括外殼7301、顯示部7500及揚聲器7303等。此外，還可以包括LED燈、操作鍵(包括電源開關或操作開關)、連接端子、各種感測器以及麥克風等。
此外，圖26D示出設置於圓柱狀柱子7401上的數位看板7400。數位看板7400包括沿著柱子7401的曲面設置的顯示部7500。
顯示部7500越大，一次能夠提供的資訊量越多，並且容易吸引人的注意，由此例如可以提高廣告宣傳效果。
較佳為將觸控面板用於顯示部7500，使得使用者能夠操作。由此，不僅可以用於廣告，還可以用於提供路線資訊或交通資訊、商用設施的指南等使用者需要的資訊。
如圖26C和圖26D所示，數位看板7300或數位看板7400較佳為藉由無線通訊可以與使用者所攜帶的智慧手機等資訊終端設備7311聯動。例如，顯示在顯示部7500上的廣告的資訊可以顯示在資訊終端設備7311的螢幕，並且藉由操作資訊終端設備7311，可以切換顯示部7500的顯示。
此外，可以在數位看板7300或數位看板7400上以資訊終端設備7311為操作單元(控制器)執行遊戲。由此，不特定多個使用者可以同時參加遊戲，享受遊戲的樂趣。
本發明的一個實施方式的顯示裝置可以應用於圖26A至圖26D所示的顯示部7500。
圖26E和圖26F示出遊戲機的例子。
圖26E所示的遊戲機7600為可攜式遊戲機的例子。可攜式遊戲機7600包括外殼7601、顯示部7610以及按鈕7603等。
圖26F所示的遊戲機7700為固定式遊戲機的例子。固定式遊戲機7700以無線或有線與控制器7720連接。此外，控制器7720包括外殼7601、顯示部7610以及按鈕7603等。此外，控制器7720具有顯示部7610，由此控制器7720本身能夠用作可攜式遊戲機。
藉由將本發明的一個實施方式的半導體裝置應用於遊戲機7600、遊戲機7700以及控制器7720，可以實現低功耗的遊戲機。此外，藉由將本發明的一個實施方式的顯示裝置應用於顯示部7610，可以實現低功耗且能夠高清晰顯示的遊戲機。
雖然在圖26E和圖26F中示出可攜式遊戲機和固定式遊戲機作為遊戲機的一個例子，但是本發明的一個實施方式不侷限於此。作為可以應用本發明的一個實施方式的遊戲機，例如可以舉出設置在娛樂設施(遊戲中心，遊樂園等)的街機遊戲機、設置在體育設施的擊球練習用投球機等。
雖然本實施方式的電子裝置採用具有顯示部的結構，但是本發明的一個實施方式也可以用於不具有顯示部的電子裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施例
以下製造了本發明的一個實施方式的電晶體並對其電特性進行了評價。
[樣本的製造]
作為所製造的電晶體的結構，可以援用實施方式1以及圖2A1、圖2A2、圖2B1及圖2B2所例示的電晶體100及電晶體100A。製造了區域103a的厚度(t1)都為305nm而區域103b的厚度(t2)各不相同的多個樣本。明確而言，製造了區域103b的厚度(t2)為205nm的樣本及區域103b的厚度(t2)為55nm的樣本。在區域103b的厚度(t2)為205nm的樣本中，區域103a的厚度(t1)為區域103b的厚度(t2)的1.5倍。在區域103b的厚度(t2)為55nm的樣本中，區域103a的厚度(t1)為區域103b的厚度(t2)的5.5倍。此外，作為對比樣本，以同樣的方式製造了區域103a的厚度(t1)與區域103b的厚度(t2)相等的樣本。在對比樣本中，區域103a的厚度(t1)為區域103b的厚度(t2)的1.0倍。
首先，在玻璃基板上藉由濺射法形成厚度大約為100nm的鎢膜，並對其進行加工得到第一閘極電極。
接著，在玻璃基板及第一閘極電極上形成厚度為305nm的成為第一閘極絕緣層的絕緣膜。作為成為第一閘極絕緣層的絕緣膜，使用藉由電漿CVD法形成的厚度大約為240nm的氮化矽膜、厚度大約為60nm的氮化矽膜及厚度大約為5nm的氧氮化矽膜的疊層膜。
接著，在絕緣膜上形成厚度大約為30nm的金屬氧化物膜。金屬氧化物膜藉由使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子數比])的濺射法形成。
在金屬氧化物膜上形成光阻遮罩，並對其進行加工得到半導體層。接著，對絕緣層進行加工得到第一閘極絕緣層。製造了區域103b的厚度(t2)不同的多個樣本。此外，作為對比樣本，以同樣的方式製造了 區域103a的厚度(t1)與區域103b的厚度(t2)相等的樣本。
然後，在氮氛圍下以350℃進行1小時的加熱處理，接下來在氧和氮的混合氛圍下以350℃進行1小時的加熱處理。
接著，作為第二閘極絕緣層，藉由電漿CVD法層疊厚度大約為150nm的氧氮化矽膜。然後，在氮氛圍下以350℃進行1小時的加熱處理。
接著，在第二閘極絕緣層上藉由濺射法形成厚度大約為20nm的金屬氧化物膜。金屬氧化物膜藉由使用In-Ga-Zn氧化物靶材(In：Ga：Zn=4：2：4.1[原子數比])的濺射法形成。然後，作為氧供應處理，在氧和氮的混合氛圍下以350℃進行1小時的加熱處理。
接著，在金屬氧化物膜上藉由濺射法層疊厚度大約為100nm的鉬膜。然後，藉由蝕刻去除鉬膜和金屬氧化物膜的一部分得到第二閘極電極及金屬氧化物層。
接著，以第二閘極電極為遮罩進行雜質元素的添加處理。使用硼作為雜質元素，並使用B2H6氣體作為用來供應硼的氣體。使用電漿離子摻雜裝置進行硼的添加，劑量為2×1015ions/cm2，加速電壓為40kV。
接著，作為覆蓋電晶體的保護絕緣層，利用電漿CVD法形成厚度大約為300nm的氧氮化矽膜。氧氮化矽膜的成膜溫度為350℃。
接著，在覆蓋電晶體的保護絕緣層及第二閘極絕緣層的一部分形成開口，利用濺射法形成鉬膜，然後對其進行加工得到源極電極及汲極電極。然後，作為平坦化層形成厚度大約為1.5μm的丙烯酸樹脂膜，在氮氛圍下以250℃進行一小時的加熱處理。
藉由上述製程，得到形成在玻璃基板上的電晶體。
[電晶體的Id-Vg特性]
接著，測定所製造的上述電晶體的Id-Vg特性。
作為電晶體的Id-Vg特性的測定條件，施加到第一閘極電極的電壓(以下也稱為閘極電壓(Vg))以及施加到第二閘極電極的電壓(以下也稱為背閘極電壓(Vbg))從-15V每隔0.25V變化到+20V。此外，將施加到源極電極的電壓(以下也稱為源極電壓(Vs))設定為0V(comm)，將施加到汲極電極的電壓(以下也稱為汲極電壓(Vd))設定為0.1V和5.1V。
圖27示出相當於電晶體100的電晶體的Id-Vg特性，圖28示出相當於電晶體100A的電晶體的Id-Vg特性。在圖27及圖28中，在橫向上排列著區域103b的厚度(t2)不同的條件的結果。此外，在各圖式中，還示出區域103a的厚度(t1)與區域103b的厚度(t2)相等的電晶體的結果。在圖27及圖28中，示出電晶體的通道長度為2μm且通道寬度分別為1μm、3μm、50μm的三種電晶體。此外，分別對每一種測定了20個電晶體的Id-Vg特性。如圖27及圖28所示，在任一樣本中都可以得到優良的電特性。
根據圖27及圖28所示的Id-Vg特性，計算出臨界電壓(Vth)、通態電流(Ion)及移動率(μFE)。圖29示出相當於電晶體100的電晶體特性，而圖30示出相當於電晶體100A的電晶體特性。在圖29及圖30中，臨界電壓(Vth)為在汲極電壓(Vd)為5.1V的條件下的數值。通態電流(Ion)為在汲極電壓(Vd)為5.1V且閘極電壓(Vg)為5V的條件下的數值。移動率(μFE)為在汲極電壓(Vd)為5.1V的條件下的數值。此外，圖29及圖30所示的數值為中央值。
由圖30可知：藉由使區域103b的厚度(t2)薄於區域103a的厚度(t1)，通態電流及移動率得到提高；區域103a的厚度與區域103b的厚度的比例(t1/t2)越大，通態電流及移動率越高；以及通道寬度越小，通態電流及移動率越高。由此可推測，由於區域103a的厚度與區域103b的厚度的比例(t1/t2)變大，在通道寬度方向上，第二閘極電極不但位於半導體層的頂面一側而且還位於其側面一側及斜下方一側，所以可以由對第二閘極電極施加電壓時產生的電場電圍繞半導體層，從而使電晶體的通態電流及移動率得到了提高。
[電晶體的可靠性]
接著，評價所製造的上述電晶體的可靠性。
作為可靠性評價，進行了閘極偏置應力測試(GBT測試)。在GBT測試中，將形成有電晶體的基板保持為60℃且對電晶體的源極和汲極施加0V的電壓，對閘極施加20V或-20V的電壓，保持該狀態1小時。此時，將在昏暗的測試環境下對閘極施加正電壓的測試記為PBTS(Positive Bias Temperature Stress)，將對閘極施加負電壓的測試記為NBTS(Negative Bias Temperature Stress)。此外，將在對樣本照射光的狀態下的PBTS及NBTS分別記為PBTIS(Positive Bias Temperature Illumination Stress)及NBTIS(Negative Bias Temperature Illumination Stress)。當照射光時，使用10000lx左右的白色LED光。
評價閘極偏置應力測試前及測試後的臨界電壓的變動值(△Vth)。圖31A示出相當於電晶體100的電晶體特性，而圖31B示出相當於電晶體100A的電晶體特性。
如圖31A和圖31B所示，所製造的電晶體的臨界電壓的變動都極小。
因此，可確認到本發明的一個實施方式的電晶體具有優良的電特性及高可靠性。
100A‧‧‧電晶體
106‧‧‧導電層
108‧‧‧半導體層
108N‧‧‧區域
112‧‧‧導電層
120a‧‧‧導電層
120b‧‧‧導電層
141a‧‧‧開口部
141b‧‧‧開口部
142‧‧‧開口部

Claims (13)

  1. 一種半導體裝置，包括絕緣表面上的第一電晶體及第二電晶體，該第一電晶體包括：第一絕緣層；該第一絕緣層上的第一半導體層；該第一半導體層上的第二絕緣層；以及隔著該第二絕緣層與該第一半導體層重疊的第一導電層，其中，該第一絕緣層的一部分與該第一半導體層重疊並且在厚度方向上突出，該第一絕緣層具有與該第一半導體層重疊的第一區域及不與該第一半導體層重疊且厚度比該第一區域薄的第二區域，並且，該第一導電層的一部分位於該第二區域上並且該第一導電層的該部分的底面位於該第一半導體層的底面下，該第二電晶體包括：該第一絕緣層上的第二半導體層；該第二半導體層上的該第二絕緣層；金屬氧化物層；隔著該第二絕緣層及該金屬氧化物層與該第二半導體層重疊的第二導電層；以及隔著該第一絕緣層與該第二半導體層重疊的第三導電層，其中，該第一絕緣層的一部分與該第二半導體層重疊並且在厚度方向上突出，該第一絕緣層具有與該第二半導體層重疊的第三區域及不與該第二半導體層重疊且厚度比第三區域薄的第四區域，該第二導電層的一部分位於該第四區域上並且該第二導電層的該部分的底面位於該第二半導體層的底面下，並且，該第三區域的側面具有從與該第二半導體層的下端部接觸的部分到該第四區域梯度連續變化的形狀。
  2. 一種半導體裝置，包括絕緣表面上的第一電晶體及第二電晶體，該第一電晶體包括：第一絕緣層；該第一絕緣層上的第一半導體層；該第一半導體層上的第二絕緣層；以及隔著該第二絕緣層與該第一半導體層重疊的第一導電層，其中，該第一絕緣層的一部分與該第一半導體層重疊並且在厚度方向上突出，該第一絕緣層具有與該第一半導體層重疊的第一區域及不與該第一半導體層重疊且厚度比該第一區域薄的第二區域，該第一導電層的一部分位於該第二區域上並且該第一導電層的該部分的底面位於該第一半導體層的底面下，並且，該第二絕緣層與該第一區域的側面、該第二區域的頂面、該第一半導體層的頂面及側面接觸，該第二電晶體包括：該第一絕緣層上的第二半導體層；該第二半導體層上的該第二絕緣層；金屬氧化物層；隔著該第二絕緣層及該金屬氧化物層與該第二半導體層重疊的第二導電層；以及隔著該第一絕緣層與該第二半導體層重疊的第三導電層，其中，該第一絕緣層的一部分與該第二半導體層重疊並且在厚度方向上突出，該第一絕緣層具有與該第二半導體層重疊的第三區域及不與該第二半導體層重疊且厚度比第三區域薄的第四區域，該第二導電層的一部分位於該第四區域上並且該第二導電層的該部分的底面位於該第二半導體層的底面下，該第二絕緣層與該第三區域的側面、該第四區域的頂面、該第二半導體層的頂面及側面接觸， 並且，該第三區域的側面具有從與該第二半導體層的下端部接觸的部分到該第四區域梯度連續變化的形狀。
  3. 一種半導體裝置，包括絕緣表面上的第一電晶體及第二電晶體，該第一電晶體包括：第一絕緣層；該第一絕緣層上的第一半導體層；該第一半導體層上的第二絕緣層；以及隔著該第二絕緣層與該第一半導體層重疊的第一導電層，其中，該第一絕緣層的一部分與該第一半導體層重疊並且在厚度方向上突出，該第一絕緣層具有與該第一半導體層重疊的第一區域及不與該第一半導體層重疊且厚度比該第一區域薄的第二區域，該第一導電層的一部分位於該第二區域上並且該第一導電層的該部分的底面位於該第一半導體層的底面下，並且，該第二絕緣層和該第一導電層的頂面形狀大致一致，該第二電晶體包括：該第一絕緣層上的第二半導體層；該第二半導體層上的第三絕緣層；金屬氧化物層；隔著該第三絕緣層及該金屬氧化物層與該第二半導體層重疊的第二導電層；以及隔著該第一絕緣層與該第二半導體層重疊的第三導電層，其中，該第一絕緣層的一部分與該第二半導體層重疊並且在厚度方向上突出，該第一絕緣層具有與該第二半導體層重疊的第三區域及不與該第二半導體層重疊且厚度比第三區域薄的第四區域，該第二導電層的部分位於該第四區域上並且該第二導電層的該部分的底面位於該第二半導體層的底面下， 該第三絕緣層和該第二導電層的頂面形狀大致一致，並且，該第三區域的側面具有從與該第二半導體層的下端部接觸的部分到該第四區域梯度連續變化的形狀。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第一半導體層具有不與該第一導電層重疊的第五區域，該第二半導體層具有不與該第二導電層重疊的第六區域，該第五區域及該第六區域包含第一元素，並且該第一元素為磷、硼、鎂、鋁和矽中的任一個以上。
  5. 根據申請專利範圍第4項之半導體裝置，其中該第一半導體層及該第二半導體層包含金屬氧化物，並且該第五區域及該第六區域包含該第一元素和氧的鍵合。
  6. 根據申請專利範圍第1或3項之半導體裝置，還包括第四絕緣層，其中該第一半導體層具有不與該第一導電層重疊的第五區域，該第二半導體層具有不與該第二導電層重疊的第六區域，該第四絕緣層與該第五區域及該第六區域接觸，該第一半導體層及該第二半導體層包含金屬氧化物，並且該第四絕緣層包含氮化物。
  7. 根據申請專利範圍第6項之半導體裝置，其中該第四絕緣層包含選自鋁、鈦、鉭、鎢、鉻和釕中的一個以上的元素及氮，並且在該第五區域及該第六區域中存在金屬狀態的銦。
  8. 根據申請專利範圍第6項之半導體裝置，其中該第四絕緣層包含矽、氮以及氫。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第一區域的厚度為該第二區域的厚度的1.2倍以上且10倍以下。
  10. 根據申請專利範圍第1項之半導體裝置，其中該第一區域的側面具有從與該第一半導體層的下端部接觸的 部分到該第二區域梯度連續變化的形狀。
  11. 根據申請專利範圍第1至3中任一項之半導體裝置，其中該第一導電層具有其頂面位於比該第一半導體層的底面更低處的部分，並且該第二導電層具有其頂面位於比該第二半導體層的底面更低處的部分。
  12. 根據申請專利範圍第1至3中任一項之半導體裝置，其中該第一半導體層具有依次層疊有第一金屬氧化膜和第二金屬氧化膜的疊層結構，該第二半導體層具有依次層疊有第三金屬氧化膜和第四金屬氧化膜的疊層結構，並且該第二金屬氧化膜及該第四金屬氧化膜的結晶性高於該第一金屬氧化膜及該第三金屬氧化膜的結晶性。
  13. 根據申請專利範圍第1至3中任一項之半導體裝置，還包括像素部和驅動電路部，該像素部包括該第一電晶體，並且該驅動電路部包括該第二電晶體。
TW108113891A 2018-04-20 2019-04-19 半導體裝置 TWI841560B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018081381 2018-04-20
JP2018-081381 2018-04-20

Publications (2)

Publication Number Publication Date
TW202005099A TW202005099A (zh) 2020-01-16
TWI841560B true TWI841560B (zh) 2024-05-11

Family

ID=68240045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108113891A TWI841560B (zh) 2018-04-20 2019-04-19 半導體裝置

Country Status (4)

Country Link
US (1) US11552111B2 (zh)
JP (1) JP7275112B2 (zh)
TW (1) TWI841560B (zh)
WO (1) WO2019202430A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022090361A (ja) * 2020-12-07 2022-06-17 株式会社ジャパンディスプレイ 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084267A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201250863A (en) * 2009-12-28 2012-12-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
US20150014679A1 (en) * 2013-07-12 2015-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150187951A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160233342A1 (en) * 2011-01-20 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US20170263783A1 (en) * 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4627135B2 (ja) * 2001-12-28 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の生産方法
US20080254613A1 (en) 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9859016B2 (en) 2013-11-25 2018-01-02 Sharp Kabushiki Kaisha Semiconductor device and method for writing thereto
TWI666770B (zh) * 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9366953B2 (en) 2014-01-17 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography mask
CN111524967B (zh) 2014-02-21 2024-07-12 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106165106B (zh) 2014-03-28 2020-09-15 株式会社半导体能源研究所 晶体管以及半导体装置
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US10186614B2 (en) 2015-02-06 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180084819A (ko) 2015-11-20 2018-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 상기 반도체 장치를 가지는 표시 장치, 및 상기 반도체 장치를 가지는 전자 기기
US10050152B2 (en) 2015-12-16 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US9953695B2 (en) * 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN109643735B (zh) 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084267A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201250863A (en) * 2009-12-28 2012-12-16 Semiconductor Energy Lab Method for manufacturing semiconductor device
US20160233342A1 (en) * 2011-01-20 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US20150014679A1 (en) * 2013-07-12 2015-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150187951A1 (en) * 2013-12-27 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20170263783A1 (en) * 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
期刊 S. J. Kang, et al. Surface-chemistry-sensitive spectral features of In–Ga–Zn–O thin film: Cleaned,air-passivated, and sputter-phase-separated surfaces Chemical Physics Letters,第510冊, 2011年出版 *
期刊 S. J. Kang, et al. Surface-chemistry-sensitive spectral features of In–Ga–Zn–O thin film: Cleaned,air-passivated, and sputter-phase-separated surfaces Chemical Physics Letters,第510冊, 2011年出版。 第510冊 Elsevier 2011 234-236
第510冊 Elsevier 2011 234-236 *

Also Published As

Publication number Publication date
WO2019202430A1 (ja) 2019-10-24
JP7275112B2 (ja) 2023-05-17
US20210020665A1 (en) 2021-01-21
TW202005099A (zh) 2020-01-16
US11552111B2 (en) 2023-01-10
JPWO2019202430A1 (ja) 2021-05-13

Similar Documents

Publication Publication Date Title
JP7462391B2 (ja) 半導体装置
KR102704499B1 (ko) 반도체 장치
CN111788664B (zh) 半导体装置的制造方法
JP7242633B2 (ja) 半導体装置、および半導体装置の作製方法
WO2020089726A1 (ja) 半導体装置
WO2020003055A1 (ja) 半導体装置の作製方法
JP7462087B2 (ja) 半導体装置
JP2020027942A (ja) 半導体装置の作製方法
JP2024099623A (ja) 半導体装置
CN111357086A (zh) 半导体装置
JP2024117786A (ja) 半導体装置
JP2023017043A (ja) 半導体装置
JP2024102210A (ja) 半導体装置
TWI849170B (zh) 半導體裝置
TW202121692A (zh) 半導體裝置及半導體裝置的製造方法
TWI841560B (zh) 半導體裝置
CN111868899A (zh) 半导体装置
TWI851611B (zh) 半導體裝置
TWI852820B (zh) 半導體裝置
CN118866977A (zh) 半导体装置