TWI836388B - 靜電放電鉗位器 - Google Patents

靜電放電鉗位器 Download PDF

Info

Publication number
TWI836388B
TWI836388B TW111111640A TW111111640A TWI836388B TW I836388 B TWI836388 B TW I836388B TW 111111640 A TW111111640 A TW 111111640A TW 111111640 A TW111111640 A TW 111111640A TW I836388 B TWI836388 B TW I836388B
Authority
TW
Taiwan
Prior art keywords
capacitor
bias
coupled
resistor
circuit
Prior art date
Application number
TW111111640A
Other languages
English (en)
Other versions
TW202243404A (zh
Inventor
陳界廷
孫偉倫
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202243404A publication Critical patent/TW202243404A/zh
Application granted granted Critical
Publication of TWI836388B publication Critical patent/TWI836388B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明公開了一種靜電放電鉗位器，包括鉗位電路、驅動電路、電容器和電阻器網路以及偏置電路。鉗位電路包括以級聯形式連接的多個電晶體。驅動電路耦接鉗位電路的多個電晶體的閘極。電容器和電阻器網路回應於靜電放電事件引入RC延遲，以控制驅動電路開啟鉗位電路的多個電晶體進行靜電放電。當電容器和電阻器網路未檢測到靜電放電事件時，偏置電路偏置驅動電路以關閉鉗位電路的多個電晶體。本發明的靜電放電鉗位器在過驅動系統中具有高可靠性。

Description

靜電放電鉗位器
本發明涉及過驅動系統（overdriving system）中的靜電放電鉗位器（electrostatic discharge clamp）。
隨著半導體製造工藝中使用的技術的發展（例如，縮小到 5nm、4nm、3nm或以下），最大的施加電壓被抑制（例如，下降到1.2V，比施加到7nm產品的1.8V低的多）。如果同一印刷電路板（printed circuit board，PCB）上有7nm晶片還有更先進的（5nm/4nm/3nm 或以下）晶片，則電源系統應提供過驅動設計（例如，VDD = 2.5V 或 3.3V），在過驅動設計中應考慮到高級電晶體的可靠性問題。
靜電放電鉗位器是晶片中的必要器件。需要一種在過驅動系統中具有高可靠性的靜電放電鉗位器。
有鑑於此，本發明的目的在於提供一種靜電放電鉗位器，以解決上述問題。
根據本發明示例性實施例，靜電放電鉗位器包括鉗位電路、驅動電路、電容器和電阻器網路以及偏置電路。鉗位電路包括以級聯形式連接的多個電晶體。驅動電路耦接鉗位電路的多個電晶體的閘極。電容器和電阻器網路回應於靜電放電事件引入RC延遲，以控制驅動電路開啟鉗位電路的多個電晶體進行靜電放電。當電容器和電阻器網路未檢測到靜電放電事件時，偏置電路偏置驅動電路以關閉鉗位電路的多個電晶體。
在示例性實施例中，電容器和電阻器網路包括電阻器和串聯連接的多個電容器。電阻器和多個電容器之間的電阻-電容連接端耦接到驅動電路的第一控制端。回應於靜電放電事件，電阻-電容連接端處的電壓變化耦接到驅動電路的第一控制端。
在示例性實施例中，多個電晶體的數量是N。電容器和電阻器網路中的多個電容器的數量是N。將電容器和電阻器網路中的N個電容器串聯連接的第一電容-電容連接端至第(N-1)電容-電容連接端，一一對應地耦接到驅動電路的第二控制端至第N控制端。驅動電路的N個輸出端一一對應地耦接到鉗位電路的N個電晶體的閘極。
在示例性實施例中，驅動電路包括N個反相器。驅動電路的第一控制端至第N控制端與N個反相器的輸入端一一耦接。 N個反相器的輸出端與驅動電路的N個輸出端一一耦接。
在示例性實施例中，偏置電路包括串聯連接的N個偏置單元。將N個偏置單元串聯連接的第一連接端至第(N-1)連接端分別耦接到第一電容-電容連接端到第(N-1)電容-電容連接端。
在示例性實施例中，N個電晶體是連接在電源線和系統地之間的p溝道金屬氧化物半導體場效應電晶體。電容器和電阻器網路中的電阻器連接在電阻器到電容器的連接端子和系統地之間。 N個反相器均具有第一偏置端和第二偏置端。驅動電路的第一控制端耦接N個反相器中的第一反相器的輸入端。第一反相器的第二偏置端耦接系統接地。 N個反相器中的第N個反相器的第一偏置端耦接電源線。 N個反相器中的第二至第N個反相器的第二偏置端子分別耦接到N個反相器中的第一至第(N-1)個反相器的輸出端。將偏置單元從系統地串聯連接到電源線的第一連接端子到第(N-1)連接端子還分別耦接到第一到第(N-1)反相器的第一偏置端子。
本發明提供了一種在過驅動系統中具有高可靠性的靜電放電鉗位器。
以下實施例將結合附圖進行詳細說明。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域習知技藝者應可理解，電子設備製造商可以會用不同的名詞來稱呼同一元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及申請專利範圍當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定於”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置電性連接於第二裝置，則代表該第一裝置可直接連接於該第二裝置，或通過其他裝置或連接手段間接地連接至該第二裝置。
以下描述是為了說明本發明的一般原理，不應被解釋為限制。本發明的範圍應當通過參考所附申請專利範圍來確定。
第1圖示出了根據本發明示例性實施例的靜電放電鉗位器（electrostatic discharge clamp）100，其包括鉗位電路（clamping circuit）102、驅動電路104、電容器和電阻器網路106以及偏置電路108。靜電放電鉗位器100可以耦接在電源線VDD 和系統地VSS之間。
鉗位電路102包括以級聯（cascode）形式連接的多個p溝道金屬氧化物半導體場效應電晶體（PMOS)Pl、P2和P3以應對過驅動設計（例如，當晶片採用如例5nm/4nm/3nm或以下的先進工藝製造時，VDD 2.5V或3V）。在本示例中，PMOS的數量為3個，但並不以此為限。電源線VDD 和系統地VSS之間級聯形式的電晶體的數量取決於過驅動電平 (VDD)和晶片的製造工藝。
驅動電路104耦接到鉗位電路102中PMOS P1、P2 和 P3的閘極。在一些實施例中，靜電放電事件可以是電路IC遭遇偶發的或者突發的靜電，此時在電源線VDD上施加有突發的靜電。電容器和電阻器網路106回應於靜電放電事件（例如，電源線VDD上的ESD應力（ESD stress））引入RC延遲，以控制驅動電路104導通PMOS P1、P2和P3進行靜電放電，從而突發的靜電不會對電路IC造成損害。當電容器和電阻器網路106沒有檢測到任何靜電放電事件時，偏置電路108偏置驅動電路104以關閉PMOS P1、P2和P3。由於 PMOS常態的關斷狀態，漏電流得到有效抑制。
如圖所示，電容器和電阻器網路106包括電阻器110和多個電容器112_1、112_2和112_3。電容器112_1、112_2和112_3串聯連接。電阻器110與電容器112_1、112_2和112_3之間的電阻-電容連接端114耦接到驅動電路104的第一控制端Vc1。電容器和電阻器網路106中的電阻器110連接在電阻器-電容器連接端114與系統地Vss之間。在電路正常上電期間，電容器和電阻器網路106中的電容器112_1、112_2和112_3相當於形成斷路。在電源線VDD有突發靜電事件時，電阻器110和多個電容器112_1、112_2和112_3形成暫態的電流通路，在電阻器110與電容器112_1之間的電阻-電容連接端114處出現電壓。
回應於靜電放電事件，電阻-電容連接端114處的電壓變化被耦接到驅動電路104的第一控制端Vc1。請注意，電容器和電阻器網路106中使用的電阻器數量僅為一個。單個電阻器110可以使得由PMOS P1、P2和P3形成靜電放電路徑的啟動電壓（turn-on voltage）非常低。也就是說，可以在非常低的靜電電壓時，PMOS P1、P2和P3就可以導通形成放電路徑。因而靜電放電鉗位器100是可靠的。
電容器和電阻器網路106中的電容器112_1、112_2 和 112_3 的數量與鉗位電路102中的PMOS P1、P2 和 P3 的數量相同，在此示例中為3 (N為3)。在電容器和電阻器網路106中將三個電容器112_1、112_2 和 112_3串聯連接的第一電容-電容連接端116_1和第二電容-電容連接端116_2分別耦接至驅動電路104的第二控制端Vc2和第三控制端Vc3。驅動電路104的輸出端Vo1、Vo2、Vo3與鉗位電路102中PMOS P1、P2、P3的閘極一一連接。驅動電路包括三個反相器Inv1、Inv2和Inv3。驅動電路104的控制端Vc1、Vc2、Vc3與三個反相器Inv1、Inv2、Inv3的輸入端一一連接。三個反相器Inv1、Inv2、Inv3的輸出端與驅動電路104的三個輸出端Vo1、Vo2、Vo3一一連接。每個反相器對應一個鉗位電晶體的控制。
偏置電路108包括串聯連接的三個偏置單元118_1、118_2和118_3。將三個偏置單元串聯連接的第一連接端120_1和第二連接端120_2分別耦接到第一電容-電容連接端116_1和第二電容-電容連接端116_2。
偏置電路108還包括兩個電阻器122_1和122_2。第一連接端120_1和第二連接端120_2分別通過兩個電阻器122_1和122_2耦接至第一電容-電容連接端116_1和第二電容-電容連接端116_2。電阻器122_1和122_2是可選的。
三個反相器Invl、Inv2和Inv3均具有第一偏置端tl和第二偏置端t2。驅動電路104的第一控制端Vc1耦接第一反相器Inv1的輸入端。第一反相器Inv1的第二偏置端t2耦接至系統地Vss。第三反相器Inv3的第一偏置端t1耦接電源線VDD。第二和第三反相器Inv2和Inv3的第二偏置端t2分別耦接到第一和第二反相器Inv1和Inv2的輸出端。將偏置單元118_1、118_2和118_3從系統地VSS串聯連接到電源線VDD的第一連接端120_1和第二連接端102_2進一步分別耦接到第一反相器Inv1的第一偏置端t1和第二反相器Inv2的第一偏置端t1。
驅動電路104中的反相器Invl至Inv3逐個地堆疊。不需要二極體串來偏置反相器 Inv1、Inv2 和 Inv3。在傳統的靜電放電鉗位器中，由驅動電路中使用的二極體串引入了寄生洩漏路徑（parasitic leakage path）。在本發明的驅動電路104中不存在這樣的寄生洩漏路徑。
第2圖例示了根據本發明示例性實施例的另一靜電放電鉗位器200，其包括鉗位電路202、驅動電路204、電容器和電阻器網路206以及偏置電路208。靜電放電鉗位器200的工作原理與靜電放電鉗位器100類似。鉗位電路202使用多個n 溝道金屬氧化物半導體場效應電晶體 (NMOS) N1、N2 和 N3 以取代第1圖的 PMOS P1、P2 和 P3。
驅動電路 204 耦接到鉗位電路202的NMOS N1、N2 和 N3的閘極。電容器和電阻器網路 206 回應於靜電放電事件（例如，電源線VDD上的ESD應力(stress)）引入RC延遲（即，電容器和電阻器網路 206中的電容器和電阻器形成暫態的電流通路），以控制驅動電路204導通NMOS N1、N2和N3進行靜電放電。當電容器和電阻器網路206沒有檢測到任何靜電放電事件時，偏置電路208偏置驅動電路204以關閉NMOS N1、N2和N3。在這樣的結構中，鉗位電路202中的NMOS N1、N2和N3在沒有靜電放電事件發生時通常關閉。因而漏電流被有效地抑制。
如圖所示，電容器和電阻器網路206包括電阻器210和多個電容器212_1、212_2和212_3。電容器212_1、212_2和212_3串聯連接。電阻器210與電容器212_1、212_2和212_3之間的電阻-電容連接端214耦接到驅動電路204的第一控制端Vc1。電容器和電阻器網路206中的電阻器210連接在電阻-電容連接端子214和電源線VDD之間。
回應於靜電放電事件，電阻-電容連接端214處的電壓變化耦接到驅動電路204的第一控制端Vc1。注意，電容器和電阻器網路206中使用的電阻器數量僅為一個。單個電阻器210可以使得由NMOS N1、N2和N3形成靜電放電路徑的啟動電壓非常低。靜電放電鉗位器是可靠的。
電容器和電阻器網路206中的電容器212_1、212_2和212_3的數量與鉗位電路202中的NMOS N1、N2和N3的數量相同，在此示例中，數量為3 (N為3)。在電容器和電阻器網路206中將三個電容器212_1、212_2、212_3串聯連接的第一電容-電容連接端216_1和第二電容-電容連接端216_2分別耦接至驅動電路204的第二控制端Vc2和第三控制端Vc3。驅動電路204的輸出端Vo1、Vo2、Vo3與鉗位電路202的NMOS N1、N2、N3的閘極一一連接。驅動電路204包括三個反相器Inv1、Inv2和Inv3。驅動電路204的第一、第二和第三控制端Vc1、Vc2和Vc3與三個反相器Inv1、Inv2和Inv3的輸入端一一連接。三個反相器Inv1、Inv2、Inv3的輸出端與驅動電路204的三個輸出端Vo1、Vo2、Vo3一一連接。每個反相器對應於一個鉗位電晶體的控制。
偏置電路208包括三個串聯連接的偏置單元218_1、218_2和218_3。將三個偏置單元218_1、218_2和218_3串聯連接的第一連接端220_1和第二連接端220_2分別耦接至第一電容-電容連接端216_1和第二電容-電容連接端216_2。
偏置電路208還包括兩個電阻器222_1和222_2。第一連接端220_1和第二連接端220_2分別通過兩個電阻器222_1和222_2耦接到第一電容-電容連接端216_1和第二電容-電容連接端216_2。
三個反相器Invl、Inv2和Inv3均具有第一偏置端tl和第二偏置端t2。驅動電路204的第一控制端Vc1耦接至第一反相器Inv1的輸入端。第一反相器Inv1的第一偏置端t1耦接電源線VDD。第三反相器Inv3的第二偏置端t2耦接至系統地VSS。第二和第三反相器Inv2和Inv3的第一偏置端t1分別耦接到第一和第二反相器Inv1和Inv2的輸出端。將偏置單元218_1、218_2和218_3從電源線VDD串聯連接到系統地VSS的第一連接端子220_1和第二連接端子220_2進一步分別耦接到第一反相器Inv1的第二偏置端t2和第二反相器Inv2的第二偏置端t2。
使用 NMOS 作為鉗位電晶體的靜電放電鉗位器200也可以很好地工作。
第3A圖到第3E圖示出了偏置電路108/208中的偏置單元的示例。每個偏置單元可以是電阻器（第3A圖）。在另一個示例性實施例中，每個偏置單元可以包括串聯連接的電阻器和關閉狀態（off-state）PMOS電晶體（第3B圖）或者串聯連接的電阻器和關閉狀態NMOS電晶體（第3C圖）。在另一示例性實施例中，偏置單元形成二極體串（參考第3D圖中的PMOS二極體串，或第3E圖中的NMOS二極體串）。
第4A圖到第4E圖示出了電容器和電阻器網路106的示例。如第4A圖所示，電容器和電阻器網路106中的每個電容器都是PMOS電容器。如第4B圖所示，電容器和電阻器網路106中的每個電容器都是NMOS電容器。如第4C圖所示，電容器和電阻器網路106中的電容器都是金屬-氧化物-金屬(metal-oxide-metal，MOM)電容器或者都是金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器。如第4D圖和第4E圖所示，電容器和電阻器網路106中的電容器為由金屬-氧化物-半導體和金屬-氧化物-金屬電容器形成的混合配置，或者由金屬-氧化物-半導體和金屬-絕緣體-金屬電容器形成的混合配置。
第5A圖到第5E圖示出了電容器和電阻器網路206的示例。如第5A圖所示，電容器和電阻器網路206中的每個電容器都是PMOS電容器。如第5B圖所示，電容器和電阻器網路206中的每個電容器都是NMOS電容器。如第5C圖所示，電容器和電阻器網路206中的電容器都是金屬-氧化物-金屬(MOM)電容器，或者都是金屬-絕緣體-金屬(MIM)電容器。在第5D圖和第5E圖中，電容器和電阻器網路206中的電容器為由金屬-氧化物-半導體電容器和金屬-氧化物-金屬電容器形成的混合配置，或者由金屬-氧化物-半導體電容器和金屬-絕緣體-金屬電容器形成的混合配置。
雖然已經通過示例和根據優選實施例描述了本發明，但是應當理解，本發明不限於所公開的實施例。相反，它旨在涵蓋各種修改和類似的佈置（這對於本領域習知技藝者來說是顯而易見的）。因此，所附申請專利範圍的範圍應給予最廣泛的解釋，以涵蓋所有此類修改和類似佈置。
100, 200:靜電放電鉗位器 102, 202:鉗位電路 104, 204:驅動電路 106, 206:電容器和電阻器網路 108, 208:偏置電路 110, 210:電阻器 112_1, 112_2, 112_3, 212_1, 212_2, 212_3:電容器 114, 214:電阻-電容連接端 11​​6_1, 21​​6_1:第一電容-電容連接端 11​​6_2, 21​​6_2:第二電容-電容連接端 118_1, 118_2, 118_3, 218_1, 218_2, 218_3:偏置單元 120_1, 220_1:第一連接端 120_2, 220_2:第二連接端 122_1, 122_2, 222_1, 222_2:電阻器
通過參考附圖閱讀隨後的詳細描述和實施例可以更充分地理解本發明，其中： 第1圖示出了根據本發明示例性實施例的靜電放電鉗位器； 第2圖例示了根據本發明示例性實施例的另一靜電放電鉗位器； 第3A圖到第3E圖示出了偏置電路中的偏置單元的示例； 第4A圖到第4E圖示出了電容器和電阻器網路的示例； 第5A圖到第5E圖示出了電容器和電阻器網路的示例。
100:靜電放電鉗位器
102:鉗位電路
104:驅動電路
106:電容器和電阻器網路
108:偏置電路
110:電阻器
112_1,112_2,112_3:電容器
114:電阻-電容連接端
116_1:第一電容-電容連接端
116_2:第二電容-電容連接端
118_1,118_2,118_3:偏置單元
120_1:第一連接端
120_2:第二連接端
122_1,122_2:電阻器

Claims (9)

  1. 一種靜電放電鉗位器，包括：鉗位電路，包括以級聯形式連接的多個電晶體，所述多個電晶體配置在電源線(VDD)和系統地(VSS)之間，其中，根據該電源線(VDD)上的過驅動電平和製造工藝，所述多個電晶體的數量大於兩個，所述過驅動電平為2.5V或3V，所述製造工藝為5nm、或4nm、或3nm或以下；驅動電路，耦接到所述鉗位電路的所述多個電晶體的閘極；電容器和電阻器網路，回應於靜電放電事件控制所述驅動電路導通所述鉗位電路的所述多個電晶體進行靜電放電；以及偏置電路，當所述電容器和電阻器網路未檢測到所述靜電放電事件時，所述偏置電路用於偏置所述驅動電路以關閉所述鉗位電路的所述多個電晶體，其中所述偏置電路包括串聯連接的N個偏置單元並且還包括(N-1)個電阻器，將所述N個偏置單元串聯連接的第一連接端至第(N-1)連接端分別經由所述(N-1)個電阻器耦接到所述電容器和電阻器網路的第一電容-電容連接端至第(N-1)電容-電容連接端。
  2. 如請求項1之靜電放電鉗位器，其中：所述電容器和電阻器網路包括電阻器和串聯連接的多個電容器；所述電阻器和所述多個電容器之間的電阻-電容連接端耦接到所述驅動電路的第一控制端；以及回應於所述靜電放電事件，所述電阻-電容連接端處的電壓變化耦接到所述驅動電路的所述第一控制端。
  3. 如請求項2之靜電放電鉗位器，其中：所述多個電晶體的數量為N；所述電容器和電阻器網路中的多個電容器的數量為N； 將所述電容器和電阻器網路中的所述N個電容器串聯連接的所述第一電容-電容連接端至所述第(N-1)電容-電容連接端，一一對應地耦接到所述驅動電路的第二控制端至第N控制端；以及所述驅動電路的N個輸出端一一對應地耦接到所述鉗位電路的所述N個電晶體的閘極。
  4. 如請求項3之靜電放電鉗位器，其中：所述驅動電路包括N個反相器；所述驅動電路的第一控制端至第N控制端一一對應地耦接到所述N個反相器的輸入端；所述N個反相器的輸出端一一對應地耦接到所述驅動電路的N個輸出端。
  5. 如請求項4之靜電放電鉗位器，其中：所述N個電晶體為連接在電源線和系統地之間的p溝道金屬氧化物半導體場效應電晶體；所述電容器和電阻器網路中的所述電阻器連接在所述電阻-電容連接端和所述系統地之間；所述N個反相器均具有第一偏置端和第二偏置端；所述驅動電路的所述第一控制端耦接到所述N個反相器中第一反相器的輸入端；所述第一反相器的第二偏置端耦接到所述系統地；所述N個反相器中第N反相器的第一偏置端耦接到所述電源線；所述N個反相器中第二反相器至第N反相器的第二偏置端分別耦接至所述N個反相器中第一反相器至第(N-1)個反相器的輸出端；以及將所述N個偏置單元從所述系統地串聯連接到所述電源線的第一連接端至第(N-1)連接端還分別耦接到所述第一反相器至所述第(N-1)反相器的第一偏置 端。
  6. 如請求項4之靜電放電鉗位器，其中：所述N個電晶體為連接在所述電源線和所述系統地之間的n溝道金屬氧化物半導體場效應電晶體；所述電容器和電阻器網路中的所述電阻器連接在所述電源線和所述電阻-電容連接端之間；所述N個反相器均具有第一偏置端和第二偏置端；所述驅動電路的所述第一控制端耦接到所述N個反相器中第一反相器的輸入端；所述第一反相器的第一偏置端耦接到所述電源線；所述N個反相器中第N反相器的第二偏置端耦接到所述系統地；所述N個反相器中第二反相器至第N反相器的第一偏置端分別耦接至所述N個反相器中第一反相器至第(N-1)反相器的輸出端；以及將所述N個偏置單元從所述電源線串聯連接到所述系統地的第一連接端至第(N-1)連接端還分別耦接到所述第一反相器至所述第(N-1)反相器的第二偏置端。
  7. 如請求項2之靜電放電鉗位器，其中：所述電容器和電阻器網路中的多個電容器都是金屬-氧化物-半導體電容器、金屬-氧化物-金屬電容器或者金屬-絕緣體-金屬電容器，或者所述電容器和電阻器網路中的多個電容器是由金屬-氧化物-半導體電容器和金屬-氧化物-金屬電容器組成的混合配置，或者是由金屬-氧化物-半導體電容器和金屬-絕緣體-金屬電容器組成的混合配置。
  8. 如請求項4之靜電放電鉗位器，其中每個偏置單元均是電阻器，或者每個偏置單元包括串聯連接的電阻器和關 斷狀態的金屬氧化物半導體場效應電晶體，或者每個偏置單元為二極體串。
  9. 如請求項1之靜電放電鉗位器，所述靜電放電鉗位器操作在過驅動系統中。
TW111111640A 2021-04-29 2022-03-28 靜電放電鉗位器 TWI836388B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163181397P 2021-04-29 2021-04-29
US63/181,397 2021-04-29
US17/580,926 US11916376B2 (en) 2021-04-29 2022-01-21 Overdrive electrostatic discharge clamp
US17/580,926 2022-01-21

Publications (2)

Publication Number Publication Date
TW202243404A TW202243404A (zh) 2022-11-01
TWI836388B true TWI836388B (zh) 2024-03-21

Family

ID=80683905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111111640A TWI836388B (zh) 2021-04-29 2022-03-28 靜電放電鉗位器

Country Status (4)

Country Link
US (1) US11916376B2 (zh)
EP (1) EP4084336A1 (zh)
CN (1) CN115274649A (zh)
TW (1) TWI836388B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769108B (zh) * 2021-11-04 2022-06-21 瑞昱半導體股份有限公司 靜電放電保護電路
US20240006877A1 (en) * 2022-07-03 2024-01-04 Taiwan Semiconductor Manufacturing Company Ltd. Power clamp device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150288173A1 (en) * 2014-04-02 2015-10-08 Semiconductor Manufacturing International (Shanghai) Corporation Electrostatic discharge protection circuit and configuration method
US20180351352A1 (en) * 2017-06-01 2018-12-06 Richwave Technology Corp. Electrostatic discharge protection device for high supply voltage operations
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
TWI677961B (zh) * 2014-12-15 2019-11-21 英商Ａｒｍ股份有限公司 靜電放電保護電路
US20200083705A1 (en) * 2018-09-12 2020-03-12 CoolStar Technology, Inc. Electrostatic discharge transient power clamp

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724603B2 (en) * 2002-08-09 2004-04-20 Motorola, Inc. Electrostatic discharge protection circuitry and method of operation
JP2014026996A (ja) * 2012-07-24 2014-02-06 Toshiba Corp Ｅｓｄ保護回路
TWI769108B (zh) * 2021-11-04 2022-06-21 瑞昱半導體股份有限公司 靜電放電保護電路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150288173A1 (en) * 2014-04-02 2015-10-08 Semiconductor Manufacturing International (Shanghai) Corporation Electrostatic discharge protection circuit and configuration method
TWI677961B (zh) * 2014-12-15 2019-11-21 英商Ａｒｍ股份有限公司 靜電放電保護電路
US20180351352A1 (en) * 2017-06-01 2018-12-06 Richwave Technology Corp. Electrostatic discharge protection device for high supply voltage operations
TWI670911B (zh) * 2018-05-01 2019-09-01 瑞昱半導體股份有限公司 靜電放電防護裝置
US20200083705A1 (en) * 2018-09-12 2020-03-12 CoolStar Technology, Inc. Electrostatic discharge transient power clamp

Also Published As

Publication number Publication date
EP4084336A1 (en) 2022-11-02
TW202243404A (zh) 2022-11-01
US20220352711A1 (en) 2022-11-03
CN115274649A (zh) 2022-11-01
US11916376B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
TWI836388B (zh) 靜電放電鉗位器
TWI413227B (zh) 靜電放電保護電路及其操作方法
US8010927B2 (en) Structure for a stacked power clamp having a BigFET gate pull-up circuit
US7782580B2 (en) Stacked power clamp having a BigFET gate pull-up circuit
US6980408B2 (en) ESD protection circuit having a control circuit
US7554379B2 (en) High-speed, low-power level shifter for mixed signal-level environments
US10177137B1 (en) Electrostatic discharge protection apparatus
US20060274466A1 (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
US8044696B2 (en) Delay circuit having long delay time and semiconductor device comprising the same
US20080197415A1 (en) Electrostatic discharge protection circuit having multiple discharge paths
US7889469B2 (en) Electrostatic discharge protection circuit for protecting semiconductor device
US7342434B2 (en) Semiconductor device including capacitor having decoupling capacity
CN107004638B (zh) 半导体集成电路
KR20030095349A (ko) 반도체집적회로장치
US7449940B2 (en) Buffer circuit
US6618230B2 (en) Electrostatic discharge cell of integrated circuit
TWI739629B (zh) 具有靜電放電保護機制的積體電路
JP2020096023A (ja) 半導体装置及び半導体装置システム
TWI806094B (zh) 積體電路及其上電復位電路
TWI717192B (zh) 靜電放電阻隔電路
WO2003063198A2 (en) A voltage limiting semiconductor pass gate circuit
JP2023031221A (ja) サーマルヘッド駆動用集積回路および半導体装置。
JP2004015402A (ja) 半導体装置
CN117977514A (zh) Esd电源钳位电路及电子电路系统
CN116996058A (zh) 输入缓冲器电路及输入输出缓冲器