TWI835900B - 用於在晶圓級封裝製程中控制翹曲的方法和設備 - Google Patents

用於在晶圓級封裝製程中控制翹曲的方法和設備 Download PDF

Info

Publication number
TWI835900B
TWI835900B TW108138388A TW108138388A TWI835900B TW I835900 B TWI835900 B TW I835900B TW 108138388 A TW108138388 A TW 108138388A TW 108138388 A TW108138388 A TW 108138388A TW I835900 B TWI835900 B TW I835900B
Authority
TW
Taiwan
Prior art keywords
temperature
substrate
correction process
warp correction
warp
Prior art date
Application number
TW108138388A
Other languages
English (en)
Other versions
TW202025345A (zh
Inventor
普拉由帝 黎安東
莫哈梅德 拉菲
穆罕默德阿西姆本西德 蘇萊曼
源輝 徐
玉俽 洪
司瑞斯坎薩羅傑 希魯納弗卡羅蘇
艾文德 桑達羅傑
卡蒂克 伊魯瑪賴
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202025345A publication Critical patent/TW202025345A/zh
Application granted granted Critical
Publication of TWI835900B publication Critical patent/TWI835900B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本案揭示了用於在基板上產生精細間距圖案化的方法和設備。在載體或無載體的基板上完成基板的翹曲校正。藉由將基板的溫度升高到第一溫度且保持為第一溫度以及將無載體的基板冷卻到第二溫度來對此基板執行第一翹曲校正製程。接著執行進一步晶圓級封裝處理，諸如在基板上的聚合物層中形成通孔。隨後藉由將基板的溫度升高到第三溫度且保持為第三溫度以及將此基板冷卻到第四溫度來對此基板執行第二翹曲校正製程。隨著基板的翹曲減小，可以用2/2μm l/s精細間距圖案化來在基板上形成再分佈層。

Description

用於在晶圓級封裝製程中控制翹曲的方法和設備
本申請要求於2018年10月26日提交的美國臨時專利申請序號62/751,200的權益，該專利以整體引用方式併入本文。
本原理的實施例整體涉及用於封裝半導體元件的半導體製程。
處理半導體晶圓以在晶圓表面上形成結構。在晶圓的特定區域上的結構可以連結在一起以形成微電路。晶圓可以具有在處理期間在晶圓表面上構建的許多不同微電路。一旦已經完成晶圓處理，就將晶圓切開或切分以將微電路分離為半導體「晶片」。晶片通常含有複雜電路系統，此複雜電路系統需要與外部部件交互。晶片的內部電路系統過於微小，以致無法直接地連接到外部部件。為了克服外部連接問題，形成引出線，此些引出線連接到晶片的內部電路系統，連接到允許外部連接的焊盤或焊球。在半導體晶片的接下來的封裝處理期間，在所謂的「再分佈層」中形成引出線。
藉由將晶片放置在表面上並且在晶片上澆注模塑膠以再次形成新的晶圓或「重構晶圓」，可以將來自不同晶圓的晶片組合在一起。模塑膠硬化，使得可以一致地處理晶片以進行再分佈層處理。常見技術是在處理期間將重構晶圓結合到臨時載體以提供剛性。然而，臨時結合隨後剝離是昂貴且耗時的，因此也可以採用無載體的技術。在晶圓級封裝製程中，晶圓可能變得翹曲。翹曲阻礙在晶圓上形成精細間距RDL層的能力，從而大大地降低成品率。
因此，發明人提供了用於在晶圓級封裝製程期間控制翹曲的改進的方法。
提供了用於在晶圓級封裝製程中控制翹曲以提高成品率(尤其對於精細間距RDL層)的方法。
在一些實施例中，一種在晶圓級封裝製程中在基板上進行精細間距圖案化的方法，此方法包括以下步驟：藉由將基板斜升到第一溫度且保持為第一溫度達第一持續時間以及將基板斜升到第二溫度且保持為第二溫度達第二持續時間來對基板執行第一翹曲校正製程，其中第一溫度大於第二溫度；在基板上的聚合物層中形成通孔；固化聚合物層；藉由將基板斜升到第三溫度且保持為第三溫度達第三持續時間以及將基板斜升到第四溫度且保持為第四溫度達第四持續時間來對基板執行第二翹曲校正製程，其中第三溫度大於第四溫度；以及用具有10/10μm或更小的線/空間的精細間距圖案化來在基板上形成再分佈層。
在一些實施例中，方法還可以包括：其中精細間距圖案化具有5/5μm或更小的線/空間；其中精細間距圖案化具有2/2μm或更小的線/空間；其中在第二翹曲校正製程之後，基板具有500μm或更小的翹曲；其中在第二翹曲校正製程之後，基板具有400μm或更小的翹曲；其中第一翹曲校正製程的第一溫度大於第二翹曲校正製程的第三溫度；其中第一翹曲校正製程的第一溫度近似等於第二翹曲校正製程的第三溫度；其中後續第一翹曲校正製程的後續第一溫度基於第一翹曲校正製程的第一溫度；其中第一溫度為約在基板上的聚合物層的玻璃轉變溫度；其中第一溫度、第二溫度、第三溫度或第四溫度是藉由線性地斜升而獲得的；其中當在第一翹曲校正製程之前已經執行物理氣相沉積(PVD)製程時，第一溫度低於聚合物層的玻璃轉變溫度；其中基板是由多個晶粒組成的重構晶圓；以及/或執行化學機械拋光(CMP)製程以增強精細間距圖案化。
在一些實施例中，一種在晶圓級封裝製程中在基板上進行精細間距圖案化的方法包括以下步驟：確定基板的材料組成、厚度或先前處理；基於基板的材料組成、厚度或先前處理而在第一時間段內將基板加熱到第一溫度；將基板維持為第一溫度達第二時間段；以及基於基板的材料組成、厚度或先前處理而在第二時間段內將基板冷卻到第二溫度。
在一些實施例中，方法還可以包括：其中第一溫度為約攝氏150度至攝氏220度，其中當基板的先前處理包括物理氣相沉積(PVD)製程時，降低第一溫度，其中第一溫度高於基板的材料的玻璃轉變溫度，和/或其中第一溫度為約攝氏175度。
在一些實施例中，一種非暫態電腦可讀媒體，非暫態電腦可讀媒體上存儲有指令，在執行指令時致使在晶圓級封裝製程中在基板上進行精細間距圖案化的方法被執行，此方法包括以下步驟：藉由將基板斜升到第一溫度且保持為第一溫度達第一持續時間以及將基板斜升到第二溫度且保持為第二溫度達第二持續時間來對基板執行第一翹曲校正製程，其中第一溫度大於第二溫度；在基板上的聚合物層中形成通孔；固化聚合物層；藉由使基板斜升到第三溫度且保持為第三溫度達第三持續時間以及將基板斜升到第四溫度且保持為第四溫度達第四持續時間來對基板執行第二翹曲校正製程，其中第三溫度大於第四溫度；以及用具有10/10μm或更小的線/空間的精細間距圖案化來在基板上形成再分佈層。
在一些實施例中，方法還可以包括：其中第一翹曲校正製程的第一溫度大於第二翹曲校正製程的第三溫度，其中在第二翹曲校正製程之後，基板具有400μm或更小的翹曲，並且其中精細間距圖案化具有2/2μm或更小的線/空間。
以下揭示其他和進一步實施例。
所揭示的方法和設備允許在扇入和扇出晶圓級封裝製程期間進行翹曲校正。翹曲校正可以在第一、第二和/或第n再分佈層(RDL)形成之前執行。翹曲校正也可以在RDL製造期間的任何步驟插入。此方法可以在基於無載體的晶圓級封裝製程中或用基於載體的晶圓級封裝製程來完成。即使基於載體的晶圓級封裝製程提供一定程度的剛性，但是隨著越來越多層堆疊，翹曲可能成為考慮因素。藉由在晶圓級封裝製程期間控制基板翹曲，可以以晶圓內成品率獲得精細間距RDL圖案化以實現高輸入/輸出(I/O)晶片間互連佈線。本原理的技術既沒有將附加材料引入晶圓級封裝製程中，也沒有引入需要附加結合/剝離、背磨和銅柱步驟的昂貴載體製程。缺乏複雜的製程工具和添加的材料使外包半導體組裝和測試(OSAT)試驗也可以執行這些方法。
翹曲校正可以有利地在扇出流或扇入流的任何部分處完成。在製程流程中的任何點處插入翹曲校正的靈活性允許OSAT實體利用翹曲校正，無論此實體是具有工具組來執行完整製程流程還是僅部分製程流程。本原理的技術有利地允許小於10/10μm l/s的精細間距圖案化。在一些實施例中，對於5/5μm l/s且甚至2/2 l/s的RDL層，可以獲得高成品率。在一些實施例中，對於5/5μm l/s，能夠實現約90%或更高的成品率。在一些實施例中，對於2/2μm l/s，不僅是對於圖案化而且還作為電功能RDL，都能夠實現約50%或更高的成品率。在一些實施例中，翹曲校正提供小於約500μm的翹曲值。在一些實施例中，翹曲校正提供小於約400μm的翹曲值。大多數OSAT實體無法在無載體的製程流程中實現對於2/2μ ml/s的有成本效益的成品率。基於載體的製程需要OSAT實體不具備的昂貴工具。本原理的技術為OSAT實體提供了產生這種成本有效的方法來產生2/2μml/s的機會。
圖1是根據一些實施例的在晶圓級封裝製程期間結合翹曲控制的方法100。翹曲趨於在處理期間每當溫度突然變化時發生。模制製程和聚合物固化步驟是可能導致溫度突然變化和基板翹曲的實例。在框102中，獲得基板以進行處理。在一些實施例中，基板可以包括由多個晶粒組成的重構晶圓，這些晶粒已經被包覆成型為單個晶圓。包覆成型過程中的固化產生熱，熱可以導致重構晶圓的翹曲。翹曲使得難以在晶圓上進行精細圖案化。在框104中，在基板上執行如下所述的第一翹曲校正製程。在重構晶圓的情況下，第一翹曲校正過程產生更平坦的表面，此更平坦的表面對於精細間距圖案化來說是更佳的。在框106中，在基板上的聚合物層中構建通孔。在一些實施例中，可以使用微影製程形成通孔。通孔通常填充銅材料以允許基板的各層之間的連接。在框108中，固化具有通孔的聚合物層。聚合物固化製程可以達到攝氏220度的溫度，從而導致在通孔形成之後的大翹曲值。在框110中，在基板上執行第二翹曲校正製程。第二翹曲校正製程使基板的表面變平滑，使得後續製程可以實現精細間距圖案化。在通孔形成製程中使用的聚合物材料的高固化溫度之後，第二翹曲校正製程尤其重要。在框112中，在基板上構建RDL層。如本文所述，在一些實施例中，可以在晶圓級封裝製程中重複進行翹曲校正製程，使得可以實現高成品率精細間距RDL。
在一些實施例中，翹曲校正可以與化學機械拋光(CMP)製程結合使用。CMP製程用於減小在晶粒包覆成型之後的階高。藉由執行CMP製程和翹曲校正，相比CMP處理或翹曲校正處理，精細間距圖案化的成品率可以急劇地提高。
在一些製程中，可以使用物理氣相沉積製程(PVD)。例如，在聚合物層中形成通孔之後，可以使用PVD製程在聚合物層上沉積金屬層以形成RDL層。發明人已經發現當在PVD製程之後校正翹曲時應當格外小心。在翹曲校正製程期間的加熱可能導致在金屬層下方的聚合物層脫氣(PVD製程)。脫氣可能導致在金屬層的表面下方的起泡，這使用於精細間距圖案化的表面退化。在一些實施例中，翹曲校正可以一直執行到PVD製程，但是在PVD製程之後就不再執行。在一些實施例中，可以形成針對各種製程和/或製程中使用的各種材料的分佈來控制翹曲校正溫度、斜升和持續時間。這些分佈允許優化晶圓級封裝製程，以提高精細間距成品率並產生可重複的結果。
發明人已經發現，即使當翹曲校正不是主要目標時，翹曲校正製程也具有可利用的其他益處。在一些實施例中，即使在低翹曲基板上也可以使用翹曲校正以使晶圓更柔軟和鬆弛。
圖2是根據一些實施例的在晶圓級封裝製程期間調整翹曲校正的方法200。在框202中，從先前處理確定或獲得基板的材料組成。在一些實施例中，每個類型的材料的玻璃轉變溫度可以用來調整翹曲校正參數，諸如溫度、持續時間和溫度斜升時間。在框204中，從先前處理確定或獲得基板的厚度。在一些實施例中，每個類型的材料的厚度可以用來調整翹曲校正參數，諸如溫度、持續時間和溫度斜升時間。在框206中，從當前處理確定或得知先前基板處理。在一些實施例中，可以使用先前基板處理來確定熱預算分配或確定是否應當使用較低翹曲校正溫度(例如，當先前製程包括PVD製程時)。在框208中，基於基板的材料組成、厚度和先前處理而調整翹曲校正製程。
圖3是根據一些實施例的執行翹曲減小的方法300。在框302中，將基板加熱到在約攝氏150度至約攝氏220度之間的第一溫度。在一些實施例中，第一溫度可以是基於基板材料的玻璃轉變溫度。玻璃轉變溫度是聚合物從玻璃狀材料轉變為橡膠狀材料的溫度。材料的玻璃轉變溫度可以高於約攝氏160度至約攝氏170度。對於每種基板材料，玻璃轉變溫度都將變化。在一些實施例中，將基板加熱到接近材料的玻璃轉變溫度或稍高於此溫度。在一些實施例中，玻璃轉變溫度是基於用作基板的材料和在製程中使用的材料。相應地調整第一溫度值。在一些實施例中，第一溫度斜坡可以是線性的，並且獲得第一溫度的斜升時間可以基於被加熱的材料和材料參數(例如，厚度等)而變化。在框304中，將基板保持為第一溫度達第一時間段。可以基於材料或基板的類型和其他物理參數(諸如晶圓的厚度)而調整第一溫度的持續時間。在框306中，將基板冷卻到小於第一溫度的第二溫度。第二溫度可以是基於材料或基板的類型和其他物理參數(諸如晶圓的厚度)。在一些實施例中，第二溫度斜坡可以是線性的，並且獲得第二溫度的斜升時間可以基於被加熱的材料和材料參數(例如，厚度等)而變化。在一些實施例中，可以藉由基板支撐件中的多個傳熱通道來冷卻基板以去除基板翹曲(參見以下圖4)。
在一些實施例中，翹曲校正的第一溫度可以低於玻璃轉變溫度以減少在PVD製程之後聚合物層的潛在脫氣。在一些實施例中，第一翹曲校正製程的第一溫度可以高於後續翹曲校正製程的第一溫度。在一些實施例中，翹曲校正製程的第一溫度可以是基於翹曲校正製程的先前第一溫度的至少一個第一溫度。在一些實施例中，第一溫度斜坡的參數、第一溫度、第二溫度斜坡的參數和/或第二溫度可以基於先前PVD製程的發生而調整，以減少下面的聚合物材料的脫氣。發明人已經發現，在處於或接近於玻璃轉變溫度的仔細地控制的溫度轉變可以減少或減弱下面的聚合物層的脫氣，同時提供足夠的翹曲校正，從而提高在PVD製程之後的成品率。
圖4描繪了根據一些實施例的適於執行本原理的方法的基板處理系統400的剖視圖。如圖4所示，基板處理系統400包括封閉處理容積403的腔室402、用於支撐基板406的支撐件404、升降桿組件407、真空源410、傳熱供應413、輻射熱源(燈陣列412)、燈驅動器414、控制器416和燈驅動器AC電源418。用於腔室402的氣體輸送系統430也可以結合或替代燈陣列412使用。氣體輸送系統430可以包括加熱元件440、加熱元件AC電源432、氣體溫度控制器434和用於調節氣體供應436的氣體流量控制閥438。可以提供一或多個溫度感測器和相關聯的硬體(未示出)並將其耦接到控制器以控制處理容積403內的溫度。基板406例如是半導體晶圓。基板406可以包括設置在其上的環氧樹脂塗層。
升降桿組件407包括多個升降桿409，這些升降桿409延伸穿過形成在支撐件404中的對應的多個升降桿通道405。可以藉由驅動機構408(諸如電機或致動器)升高和降低升降桿組件407以將基板406升高以離開支撐件404的支撐表面417或將其降低到支撐表面417上。腔室402還可以包括開口419，機械臂(未示出)延伸穿過開口以將基板406插入到多個升降桿409上/將其從這些升降桿409移除。升降桿組件407能夠在第一位置與第二位置之間移動，在第一位置，基板靠近燈陣列412，在第二位置，基板406擱置在支撐表面417上。在一些實施例中，基板406在第一位置被加熱到第一預確定的溫度，並且在第二位置被冷卻到第二預確定的溫度。
在一些實施例中，支撐件404是真空夾盤，真空源410耦接到真空夾盤以將基板406夾緊到支撐表面417上。在一些實施例中，支撐件404可以另選地是靜電夾盤。支撐件404包括流體地耦接到傳熱供應413的多個傳熱通道411。在一些實施例中，例如，傳熱供應413可以向傳熱通道411提供冷卻劑以冷卻放置在支撐件404的支撐表面417頂上的基板406。
燈驅動器AC電源418將AC電力輸送到燈驅動器414，燈驅動器414的操作由控制器416控制。燈驅動器414將電力分配到燈陣列412。繼而，燈陣列412產生熱以熱處理腔室402內的基板406。在一些實施例中，燈陣列412包括一或多個燈，每個燈可以由控制器416經由燈驅動器414單獨地控制。如圖4所示，示出三個燈(420、422、424)，但是可以使用更少數量或更多數量的燈。每個燈420、422、424可以由控制器416單獨地控制以向對應加熱區提供熱。由於可以單獨地控制燈，因此也可以控制加熱區中的溫度。
在一些實施例中，氣體輸送系統430可以從氣體供應436提供惰性氣體（諸如但不限於氮或氬等）以減少基板406的氧化，尤其當施加熱時減少金屬晶圓的氧化。氣體流量控制閥438調節由氣體供應436供應到處理容積403的氣體量。在一些實施例中，氣體輸送系統430還可以包括加熱元件440，以在氣體進入處理容積403時加熱氣體。加熱元件440的溫度由氣體溫度控制器434控制。用於加熱元件440的電力由加熱元件AC電源432提供。在翹曲校正製程期間，由氣體輸送系統430提供的氣體提高基板406的溫度均勻性。
根據本原理的實施例可以以硬體、固件、軟體或以上項的任何組合實現。實施例還可以被實現為使用一或多個電腦可讀媒體存儲的指令，此指令可以由一或多個處理器讀取和執行。電腦可讀媒體可以包括用於存儲或傳輸以可由機器(例如，計算平臺或在一或多個計算平臺上運行的「虛擬機器」)讀取的形式的資訊的任何機構。例如，電腦可讀媒體可以包括任何合適的形式的易失性或非易失性記憶體。在一些實施例中，電腦可讀媒體可以包括非暫態電腦可讀媒體。
腔室402還可以包括系統控制器450。系統控制器450包括可程式設計中央處理單元(CPU)452，此可程式設計CPU能夠與記憶體454和耦接到處理系統的各個部件的大型存放區裝置、輸入控制單元和顯示單元(未示出)(諸如電源、時鐘、快取記憶體、輸入/輸出(I/O)電路和襯裡)一起操作，以便於對基板處理的控制。為了便於對上述腔室402的控制，CPU 452可以是可以在工業環境中使用的任何形式的通用電腦處理器中的一種（諸如可程式設計邏輯控制器(PLC)）以用於控制各種腔室和子處理器。記憶體454耦接到CPU 452，並且記憶體454是非暫態的，並且可以是隨機存取記憶體(RAM)、唯讀記憶體(ROM)、軟碟機、硬碟或任何其他形式的數位存儲裝置(無論本地還是遠端)中的一或多種。支援電路456耦接到CPU 452以支援處理器。用於帶電荷的物質產生、加熱和其他製程的應用程式或程式一般存儲在記憶體454中，典型地作為軟體常式。軟體常式還可以由位於受CPU 452控制的處理腔室402遠端的第二CPU(未示出)存儲和/或執行。
記憶體454是含有指令的電腦可讀存儲媒體的形式，此指令在由CPU 452執行時便於腔室402的操作。記憶體454中的指令是程式產品的形式，諸如實現本揭示案的方法的程式。程式碼可以遵照多種不同程式設計語言中的任一種。在一個實例中，本揭示可以被實現為存儲在用於與電腦系統一起使用的電腦可讀存儲媒體上的程式產品。程式產品的一或多個程式限定各方面的功能(包括本文所述的方法)。示例性電腦可讀存儲媒體包括但不限於：不可寫存儲媒體(例如，在電腦內的唯讀記憶體裝置，諸如可由CD-ROM驅動器讀取的CD-ROM盤、快閃記憶體、ROM晶圓或任何類型的固態非易失性半導體記憶體)，資訊持久性地存儲在此不可寫存儲媒體上；以及可寫存儲媒體(例如，在磁碟機或硬碟驅動器內的軟碟或任何類型的固態隨機存取半導體記憶體)，可更改的資訊存儲在此可寫存儲媒體上。當實施指示本文所述的方法的功能的電腦可讀指令時，此類電腦可讀存儲媒體是本揭示原理的各方面。
儘管前述內容針對的是本原理的實施例，但是在不脫離本原理的基本範圍的情況下，可以設想本原理的其他和進一步實施例。
100:方法 102:框 104:框 106:框 108:框 110:框 112:框 200:方法 204:框 206:框 208:框 300:框 302:框 304:框 306:框 400:基板處理系統 402:腔室 403:處理容積 404:支撐件 405:升降桿通道 406:基板 407:升降桿組件 408:驅動機構 409:升降桿 410:真空源 411:傳熱通道 412:燈陣列 413:傳熱供應 414:燈驅動器 416:控制器 417:支撐表面 418:燈驅動器AC電源 419:開口 420:燈 422:燈 424:燈 430:氣體輸送系統 432:加熱元件AC電源 434:氣體溫度控制器 436:氣體供應 438:氣體流量控制閥 440:加熱元件 450:系統控制器 452:中央處理單元(CPU) 454:記憶體 456:支援電路
可以參考附圖中描繪的本原理的示例性實施例來理解在以上簡要地概述且以下更詳細論述的本原理的實施例。然而，附圖僅示出了本原理的典型的實施例，並且因此不被認為是範圍的限制，因為本原理可以允許其他等效實施例。
圖1是根據本原理的一些實施例的在晶圓級封裝製程期間結合翹曲控制的方法。
圖2是根據本原理的一些實施例的在晶圓級封裝製程期間調整翹曲校正的方法。
圖3是根據本原理的一些實施例的執行翹曲減小的方法。
圖4是根據本原理的一些實施例的用於控制基板翹曲的基板處理系統的剖視圖。
為了便於理解，已經儘可能地使用相同的元件符號標示各圖共有的相同元件。附圖未按比例繪製，並且為了清楚起見，可以進行簡化。一個實施例的要素和/或特徵可以有利地併入其他實施例，而不進一步敘述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102:框
104:框
106:框
108:框
110:框
112:框

Claims (15)

  1. 一種在一晶圓級封裝製程中在一基板上進行精細間距圖案化的方法，該方法包括以下步驟：藉由將該基板斜升到一第一溫度且保持為該第一溫度達一第一持續時間以及將該基板斜升到一第二溫度且保持為該第二溫度達一第二持續時間來對該基板執行一第一翹曲校正製程，其中該第一溫度大於該第二溫度；在該基板上的一聚合物層中形成通孔；固化該聚合物層；藉由將該基板斜升到一第三溫度且保持為該第三溫度達一第三持續時間以及將該基板斜升到一第四溫度且保持為該第四溫度達一第四持續時間來對該基板執行一第二翹曲校正製程，其中該第三溫度大於該第四溫度；以及用具有10/10μm或更小的一線/空間的精細間距圖案化來在該基板上形成一再分佈層。
  2. 如請求項1所述的方法，其中該精細間距圖案化具有5/5μm或更小的一線/空間。
  3. 如請求項1所述的方法，其中該精細間距圖案化具有2/2μm或更小的一線/空間。
  4. 如請求項1所述的方法，其中在該第二翹曲 校正製程之後，該基板具有500μm或更小的一翹曲。
  5. 如請求項4所述的方法，其中在該第二翹曲校正製程之後，該基板具有400μm或更小的一翹曲。
  6. 如請求項1所述的方法，其中該第一翹曲校正製程的該第一溫度大於該第二翹曲校正製程的該第三溫度。
  7. 如請求項1所述的方法，其中該第一翹曲校正製程的該第一溫度近似等於該第二翹曲校正製程的該第三溫度。
  8. 如請求項1所述的方法，其中一後續第一翹曲校正製程的一後續第一溫度是基於該第一翹曲校正製程的該第一溫度。
  9. 如請求項1所述的方法，其中該第一溫度為近似在該基板上的該聚合物層的一玻璃轉變溫度。
  10. 如請求項1所述的方法，其中該第一溫度、該第二溫度、該第三溫度或該第四溫度是藉由線性地斜升而獲得的。
  11. 如請求項1所述的方法，其中當在該第一翹曲校正製程之前已經執行一物理氣相沉積(PVD)製程時，該第一溫度低於該聚合物層的一玻璃轉變溫度。
  12. 如請求項1所述的方法，其中該基板是由多個晶粒組成的一重構晶圓。
  13. 如請求項1所述的方法，還包括以下步驟：執行一化學機械拋光(CMP)製程以增強該精細間距圖案化。
  14. 一種非暫態電腦可讀媒體，該非暫態電腦可讀媒體上存儲有指令，該等指令在被執行時致使在一晶圓級封裝製程中執行在一基板上進行精細間距圖案化的方法，該方法包括以下步驟：藉由將該基板斜升到一第一溫度且保持為該第一溫度達一第一持續時間以及將該基板斜升到一第二溫度且保持為該第二溫度達一第二持續時間來對該基板執行一第一翹曲校正製程，其中該第一溫度大於該第二溫度；在該基板上的一聚合物層中形成通孔；固化該聚合物層；藉由將該基板斜升到一第三溫度且保持為該第三溫度達一第三持續時間以及將該基板斜升到一第四溫度且保持為該第四溫度達一第四持續時間來對該基板執行一第二翹曲校正製程，其中該第三溫度大於該第四溫度；以及用具有10/10μm或更小的一線/空間的精細間距圖案化來在該基板上形成一再分佈層。
  15. 如請求項14所述的非暫態電腦可讀媒體， 其中該第一翹曲校正製程的該第一溫度大於該第二翹曲校正製程的該第三溫度，其中在該第二翹曲校正製程之後，該基板具有400μm或更小的一翹曲，並且其中該精細間距圖案化具有2/2μm或更小的一線/空間。
TW108138388A 2018-10-26 2019-10-24 用於在晶圓級封裝製程中控制翹曲的方法和設備 TWI835900B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862751200P 2018-10-26 2018-10-26
US62/751,200 2018-10-26
US16/584,695 2019-09-26
US16/584,695 US11421316B2 (en) 2018-10-26 2019-09-26 Methods and apparatus for controlling warpage in wafer level packaging processes

Publications (2)

Publication Number Publication Date
TW202025345A TW202025345A (zh) 2020-07-01
TWI835900B true TWI835900B (zh) 2024-03-21

Family

ID=70327939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138388A TWI835900B (zh) 2018-10-26 2019-10-24 用於在晶圓級封裝製程中控制翹曲的方法和設備

Country Status (7)

Country Link
US (1) US11421316B2 (zh)
KR (1) KR102615100B1 (zh)
CN (1) CN111106019A (zh)
PH (1) PH12021550929A1 (zh)
SG (1) SG11202103929PA (zh)
TW (1) TWI835900B (zh)
WO (1) WO2020086521A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
US20210217707A1 (en) * 2020-01-10 2021-07-15 Mediatek Inc. Semiconductor package having re-distribution layer structure on substrate component
CN112466762A (zh) * 2020-11-09 2021-03-09 太极半导体（苏州）有限公司 一种基板翘曲改良的注塑烘烤工艺
CN113436994B (zh) * 2021-06-21 2024-02-09 江苏中科智芯集成科技有限公司 一种精密控制的固化处理介电材料的半导体装置及方法
US11929260B2 (en) 2021-08-24 2024-03-12 Applied Materials, Inc. Low warpage curing methodology by inducing curvature

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160240423A1 (en) * 2015-02-12 2016-08-18 Kabushiki Kaisha Toshiba Exposure method, manufacturing method of device, and thin film sheet
US20160322234A1 (en) * 2015-04-29 2016-11-03 Applied Materials, Inc. Methods and apparatus for correcting substrate deformity

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US7476289B2 (en) * 2006-06-29 2009-01-13 Applied Materials, Inc. Vacuum elastomer bonding apparatus and method
US8916416B2 (en) 2007-09-25 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of laser-marking laminate layer formed over eWLB with tape applied to opposite surface
US20100167471A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics Asia Pacific Pte. Ltd. Reducing warpage for fan-out wafer level packaging
US9583676B2 (en) * 2011-10-21 2017-02-28 Koninklijke Philips N.V. Low warpage wafer bonding through use of slotted substrates
US9385006B2 (en) 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US8846448B2 (en) 2012-08-10 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Warpage control in a package-on-package structure
US9123732B2 (en) 2012-09-28 2015-09-01 Intel Corporation Die warpage control for thin die assembly
KR101393700B1 (ko) 2012-11-29 2014-05-13 서울과학기술대학교 산학협력단 웨이퍼의 휨 발생 방지 기능을 강화시킨 팬 아웃 웨이퍼 레벨 패키징 공정
US9449943B2 (en) 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
US20150371884A1 (en) 2014-06-19 2015-12-24 Avago Technologies General Ip (Singapore) Pte. Ltd Concentric Stiffener Providing Warpage Control To An Electronic Package
US10490521B2 (en) 2014-06-26 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced structure for info wafer warpage reduction
CN105960708B (zh) * 2014-09-27 2019-11-05 英特尔公司 采用单向加热的使用钢化玻璃的基板翘曲控制
WO2016176566A1 (en) * 2015-04-29 2016-11-03 Applied Materials, Inc. Methods and apparatus for correcting substrate deformity
US20160351462A1 (en) * 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
JP5989929B1 (ja) * 2016-02-17 2016-09-07 太陽インキ製造株式会社 硬化性樹脂組成物
US10325790B2 (en) * 2016-04-29 2019-06-18 Applied Materials, Inc. Methods and apparatus for correcting substrate deformity
US10163802B2 (en) * 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160240423A1 (en) * 2015-02-12 2016-08-18 Kabushiki Kaisha Toshiba Exposure method, manufacturing method of device, and thin film sheet
US20160322234A1 (en) * 2015-04-29 2016-11-03 Applied Materials, Inc. Methods and apparatus for correcting substrate deformity

Also Published As

Publication number Publication date
SG11202103929PA (en) 2021-05-28
PH12021550929A1 (en) 2021-11-22
WO2020086521A1 (en) 2020-04-30
US11421316B2 (en) 2022-08-23
KR102615100B1 (ko) 2023-12-15
US20200131624A1 (en) 2020-04-30
KR20210063479A (ko) 2021-06-01
TW202025345A (zh) 2020-07-01
CN111106019A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
TWI835900B (zh) 用於在晶圓級封裝製程中控制翹曲的方法和設備
TWI575638B (zh) A substrate processing apparatus, a manufacturing method, a program, and a recording medium of a semiconductor device
JP5113109B2 (ja) 半導体装置の製造方法、温度調整方法、および制御プログラム
KR101796542B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN107534003B (zh) 用于校正基板变形的方法与设备
EP1624477B1 (en) Adhesive injection apparatus and method
JP7335243B2 (ja) Ａｌｄ膜特性の補正および可調節性のためのマルチゾーン台座
TWI690019B (zh) 用於校正基板變形的方法和設備
JP6151789B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TW201631685A (zh) 除氣方法
JP2004349461A (ja) 半導体装置の製造方法
US20160240366A1 (en) Processing of Semiconductor Devices
JP2010092389A (ja) 熱処理装置の温度制御方法
KR20130142963A (ko) 열처리 장치
KR20210088003A (ko) 향상된 열 균일성을 위한 복수 층 히터를 갖는 세라믹 페데스탈
JP2019504507A (ja) 複数種類のチャンバを有する集積型の層エッチングシステム
JP2004339609A (ja) ウェハ台座カバー
US20180272390A1 (en) Batch processing load lock chamber
KR100803562B1 (ko) 기판 처리 장치
TWI828245B (zh) 用於減少基板冷卻時間的設備及方法
TWI853853B (zh) 用於增進熱均勻性的具有多層加熱器之陶瓷支座
US20220005712A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Method of Processing Substrate Support
JP2010093096A (ja) 熱処理装置の温度制御方法及び熱処理装置
WO2016176566A1 (en) Methods and apparatus for correcting substrate deformity
JP2004339608A (ja) 集積回路デバイス用の＜１１１＞配向アルミニウム膜を作製するための装置および方法