JP2019504507A - 複数種類のチャンバを有する集積型の層エッチングシステム - Google Patents

複数種類のチャンバを有する集積型の層エッチングシステム Download PDF

Info

Publication number
JP2019504507A
JP2019504507A JP2018540100A JP2018540100A JP2019504507A JP 2019504507 A JP2019504507 A JP 2019504507A JP 2018540100 A JP2018540100 A JP 2018540100A JP 2018540100 A JP2018540100 A JP 2018540100A JP 2019504507 A JP2019504507 A JP 2019504507A
Authority
JP
Japan
Prior art keywords
processing
substrate
chamber
film stack
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018540100A
Other languages
English (en)
Inventor
イン チャン，
イン チャン，
チンチュン チョウ，
チンチュン チョウ，
ジョナサン ソンフル キム，
ジョナサン ソンフル キム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019504507A publication Critical patent/JP2019504507A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本書に記載の実施形態は概して、エッチング処理システムなどの基板処理システムに関する。本書の一実施形態では、基板処理システムが開示される。この基板処理システムは、移送チャンバと、移送チャンバに連結された複数の処理チャンバとを含む。複数の処理チャンバは、第１処理チャンバ、第２処理チャンバ、及び第３処理チャンバを含む。第１処理チャンバは、基板上に形成された膜積層体の表面を方向性をもって改質するよう構成される。第２処理チャンバは、膜積層体の表面上にエッチング剤を堆積させるよう構成される。第３処理チャンバは、膜積層体を高温昇華プロセスに暴露するよう構成される。
【選択図】図３

Description

本書に記載の実施形態は、基板を処理するためのエッチングシステムに関し、より具体的には、複数種類のチャンバを有する集積型の層エッチングシステムに関する。
関連技術の説明
ハーフミクロン未満単位のフィーチャ、及び更に小さなフィーチャを確実に作製することは、半導体デバイスの次世代の超大規模集積（ＶＬＳＩ）及び極超大規模集積（ＵＬＳＩ）のための、重要な技術的課題の１つである。しかし、回路技術の限界が押し上げられるにつれて、ＶＬＳＩ／ＵＬＳＩ技術の寸法が縮小していることにより、処理能力に対する追加的な要求が生じている。基板上に信頼性の高いゲート構造物を形成することは、ＶＬＳＩ及びＵＬＳＩの成功にとって、かつ、個々の基板及びダイの回路密度の増大及び品質の向上のための継続的な取り組みにとって、重要なことである。
次世代デバイスの回路密度が増大するにつれて、ビア、トレンチ、コンタクト、ゲート構造物、及びその他のフィーチャといった相互接続部、並びにそれらの間の誘電体材料の幅が、４５ｎｍ及び３２ｎｍという寸法に減少する一方で、誘電体層の厚さは実質的に一定に保たれ、その結果、フィーチャのアスペクト比が増大している。次世代のデバイス及び構造物の製造を可能にするためには、トランジスタの性能を向上させるよう、半導体チップの三次元（３Ｄ）積層が利用されることが多い。従来型の２次元の代わりに３次元にトランジスタを配列することによって、複数のトランジスタが、互いに密接して、集積回路（ＩＣ）内に配置されうる。半導体チップの三次元（３Ｄ）積層により、ワイヤ長が低減されると共に、配線遅延が低く保たれる。半導体チップの三次元（３Ｄ）積層の製造においては、階段状構造物が利用されることが多い。これにより、多重相互接続構造物がその上に配置されて、高密度の垂直トランジスタデバイスを形成することが可能になる。
ゆえに、集積回路の製造コスト、メモリセルのサイズ、及び電力消費量の削減を継続するために、基板を処理するための改良型の方法が必要とされている。
本書に記載の実施形態は概して、エッチング処理システムなどの基板処理システムに関する。一実施形態では、複数の処理チャンバが連結されている移送チャンバを含む、基板処理システムが開示される。複数の処理チャンバは、第１処理チャンバ、第２処理チャンバ、及び第３処理チャンバを含む。第１処理チャンバは、第１処理チャンバの中で処理される基板上に形成された膜積層体の表面を、方向性をもって（一方向から）改質するよう構成される。第２処理チャンバは、膜積層体の表面上にエッチング剤（ｅｔｃｈａｎｔ）を堆積させるよう構成される。第３処理チャンバは、膜積層体を高温昇華（ｓｕｂｌｉｍａｔｉｏｎ）プロセスに暴露するよう構成される。
本書の別の実施形態では、基板を処理する方法が開示される。この方法は、基板の表面上に堆積された膜積層体の露出した層を方向性をもって改質することと、露出した層の改質された表面上に、エッチング剤を選択的に堆積させることと、高温昇華プロセスに基板を暴露することとを、含む。
本書の別の実施形態では、別の基板処理システムが開示される。この基板処理システムは、移送チャンバと、移送チャンバに連結された複数の処理チャンバと、基板ハンドラとを含む。複数の処理チャンバは、第１処理チャンバ、第２処理チャンバ、第３処理チャンバ、及び第４処理チャンバを含む。第１処理チャンバは、第１処理チャンバの中で処理される基板上に形成された膜積層体の表面を、方向性をもって改質するよう構成される。第２処理チャンバは、膜積層体の表面上にエッチング剤を堆積させるよう構成される。第３処理チャンバは、膜積層体を高温昇華プロセスに暴露するよう構成される。第４処理チャンバは、膜積層体をエッチングするよう構成される。基板ハンドラは、移送チャンバ内に配置され、かつ、処理チャンバ間で基板を移送するよう構成される。
本開示の上述の特徴を詳しく理解しうるように、上記で簡単に要約した本開示のより詳細な説明が、実施形態を参照することによって得られ、実施形態の一部は付随する図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容しうることから、付随する図面がこの開示の典型的な実施形態のみを例示していること、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
一実施形態による、シリコン材料除去プロセスに適した例示的な処理チャンバの断面図である。 一実施形態による、パターニングプロセスの実施に適した処理チャンバの一例の断面図である。 一実施形態による半導体処理システムの平面図を示す。 別の実施形態による半導体処理システムの平面図を示す。 一実施形態による、基板を処理するための方法の一実施形態を示すフロー図である。 図６Ａから６Ｅは、一実施形態による、図５の方法の種々の段階における基板の断面図を示す。
わかりやすくするために、複数の図に共通する同一の要素を指し示すのに、適宜同一の参照番号を使用した。加えて、一実施形態の要素は、有利には、本書に記載の他の実施形態における利用に適合しうる。
図１は、一例による処理チャンバ１００を示している。処理チャンバ１００は、基板の表面上に配置された材料層から、材料を除去するよう構成されうる。処理チャンバ１００は、プラズマ支援型の乾式エッチングプロセスを実施するのに、特に有用である。
処理チャンバ１００は、処理領域１４１を画定するチャンバ本体１１２を含む。リッドアセンブリ１２３が、チャンバ本体１１２の上端に配置され、処理領域１４１を区切っている。支持アセンブリ１８０が、リッドアセンブリ１２３の下に（少なくとも部分的にチャンバ本体１１２の中に）配置される。
チャンバ本体１１２は、処理チャンバ１００の処理領域１４１へのアクセスを提供するためにチャンバ本体１１２の側壁に形成された、スリットバルブ開口１１４を含む。スリットバルブ開口１１４は、ドア（図示せず）により選択的に開閉されて、ウエハ操作ロボット（同じく図示せず）による、チャンバ本体１１２の処理領域１４１へのアクセスを可能にする。
一又は複数の実行形態では、チャンバ本体１１２は、内部に形成されたチャネル１１５であって、それを通って熱伝達流体が流れるためのチャネル１１５を含む。チャンバ本体１１２は、支持アセンブリ１８０を取り囲むライナ１２０を更に含みうる。ライナ１２０は、保守管理及び洗浄のために取外し可能である。一又は複数の実施形態では、ライナ１２０は、一又は複数の開孔１２５と、真空システムと流体連通している、ライナ１２０内に形成されたポンピングチャネル１２９とを含む。開孔１２５は、ポンピングチャネル１２９に至るガスの流路を提供し、ポンピングチャネル１２９は、処理チャンバ１００内のガスのための出口を提供する。
真空システムは、処理チャンバ１００を通るガスの流れを調節するための、真空ポンプ１３０及びスロットルバルブ１３２を含みうる。真空ポンプ１３０は、チャンバ本体１１２内に配置された真空ポート１３１に連結され、真空ポート１３１は、ライナ１２０の中に形成されたポンピングチャネル１２９と流体連通する。
遠隔プラズマシステム１１０は、ハロゲン含有前駆体（例えばフッ素含有前駆体）を調製しうる。ハロゲン含有前駆体は次いで、ガス注入アセンブリ１１１を通って移動する。ガス注入アセンブリ１１１の中には、２つの分離したガス供給チャネル（第１チャネル１０９及び第２チャネル１１３）がある。一例では、第１チャネル１０９が遠隔プラズマシステム１１０（ＲＰＳ）を通過するガスを運ぶ一方、第２チャネル１１３は、遠隔プラズマシステム１１０を迂回する。リッドアセンブリ１２３と、複数の貫通孔１５６を有するシャワーヘッド１５３は、絶縁リング１２４によって分離される。これにより、シャワーヘッド１５３に対するＡＣ電位が、リッドアセンブリ１２３に印加されることが可能になる。リッドアセンブリ１２３とシャワーヘッド１５３との間のＡＣ電位は、リッドアセンブリ１２３とシャワーヘッド１５３との間に画定されたチャンバプラズマ領域１２１内でプラズマを発生させる（ｓｔｒｉｋｅ）のに十分でありうる。
支持アセンブリ１８０は、チャンバ本体１１２の中での処理のために基板（図１には図示せず）を支持するよう構成された、支持部材１８５を含みうる。支持部材１８５は、チャンバ本体１１２の底面に形成された、中央に位置する開口１１６を通って延在するシャフト１８７を通じて、リフト機構１８３に連結されうる。リフト機構１８３は、シャフト１８７の周囲からの真空漏れを防止するベローズ１８８によって、チャンバ本体１１２にフレキシブルに密封されうる。支持アセンブリ１８０は、支持部材１８５の周りに配置されたエッジリング１９６を更に含みうる。
支持部材１８５は、リフトピン１９３を収容するために支持部材１８５を通って形成されたボア１９２（そのうちの１つを図１に示す）を含みうる。リフトピン１９３は、チャンバ本体１１２の中に配置された可動式の環状リフトリング１９５によって変位されると、それぞれのボア１９２の中で動くことが可能である。
支持アセンブリ１８０の温度は、支持部材１８５の本体に埋設された流体チャネル１９８を通って循環する流体によって、制御されうる。一又は複数の実行形態では、流体チャネル１９８は、支持アセンブリ１８０のシャフト１８７を通って配置された熱伝達導管１９９と流体連通する。流体チャネル１９８は、熱伝達導管１９９から支持部材１８５の基板受容面への均一な熱伝達を提供するために、支持部材１８５の周縁に沿って位置付けられる。流体チャネル１９８及び熱伝達導管１９９は、所望に応じて支持部材１８５を加熱するか或いは冷却するために、熱伝達流体を流しうる。
処理チャンバ１００の動作を制御するために、コントローラ１７０が処理チャンバ１００に連結される。コントローラ１７０は、中央処理装置（ＣＰＵ）１７２、メモリ１７４、及び、プロセスシーケンスを制御し、かつガスパネル１７８からのガス流を調節するために利用されるサポート回路１７６を含む。ＣＰＵ１７２は、産業用設定で使用されうる任意の形態の汎用コンピュータプロセッサでありうる。ランダムアクセスメモリ、読み出し専用メモリ、フロッピー若しくはハードディスクドライブ、又は他の形態のデジタル記憶装置といったメモリ１７４に、ソフトウェアルーチンが記憶されうる。サポート回路１７６は、従来的にはＣＰＵ１７２に連結されるものであり、キャッシュ、クロック回路、入出力システム、電源などを含みうる。コントローラ１７０と処理チャンバ１００の様々な構成要素との間の双方向通信は、多数の信号ケーブルを経由して処理される。
図２は、一例による処理チャンバ２００を示している。処理チャンバ２００は、内部空間２０６を囲む、チャンバ本体２０２及びリッド２０４を含む。チャンバ本体２０２は通常、側壁２０８及び底部２１０を含む。処理チャンバ２００への基板２０１の出入りを容易にするために、基板支持ペデスタルのアクセスポート（図示せず）が側壁２０８に画定され、スリットバルブによって選択的に密封されうる。排気ポート２２６がチャンバ本体２０２に画定され、内部空間２０６とポンプシステム２２８とを連結する。
処理ガス及び／又は洗浄ガスを内部空間２０６に提供するために、ガスパネル２５８が処理チャンバ２００に連結される。図２に示している例では、ガスパネル２５８から処理チャンバ２００の内部空間２０６へのガスの供給を可能にするために、注入ポート２３２’、２３２’’がリッド２０４に設けられる。
シャワーヘッドアセンブリ２３０が、リッド２０４の内側表面２１４に連結される。シャワーヘッドアセンブリ２３０は複数の開孔を含み、この複数の開孔は、ガスが、処理チャンバ２００内で処理されている基板２０１の表面の端から端まで既定の分布状態になるように、注入ポート２３２’、２３２’’から処理チャンバ２００の内部空間２０６へと、シャワーヘッドアセンブリ２３０を通って流れることを可能にする。
混合ガスが、処理のために内部空間２０６に進入する前に、遠隔プラズマ源から分離すること（ｄｉｓｓｏｃｉａｔｉｎｇ）を容易にするために、遠隔プラズマ源２７７が、オプションで、ガスパネル２５８に連結されうる。ＲＦソース電力２４３が、適合したネットワーク２４１を通じて、シャワーヘッドアセンブリ２３０に連結される。
基板支持ペデスタルアセンブリ２４８が、処理チャンバ２００の内部空間内の、シャワーヘッドアセンブリ２３０の下に配置される。基板支持ペデスタルアセンブリ２４８は、処理中に基板２０１を支持する。基板支持ペデスタルアセンブリ２４８は、通常、基板支持ペデスタルアセンブリ２４８を通って配置された複数のリフトピン（図示せず）を含み、この複数のリフトピンは、基板２１０を基板支持ペデスタルアセンブリ２４８から上昇させ、従来型の様態でのロボット（図示せず）を用いた基板２０１の交換を容易にするよう、構成される。
一実行形態では、基板支持ペデスタルアセンブリ２４８は、取付板２６２と、ベース２６４と、静電チャック２６６とを含む。取付板２６２は、チャンバ本体２０２の底部２１０に連結されており、ベース２６４及び静電チャック２６６までユーティリティ（電気等の有用物）をルーティングするための通路を含む。静電チャック２６６は、基板２０１をシャワーヘッドアセンブリ２３０の下で保持するための、少なくとも１つのクランプ電極２８０を備える。従来的に既知であるように、静電チャック２６６は、チャック電源２８２によって駆動されて、基板２０１をチャック面に保持する静電力を発生させる。あるいは、基板２０１は、クランプ、真空、又は重力によって基板支持ペデスタルアセンブリ２４８に保持されうる。
ベース２６４と静電チャック２６６の少なくとも一方は、基板支持ペデスタルアセンブリ２４８の横方向温度プロファイルを制御するために、少なくとも１つのオプションの埋設ヒータ２７６、少なくとも１つのオプションの埋設アイソレータ２７４、及び、複数の導管２６８、２７０を含みうる。導管２６８、２７０は、導管を通して温度調節流体を循環させる流体源２７２に、流通可能に連結される。ヒータ２７６は、電源２７８によって調節される。導管２６８、２７０及びヒータ２７６は、ベース２６４の温度を制御し、それによって静電チャック２６６を加熱及び／又は冷却するために、利用される。静電チャック２６６及びベース２６４の温度は、複数の温度センサ２９０、２９２を使用してモニタされうる。
一実行形態では、基板支持ペデスタルアセンブリ２４８は、カソードとして構成され、かつ、複数のＲＦバイアス電源２８４、２８６に連結されている電極２８０を含む。ＲＦバイアス電源２８４、２８６は、適合した回路２８８を通じて、基板支持ペデスタルアセンブリ２４８内に配置された電極２８０、及び別の電極に連結される。追加のバイアス電源２８９が、プラズマの特性を制御するために電極２８０に連結されうる。ＲＦバイアス電力は、チャンバ本体２０２の処理領域内にあるガスから形成されるプラズマ放電を励起し、維持する。
コントローラ２５０が、処理チャンバ２００の動作を制御するために、処理チャンバ２００に連結される。コントローラ２５０は、中央処理装置（ＣＰＵ）２５２、メモリ２５４、及び、プロセスシーケンスを制御し、かつガスパネル２５８からのガス流を調節するために利用されるサポート回路２５６を含む。ＣＰＵ２５２は、産業用設定で使用されうる任意の形態の汎用コンピュータプロセッサでありうる。ランダムアクセスメモリ、読み出し専用メモリ、フロッピー若しくはハードディスクドライブ、又は他の形態のデジタル記憶装置といったメモリ２５４に、ソフトウェアルーチンが記憶されうる。サポート回路２５６は、従来的にはＣＰＵ２５２に連結され、かつ、キャッシュ、クロック回路、入出力システム、電源などを含みうる。コントローラ２５０と処理チャンバ２００の様々な構成要素との間の双方向通信は、多数の信号ケーブルを経由して処理される。
図３は、本書に記載の方法が実践されうる半導体処理システム３００を示している。本発明から恩恵を受けるよう適合しうる処理システムの１つは、カリフォルニア州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されている３００ｍｍ ＰｒｏｄｕｃｅｒTM処理システムである。処理システム３００は、移送チャンバ３０２と、移送チャンバ３０２に連結された複数の処理チャンバ３０４ａ〜３０４ｃとを含みうる。この処理システムは、前方プラットフォーム３０６と、前方開口型統一ポッド（ＦＯＵＰ）３０８と、ロードロックチャンバ３１０と、基板ハンドラ３１２とを更に含みうる。
前方プラットフォーム３０６において、ＦＯＵＰ３０８に含まれる基板カセット３１４が支持される。基板は、ロードロックチャンバ３１０、基板ハンドラ３１２を収容している移送チャンバ３０２、及び、一連の処理チャンバ３０４ａ〜３０４ｃにローディングされ、かつ、これらのチャンバからアンローディングされる。ロードロックチャンバ３１０は、真空密封を維持するために、処理システム３００内に導入された基板をポンプダウンしうる。
処理チャンバ３０４ａ〜３０４ｃの各々は、いくつかの基板関連動作を実施するよう、装備されうる。例えば、処理チャンバ３０４ａは基板表面を方向性をもって改質するためのチャンバ（例えば、好適に適合したＳｙｍ３TMチャンバ）であってよく、処理チャンバ３０４ｂは、エッチング剤を堆積させるための堆積チャンバ（例えば、好適に適合したＦｒｏｎｔｉｅｒTMチャンバ）であってよく、かつ、処理チャンバ３０４ｃは、昇華のための高温チャンバでありうる。
コントローラ３２０は、下記で図５と併せて説明する方法などの、処理システム３００の全ての態様を動作させるよう構成されうる。例えば、コントローラ３２０は、基板上に金属製相互接続部を形成する方法を制御するよう、構成されうる。コントローラ３２０は、基板処理の制御を容易にするために処理システムの様々な構成要素に連結された、メモリ３２４及び大容量記憶デバイスと共に動作可能なプログラム可能中央処理装置（ＣＰＵ）３２２、入力制御ユニット、並びにディスプレイユニット（図示せず）（例えば、電源、クロック、キャッシュ、入出力（Ｉ／Ｏ）回路、及びライナ）を含む。コントローラ３２０は、前駆体、処理ガス、及びパージガスの流れをモニタするセンサを含む処理システム３００のセンサを通じて基板処理をモニタするための、ハードウェアも含む。基板温度やチャンバ雰囲気圧などといったシステムパラメータを測定する他のセンサも、コントローラ３２０に情報を提供しうる。
上述の処理システム３００の制御を容易にするため、ＣＰＵ３２２は、様々なチャンバ及びサブプロセッサを制御するために産業用設定で使用されうる、任意の形態の汎用コンピュータプロセッサのうちの１つ（例えば、プラグラム可能な論理制御装置（ＰＬＣ））でありうる。メモリ３２４は、ＣＰＵ３２２に接続されており、非一時的であり、かつ、容易に入手可能なメモリ（ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、フロッピーディスクドライブ、ハードディスク、又は他の任意の形態のローカル若しくは遠隔のデジタル記憶装置など）のうちの一又は複数でありうる。サポート回路３２６は、従来型の様態でプロセッサをサポートするために、ＣＰＵ３２２に連結される。荷電種の生成、加熱、及びその他のプロセスは通常、典型的にはソフトウェアルーチンとして、メモリ３２４に記憶される。ソフトウェアルーチンは、ＣＰＵ３２２によって制御されるハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によっても、記憶されかつ／又は実行されうる。
メモリ３２４は、指令を含むコンピュータ可読記憶媒体の形態であり、ＣＰＵ３２２によって実行されると、処理システム３００の動作を促進する。メモリ３２４内の指令は、本開示の方法を実装するプログラムなどのプログラム製品の形態である。プログラムコードは、いくつかの異なるプログラミング言語のうちの任意の１つに適合しうる。一例では、本開示は、コンピュータシステムと共に使用されるコンピュータ可読記憶媒体に記憶されたプログラム製品として、実装されうる。プログラム製品のプログラム（複数可）が、実施形態の機能（本書に記載の方法を含む）を規定する。例示的なコンピュータ可読記憶媒体は、（ｉ）情報を恒久的に記憶する、書き込み不能の記憶媒体（例えば、ＣＤ−ＲＯＭドライブによって読み出し可能なＣＤ−ＲＯＭディスク、フラッシュメモリ、ＲＯＭチップ、又は、任意の種類の固体状態不揮発性半導体メモリなどの、コンピュータ内の読み出し専用メモリデバイス）、及び、（ｉｉ）変更可能な情報を記憶する、書き込み可能な記憶媒体（例えば、ディスケットドライブ若しくはハードディスクドライブの中のフロッピーディスク、又は、任意の種類の固体状態ランダムアクセス半導体メモリ）を含むが、それらに限定されるわけではない。かかるコンピュータ可読記憶媒体は、本書に記載の方法の機能を命令するコンピュータ可読指令を保有している場合、本開示の実施形態となる。
図４は、一実施形態による、半導体処理システム４００を示している。半導体処理システム４００は、半導体処理システム３００に類似している。しかし、半導体処理システム４００においては、高温チャンバ３０４ｃが、（図３における）ロードロックチャンバの場所に移動している。半導体処理システム４００は、移送チャンバ３０２に連結されたチャンバ４０４を更に含む。一例では、チャンバ４０４は化学気相堆積（ＣＶＤ）チャンバでありうる。
図５は、基板を処理するための方法５００の一実施形態を示すフロー図である。図６Ａから図６Ｅは、図５の方法５００の種々の段階における基板の断面図を示している。
図６Ａには基板６００が描かれている。基板６００の上には膜積層体６０１が堆積されており、膜積層体６０１は、エッチング停止層６０２と、パターニングされた構造物６０４と、スペーサ層６０６とを備える。エッチング停止層６０２は基板６００の表面上に堆積される。パターニングされた構造物６０４が、エッチング停止層６０２上に堆積される。複数の開口６１０が、パターニングされた構造物６０４の間に形成される。複数の開口６１０により、エッチング停止層６０２の一部分６１２が露出する。スペーサ層６０６は、パターニングされた構造物６０４の側壁６１４、及び露出した部分６１２に堆積される。スペーサ層６０６は、エッチング停止層６０２用に選択された材料とは異なる、誘電体材料でありうる。
方法５００は、ブロック５０２で始まる。ブロック５０２において、図６Ｂに示しているように、基板６００の露出した層が、活性化学作用に基づくプラズマを用いて、方向性をもって改質される。例えば、露出した層が、非活性プラズマトリートメント６１６を用いて、方向性をもって改質される。一実施形態では、非活性プラズマ処理は、チャンバ３０４ａ内で実施されうる。不活性プラズマトリートメント６１６を生成するために、不活性ガスが使用されうる。
ブロック５０４において、図６Ｃで示しているように、エッチング剤６１８が、露出した層の改質された表面上に選択的に堆積される。エッチング剤は、チャンバ３０４ｂ内などの低圧／低温環境において、ダウンストリーム（下降流）プラズマを用いて堆積されうる。
ブロック５０６において、図６Ｄに示しているように、基板６００が高温昇華プロセスに暴露される。高温昇華プロセスは、チャンバ３０４ｃなどの高温処理チャンバ内で実施されうる。高温昇華プロセスは、ブロック５０４で堆積されたエッチング剤６０８を除去することによって、パターニングされた構造物６０４を露出させるよう構成される。ブロック５０２〜５０６は、パターニングされた構造物６０４が露出するまで反復される。
一実施形態では、方法５００はブロック５０８を更に含む。ブロック５０８において、図６Ｅに示しているように、基板６００は、開口６１０内にエッチング停止層６０２を露出させるためのエッチングプロセスを経る。例えば、基板６００は、図４のチャンバ４０４などのＣＶＤチャンバに移送されうる。移送後に、エッチングプロセスを経て、開口６１０内のエッチング停止層６０２が露出する。
上記の説明は特定の実施形態を対象としているが、その基本的な範囲から逸脱しなければ、他の実施形態及び更なる実施形態が考案されてよく、その範囲は、以下の特許請求の範囲によって決まる。

Claims (15)

  1. 基板を処理するための処理システムであって、
    移送チャンバと、
    前記移送チャンバに連結された複数の処理チャンバとを備え、前記複数の処理チャンバが、
    前記基板に堆積された膜積層体の表面を方向性をもって改質するよう構成された第１処理チャンバ、
    前記膜積層体の表面上にエッチング剤を堆積させるよう構成された第２処理チャンバ、及び、
    前記膜積層体を高温昇華プロセスに暴露するよう構成された第３処理チャンバを備える、処理システム。
  2. 前記複数の処理チャンバが、
    前記基板をエッチングするよう構成された第４処理チャンバを更に備える、請求項１に記載の処理システム。
  3. 基板を処理するための処理システムであって、
    移送チャンバと、
    前記移送チャンバに連結された複数の処理チャンバであって、
    前記基板に堆積された膜積層体の表面を方向性をもって改質するよう構成された第１処理チャンバ、
    前記膜積層体の表面上にエッチング剤を堆積させるよう構成された第２処理チャンバ、
    前記膜積層体を高温昇華プロセスに暴露するよう構成された第３処理チャンバ、及び、
    前記膜積層体をエッチングするよう構成された第４処理チャンバを含む、複数の処理チャンバと、
    前記移送チャンバ内に配置され、かつ、前記処理チャンバ間で前記基板を移送するよう構成された、基板ハンドラとを備える、処理システム。
  4. 前記第１処理チャンバが、非反応性ガスを用いて前記膜積層体の表面を方向性をもって改質するよう構成される、請求項１又は３に記載の処理システム。
  5. 前記第１処理チャンバが、Ｈ２の形態の前記非反応性ガスを提供するよう構成されたガスパネルに連結される、請求項４に記載の処理システム。
  6. 前記第２処理チャンバが、フッ素を提供するよう構成されたガスパネルに連結される、請求項１又は３に記載の処理システム。
  7. 前記第３処理チャンバが、前記第３処理チャンバの温度を８０°Ｃから１００°Ｃまでの間に維持するよう動作可能なヒータを備える、請求項１又は３に記載の処理システム。
  8. 前記第３処理チャンバが一定圧力まで上昇する、請求項７に記載の処理システム。
  9. 基板を処理するための方法であって、
    前記基板の表面上に堆積された膜積層体の露出した層を方向性をもって改質することと、
    前記露出した層の改質された表面上に、エッチング剤を選択的に堆積させることと、
    高温昇華プロセスに前記基板を暴露することとを含む、方法。
  10. エッチング停止層を露出させるよう前記膜積層体をエッチングすることを更に含む、請求項９に記載の方法。
  11. 前記基板の表面上に堆積された前記膜積層体の露出した層を方向性をもって改質することが、
    非反応性ガスを供給することを含む、請求項９に記載の方法。
  12. 前記非反応性ガスがＨ２の形態である、請求項１１に記載の方法。
  13. 前記露出した層の改質された表面上にエッチング剤を選択的に堆積させることが、
    前記露出した層の前記改質された表面にフッ素含有ガスを提供することを含む、請求項９に記載の方法。
  14. 高温昇華プロセスに前記基板を暴露することが、
    前記基板が前記高温昇華プロセスに暴露されているチャンバの温度を上昇させることを含む、請求項９に記載の方法。
  15. 前記基板の表面上に堆積された膜積層体の露出した層を方向性をもって改質することが、
    前記基板の表面上に堆積された前記膜積層体の前記露出した層が方向性をもって５ｍＴに改質されているチャンバ内の圧力を、低下させることを含む、請求項９に記載の方法。
JP2018540100A 2016-02-05 2017-01-04 複数種類のチャンバを有する集積型の層エッチングシステム Pending JP2019504507A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662292022P 2016-02-05 2016-02-05
US62/292,022 2016-02-05
PCT/US2017/012174 WO2017136093A1 (en) 2016-02-05 2017-01-04 Integrated layer etch system with multiple type chambers

Publications (1)

Publication Number Publication Date
JP2019504507A true JP2019504507A (ja) 2019-02-14

Family

ID=59498352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018540100A Pending JP2019504507A (ja) 2016-02-05 2017-01-04 複数種類のチャンバを有する集積型の層エッチングシステム

Country Status (6)

Country Link
US (1) US20170229315A1 (ja)
JP (1) JP2019504507A (ja)
KR (1) KR20180102203A (ja)
CN (1) CN108352317A (ja)
TW (1) TW201732919A (ja)
WO (1) WO2017136093A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158133B2 (ja) * 2017-03-03 2022-10-21 アプライド マテリアルズ インコーポレイテッド 雰囲気が制御された移送モジュール及び処理システム
CN109994358B (zh) * 2017-12-29 2021-04-27 中微半导体设备(上海)股份有限公司 一种等离子处理系统和等离子处理系统的运行方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012940A (ja) * 2004-06-23 2006-01-12 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
JP2010093235A (ja) * 2008-09-11 2010-04-22 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2011205154A (ja) * 2004-02-26 2011-10-13 Applied Materials Inc ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ
US20130059440A1 (en) * 2011-09-01 2013-03-07 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
JP2014532988A (ja) * 2011-10-27 2014-12-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
US20150079799A1 (en) * 2013-09-17 2015-03-19 Applied Materials, Inc. Method for stabilizing an interface post etch to minimize queue time issues before next processing step
US20150079798A1 (en) * 2013-09-17 2015-03-19 Applied Materials, Inc. Methods for etching an etching stop layer utilizing a cyclical etching process
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US20150206764A1 (en) * 2014-01-17 2015-07-23 Applied Materials, Inc. Titanium oxide etch

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0917835A (ja) * 1995-04-27 1997-01-17 Sony Corp 偏平な被加工物の搬送方法
US6265749B1 (en) * 1997-10-14 2001-07-24 Advanced Micro Devices, Inc. Metal silicide transistor gate spaced from a semiconductor substrate by a ceramic gate dielectric having a high dielectric constant
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US8808563B2 (en) * 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205154A (ja) * 2004-02-26 2011-10-13 Applied Materials Inc ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ
JP2006012940A (ja) * 2004-06-23 2006-01-12 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
JP2010093235A (ja) * 2008-09-11 2010-04-22 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20130059440A1 (en) * 2011-09-01 2013-03-07 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
JP2014532988A (ja) * 2011-10-27 2014-12-08 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
JP2015056519A (ja) * 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US20150079799A1 (en) * 2013-09-17 2015-03-19 Applied Materials, Inc. Method for stabilizing an interface post etch to minimize queue time issues before next processing step
US20150079798A1 (en) * 2013-09-17 2015-03-19 Applied Materials, Inc. Methods for etching an etching stop layer utilizing a cyclical etching process
US20150206764A1 (en) * 2014-01-17 2015-07-23 Applied Materials, Inc. Titanium oxide etch

Also Published As

Publication number Publication date
KR20180102203A (ko) 2018-09-14
TW201732919A (zh) 2017-09-16
US20170229315A1 (en) 2017-08-10
CN108352317A (zh) 2018-07-31
WO2017136093A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
US10504702B2 (en) Adjustable extended electrode for edge uniformity control
TWI685909B (zh) 用以移動晶圓之設備前端模組及方法
KR101470664B1 (ko) 베벨 에지 에처를 위해 가스를 분배하는 방법 및 시스템
TWI765922B (zh) 具有小間隙之銷升降器組件
TWI567223B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium
JP2021010016A (ja) 縁部クリティカルディメンジョンの均一性制御用のプロセスキット
US10896821B2 (en) Asymmetric wafer bow compensation by physical vapor deposition
US20160240385A1 (en) Gate electrode material residual removal process
JP2012503342A (ja) 高アスペクト比構造のエッチングに適したエッチングリアクタ
US11594422B2 (en) Film etching method for etching film
US20150056816A1 (en) Semiconductor device manufacturing method and computer-readable storage medium
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
US11984304B2 (en) Apparatus and method for plasma etching
JP2019504507A (ja) 複数種類のチャンバを有する集積型の層エッチングシステム
US20140227876A1 (en) Semiconductor device manufacturing method
US10546753B2 (en) Method of removing silicon oxide film
US20210066064A1 (en) Methods and apparatus for cleaning metal contacts
TWI784770B (zh) 用於處理基板之支撐單元、設備及用於處理基板之方法
US9922841B2 (en) Plasma processing method
US11107681B2 (en) Method of fabricating semiconductor device by removing material on back side of substrate
US10504741B2 (en) Semiconductor manufacturing method and plasma processing apparatus
JP2008227506A (ja) 基板処理方法
US20230307217A1 (en) Operation method of etching apparatus and method of manufacturing semiconductor device using the same
US20230143057A1 (en) Protection of channel layer in three-terminal vertical memory structure
CN106548958B (zh) 一种整合多功能腔以及基片处理系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210817