TWI835217B - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TWI835217B TWI835217B TW111127779A TW111127779A TWI835217B TW I835217 B TWI835217 B TW I835217B TW 111127779 A TW111127779 A TW 111127779A TW 111127779 A TW111127779 A TW 111127779A TW I835217 B TWI835217 B TW I835217B
- Authority
- TW
- Taiwan
- Prior art keywords
- contact plug
- pattern
- bit line
- contact
- spacer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 181
- 239000002184 metal Substances 0.000 claims description 181
- 125000006850 spacer group Chemical group 0.000 claims description 118
- 230000004888 barrier function Effects 0.000 claims description 79
- 238000002955 isolation Methods 0.000 claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 164
- 238000009413 insulation Methods 0.000 description 55
- 238000000034 method Methods 0.000 description 44
- 239000011229 interlayer Substances 0.000 description 30
- 150000004767 nitrides Chemical class 0.000 description 18
- 238000005530 etching Methods 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 239000010936 titanium Substances 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- 239000010937 tungsten Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種半導體裝置可包括：位元線結構，位於基底上；接觸插塞結構，在基底上位於位元線結構之間；以及電容器，電性連接至接觸插塞結構。接觸插塞結構可包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞。第二接觸插塞的上表面包括上部凹槽。第三接觸插塞可填充上部凹槽且可在上部凹槽上方突出。第三接觸插塞的上表面可高於位元線結構的頂表面。
Description
實施例是有關於一種半導體裝置。更具體而言，實施例是有關於一種動態隨機存取記憶體(dynamic random access memory，DRAM)裝置。
[相關申請案的交叉參考]
本申請案主張優先於2021年10月19日在韓國智慧財產局(Korean Intellectual Property Office，KIPO)提出申請的韓國專利申請案第10-2021-0139079號，所述韓國專利申請案的內容全文併入本案供參考。
由於動態隨機存取記憶體(DRAM)裝置高度積體化，用於對下部雜質區與上部電容器進行電性連接的接觸插塞結構可具有高的高度。因此，接觸插塞結構的上部部分可能斷裂，或者可能發生相鄰接觸插塞結構之間的橋接故障(bridge failure)。因此，可能發生DRAM裝置的操作故障。
實例性實施例提供一種具有良好特性的半導體裝置。
實例性實施例提供一種用於製造具有良好特性的半導體裝置的方法。
根據實例性實施例，提供一種半導體裝置。所述半導體裝置可包括：位元線結構，位於基底上；接觸插塞結構，在所述基底上位於所述位元線結構之間；以及電容器，電性連接至所述接觸插塞結構。所述接觸插塞結構可包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞。所述第二接觸插塞的上表面包括上部凹槽。所述第三接觸插塞可填充所述上部凹槽且可在所述上部凹槽上方突出。所述第三接觸插塞的上表面可高於所述位元線結構的頂表面。
根據實例性實施例，提供一種半導體裝置。所述半導體裝置可包括：位元線結構，位於基底上；接觸插塞結構，在所述基底上位於所述位元線結構之間；以及電容器，電性連接至所述接觸插塞結構。所述接觸插塞結構可包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞，所述第一接觸插塞包含複晶矽，所述第二接觸插塞包括位於所述第一接觸插塞上的金屬，所述第三接觸插塞包括位於所述第二接觸插塞上的金屬。所述第二接觸插塞的頂表面可低於所述位元線結構的頂表面。所述第三接觸插塞的上表面可高於所述位元線結構的所述頂表面。所述第三接觸插塞的最下表面可低於所述第二接觸插塞的所述頂表面。所述第三接觸插塞的第一側壁可與所述位元線結構的第一位元線結
構的側壁接觸。
根據實例性實施例，提供一種半導體裝置。所述半導體裝置可包括：基底，包括由隔離圖案界定的主動圖案；閘極結構，掩埋於所述基底的所述主動圖案及所述隔離圖案中；位元線結構，位於所述基底上；接觸插塞結構，在所述主動圖案上位於所述位元線結構之間；以及電容器，電性連接至所述接觸插塞結構。所述接觸插塞結構可包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞，所述第一接觸插塞包含複晶矽，所述第二接觸插塞包括位於所述第一接觸插塞上的金屬，所述第三接觸插塞包括位於所述第二接觸插塞上的金屬。所述第三接觸插塞可與所述位元線結構的第一位元線結構的側壁及所述第二接觸插塞的上表面的一部分接觸。所述第三接觸插塞的兩個側壁在剖視圖中可具有彼此不同形式的斜率。
根據實例性實施例，提供一種用於製造半導體裝置的方法。在所述方法中，可在基底上形成位元線結構。可在所述基底上在所述位元線結構之間形成第一接觸插塞。可在所述第一接觸插塞上形成第二接觸插塞。犧牲絕緣層可覆蓋所述位元線結構以及所述第一接觸插塞及所述第二接觸插塞。可對所述犧牲絕緣層的一部分、所述位元線結構的第一位元線結構的上部部分及所述第二接觸插塞的上部部分進行蝕刻以形成開口。可在所述開口中形成第三接觸插塞。所述第三接觸插塞可接觸所述第二接觸插塞。可在所述第三接觸插塞上形成電容器。所述第二接觸插塞的
頂表面可低於所述位元線結構的頂表面。所述第三接觸插塞的上表面可高於所述位元線結構的所述頂表面。
根據實例性實施例的半導體裝置可包括接觸插塞結構，所述接觸插塞結構包括依序堆疊的第一接觸插塞、金屬矽化物圖案、第二接觸插塞及第三接觸插塞。接觸插塞結構可與雜質區及電容器電性連接。第三接觸插塞可與第二接觸插塞的上部部分、位元線結構的上部部分中的頂蓋圖案及間隔件結構接觸。與頂蓋圖案及間隔件結構接觸的第三接觸插塞的部分可具有斜率，使得第三接觸插塞的寬度可向下逐漸減小。因此，第三接觸插塞的上部寬度可大於第三接觸插塞的下部寬度。如上所述，第三接觸插塞的上部寬度可增大，以可減少第三接觸插塞的上部部分斷裂的缺陷。另外，第三接觸插塞的底部可僅接觸第二接觸插塞的上表面的一部分，使得可增大相鄰接觸插塞結構的上部部分之間的間隙。因此，可減少相鄰接觸插塞結構之間的橋接缺陷。
此外，在製造半導體裝置的方法中，可藉由執行鑲嵌製程(damascene process)而並非壓花圖案化製程(embossed patterning process)來形成第三接觸插塞。因此，第三接觸插塞的上部寬度可足夠寬，以可減少由於第三接觸插塞的上部寬度的減小而導致的缺陷。
100:基底
105:主動圖案
110:隔離圖案
120:閘極絕緣層
122:閘極電極
124:閘極罩幕
126:閘極結構
130:第一絕緣層
130a:第一絕緣圖案
132:第二絕緣層
132a:第二絕緣圖案
134:絕緣層結構
136:第一導電層
137:第二導電層
138:第一開口
140:下部導電層
140a:下部導電圖案
142:第一障壁金屬層
142a:第一障壁金屬圖案
144:第一金屬層
144a:第一金屬圖案
146:第一覆蓋層
146a:第一頂蓋圖案
150:位元線結構
160:第一間隔件層
160a:第一間隔件
162:下部絕緣圖案
164:第二間隔件
166:第三間隔件層
166a:第三間隔件
168:間隔件結構
170:第一絕緣間層/絕緣間層
176:柵欄絕緣圖案
180:第三開口
190:第一接觸插塞
192:金屬矽化物圖案
200:第二障壁金屬層
200a:初步第二障壁金屬圖案
200b:第二障壁金屬圖案
202:第二金屬層
202a:初步第二金屬圖案
202b:第二金屬圖案
204:第二接觸插塞
206:犧牲絕緣層
210:第四開口
220:第三障壁金屬層
220a:第三障壁金屬圖案
222:第三金屬層
222a:第三金屬圖案
224:第三接觸插塞
230:第二絕緣間層
232:蝕刻停止層
240:電容器
240a:下部電極
240b:介電層
240c:上部電極
A-A'、B-B':線
d:距離
結合附圖閱讀以下詳細說明將更清楚地理解實例性實施例，在附圖中，相同的編號始終指代相同的元件。圖1至圖26表示本文中所述的非限制性實例性實施例。
圖1至圖3是示出根據實例性實施例的半導體裝置的剖視圖及平面圖。
圖4至圖26是示出根據實例性實施例的製造半導體裝置的方法的剖視圖及平面圖。
圖1及圖2是示出根據實例性實施例的半導體裝置的剖視圖。圖2是示出根據實例性實施例的半導體裝置的平面圖。
圖1的剖視圖包括沿著圖3的平面圖中的線A-A'及B-B'截取的剖視圖。圖2是圖1所示半導體裝置中的接觸插塞結構的一部分的放大剖視圖。
參照圖1及圖2，半導體裝置可包括掩埋於基底100中的閘極結構126、以及形成於基底100上的位元線結構150、間隔件結構168、接觸插塞結構及電容器240。另外，半導體裝置可更包括第一絕緣圖案130a及第二絕緣圖案132a、下部絕緣圖案162、柵欄(fence)絕緣圖案176、蝕刻停止層232及第二絕緣間層230。本文中所使用的用語「掩埋(buried)」可指至少部分地形成於另一結構、圖案及/或層的頂表面下方的結構、圖案及/或層。在一些實施例中，當第一結構、圖案及/或層被「掩埋」於第二結構、圖
案及/或層中時，第二結構、圖案及/或層可環繞第一結構、圖案及/或層的至少一部分。舉例而言，當第一結構、圖案及/或層至少部分地嵌入第二結構、圖案及/或層中時，可首先考慮第一結構、圖案及/或層被掩埋。
基底100可包含矽、鍺、矽鍺或III-V族化合物(例如GaP、GaAs或GaSb)。在一些實例性實施例中，基底100可為絕緣體上矽(silicon-on-insulator，SOI)基底或絕緣體上鍺(germanium-on-insulator，GOI)基底。
基底100中可形成有隔離圖案110，且在基底100的表面處可界定具有被隔離圖案110環繞的側壁的主動圖案105。隔離圖案110可包含例如氧化物(例如氧化矽)。
在實例性實施例中，多個主動圖案105可在與基底100的上表面平行的第一方向及與第一方向垂直的第二方向中的每一者上彼此間隔開。主動圖案105中的每一者可在第三方向上延伸，所述第三方向與第一方向及第二方向中的每一者具有銳角且平行於基底100的上表面。在主動圖案105中的每一者的上部部分處可形成有雜質區(未示出)。在主動圖案105中的每一者的延伸方向上的兩個端部部分處形成的雜質區可電性連接至接觸插塞結構。在主動圖案105中的每一者的延伸方向上的中心部分處形成的雜質區可電性連接至位元線結構150。
閘極結構126可形成於定位於主動圖案105的上部部分及隔離圖案110的上部部分處的第一凹槽中。閘極結構126可在
第一方向上縱向延伸，且多個閘極結構126可在第二方向上彼此間隔開。閘極結構126可包括在與基底100的上表面垂直的垂直方向上依序堆疊的閘極絕緣層120、閘極電極122及閘極罩幕124。
閘極絕緣層120可形成於主動圖案105的表面及隔離圖案110的表面上，且閘極電極122可形成於閘極絕緣層120上，以在第一方向上延伸。此外，閘極罩幕124可覆蓋閘極電極122的上表面。舉例而言，閘極絕緣層120可接觸主動圖案105的表面及隔離圖案110的表面，閘極電極122可接觸閘極絕緣層120的上表面，且閘極罩幕124可接觸閘極電極122的上表面。
閘極絕緣層120可包含例如氧化物(例如氧化矽)，且閘極電極122可包含例如金屬(例如鎢(W)、鈦(Ti)或鉭(Ta))或金屬氮化物(例如氮化鎢、氮化鈦或氮化鉭)。閘極罩幕124可包含例如氮化物(例如氮化矽)。
位元線結構150可包括在垂直方向上依序堆疊的下部導電圖案140a、第一障壁金屬圖案142a、第一金屬圖案144a及第一頂蓋圖案146a。在實例性實施例中，位元線結構150可形成於主動圖案105、隔離圖案110及閘極結構126上，以在第二方向上縱向延伸。
下部導電圖案140a的下表面的一部分可形成於第一開口中，所述第一開口定位於閘極罩幕124的上表面、主動圖案105的上表面以及與主動圖案105相鄰的隔離圖案110的上表面處。
下部導電圖案140a可包含摻雜有雜質的複晶矽。第一障
壁金屬圖案142a可包含例如金屬(例如鈦(Ti)或鉭(Ta))及/或金屬氮化物(例如氮化鈦及氮化鉭)，或者第一金屬圖案144a可包含例如金屬(例如鎢(W))。第一頂蓋圖案146a可包含絕緣材料。第一頂蓋圖案146a可包含例如氮化物(例如氮化矽)。
在位元線結構150的側壁上可形成有間隔件結構168，且因此間隔件結構168可在第二方向上縱向延伸。間隔件結構168可包括依序堆疊於位元線結構150的側壁上的第一間隔件160a、第二間隔件164及第三間隔件166a。
第一間隔件160a可接觸位元線結構150的側壁，第二間隔件164可覆蓋第一間隔件160a的外壁，且第三間隔件166a可覆蓋第二間隔件164的外壁。在一些實施例中，第二間隔件164可接觸第一間隔件160a的外壁，且第三間隔件166a可接觸第二間隔件164的外壁。
在實例性實施例中，第一間隔件160a及第三間隔件166a中的每一者可包含例如氮化物(例如氮化矽)，且第二間隔件164可包含例如氧化物(例如氧化矽)。在一些實例性實施例中，第一間隔件160a及第三間隔件166a中的每一者可包含例如氮化物(例如氮化矽)，且第二間隔件164可為包括空氣的空氣間隔件。
位於第一開口中的位元線結構150的側壁及第一開口的表面可被第一間隔件160a覆蓋。在位於第一開口中的第一間隔件160a上可形成有下部絕緣圖案162，以填充第一開口。
同時，第一絕緣圖案130a及第二絕緣圖案132a可依序
堆疊於其中並未形成第一開口的主動圖案105及隔離圖案110上。位元線結構150的一部分可形成於第二絕緣圖案132a上。
第一絕緣圖案130a可包含例如氧化物(例如氧化矽)。第二絕緣圖案132a可包含例如氮化物(例如氮化矽)。
柵欄絕緣圖案176可形成於閘極結構126上，且可設置於位元線結構150之間。柵欄絕緣圖案176可包含例如氮化物(例如氮化矽)。
接觸插塞結構可包括在垂直方向上依序堆疊的第一接觸插塞190、金屬矽化物圖案192、第二接觸插塞204及第三接觸插塞224。
第一接觸插塞190可設置於界定在位元線結構150與柵欄絕緣圖案176之間的接觸孔的下部部分處。第一接觸插塞190可形成於主動圖案105及與主動圖案105相鄰的隔離圖案110上。在實例性實施例中，第一接觸插塞190的下表面可處於較隔離圖案110的上表面及基底100的上表面低的垂直水平高度處。
第一接觸插塞190可接觸第三間隔件166a的外壁。在實例性實施例中，第一接觸插塞190的上表面可低於位元線結構150中的第一金屬圖案144a的上表面，且高於第一障壁金屬圖案142a的上表面。第一接觸插塞190可包含摻雜有雜質的複晶矽。
金屬矽化物圖案192可形成於第一接觸插塞190的上表面上。在一些實例性實施例中，金屬矽化物圖案192的下表面可接觸第一接觸插塞190的上表面。金屬矽化物圖案192可包含例
如矽化鈷、矽化鎳、矽化鈦或類似材料。在一些實例性實施例中，可不形成金屬矽化物圖案192。
第二接觸插塞204可形成於金屬矽化物圖案192上且可包含例如金屬材料。在一些實例性實施例中，第二接觸插塞204的下表面可接觸金屬矽化物圖案192的上表面。在其他實例性實施例中，當並未形成金屬矽化物圖案192時，第二接觸插塞204的下表面可接觸第一接觸插塞190的上表面。第二接觸插塞204可包括第二障壁金屬圖案200b及第二金屬圖案202b，且第二障壁金屬圖案200b可形成於第二金屬圖案202b的側壁及底部上，接觸第二金屬圖案202b的側壁及底表面。
第二障壁金屬圖案200b可包含例如鈦、氮化鈦、鉭或氮化鉭。第二金屬圖案202b可包含例如金屬(例如鎢(W)、鋁(Al)或銅)。舉例而言，第二金屬圖案202b可包含鎢。
第二障壁金屬圖案200b的頂表面(例如，最上表面)可低於第二金屬圖案202b的頂表面。舉例而言，第二障壁金屬圖案200b可不形成於第二金屬圖案202b的最上側壁上。
第二接觸插塞204的頂表面可低於位元線結構150的頂表面。
在第二接觸插塞204的上表面的一部分處可包括上部凹槽。在實例性實施例中，其上並未形成上部凹槽的第二接觸插塞204的上表面可具有相對高的高度，且其上形成有上部凹槽的第二接觸插塞204的上表面具有相對低的高度。舉例而言，其上形成
有上部凹槽的第二接觸插塞204的上表面的高度可低於其上並未形成上部凹槽的第二接觸插塞204的高度。
在實例性實施例中，上部凹槽的底部可高於第二接觸插塞204的總高度的1/3的位置。舉例而言，上部凹槽的底部可高於第二接觸插塞204的總高度的1/2的位置。
第二絕緣間層230可形成於第二接觸插塞204、柵欄絕緣圖案176及位元線結構150上。第二絕緣間層230可與第二接觸插塞204、柵欄絕緣圖案176及位元線結構150的上表面及側表面接觸。第二絕緣間層230可包含例如氮化矽。第二絕緣間層230的上表面可高於位元線結構150的上表面。第二絕緣間層230的上表面可實質上是平的。舉例而言，第二絕緣間層230的上表面可為平坦的。當指代定向、佈局、位置、形狀、大小、數量或其他度量時，本文中使用的例如「相同」、「相等」、「平坦的」或「共面的」等用語不一定意指完全相同的定向、佈局、位置、形狀、大小、數量或其他度量，而是旨在囊括例如由於製造製程而可能發生的可接受的變化內的幾乎相同的定向、佈局、位置、形狀、大小、數量或其他度量。
第四開口210可為第二絕緣間層230、位元線結構150的第一頂蓋圖案146a、間隔件結構168及第二接觸插塞204的被蝕刻的部分。第四開口210的下部部分可對應於上部凹槽。
第四開口210可包括暴露出第一頂蓋圖案146a及間隔件結構168的第一側壁部分及暴露出第二接觸插塞204的上部部分
的第二側壁部分。在第四開口210中，第一側壁部分可具有較第二側壁部分平緩的斜率。舉例而言，第一側壁部分的一部分可具有相對於第三金屬圖案222a的上表面小於90度的斜率，且第二側壁部分可具有相對於第三金屬圖案222a的上表面為90度的斜率。在實例性實施例中，第一側壁部分相對於第三金屬圖案222a的上表面的斜率可介於40度至65度的範圍內。因此，在低於第一頂蓋圖案146a的頂表面的部分中，第四開口210的內部寬度可向下逐漸減小。第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分可具有與第四開口的第一側壁部分的斜率對應的傾斜斜度。舉例而言，第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分可具有相對於第二絕緣間層230的上表面大於90度的斜率。在實例性實施例中，第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分可具有相對於第二絕緣間層230的上表面介於115度至140度的範圍內的斜率。因此，包括位元線結構150及間隔件結構168的結構的兩個上部側壁在剖視圖中可具有不同的斜率。
第三接觸插塞224可形成於第四開口210的內部部分處。第三接觸插塞224可形成於第二接觸插塞204的上部凹槽上。第三接觸插塞224可填充上部凹槽，且可自上部凹槽的上部部分突出。第三接觸插塞224可與位元線結構150中的第一頂蓋圖案146a、間隔件結構168的表面及第二接觸插塞204的上部部分接觸。在實例性實施例中，第三接觸插塞224的最低表面可高於第
二接觸插塞204的總高度的1/3的位置。舉例而言，第三接觸插塞224的最低表面可高於第二接觸插塞204的總高度的1/2的位置。
第三接觸插塞224的兩個側壁在剖視圖中可具有彼此不同形式的斜率。與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁可具有較面向第三接觸插塞224的第一側壁的第二側壁平緩的斜率。與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁可具有較與第二接觸插塞204接觸的第三接觸插塞224的側壁平緩的斜率。舉例而言，與第二接觸插塞204接觸的第三接觸插塞224的側壁可相對於第三接觸插塞224的上表面具有垂直斜率，且與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁可具有傾斜斜率。舉例而言，與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁可具有相對於第三金屬圖案222a的上表面小於90度的斜率，且與第二接觸插塞204接觸的第三接觸插塞224的側壁可具有相對於第三金屬圖案222a的上表面為90度的斜率。在實例性實施例中，與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁可具有相對於第三金屬圖案222a的上表面介於40度至65度範圍內的斜率。在低於第一頂蓋圖案146a的頂表面的位置，第三接觸插塞224的寬度可向下逐漸減小。與第三接觸插塞224接觸的第一頂蓋圖案146a的上部側壁及間隔件結構168的上部側壁可具有較第一頂蓋圖案146a的相對上部側壁及間隔件結構168的相對上部側壁平緩的斜率。
因此，第三接觸插塞224的斜側壁與和第三接觸插塞224相鄰的第二接觸插塞204之間的距離d可增大。因此，可減少第三接觸插塞224與和第三接觸插塞224相鄰的接觸插塞結構之間的橋接缺陷。
第三接觸插塞224可包含金屬材料。第三接觸插塞224可包括第三障壁金屬圖案220a及第三金屬圖案222a，且第三障壁金屬圖案220a可形成於第三金屬圖案222a的側壁及底部上。舉例而言，第三障壁金屬圖案220a可接觸第三金屬圖案222a的側壁及底表面。第三障壁金屬圖案220a可形成於第二接觸插塞204的上部凹槽的表面上。
第三障壁金屬圖案220a可包含例如鈦、氮化鈦、鉭或氮化鉭。第三金屬圖案222a可包含例如金屬(例如鎢(W)、鋁(Al)或銅)。舉例而言，第三金屬圖案222a可包含鎢。
第三接觸插塞224的頂表面可高於位元線結構150的頂表面。第三接觸插塞224的最低表面可低於第二接觸插塞204的頂表面。第三接觸插塞224的上表面可為平坦的。第二絕緣間層230的上表面與第三接觸插塞224的上表面可彼此共面。
在實例性實施例中，多個第三接觸插塞224可在第一方向及第二方向中的每一者上彼此間隔開。第三接觸插塞224可被設置成具有蜂窩型(honeycomb-type)佈置，使得第三接觸插塞224在平面圖中可設置在正六邊形的相應頂點及中心處。第三接觸插塞224中的每一者的上表面可具有圓形形狀、橢圓形形狀或多
邊形形狀。
蝕刻停止層232可形成於第二絕緣間層230及第三接觸插塞224上。蝕刻停止層232的下表面可與第二絕緣間層230的上表面及第三接觸插塞224的上表面接觸。
電容器240可穿過蝕刻停止層232且可接觸第三接觸插塞224。電容器240可包括依序堆疊的下部電極240a、介電層240b及上部電極240c。
下部電極240a及上部電極240c可包含例如摻雜複晶矽、金屬氮化物及/或金屬。介電層240b可包含例如氧化物(例如氧化矽或金屬氧化物)及/或氮化物(例如氮化矽)。金屬可包含鋁(Al)、鋯(Zr)或鈦(Ti)、鉿(Hf)或類似材料。
在半導體裝置中，第二接觸插塞204及第三接觸插塞224可分別藉由不同的製程形成。在第二接觸插塞204中，第二障壁金屬圖案200b的頂表面可低於第二金屬圖案202b的頂表面。因此，可減少由第二金屬圖案202b之上剩餘的第二障壁金屬圖案200b引起的相鄰接觸插塞結構之間的橋接缺陷。
與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的側壁可具有傾斜斜率。第三接觸插塞224的寬度可向下逐漸減小。因此，與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的側壁與和第三接觸插塞224相鄰的第二接觸插塞204之間的距離可增大。因此，可減少相鄰接觸插塞結構之間的橋接缺陷。
另外，第三接觸插塞224可保持足夠的上部寬度，使得可減少由於第三接觸插塞224的上部寬度減小而導致的缺陷(例如第三接觸插塞224的上部部分斷裂或第三接觸插塞224的電阻增大)。
圖4至圖26是示出根據實例性實施例的製造半導體裝置的方法的剖視圖及平面圖。
具體而言，圖5、圖7及圖11是平面圖，且圖4、圖6、圖8至圖10及圖12至圖26是剖視圖。剖視圖包括沿著平面圖的線A-A'及B-B'截取的橫截面。
參照圖4及圖5，可在基底100上形成主動圖案105。可在基底上形成覆蓋主動圖案105的側壁的隔離圖案110。
可藉由移除基底100的上部部分以形成溝渠來形成主動圖案105。隔離圖案110可藉由以下方式形成：在基底100上形成隔離層以填充基底100上的溝渠，且然後對隔離層進行平坦化直至主動圖案105的上表面被暴露出。在實例性實施例中，平坦化製程可包括化學機械拋光(chemical mechanical polishing，CMP)製程及/或迴蝕製程。
參照圖6及圖7，可藉由執行例如離子植入製程在基底100中形成雜質區(未示出)。對主動圖案105及隔離圖案110進行部分蝕刻以形成在第一方向上延伸的第一凹槽。
此後，可在第一凹槽中形成閘極結構126。閘極結構126可包括堆疊的閘極絕緣層120、閘極電極122及閘極罩幕124。閘
極結構126可在第一方向上縱向延伸。閘極結構126可包括多個閘極結構126，且所述多個閘極結構126可在第二方向上彼此間隔開。
參照圖8，可在主動圖案105、隔離圖案110及閘極罩幕124上依序形成絕緣層結構134、第一導電層136及第一蝕刻罩幕(未示出)。可使用第一蝕刻罩幕對第一導電層136、絕緣層結構134及主動圖案的上部部分進行蝕刻，以形成第一開口138。主動圖案105可藉由第一開口138的底部暴露出。
在實例性實施例中，絕緣層結構134可包括依序堆疊的第一絕緣層130及第二絕緣層132。第一絕緣層130可包含例如氧化物(例如氧化矽)，且第二絕緣層132可包含例如氮化物(例如氮化矽)。
第一導電層136可包含例如摻雜有雜質的複晶矽，且第一蝕刻罩幕可包含例如氮化物(例如氮化矽)。
在實例性實施例中，第一開口138可暴露出在第三方向上延伸的主動圖案105中的每一者的上表面的中心部分。多個第一開口138可在第一方向及第二方向中的每一者上佈置。
此後，可形成第二導電層137以填充第一開口138。
在實例性實施例中，可在主動圖案105、隔離圖案110及第一導電層136上形成初步第二導電層，以填充第一開口138。可藉由CMP製程及/或迴蝕製程移除初步第二導電層的上部部分。因此，第二導電層137可被形成為具有與第一導電層136的上表面
共面的上表面。
在實例性實施例中，多個第二導電層137可被形成為在第一方向及第二方向中的每一者上彼此間隔開。第二導電層137可包含例如摻雜有雜質的複晶矽，且因此第二導電層137可與第一導電層136合併。在下文中，包括第一導電層136及第二導電層137的合併層被稱為下部導電層140。
參照圖9，可在下部導電層140上依序形成第一障壁金屬層142、第一金屬層144及第一頂蓋層146。
第一障壁金屬層142可包含例如金屬(例如鈦(Ti)或鉭(Ta))及/或金屬氮化物(例如氮化鈦或氮化鉭)。第一金屬層144可包含例如金屬(例如鎢(W))。第一頂蓋層146可包含例如氮化物(例如氮化矽)。
參照圖10及圖11，可對第一頂蓋層146進行圖案化以形成第一頂蓋圖案146a。可使用第一頂蓋圖案146a作為蝕刻罩幕依序對第一金屬層144、第一障壁金屬層142及下部導電層140進行蝕刻。
因此，可在第一開口138中在第二絕緣層及主動圖案105上形成下部導電圖案140a、第一障壁金屬圖案142a、第一金屬圖案144a及第一頂蓋圖案146a。
包括下部導電圖案140a、第一障壁金屬圖案142a、第一金屬圖案144a及第一頂蓋圖案146a的堆疊結構可用作位元線結構150。位元線結構150可在第二方向上縱向延伸。多個位元線結
構150可佈置在第一方向上。
參照圖12，可在被第一開口138暴露出的位元線結構150的表面、主動圖案105的表面及隔離圖案110的表面、第一絕緣層130的側表面以及第二絕緣層132的側表面及頂表面上形成第一間隔件層160。第一間隔件層160可覆蓋位元線結構150的表面。可在第一間隔件層160上形成下部絕緣圖案162以填充第一開口138。
第一間隔件層160可包含例如氮化物(例如氮化矽)。
為了形成下部絕緣圖案162，可在第一間隔件層160上形成絕緣層以填充第一開口138，且此後可執行絕緣層的蝕刻製程。在實例性實施例中，蝕刻製程可包括濕式蝕刻製程。在蝕刻製程中，除了形成在第一開口138中的絕緣層的部分之外可移除大部分絕緣層，以形成下部絕緣圖案162。
參照圖13，可在第一間隔件層160的表面、形成於第一開口138中的下部絕緣圖案162的表面及第二絕緣層132的表面上形成第二間隔件層。可對第二間隔件層進行非等向性蝕刻，以形成覆蓋位元線結構150的側壁的第二間隔件164。第二間隔件164可形成於第一間隔件層160的表面及下部絕緣圖案162的表面上。
第二間隔件164可包含例如氧化物(例如氧化矽)。
此後，可使用第一頂蓋圖案146a及第二間隔件164作為蝕刻罩幕藉由乾式蝕刻製程對第一間隔件層160以及第一絕緣層
130及第二絕緣層132進行蝕刻。因此，第一間隔件160a可被形成為覆蓋位元線結構150的側壁。此外，對第一絕緣層130及第二絕緣層132進行部分蝕刻，以分別形成第一絕緣圖案130a及第二絕緣圖案132a。
藉由上述製程，可在位元線結構150之間的空間處暴露出主動圖案105、隔離圖案110及閘極罩幕124。
參照圖14，可在第一間隔件160a、第二間隔件164、第一絕緣圖案130a的側壁及第二絕緣圖案132a的側壁以及主動圖案105的上表面、隔離圖案110的上表面及閘極罩幕124的上表面上形成第三間隔件層166。
第三間隔件層166可包含例如氮化物(例如氮化矽)。
在第三間隔件層166上形成第一絕緣間層170之後，可對第一絕緣間層170進行平坦化，直至暴露出第三間隔件層166的上表面。
第一絕緣間層170可包含例如氧化物(例如氧化矽)。平坦化製程可包括CMP製程及/或迴蝕製程。
參照圖15，可在第一絕緣間層170及第三間隔件層166上形成第二蝕刻罩幕(未示出)。可使用第二蝕刻罩幕藉由乾式蝕刻製程對絕緣間層170進行蝕刻，以形成第二開口。
在實例性實施例中，第二蝕刻罩幕可在第一方向上延伸，且多個第二蝕刻罩幕可被形成為在第二方向上彼此間隔開。第二蝕刻罩幕中的每一者可不與閘極結構126交疊，且第二蝕刻
罩幕之間的空間可與閘極結構126交疊。因此，第二開口可被形成為與閘極結構126交疊。
此後，可移除第二蝕刻罩幕以暴露出第一絕緣間層170的上表面。可形成柵欄絕緣圖案176來填充第二開口。柵欄絕緣圖案176可包含例如氮化物(例如氮化矽)。
參照圖16，可移除第一絕緣間層170。在實例性實施例中，可藉由濕式蝕刻製程移除第一絕緣間層170。
此後，可對位於位元線結構150之間的空間上及位元線結構150的上表面上的第三間隔件層166進行非等向性蝕刻，以形成覆蓋位元線結構150的側壁的第三間隔件166a。包括第一間隔件至第三間隔件160a、164及166a的合併結構被稱為間隔件結構168。
另外，可藉由乾式蝕刻對設置於第三間隔件166a下方的主動圖案105的上部部分進行蝕刻以形成第三開口180。第三開口180可由位元線結構150及柵欄絕緣圖案176界定，且可具有隔離開的形狀。在乾式蝕刻製程中，亦可對與主動圖案105的上部部分相鄰的隔離圖案110的上部部分進行蝕刻。在乾式蝕刻製程期間，形成於第一頂蓋圖案146a的上表面上的第一間隔件至第三間隔件160a、164及166a亦被移除，使得第一頂蓋圖案146a的上表面可被暴露出。
參照圖17，可形成第一接觸插塞190以填充第三開口180的下部部分。
具體而言，可在被第三開口180暴露出的主動圖案105及隔離圖案、間隔件結構168、第一頂蓋圖案146a及柵欄絕緣圖案上形成第四導電層。可移除第四導電層的上部部分以形成第一接觸插塞190。可藉由CMP製程及/或迴蝕製程移除第四導電層的上部部分。
第一接觸插塞190可包含例如摻雜有雜質的複晶矽。在實例性實施例中，第一接觸插塞190的上表面可低於位元線結構150中的第一金屬圖案144a的上表面。
此後，可在第一接觸插塞190的上表面上形成金屬矽化物圖案192。在實例性實施例中，金屬矽化物圖案192的上表面可處於較位元線結構150中的第一金屬圖案144a的上表面低的水平高度處。金屬矽化物圖案192可包含例如矽化鈷、矽化鎳、矽化鈦或類似材料。在一些實例性實施例中，可省略用於形成金屬矽化物圖案192的製程。
參照圖18，可在金屬矽化物圖案192、間隔件結構168、第一頂蓋圖案146a及柵欄絕緣圖案176上共形地形成第二障壁金屬層200。可在第二障壁金屬層200上形成第二金屬層202。
第二障壁金屬層200可包含例如鈦、氮化鈦、鉭或氮化鉭。第二金屬層202可包含例如金屬(例如鎢(W)、鋁(Al)或銅)。舉例而言，第二金屬層202可包含鎢。
第二金屬層202可完全填充位元線結構之間的空間，且第二金屬層202的上表面可高於位元線結構150的上表面。
參照圖19，可對第二金屬層202及第二障壁金屬層200進行平坦化，直至位元線結構150中的第一頂蓋圖案146a的上表面被暴露出。平坦化製程可包括化學機械拋光製程(chemical mechanical polishing process)。
當執行平坦化製程時，可將第二金屬層202及第二障壁金屬層200中的每一者分離，以在第三開口180中形成初步第二金屬圖案202a及初步第二障壁金屬圖案200a。
參照圖20，可藉由迴蝕製程移除初步第二金屬圖案202a的上部部分及初步第二障壁金屬圖案200a的上部部分，以形成第二金屬圖案202b。迴蝕製程可包括濕式蝕刻製程。
此後，可進一步移除初步第二障壁金屬圖案200a的上部部分，以形成第二障壁金屬圖案200b。初步第二障壁金屬圖案200a的移除製程可包括濕式蝕刻製程。
因此，可形成包括第二障壁金屬圖案200b及第二金屬圖案202b的第二接觸插塞204。第二障壁金屬圖案200b的頂表面可低於第二金屬圖案202b的頂表面。
第二接觸插塞204的頂表面可低於位元線結構150的頂表面。在第二接觸插塞204中，第二障壁金屬圖案200b可覆蓋第二金屬圖案202b的側壁及底部，且第二障壁金屬圖案200b可不形成於第二金屬圖案202b的上表面上。
如上所述，可進一步執行初步第二障壁金屬圖案200a的上部部分的移除製程，以可減少由於第二金屬圖案202b之上剩
餘的初步第二障壁金屬圖案200a而導致的缺陷(例如，相鄰接觸插塞結構之間的橋接缺陷)。
在一些實例性實施例中，可移除間隔件結構168中的第二間隔件以形成空氣間隔件。
參照圖21，可在間隔件結構168、第一頂蓋圖案146a、第二接觸插塞204及柵欄絕緣圖案176上形成犧牲絕緣層206，以覆蓋位元線結構150。
犧牲絕緣層206可包含氧化矽。犧牲絕緣層206可包含例如四乙基正矽酸酯(tetraethyl orthosilicate，TEOS)材料。
參照圖22，可在犧牲絕緣層206上形成罩幕圖案(未示出)。罩幕圖案可包括暴露部分，且暴露部分中的每一者可面對位元線結構150的一部分及第二接觸插塞204的一部分。
可使用罩幕圖案作為蝕刻罩幕對犧牲絕緣層206進行非等向性蝕刻，以暴露出第二接觸插塞204的上部部分。在非等向性蝕刻製程中，可對位元線結構150中的第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分一起蝕刻。然而，可以較犧牲絕緣層206的蝕刻速率低的蝕刻速率對第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分進行蝕刻。因此，可將第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分蝕刻成具有側壁斜率。舉例而言，第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分可具有較第一頂蓋圖案146a的相對上部側壁及間隔件結構168的相對上部側壁小的斜率。
此後，可對第二接觸插塞204的暴露出的上部部分進行非等向性蝕刻，以形成上部凹槽。上部凹槽可形成在第二接觸插塞204的上表面處。在非等向性蝕刻製程中，可對第一頂蓋圖案146a及間隔件結構168的部分一起進行蝕刻。然而，可以較犧牲絕緣層206的蝕刻速率低的蝕刻速率對第一頂蓋圖案146a及間隔件結構168進行蝕刻。因此，第一頂蓋圖案146a的上部部分及間隔件結構168的上部部分可被蝕刻成具有側壁斜率。
如此一來，可對犧牲絕緣層206的上部部分及第二接觸插塞204的上部部分進行非等向性蝕刻以形成第四開口210。犧牲絕緣層206、位元線結構150、間隔件結構168及第二接觸插塞204可藉由第四開口210的內表面暴露出。
暴露出第一頂蓋圖案146a及間隔件結構168的第四開口210的側壁可在朝向第二接觸插塞204的方向上具有斜率。暴露出第一頂蓋圖案146a及間隔件結構168的第四開口210的側壁可具有較暴露出第二接觸插塞204的第四開口210的側壁平緩的斜率。因此，第四開口210的斜側壁與第二接觸插塞204之間的距離可增大。
參照圖23，可在第四開口210的表面及犧牲絕緣層206的表面上共形地形成第三障壁金屬層220。第三障壁金屬層220可形成在犧牲絕緣層206、位元線結構150、間隔件結構168及第二接觸插塞204上。可在第三障壁金屬層220上形成第三金屬層222。第三金屬層222可被形成為完全填充第四開口210，且第三
金屬層222的上表面可高於位元線結構150的頂表面。
第三障壁金屬層220可包含例如鈦、氮化鈦、鉭或氮化鉭。第三金屬層222可包含例如金屬(例如鎢(W)、鋁(Al)或銅)。舉例而言，第三金屬層222可包含鎢。
參照圖24，可移除形成在犧牲絕緣層206上的第三金屬層222及第三障壁金屬層220。隨後，可移除形成在第四開口210的上部部分中的第三金屬層222及第三障壁金屬層220。移除製程可包括使用乾式蝕刻製程的迴蝕製程。
當執行迴蝕製程時，第三金屬層222及第三障壁金屬層220中的每一者可被第四開口210分離，以在第四開口210中形成包括第三金屬圖案222a及第三障壁金屬圖案的第三接觸插塞224。
第三接觸插塞224的上表面可低於犧牲絕緣層206的上表面。第三接觸插塞224的上表面可高於位元線結構150的頂表面。
第三接觸插塞224可形成於第二接觸插塞204的一部分上。第三接觸插塞224可至少填充第二接觸插塞204的上部凹槽。第三障壁金屬圖案220a可形成於第二接觸插塞204的上部凹槽的表面上。
在實例性實施例中，多個第三接觸插塞224可被形成為在第一方向及第二方向中的每一者上彼此間隔開。所述多個第三接觸插塞224在平面圖中可被佈置成蜂窩結構。此外，第三接觸插塞224中的每一者在平面圖中可具有多邊形形狀、圓形形狀或
橢圓形形狀。
接觸結構可包括依序堆疊的第一接觸插塞190、金屬矽化物圖案192、第二接觸插塞204及第三接觸插塞224。第三接觸插塞224的上表面可用作用於與電容器中的下部電極接觸的搭接接墊圖案。
第三接觸插塞224可接觸第二接觸插塞204的上部凹槽。第三接觸插塞224的最低表面可低於第二接觸插塞204的頂表面。
第二接觸插塞204的頂表面可低於位元線結構150的頂表面。此外，第二接觸插塞204中所包括的第二障壁金屬圖案200b的頂表面可低於第二金屬圖案202b的頂表面。因此，可減少相鄰接觸結構可能藉由第二障壁金屬圖案200b彼此電性連接的缺陷。
與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁可具有較與第二接觸插塞204接觸的第三接觸插塞224的第二側壁平緩的斜率。因此，與第一頂蓋圖案146a及間隔件結構168接觸的第三接觸插塞224的第一側壁與和第三接觸插塞224相鄰的第二接觸插塞204之間的距離可增大。因此，可減少相鄰接觸插塞結構之間的橋接缺陷。
參照圖25，可移除犧牲絕緣層206。犧牲絕緣層206的移除製程可包括濕式蝕刻製程。
可形成第二絕緣間層230以覆蓋藉由移除犧牲絕緣層206而暴露出的間隔件結構168、第一頂蓋圖案146a、第二接觸插
塞204及第三接觸插塞224以及柵欄絕緣圖案176。第二絕緣間層230可被形成為充分填充第三接觸插塞224之間的間隙。此後，可對第二絕緣間層230進行平坦化，直至可暴露出第三接觸插塞224的上表面。
第二絕緣間層230可包含例如氮化矽。第二絕緣間層230及柵欄絕緣圖案176包含相同的材料，使得第二絕緣間層230與柵欄絕緣圖案176可合併成一個層。
參照圖26，可在第二絕緣間層230及第三接觸插塞224上形成蝕刻停止層232。電容器240可穿過蝕刻停止層232形成於第三接觸插塞224的上表面上。
電容器240可包括堆疊的下部電極240a、介電層240b及上部電極240c。
本文中揭露了實例性實施例，且儘管採用了特定用語，但該些用語僅用於且僅被解釋為一般性及說明性含義，而非出於限制目的。在一些情形中，對於提出申請的本申請案，熟習此項技術的普通技術人員而言將顯而易見的是，除非另外指明，否則結合特定實施例闡述的特徵、特性及/或元件可單獨使用或與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，可在不背離以下申請專利範圍中提出的本發明的精神及範圍的條件下對其作出形式及細節上的各種改變。
100:基底
105:主動圖案
110:隔離圖案
120:閘極絕緣層
122:閘極電極
124:閘極罩幕
126:閘極結構
130a:第一絕緣圖案
132a:第二絕緣圖案
140a:下部導電圖案
142a:第一障壁金屬圖案
144a:第一金屬圖案
146a:第一頂蓋圖案
150:位元線結構
160a:第一間隔件
162:下部絕緣圖案
164:第二間隔件
166a:第三間隔件
168:間隔件結構
176:柵欄絕緣圖案
190:第一接觸插塞
192:金屬矽化物圖案
200b:第二障壁金屬圖案
202b:第二金屬圖案
204:第二接觸插塞
210:第四開口
220a:第三障壁金屬圖案
222a:第三金屬圖案
224:第三接觸插塞
230:第二絕緣間層
232:蝕刻停止層
240:電容器
240a:下部電極
240b:介電層
240c:上部電極
A-A'、B-B':線
Claims (20)
- 一種半導體裝置，包括：位元線結構，位於基底上；接觸插塞結構，在所述基底上位於所述位元線結構之間，所述接觸插塞結構包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞；以及電容器，電性連接至所述接觸插塞結構，其中所述第二接觸插塞的上表面包括上部凹槽，且其中所述第三接觸插塞填充所述上部凹槽且在所述上部凹槽上方突出，且所述第三接觸插塞的上表面高於所述位元線結構的頂表面。
- 如請求項1所述的半導體裝置，其中所述位元線結構中的每一者的上部部分包括包含絕緣材料的頂蓋圖案，且其中所述第三接觸插塞的第一側壁與所述位元線結構中的所述頂蓋圖案的側壁接觸。
- 如請求項2所述的半導體裝置，其中相對於所述第三接觸插塞的上表面而言，與所述頂蓋圖案接觸的所述第三接觸插塞的所述第一側壁具有較與所述第二接觸插塞接觸的所述第三接觸插塞的第二側壁小的斜率。
- 如請求項2所述的半導體裝置，其中在低於所述頂蓋圖案的頂表面的部分中，所述第三接觸插塞的寬度向下逐漸減 小。
- 如請求項1所述的半導體裝置，其中所述第二接觸插塞的頂表面低於所述位元線結構的所述頂表面。
- 如請求項1所述的半導體裝置，其中所述第一接觸插塞包含複晶矽，且所述第二接觸插塞及所述第三接觸插塞包含金屬。
- 如請求項1所述的半導體裝置，其中所述第二接觸插塞包括第二障壁金屬圖案及第二金屬圖案，且所述第二障壁金屬圖案形成於所述第二金屬圖案的側壁及底部上。
- 如請求項7所述的半導體裝置，其中所述第二障壁金屬圖案的頂表面低於所述第二金屬圖案的頂表面。
- 如請求項1所述的半導體裝置，其中所述第三接觸插塞包括第三障壁金屬圖案及第三金屬圖案，且所述第三障壁金屬圖案形成於所述第三金屬圖案的側壁及底部上。
- 如請求項9所述的半導體裝置，其中所述第三障壁金屬圖案形成於所述第二接觸插塞的所述上部凹槽的表面上。
- 如請求項1所述的半導體裝置，更包括位於所述第一接觸插塞與所述第二接觸插塞之間的金屬矽化物圖案。
- 如請求項1所述的半導體裝置，更包括位於所述位元線結構的側壁上的間隔件結構。
- 如請求項12所述的半導體裝置，其中所述間隔件結構包括： 第一間隔件，覆蓋所述位元線結構的所述側壁；第二間隔件，覆蓋所述第一間隔件的外壁；以及第三間隔件，覆蓋所述第二間隔件的外壁。
- 如請求項12所述的半導體裝置，其中所述第三接觸插塞與所述位元線結構的上部部分及和所述位元線結構相鄰的所述間隔件結構的上部部分接觸，且其中與所述第三接觸插塞接觸的所述位元線結構的上部側壁及所述間隔件結構的上部側壁具有較所述位元線結構的相對上部側壁及所述間隔件結構的相對上部側壁小的斜率。
- 一種半導體裝置，包括：位元線結構，位於基底上；接觸插塞結構，在所述基底上位於所述位元線結構之間，所述接觸插塞結構包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞，所述第一接觸插塞包含複晶矽，所述第二接觸插塞包括位於所述第一接觸插塞上的金屬，所述第三接觸插塞包括位於所述第二接觸插塞上的金屬；以及電容器，電性連接至所述接觸插塞結構，其中所述第二接觸插塞的頂表面低於所述位元線結構的頂表面，其中所述第三接觸插塞的上表面高於所述位元線結構的所述頂表面，且所述第三接觸插塞的最下表面低於所述第二接觸插塞的所述頂表面，且 其中所述第三接觸插塞的第一側壁與所述位元線結構的第一位元線結構的側壁接觸。
- 如請求項15所述的半導體裝置，其中與所述第一位元線結構的所述側壁接觸的所述第三接觸插塞的所述第一側壁具有較與所述第二接觸插塞接觸的所述第三接觸插塞的第二側壁小的斜率。
- 如請求項15所述的半導體裝置，更包括位於所述第一位元線結構的側壁上的間隔件結構。
- 如請求項17所述的半導體裝置，其中所述第三接觸插塞與所述第一位元線結構的上部部分及和所述第一位元線結構相鄰的所述間隔件結構的上部部分接觸，且其中與所述第三接觸插塞接觸的所述第一位元線結構的上部側壁及所述間隔件結構的上部側壁具有較所述第一位元線結構的相對上部側壁及所述間隔件結構的相對上部側壁小的斜率。
- 如請求項15所述的半導體裝置，其中所述第二接觸插塞包括第二金屬圖案及位於所述第二金屬圖案的側壁及底部上的第二障壁金屬圖案，且其中所述第二障壁金屬圖案的頂表面低於所述第二金屬圖案的頂表面。
- 一種半導體裝置，包括：基底，包括由隔離圖案界定的主動圖案； 閘極結構，掩埋於所述基底的所述主動圖案及所述隔離圖案中；位元線結構，位於所述基底上；接觸插塞結構，在所述主動圖案上位於所述位元線結構之間，所述接觸插塞結構包括依序堆疊的第一接觸插塞、第二接觸插塞及第三接觸插塞，所述第一接觸插塞包含複晶矽，所述第二接觸插塞包括位於所述第一接觸插塞上的金屬，所述第三接觸插塞包括位於所述第二接觸插塞上的金屬；以及電容器，電性連接至所述接觸插塞結構，其中所述第二接觸插塞的上表面包括上部凹槽，其中所述第三接觸插塞填充所述上部凹槽且在所述上部凹槽上方突出，且所述第三接觸插塞的上表面高於所述位元線結構的頂表面，其中所述第三接觸插塞與所述位元線結構的第一位元線結構的側壁及所述第二接觸插塞的上表面的一部分接觸，且其中所述第三接觸插塞的兩個側壁在剖視圖中具有彼此不同的斜率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0139079 | 2021-10-19 | ||
| KR1020210139079A KR20230055564A (ko) | 2021-10-19 | 2021-10-19 | 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202318630A TW202318630A (zh) | 2023-05-01 |
| TWI835217B true TWI835217B (zh) | 2024-03-11 |
Family
ID=85982458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111127779A TWI835217B (zh) | 2021-10-19 | 2022-07-25 | 半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230121734A1 (zh) |
| KR (1) | KR20230055564A (zh) |
| CN (1) | CN116017974A (zh) |
| TW (1) | TWI835217B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117476549B (zh) * | 2023-12-25 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | 半导体叠层结构的制造方法及半导体结构 |
| CN117529096B (zh) * | 2023-12-28 | 2024-03-29 | 长鑫集电(北京)存储技术有限公司 | 半导体器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160276273A1 (en) * | 2014-12-18 | 2016-09-22 | SK Hynix Inc. | Semiconductor device with air gap and method for fabricating the same |
| US20160300763A1 (en) * | 2014-02-07 | 2016-10-13 | Samsung Electronics Co., Ltd. | Semiconductor devices including a bit line structure and a contact plug |
| US20160329337A1 (en) * | 2013-11-07 | 2016-11-10 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
| US20200013782A1 (en) * | 2017-05-25 | 2020-01-09 | Samsung Electronics Co., Ltd. | Semiconductor devices including enlarged contact hole and methods of forming the same |
| TW202133349A (zh) * | 2020-02-18 | 2021-09-01 | 南韓商三星電子股份有限公司 | 半導體裝置及其製造方法 |
-
2021
- 2021-10-19 KR KR1020210139079A patent/KR20230055564A/ko active Search and Examination
-
2022
- 2022-07-15 US US17/865,497 patent/US20230121734A1/en active Pending
- 2022-07-25 TW TW111127779A patent/TWI835217B/zh active
- 2022-09-29 CN CN202211205444.XA patent/CN116017974A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160329337A1 (en) * | 2013-11-07 | 2016-11-10 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
| US20160300763A1 (en) * | 2014-02-07 | 2016-10-13 | Samsung Electronics Co., Ltd. | Semiconductor devices including a bit line structure and a contact plug |
| US20160276273A1 (en) * | 2014-12-18 | 2016-09-22 | SK Hynix Inc. | Semiconductor device with air gap and method for fabricating the same |
| US20200013782A1 (en) * | 2017-05-25 | 2020-01-09 | Samsung Electronics Co., Ltd. | Semiconductor devices including enlarged contact hole and methods of forming the same |
| TW202133349A (zh) * | 2020-02-18 | 2021-09-01 | 南韓商三星電子股份有限公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116017974A (zh) | 2023-04-25 |
| TW202318630A (zh) | 2023-05-01 |
| US20230121734A1 (en) | 2023-04-20 |
| KR20230055564A (ko) | 2023-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109994474B (zh) | 半导体器件 | |
| US7183603B2 (en) | Semiconductor device including square type storage node and method of manufacturing the same | |
| TWI835217B (zh) | 半導體裝置 | |
| US20180012775A1 (en) | Methods of manufacturing semiconductor devices | |
| CN111326517A (zh) | 包括间隔物的半导体器件和制造该半导体器件的方法 | |
| KR102691653B1 (ko) | 반도체 장치 | |
| TWI777526B (zh) | 半導體裝置及其製造方法 | |
| US11658117B2 (en) | Semiconductor devices having improved electrical characteristics and methods of fabricating the same | |
| US9070583B2 (en) | Semiconductor device and method of fabricating the same | |
| CN115411039A (zh) | 半导体存储器件 | |
| US10840127B2 (en) | Integrated circuit (IC) device | |
| TWI803017B (zh) | 半導體裝置 | |
| JP2010153509A (ja) | 半導体装置およびその製造方法 | |
| CN106469725B (zh) | 存储元件及其制造方法 | |
| JP5107499B2 (ja) | 半導体装置 | |
| TWI850827B (zh) | 半導體裝置 | |
| TWI841177B (zh) | 半導體存儲裝置 | |
| TWI838893B (zh) | 半導體裝置 | |
| US20240324190A1 (en) | Integrated circuit device and method of manufacturing the same | |
| TWI831402B (zh) | 半導體裝置 | |
| US20240172421A1 (en) | Semiconductor devices | |
| CN115497941A (zh) | 半导体装置 | |
| KR20220050580A (ko) | 반도체 장치 | |
| TW202331944A (zh) | 半導體裝置 | |
| TW202406106A (zh) | 半導體裝置 |