TWI833398B - 記憶體結構和其製造方法 - Google Patents

記憶體結構和其製造方法 Download PDF

Info

Publication number
TWI833398B
TWI833398B TW111139856A TW111139856A TWI833398B TW I833398 B TWI833398 B TW I833398B TW 111139856 A TW111139856 A TW 111139856A TW 111139856 A TW111139856 A TW 111139856A TW I833398 B TWI833398 B TW I833398B
Authority
TW
Taiwan
Prior art keywords
source
drain region
contact portion
dielectric layer
contact
Prior art date
Application number
TW111139856A
Other languages
English (en)
Other versions
TW202347712A (zh
Inventor
王維志
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202347712A publication Critical patent/TW202347712A/zh
Application granted granted Critical
Publication of TWI833398B publication Critical patent/TWI833398B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公開提供一種記憶體結構，包括基板上的源極/汲極區域、覆蓋源極/汲極區域的第一介電層、第一介電層上的第二介電層和接觸源極/汲極區域的接觸件。接觸件包括延伸進源極/汲極區域的第一接觸件部分、延伸進第一介電層的第二接觸件部分和延伸進第二介電層的第三接觸件部分。第一接觸件部分的底表面低於源極/汲極區域的頂表面。第二接觸件部分在第一接觸件部分和第三接觸件部分之間。第一接觸件部分的側壁和源極/汲極區域的側壁之間的距離是30%至60%的源極/汲極區域的寬度。

Description

記憶體結構和其製造方法
本公開內容是關於記憶體結構和其製造方法，且特別是關於記憶體結構的接觸件。
記憶體裝置用於多種電子應用中，例如動態隨機存取記憶體(dynamic random access memory，DRAM)、靜態隨機存取記憶體(static random access memory，SRAM)或類似者。記憶體產業透過不斷縮小最小特徵尺寸來持續改善多個電子組件(例如，電晶體、電阻器、電容器等)的積體密度，從而允許在給定面積中整合更多組件。然而，減小的特徵尺寸也漸少電子組件之間的接觸面積，因此可能不利地影響記憶體裝置的功能。
根據本公開的一些實施例，一種記憶體結構包括基板上的源極/汲極區域、覆蓋源極/汲極區域的第一介電層、第一介電層上的第二介電層，以及接觸源極/汲極區域的接觸件。接觸件包括延伸進源極/汲極區域的第一接觸件部分、延伸進第一介電層的第二接觸件部分和延伸進第二介電層的第三接觸件部分。第一接觸件部分的底表面低於源極/汲極區域的頂表面。第二接觸件部分在第一接觸件部分和第三接觸件部分之間。第一接觸件部分的側壁和源極/汲極區域的側壁之間的距離是30%至60%的源極/汲極區域的寬度。
在一些實施例中，第二接觸件部分的底表面低於第一接觸件部分的底表面。
在一些實施例中，第二接觸件部分的底表面與第一接觸件部分的底表面共平面。
在一些實施例中，第三接觸件部分的底表面高於第一接觸件部分的底表面和第二接觸件部分的底表面。
在一些實施例中，第三接觸件部分的底表面與源極/汲極區域的頂表面共平面。
在一些實施例中，第二接觸件部分和第三接觸件部分之間的界面與第一介電層的側壁共平面。
在一些實施例中，第二接觸件部分的寬度相同於源極/汲極區域的側壁上的第一介電層的寬度。
在一些實施例中，第二接觸件部分的寬度大於源極/汲極區域的側壁上的第一介電層的寬度。
在一些實施例中，第一介電層是氧化物層，且第二介電層是氮化物層。
根據本公開的一些實施例，一種記憶體結構包括具有位元區域和單元區域的基板、位元區域中的基板上的第一源極/汲極區域、單元區域中的基板上的第二源極/汲極區域、覆蓋第一源極/汲極區域和第二源極/汲極區域的第一介電層、第一介電層上的第二介電層、接觸第一源極/汲極區域的位元接觸件，以及接觸第二源極/汲極區域的單元接觸件。位元接觸件包括延伸進第一源極/汲極區域的第一位元接觸件部分、延伸進第一源極/汲極區域的側壁上的第一介電層的第二位元接觸件部分，以及延伸進第二介電層的第三位元接觸件部分。第一位元接觸件部分的底表面低於第一源極/汲極區域的頂表面。第二位元接觸件部分在第一位元接觸件部分和第三位元接觸件部分之間。第一位元接觸件部分的側壁和第一源極/汲極區域的另一個側壁之間的距離是30%至60%的第一源極/汲極區域的寬度。
在一些實施例中，單元接觸件包括延伸進第二源極/汲極區域的第一單元接觸件部分、延伸進第二源極/汲極區域的側壁上的第一介電層和第二源極/汲極區域的第二單元接觸件部分，以及延伸進第二介電層的第三單元接觸件部分。第一單元接觸件部分的底表面低於第二源極/汲極區域的頂表面。第二單元接觸件部分在第一單元接觸件部分和第三單元接觸件部分之間。第一單元接觸件部分的側壁和第二源極/汲極區域的另一個側壁之間的距離是30%至60%的第二源極/汲極區域的寬度。
在一些實施例中，第一位元接觸件部分的底表面低於第一單元接觸件部分的底表面。
在一些實施例中，第二位元接觸件部分的底表面與第二單元接觸件部分的底表面共平面。
在一些實施例中，第三位元接觸件部分的底表面與第三單元接觸件部分的底表面和第一源極/汲極區域的頂表面共平面。
在一些實施例中，第三位元接觸件部分的寬度是30%至60%的第一源極/汲極區域的側壁上的第一介電層和第二源極/汲極區域的側壁上的第一介電層之間的距離。
在一些實施例中，第二單元接觸件部分的寬度大於第二位元接觸件部分的寬度。
根據本公開的一些實施例，一種製造記憶體結構的方法包括以下步驟。形成第一介電層在源極/汲極區域上，且形成第二介電層在第一介電層上。形成遮罩層在第二介電層上，其中遮罩層包括暴露第二介電層的遮罩開口，且遮罩開口的側壁和源極/汲極區域的側壁之間的距離是30%至60%的源極/汲極區域的寬度。穿過遮罩開口蝕刻第二介電層和第一介電層以形成第一開口，其中第一開口暴露源極/汲極區域的頂表面和另一個側壁。穿過第一開口蝕刻源極/汲極區域以形成第二開口。使用導電材料填充第二開口以形成接觸件。
在一些實施例中，第二開口的底表面包括暴露源極/汲極區域的第一部分、暴露第一介電層的第二部分以及和暴露第二介電層的第三部分。第二部分低於第一部分，且第一部分低於第三部分。
在一些實施例中，第二部分進一步暴露源極/汲極區域。
在一些實施例中，第二開口的底表面包括暴露源極/汲極區域的第一部分、暴露第一介電層的第二部分以及暴露第二介電層的第三部分。第二部分與第一部分共平面，且第二部分低於第三部分。
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、數值、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
本公開提供記憶體結構和其製造方法。記憶體結構包括覆蓋源極/汲極區域的第一介電層、第一介電層上的第二介電層，以及接觸源極/汲極區域的接觸件。接觸件的第一接觸件部分延伸進源極/汲極區域，第二接觸件部分延伸進第一介電層，且第三接觸件部分延伸進第二介電層。由於第一接觸件部分的側壁與源極/汲極區域的側壁分離一定距離，接觸件和源極/汲極區域之間的接觸面積增加。因此，接觸件和源極/汲極區域之間的電阻減少，從而改善記憶體結構的效率。
根據本公開的一比較例，第1圖繪示記憶體結構100的截面圖。記憶體結構100包括基板110、基板110上的第一源極/汲極區域124a和第二源極/汲極區域124b、覆蓋第一源極/汲極區域124a和第二源極/汲極區域124b的第一介電層130、基板110上方的閘極結構150、第一介電層130和閘極結構150上的第二介電層160、穿過第一介電層130接觸第一源極/汲極區域124a的第一接觸件170，以及穿過第一介電層130接觸第二源極/汲極區域124b的第二接觸件180。
具體而言，基板110包括位元區域102和單元區域104。鰭片120a從位元區域102中的基板110凸出。鰭片120a包括底部122a和底部122a上的第一源極/汲極區域124a。在一些實施例中，鰭片120a包括與基板110相同的塊材材料，且摻雜鰭片120a的上部以形成第一源極/汲極區域124a。相似地，鰭片120b從位元區域102中的基板110凸出。鰭片120b包括底部122b和底部122b上的第二源極/汲極區域124b。
在一些實施例中，位元區域102和單元區域104可以集體形成記憶體結構100的記憶體單元(或稱為主動區域)。如第1圖中所示，隔離結構140鄰近於單元區域104以分離單元區域104與另一個記憶體單元(未繪示)。位元區域102中的第一源極/汲極區域124a可以作為汲極區域，而單元區域104中的第二源極/汲極區域124b作為源極區域。因此，第一接觸件170可以稱為汲極接觸件或位元接觸件，而第二接觸件180可以稱為源極接觸件或單元接觸件。值得說明的是，第一源極/汲極區域124a和第二源極/汲極區域124b的側壁分別與第一接觸件170和第二接觸件180的側壁共平面。換而言之，第一源極/汲極區域124a和第二源極/汲極區域124b的頂表面全由第一接觸件170和第二接觸件180的底表面所覆蓋。
根據本公開的一實施例，第2A圖繪示記憶體結構200的截面圖。第2B圖繪示第2A圖中記憶體結構200的區域R1的放大圖。記憶體結構200類似於第1圖中的記憶體結構100，但具有不同的源極/汲極區域上的接觸件設計。
具體而言，記憶體結構200包括具有位元區域202和單元區域204的基板210、位元區域202中的基板210上的鰭片220a，以及單元區域204中的基板210上的鰭片220b。第一源極/汲極區域224a位於鰭片220a的底部222a上，而第二源極/汲極區域224b位於鰭片220b的底部222b上。第一介電層230覆蓋鰭片220a、鰭片220b和基板210，使得第一源極/汲極區域224a和第二源極/汲極區域224b由第一介電層230所覆蓋。隔離結構240鄰近於單元區域204以分離單元區域204與另一個記憶體單元(未繪示)。閘極結構250位於基板210上方，而覆蓋第一源極/汲極區域224a和第二源極/汲極區域224b的第一介電層230位於閘極結構250上方。第二介電層260位於閘極結構250上且覆蓋在覆蓋第一源極/汲極區域224a和第二源極/汲極區域224b的第一介電層230上。在一些實施例中，第一介電層230可以包括不同於第二介電層260的材料。例如，第一介電層230可以是氧化物層，而第二介電層260可以是氮化物層。
記憶體結構200的第一接觸件270(或稱為位元接觸件)穿過第一介電層230而接觸第一源極/汲極區域224a。具體而言，第一接觸件270包括第一接觸件部分270a、鄰近於第一接觸件部分270a的第二接觸件部分270b，以及鄰近於第二接觸件部分270b的第三接觸件部分270c。換而言之，第二接觸件部分270b位於第一接觸件部分270a和第三接觸件部分270c之間。
第一接觸件部分270a延伸進第一源極/汲極區域224a，使得第一接觸件部分270a的底表面低於第一源極/汲極區域224a的頂表面。第二接觸件部分270b延伸進第一源極/汲極區域224a的側壁上的第一介電層230。第二接觸件部分270b的底表面也低於第一源極/汲極區域224a的頂表面。第三接觸件部分270c延伸進第二介電層260。
如第2B圖中所示，第一接觸件部分270a的側壁與第一源極/汲極區域224a未接觸第一接觸件270的側壁以距離D1彼此分離。更具體而言，第一接觸件部分270a的側壁和第一源極/汲極區域224a的側壁之間的距離D1是30%至60%的第一源極/汲極區域224a的寬度W1。因此，第一接觸件部分270a的底表面以及側壁都接觸第一源極/汲極區域224a。
與第1圖中的記憶體結構100相比，第一接觸件270和第一源極/汲極區域224a之間的接觸面積大於第1圖中的第一接觸件170和第一源極/汲極區域124a之間的接觸面積。因此，可以減少第一接觸件270和第一源極/汲極區域224a之間的電阻。這會增加第一源極/汲極區域224a和第二源極/汲極區域224b之間的電流，從而改善記憶體結構200的效率。另外，第一接觸件270的設計並未影響第一源極/汲極區域224a和閘極結構250之間的關係，因此避免增加記憶體結構200的閘極誘導汲極漏電流(gate-induced drain leakage，GIDL)。
記憶體結構200的第二接觸件280(或稱為單元接觸件)穿過第一介電層230而接觸第二源極/汲極區域224b。第二接觸件280包括第一接觸件部分280a、第三接觸件部分280c，以及第一接觸件部分280a和第三接觸件部分280c之間的第二接觸件部分280b。
第一接觸件部分280a延伸進第二源極/汲極區域224b，使得第一接觸件部分280a的底表面低於第二源極/汲極區域224b的頂表面。第二接觸件部分280b延伸進第二源極/汲極區域224b的側壁上的第一介電層230。與第二接觸件部分270b相比，第二接觸件部分280b進一步橫向延伸進第二源極/汲極區域224b。第三接觸件部分280c延伸進第二介電層260。
類似於第一接觸件270，第一接觸件部分280a的側壁與第二源極/汲極區域224b未接觸第二接觸件280的側壁以一段距離彼此分離。第一接觸件部分280a的側壁和第二源極/汲極區域224b的側壁之間的距離是30%至60%的第二源極/汲極區域224b的寬度。因此，第一接觸件部分280a的底表面以及側壁都接觸第二源極/汲極區域224b。此外，第二接觸件部分280b延伸進第二源極/汲極區域224b，使得第二接觸件部分280b的底表面和側壁也接觸第二源極/汲極區域224b。
與第1圖中的記憶體結構100相比，第二接觸件280和第二源極/汲極區域224b之間的接觸面積大於第1圖中的第二接觸件180和第二源極/汲極區域124b之間的接觸面積。因此，可以減少第二接觸件280和第二源極/汲極區域224b之間的電阻，從而改善記憶體結構200的效率。
參考第2A圖和第2B圖，各個接觸件部分的底表面位置可以適當的安排以增加接觸件和源極/汲極區域之間的接觸面積。在一些實施例中，第三接觸件部分的底表面可以高於第一接觸件部分的底表面和第二接觸件部分的底表面。如第2B圖中所示，當第一接觸件部分270a的底表面和第二接觸件部分270b的底表面低於第一源極/汲極區域224a的頂表面時，第三接觸件部分270c的底表面可以與第一源極/汲極區域224a的頂表面共平面。相似地，當第一接觸件部分280a的底表面和第二接觸件部分280b的底表面低於第二源極/汲極區域224b的頂表面時，第三接觸件部分280c的底表面可以與第二源極/汲極區域224b的頂表面共平面。
在一些實施例中，第二接觸件部分的底表面可以與第一接觸件部分的底表面共平面。如第2B圖中所示，第一源極/汲極區域224a的頂表面到第二接觸件部分270b的底表面的距離H1可以相同於第一源極/汲極區域224a的頂表面到第一接觸件部分270a的底表面的距離H2。因此，第二接觸件部分270b的底表面與第一接觸件部分270a的底表面共平面。在一些實施例中，距離H1可以在10 nm至20 nm的範圍中。若距離H1小於10 nm，第一接觸件270和第一源極/汲極區域224a之間的接觸面積可能不會顯著增加。若距離H1大於20 nm，可能造成記憶體結構200的閘極誘導汲極漏電流降級(degraded)。
在一些實施例中，第二接觸件部分的底表面可以低於第一接觸件部分的底表面。如第2B圖中所示，第二源極/汲極區域224b的頂表面到第二接觸件部分280b的底表面的距離H3可以大於第二源極/汲極區域224b的頂表面到第一接觸件部分280a的底表面的距離H4。因此，第二接觸件部分280b的底表面低於第一接觸件部分280a的底表面。在一些實施例中，距離H3可以在10 nm至20 nm的範圍中。若距離H3小於10 nm，第二接觸件280和第二源極/汲極區域224b之間的接觸面積可能不會顯著增加。若距離H1大於20 nm，可能造成記憶體結構200的閘極誘導汲極漏電流降級。
在一些實施例中，歸因於記憶體結構的製造製程，位元接觸件的底表面位置可以對應於單元接觸件的底表面位置。例如，如第2B圖中所示，第一源極/汲極區域224a的頂表面到第二接觸件部分270b的底表面的距離H1可以相同於第二源極/汲極區域224b的頂表面到第二接觸件部分280b的底表面的距離H3。因此，第二接觸件部分270b的底表面與第二接觸件部分280b的底表面共平面。
第一源極/汲極區域224a的頂表面到第一接觸件部分270a的底表面的距離H2可以大於第二源極/汲極區域224b的頂表面到第一接觸件部分280a的底表面的距離H4。因此，第一接觸件部分270a的底表面低於第一接觸件部分280a的底表面。值得說明的是，第三接觸件部分270c的底表面、第三接觸件部分280c的底表面、第一源極/汲極區域224a的頂表面和第二源極/汲極區域224b的頂表面可以彼此共平面。
根據本公開的另一個實施例，第3A圖繪示記憶體結構300的截面圖。第3B圖繪示第3A圖中記憶體結構300的區域R1的放大圖。記憶體結構300的大部分組件(例如具有位元區域302和單元區域304的基板310、具有底部322a的鰭片320a、具有底部322b的鰭片320b、第一介電層330、隔離結構340、閘極結構350和第二介電層360)類似於第2A圖和第2B圖中的記憶體結構200的對應組件，但第一接觸件370和第二接觸件380具有不同的接觸件部分設計。這些相似組件的細節可以參考關於記憶體結構200的描述而不在此處重複。
如第3B圖中所示，第一源極/汲極區域324a的頂表面到第二接觸件部分370b的底表面的距離H1可以相同於第二源極/汲極區域324b的頂表面到第二接觸件部分380b的底表面的距離H3。第一源極/汲極區域324a的頂表面到第一接觸件部分370a的底表面的距離H2可以大於第二源極/汲極區域324b的頂表面到第一接觸件部分380a的底表面的距離H4。換而言之，第一接觸件部分370a的底表面低於第一接觸件部分380a的底表面。第三接觸件部分370c的底表面、第三接觸件部分380c的底表面、第一源極/汲極區域324a的頂表面和第二源極/汲極區域324b的頂表面可以彼此共平面。
與第2B圖中的記憶體結構200相比，記憶體結構300可以具有大於距離H2的距離H1和大於距離H4的距離H3。因此，第二接觸件部分370b的底表面和第二接觸件部分380b的底表面兩者低於第一接觸件部分370a和第一接觸件部分380a的底表面。因此，第一接觸件部分370a與第二接觸件部分370b都接觸第一源極/汲極區域324a，從而增加第一接觸件370和第一源極/汲極區域324a之間的接觸面積並減少電阻。相似地，第一接觸件部分380a和第二接觸件部分380b兩者接觸第二源極/汲極區域324b，從而增加第二接觸件380和第二源極/汲極區域324b之間的接觸面積並減少電阻。
參考回第2A圖和第2B圖，在一些實施例中，各個接觸件部分的寬度可以適當的安排以增加接觸件和源極/汲極區域之間的接觸面積。例如，第一接觸件部分270a和第二接觸件部分270b之間的界面可以與第一源極/汲極區域224a的側壁共平面，且第二接觸件部分270b和第三接觸件部分270c之間的界面可以與第一源極/汲極區域224a的側壁上的第一介電層230的側壁共平面。因此，第二接觸件部分270b的寬度相同於第一源極/汲極區域224a的側壁上的第一介電層230的寬度。
作為另一個示例，第二接觸件部分280b和第三接觸件部分280c之間的界面可以與第二源極/汲極區域224b的側壁上的第一介電層230的側壁共平面，而第二接觸件部分280b朝向第二源極/汲極區域224b橫向延伸。因此，第二接觸件部分280b的寬度大於第二源極/汲極區域224b的側壁上的第一介電層230的寬度。在一些第一接觸件270是位元接觸件且第二接觸件280是單元接觸件的實施例中，第二接觸件部分280b的寬度可以大於第二接觸件部分270b的寬度。
在一些實施例中，第三接觸件部分可以具有適合的寬度以避免第一接觸件和第二源極/汲極區域之間的導電途徑。例如，第一源極/汲極區域224a的側壁上的第一介電層230的側壁和較接近的第二源極/汲極區域224b的側壁上的第一介電層230的側壁以距離D2彼此分離。第三接觸件部分270c的寬度W2可以是30%至60%的距離D2，從而避免第一接觸件270和第二源極/汲極區域224b之間直接傳遞的電流。在一些實施例中，第三接觸件部分270c的寬度可以相同於第三接觸件部分280c。
根據本公開的一些實施例，第4A圖至第4H圖繪示第2A圖至第2B圖中記憶體結構200的製造方法的中間階段的截面圖。更具體而言，製造方法是關於形成源極/汲極區域上的接觸件。第4A圖至第4H圖繪示製造記憶體結構200的截面圖作為示例，然而第4A圖至第4H圖所示的方法可以不限於製造記憶體結構200。所示的方法可以用於製造本公開範疇中的其他記憶體結構，例如第3B圖中的記憶體結構300。此外，在方法的多個步驟之間可以執行額外的製造步驟，且為了清楚描述方法可能省略對於額外製造步驟的描述。額外步驟可以在本公開的方法之前、期間及/或之後。
參考第4A圖，提供第一源極/汲極區域224a和第二源極/汲極區域224b。第一介電層230形成在第一源極/汲極區域224a和第二源極/汲極區域224b上，使得第一源極/汲極區域224a和第二源極/汲極區域224b的頂表面和側壁由第一介電層230所覆蓋。第二介電層260形成在第一介電層230上。如第4A圖中所示，第一介電層230的頂表面和側壁可以由第二介電層260所覆蓋。
遮罩層400形成在第二介電層260上。遮罩層400包括暴露一部分第二介電層260的遮罩開口410。遮罩開口410位於第一源極/汲極區域224a上方。如第4A圖中所示，遮罩開口410未對齊第一源極/汲極區域224a。具體而言，位於第一源極/汲極區域224a正上方的遮罩開口410的側壁與第一源極/汲極區域224a的側壁以距離D3彼此分離。在一些實施例中，距離D3可以是30%至60%的第一源極/汲極區域224a的寬度W1。
遮罩開口410的另一個側壁位於第一源極/汲極區域224a和第二源極/汲極區域224b之間的第二介電層260正上方。所述遮罩開口410的另一個側壁和第一源極/汲極區域224a上的第一介電層230的側壁以距離D4彼此分離。在一些實施例中，距離D4可以是30%至60%的距離D2，其中距離D2是第一源極/汲極區域224a的側壁上的第一介電層230與較接近的第二源極/汲極區域224b的側壁上的第一介電層230之間的距離。
參考第4B圖，蝕刻遮罩開口410所暴露的第二介電層260和下方的第一介電層230以形成開口420。具體而言，穿過遮罩開口410執行蝕刻操作。蝕刻操作停止在第一源極/汲極區域224a的頂表面上。當蝕刻操作停止時，開口420暴露第一源極/汲極區域224a的頂表面和側壁之一。
開口420的底表面包括暴露第一源極/汲極區域224a的頂表面的第一部分422、暴露第一源極/汲極區域224a的側壁上的第一介電層230的第二部分424，以及暴露第二介電層260的第三部分426。第二部分424位於第一部分422和第三部分426之間。如第4B圖中所示，第二部分424低於第一部分422和第三部分426，使得開口420暴露第一源極/汲極區域224a的側壁。在一些實施例中，第一部分422可以與第三部分426共平面，且第一源極/汲極區域224a的頂表面和第二部分424的頂表面之間的距離H1可以在10 nm至20 nm的範圍中。
在一些實施例中，在第二介電層260和第一介電層230上執行的蝕刻操作可以是各向異性蝕刻製程。在一些實施例中，在第二介電層260和第一介電層230上執行的蝕刻操作可以對第一介電層230具有更高的選擇性。因此，第一源極/汲極區域224a的側壁上的第一介電層230可以相對第二介電層260以更快速率進行蝕刻，以形成低於第三部分426的第二部分424。
參考第4C圖，蝕刻開口420所暴露的第一源極/汲極區域224a以形成開口420'。具體而言，穿過開口420執行蝕刻操作。蝕刻操作對第一源極/汲極區域224a具有選擇性，從而不會明顯蝕刻第一介電層230和第二介電層260。因此，從頂表面的暴露部分向下蝕刻且從側壁的暴露部分橫向蝕刻第一源極/汲極區域224a以形成開口420'。
開口420'的底表面包括暴露第一源極/汲極區域224a的第一部分422'、暴露第一介電層230的第二部分424'，以及暴露第二介電層260的第三部分426'。在一些實施例中，如第4B圖中所示，第二部分424'可以與第一部分422'共平面，且第二部分424'可以低於第三部分426'。換而言之，第一源極/汲極區域224a的頂表面和第一部分422'的頂表面之間的距離H2可以相同於在10 nm至20 nm的範圍中的距離H1。在一些其他實施例中，第二部分424'可以低於第一部分422'，且第一部分422'可以低於第三部分426'。
參考第4D圖，使用導電材料填充第4C圖中的開口420'以形成第一接觸件270。具體而言，導電材料層形成在開口420'中和第二介電層260上。接著，在導電材料層上執行平坦化製程以移除第二介電層260上多餘的導電材料。剩餘的導電材料形成第一接觸件270。第一接觸件270對應於第2B圖中的第一接觸件270，其中第一接觸件270和第一源極/汲極區域224a之間的接觸面積有所增加。
上述的操作也可以用於形成第二接觸件280。參考第4E圖至第4F圖，包括遮罩開口460的遮罩層450形成在第二介電層260上。遮罩開口460位於第二源極/汲極區域224b上方。蝕刻遮罩開口460所暴露的第二介電層260和下方的第一介電層230以形成開口470。開口470類似於第4B圖中的開口420，其中開口470包括暴露第二源極/汲極區域224b的第一部分472、暴露第二源極/汲極區域224b的側壁上的第一介電層230的第二部分474，以及暴露第二介電層260的第三部分476。第4E圖至第4F圖中示出的步驟細節可參考關於第4A圖至第4B圖所述的內容。
在一些實施例中，位於第二源極/汲極區域224b正上方的遮罩開口460的側壁和第二源極/汲極區域224b的側壁之間的距離D3可以是30%至60%的第二源極/汲極區域224b的寬度W1。在一些實施例中，遮罩開口460的另一個側壁和第二源極/汲極區域224b上的第一介電層230的側壁之間的距離可以是第4A圖中的距離D4。在一些實施例中，第二源極/汲極區域224b的頂表面和第二部分474的頂表面之間的距離H3可以在10 nm至20 nm的範圍中。
參考第4G圖，蝕刻開口470所暴露的第二源極/汲極區域224b以形成開口470'。具體而言，穿過開口470執行蝕刻操作。蝕刻操作對第二源極/汲極區域224b具有選擇性，從而不會明顯蝕刻第一介電層230和第二介電層260。因此，從頂表面的暴露部分向下蝕刻且從側壁的暴露部分橫向蝕刻第二源極/汲極區域224b以形成開口470'。
開口470'的底表面包括暴露第二源極/汲極區域224b的第一部分472'、暴露第一介電層230的第二部分474'，以及暴露第二介電層260的第三部分476'。在一些實施例中，與第4C圖中的第一源極/汲極區域224a相比，可以較少地蝕刻第二源極/汲極區域224b。因此，第二部分474'低於第一部分472'，且第一部分472'低於第三部分476'。換而言之，第二源極/汲極區域224b的頂表面和第一部分472'的頂表面之間的距離H4可以小於距離H3。在一些實施例中，第二部分474'的寬度可以大於第4C圖中的第二部分424'的寬度，使得第二部分474'也暴露一部分的第二源極/汲極區域224b。
參考第4H圖，使用導電材料填充第4G圖中的開口470'以形成第二接觸件280。第4H圖中示出的步驟類似於關於第4D圖所述的內容。所形成的第二接觸件280對應於第2B圖中的第二接觸件280，其中第二接觸件280和第二源極/汲極區域224b之間的接觸面積有所增加。
根據本公開的上述實施例，一種記憶體結構包括覆蓋源極/汲極區域的第一介電層、第一介電層上的第二介電層，以及接觸源極/汲極區域的接觸件。接觸件包括延伸進源極/汲極區域的第一接觸件部分、延伸進第一介電層的第二接觸件部分，以及延伸進第二介電層的第三接觸件部分。第一接觸件部分的側壁和源極/汲極區域的側壁之間的距離是30%至60%的源極/汲極區域的寬度。另外，製造方法可以控制接觸件部分的底表面位置。因此，第一接觸件部分的底表面、第一接觸件部分的側壁，甚至是第二接觸件部分的側壁接觸源極/汲極區域。因此，接觸件和源極/汲極區域之間的接觸面積有所增加，從而減少接觸電阻、改善記憶體結構的效率。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
100:記憶體結構 102:位元區域 104:單元區域 110:基板 120a:鰭片 120b:鰭片 122a:底部 122b:底部 124a:第一源極/汲極區域 124b:第二源極/汲極區域 130:第一介電層 140:隔離結構 150:閘極結構 160:第二介電層 170:第一接觸件 180:第二接觸件 200:記憶體結構 202:位元區域 204:單元區域 210:基板 220a:鰭片 220b:鰭片 222a:底部 222b:底部 224a:第一源極/汲極區域 224b:第二源極/汲極區域 230:第一介電層 240:隔離結構 250:閘極結構 260:第二介電層 270:第一接觸件 270a:第一接觸件部分 270b:第二接觸件部分 270c:第三接觸件部分 280:第二接觸件 280a:第一接觸件部分 280b:第二接觸件部分 280c:第三接觸件部分 300:記憶體結構 302:位元區域 304:單元區域 310:基板 320a:鰭片 320b:鰭片 322a:底部 322b:底部 324a:第一源極/汲極區域 324b:第二源極/汲極區域 330:第一介電層 340:隔離結構 350:閘極結構 360:第二介電層 370:第一接觸件 370a:第一接觸件部分 370b:第二接觸件部分 370c:第三接觸件部分 380:第二接觸件 380a:第一接觸件部分 380b:第二接觸件部分 380c:第三接觸件部分 400:遮罩層 410:遮罩開口 420,420':開口 422,422':第一部分 424,424':第二部分 426,426':第三部分 450:遮罩層 460:遮罩開口 470,470':開口 472,472':第一部分 474,474':第二部分 476,476':第三部分 D1,D2,D3,D4:距離 H1,H2,H3,H4:距離 R1:區域 W1,W2:寬度
當結合附圖閱讀時，從以下詳細描述中可以更好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1圖依據本公開的一比較例繪示記憶體結構的截面圖。 第2A圖依據本公開的一實施例繪示記憶體結構的截面圖。 第2B圖繪示第2A圖中的記憶體結構的放大圖。 第3A圖依據本公開的另一實施例繪示記憶體結構的截面圖。 第3B圖繪示第3A圖中的記憶體結構的放大圖。 第4A圖至第4H圖依據本公開的一些實施例繪示製造記憶體結構方法的中間階段的截面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:記憶體結構 202:位元區域 204:單元區域 210:基板 220a:鰭片 220b:鰭片 222a:底部 222b:底部 224a:第一源極/汲極區域 224b:第二源極/汲極區域 230:第一介電層 240:隔離結構 250:閘極結構 260:第二介電層 270:第一接觸件 280:第二接觸件 R1:區域

Claims (20)

  1. 一種記憶體結構，包括： 一源極/汲極區域，位於一基板上； 一第一介電層，覆蓋該源極/汲極區域； 一第二介電層，位於該第一介電層上；及 一接觸件，接觸該源極/汲極區域，其中該接觸件包括： 一第一接觸件部分，延伸進該源極/汲極區域，其中該第一接觸件部分的一底表面低於該源極/汲極區域的一頂表面； 一第二接觸件部分，延伸進該第一介電層；及 一第三接觸件部分，延伸進該第二介電層，其中該第二接觸件部分位於該第一接觸件部分和該第三接觸件部分之間，且該第一接觸件部分的一側壁和該源極/汲極區域的一側壁之間的一距離是30%至60%的該源極/汲極區域的一寬度。
  2. 如請求項1所述之記憶體結構，其中該第二接觸件部分的一底表面低於該第一接觸件部分的該底表面。
  3. 如請求項1所述之記憶體結構，其中該第二接觸件部分的一底表面與該第一接觸件部分的該底表面共平面。
  4. 如請求項1所述之記憶體結構，其中該第三接觸件部分的一底表面高於該第一接觸件部分的該底表面和該第二接觸件部分的一底表面。
  5. 如請求項1所述之記憶體結構，其中該第三接觸件部分的一底表面與該源極/汲極區域的該頂表面共平面。
  6. 如請求項1所述之記憶體結構，其中該第二接觸件部分和該第三接觸件部分之間的一界面與該第一介電層的一側壁共平面。
  7. 如請求項6所述之記憶體結構，其中該第二接觸件部分的一寬度相同於該源極/汲極區域的該側壁上的該第一介電層的一寬度。
  8. 如請求項6所述之記憶體結構，其中該第二接觸件部分的一寬度大於該源極/汲極區域的該側壁上的該第一介電層的一寬度。
  9. 如請求項1所述之記憶體結構，其中該第一介電層是氧化物層，且該第二介電層是氮化物層。
  10. 一種記憶體結構，包括： 一基板，包括一位元區域和一單元區域； 一第一源極/汲極區域，位於該位元區域中的該基板上； 一第二源極/汲極區域，位於該單元區域中的該基板上； 一第一介電層，覆蓋該第一源極/汲極區域和該第二源極/汲極區域； 一第二介電層，位於該第一介電層上； 一位元接觸件，接觸該第一源極/汲極區域，其中該位元接觸件包括： 一第一位元接觸件部分，延伸進該第一源極/汲極區域，其中該第一位元接觸件部分的一底表面低於該第一源極/汲極區域的一頂表面； 一第二位元接觸件部分，延伸進該第一源極/汲極區域的一側壁上的該第一介電層；及 一第三位元接觸件部分，延伸進該第二介電層，其中該第二位元接觸件部分位於該第一位元接觸件部分和該第三位元接觸件部分之間，且該第一位元接觸件部分的一側壁和該第一源極/汲極區域的另一側壁之間的一距離是30%至60%的該第一源極/汲極區域的一寬度； 一單元接觸件，接觸該第二源極/汲極區域。
  11. 如請求項10所述之記憶體結構，其中該單元接觸件包括： 一第一單元接觸件部分，延伸進該第二源極/汲極區域，其中該第一單元接觸件部分的一底表面低於該第二源極/汲極區域的一頂表面； 一第二單元接觸件部分，延伸進該第二源極/汲極區域的一側壁上的該第一介電層和該第二源極/汲極區域；及 一第三單元接觸件部分，延伸進該第二介電層，其中該第二單元接觸件部分位於該第一單元接觸件部分和該第三單元接觸件部分之間，且該第一單元接觸件部分的一側壁和該第二源極/汲極區域的另一側壁之間的一距離是30%至60%的該第二源極/汲極區域的一寬度。
  12. 如請求項11所述之記憶體結構，其中該第一位元接觸件部分的該底表面低於該第一單元接觸件部分的該底表面。
  13. 如請求項11所述之記憶體結構，其中該第二位元接觸件部分的一底表面與該第二單元接觸件部分的一底表面共平面。
  14. 如請求項11所述之記憶體結構，其中該第三位元接觸件部分的一底表面與該第三單元接觸件部分的一底表面和該第一源極/汲極區域的該頂表面共平面。
  15. 如請求項11所述之記憶體結構，其中該第三位元接觸件部分的一寬度是30%至60%的該第一源極/汲極區域的該側壁上的該第一介電層和該第二源極/汲極區域的該側壁上的該第一介電層之間的一距離。
  16. 如請求項11所述之記憶體結構，其中該第二單元接觸件部分的一寬度大於該第二位元接觸件部分的一寬度。
  17. 一種製造記憶體結構的方法，包括： 形成一源極/汲極區域上的一第一介電層和該第一介電層上的一第二介電層； 形成一遮罩層在該第二介電層上，其中該遮罩層包括暴露該第二介電層的一遮罩開口，且該遮罩開口的一側壁和該源極/汲極區域的一側壁之間的一距離是30%至60%的該源極/汲極區域的一寬度； 穿過該遮罩開口蝕刻該第二介電層和該第一介電層以形成一第一開口，其中該第一開口暴露該源極/汲極區域的一頂表面和另一側壁； 穿過該第一開口蝕刻該源極/汲極區域以形成一第二開口；及 使用一導電材料填充該第二開口以形成一接觸件。
  18. 如請求項17所述之方法，其中該第二開口的一底表面包括暴露該源極/汲極區域的一第一部分、暴露該第一介電層的一第二部分，以及暴露該第二介電層的一第三部分，該第二部分低於該第一部分，且該第一部分低於該第三部分。
  19. 如請求項18所述之方法，其中該第二部分進一步暴露該源極/汲極區域。
  20. 如請求項17所述之方法，其中該第二開口的一底表面包括暴露該源極/汲極區域的一第一部分、暴露該第一介電層的一第二部分，以及暴露該第二介電層的一第三部分，該第二部分與該第一部分共平面，且該第二部分低於該第三部分。
TW111139856A 2022-05-25 2022-10-20 記憶體結構和其製造方法 TWI833398B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/804,095 US20230389292A1 (en) 2022-05-25 2022-05-25 Memory structure and method of manufacturing the same
US17/804,095 2022-05-25

Publications (2)

Publication Number Publication Date
TW202347712A TW202347712A (zh) 2023-12-01
TWI833398B true TWI833398B (zh) 2024-02-21

Family

ID=88858888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111139856A TWI833398B (zh) 2022-05-25 2022-10-20 記憶體結構和其製造方法

Country Status (3)

Country Link
US (1) US20230389292A1 (zh)
CN (1) CN117135910A (zh)
TW (1) TWI833398B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160284806A1 (en) * 2015-03-23 2016-09-29 Sangjine Park Semiconductor Device and Method for Manufacturing the Same
US20180026032A1 (en) * 2015-03-27 2018-01-25 Samsung Electronics Co., Ltd. Semiconductor device
TW202017109A (zh) * 2018-10-29 2020-05-01 台灣積體電路製造股份有限公司 積體電路裝置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160284806A1 (en) * 2015-03-23 2016-09-29 Sangjine Park Semiconductor Device and Method for Manufacturing the Same
US20180026032A1 (en) * 2015-03-27 2018-01-25 Samsung Electronics Co., Ltd. Semiconductor device
TW202017109A (zh) * 2018-10-29 2020-05-01 台灣積體電路製造股份有限公司 積體電路裝置及其形成方法

Also Published As

Publication number Publication date
US20230389292A1 (en) 2023-11-30
CN117135910A (zh) 2023-11-28
TW202347712A (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
TWI509778B (zh) 積體電路及其製造方法
US7619281B2 (en) Semiconductor device having buried gate line and method of fabricating the same
US7061054B2 (en) Semiconductor device and semiconductor device manufacturing method
US8269284B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US20050173744A1 (en) Recessed-type field effect transistor with reduced body effect
US10468420B2 (en) Method of forming static random-access memory (SRAM) cell array
KR102319274B1 (ko) 로직 및 메모리 공동 최적화를 위한 반도체 디바이스
JP2008523610A (ja) サドル型ｍｏｓ素子
JP2003023150A (ja) トレンチゲート型半導体装置及びその作製方法
US9941288B2 (en) Static random-access memory (SRAM) cell array
TW201947707A (zh) 記憶體裝置及其製造方法
US20220209774A1 (en) Semiconductor Device For Logic and Memory Co-Optimization
JP2011014753A (ja) 半導体装置
TWI833398B (zh) 記憶體結構和其製造方法
KR100593445B1 (ko) 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
TWI754722B (zh) 半導體裝置的布局、半導體裝置及其形成方法
JP5555211B2 (ja) 半導体装置及びその製造方法
US20230223450A1 (en) Semiconductor structure and manufacturing method thereof
KR100575360B1 (ko) 반도체 소자의 제조방법
KR100362195B1 (ko) 에스램 제조방법
KR100244403B1 (ko) 에스램 및 그 제조방법
US20070102771A1 (en) Metal oxide semiconductor device
TW202303969A (zh) 半導體裝置的製造方法
KR100454631B1 (ko) 반도체소자의저장전극제조방법
KR100281107B1 (ko) 반도체 소자 및 그의 제조 방법