TW202303969A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW202303969A
TW202303969A TW111109846A TW111109846A TW202303969A TW 202303969 A TW202303969 A TW 202303969A TW 111109846 A TW111109846 A TW 111109846A TW 111109846 A TW111109846 A TW 111109846A TW 202303969 A TW202303969 A TW 202303969A
Authority
TW
Taiwan
Prior art keywords
layer
source
drain
gate
epitaxial
Prior art date
Application number
TW111109846A
Other languages
English (en)
Inventor
林士豪
連崇德
楊智銓
許智育
李明軒
蘇信文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202303969A publication Critical patent/TW202303969A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置的製造方法，包括在裝置類型區中提供從基板延伸的鰭片，且鰭片包括複數個半導體通道層。在一些實施例中，上述方法包括在鰭片上形成閘極結構。之後，在一些範例中，上述方法包括移除複數個半導體通道層之鄰近閘極結構的源極/汲極區內的一部分以在源極/汲極區中形成溝槽。在一些情況中，上述方法更包括在形成溝槽之後，沿著溝槽的側壁表面在源極/汲極區內沉積黏著層。在各種實施例中，且在沉積黏著層之後，上述方法更包括沿著溝槽的側壁表面在黏著層上磊晶成長連續的第一源極/汲極層。

Description

半導體裝置的製造方法
本揭露是關於半導體裝置，特別是關於一種包含黏著層的半導體裝置。
電子產業經歷了對更小且更快的電子裝置的不斷增長的需求，這些電子裝置同時能夠支持更多數量的日益複雜且精密的功能。因此，在半導體產業中存在製造低成本、高性能、且低功率的積體電路（integrated circuits，ICs）的持續趨勢。迄今為止，這些目標大部分已藉由微縮化半導體積體電路尺寸（例如，最小部件尺寸）並藉此改善生產效率且降低相關成本來達成。然而，這樣的微縮化也增加了半導體製造過程的複雜度。因此，實現半導體積體電路及裝置的持續進步需要半導體製造過程及技術的類似進步。
最近，為了藉由增加閘極－通道耦合、降低截止狀態電流、並減少短通道效應（short-channel effects，SCEs）以改善閘極控制，已經引入了多閘極裝置。一個已引入的這樣的多閘極裝置為鰭式場效電晶體（fin field-effect transistor，FinFET）。鰭式場效電晶體得名於從基板延伸且形成於基板上的鰭狀結構，且鰭狀結構係用於形成場效電晶體通道。部分引入以解決與鰭式場效電晶體相關的性能挑戰之另一個多閘極裝置為全繞式閘極（gate-all-around，GAA）電晶體。GAA電晶體得名於完全圍繞通道延伸的閘極結構，且提供了比鰭式場效電晶體更好的靜電控制。鰭式場效電晶體及GAA電晶體與傳統的互補式金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）製程相容，且它們的三維結構允許它們在維持閘極控制與減輕SCEs的同時積極微縮化。
通常，舉例而言，在鰭式場效電晶體不再能夠達到性能要求的情況下，可以實施GAA電晶體。然而，儘管具有許多理想的特徵，因為半導體積體電路尺寸的不斷微縮化，GAA電晶體的製造持續面對挑戰。
因此，現有的技術並未在所有方面都完全令人滿意。
一種半導體裝置的製造方法，包括：提供從基板延伸的鰭片，其中鰭片包括複數個半導體通道層；在鰭片上形成閘極結構；移除半導體通道層之鄰近閘極結構的源極/汲極區內的一部分以在源極/汲極區中形成溝槽；在形成溝槽之後，沿著溝槽的側壁表面在源極/汲極區內沉積黏著層；以及在沉積黏著層之後，沿著溝槽的側壁表面在黏著層上磊晶成長連續的第一源極/汲極層。
一種半導體裝置的製造方法，包括：在第一裝置區中提供第一鰭片且在鄰近第一裝置區的第二裝置區中提供第二鰭片；在第一鰭片上形成第一虛置閘極且在第二鰭片上形成第二虛置閘極；在第一虛置閘極、第二虛置閘極、鄰近第一虛置閘極的第一源極/汲極區、及鄰近第二虛置閘極的第二源極/汲極區上沉積間隔層；從第一源極/汲極區移除間隔層且在第一源極/汲極區中蝕刻第一鰭片以形成第一溝槽；在形成第一溝槽之後，沿著第一溝槽的第一側壁在第一源極/汲極區內沉積二硼烷基材料；以及在沉積二硼烷基材料之後，在第一源極/汲極區內以及沿著第一溝槽的第一側壁沉積的二硼烷基材料上形成第一源極/汲極部件。
一種半導體裝置，包括：第一閘極結構，形成於基板的第一區中的第一鰭片上以及鄰近第一閘極結構的第一源極/汲極部件上；以及第二閘極結構，形成於基板的第二區中的第二鰭片上以及鄰近第二閘極結構的第二源極/汲極部件上；其中第一鰭片包括被複數個第一內間隔物插入的複數個第一半導體通道層，第一半導體通道層及第一內間隔物共同定義第一側壁表面；其中第二鰭片包括被複數個第二內間隔物插入的複數個第二半導體通道層，第二半導體通道層及第二內間隔物共同定義第二側壁表面；其中第一連續的黏著層介於各個第一源極/汲極部件與第一側壁表面之間，且與各個第一源極/汲極部件及第一側壁表面接觸；以及其中第二連續的黏著層介於各個第二源極/汲極部件與第二側壁表面之間，且與各個第二源極/汲極部件及第二側壁表面接觸。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數值以及/或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及/或配置之間的關係。
再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。
也應注意的是，本揭露是以多閘極電晶體的形式呈現實施例。多閘極電晶體包括在通道區的至少兩側上形成閘極結構的那些電晶體。這些多閘極裝置可以包括P型金屬氧化物半導體裝置或N型金屬氧化物半導體多閘極裝置。由於鰭狀結構，特定的範例可以在此被呈現並稱為鰭式場效電晶體。在此也呈現了被稱為全繞式閘極（gate-all-around，GAA）電晶體的類型的多閘極電晶體的實施例。GAA電晶體包括其閘極結構或部分的閘極結構形成於通道區的4側上（例如，環繞通道區的一部分）的任何裝置。在此呈現的裝置也包括具有設置於半導體通道層中的通道區的實施例。在各種實施例中，半導體通道層可以包括奈米片通道、奈米線通道、棒狀通道、及/或其他適合的通道配置。在此呈現的是可以具有與單一、連續的閘極結構相關聯的一或多個通道區（例如半導體通道層）的裝置的實施例。然而，通常知識者將理解上述教示能夠適用於單一的通道（例如，單一的半導體通道層）或任何數目的通道。通常知識者可以理解可以受益於本揭露的面向的半導體裝置的其他範例。
在各種範例中，GAA源極/汲極部件可以使用多個膜層來形成，且上述膜層可以包括多個磊晶成長的膜層。在一些情況中，第一源極/汲極層可以包括低摻雜（lower-doped）層以防止往外擴散（out-diffusion）及/或抑制漏電流，且第二源極/汲極層可以包括高摻雜（higher-doped）層以降低源極/汲極接觸電阻。在GAA源極/汲極層的磊晶成長時，第一源極/汲極層可能無法在源極/汲極區內形成連續的膜層。作為一個範例，常用於含矽材料（例如，SiGe、SiP等）的磊晶成長的矽烷（SiH 4）在矽（Si）表面上具有比在氮化矽（SiN）表面上更高的成核速率。如此一來，相較於相鄰的SiN內間隔層表面，在GAA裝置中使用矽烷來成長的源極/汲極層（例如，第一源極/汲極層）將優先成長於Si通道層表面上，導致源極/汲極層為不連續的。源極/汲極層的不連續可以替代地被描述為磊晶合併（epitaxial merge）問題，因為成長於鄰近的Si通道層上的磊晶層無法與彼此合併。在各種情況中，源極/汲極層的不連續可能會劣化GAA裝置的短通道控制並導致次臨界漏電（sub-threshold leakage）、接面漏電、以及增加的寄生電容。此外，當使用這樣的GAA裝置以形成靜態隨機存取記憶體（static random-access memory，SRAM）裝置時，源極/汲極層的不連續可能會導致SRAM產率降低以及Vccmin損失。對於進階、高規格的SRAM裝置而言，GAA裝置性能對SRAM單元的操作的速度及功率消耗很重要。
本揭露的實施例提供了優於現有技術的優點，儘管可以理解，其他的實施例可以提供不同的優點，但並非所有的優點皆必須在此討論，且所有的實施例並不需要特定的優點。舉例而言，在此討論的實施例包括用於提供具有改善的源極/汲極部件的多閘極裝置（例如，GAA電晶體）的方法及結構。在一些實施例中，在形成源極/汲極磊晶層之前，可以在源極/汲極區內形成黏著層。特別是，黏著層可以接合至Si通道層表面與相鄰的SiN內間隔層表面兩者以在後續的源極/汲極磊晶層的成長（例如，第一源極/汲極層的成長）之前提供均勻的底層（base layer）。後續形成的源極/汲極磊晶層，在一些範例中是使用矽烷來成長，且將沿著Si通道層表面及SiN內間隔層表面兩者成長於黏著層上，導致連續的源極/汲極磊晶層並有效地克服上述磊晶合併問題。在一些實施例中，黏著層包括二硼烷（di-borane）或二磷（di-phosphorous）基的材料。在一個實施例中，對於P型磊晶源極/汲極層，黏著層可以包括B 2H x或SiB 2H x。在另一個實施例中，對於N型磊晶源極/汲極層，黏著層可以包括P 2H x或SiP 2H x。根據在此揭露的實施例，所揭露的黏著層提供了具有改善的源極/汲極部件的GAA電晶體，且這樣的GAA電晶體可以用於製造具有改善的短通道控制、較低的次臨界漏電、改善的SRAM單元產率、以及改善的操作裕度（operation margin）的SRAM裝置。在閱讀本揭露時，所屬技術領域中具有通常知識者將明白其他實施例及優點。
為了以下討論的目的，第1圖提供了多閘極裝置100的簡化的由上而下的布局圖。在各種實施例中，多閘極裝置100可以包括鰭式場效電晶體裝置、GAA電晶體、或其他類型的多閘極裝置。多閘極裝置100可以包括從基板延伸的複數個鰭片元件104、設置於鰭片元件104上且圍繞鰭片元件104的閘極結構108、以及源極/汲極區105、107，其中源極/汲極區105、107係形成於鰭片104中、鰭片104上、及/或圍繞鰭片104。多閘極裝置100的通道區可以包括複數個半導體通道層（例如，當多閘極裝置100包括GAA電晶體時），且沿著與由第1圖的截面AA’定義的平面實質上平行的平面設置於鰭片104內且位於閘極結構108下方。在一些實施例中，可以在閘極結構108的側壁上形成側壁間隔物。以下參照第2圖的方法以更詳細地討論多閘極裝置100的各種其他部件。
參照第2圖，根據一些實施例，在此繪示了半導體製造的方法200，其包括製造具有改善的源極/汲極部件的半導體裝置300（例如，包括多閘極裝置）。以下參照GAA電晶體的製造以討論方法200，其中GAA電晶體可以用於實施SRAM裝置。然而，將理解的是，方法200的多個面向可以同等地應用於其他類型的多閘極裝置、或應用於由多閘極裝置實施的其他類型的裝置，例如核心（邏輯）裝置、類比裝置、或其他類型的裝置，而不偏離本揭露的範圍。在一些實施例中，如上所述參照第1圖，方法200可以用於製造多閘極裝置100。因此，以上討論的參照多閘極裝置100的一或多個面向也可以應用於方法200。應理解的是，方法200包括具有互補式金屬氧化物半導體（CMOS）技術製造流程的特徵的步驟，且因此僅在此簡略描述。此外，也可以在方法200之前、之後、及/或期間進行額外的步驟。
此外，半導體裝置300可以包括各種其他裝置及部件，例如其他類型的裝置，例如額外的電晶體、雙極性接面電晶體、電阻器、電容器、電感器、二極體、熔絲（fuses）及/或其他邏輯電路等，但是為了更好理解本揭露的發明概念而簡化上述其他裝置及部件。在一些實施例中，半導體裝置300包括複數個半導體裝置（例如，電晶體），包括P型電晶體、N型電晶體等，其可以是互連的（interconnected）。此外，應注意的是，方法200的製程步驟，包括任何參照圖式所給定的描述，僅是例示性的且並非用以作出超過以下請求項明確記載以外的限制。
方法200在步驟202開始，其中提供了包括鰭片及虛置閘極的基板。參照第3A、3B、3C圖的範例，在步驟202的一個實施例中，提供了包括鰭片304及虛置閘極堆疊309、311的基板302。第3A圖提供半導體裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖，且截面BB’橫切裝置300的源極/汲極區。第3A圖也繪示了P型裝置區305及N型裝置區307。在一些實施例中，P型裝置區305包括SRAM的P型裝置區，且N型裝置區307包括SRAM的N型裝置區。第3B及3C圖提供半導體裝置300的一個實施例沿著與由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。此外，第3B圖繪示了N型裝置區307，且第3C圖繪示了P型裝置區305。在一些實施例中，基板302可以是半導體基板，例如矽基板。基板302可以包括各種膜層，包括形成於半導體基板上的導電或絕緣膜層。基板302可以包括各種摻雜配置，取決於技術領域中習知的設計要求。基板302也可以包括其他半導體，例如鍺、碳化矽（SiC）、矽鍺（SiGe）、或鑽石。替代地，基板302可以包括化合物半導體及/或合金半導體。此外，基板302可以選擇性地包括磊晶層（epi-layer）、可以具有應變以增強性能、可以包括絕緣體上覆矽（silicon-on-insulator，SOI）結構、及/或具有其他適合的增強特徵。
鰭片304，包括膜層308及310，可以藉由成長被第二成分的磊晶層（例如，後續被圖案化以形成膜層308）插入的第一成分的磊晶層（例如，後續被圖案化以形成膜層310）來形成。在一個實施例中，第一成分的磊晶層（例如，用於形成膜層310）為SiGe且第二成分的磊晶層（例如，用於形成膜層308）為矽（Si）。然而，其他實施例也是可行的，包括提供具有不同的氧化速率及/或蝕刻選擇性的第一成分及第二成分的那些實施例。舉例而言，在一些實施例中，第一成分或第二成分的磊晶層的任一個可以包括其他材料，例如：鍺；化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，例如SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP、及/或GaInAsP、或前述之組合。舉例而言，第一成分或第二成分的磊晶層的磊晶成長可以藉由分子束磊晶（molecular beam epitaxy，MBE）製程、金屬有機化學氣相沉積（metalorganic chemical vapor deposition，MOCVD）製程、及/或其他適合的磊晶成長製程來進行。也應注意的是，雖然膜層308、310是顯示為在鰭片304內具有特定的堆疊順序，其中膜層308是膜層308、310的堆疊的最上層，其他配置也是可行的。舉例而言，在一些情況中，替代地，膜層310可以是膜層308、310的堆疊的最上層。換句話說，膜層308、310的成長順序及其所導致的堆疊順序可以被切換或與圖式中所顯示的不同，且維持在本揭露的範圍內。
可以使用適合的製程以製造鰭片304，上述製程包括光微影及蝕刻製程。光微影製程可以包括：在裝置300上形成光阻層；曝光阻劑以形成圖案；進行曝光後烘烤製程；以及顯影阻劑以形成包括阻劑的遮罩元件。在一些實施例中，圖案化阻劑以形成遮罩元件可以使用電子束（e-beam）微影製程來進行。遮罩元件可以接著用於保護基板302的多個區域以及形成於區域上的膜層，且濕蝕刻及/或乾蝕刻製程在未保護的區域中形成穿過第一成分及第二成分的磊晶層並進入基板302中的溝槽，藉此留下複數個延伸的鰭片304。
在各種實施例中，各個鰭片304包括從基板302形成的基板部302A、膜層310（例如，包括第一成分）、以及膜層308（例如，包括第二成分）。在一些範例中，磊晶層308（例如，包括第二成分）或其部分可以形成裝置300的GAA電晶體的通道區。舉例而言，膜層308可以被稱為半導體通道層，其用於形成GAA電晶體的通道區。在各種實施例中，半導體通道層（例如，膜層308或其部分）可以包括奈米片通道、奈米線通道、棒狀通道、及/或其他適合的通道配置。
應注意的是，雖然鰭片304是繪示為包括三（3）層的磊晶層310以及三（3）層的磊晶層308，這僅適用於說明的目的且並非用以作出超過請求項明確記載以外的限制。能夠理解的是，可以形成任何數目的磊晶層，舉例而言，磊晶層的數目取決於用於GAA電晶體之半導體通道層的期望的數目。在一些範例中，基於由GAA電晶體（例如，核心（邏輯）裝置、SRAM裝置、或類比裝置等）實施的裝置類型，選擇磊晶層的數目、以及其所導致的半導體通道層的數目。在一些實施例中，磊晶層308的數目、以及其所導致的半導體通道層的數目在3到10之間。
在一些實施例中，磊晶層310各具有約4~8奈米（nm）的厚度範圍。在一些情況中，磊晶層308個具有約4~8nm的厚度範圍。如上所述，磊晶層308可以用作後續形成的多閘極裝置（例如，GAA電晶體）的通道區，且可以至少部分基於裝置性能考量以選擇其厚度。磊晶層310可以用於為後續形成的多閘極裝置定義鄰近的通道區之間的間隙距離，且可以至少部分基於裝置性能考量以選擇其厚度。
在步驟202的進一步的實施例中，且繼續參照第3A、3B、3C圖，將凹蝕的淺溝槽隔離（shallow trench isolation，STI）部件312形成為介於鰭片304之間。在一些範例中，在形成鰭片304之後，可以以介電材料填充介於鰭片304之間的溝槽。在一些實施例中，用於填充溝槽的介電材料可以包括SiO 2、氮化矽、氮氧化矽、氟摻雜矽酸鹽玻璃（fluorine-doped silicate glass，FSG）、低介電常數介電材料、前述之組合、及/或技術領域中已知的其他適合的材料。在各種範例中，可以藉由CVD製程、次常壓CVD（subatmospheric CVD，SACVD）製程、流動式CVD製程、ALD製程、PVD製程、及/或其他適合的製程以沉積介電材料。
在沉積介電材料之後，可以進行CMP製程以移除介電材料的過量部分並平坦化裝置300的頂表面，且進行STI凹蝕製程（例如，包括濕蝕刻及/或乾蝕刻製程）以凹蝕鰭片304之間的介電材料並形成凹蝕的STI部件312。在各種範例中，鰭片304在凹蝕的STI部件312上方延伸，使得各個鰭片304之膜層308、310的磊晶堆疊露出。
在步驟202的進一步的實施例中，且繼續參照第3A、3B、3C圖，形成虛置閘極。雖然以下討論是指形成有虛置閘極結構且虛置閘極結構後續被替換的替換式閘極（閘極後製（gate-last））製程，其他配置也是可行的。在一些實施例中，在半導體裝置300的鰭片304上形成閘極堆疊309、311。在一個實施例中，如以下所討論，閘極堆疊309、311為虛置（犧牲）閘極堆疊，其後續被移除且在裝置300的後續製造階段由最終閘極堆疊替換。閘極堆疊309、311可以在後續的製造階段由高介電常數介電層（HK）及金屬閘極電極（MG）替換。在一些實施例中，閘極堆疊309、311形成於基板302上且至少部分設置於半導體裝置300的鰭片304上。位於閘極堆疊309、311下方的部分的鰭片304可以被稱為通道區。閘極堆疊309、311也可以將鰭片304的源極/汲極區定義為例如鰭片304之鄰近通道區且位於通道區的相對側的區域。在一些實施例中，如以下所討論，也可以在閘極堆疊309、311的側壁上形成側壁間隔物。
在一些實施例中，閘極堆疊309、311包括介電層以及介電層上的電極層313。閘極堆疊309、311也可以包括一或多個硬遮罩層314、316。在一些實施例中，硬遮罩層314可以包括氮化物層，且硬遮罩層316可以包括氧化物層。在一些實施例中，閘極堆疊309、311是藉由各種製程步驟來形成，例如膜層沉積、圖案化、以及其他適合的製造步驟。在一些範例中，膜層沉積製程包括CVD（包括低壓CVD及電漿輔助CVD兩者）、PVD、ALD、熱氧化、電子束蒸鍍、或其他適合的沉積技術、或前述之組合。在閘極堆疊309、311的形成中，舉例而言，圖案化製程包括微影製程（例如，光微影或電子束微影），其可以進一步包括光阻塗佈（例如，旋轉塗佈）、軟烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、清洗、乾燥（例如，旋乾（spin-drying）及/或硬烤）、其他適合的微影技術、及/或前述之組合。在一些實施例中，蝕刻製程可以包括乾蝕刻（例如，RIE蝕刻）、濕蝕刻、及/或其他蝕刻方法。
在一些實施例中，閘極堆疊309、311的介電層包括氧化矽。替代地，或額外地，介電層可以包括氮化矽、高介電常數介電材料或其他適合的材料。在一些實施例中，電極層313可以包括多晶矽（polysilicon）。在一些實施例中，硬遮罩層314的氮化物包括襯墊氮化物層，其可以包括Si 3N 4、氮氧化矽或碳化矽。在一些實施例中，硬遮罩層316的氧化物包括襯墊氧化物層，其可以包括SiO 2。
上述方法接著進行到步驟204，其中沉積了間隔層。特別是，可以在形成閘極堆疊309、311之後沉積間隔層。參照第4A、4B、4C圖的範例，在步驟204的一個實施例中，在裝置300上沉積間隔層402。第4A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第4B、4C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。第4A、4B、4C圖也繪示了N型裝置區307及P型裝置區305，如以上所討論，顯示出可以在N型裝置區307及P型裝置區305兩者上沉積間隔層402。在一些實施例中，間隔層402可以是順應性的膜層。間隔層402可以被沉積在閘極堆疊309、311上方及其側壁上，也可以被沉積在鰭片304上方及其側壁上。在一些情況中，間隔層402可以具有約2~10nm的厚度。在一些範例中，間隔層402可以包括介電材料，例如氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN、碳氧化矽、SiOCN、低介電常數材料（例如，介電常數「k」＜7）、及/或前述之組合。在一些實施例中，間隔層402包括多個膜層，例如間隔層402A以及形成於間隔層402A上的間隔層402B，且可以包括主間隔層、襯層等。舉例而言，可以藉由使用例如CVD製程、次常壓CVD（SACVD）製程、流動式CVD製程、ALD製程、PVD製程、或其他適合的製程在裝置300上順應性地沉積介電材料以形成間隔層402。
方法200接著進行到步驟206，其中進行了第一源極/汲極蝕刻製程。參照第5A、5B、5C圖，在步驟206的一個實施例中，進行第一源極/汲極蝕刻製程以蝕刻P型裝置區305的源極/汲極區內的膜層308、310的磊晶堆疊。第5A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第5B、5C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，在蝕刻P型裝置區305的源極/汲極區內的膜層308、310的磊晶堆疊之前，可以形成圖案化硬遮罩（hard mask，HM）層以露出P型裝置區305中的間隔層402，且N型裝置區307維持被圖案化HM層覆蓋。可以接著進行鰭片側壁蝕刻製程以從（在P型裝置區305中的）鰭片304的側壁的部分上方移除部分的間隔層402，藉此露出P型裝置區305的源極/汲極區中的鰭片304的膜層308、310的磊晶堆疊。鰭片側壁蝕刻製程也可以在P型裝置區305內從閘極堆疊309的頂表面以及從（例如，在源極/汲極區中的）鄰近的閘極堆疊309之間的膜層308、310的磊晶堆疊的頂表面移除部分的間隔層402。之後，以及在步驟206的進一步的實施例中，進行第一源極/汲極蝕刻製程以移除P型裝置區305的源極/汲極區中之露出的磊晶層308、310以形成溝槽702，且溝槽702露出P型裝置區305中的鰭片304的下方的基板部302A，且N型裝置區307維持被圖案化HM層遮蔽。在一些實施例中，第一源極/汲極蝕刻製程可以包括乾蝕刻製程、濕蝕刻製程、及/或前述之組合。在進行第一源極/汲極蝕刻製程之後，以及在一些實施例中，可以移除圖案化HM層。
方法200接著進行到步驟208，其中形成了第一內間隔物。參照第6A、6B、6C圖的範例，在步驟208的一個實施例中，在裝置300的P型裝置區305中形成第一內間隔物。第6A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第6B、6C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，最初可以進行磊晶層310（SiGe層）的橫向蝕刻以沿著溝槽702的側壁形成凹槽。之後，在一些範例中，可以在裝置300上，包括在沿著P型裝置區305內的溝槽702的側壁形成的凹槽內，順應性地沉積內間隔材料層。在一些範例中，內間隔材料層可以包括例如SiCNx的介電材料。更一般來說，且在各種範例中，內間隔材料層可以包括氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN、碳氧化矽、SiOCN、低介電常數材料（例如，介電常數「k」＜7）、及/或前述之組合。在一些實施例中，內間隔材料層可以包括非晶矽。舉例來說，可以藉由使用例如CVD製程、SACVD製程、流動式CVD製程、ALD製程、PVD製程、或其他適合的製程在裝置300上順應性地沉積介電材料以形成內間隔材料層。
在內間隔材料層的沉積之後，且在步驟208的進一步的實施例中，可以進行回蝕製程。在一些實施例中，回蝕製程從裝置300實質上移除了內間隔材料層，除了在回蝕製程後維持設置於沿著溝槽702的側壁形成的凹槽內的部分的內間隔材料層，其定義了P型裝置區305的內間隔物1102。在各種範例中，內間隔物1102可以在閘極堆疊309的側壁間隔物之下延伸，且選擇性地在閘極堆疊309的電極層313之下至少部分地延伸（例如，取決於沿著溝槽702的側壁形成的凹槽的尺寸），且抵接（abutting）後續形成的源極/汲極部件，如下所述。
方法200接著進行到步驟210，其中沉積了第一黏著層。繼續參照第6A、6B、6C圖的範例，在步驟210的一個實施例中，在第一內間隔物的形成（步驟208）之後，在裝置300的P型裝置區305中沉積第一黏著層。在一些實施例中，使用CVD製程沉積第一黏著層。然而，在一些情況中，可以使用其他製程以沉積第一黏著層，例如ALD製程、或其他適合的製程。在各種實施例中，可以藉由使前驅氣體1104（例如，作為CVD製程的一部分）流到容納裝置300的製程腔室中以沉積第一黏著層。在一些實施例中，雖然裝置300的N型裝置區307及P型裝置區305兩者可以暴露於前驅氣體1104，但N型裝置區307（例如，藉由間隔層402）維持被保護而不受前驅氣體影響。
相對地，在各種範例中，前驅氣體1104可以擴散到、且吸附在P型裝置區305內不被間隔層402覆蓋的表面。舉例而言，在一些範例中，前驅氣體1104可以擴散到、且吸附在P型裝置區305內的溝槽702的側壁表面。特別是，前驅氣體1104可以擴散到、且吸附在磊晶層308及內間隔層1102的露出的表面。如此一來，在磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上形成黏著層以在後續的源極/汲極磊晶層成長之前在P型裝置區305的源極/汲極區內提供均勻的（順應性的）底層。在一些範例中，用於在P型裝置區305內形成黏著層的前驅氣體包括二硼烷基材料（例如，二硼烷氣體），包括B 2H x或SiB 2H x。在一些實施例中，可以在約10~30Torr之間的沉積壓力下、在攝氏約600~800度之間的沉積溫度下、且約20~50秒的沉積時間下在P型裝置區305內進行黏著層的沉積。在一些實施例中，選擇黏著層的沉積參數（例如，壓力、溫度、及時間）以確保黏著層的均勻的（順應性的）沉積。在一些情況中，二硼烷基材料可以與內間隔物1102（SiN）形成比與磊晶層308（Si）更強的鍵結。然而，二硼烷基材料與各個內間隔物1102及磊晶層308的鍵結足夠強以形成實質上連續的黏著層，如以下所討論。
為了提供關於黏著層的形成之進一步的細節，參照第11A、11B、11C圖。第11A圖的範例大致上提供了第6C圖的截面1106的視圖，顯示了包括電極層313的閘極堆疊309以及閘極堆疊309的側壁上的側壁間隔物402。第11A圖也繪示了磊晶層308、310、內間隔物1102、溝槽702、以及用於形成黏著層的前驅氣體1104。第11B、11C圖的範例提供了第11A圖的裝置300的一部分的放大圖，所繪示的部分包括磊晶層308及內間隔物1102，其一起定義溝槽702的側壁表面的一部分。特別是，第11B圖繪示了由流到磊晶層308及內間隔物1102的露出的表面上的前驅氣體1104所形成的吸附的前驅材料2102。雖然第11B圖示意性地將吸附的前驅材料2102繪示為前驅氣體1104的個別（individually）吸收的部分，第11C圖將吸附的前驅材料2102繪示為形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上的實質上連續的黏著層2104。如在此所進一步討論，後續形成的源極/汲極磊晶層將成長於沿著Si通道層表面（例如，磊晶層308）及SiN內間隔層表面（例如，內間隔物1102）的黏著層2104上，形成連續的源極/汲極磊晶層並有效克服磊晶合併問題。
方法200接著進行到步驟212，其中形成了第一源極/汲極部件。參照第7A、7B、7C圖，在步驟212的一個實施例中，在半導體裝置300的P型裝置區305中形成源極/汲極部件1202。第7A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第7B、7C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，源極/汲極部件1202形成於源極/汲極區中，且上述源極/汲極區鄰近P型裝置區305中的閘極堆疊309並位於其兩側。舉例而言，源極/汲極部件1202可以形成於P型裝置區305的溝槽702內，以及形成於先前形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面的順應性的黏著層（例如，黏著層2104）上。在形成源極/汲極部件1202之前形成的黏著層有效減輕了磊晶合併問題，如以上所討論。
在一些實施例中，源極/汲極部件1202是藉由在源極/汲極區中磊晶成長一或多個半導體材料層來形成。一般而言，成長以形成裝置300的源極/汲極部件之一或多個半導體材料層可以包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、SiP、SiB、SiGeBx、SiAs、SiAsx、SiC、SiCP、或其他適合的材料。可以藉由一或多個磊晶（epi）製程以形成源極/汲極部件（例如，源極/汲極部件1202），且在一些情況中，可以在epi成長製程期間原位摻雜源極/汲極部件。舉例來說，且在一些實施例中，形成於P型裝置區305內的P型源極/汲極部件（例如，源極/汲極部件1202）可以包括SiGe或硼摻雜的磊晶層，例如SiB或SiGeBx。在一些實施例中，源極/汲極部件1202並未被原位摻雜，而是進行佈植製程以摻雜源極/汲極部件1202。此外，且在一些情況中，可以將矽烷（SiH 4）用於源極/汲極部件1202的磊晶層成長。
在至少一些範例中，可以使用多個磊晶成長的膜層形成源極/汲極部件1202。舉例而言，在一些實施例中，源極/汲極部件1202的第一源極/汲極層可以包括低摻雜層（例如，用於P型源極/汲極部件1202的輕度硼摻雜SiGe）以防止往外擴散及/或抑制漏電流，且源極/汲極部件1202的第二源極/汲極層可以包括高摻雜層（例如，重度硼摻雜SiGe）以降低源極/汲極接觸電阻。在直接在磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上進行源極/汲極層的磊晶成長的實施例中，（例如，因為磊晶合併問題，如上所述）源極/汲極部件1202的第一源極/汲極層可能無法在源極/汲極區內形成連續的膜層。替代地，在一些實施例中且由於黏著層，源極/汲極部件1202（例如，源極/汲極部件1202的第一源極/汲極層）沿著Si通道層表面（磊晶層308）及SiN內間隔層表面（內間隔物1102）成長於黏著層上，形成連續的第一源極/汲極層並有效克服磊晶合併問題。
為了提供關於黏著層上的多個磊晶成長的膜層的形成之進一步的細節，參照第11D圖及第12圖。第11D圖的範例提供了第11A圖的裝置300的一部分的放大圖，與以上討論的第11B、11C圖的放大圖類似。特別是，第11D圖繪示了形成包括源極/汲極層2106及源極/汲極層2108的多個磊晶成長的源極/汲極層之後的裝置300的部分。如圖所示，源極/汲極層2106是直接形成於連續的黏著層2104上的連續膜層，且黏著層2104係先前形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上。源極/汲極層2106可以是以上討論的第一源極/汲極層，且第二源極/汲極層（例如，源極/汲極層2108）可以後續形成於第一源極/汲極層（例如，源極/汲極層2106）上以形成具有多個磊晶層的源極/汲極部件（例如，源極/汲極部件1202）。在一些實施例中，源極/汲極層2106是遵循黏著層2104的表面輪廓之實質上順應性的膜層。
第12圖的範例，類似第11A圖的範例，大致提供了第6C圖的截面1106的視圖，顯示包括電極層313的閘極堆疊309以及閘極堆疊309的側壁上的側壁間隔層402。第12圖也繪示了磊晶層308、310、內間隔物1102、第一源極/汲極層2202、第二源極/汲極層2204、及矽化物層2206。在一些實施例中，第一源極/汲極層2202可以是源極/汲極層2106，如以上所討論。同樣地，第二源極/汲極層2204可以是源極/汲極層2108，如以上所討論。此外，在各種範例中，第一源極/汲極層2202可以被稱為膜層「L1」，且第二源極/汲極層2204可以被稱為膜層「L2」。在一些情況中，源極/汲極層2208可以被稱為膜層「L0」，且可以包括在第一源極/汲極層2202（膜層「L1」）及第二源極/汲極層2204之前形成的分隔的磊晶層。在一些實施例中，膜層L0及L1可以包括低摻雜層（例如，用於P型源極/汲極部件1202的輕度硼摻雜SiGe）以防止往外擴散及/或抑制漏電流，且膜層L2可以包括高摻雜層（例如，重度硼摻雜SiGe）以降低源極/汲極接觸電阻。在一些情況中，膜層L0可以額外地或替代地包括SiC層以抑制漏電流。以下參照第13A、13B、13C圖以提供關於膜層「L0」、「L1」、及「L2」的額外討論。
雖然源極/汲極層2106的範例是被繪示且描述為遵循黏著層2104的表面輪廓的實質上順應性的膜層，第一源極/汲極層2202的範例繪示了替代的實施例，其中包括大致上遵循由磊晶層308及內間隔物1102所共同定義的側壁表面的輪廓之第一源極/汲極層2202的不規則輪廓。如圖所示，且在一些範例中，第二源極/汲極層2204的與第一源極/汲極層2202交界的部分可以實質上遵循第一源極/汲極層2202的不規則輪廓。換句話說，在一些實施例中，第一源極/汲極層2202與第二源極/汲極層2204兩者可以具有不規則輪廓。然而，即使第一源極/汲極層2202具有這樣的不規則輪廓，本揭露的實施例提供了將第一源極/汲極層2202維持為連續的膜層。如上所述，可以藉由形成插入第一源極/汲極層2202與鄰近的Si通道層表面（磊晶層308）及SiN內間隔層表面（內間隔物1102）之間的黏著層（例如，黏著層2104）以達到源極/汲極層的連續性。如此一來，減輕了磊晶合併問題。
方法200接著進行到步驟214，其中進行了第二源極/汲極蝕刻製程。參照第8A、8B、8C圖，在步驟214的一個實施例中，進行第二源極/汲極蝕刻製程以蝕刻N型裝置區307的元極/汲極區內的膜層308、310的磊晶堆疊。第8A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第8B、8C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，且在蝕刻N型裝置區307的源極/汲極區內的膜層308、310的磊晶堆疊之前，可以形成圖案化HM層以露出N型裝置區307中的間隔層402，且P型裝置區305維持被圖案化HM層覆蓋。接著可以進行鰭片側壁蝕刻製程以從（在N型裝置區307中的）鰭片304的側壁的部分上方移除部分的間隔層402，藉此露出N型裝置區307的源極/汲極區中的鰭片304的膜層308、310的磊晶堆疊。鰭片側壁蝕刻製程也可以在N型裝置區307內從閘極堆疊311的頂表面以及從（例如，在源極/汲極區中的）鄰近的閘極堆疊311之間的膜層308、310的磊晶堆疊的頂表面移除部分的間隔層402。應注意的是，在一些實施例中，且在形成圖案化HM層之前，可以在P型源極/汲極部件1202上形成氮化物層1310（例如，SiNx）以防止P型源極/汲極部件1202氧化。在各種情況中，可以在形成N型源極/汲極部件之後移除氮化物層1310，如以下所討論。在步驟214的進一步的實施例中，進行第二源極/汲極蝕刻製程以移除N型裝置區307的源極/汲極區中之露出的磊晶層308、310以形成溝槽1502，且溝槽1502露出N型裝置區307中的鰭片304的下方的基板部302A，且P型裝置區305維持被圖案化HM層遮蔽。在一些實施例中，第一源極/汲極蝕刻製程可以包括乾蝕刻製程、濕蝕刻製程、及/或前述之組合。在進行第一源極/汲極蝕刻製程之後，以及在一些實施例中，可以移除圖案化HM層。
方法200接著進行到步驟216，其中形成了第二內間隔物。參照第9A、9B、9C圖的範例，在步驟216的一個實施例中，在裝置300的N型裝置區307中形成第二內間隔物。第9A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第9B、9C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，最初可以進行磊晶層310（SiGe層）的橫向蝕刻以沿著溝槽1502的側壁形成凹槽。之後，在一些範例中，可以在裝置300上，包括在沿著N型裝置區307內的溝槽1502的側壁形成的凹槽內，順應性地沉積內間隔材料層。在一些範例中，內間隔材料層可以包括例如SiCNx的介電材料。更一般來說，且在各種範例中，內間隔材料層可以包括氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN、碳氧化矽、SiOCN、低介電常數材料（例如，介電常數「k」＜7）、及/或前述之組合。在一些實施例中，內間隔材料層可以包括非晶矽。舉例來說，可以藉由使用例如CVD製程、SACVD製程、流動式CVD製程、ALD製程、PVD製程、或其他適合的製程在裝置300上順應性地沉積介電材料以形成內間隔材料層。
在內間隔材料層的沉積之後，且在步驟208的進一步的實施例中，可以進行回蝕製程。在一些實施例中，回蝕製程從裝置300實質上移除了內間隔材料層，除了在回蝕製程後維持設置於沿著溝槽1502的側壁形成的凹槽內的部分的內間隔材料層，其定義了N型裝置區307的內間隔物1902。在各種範例中，內間隔物1902可以在閘極堆疊311的側壁間隔物之下延伸，且選擇性地在閘極堆疊311的電極層313之下至少部分地延伸（例如，取決於沿著溝槽1502的側壁形成的凹槽的尺寸），且抵接後續形成的源極/汲極部件，如下所述。
方法200接著進行到步驟218，其中沉積了第二黏著層。繼續參照第9A、9B、9C圖的範例，在步驟218的一個實施例中，在第二內間隔物的形成（步驟216）之後，在裝置300的N型裝置區307中沉積第二黏著層。在一些實施例中，使用CVD製程沉積第二黏著層。然而，在一些情況中，可以使用其他製程以沉積第二黏著層，例如ALD製程、或其他適合的製程。在各種實施例中，可以藉由使前驅氣體1904（例如，作為CVD製程的一部分）流到容納裝置300的製程腔室中以沉積第二黏著層。在一些實施例中，雖然裝置300的N型裝置區307及P型裝置區305兩者可以暴露於前驅氣體1904，但P型裝置區305（例如，藉由氮化物層1310與間隔層402）維持被保護而不受前驅氣體影響。
相對地，在各種範例中，前驅氣體1904可以擴散到、且吸附在N型裝置區307內不被間隔層402覆蓋的表面。舉例而言，在一些範例中，前驅氣體1904可以擴散到、且吸附在N型裝置區307內的溝槽1502的側壁表面。特別是，前驅氣體1904可以擴散到、且吸附在磊晶層308及內間隔層1902的露出的表面。如此一來，在磊晶層308（Si）的露出的表面以及鄰近的內間隔物1902（SiN）的露出的表面上形成黏著層以在後續的源極/汲極磊晶層成長之前在N型裝置區307的源極/汲極區內提供均勻的（順應性的）底層。在一些範例中，用於在N型裝置區307內形成黏著層的前驅氣體包括二磷基材料（例如，二磷氣體），包括P 2H x或SiP 2H x。在一些實施例中，可以在約10~30Torr之間的沉積壓力下、在攝氏約600~800度之間的沉積溫度下、且約20~50秒的沉積時間下在N型裝置區307內進行黏著層的沉積。在一些實施例中，選擇黏著層的沉積參數（例如，壓力、溫度、及時間）以確保黏著層的均勻的（順應性的）沉積。在一些情況中，二磷基材料可以與內間隔物1902（SiN）形成比與磊晶層308（Si）更強的鍵結。然而，二磷基材料與各個內間隔物1902及磊晶層308的鍵結足夠強以形成實質上連續的黏著層。
在各種範例中，可以以與形成第一黏著層（步驟210）實質上相同的方式在步驟218形成第二黏著層。因此，以上參照第一黏著層所討論的一或多個面向也可以適用於第二黏著層。舉例而言，且在一些實施例中，以上討論的第11A圖也可以大致提供第9B圖的截面1906的視圖，其顯示了包括電極層313的閘極堆疊以及閘極堆疊311的側壁上的側壁間隔層402。第11A圖也繪示了磊晶層308、310、內間隔物1902、溝槽1502、以及用於形成黏著層的前驅氣體1904。如上所述，第11B、11C圖提供了第11A圖的裝置300的一部分的放大圖，所繪示的部分包括磊晶層308及內間隔物1902，其一起定義溝槽1502的側壁表面的一部分。特別是，第11B圖繪示了由流到磊晶層308及內間隔物1902的露出的表面上的前驅氣體1904所形成的吸附的前驅材料2102。雖然第11B圖示意性地將吸附的前驅材料2102繪示為前驅氣體1904的個別吸收的部分，第11C圖將吸附的前驅材料2102繪示為形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上的實質上連續的黏著層2104。如在此所討論，後續形成的源極/汲極磊晶層將沿著Si通道層表面（例如，磊晶層308）及SiN內間隔層表面（例如，內間隔物1902）成長於黏著層2104上，形成連續的源極/汲極磊晶層並有效克服磊晶合併問題。
方法200接著進行到步驟220，其中形成了第二源極/汲極部件。參照第10A、10B、10C圖，在步驟220的一個實施例中，在半導體裝置300的N型裝置區307中形成源極/汲極部件2002。第10A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第10B、10C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，源極/汲極部件2002形成於源極/汲極區中，且上述源極/汲極區鄰近N型裝置區307中的閘極堆疊311並位於其兩側，且P型裝置區3305中的源極/汲極部件1202維持被氮化物層1310保護。舉例而言，源極/汲極部件2002可以形成於N型裝置區307的溝槽1502內，以及形成於先前形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面的順應性的黏著層（例如，黏著層2104）上。在形成源極/汲極部件2002之前形成的黏著層有效減輕了磊晶合併問題，如以上所討論。
在一些實施例中，源極/汲極部件2002是藉由在源極/汲極區中磊晶成長一或多個半導體材料層來形成。如上所述，且一般而言，成長以形成裝置300的源極/汲極部件之一或多個半導體材料層可以包括Ge、Si、GaAs、AlGaAs、SiGe、GaAsP、SiP、SiB、SiGeBx、SiAs、SiAsx、SiC、SiCP、或其他適合的材料。可以藉由一或多個磊晶（epi）製程以形成源極/汲極部件（例如，源極/汲極部件2002），且在一些情況中，可以在epi成長製程期間原位摻雜源極/汲極部件。舉例來說，且在一些實施例中，形成於N型裝置區307內的N型源極/汲極部件（例如，源極/汲極部件2002）可以包括SiP或砷摻雜的磊晶層，例如SiAs或SiPAsx。在一些實施例中，源極/汲極部件2002並未被原位摻雜，而是進行佈植製程以摻雜源極/汲極部件2002。此外，且在一些情況中，可以將矽烷（SiH 4）用於源極/汲極部件2002的磊晶層成長。
在至少一些範例中，可以使用多個磊晶成長的膜層形成源極/汲極部件2002。舉例而言，與源極/汲極部件1202類似且在一些實施例中，源極/汲極部件2002的第一源極/汲極層可以包括低摻雜層（例如，用於N型源極/汲極部件2002的輕度砷摻雜SiP）以防止往外擴散及/或抑制漏電流，且源極/汲極部件2002的第二源極/汲極層可以包括高摻雜層（例如，重度砷摻雜SiP）以降低源極/汲極接觸電阻。在直接在磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上進行源極/汲極層的磊晶成長的實施例中，（例如，因為磊晶合併問題，如上所述）源極/汲極部件2002的第一源極/汲極層可能無法在源極/汲極區內形成連續的膜層。替代地，在一些實施例中且由於黏著層，源極/汲極部件2002（例如，源極/汲極部件2002的第一源極/汲極層）沿著Si通道層表面（磊晶層308）及SiN內間隔層表面（內間隔物1902）成長於黏著層上，形成連續的第一源極/汲極層並有效克服磊晶合併問題。
在各種範例中，可以在步驟220以與形成源極/汲極部件1202（步驟212）實質上相同的方式形成源極/汲極部件2002。因此，以上參照源極/汲極部件1202所討論的一或多個面向也可以適用於源極/汲極部件2002。舉例而言，且在一些實施例中，以上討論的第11D圖也可以提供第11A圖（例如，第11A圖可以提供第9B圖的截面1906的視圖）的裝置300的一部分的放大圖，與第11B、11C圖的放大圖類似，如以上所討論。特別是，第11D圖繪示了形成多個磊晶成長的源極/汲極層之後的部分的裝置300，上述磊晶成長的源極/汲極層包括源極/汲極層2106及源極/汲極層2108。如圖所示，源極/汲極層2106是直接形成於連續的黏著層2104上的連續膜層，且黏著層2104係先前形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物1102（SiN）的露出的表面上。源極/汲極層2106可以是以上討論的第一源極/汲極層，且第二源極/汲極層（例如，源極/汲極層2108）可以後續形成於第一源極/汲極層（例如，源極/汲極層2106）上以形成具有多個磊晶層的源極/汲極部件（例如，源極/汲極部件2002）。在一些實施例中，源極/汲極層2106是遵循黏著層2104的表面輪廓之實質上順應性的膜層。
第12圖的範例，類似第11A圖的範例，大致提供了第6C圖的截面1106的視圖，顯示包括電極層313的閘極堆疊311以及閘極堆疊311的側壁上的側壁間隔層402。第12圖也繪示了磊晶層308、310、內間隔物1902、第一源極/汲極層2202、第二源極/汲極層2204、及矽化物層2206。在一些實施例中，第一源極/汲極層2202可以是源極/汲極層2106，如以上所討論。同樣地，第二源極/汲極層2204可以是源極/汲極層2108，如以上所討論。如以上所討論，第一源極/汲極層2202可以被稱為膜層「L1」，且第二源極/汲極層2204可以被稱為膜層「L2」。此外，在一些情況中，源極/汲極層2208（膜層「L0」）可以包括在第一源極/汲極層2202（膜層「L1」）及第二源極/汲極層2204（膜層「L2」）之前形成的分隔的磊晶層。
雖然源極/汲極層2106的範例是被繪示且描述為遵循黏著層2104的表面輪廓的實質上順應性的膜層，第一源極/汲極層2202的範例繪示了替代的實施例，其中包括大致上遵循由磊晶層308及內間隔物1902所共同定義的側壁表面的輪廓之第一源極/汲極層2202的不規則輪廓。如圖所示，且在一些範例中，第二源極/汲極層2204的與第一源極/汲極層2202交界的部分可以實質上遵循第一源極/汲極層2202的不規則輪廓。換句話說，在一些實施例中，第一源極/汲極層2202與第二源極/汲極層2204兩者可以具有不規則輪廓。然而，即使第一源極/汲極層2202具有這樣的不規則輪廓，本揭露的實施例提供了將第一源極/汲極層2202維持為連續的膜層。如上所述，可以藉由形成介於第一源極/汲極層2202與鄰近的Si通道層表面（磊晶層308）及SiN內間隔層表面（內間隔物1902）之間的黏著層（例如，黏著層2104）以達到源極/汲極層的連續性。如此一來，減輕了磊晶合併問題。
在形成源極/汲極部件2002之後，參照第13A、13B、13C圖且在一些實施例中，可以移除氮化物層1310。第13A圖提供了裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖（橫切裝置300的源極/汲極區），且第13B、13C圖提供了裝置300的一個實施例沿著由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖。在一些實施例中，可以使用濕蝕刻、乾蝕刻、或前述之組合移除氮化物層1310。第13A、13B、13C圖的各種面向可以與第10A、10B、10C圖顯示的實質上相同。然而，舉例來說，第13A、13B、13C圖也示意性地繪示了膜層「L0」、「L1」、及「L2」，如以上所討論。在一些實施例中，膜層「L0」包括各個源極/汲極部件1202及源極/汲極部件2002的底部。在一些範例中，膜層「L1」包括設置於膜層「L0」上方的各個源極/汲極部件1202及源極/汲極部件2202的一部分。膜層「L1」包括形成於黏著層正上方的連續膜層，其中黏著層先前形成於磊晶層308（Si）的露出的表面以及鄰近的內間隔物（1102、1902）的露出的表面上。在各種實施例中，膜層「L2」包括設置於膜層「L1」上的各個源極/汲極部件1202及源極/汲極部件2002的一部分。在一些實施例中，膜層L0及L1可以包括低摻雜的膜層（例如，用於P型源極/汲極部件1202的輕度硼摻雜SiGe或用於N型源極/汲極部件2002的輕度砷摻雜SiP）以防止往外擴散及/或抑制漏電流，且膜層L2可以包括高摻雜的膜層（例如，用於P型源極/汲極部件1202的重度硼摻雜SiGe或用於N型源極/汲極部件2202的重度砷摻雜SiP）以降低源極/汲極接觸電阻。在一些情況中，膜層L0可以額外地或替代地包括SiC層以抑制漏電流。
一般來說，半導體裝置300可以進行進一步的製程以形成技術領域中習知的各種部件與區域。舉例而言，後續製程可以形成層間介電（inter-layer dielectric，ILD）層，可以移除虛置閘極堆疊309、311，可以進行半導體通道釋放（release）製程（例如，包括磊晶SiGe膜層310的選擇性移除），且可以形成高介電常數/金屬閘極堆疊、接觸開口、接觸金屬、以及基板302上的各種接觸件/導孔/線路及多層內連線部件（例如，金屬層及層間介電質），上述元件被配置以連接各種部件以形成功能性的電路，其可以包括一或多個多閘極裝置（例如，一或多個GAA電晶體）。在進一步的範例中，多層互連（interconnection）可以包括：垂直的內連線，例如導孔或接觸件；以及水平的內連線，例如金屬線。各種互連部件可以應用各種導電材料，包括銅、鎢、及/或矽化物。在一個範例中，使用鑲嵌（damascene）及/或雙鑲嵌製程以形成與銅相關的多層互連結構。此外，可以在方法200之前、期間、及之後進行額外的製程步驟，且可以根據方法200的各種實施例取代或刪除某些上述製程步驟。此外，雖然將方法200顯示並描述為包括具有GAA電晶體的裝置300，將理解的是，其他裝置配置也是可行的。在一些實施例中，方法200可以用於製造鰭式場效電晶體裝置或其他多閘極裝置。
如以上所討論，方法200可以用於製造用於實施SRAM裝置的GAA電晶體。舉例而言，P型裝置區305包括P型GAA電晶體且可以因此對應SRAM的P型裝置區，且N型裝置區307包括N型GAA電晶體且可以因此對應SRAM的N型裝置區。為了提供關於可以根據所揭露的方法來製造的SRAM裝置的進一步細節，接著參照第14圖，其繪示了SRAM單元2400的例示性電路圖。在一些實施例中，可以在SRAM陣列的記憶單元中實施SRAM單元2400。雖然第14圖繪示了單埠的（single-port）SRAM單元，將理解的是，可以在多埠的SRAM單元（例如，雙埠的SRAM單元）中相等地實施各種所揭露的實施例，且不偏離本揭露的範圍。為了清楚起見，第14圖也被簡化以更好理解本揭露的發明概念。可以在SRAM單元2400中加入額外的部件，且以下描述的某些部件可以在SRAM單元2400的其他實施例中被取代、修飾、或刪除。
在一些實施例中，SRAM單元2400包括六個電晶體：傳送閘（pass-gate）電晶體PG-1、傳送閘電晶體PG-2、上拉（pull-up）電晶體PU-1、上拉電晶體PU-2、下拉（pull-down）電晶體PD-1、及下拉電晶體PD-2。因此，在一些範例中，SRAM單元2400可以被稱為6T SRAM單元。在操作中，傳送閘電晶體PG-1與傳送閘電晶體PG-2提供往SRAM單元2400的儲存部的通路（access），上述儲存部包括一對交叉耦合的反向器（inverters），反向器2410及反向器2420。反向器2410包括上拉電晶體PU-1及下拉電晶體PD-1，且反向器2420包括上拉電晶體PU-2及下拉電晶體PD-2。在一些實施方式中，將上拉電晶體PU-1、PU-2配置為P型GAA電晶體（或P型鰭式場效電晶體），且將下拉電晶體PD-1、PD-2配置為N型GAA電晶體（或N型鰭式場效電晶體）。在一些實施方式中，傳送閘電晶體PG-1、PG-2也被配置為N型GAA電晶體（或N型鰭式場效電晶體）。因此，在各種實施例中，可以將上拉電晶體PU-1、PU-2製造於P型裝置區305內且可以包括根據方法200製造的P型GAA電晶體。類似地，在一些範例中，可以將下拉電晶體PD-1、PD-2與傳送閘電晶體PG-1、PG-2製造於N型裝置區307內且可以包括根據方法200製造的N型GAA電晶體。
上拉電晶體PU-1的閘極介於源極（與電源電壓（VDD）電性耦合）與第一共用閘極（CD1）之間，且下拉電晶體PD-1的閘極介於源極（與電源電壓（VSS）電性耦合）與第一共用閘極之間。上拉電晶體PU-2的閘極介於源極（與電源電壓（VDD）電性耦合）與第二共用閘極（CD2）之間，且下拉電晶體PD-2的閘極介於源極（與電源電壓（VSS）電性耦合）與第二共用閘極之間。在一些實施方式中，第一共用閘極（CD1）為儲存節點（storage node，SN），其以原碼形式（true form）儲存資料，且第二共用閘極（CD2）為儲存節點（SNB），其以補數形式（complementary form）儲存資料。上拉電晶體PU-1的閘極及下拉電晶體PD-1的閘極與第二共用閘極耦合，且上拉電晶體PU-2的閘極及下拉電晶體PD-2與第一共用閘極耦合。傳送閘電晶體PG-1的閘極介於源極（與位元線BL電性耦合）與汲極之間，且汲極與第一共用汲極電性耦合。傳送閘電晶體PG-2的閘極介於源極（與互補位元線（BLB）電性耦合）與汲極之間，且汲極與第二共用汲極電性耦合。傳送閘電晶體PG-1、PG-2的閘極與字元線WL電性耦合。在一些實施方式中，傳送閘電晶體PG-1、PG-2在讀取操作及/或寫入操作時提供往儲存節點SN、SNB的通路。舉例而言，傳送閘電晶體PG-1、PG-2分別將儲存節點SN、SNB耦合到位元線BL、BLB以響應藉由字元線WLs施加到傳送閘電晶體PG-1、PG-2的閘極的電壓。
藉由使用方法200以製造SRAM裝置，例如SRAM單元2400，這樣的SRAM裝置將具有改善的短通道控制、較低的次臨界漏電、改善的SRAM單元產率、以及改善的操作裕度。舉例而言，考慮流過N型傳送閘電晶體PG-1及N型下拉電晶體PD-1的SRAM單元電流（Icell）。根據各種實施例，各個N型傳送閘電晶體PG-1及N型下拉電晶體PD-1的飽和汲極電流（Idsat）增加，且各個N型傳送閘電晶體PG-1及N型下拉電晶體PD-1的臨界電壓變化（Vt sigma）減少。如此一來，且在一些實施例中，SRAM單元2400的單元電流（Icell）增加且SRAM單元2400的Vccmin減少。因此，改善了SRAM單元2400的性能（例如，包括單元讀取/寫入）。在閱讀本揭露時，所屬技術領域中具有通常知識者將明白使用根據方法200所製造的多閘極裝置以形成的SRAM單元（例如，SRAM單元2400）的其他實施例及優點（例如，改善的短通道控制、較低的次臨界漏電、改善的單元產率、以及改善的操作裕度）。
關於在此提供的描述，其揭露了用於提供具有改善的源極/汲極部件的多閘極裝置（例如，GAA電晶體）的方法及結構。在一些實施例中，在形成源極/汲極磊晶層之前，可以在源極/汲極區內形成黏著層。黏著層可以接合至Si通道層表面以及相鄰的SiN內間隔層表面以在後續的源極/汲極磊晶層成長之前提供均勻的底層。後續形成的源極/汲極磊晶層，在一些範例中是使用矽烷來成長，將沿著Si通道層表面及SiN內間隔層表面兩者在黏著層上成長，形成連續的源極/汲極磊晶層並有效克服以上討論的磊晶合併問題。在一些實施例中，黏著層包括二硼烷基或二磷基材料。在一個實施例中，對於P型磊晶源極/汲極層，黏著層可以包括B 2H x或SiB 2H x。在另一個實施例中，對於N型磊晶源極/汲極層，黏著層可以包括P 2H x或SiP 2H x。根據在此揭露的實施例，所揭露的黏著層提供了具有改善的源極/汲極部件的GAA電晶體，且這樣的GAA電晶體可以用於製造具有改善的短通道控制、較低的次臨界漏電、改善的SRAM單元產率、以及改善的操作裕度的SRAM裝置。技術領域中具有通常知識者將輕易理解在此描述的方法及結構可以應用於各種其他半導體裝置以有利地從這樣的其他裝置實現類似的益處而不偏離本揭露的範圍。
因此，本揭露的一個實施例描述了一個方法，包括提供從基板延伸的鰭片，且鰭片包括複數個半導體通道層。在一些實施例中，上述方法更包括在鰭片上形成閘極結構。之後，在一些範例中，上述方法包括移除半導體通道區之鄰近閘極結構的源極/汲極區內的部分以在源極/汲極區中形成溝槽。在一些情況中，上述方法更包括：在形成溝槽之後，沿著溝槽的側壁表面在源極/汲極區內沉積黏著層。在各種實施例中，且在沉積黏著層之後，上述方法更包括沿著溝槽的側壁表面在黏著層上成長連續的第一源極/汲極層。
在一些實施例中，上述方法更包括：在沉積黏著層之前，沿著溝槽的側壁表面形成多個內間隔物，內間隔物插入半導體通道層之鄰近的半導體通道層，其中溝槽的側壁表面包括半導體通道層的多個露出的表面以及內間隔物的多個露出的表面。
在一些實施例中，黏著層的沉積包括在半導體通道層的露出的表面上以及內間隔物的露出的表面上沉積黏著層。
在一些實施例中，在P型裝置類型區中提供鰭片，且其中黏著層的沉積包括沿著溝槽的側壁表面在源極/汲極區內沉積二硼烷基材料。
在一些實施例中，二硼烷基材料包括B 2H x或SiB 2H x。
在一些實施例中，在N型裝置類型區中提供鰭片，且其中黏著層的沉積包括沿著溝槽的側壁表面在源極/汲極區內沉積二磷基材料。
在一些實施例中，二磷基材料包括P 2H x或SiP 2H x。
在一些實施例中，上述方法更包括：在黏著層上磊晶成長連續的第一源極/汲極層之後，在連續的第一源極/汲極層上磊晶成長第二源極/汲極層。
在一些實施例中，在P型裝置類型區中提供鰭片，且其中第一源極/汲極層及第二源極/汲極層包括SiGe、SiB、或SiGeBx。
在一些實施例中，在N型裝置類型區中提供鰭片，且其中第一源極/汲極層及第二源極/汲極層包括SiP、SiAs、或SiPAsx。
在另一個實施例中，討論了一個方法，包括提供在第一裝置區中的第一鰭片以及在鄰近第一裝置區的第二裝置區中的第二鰭片。在一些實施例中，上述方法更包括在第一鰭片上形成第一虛置閘極以及在第二鰭片上形成第二虛置閘極。在一些範例中，上述方法更包括在第一虛置閘極、第二虛置閘極、鄰近第一虛置閘極的第一源極/汲極區、以及鄰近第二虛置閘極的第二源極/汲極區上沉積間隔層。在一些實施例中，上述方法更包括從第一源極/汲極區移除間隔層以及蝕刻第一源極/汲極區中的第一鰭片以形成第一溝槽。在一些範例中，上述方法更包括：在形成第一溝槽之後沿著第一溝槽的第一側壁在第一源極/汲極區內沉積二硼烷基材料。在一些情況中，上述方法更包括：在沉積二硼烷基材料之後，在第一源極/汲極區內以及沿著第一溝槽的第一側壁沉積的二硼烷基材料上形成第一源極/汲極部件。
在一些實施例中，上述方法更包括：在形成第一源極/汲極部件之後，從第二源極/汲極區移除間隔層且蝕刻第二源極/汲極區中的第二鰭片以形成第二溝槽；在形成第二溝槽之後，沿著第二溝槽的第二側壁在第二源極/汲極區內沉積二磷基材料；以及在沉積二磷基材料之後，在第二源極/汲極區內以及沿著第二溝槽的第二側壁沉積的二磷基材料上形成第二源極/汲極部件。
在一些實施例中，第一裝置區包括P型裝置區，且其中第二裝置區包括N型裝置區。
在一些實施例中，二硼烷基材料包括B 2H x或SiB 2H x。
在一些實施例中，二磷基材料包括P 2H x或SiP 2H x。
在一些實施例中，第一源極/汲極區內之第一源極/汲極部件的形成包括在二硼烷基材料上磊晶成長連續的第一源極/汲極層且在連續的第一源極/汲極層上磊晶成長第二源極/汲極層。
在一些實施例中，在第二源極/汲極區內之第二源極/汲極部件的形成包括在二磷基材料上磊晶成長連續的第一源極/汲極層且在連續的第一源極/汲極層上磊晶成長第二源極/汲極層。
在又另一個實施例中，討論了一個半導體裝置，包括形成於基板的第一區中的第一鰭片上的第一閘極結構以及鄰近第一閘極結構的第一源極/汲極部件。在一些實施例中，半導體裝置更包括形成於基板的第二區中的第二鰭片上的第二閘極結構以及鄰近第二閘極結構的第二源極/汲極部件。在一些實施例中，第一鰭片包括被第一複數個內間隔物插入的第一複數個半導體通道層，且第一複數個半導體通道層與第一複數個內間隔物一起定義了第一側壁表面。在一些範例中，第二鰭片包括被第二複數個內間隔物插入的第二複數個半導體通道層，且第二複數個半導體通道層與第二複數個內間隔物一起定義了第二側壁表面。在各種實施例中，第一連續的黏著層介於各個第一源極/汲極部件與第一側壁表面之間，且與各個第一源極/汲極部件及第一側壁表面接觸。額外地，在一些實施例中，第二連續的黏著層介於各個第二源極/汲極部件與第二側壁表面之間，且與各個第二源極/汲極部件及第二側壁表面接觸。
在一些實施例中，第一區包括P型裝置區，且其中第一連續的黏著層包括二硼烷基材料。
在一些實施例中，第二區包括N型裝置區，且其中第二連續的黏著層包括二磷基材料。
以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背後附之請求項之精神和範圍之下，做各式各樣的改變、取代和替換。
100:多閘極裝置 104:鰭片元件（鰭片） 105,107:源極/汲極區 108:閘極結構 200:方法 202,204,206,208,210,212,214,216,216,218,220:步驟 300:半導體裝置（裝置） 302:基板 302A:基板部 304:鰭片 305:P型裝置區 307:N型裝置區 308,310:膜層（磊晶層） 309,311:閘極堆疊 312:淺溝槽隔離（STI）部件 313:電極層 314,316:硬遮罩層 402,402A,402B:間隔層 702,1502:溝槽 1102:內間隔物 1104,1904:前驅氣體 1106,1906,AA’,BB’:截面 1202,2002:源極/汲極部件 1310,1902:氮化物層 2102:吸附的前驅材料 2104:黏著層 2106,2108,2208:源極/汲極層 2202:第一源極/汲極層 2204:第二源極/汲極層 2206:矽化物 2400:SRAM單元 2410,2420:反向器 BL,BLB:位元線 Icell:單元電流 L0,L1,L2:膜層 PD-1,PD-2:下拉電晶體 PG-1,PG-2:傳送閘電晶體 PU-1,PU-2:上拉電晶體 SN,SNB:儲存節點 Vdd,Vss:電源電壓 WL:字元線
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖是根據一些實施例，提供多閘極裝置的簡化的由上而下的（top-down）布局圖（layout view）； 第2圖是根據本揭露的一或多個面向之半導體裝置300的製造方法的流程圖； 第3A、4A、5A、6A、7A、8A、9A、10A、及13A圖是根據一些實施例，提供半導體裝置300的一個實施例沿著與由第1圖的截面BB’定義的平面實質上平行的平面的剖面圖； 第3B、3C、4B、4C、5B、5C、6B、6C、7B、7C、8B、8C、9B、9C、10B、10C、及13B、13C圖是根據一些實施例，提供半導體裝置300的一個實施例沿著與由第1圖的截面AA’定義的平面實質上平行的平面的剖面圖； 第11A圖及第12圖是根據一些實施例，提供第6C圖及第9B圖的截面的視圖； 第11B、11C、11D圖是根據一些實施例，提供第11A圖的裝置300的一部分的放大圖；以及 第14圖是根據本揭露的各種面向，提供SRAM單元的例示性電路圖，其能夠在SRAM陣列的記憶體單元中實施。
308:膜層
310:磊晶層
1102,1902:內間隔物
2104:黏著層
2106,2108:源極/汲極層

Claims (1)

  1. 一種半導體裝置的製造方法，包括： 提供從一基板延伸的一鰭片，其中該鰭片包括複數個半導體通道層； 在該鰭片上形成一閘極結構； 移除該些半導體通道層之鄰近該閘極結構的一源極/汲極區內的一部分以在該源極/汲極區中形成一溝槽； 在形成該溝槽之後，沿著該溝槽的一側壁表面在該源極/汲極區內沉積一黏著層；以及 在沉積該黏著層之後，沿著該溝槽的該側壁表面在該黏著層上磊晶成長一連續的第一源極/汲極層。
TW111109846A 2021-05-13 2022-03-17 半導體裝置的製造方法 TW202303969A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/319,783 US20220367725A1 (en) 2021-05-13 2021-05-13 Multi-gate device and related methods
US17/319,783 2021-05-13

Publications (1)

Publication Number Publication Date
TW202303969A true TW202303969A (zh) 2023-01-16

Family

ID=83247493

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109846A TW202303969A (zh) 2021-05-13 2022-03-17 半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US20220367725A1 (zh)
CN (1) CN115084028A (zh)
TW (1) TW202303969A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151639A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Nanomesh complementary metal-oxide-semiconductor field effect transistors
KR102385567B1 (ko) * 2017-08-29 2022-04-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10923598B2 (en) * 2018-11-27 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around structure and methods of forming the same
US11031502B2 (en) * 2019-01-08 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor devices
KR20200132436A (ko) * 2019-05-17 2020-11-25 삼성전자주식회사 반도체 장치
KR20200142158A (ko) * 2019-06-11 2020-12-22 삼성전자주식회사 반도체 장치
KR20200142765A (ko) * 2019-06-13 2020-12-23 삼성전자주식회사 반도체 소자
US11489063B2 (en) * 2019-08-30 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of manufacturing a source/drain feature in a multi-gate semiconductor structure
US11264485B2 (en) * 2019-10-24 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer structure for semiconductor device
US11469332B2 (en) * 2019-10-29 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11264502B2 (en) * 2020-02-27 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
CN115084028A (zh) 2022-09-20
US20220367725A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
TWI722291B (zh) 半導體裝置及其製造方法
US9679815B2 (en) Semiconductor device and method of fabricating the same
TWI740447B (zh) 具有標準單元的半導體元件及其製造方法
US10763863B2 (en) Semiconductor device for logic and memory co-optimization
US9520297B2 (en) Semiconductor device and method of fabricating the same
US11616125B2 (en) Integrated circuit device and manufacturing method thereof
US10373942B2 (en) Logic layout with reduced area and method of making the same
TW202217994A (zh) 半導體裝置
US20220209774A1 (en) Semiconductor Device For Logic and Memory Co-Optimization
TW202114058A (zh) 積體電路裝置及其製造方法
TWI807241B (zh) 半導體裝置及其製造方法
KR102351303B1 (ko) 반도체 디바이스 및 그 제조 방법
TW202203372A (zh) 半導體裝置
TW202303969A (zh) 半導體裝置的製造方法
US11949016B2 (en) Multi-gate device and related methods
TW202030866A (zh) 積體電路、記憶體及記憶體陣列
US20230225098A1 (en) Epitaxial features in semiconductor devices and method of forming the same
CN221102091U (zh) 半导体装置
US20220278093A1 (en) Capacitor in nanosheet
TW202239007A (zh) 半導體裝置
TW202213779A (zh) 半導體裝置