TWI832688B - 穩壓器 - Google Patents

穩壓器 Download PDF

Info

Publication number
TWI832688B
TWI832688B TW112103256A TW112103256A TWI832688B TW I832688 B TWI832688 B TW I832688B TW 112103256 A TW112103256 A TW 112103256A TW 112103256 A TW112103256 A TW 112103256A TW I832688 B TWI832688 B TW I832688B
Authority
TW
Taiwan
Prior art keywords
voltage
type transistor
source
gate
transistor
Prior art date
Application number
TW112103256A
Other languages
English (en)
Other versions
TW202422263A (zh
Inventor
徐晨輝
費曉冬
黃文麒
胡惠文
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Application granted granted Critical
Publication of TWI832688B publication Critical patent/TWI832688B/zh
Publication of TW202422263A publication Critical patent/TW202422263A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本發明公開了一種穩壓器，其包含一偏壓產生電路與一翻轉電壓隨耦器，其中該偏壓產生電路用來產生一偏壓，且該翻轉電壓隨耦器用來根據該偏壓與一供應電壓以產生一輸出電壓。該翻轉電壓隨耦器包含一第一P型電晶體與一第一N型電晶體，其中該第一P型電晶體用來在閘極接收該偏壓以在源極產生一輸出電壓；該第一N型電晶體的汲極連接至該供應電壓，該第一N型電晶體的源極連接至該第一P型電晶體的源極，且該第一N型電晶體的閘極接收一驅動訊號以用來補償該輸出電壓。

Description

穩壓器
本發明涉及了基於翻轉電壓隨耦器(Flipped Voltage Follower,FVF)架構的穩壓器(regulator)。
由於翻轉電壓隨耦器具有高的輸出電流能力(sourcing ability)和小的輸出阻抗，翻轉電壓隨耦器被廣泛地應用在穩壓器的設計中。然而，目前基於翻轉電壓隨耦器架構的穩壓器具有較差的負載響應、負載調節(load regulation)及電源抑制比(Power Supply Rejection,PSR)的問題，因此，如何設計出一種具有較佳效能的穩壓器是一個重要的課題。
因此，本發明的目的之一在於提出一種具有較佳效能的穩壓器，以解決先前技術中所述的問題。
在本發明的一個實施例中，揭露了一種穩壓器，其包含一偏壓產生電路與一翻轉電壓隨耦器，其中該偏壓產生電路用來產生一偏壓，且該翻轉電壓隨耦器用來根據該偏壓與一供應電壓以產生一輸出電壓。此外，該翻轉電壓隨耦器包含一第一P型電晶體與一第一N型電晶體，其中該第一P型電晶體用來在閘極接收該偏壓以在源極產生該輸出電壓；該第一N型電晶體的汲極連接至該供應電壓，該第一N型電晶體的源極連接至該第一P型電晶體的源極，且該第一N型電晶體的閘極接收一第一驅動訊號以用來補償該輸出電壓。
在本發明的一個實施例中，揭露了一種穩壓器，其包含一偏壓產生 電路與一翻轉電壓隨耦器，其中該偏壓產生電路用來產生一偏壓，且翻轉電壓隨耦器用來根據該偏壓與一供應電壓以產生一輸出電壓。此外，該翻轉電壓隨耦器包含一第一P型電晶體、一第一電晶體與一第二電晶體，其中該第一P型電晶體用來在閘極接收該偏壓以在源極產生該輸出電壓；該第一電晶體連接於一供應電壓與該P型電晶體的源極之間，且該第一電晶體接收一第一驅動訊號以補償該輸出電壓；以及該第二電晶體連接於該供應電壓與該P型電晶體的源極之間，且該第一電晶體接收一第二驅動訊號以補償該輸出電壓。
100:穩壓器
110:偏壓產生電路
112:運算放大器
120:翻轉電壓隨耦器
C1,C2:電容
CL:負載電容
I1,I2:電流源
MN1,MN2,MN3,MN4:N型電晶體
MP1,MP2:P型電晶體
N1:端點
R1:電阻
VCCA:供應電壓
Vref:參考電壓
Vm:電壓
Vs:偏壓
Vout:輸出電壓
V_slow,V_fast:驅動訊號
第1圖為根據本發明一實施例的穩壓器的示意圖。
第1圖為根據本發明一實施例的穩壓器100的示意圖，其中穩壓器用來接收一供應電壓VCCA後產生一輸出電壓Vout。如第1圖所示，穩壓器100包含了一偏壓產生電路110與一翻轉電壓隨耦器120，其中偏壓產生電路110包含了一運算放大器112、一P型電晶體MP1、一電容C2以及一電流源I1；翻轉電壓隨耦器120包含了四個N型電晶體MN1、MN2、MN3、MN4、一個P型電晶體MP2、一電阻R1、一電容C1、一負載電容CL以及一電流源I2。
關於偏壓產生電路110，運算放大器112的正輸入端點用來接收一參考電壓Vref、運算放大器112的負輸入端點連接至輸出端點；P型電晶體MP1的源極連接至運算放大器112的輸出端點、汲極連接至電流源I1；電容C2連接於P型電晶體MP1的閘極與接地電壓之間。在偏壓產生電路110的操作中，運算放大器112接收參考電壓Vref以在輸出端點產生一電壓Vm，而P型電晶體MP1依據電壓 Vm以及電流源I1所提供的固定電流，以產生偏壓Vs。
需要注意的是，偏壓產生電路110的詳細電路架構只是作為範例說明，而並非是作為本發明的限制條件。在其他的實施例中，只要可以產生一個固定的偏壓Vs，偏壓產生電路110可以具有不同的電路設計。
關於翻轉電壓隨耦器120，P型電晶體MP2的閘極接收偏壓產生電路110所產生的偏壓Vs；N型電晶體MN1的汲極連接至電流源I2、且源極連接至接地電壓；N型電晶體MN2的汲極連接至P型電晶體MP2的汲極、源極連接至接地電壓、且閘極連接至N型電晶體MN1的閘極；N型電晶體MN3的汲極連接至供應電壓VCCA、源極連接至P型電晶體MP2的源極、且閘極透過電阻R1與電容C1連接至端點N1；N型電晶體MN4的汲極連接至供應電壓VCCA、源極連接至P型電晶體MP2的源極、且閘極連接至端點N1；負載電容CL連接於N型電晶體MN3/MN4的源極與接地電壓之間。在翻轉電壓隨耦器120的操作中，P型電晶體MP2接收偏壓Vs以使得翻轉電壓隨耦器120產生輸出電壓Vout，其中理想上輸出電壓Vout會很接近電壓Vm。此外，P型電晶體MP2作為共閘放大器，而若是輸出電壓Vout因為後端的負載突然增加而產生一個很小的變化，這一變化將被放大到P型電晶體MP2的汲極，之後再透過N型電晶體MN1、MN2所產生的驅動訊號來控制N型電晶體MN3、MN4，以對輸出電壓Vout進行補償。
在第1圖的實施例中N型電晶體MN3、MN4是作為功率電晶體(power metal-oxide semiconductor)，而通過使用N型電晶體MN3、MN4是作為功率電晶體，可以具有快速的負載響應，以快速地對輸出電壓Vout進行補償。此外，翻轉電壓隨耦器120中採用了兩個N型電晶體MN3、MN4來作為功率電晶體，且這兩個N型電晶體MN3、MN4是採用不同的速度的兩個驅動訊號來進行驅動，例如當端點N1的電壓產生變動時，所產生驅動訊號V_fast會控制N型電晶體MN4以立刻對輸出電壓Vout進行補償，而驅動訊號V_fast在經過電阻R1與電容C1的延遲之 後會產生較慢的驅動訊號V_slow以控制N型電晶體MN3。具體來說，翻轉電壓隨耦器120具有兩個極點(低頻極點)以及一個零點，其中第一個極點為(1/(rmn1*C1))，第二個極點為(1/(rout*CL))，且零點為(1/(R1*C1)*(1+gmn3/gmn4))，其中rmn1為N型電晶體MN1的輸出阻抗，rout為翻轉電壓隨耦器120的輸出阻抗，gmn3為N型電晶體MN3的轉導值，且gmn4為N型電晶體MN4的轉導值。在本實施例中，零點的位置可以通過調整N型電晶體MN3、MN4在大小上的比例來進行調整，而通過可以靈活調整位置的零點可以用來補償位於翻轉電壓隨耦器120的輸出端點的第二個極點。此外，由於第一個極點位於N型電晶體MN3、MN4的閘極，因此，可以增加N型電晶體MN3、MN4在閘極的輸出阻抗，也可以增加增益與降低負載調節，且不會影響整體回路的穩定性。
此外，透過在N型電晶體MN3的閘極設置電容C1，可以讓驅動訊號V_slow比較不會受到電源的干擾，而提高了電源抑制比。
另一方面，本實施例的N型電晶體MN2是採用二極體接法的電晶體(diode-connected MOS)，即N型電晶體MN2的閘極連接至汲極，而非是產生固定電流的電流源。因此，通過電流源I1與N型電晶體MN1的搭配，N型電晶體MN2具有較好的抽取電流能力(sinking ability)，以在輸出電壓Vout發生過衝(overshoot)現象時可以快速地進行補償。
在本發明的另一個實施例中，電阻R1與電容C1可以被替換為任何可以延遲訊號的延遲電路，只要延遲電路可以對驅動訊號V_fast進行延遲以產生驅動訊號V_slow即可。
在本發明的另一個實施例中，翻轉電壓隨耦器120可以只具有一個功率電晶體，即第1圖所示的N型電晶體可以自翻轉電壓隨耦器120中移除。
在本發明的另一個實施例中，N型電晶體MN2可以並非是採用二極 體接法的電晶體，而可以是任何其他適合的電流源。
在本發明的另一個實施例中，翻轉電壓隨耦器120中功率電晶體可以不需要是N型電晶體，即第1圖所示的的N型電晶體MN3、MN4可以被替換為P型電晶體。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:穩壓器
110:偏壓產生電路
112:運算放大器
120:翻轉電壓隨耦器
C1,C2:電容
CL:負載電容
I1,I2:電流源
MN1,MN2,MN3,MN4:N型電晶體
MP1,MP2:P型電晶體
N1:端點
R1:電阻
VCCA:供應電壓
Vref:參考電壓
Vm:電壓
Vs:偏壓
Vout:輸出電壓
V_slow,V_fast:驅動訊號

Claims (9)

  1. 一種穩壓器，包含：一偏壓產生電路，用來產生一偏壓；以及一翻轉電壓隨耦器，用來根據該偏壓與一供應電壓以產生一輸出電壓，其中該翻轉電壓隨耦器包含：一第一P型電晶體，用來在閘極接收該偏壓以在源極產生該輸出電壓；以及一第一N型電晶體，其中該第一N型電晶體的汲極連接至該供應電壓，該第一N型電晶體的源極連接至該第一P型電晶體的源極，且該第一N型電晶體的閘極接收一第一驅動訊號以用來補償該輸出電壓；其中該偏壓產生電路包含：一第二P型電晶體，其中該第二P型電晶體的源極接收一電壓，該第二P型電晶體的汲極連接至接地電壓，且該第二P型電晶體的閘極用來產生該偏壓至該翻轉電壓隨耦器。
  2. 如申請專利範圍第1項所述的穩壓器，其中該翻轉電壓隨耦器另外包含：一第二N型電晶體，其中該第二N型電晶體的汲極連接至該供應電壓，該第二N型電晶體的源極連接至該第一P型電晶體的源極，且該第二N型電晶體的閘極接收一第二驅動訊號以用來補償該輸出電壓。
  3. 如申請專利範圍第2項所述的穩壓器，其中該翻轉電壓隨耦器另外包含：一延遲電路，用來對該第二驅動訊號進行延遲操作以產生該第一驅動訊 號。
  4. 如申請專利範圍第3項所述的穩壓器，其中該延遲電路包含：一電阻；以及一電容，其中該電容的一個端點連接至該電阻與該第一N型電晶體的閘極，且該電容的另一個端點連接至接地電壓。
  5. 一種穩壓器，包含：一偏壓產生電路，用來產生一偏壓；以及一翻轉電壓隨耦器，用來根據該偏壓與一供應電壓以產生一輸出電壓，其中該翻轉電壓隨耦器包含：一第一P型電晶體，用來在閘極接收該偏壓以在源極產生該輸出電壓；一第一N型電晶體，其中該第一N型電晶體的汲極連接至該供應電壓，該第一N型電晶體的源極連接至該第一P型電晶體的源極，且該第一N型電晶體的閘極接收一第一驅動訊號以用來補償該輸出電壓；一第三N型電晶體，其中該第三N型電晶體的汲極連接至該第一P型電晶體的汲極，且該第三N型電晶體的汲極連接至閘極；一第四N型電晶體，其中該第四N型電晶體的閘極連接至該第三N型電晶體的閘極，且該第四N型電晶體在汲極產生一第二驅動訊號；以及一電流源，連接至該第四N型電晶體的汲極。
  6. 一種穩壓器，包含：一偏壓產生電路，用來產生一偏壓；以及 一翻轉電壓隨耦器，用來根據該偏壓與一供應電壓以產生一輸出電壓，其中該翻轉電壓隨耦器包含：一第一P型電晶體，用來在閘極接收該偏壓以在源極產生該輸出電壓；一第一電晶體，其中該第一電晶體連接於該供應電壓與該第一P型電晶體的源極之間，且該第一電晶體接收一第一驅動訊號以補償該輸出電壓；以及一第二電晶體，其中該第二電晶體連接於該供應電壓與該第一P型電晶體的源極之間，且該第二電晶體接收一第二驅動訊號以補償該輸出電壓。
  7. 如申請專利範圍第6項所述的穩壓器，其中該翻轉電壓隨耦器另外包含：一延遲電路，用來對該第二驅動訊號進行延遲操作以產生該第一驅動訊號。
  8. 如申請專利範圍第7項所述的穩壓器，其中該延遲電路包含：一電阻；以及一電容，其中該電容的一個端點連接至該電阻與該第一電晶體的閘極，且該電容的另一個端點連接至接地電壓。
  9. 如申請專利範圍第6項所述的穩壓器，其中該偏壓產生電路包含：一第二P型電晶體，其中該第二P型電晶體的源極接收一電壓，該第二P型電晶體的汲極連接至接地電壓，且該第二P型電晶體的閘極用來產生該偏壓至該翻轉電壓隨耦器。
TW112103256A 2022-11-24 2023-01-31 穩壓器 TWI832688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211483125.5 2022-11-24
CN202211483125.5A CN118068899A (zh) 2022-11-24 2022-11-24 稳压器

Publications (2)

Publication Number Publication Date
TWI832688B true TWI832688B (zh) 2024-02-11
TW202422263A TW202422263A (zh) 2024-06-01

Family

ID=90824848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103256A TWI832688B (zh) 2022-11-24 2023-01-31 穩壓器

Country Status (3)

Country Link
US (1) US20240178753A1 (zh)
CN (1) CN118068899A (zh)
TW (1) TWI832688B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180307257A1 (en) * 2013-09-26 2018-10-25 Intel Corporation Low dropout voltage regulator integrated with digital power gate driver
TW202223580A (zh) * 2020-12-11 2022-06-16 美商天工方案公司 電源故障容錯調節器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180307257A1 (en) * 2013-09-26 2018-10-25 Intel Corporation Low dropout voltage regulator integrated with digital power gate driver
TW202223580A (zh) * 2020-12-11 2022-06-16 美商天工方案公司 電源故障容錯調節器

Also Published As

Publication number Publication date
CN118068899A (zh) 2024-05-24
US20240178753A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
JP6805259B2 (ja) 改善された電源除去を有する低ドロップアウト電圧レギュレータ
US5744999A (en) CMOS current source circuit
CN109976424B (zh) 一种无电容型低压差线性稳压器
TWI685732B (zh) 電壓調節器裝置
JP3575453B2 (ja) 基準電圧発生回路
JP5527056B2 (ja) 差動増幅回路およびシリーズレギュレータ
US9874887B2 (en) Voltage regulator with adjustable feedback
TWI521324B (zh) 電壓調節器裝置與相關方法
JP2015141720A (ja) 低ドロップアウト電圧レギュレータおよび方法
JP2009116679A (ja) リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置
CN111176358B (zh) 一种低功耗低压差线性稳压器
KR20150111301A (ko) 전압 레귤레이터
TW201939190A (zh) 電壓調節器
CN113467559B (zh) 一种应用于ldo的自适应动态零点补偿电路
KR20090028282A (ko) 저전압 강하 레귤레이터
TW202105906A (zh) 具高電源抑制比的訊號放大電路及其中之驅動電路
US8400214B2 (en) Class AB output stage
CN210428229U (zh) 一种集成电路和低压差线性稳压电路
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
US4383223A (en) CMOS Operational amplifier employing push-pull output stage
TW202009627A (zh) 單一電晶體控制的穩壓器及應用此穩壓器的積體電路
TWI832688B (zh) 穩壓器
JPH08274550A (ja) 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー
TWI468894B (zh) 具有改善暫態響應之低壓降穩壓器
TWI548964B (zh) 電壓翻轉式零點補償電路