TWI832223B - 半導體裝置之製造方法及常溫接合裝置 - Google Patents

半導體裝置之製造方法及常溫接合裝置 Download PDF

Info

Publication number
TWI832223B
TWI832223B TW111115582A TW111115582A TWI832223B TW I832223 B TWI832223 B TW I832223B TW 111115582 A TW111115582 A TW 111115582A TW 111115582 A TW111115582 A TW 111115582A TW I832223 B TWI832223 B TW I832223B
Authority
TW
Taiwan
Prior art keywords
insulating layer
bonding
film
semiconductor
wafer
Prior art date
Application number
TW111115582A
Other languages
English (en)
Other versions
TW202242966A (zh
Inventor
髙倉亮
井手健介
後藤崇之
鈴木毅典
堤圭一郎
多喜川良
Original Assignee
日商尼得科機床股份有限公司
國立大學法人九州大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼得科機床股份有限公司, 國立大學法人九州大學 filed Critical 日商尼得科機床股份有限公司
Publication of TW202242966A publication Critical patent/TW202242966A/zh
Application granted granted Critical
Publication of TWI832223B publication Critical patent/TWI832223B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8002—Applying permanent coating to the bonding area in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本實施方式之常溫接合裝置10具備：成膜單元11，其使用原子層沈積法，於晶圓15之表面成膜氧化鋁作為第2絕緣層；高速原子束源，其使成膜後之第2絕緣層之接合面活化；以及接合單元，其使活化後之接合面分別對向而將一對晶圓15彼此壓接而接合。

Description

半導體裝置之製造方法及常溫接合裝置
本發明係關於一種將複數個半導體基板常溫接合之半導體裝置之製造方法及常溫接合裝置。
近年來，關於半導體器件(半導體裝置)之高積體化，將同種或異種之半導體器件積層化之三維積體化技術備受矚目。於該三維積體化技術中，重要的是將成為電極或配線之導電材與絕緣材露出之基板之接合面彼此接合的技術。一般而言，作為2片基板之接合技術，已知有常溫接合。所謂常溫接合，係指藉由將所要接合之2片基板之接合面於真空環境下活化，並將活化後之接合面彼此壓接而接合的技術。於常溫接合中，不需要熱處理，可將基板彼此直接接合。因此，具有以下優點：可抑制伴隨熱處理而產生之基板之膨脹等變形，於接合時，可準確地進行2片基板之對準。
且說，於上述常溫接合中，雖然可將作為導電材之金屬類彼此直接接合，但是無法將通常用作絕緣材之氧化膜或氮化膜等直接接合。因此，先前，提出有以下技術：對半導體材料(矽)進行濺鍍而在接合面形成包含非晶質半導體材料(非晶矽)之接合中間層，將導電材及絕緣材同時接合(混合接合)(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利第6165127號公報
[發明所欲解決之問題]
然而，於先前之構成中，需要於接合腔室內對矽進行濺鍍而在接合面形成接合中間層之步驟，故而存在步驟繁雜而導致將基板接合時之產距時間(步驟作業時間)變長之問題。又，於先前之構成中，由於接合中間層(非晶矽)亦成膜於構成電極之導電材表面，故而存在接合後之導電材間介置有接合中間層，而導電材間之電阻變大之問題。
本發明係鑒於上述問題而完成者，目的在於提供一種實現導電材間之電阻降低、且減少將基板接合時之步驟數而實現產距時間縮短的半導體裝置之製造方法及常溫接合裝置。 [解決問題之技術手段]
為了解決上述問題且達成目的，本發明係一種半導體裝置之製造方法，其特徵在於，其係將複數個半導體基板常溫接合而製造之半導體裝置之製造方法，且具備以下步驟：使用原子層沈積法，於半導體基板之表面分別成膜氧化鋁作為絕緣層；使成膜後之絕緣層之接合面活化；以及使活化後之接合面分別對向而將複數個半導體基板彼此壓接而接合。
根據該構成，藉由使用原子層沈積法，於複數個半導體基材之表面分別成膜氧化鋁作為絕緣層，從而不需要於接合腔室內對矽進行濺鍍而形成接合中間層之步驟。因此，可減少將半導體基板接合時之步驟數而實現產距時間之縮短。
於該構成中，較佳為，於成膜步驟中，絕緣層之厚度形成為1[nm]以上。又，亦可於成膜步驟之後，具備對絕緣層進行研磨直至配置於半導體基板表面之導電材露出於接合面為止的步驟。又，亦可具備於將複數個半導體基板接合之後，將該半導體基板加熱至特定溫度的步驟。
又，本發明係一種常溫接合裝置，其特徵在於，其係將複數個半導體基板常溫接合之常溫接合裝置，且具備：成膜部，其使用原子層沈積法，於半導體基板之表面分別成膜氧化鋁作為絕緣層；活化部，其使成膜後之上述絕緣層之接合面活化；以及接合部，其使活化後之接合面分別對向而將複數個半導體基板彼此壓接而接合。根據該構成，藉由具備使用原子層沈積法於複數個半導體基材之表面分別成膜氧化鋁作為絕緣層的成膜部，從而不需要於接合腔室內對矽進行濺鍍而形成接合中間層之步驟。因此，可減少將半導體基板接合時之步驟數而實現產距時間之縮短。
又，較佳為，成膜部將絕緣層之厚度形成為1[nm]以上。又，較佳為，半導體基板具有配置於表面之導電材，且該常溫接合裝置具備研磨部，該研磨部針對成膜有絕緣層之半導體基板，對絕緣層進行研磨直至導電材露出於接合面為止。 [發明之效果]
根據本發明，可減少將半導體基板接合時之步驟數而實現產距時間之縮短。又，與介置有接合中間層之先前之構成相比，可實現導電材間之電阻降低。
以下，參照圖式對本發明之實施方式進行說明。再者，並不藉由以下之實施方式而限定本發明。又，以下之實施方式中之構成要素包含業者能夠且容易進行置換者或者實質上相同者。
圖1係表示本實施方式之常溫接合裝置之概略構成之方塊圖。圖2係構成常溫接合裝置之一部分之成膜單元之模式圖。圖3係構成常溫接合裝置之一部分之研磨單元之模式圖。圖4係構成常溫接合裝置之一部分之接合單元之模式圖。
常溫接合裝置10如圖1所示，具備成膜單元(成膜部)11、研磨單元(研磨部)12、及接合單元(接合部)13而構成。常溫接合裝置10係利用成膜單元11於圓板形狀之晶圓15(圖2中之半導體基板)之表面成膜絕緣層(下述第2絕緣層18)，利用研磨單元12對該絕緣層之表面(接合面)進行研磨之後，利用接合單元13將一對(複數個)晶圓15之接合面彼此接合者。亦可於成膜單元11與研磨單元12之間、及研磨單元12與接合單元13之間，分別設置將處理後之晶圓15自動地向下一個單元搬送之搬送機構14，亦可設為手動將複數個晶圓彙總後向下一個單元搬送之構成。又，成膜單元11、研磨單元12、及接合單元13之配置可適當變更，例如，亦可將該等單元彙總配置於1個房間，還可分別配置於不同之房間或不同之建築物。
成膜單元11係藉由原子層沈積法(ALD：atomic layer deposition)而於晶圓15之表面成膜包含氧化膜(氧化鋁膜；Al 2O 3)之絕緣層(第2絕緣層18)之裝置。原子層沈積法係化學氣相沈積法(CVD：chemical vapor deposition)之1種，係將有機金屬化合物等金屬原料及包含與該金屬原料化學鍵結之元素之原料(氧化劑)交替地供給至晶圓15之表面而成膜的方法。
成膜單元11如圖2所示，具有成膜腔室21，於該成膜腔室21內，收容有支持晶圓15之圓形支持台22。支持台22於其上端面22A具備介電層(未圖示)，且具有對該介電層施加電壓，藉由靜電力將晶圓15吸附並支持於該介電層的機構。又，支持台22內置有用以將所支持之晶圓15加熱至特定溫度之加熱器(加熱機構)23。又，支持台22亦可具備使該支持台22圍繞軸心旋轉之機構。
又，成膜單元11具有：金屬原料供給源24，其用以對成膜腔室21內供給金屬原料；以及氧化劑供給源25，其用以供給氧化劑。該等各供給源24、25分別經由供給配管26、27而與成膜腔室21並聯連接。各供給配管26、27之前端部26A、27A分別露出於成膜腔室21內。於各供給配管26、27，分別設置有供給閥26B、27B，藉由將該等供給閥26B、27B交替地打開及關閉，能夠對成膜腔室21內交替地供給金屬原料與氧化劑。再者，金屬原料及氧化劑較佳為與例如惰性氣體一起供給至成膜腔室21內。
於本實施方式中，作為金屬原料，例如，使用作為有機金屬化合物之三甲基鋁(TMA：trimethyl aluminum)，作為氧化劑，例如，使用水蒸氣(H 2O)。作為氧化劑，除了水蒸氣以外，亦可使用氧(O 2)、臭氧(O 3)及過氧化氫(H 2O 2)。
又，成膜單元11具備真空泵28。該真空泵28係用以將供給至成膜腔室21內之過剩之金屬原料及氧化劑排出(沖洗)者，且經由排出管29而與真空泵28及成膜腔室21連接。該排出管29之一端29A露出於成膜腔室21內。於將上述供給閥26B、27B分別關閉之狀態下，藉由使真空泵28動作，而將供給至成膜腔室21內之過剩之金屬原料及氧化劑向外部排出。
研磨單元12係對晶圓15之表面進行研磨之裝置。藉由研磨單元12對成膜於晶圓15之表面之絕緣層進行研磨，可使配置於晶圓15之表面之下述電極(導電材)露出於該表面。
研磨單元12如圖3所示，具備：圓形支持台31，其支持晶圓15；及研磨輪32，其與該支持台31對向配置。支持台31於其上端面31A具備介電層(未圖示)，且具備對該介電層施加電壓，藉由靜電力將晶圓15吸附並支持於該介電層的機構。又，支持台31具備使該支持台31圍繞軸心旋轉之驅動機構(未圖示)。
研磨輪32具備：驅動機構(未圖示)，其形成為圓形狀且使該研磨輪32圍繞軸心旋轉；及升降機構(未圖示)，其使該研磨輪32相對於支持台31升降。
於研磨輪32之下表面安裝有圓板狀之研磨墊33。該研磨墊33使用例如於胺基甲酸酯或不織布等基材中分散固定有研磨粒者。又，於研磨輪32之附近，配置有對晶圓15之表面供給研磨液之研磨液供給噴嘴34。研磨液係於對成膜於晶圓15之表面之絕緣層進行研磨加工時供給之液體，亦可包含能夠與絕緣層產生化學反應以實施CMP(Chemical Mechanical Polishing，化學機械拋光)之物質。
研磨輪32相對於支持台31大幅度地偏心配置。具體而言，以研磨墊33至少覆蓋晶圓15之中心且向晶圓15之徑向延伸(露出)之方式配置。於該狀態下，藉由一面供給研磨液一面使支持台31及研磨輪32旋轉，而研磨墊33局部按壓晶圓15之表面進行研磨。
接合單元13如圖4所示，具備接合腔室41、設置於該接合腔室41內之上側載台42、下側載台43、高速原子束源(活化部)44、45、及真空排氣裝置46。
接合腔室41係將內部密閉使之與環境隔開之容器，真空排氣裝置46自接合腔室41之內部排出氣體。藉此，接合腔室41之內部成為真空環境。進而，接合腔室41具備使該接合腔室41之內部空間與外部連通或者分離之閘門(未圖示)。
上側載台42具備：靜電吸盤42A，其形成為圓板狀；及壓接機構42B，其使該靜電吸盤42A於鉛垂方向上下移動。靜電吸盤42A於圓板之下端具備介電層，對該介電層施加電壓，藉由靜電力而將晶圓15吸附於該介電層並支持。壓接機構42B藉由使用者之操作而使靜電吸盤42A相對於下側載台43沿鉛垂方向平行移動。
下側載台43係於其上表面支持晶圓15之載台，且具備未圖示之移送機構。該移送機構藉由使用者之操作而使下側載台43沿水平方向平行移動，且使下側載台43以與鉛垂方向平行之旋轉軸為中心旋轉移動。又，下側載台43亦可於其上端具備介電層，且具備對該介電層施加電壓，藉由靜電力而將晶圓15吸附於該介電層並支持的機構。
高速原子束源(FAB：Fast Atom Beam)44、45出射用於晶圓表面之活化之中性原子束(例如，氬(Ar)原子)。一個高速原子束源44朝向支持於上側載台42之晶圓15配置，另一個高速原子束源45朝向支持於下側載台43之晶圓15配置。藉由照射中性原子束，進行晶圓15之活化。又，亦可代替高速原子束源44、45，而使用其他活化構件(例如，離子槍或電漿)來進行各晶圓之活化。又，於圖4之例中，構成為與上側載台42及下側載台43分別建立對應地設置上下一對高速原子束源44、45，但亦可自1個高速原子束源朝向分別支持於各載台之晶圓照射。
其次，對藉由利用接合單元13常溫接合而形成之半導體裝置50進行說明。該半導體裝置50係藉由將複數個晶圓15積層且接合而形成，例如，用於積層LSI(Large Scale Integration，大規模積體電路)或CMOS(Complementary MOS，互補金氧半導體)影像感測器。於本實施方式中，對藉由將一對(兩片)晶圓15接合而形成半導體裝置50之構成進行說明，但晶圓15之片數並不限定於此。
圖5係模式性地表示一對晶圓之接合前之構成之剖視圖，圖6係模式性地表示將一對晶圓接合而形成之半導體裝置之構成之剖視圖。晶圓15如圖5所示，具備半導體基材16、以及介隔第1絕緣層(氧化膜)19而配置於半導體基材16之電極17及第2絕緣層(絕緣層)18。該等電極17及第2絕緣層18分別露出於晶圓15之表面15A而形成，該表面15A作為接合面發揮功能。各晶圓15之表面17A分別形成為平坦面，各表面15A、15A彼此密接。
半導體基材16例如使用單晶矽(Si)。又，作為半導體基材16，除了單晶矽(Si)以外亦可使用單晶鍺(Ge)或砷化鎵(GaAs)、碳化矽(SiC)等材料。
第1絕緣層19係於半導體基材16之表面側藉由自然氧化而形成之氧化矽膜(SiO 2)。又，作為第1絕緣層19，例如亦可利用氧化爐、氮化爐、或化學氣相沈積(CVD)裝置等成膜氧化矽膜(SiO 2)或氮化矽膜(Si 3N 4)。
又，電極17係藉由導電性優異之材料、例如銅(Cu)而形成。於該電極17，連接配線材而形成電子電路或各種元件。
第2絕緣層18包括積層於第1絕緣層19而形成之氧化膜(氧化鋁膜、Al 2O 3)。已知氧化鋁膜一般而言與氧化矽膜同樣地，無法利用常溫接合而接合。然而，藉由發明者之銳意研究而獲得以下知識見解：關於藉由原子層沈積法而形成之氧化鋁膜，可藉由常溫接合而直接接合。
藉此，如圖6所示，於將一對晶圓15、15接合之情形時，使作為接合面之表面15A、15A相互對向，使用上述常溫接合裝置10進行常溫接合。於該情形時，各晶圓15之電極17由於為金屬類彼此故而被接合。又，各晶圓15之第2絕緣層18由於係藉由原子層沈積法而形成之氧化鋁膜，故而可將該第2絕緣層18彼此接合。
其次，對半導體裝置50之製造方法進行說明。圖7係模式性地表示成膜前之晶圓之構成之剖視圖。圖8係模式性地表示成膜後之晶圓之構成之剖視圖。圖9係模式性地表示研磨後之晶圓之構成之剖視圖。圖10及圖11係表示將一對晶圓接合之步驟之說明圖。
如圖7所示，晶圓15係於電極17及第1絕緣層19分別露出於半導體基材16之表面之狀態下，藉由其他作業步驟而事先製造者。此處，電極17之表面17A之高度位置形成得較第1絕緣層19之表面19A之高度位置更高。該高度位置之差t相當於下述第2絕緣層18之厚度(高度)。
[成膜步驟] 於上述對象之晶圓15，使用原子層沈積法成膜第2絕緣層18。晶圓15中，包含自然氧化膜之第1絕緣層(例如SiO 2)19與電極17露出於半導體基材16之表面，故而於該等第1絕緣層19及電極17上將第2絕緣層18重疊成膜。
具體而言，於在晶圓15成膜氧化鋁膜作為第2絕緣層18之情形時，如圖2所示，將晶圓15收容於成膜腔室21內且支持於支持台22上。然後，打開供給閥26B，經由供給配管26自金屬原料供給源24對成膜腔室21內供給三甲基鋁(TMA)，使晶圓15之表面(第1絕緣層19及電極17之表面)吸附TMA。
TMA具有當完全覆蓋晶圓15之表面後不會過度沈積之性質。因此，於晶圓15之表面形成TMA或其分解物之單分子膜。此處，較佳為，藉由加熱器23將晶圓15加熱而保持為特定溫度(例如200～400℃)。藉此，可於晶圓15上穩定地產生下述氧化及甲基之脫離。
其次，關閉供給閥26B而停止供給TMA，並且使真空泵28動作。藉此，將供給至成膜腔室21內之過剩之TMA向外部排出。然後，使真空泵28停止，並且打開供給閥27B，經由供給配管27自氧化劑供給源25對成膜腔室21內供給水蒸氣(H 2O)作為氧化劑。藉此，於晶圓15之表面，TMA或其分解物之單分子膜中所包含之鋁原子被氧化而甲基脫離。當單分子膜中之鋁原子全部被氧化後，氧化劑中所包含之氧原子不會過度地吸附於晶圓15之表面。因此，可於晶圓15之表面(第1絕緣層19及電極17之表面)形成氧化鋁之單分子膜。
關於供給閥27B而停止供給水蒸氣，並且使真空泵28動作。藉此，將供給至成膜腔室21內之過剩之水蒸氣向外部排出。如此，若自成膜腔室21內去除水蒸氣之後，再次打開供給閥26B，對成膜腔室21內供給TMA，則TMA或其分解物之單分子膜沈積於形成在晶圓15之表面之氧化鋁單分子膜上。藉由重複進行該步驟，使得鋁原子層與氧原子層不斷交替沈積，從而可獲得緻密且無氧缺陷之優質之氧化鋁膜。又，藉由調節該等步驟之重複次數，可容易地調節氧化鋁膜(原子層數)之膜厚。藉此，能夠以原子層為單位來控制氧化鋁膜之膜厚。又，於原子層沈積法中，即便於表面存在凹凸亦可沿著該凹凸成膜。因此，於第1絕緣層19及電極17之表面，成膜如圖8所示之第2絕緣層18。於該情形時，較佳為將所要成膜之第2絕緣層18之厚度至少設為1[nm]以上，以覆蓋第1絕緣層19及電極17之各表面。
[研磨步驟] 繼而，對所成膜之第2絕緣層18之一部分進行研磨，使電極17之表面17A露出。具體而言，將成膜有第2絕緣層18之側作為上表面，如圖3所示將晶圓15支持於支持台31。然後，使研磨輪32相對於支持台31下降至特定位置。
其次，使支持台31及研磨輪32分別圍繞軸心旋轉，並且使研磨墊33接觸於晶圓15而對晶圓15之表面(即第2絕緣層18)進行研磨。此時，較佳為，經由研磨液供給噴嘴34對晶圓15之表面供給研磨液。
藉由第2絕緣層18之研磨，如圖9所示，晶圓15之表面15A變得平坦並且電極17之表面17A露出於晶圓15之表面(接合面)15A。於本實施方式中，較佳為，研磨後成膜於第1絕緣層19之上之第2絕緣層18之厚度t1設定為1[nm]≦t1之範圍內。藉由將第2絕緣層18之膜厚設為該範圍內，可使將一對晶圓15常溫接合時之接合力保持為特定之閾值(0.8 J/m 2)以上。再者，於本構成中，不規定第2絕緣層18之厚度t1之上限值。然而，若第2絕緣層18之厚度t1太厚，則成膜時間變長，又，直至使電極17之表面露出為止之研磨時間變長，故而上限值係兼顧這兩種情況而適當決定。
[接合步驟] 繼而，利用接合單元13將如上所述般成膜及研磨後之一對晶圓15接合。具體而言，如圖10所示，將一對晶圓15搬送至接合單元13之接合腔室41內，將一個晶圓15以表面15A朝向鉛垂下方之方式支持於上側載台42之靜電吸盤42A。又，將另一個晶圓15以表面15A朝向鉛垂上方之方式載置於下側載台43之上表面。接合腔室41內維持為真空環境。於該狀態下，自高速原子束源44、45朝向各晶圓15之表面15A，分別出射氬束44a、45a。該等氬束44a、45a分別照射至一對晶圓15之表面15A，該表面15A(第2絕緣層18之接合面)被活化。
其次，使上側載台42下降至分別支持於上側載台42及下側載台43之一對晶圓15之間隔成為特定間隔(例如，50 μm～500 μm)之位置為止。然後，於該位置進行一對晶圓15之對準之後，如圖11所示，使上側載台42之壓接機構42B動作。藉此，支持一個晶圓15之靜電吸盤42A向鉛垂下方下降，一個晶圓15與另一個晶圓15壓接，故而將該等一對晶圓15彼此接合而形成半導體裝置50。於該接合步驟中，由於利用2個步驟(活化及接合)將一對晶圓15常溫接合，故而可減少步驟數而實現產距時間之縮短。又，由於可在電極17之表面17A露出之狀態下將電極17彼此接合，故而可防止於電極17間介置異物(第2絕緣層18)。因此，電極17間之電阻降低(0.02 Ω以下)，從而可降低半導體裝置50(半導體器件)之電力損耗。
[加熱步驟] 繼而，將接合成之半導體裝置50(一對晶圓15)以特定溫度(例如50℃～400℃左右)進行加熱。該加熱步驟例如可利用加熱處理單元來執行，該加熱處理單元具備：加熱腔室；支持台，其收容於加熱腔室內且支持半導體裝置50；及加熱器(加熱機構)，其將半導體裝置50加熱。於該加熱步驟中，藉由將接合成之半導體裝置50加熱，可去除接合時產生之殘留應力，抑制半導體裝置50之變形(退火處理)。又，可明確的是，藉由加熱步驟，被常溫接合之半導體裝置50之接合力提高。再者，亦可並非另外具備上述加熱處理單元之構成，而形成為使例如成膜單元11或接合單元13具備該加熱處理單元之功能之構成。
圖12係表示作為第2絕緣層之氧化鋁彼此之接合面之透射電子顯微鏡照片。透射電子顯微鏡(TEM：Transmission Electron Microscope)係對觀察對象照射電子束，將透過觀察對象之電子所形成之干涉像放大後觀察之形式的電子顯微鏡。
如圖12所示，各晶圓15之第2絕緣層18分別形成為1[nm]以上之膜厚，於第1絕緣層19與第2絕緣層18之間、第2絕緣層18間之接合面未觀察到空隙(void)之存在，而呈現充分密接之狀態。認為其係藉由將作為第2絕緣層18之氧化鋁利用原子層沈積法成膜，而表面形狀及結晶性良好，故而可利用常溫接合來接合。
圖13係表示將藉由不同之成膜方法而成膜之氧化鋁彼此接合時之膜厚、接合狀態、接合強度的圖表。於該圖13中，除了本實施方式中所說明之原子層沈積法以外，還示出了使用噴霧CVD與濺鍍之方法成膜氧化鋁的情況來進行比較。
於原子層沈積法(ALD)中，藉由上述成膜步驟而於晶圓15之表面15A成膜氧化鋁膜，藉由上述研磨步驟而電極17露出於表面15A。又，成膜於第1絕緣層19之上之氧化鋁膜(第2絕緣層18)之膜厚為2.0[nm]。此處，膜厚係指接合前之狀態，即研磨步驟後之氧化鋁膜(第2絕緣層)之膜厚，例如，使用橢圓光譜偏光儀來測量。
所謂噴霧CVD，係指使液狀原料為霧狀(噴霧)並輸送至加熱為高溫之基板上，利用非真空製程來成膜之方法。具體而言，於將晶圓15支持於配置在成膜腔室內之支持台之狀態下，使以乙醯丙酮酸鋁(Aluminium acetylacetonate：Al(C 5H 7O 2) 3)為溶質、以甲醇(CH 3OH)與蒸餾水為溶劑之液狀原料(原料溶液)為霧狀並供給至成膜腔室內。然後，將晶圓15之溫度加熱至300℃～450℃，於晶圓15之表面成膜氧化鋁膜。該例中之膜厚為50[nm]。
所謂濺鍍，係指於真空空間內，藉由施加高電壓而使離子化後之稀有氣體元素等與成為膜原料之靶碰撞，使得靶表面之原子飛濺而於基板上成膜之方法。具體而言，於真空腔室內配置氧化鋁製之靶與晶圓15，對真空腔室內導入稀有氣體，對靶投入高頻電力，藉由濺鍍而於晶圓15之表面成膜氧化鋁膜。該例中之膜厚為50[nm]。
接合狀態係指氧化鋁彼此(第2絕緣層彼此)之接合狀態。此處，將具有利用各成膜方法成膜之第2絕緣層之晶圓藉由上述研磨步驟及接合步驟而接合，判定該接合狀態。具體而言，於將特定大小(例如10 cm見方)之半導體裝置進行膠帶安裝之狀態下，使用切割裝置，半切為5 mm×5 mm見方，以殘存之晶片數相對於所切出之5 mm見方之晶片總數的比率進行判定。所謂半切，係指切割裝置之旋轉圓刀切割至較接合面靠下方且未到達膠帶之程度。若接合狀態不充分，則於半切時上側之晶圓脫離而晶片不殘存(僅下側殘留)。因此，接合狀態之判定一般而言利用半切。於本實施方式中，將殘存之晶片數相對於晶片總數之比率以%表示，例如，將未達20%判定為×，將20%以上且未達100%判定為△，將100%判定為〇。
接合強度之測定係藉由將接合而成之半導體裝置切割為12 mm×12 mm之尺寸之晶片，對該晶片進行拉伸試驗而進行。於試驗時，將晶片固定於治具，一面變更對該治具之拉伸荷重，一面測定晶片斷裂時之荷重。若使用濺鍍方法，則無法測定。若使用噴霧CVD方法則以0.3(J/m 2)斷裂。又，若使用原子層沈積法則以1.0(J/m 2)斷裂。藉此，於原子層沈積法中，由於充分超過作為半導體裝置要求之接合強度之閾值0.8 J/m 2，故而可實現耐用之接合強度。
如以上所說明，本實施方式之半導體裝置之製造方法係將複數個晶圓15常溫接合而製造的半導體裝置之製造方法，且具備以下步驟：使用原子層沈積法，於晶圓之表面分別成膜氧化鋁作為第2絕緣層18；使成膜後之第2絕緣層18之接合面活化；以及使活化後之接合面分別對向而將一對晶圓15彼此壓接而接合。因此，不需要如先前般於接合腔室內對矽進行濺鍍而形成接合中間層之步驟，故而可減少將晶圓15接合時之步驟數而實現產距時間之縮短。
又，於成膜步驟中，第2絕緣層之厚度形成為1[nm]以上，故而可發揮特定閾值以上之接合強度。
於成膜步驟之後，具備對第2絕緣層18進行研磨直至配置於晶圓15之表面之電極17露出於該表面(接合面)15A為止的步驟，故而可防止於接合時在電極17間介置異物(第2絕緣層18)。因此，電極17間之電阻降低(0.02 Ω以下)，從而可降低半導體裝置50(半導體器件)之電力損耗。
又，具備如下步驟，即，於將一對晶圓15接合之後，將該晶圓15(半導體裝置50)加熱至特定溫度，故而可將接合時產生之殘留應力去除，抑制半導體裝置50之變形，並且可實現常溫接合之半導體裝置50之接合力之提高。
又，本實施方式之常溫接合裝置10係將複數個晶圓15常溫接合者，且具備：成膜單元11，其使用原子層沈積法，於晶圓15之表面15A分別成膜氧化鋁作為第2絕緣層18；高速原子束源44、45，其使成膜後之第2絕緣層18之接合面活化；以及接合單元13，其使活化後之接合面分別對向而將一對晶圓15彼此壓接而接合；故而不需要如先前般於接合腔室內對矽進行濺鍍而形成接合中間層之步驟，故而可減少將晶圓15接合時之步驟數而實現產距時間之縮短。
又，成膜單元11將第2絕緣層之厚度形成為1[nm]以上，故而半導體裝置50可發揮特定閾值以上之接合強度。
又，晶圓15具有配置於表面之電極17，且具備研磨單元12，該研磨單元12針對成膜有第2絕緣層18之晶圓15，對第2絕緣層18進行研磨直至電極17露出於接合面為止，故而可防止於接合時在電極17間介置異物(第2絕緣層18)。因此，電極17間之電阻降低(0.02 Ω以下)，從而可降低半導體裝置50(半導體器件)之電力損耗。
以上，對本發明之實施方式進行了說明，但本發明並不限定於上述實施方式。
10:常溫接合裝置 11:成膜單元(成膜部) 12:研磨單元(研磨部) 13:接合單元(接合部) 15:晶圓(半導體基板) 15A:表面(接合面) 16:半導體基材 17:電極(導電材) 17A:表面 18:第2絕緣層(絕緣層) 19:第1絕緣層 21:成膜腔室 22:支持台 22A:上端面 23:加熱器(加熱機構) 24:金屬原料供給源 25:氧化劑供給源 26:供給配管 26A:前端部 26B:供給閥 27:供給配管 27A:前端部 27B:供給閥 28:真空泵 29:排出管 29A:一端 31:支持台 31A:上端面 32:研磨輪 33:研磨墊 41:接合腔室 42:上側載台 42A:靜電吸盤 42B:壓接機構 43:下側載台 44:高速原子束源(活化部) 45:高速原子束源(活化部) 46:真空排氣裝置 50:半導體裝置
圖1係表示本實施方式之常溫接合裝置之概略構成之方塊圖。 圖2係構成常溫接合裝置之一部分之成膜單元之模式圖。 圖3係構成常溫接合裝置之一部分之研磨單元之模式圖。 圖4係構成常溫接合裝置之一部分之接合單元之模式圖。 圖5係模式性地表示一對晶圓之接合前之構成之剖視圖。 圖6係模式性地表示將一對晶圓接合而形成之半導體裝置之構成的剖視圖。 圖7係模式性地表示成膜前之晶圓之構成之剖視圖。 圖8係模式性地表示成膜後之晶圓之構成之剖視圖。 圖9係模式性地表示研磨後之晶圓之構成之剖視圖。 圖10係表示將一對晶圓接合之步驟之說明圖。 圖11係表示將一對晶圓接合之步驟之說明圖。 圖12係表示作為第2絕緣層之氧化鋁彼此之接合面之透射電子顯微鏡照片。 圖13係表示將藉由不同之成膜方法而成膜之氧化鋁彼此接合時之膜厚、接合狀態、接合強度的圖表。
11:成膜單元(成膜部)
15:晶圓(半導體基板)
21:成膜腔室
22:支持台
22A:上端面
23:加熱器(加熱機構)
24:金屬原料供給源
25:氧化劑供給源
26:供給配管
26A:前端部
26B:供給閥
27:供給配管
27A:前端部
27B:供給閥
28:真空泵
29:排出管
29A:一端

Claims (8)

  1. 一種半導體裝置之製造方法，其特徵在於：其係將複數個半導體基板常溫接合而製造之半導體裝置之製造方法，且具備以下步驟：使用原子層沈積法，於複數個上述半導體基板之表面各者成膜氧化鋁作為絕緣層；對導電材及成膜後之上述絕緣層露出之複數個上述半導體基板各者之接合面照射中性原子束，使露出於上述接合面之上述導電材及上述絕緣層活化；以及使露出於活化後之複數個上述半導體基板之上述接合面之上述導電材彼此及上述絕緣層彼此相互對向而將複數個上述半導體基板彼此壓接，將上述導電材彼此及上述絕緣層彼此分別接合。
  2. 如請求項1之半導體裝置之製造方法，其中於上述成膜步驟中，上述絕緣層之厚度形成為1[nm]以上。
  3. 如請求項1之半導體裝置之製造方法，其中於上述成膜步驟之後，具備對上述絕緣層進行研磨直至配置於上述半導體基板之表面之上述導電材露出於上述接合面為止的步驟。
  4. 如請求項2之半導體裝置之製造方法，其中於上述成膜步驟之後，具備對上述絕緣層進行研磨直至配置於上述半導體基板之表面之上述導電材露出於上述接合面為止的步驟。
  5. 如請求項1至4中任一項之半導體裝置之製造方法，其具備如下步驟，即，於將複數個上述半導體基板接合之後，將該半導體基板加熱至特定溫度。
  6. 一種常溫接合裝置，其特徵在於：其係將複數個半導體基板常溫接合之常溫接合裝置，且具備：成膜部，其使用原子層沈積法，於複數個上述半導體基板之表面各者成膜氧化鋁作為絕緣層；活化部，其對導電材及成膜後之上述絕緣層露出之複數個上述半導體基板各者之接合面照射中性原子束，使露出於上述接合面之上述導電材及上述絕緣層活化；以及接合部，其使露出於活化後之複數個上述半導體基板之上述接合面之上述導電材彼此及上述絕緣層彼此相互對向而將複數個上述半導體基板彼此壓接，將上述導電材彼此及上述絕緣層彼此分別接合。
  7. 如請求項6之常溫接合裝置，其中上述成膜部將上述絕緣層之厚度形成為1[nm]以上。
  8. 如請求項6或7之常溫接合裝置，其中上述半導體基板具有配置於表面之上述導電材，且該常溫接合裝置具備研磨部，該研磨部針對成膜有上述絕緣層之上述半導體基板，對上述絕緣層進行研磨直至上述導電材露出於上述接合面為止。
TW111115582A 2021-04-28 2022-04-25 半導體裝置之製造方法及常溫接合裝置 TWI832223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-076480 2021-04-28
JP2021076480A JP7222493B2 (ja) 2021-04-28 2021-04-28 半導体装置の製造方法、及び常温接合装置

Publications (2)

Publication Number Publication Date
TW202242966A TW202242966A (zh) 2022-11-01
TWI832223B true TWI832223B (zh) 2024-02-11

Family

ID=83848037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115582A TWI832223B (zh) 2021-04-28 2022-04-25 半導體裝置之製造方法及常溫接合裝置

Country Status (5)

Country Link
JP (1) JP7222493B2 (zh)
KR (1) KR20240004346A (zh)
CN (1) CN117242545A (zh)
TW (1) TWI832223B (zh)
WO (1) WO2022230553A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100276723A1 (en) * 2007-11-08 2010-11-04 Mitsubuishi Heavy Industries, Ltd. Device and device manufacture method
US20140167230A1 (en) * 2011-06-30 2014-06-19 Kyocera Corporation Composite substrate and process for producing same
US20170186800A1 (en) * 2015-12-28 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20200098618A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (soi) substrate, method for forming thereof, and integrated circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6165127B2 (ja) 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100276723A1 (en) * 2007-11-08 2010-11-04 Mitsubuishi Heavy Industries, Ltd. Device and device manufacture method
US20140167230A1 (en) * 2011-06-30 2014-06-19 Kyocera Corporation Composite substrate and process for producing same
US20170186800A1 (en) * 2015-12-28 2017-06-29 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20200098618A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (soi) substrate, method for forming thereof, and integrated circuit

Also Published As

Publication number Publication date
JP2022170388A (ja) 2022-11-10
KR20240004346A (ko) 2024-01-11
CN117242545A (zh) 2023-12-15
WO2022230553A1 (ja) 2022-11-03
JP7222493B2 (ja) 2023-02-15
TW202242966A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
TWI436428B (zh) 釕金屬覆蓋層之形成方法
KR101739613B1 (ko) Cu 배선의 형성 방법
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
TWI689013B (zh) Ｃｕ配線形成方法及半導體裝置之製造方法、記憶媒體
KR102103072B1 (ko) 구리 배선의 제조 방법
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
TWI832223B (zh) 半導體裝置之製造方法及常溫接合裝置
KR20100024416A (ko) 성막 방법 및 처리 시스템
TWI805754B (zh) 蝕刻方法及蝕刻裝置
JP2021057563A (ja) 成膜方法
KR20150069537A (ko) 반도체 장치의 제조 방법
TW201322370A (zh) 半導體裝置之製造方法
JP2012174843A (ja) 金属薄膜の成膜方法、半導体装置及びその製造方法
KR20150108751A (ko) 구리 배선을 가진 기판을 구비하는 반도체 장치의 제조 방법
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체
TW202425062A (zh) 基板處理裝置清洗方法、基板處理裝置及基板處理方法