KR20240004346A - 반도체 장치의 제조 방법 및 상온 접합 장치 - Google Patents

반도체 장치의 제조 방법 및 상온 접합 장치 Download PDF

Info

Publication number
KR20240004346A
KR20240004346A KR1020237036556A KR20237036556A KR20240004346A KR 20240004346 A KR20240004346 A KR 20240004346A KR 1020237036556 A KR1020237036556 A KR 1020237036556A KR 20237036556 A KR20237036556 A KR 20237036556A KR 20240004346 A KR20240004346 A KR 20240004346A
Authority
KR
South Korea
Prior art keywords
bonding
insulating layer
wafer
room temperature
semiconductor
Prior art date
Application number
KR1020237036556A
Other languages
English (en)
Inventor
료 타카쿠라
켄스케 이데
타카유키 고토
타케노리 스즈키
케이이치로 츠츠미
료 타키가와
Original Assignee
니덱 머신 툴 가부시키가이샤
고쿠리쓰다이가쿠호진 규슈다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니덱 머신 툴 가부시키가이샤, 고쿠리쓰다이가쿠호진 규슈다이가쿠 filed Critical 니덱 머신 툴 가부시키가이샤
Publication of KR20240004346A publication Critical patent/KR20240004346A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8002—Applying permanent coating to the bonding area in the bonding apparatus, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 실시 형태에 따른 상온 접합 장치(10)는 원자 퇴적법을 사용하여, 웨이퍼(15) 표면에 산화 알루미늄을 제2 절연층으로서 성막하는 성막 유닛(11)과, 성막된 제2 절연층의 접합면을 활성화시키는 고속 원자빔원과, 활성화된 접합면을 각각 대향시켜서 한 쌍의 웨이퍼(15)끼리를 압접하여 접합하는 접합 유닛을 구비한다.

Description

반도체 장치의 제조 방법 및 상온 접합 장치
본 발명은 복수의 반도체 기판을 상온 접합한 반도체 장치의 제조 방법 및 상온 접합 장치에 관한 것이다.
본원은 2021년 4월 28일에 일본에 출원된 일본 특허 출원 제 2021-076480에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 반도체 디바이스(반도체 장치)의 고집적화에 관하여, 동종 혹은 이종의 반도체 디바이스를 적층화하는 3차원 집적화 기술이 주목받고 있다. 이 3차원 집적화 기술에 있어서는 전극이나 배선이 되는 도전재와 절연재가 노출된 기판의 접합면끼리를 접합하는 기술이 중요해진다. 일반적으로, 2매의 기판의 접합 기술로서, 상온 접합이 알려져 있다. 상온 접합이란, 접합하는 2매의 기판의 접합면을 진공 분위기에서 활성화하고, 활성화된 접합면끼리를 압접함으로써 접합하는 기술이다. 상온 접합에서는 열처리를 필요로 하지 않고, 기판끼리를 직접 접합할 수 있다. 이로 인해, 열처리에 수반되는 기판의 팽창 등의 변형을 억제할 수 있고, 접합 시 2매의 기판의 얼라인먼트를 정확하게 행할 수 있다는 이점이 있다.
그런데, 상기한 상온 접합에서는 도전재로서의 금속류끼리를 직접 접합할 수는 있으나, 절연재로서 일반적으로 사용되고 있는 산화막이나 질화막 등을 직접 접합할 수는 없다. 이로 인해, 종래에는 반도체 재료(실리콘)를 스퍼터링하여 비정질 반도체 재료(아몰퍼스 실리콘)로 이루어지는 접합 중간층을 접합면에 형성하고, 도전재 및 절연재를 동시에 접합(하이브리드 접합)하는 기술이 제안되어 있다(예를 들어, 특허문헌 1 참조).
일본 특허 제 6165127호 공보
그러나, 종래의 구성에서는 접합 챔버 내에서 실리콘을 스퍼터링하여 접합 중간층을 접합면에 형성하는 공정이 필요하기 때문에, 공정이 번잡하게 되어 기판을 접합할 때의 택트 타임(공정 작업 시간)이 길어진다고 하는 문제가 있다. 또한, 종래의 구성에서는 접합 중간층(아몰퍼스 실리콘)이 전극을 구성하는 도전재 표면에도 성막되기 때문에, 접합 후의 도전재 사이에 접합 중간층이 개재되어 도전재 사이의 전기 저항이 커지는 문제가 있다.
본 발명은 상기와 같은 문제를 감안하여 이루어진 것으로, 도전재 사이의 전기 저항의 저감을 도모하면서, 기판을 접합할 때의 공정수를 줄여서 택트 타임의 단축을 도모한 반도체 장치의 제조 방법 및 상온 접합 장치를 제공하는 것을 목적으로 한다.
상술한 과제를 해결하고 목적을 달성하기 위하여, 본 발명은 복수의 반도체 기판을 상온 접합하여 제조한 반도체 장치의 제조 방법이며, 원자 퇴적법을 사용하여, 반도체 기판의 표면에 각각 산화 알루미늄을 절연층으로서 성막하는 공정과, 성막된 절연층의 접합면을 활성화시키는 공정과, 활성화된 접합면을 각각 대향시켜서 복수의 반도체 기판끼리를 압접하여 접합하는 공정을 구비하는 것을 특징으로 한다.
이 구성에 의하면, 원자 퇴적법을 사용하여, 복수의 반도체 기재의 표면에 각각 산화 알루미늄을 절연층으로서 성막하고 있음으로써, 접합 챔버 내에서 실리콘을 스퍼터링하여 접합 중간층을 형성하는 공정이 불필요해진다. 이로 인해, 반도체 기판을 접합할 때의 공정수를 줄여서 택트 타임의 단축을 실현할 수 있다.
이 구성에 있어서, 성막하는 공정에서는 절연층의 두께는 1[nm] 이상으로 형성되는 것은 바람직하다. 또한, 성막하는 공정 후에, 반도체 기판의 표면에 배치된 도전재가 접합면에 노출될 때까지 절연층을 연마하는 공정을 구비해도 좋다. 또한, 복수의 반도체 기판을 접합한 후에, 상기 반도체 기판을 소정의 온도로 가열하는 공정을 구비해도 좋다.
또한, 본 발명은 복수의 반도체 기판을 상온 접합하는 상온 접합 장치이며, 원자 퇴적법을 사용하여, 반도체 기판의 표면에 각각 산화 알루미늄을 절연층으로서 성막하는 성막부와, 성막된 상기 절연층의 접합면을 활성화시키는 활성화부와, 활성화된 접합면을 각각 대향시켜서 복수의 반도체 기판끼리를 압접하여 접합하는 접합부를 구비하는 것을 특징으로 한다. 이 구성에 의하면, 원자 퇴적법을 사용하여, 복수의 반도체 기재의 표면에 각각 산화 알루미늄을 절연층으로서 성막하는 성막부를 구비함으로써, 접합 챔버 내에서 실리콘을 스퍼터링하여 접합 중간층을 형성하는 공정이 불필요해진다. 이로 인해, 반도체 기판을 접합할 때의 공정수를 줄여서 택트 타임의 단축을 실현할 수 있다.
또한, 성막부는 절연층의 두께를 1[nm] 이상으로 형성하는 것이 바람직하다. 또한, 반도체 기판은 표면에 배치된 도전재를 갖고, 절연층이 성막된 반도체 기판에 대하여, 도전재가 접합면에 노출될 때까지 절연층을 연마하는 연마부를 구비하는 것이 바람직하다.
본 발명에 따르면, 반도체 기판을 접합할 때의 공정수를 줄여서 택트 타임의 단축을 실현할 수 있다. 또한, 접합 중간층을 통한 종래의 구성과 비교하여 도전재 사이의 전기 저항의 저감을 도모할 수 있다.
도 1은 본 실시 형태에 따른 상온 접합 장치의 개략적인 구성을 나타내는 블록도이다.
도 2는 상온 접합 장치의 일부를 구성하는 성막 유닛의 모식도이다.
도 3은 상온 접합 장치의 일부를 구성하는 연마 유닛의 모식도이다.
도 4는 상온 접합 장치의 일부를 구성하는 접합 유닛의 모식도이다.
도 5는 한 쌍의 웨이퍼의 접합 전의 구성을 모식적으로 나타내는 단면도이다.
도 6은 한 쌍의 웨이퍼를 접합하여 형성된 반도체 장치의 구성을 모식적으로 나타내는 단면도이다.
도 7은 성막 전의 웨이퍼의 구성을 모식적으로 나타내는 단면도이다.
도 8은 성막 후의 웨이퍼의 구성을 모식적으로 나타내는 단면도이다.
도 9는 연마 후의 웨이퍼의 구성을 모식적으로 나타내는 단면도이다.
도 10은 한 쌍의 웨이퍼를 접합하는 공정을 나타내는 설명도이다.
도 11은 한 쌍의 웨이퍼를 접합하는 공정을 나타내는 설명도이다.
도 12는 제2 절연층으로서의 산화 알루미늄끼리의 접합면을 나타내는 투과형 전자 현미경 사진이다.
도 13은 다른 성막 방법에 의해 성막된 산화 알루미늄끼리를 접합했을 때의 막 두께, 접합 상태, 접합 강도를 나타내는 도표이다.
이하, 본 발명에 따른 실시 형태에 대하여, 도면을 참조하여 설명한다. 또한, 이하의 실시 형태에 의해 본 발명이 한정되는 것은 아니다. 또한, 이하의 실시 형태에 있어서의 구성 요소에는 당업자가 치환가능하고 또한 용이한 것, 혹은 실질적으로 동일한 것이 포함된다.
도 1은 본 실시 형태에 따른 상온 접합 장치의 개략적인 구성을 나타내는 블록도이다. 도 2는 상온 접합 장치의 일부를 구성하는 성막 유닛의 모식도이다. 도3은 상온 접합 장치의 일부를 구성하는 연마 유닛의 모식도이다. 도 4는 상온 접합 장치의 일부를 구성하는 접합 유닛의 모식도이다.
상온 접합 장치(10)는 도 1에 도시한 바와 같이, 성막 유닛(성막부)(11), 연마 유닛(연마부)(12) 및 접합 유닛(접합부)(13)을 구비하여 구성된다. 상온 접합 장치(10)는 성막 유닛(11)에서 원판 형상의 웨이퍼(15)(반도체 기판; 도 2) 표면에 절연층(후술하는 제2 절연층(18))을 성막하고, 연마 유닛(12)에서 이 절연층의 표면(접합면)을 연마한 후, 접합 유닛(13)에서 한 쌍(복수)의 웨이퍼(15)의 접합면끼리를 접합하는 것이다. 성막 유닛(11)과 연마 유닛(12) 사이 및 연마 유닛(12)과 접합 유닛(13) 사이에는 각각 처리한 웨이퍼(15)를 자동으로 다음 유닛으로 반송하는 반송 기구(14)를 설치해도 좋고, 사람 손에 의해 복수의 웨이퍼를 모아서 다음 유닛으로 반송하는 구성으로 해도 좋다. 또한, 성막 유닛(11), 연마 유닛(12) 및 접합 유닛(13)의 배치는 적절히 변경할 수 있으며, 예를 들어 이들 유닛을 하나의 방에 모아 배치해도 좋고, 별도의 방 혹은 별도의 건물에 각각 배치할 수도 있다.
성막 유닛(11)은 원자 퇴적법(ALD:atomic layer deposition)에 의해, 웨이퍼(15) 표면에 산화막(산화 알루미늄막; Al2O3)으로 이루어지는 절연층(제2 절연층(18))을 성막하는 장치이다. 원자 퇴적법은 화학기상성장법(CVD:chemical vapor deposition)의 1종이며, 유기 금속 화합물 등의 금속 원료와, 이 금속 원료와 화학 결합시키는 원소를 포함하는 원료(산화제)를 웨이퍼(15) 표면에 교대로 공급하여 성막하는 방법이다.
성막 유닛(11)은 도 2에 도시한 바와 같이, 성막 챔버(21)를 갖고, 이 성막 챔버(21) 내에는 웨이퍼(15)를 지지하는 원형의 지지 테이블(22)이 수용되어 있다. 지지 테이블(22)은 그 상단부면(22A)에 유전층(도시하지 않음)을 구비하고, 그 유전층에 전압을 인가하고, 정전력에 의해 그 유전층에 웨이퍼(15)를 흡착하여 지지하는 기구를 갖는다. 또한, 지지 테이블(22)은 지지한 웨이퍼(15)를 소정 온도로 가열하기 위한 히터(가열 기구)(23)가 내장되어 있다. 또한, 지지 테이블(22)은 상기 지지 테이블(22)을 축심 주위로 회전시키는 기구를 구비해도 좋다.
또한, 성막 유닛(11)은 성막 챔버(21) 내에 금속 원료를 공급하기 위한 금속 원료 공급원(24)과, 산화제를 공급하기 위한 산화제 공급원(25)을 갖는다. 이 각 공급원(24, 25)은 각각 성막 챔버(21)와 공급 배관(26, 27)을 통하여 병렬로 접속되어 있다. 각 공급 배관(26, 27)의 선단부(26A, 27A)는 성막 챔버(21) 내에 각각 노출되어 있다. 각 공급 배관(26, 27)에는 각각 공급 밸브(26B, 27B)가 설치되어 있고, 이들 공급 밸브(26B, 27B)를 교대로 개폐함으로써, 성막 챔버(21) 내에 금속 원료와 산화제를 교대로 공급하는 것이 가능해진다. 또한, 금속 원료 및 산화제는 예를 들어 불활성 가스와 함께 성막 챔버(21) 내에 공급되는 것이 바람직하다.
본 실시 형태에서는 금속 원료로서, 예를 들어 유기 금속 화합물인 트리메틸 알루미늄(TMA:trimethyl aluminum)이 사용되고, 산화제로서, 예를 들어 수증기(H2O)가 사용된다. 산화제로서는 수증기 외에, 산소(O2), 오존(O3) 및 과산화수소(H2O2)를 사용해도 좋다.
또한, 성막 유닛(11)은 진공펌프(28)를 구비한다. 이 진공펌프(28)는 성막 챔버(21) 내에 공급된 과잉 금속 원료 및 산화제를 배출(퍼지)하기 위한 것으로, 진공펌프(28)와 성막 챔버(21)는 배출관(29)을 통하여 접속되어 있다.
이 배출관(29)의 일단부(29A)는 성막 챔버(21) 내에 노출되어 있다. 상기한 공급 밸브(26B, 27B)를 각각 폐쇄한 상태에서, 진공펌프(28)를 동작시킴으로써, 성막 챔버(21) 내에 공급된 과잉 금속 원료 및 산화제가 외부로 배출된다.
연마 유닛(12)은 웨이퍼(15) 표면을 연마하는 장치이다. 연마 유닛(12)이 웨이퍼(15) 표면에 성막된 절연층을 연마함으로써, 웨이퍼(15) 표면에 배치된, 후술하는 전극(도전재)을 상기 표면에 노출시킬 수 있다.
연마 유닛(12)은 도 3에 도시한 바와 같이, 웨이퍼(15)를 지지하는 원형의 지지 테이블(31)과, 이 지지 테이블(31)에 대향하여 배치되는 연마 휠(32)을 구비한다. 지지 테이블(31)은 그 상단부면(31A)에 유전층(도시하지 않음)을 구비하고, 그 유전층에 전압을 인가하고, 정전력에 의해 그 유전층에 웨이퍼(15)를 흡착하여 지지하는 기구를 갖는다. 또한, 지지 테이블(31)은 상기 지지 테이블(31)을 축심 주위로 회전시키는 구동 기구(도시하지 않음)를 구비하고 있다.
연마 휠(32)은 원 형상으로 형성되어 상기 연마 휠(32)을 축심 주위로 회전시키는 구동 기구(도시하지 않음)와, 상기 연마 휠(32)을 지지 테이블(31)에 대하여 승강시키는 승강 기구(도시하지 않음)를 구비한다.
연마 휠(32) 하면에는 원판 형상의 연마 패드(33)가 설치되어 있다. 이 연마 패드(33)는 예를 들어 우레탄이나 부직포 등의 기재 중에 지립을 분산 고정시킨 것이 사용된다. 또한, 연마 휠(32) 근방에는 웨이퍼(15) 표면에 연마액을 공급하는 연마액 공급 노즐(34)이 배치되어 있다. 연마액은 웨이퍼(15) 표면에 성막된 절연층을 연마 가공할 때에 공급되는 액체이며, 절연층과 화학 반응을 발생하여 CMP를 실시할 수 있는 물질을 포함해도 좋다.
연마 휠(32)은 지지 테이블(31)에 대하여 크게 편심되어 배치된다. 구체적으로는 연마 패드(33)가 적어도 웨이퍼(15)의 중심을 덮고, 또한, 웨이퍼(15) 직경 방향으로 연장되도록(비어져 나오도록) 배치되어 있다. 이 상태에서, 연마액을 공급하면서, 지지 테이블(31) 및 연마 휠(32)을 회전시킴으로써, 연마 패드(33)가 웨이퍼(15) 표면을 부분적으로 가압하여 연마가 행해진다.
접합 유닛(13)은 도 4에 도시한 바와 같이, 접합 챔버(41)와, 이 접합 챔버(41) 내에 설치되는 상측 스테이지(42), 하측 스테이지(43)와, 고속 원자빔원(활성화부)(44, 45)과, 진공 배기 장치(46)를 구비하고 있다.
접합 챔버(41)는 내부를 환경으로부터 밀폐하는 용기이며, 진공 배기 장치(46)는 접합 챔버(41) 내부로부터 기체를 배출한다. 이에 의해, 접합 챔버(41) 내부는 진공 분위기가 된다. 또한, 접합 챔버(41)는 이 접합 챔버(41)의 내부 공간과 외부를 연통시키거나 또는 분리하는 게이트(도시하지 않음)를 구비한다.
상측 스테이지(42)는 원판 형상으로 형성된 정전 척(42A)과, 이 정전 척(42A)을 연직 방향으로 상승시키거나 하강시키는 압접 기구(42B)를 구비하고 있다. 정전 척(42A)은 원판 하단부에 유전층을 구비하고, 그 유전층에 전압을 인가하고, 정전력에 의해 그 유전층에 웨이퍼(15)를 흡착하여 지지한다. 압접 기구(42B)는 사용자의 조작에 의해, 정전 척(42A)을 하측 스테이지(43)에 대하여 연직 방향으로 평행 이동시킨다.
하측 스테이지(43)는 그 상면에 웨이퍼(15)를 지지하는 스테이지이며, 도시되지 않은 이송 기구를 구비하고 있다. 그 이송 기구는 사용자의 조작에 의해 하측 스테이지(43)를 수평 방향으로 평행 이동시키고, 하측 스테이지(43)를 연직 방향에 평행한 회전축을 중심으로 회전 이동시킨다. 또한, 하측 스테이지(43)는 그 상단부에 유전층을 구비하고, 그 유전층에 전압을 인가하고, 정전력에 의해 그 유전층에 웨이퍼(15)를 흡착하여 지지하는 기구를 구비해도 좋다.
고속 원자빔원(FAB: Fast Atom Beam)(44, 45)은 웨이퍼의 표면 활성화에 사용되는 중성 원자빔(예를 들어, 아르곤 Ar 원자)을 출사한다. 일측의 고속 원자빔원(44)은 상측 스테이지(42)에 지지되는 웨이퍼(15)를 향하여 배치되고, 타측의 고속 원자빔원(45)은 하측 스테이지(43)에 지지되는 웨이퍼(15)를 향하여 배치된다. 중성 원자빔이 조사됨으로써, 웨이퍼(15)의 활성화가 행해진다. 또한, 고속 원자빔원(44, 45) 대신에 다른 활성화 수단(예를 들어, 이온 건 또는 플라즈마)이 각 웨이퍼의 활성화에 사용되어도 좋다. 또한, 도 4의 예에서는 상측 스테이지(42) 및 하측 스테이지(43)에 각각 대응시켜, 상하 한 쌍의 고속 원자빔원(44, 45)을 설치한 구성으로 했으나, 하나의 고속 원자빔원으로부터 각 스테이지에 각각 지지되는 웨이퍼를 향하여 조사해도 좋다.
이어서, 접합 유닛(13)에서 상온 접합됨으로써 형성되는 반도체 장치(50)에 대하여 설명한다. 이 반도체 장치(50)는 복수의 웨이퍼(15)를 적층하여 접합함으로써 형성되고, 예를 들어 적층 LSI(Large Scale Integration)나 CMOS(Complementary MOS) 이미지 센서에 사용된다. 본 실시 형태에서는 한 쌍(2매)의 웨이퍼(15)를 접합함으로써 반도체 장치(50)가 형성되는 구성을 설명하지만, 웨이퍼(15)의 매수는 이에 한정하는 것은 아니다.
도 5는 한 쌍의 웨이퍼의 접합 전의 구성을 모식적으로 나타내는 단면도이며, 도 6은 한 쌍의 웨이퍼를 접합하여 형성된 반도체 장치의 구성을 모식적으로 나타내는 단면도이다. 웨이퍼(15)는 도 5에 도시한 바와 같이, 반도체 기재(16)와, 반도체 기재(16)에 제1 절연층(산화막)(19)을 통하여 배치된 전극(17) 및 제 2 절연층(절연층)(18)을 구비한다. 이들 전극(17) 및 제 2 절연층(18)은 각각 웨이퍼(15) 표면(15A)에 노출되어 형성되고, 이 표면(15A)이 접합면으로서 기능한다. 각 웨이퍼(15)의 표면(17A)은 각각 평탄면으로 형성되고, 각 표면(15A, 15A)끼리는 밀접된다.
반도체 기재(16)는 예를 들어 단결정 실리콘(Si)이 사용된다. 또한, 반도체 기재(16)로서, 단결정 실리콘(Si) 이외에도 단결정 게르마늄(Ge)이나, 비소화갈륨(GaAs), 실리콘 카바이드(SiC) 등의 재료를 사용해도 좋다.
제1 절연층(19)은 반도체 기재(16)의 표면측에 자연 산화에 의해 형성되는 실리콘 산화막(SiO2)이다. 또한, 제1 절연층(19)으로서, 예를 들어 실리콘 산화막(SiO2)이나 실리콘 질화막(Si3N4)을 산화로, 질화로 또는 화학기상성장(CVD) 장치 등으로 성막해도 좋다.
또한, 전극(17)은 도전성이 우수한 재료, 예를 들어 구리(Cu)에 의해 형성되어 있다. 이 전극(17)에는 배선재가 접속되어 전자 회로나 각종 소자가 형성된다.
제2 절연층(18)은 제1 절연층(19)에 적층되어 형성되는 산화막(산화 알루미늄막; Al2O3)으로 이루어진다. 산화 알루미늄막은 일반적으로, 실리콘 산화막과 마찬가지로, 상온 접합에서는 접합되지 않는 것이 알려져 있다. 그러나, 발명자의 예의 연구에 의해, 원자 퇴적법에 의해 형성된 산화 알루미늄막에 대해서는 상온 접합에 의해 직접 접합할 수 있다고 하는 지견을 얻었다.
이에 의해, 도 6에 도시한 바와 같이, 한 쌍의 웨이퍼(15, 15)를 접합하는 경우에는 접합면으로서의 표면(15A, 15A)을 서로 대향시키고, 상기한 상온 접합 장치(10)를 사용하여 상온 접합이 이루어진다. 이 경우, 각 웨이퍼(15)의 전극(17)은 금속류끼리이기 때문에 접합된다. 또한, 각 웨이퍼(15)의 제2 절연층(18)은 원자 퇴적법에 의해 형성된 산화 알루미늄막이기 때문에, 상기 제2 절연층(18)끼리를 접합할 수 있다.
이어서, 반도체 장치(50)의 제조 방법에 대하여 설명한다. 도 7은 성막 전의 웨이퍼의 구성을 모식적으로 나타내는 단면도이다. 도 8은 성막 후의 웨이퍼의 구성을 모식적으로 나타내는 단면도이다. 도 9는 연마 후의 웨이퍼의 구성을 모식적으로 나타내는 단면도이다. 도 10 및 도 11은 한 쌍의 웨이퍼를 접합하는 공정을 나타내는 설명도이다.
도 7에 도시한 바와 같이, 웨이퍼(15)는 반도체 기재(16)의 표면에 전극(17) 및 제 1 절연층(19)이 각각 노출된 상태에, 별도의 작업 공정에 의해 사전에 제조되어 있는 것으로 한다. 여기서, 전극(17) 표면(17A)의 높이 위치는 제1 절연층(19) 표면(19A)의 높이 위치보다도 높게 형성되어 있다. 이 높이 위치의 차(t)는 후술하는 제2 절연층(18)의 두께(높이)에 상당한다.
[성막 공정]
상기한 대상의 웨이퍼(15)에, 원자 퇴적법을 사용하여 제2 절연층(18)을 성막한다. 웨이퍼(15)는 반도체 기재(16) 표면에, 자연 산화막으로 이루어지는 제1 절연층(예를 들어, SiO2)(19)과 전극(17)이 노출되어 있기 때문에, 이들 제1 절연층(19) 및 전극(17) 상에 제 2 절연층(18)을 겹쳐서 성막한다.
구체적으로는, 웨이퍼(15)에 제2 절연층(18)으로서, 산화 알루미늄막을 성막하는 경우, 도 2에 도시한 바와 같이, 웨이퍼(15)를 성막 챔버(21) 내에 수용하여 지지 테이블(22) 상에 지지한다. 그리고, 공급 밸브(26B)를 개방하고, 공급 배관(26)을 통하여 금속 원료 공급원(24)으로부터 성막 챔버(21) 내에 트리메틸 알루미늄(TMA)을 공급하고, 웨이퍼(15) 표면(제1 절연층(19) 및 전극(17)의 표면)에 TMA를 흡착시킨다.
TMA는 웨이퍼(15) 표면을 완전히 덮으면 그 이상은 퇴적하지 않는 성질이 있다. 이로 인해, 웨이퍼(15) 표면에 TMA 또는 그 분해물의 단분자막이 형성된다. 여기서, 히터(23)에 의해, 웨이퍼(15)를 가열하여 소정의 온도(예를 들어, 200 내지 400℃로 유지(보유 지지)하는 것이 바람직하다. 이에 의해, 웨이퍼(15) 상에서 후술하는 산화 및 메틸기의 탈리를 안정적으로 발생시킬 수 있다.
이어서, 공급 밸브(26B)를 폐쇄하여 TMA의 공급을 정지함과 함께, 진공펌프(28)를 동작시킨다. 이에 의해, 성막 챔버(21) 내에 공급된 과잉 TMA가 외부로 배출된다. 그 후, 진공펌프(28)를 정지함과 함께, 공급 밸브(27B)를 개방하고, 공급 배관(27)을 통하여 산화제 공급원(25)으로부터 성막 챔버(21) 내에, 산화제로서 수증기(H2O)를 공급한다. 이에 의해, 웨이퍼(15) 표면에서 TMA 또는 그 분해물의 단분자막에 포함되는 알루미늄 원자가 산화되어 메틸기가 탈리된다. 단분자막 중의 알루미늄 원자가 모두 산화되면, 산화제에 포함되는 산소 원자는 더 이상, 웨이퍼(15) 표면에 흡착되지 않는다. 이로 인해, 웨이퍼(15) 표면(제1 절연층(19) 및 전극(17)의 표면)에 산화 알루미늄의 단분자막을 형성할 수 있다.
공급 밸브(27B)를 폐쇄하여 수증기의 공급을 정지함과 함께, 진공펌프(28)를 동작시킨다. 이에 의해, 성막 챔버(21) 내에 공급된 과잉 수증기가 외부로 배출된다. 이와 같이, 성막 챔버(21) 내로부터 수증기를 제거한 후, 다시 공급 밸브(26B)를 개방하고, 성막 챔버(21) 내에 TMA를 공급하면, 웨이퍼(15) 표면에 형성된 산화 알루미늄 단분자막 상에, TMA 또는 그 분해물의 단분자막이 퇴적된다. 이 공정을 반복하여, 알루미늄 원자층과 산소 원자층을 교대로 퇴적해 감으로써, 치밀하고 산소 결함이 없는 양질의 산화 알루미늄막을 얻을 수 있다. 또한, 이들 공정의 반복 횟수를 조절함으로써, 산화 알루미늄막(원자층 수)의 막 두께를 용이하게 조절할 수 있다. 이에 의해, 산화 알루미늄막의 막 두께를 원자층 단위로 제어하는 것이 가능해진다. 또한, 원자층 퇴적법에서는 표면에 요철이 있어도 상기 요철에 따라 성막할 수 있다. 이로 인해, 제1 절연층(19) 및 전극(17)의 표면에는 도 8에 도시한 바와 같은 제2 절연층(18)이 성막된다. 이 경우, 제1 절연층(19) 및 전극(17)의 각 표면이 덮이도록, 적어도 성막되는 제2 절연층(18)의 두께는 1[nm] 이상으로 하는 것이 바람직하다.
[연마 공정]
이어, 성막한 제2 절연층(18)의 일부를 연마하여 전극(17)의 표면(17A)을 노출시킨다. 구체적으로는 제2 절연층(18)이 성막된 측을 상면으로 하여, 도 3에 도시한 바와 같이 지지 테이블(31)에 웨이퍼(15)를 지지한다. 그리고, 연마 휠(32)을 지지 테이블(31)에 대하여 소정 위치까지 하강시킨다.
이어서, 지지 테이블(31) 및 연마 휠(32)을 각각 축심 주위로 회전시킴과 함께, 연마 패드(33)를 웨이퍼(15)에 접촉시켜서 웨이퍼(15) 표면(즉 제2 절연층(18))을 연마한다. 이때, 연마액 공급 노즐(34)을 통해서, 웨이퍼(15) 표면에 연마액을 공급하는 것이 바람직하다.
제2 절연층(18)의 연마에 의해, 도 9에 도시한 바와 같이, 웨이퍼(15)의 표면(15A)은 평탄해지는 동시에, 전극(17)의 표면(17A)이 웨이퍼(15) 표면(접합면)(15A)에 노출된다. 본 실시 형태에서는 연마 후에 제1 절연층(19) 위에 성막되는 제2 절연층(18)의 두께(t1)는 1[nm]≤t1의 범위 내로 설정되는 것이 바람직하다. 제2 절연층(18)의 막 두께를 이 범위 내로 함으로써, 한 쌍의 웨이퍼(15)를 상온 접합했을 때의 접합력을 소정의 역치(0.8J/m2) 이상으로 유지할 수 있다. 또한, 본 구성에서는 제2 절연층(18)의 두께(t1)의 상한값을 규정하지 않고 있다. 그러나, 제2 절연층(18)의 두께(t1)가 너무 두꺼우면, 성막시간이 길어지고, 또한, 전극(17) 표면을 노출시킬 때까지의 연마 시간이 길어지므로, 상한값은 이 균형에 의해 적절히 결정된다.
[접합 공정]
이어, 상기와 같이 성막 및 연마된 한 쌍의 웨이퍼(15)를 접합 유닛(13)에서 접합한다. 구체적으로는 도 10에 도시한 바와 같이, 접합 유닛(13)의 접합 챔버(41) 내에 한 쌍의 웨이퍼(15)가 반송되고, 일측의 웨이퍼(15)는 표면(15A)이 연직 하방을 향하도록, 상측 스테이지(42)의 정전 척(42A)에 지지된다. 또한, 타측의 웨이퍼(15)는 표면(15A)이 연직 상방을 향하도록, 하측 스테이지(43)의 상면에 적재된다. 접합 챔버(41) 내는 진공 분위기로 유지되어 있다. 이 상태에서, 고속 원자빔원(44, 45)으로부터 각 웨이퍼(15) 표면(15A)을 향해서, 각각 아르곤 빔(44a, 45a)을 출사한다. 이 아르곤 빔(44a, 45a)은 한 쌍의 웨이퍼(15) 표면(15A)에 각각 조사되고, 상기 표면(15A)(제2 절연층(18)의 접합면)이 활성화된다.
이어서, 상측 스테이지(42) 및 하측 스테이지(43)에 각각 지지된 한 쌍의 웨이퍼(15)의 간격이 소정 간격(예를 들어, 50μm 내지 500μm)으로 되는 위치까지, 상측 스테이지(42)를 강하시킨다. 그리고, 이 위치에서 한 쌍의 웨이퍼(15)의 얼라인먼트를 행한 후, 도 11에 도시한 바와 같이, 상측 스테이지(42)의 압접 기구(42B)를 동작시킨다. 이에 의해, 일측의 웨이퍼(15)를 지지한 정전 척(42A)이 연직 하방으로 하강하고, 일측의 웨이퍼(15)와 타측의 웨이퍼(15)가 압접되므로, 이들 한 쌍의 웨이퍼(15)끼리가 접합되어 반도체 장치(50)가 형성된다. 이 접합 공정에서는 한 쌍의 웨이퍼(15)를 2공정(활성화 및 접합)으로 상온 접합할 수 있으므로, 공정수를 줄여서 택트 타임의 단축을 실현할 수 있다. 또한, 전극(17)의 표면(17A)이 노출된 상태에서, 전극(17)끼리를 접합할 수 있으므로, 전극(17) 사이에 이물질(제2 절연층(18))이 개재되는 것을 방지할 수 있다. 따라서, 전극(17) 사이의 전기 저항이 저감(0.02Ω 이하)됨으로써, 반도체 장치(50)(반도체 디바이스)의 전력 손실을 저감할 수 있다.
[가열 공정]
이어, 접합된 반도체 장치(50)(한 쌍의 웨이퍼(15))를 소정 온도(예를 들어 50℃내지 400℃정도)로 가열한다. 이 가열 공정은, 예를 들어 가열 챔버와, 가열 챔버 내에 수용되어 반도체 장치(50)를 지지하는 지지 테이블과, 반도체 장치(50)를 가열하는 히터(가열 기구)를 구비한 가열 처리 유닛에서 실행할 수 있다. 이 가열 공정에서는 접합된 반도체 장치(50)를 가열함으로써, 접합 시에 발생한 잔류 응력을 제거하고, 반도체 장치(50)의 변형을 억제할 수 있다(어닐링 처리). 또한, 가열 공정에 의해, 상온 접합된 반도체 장치(50)의 접합력이 향상되는 것이 판명되어 있다. 또한, 상기한 가열 처리 유닛을 별도로 구비하는 구성이 아니라, 상기 가열 처리 유닛의 기능을, 예를 들어 성막 유닛(11)이나 접합 유닛(13)에 구비한 구성으로 할 수도 있다.
도 12는 제2 절연층으로서의 산화 알루미늄끼리의 접합면을 나타내는 투과형 전자 현미경 사진이다. 투과형 전자 현미경(TEM:Transmission Electron Microscope)은 관찰 대상에 전자선을 조사하고, 그것을 투과해 온 전자가 만들어 내는 간섭 상을 확대하여 관찰하는 형식의 전자 현미경이다.
도 12에 도시한 바와 같이, 각 웨이퍼(15)의 제2 절연층(18)은 각각 1[nm] 이상의 막 두께로 형성되어 있고, 제1 절연층(19)과 제2 절연층(18) 사이, 제2 절연층(18) 사이의 접합면에는 보이드(공극)의 존재는 보이지 않으며, 충분한 밀착 상태가 얻어져 있다. 이것은 제2 절연층(18)로서의 산화 알루미늄을 원자 퇴적법에 의해 성막한 것에 의해, 표면 형상 및 결정성이 양호하므로 상온 접합으로 접합할 수 있었다고 생각된다.
도 13은 다른 성막 방법에 의해 성막된 산화 알루미늄끼리를 접합했을 때의 막 두께, 접합 상태, 접합 강도를 나타내는 도표이다. 이 도 13에서는 본 실시 형태에서 설명한 원자 퇴적법 외에, 미스트 CVD와 스퍼터링이라고 하는 방법을 사용하여 산화 알루미늄을 성막한 것을 비교하고 있다.
원자 퇴적법(ALD)에서는 상기한 성막 공정에 의해 웨이퍼(15) 표면(15A)에 산화 알루미늄막을 성막하고, 상기한 연마 공정에 의해 전극(17)이 표면(15A)에 노출되어 있다. 또한, 제1 절연층(19) 위에 성막되는 산화 알루미늄막(제2 절연층(18))의 막 두께는 2.0[nm]이다. 여기서, 막 두께는 접합 전의 상태, 즉 연마 공정 후의 산화 알루미늄막(제2 절연층)의 막 두께이며, 예를 들어 분광 엘립소미터를 사용하여 계측된다.
미스트 CVD라 함은, 액상 원료를 안개 상태(미스트)로 하여 고음으로 가열된 기판 상에 수송하고, 비 진공 프로세스로 성막하는 방법이다. 구체적으로는, 성막 챔버 내에 배치된 지지 테이블에 웨이퍼(15)를 지지한 상태에서, 알루미늄 아세틸아세토네이트(Aluminium acetylacetonate:Al(C5H7O2)3)을 용질로 하고, 메탄올(CH3OH)과 증류수를 용매로 한 액상 원료(원료 용액)를 안개 상태로 하여 성막 챔버 내에 공급한다. 그 후, 웨이퍼(15)의 온도를 300℃내지 450℃로 가열하고, 웨이퍼(15) 표면에 산화 알루미늄막을 성막한다. 이 예에서의 막 두께는 50[nm]이다.
스퍼터링이라 함은, 진공 공간 내에서, 고전압을 걸어 이온화시킨 희가스 원소 등을 막 원료가 되는 타깃에 충돌시킴으로써, 타깃 표면의 원자가 튕겨져 나가 기판 상에 성막되는 방법이다. 구체적으로는 진공 챔버 내에 산화 알루미늄제 타깃과 웨이퍼(15)를 배치하고, 진공 챔버 내에 희가스를 도입하고, 타깃에 고주파 전력을 투입하여 스퍼터링에 의해 웨이퍼(15) 표면에 산화 알루미늄막을 성막한다. 이 예에서의 막 두께는 50[nm]이다.
접합 상태는 산화 알루미늄끼리(제2 절연층끼리)의 접합 상태를 말한다. 여기에서는 각 성막 방법으로 성막된 제2 절연층을 갖는 웨이퍼를 상기한 연마 공정 및 접합 공정에 의해 접합하고, 이 접합 상태를 판정한다. 구체적으로는 소정 크기(예를 들어 10cm×10cm)의 반도체 장치를 테이프 마운트한 상태에서, 다이싱 장치를 사용하여, 5mm×5mm 로 하프컷 하고, 커트한 5mm×5mm의 칩 전체 개수에 대한 잔존한 칩수의 비율로 판정을 행한다. 하프컷이라 함은, 다이싱 장치의 둥근 회전날이 접합면보다도 하방에서 테이프에 도달하지 않을 정도로 커트하는 것을 말한다. 접합 상태가 불충분하면, 하프컷 했을 때에 상측의 웨이퍼가 이탈하여 칩이 잔존하지 않는다(하측만 남는다). 이로 인해, 접합 상태의 판정에는 하프컷이 일반적으로 이용된다. 본 실시 형태에서는 칩 전체 개수에 대한 잔존한 칩수의 비율을 %로 나타내고, 예를 들어 20% 미만을 ×, 20% 이상 100% 미만을 △, 100%를 ○으로 판정했다.
접합 강도의 측정은 접합한 반도체 장치를 12mm×12mm 사이즈의 칩으로 커트하고, 이 칩을 인장 시험함으로써 행했다. 시험 시에는 칩을 지그에 고정하고, 이 지그에의 인장 하중을 변경하면서, 칩이 파단될 때의 하중을 측정하였다. 스퍼터링에서는 측정을 할 수 없었다. 미스트 CVD에서는 0.3(J/m2)로 파단되었다. 또한, 원자 퇴적법에서는 1.0(J/m2)에서 파단되었다. 이에 의해, 원자 퇴적법에서는 반도체 장치로서 요구되는 접합 강도의 역치 0.8J/m2을 충분히 초과하고 있으므로, 사용에 견딜 수 있는 접합 강도를 실현할 수 있다.
이상, 설명한 바와 같이, 본 실시 형태에 따른 반도체 장치의 제조 방법은 복수의 웨이퍼(15)를 상온 접합하여 제조한 반도체 장치의 제조 방법이며, 원자 퇴적법을 사용하여, 웨이퍼의 표면에 각각 산화 알루미늄을 제2 절연층(18)으로서 성막하는 공정과, 성막된 제2 절연층(18)의 접합면을 활성화시키는 공정과, 활성화된 접합면을 각각 대향시켜서 한 쌍의 웨이퍼(15)끼리를 압접하여 접합하는 공정을 구비한다. 이로 인해, 종래와 같이, 접합 챔버 내에서 실리콘을 스퍼터링하여 접합 중간층을 형성하는 공정이 불필요해지므로, 웨이퍼(15)를 접합할 때의 공정수를 줄여서 택트 타임의 단축을 실현할 수 있다.
또한, 성막하는 공정에서는 제2 절연층의 두께는 1[nm] 이상으로 형성되기 때문에, 소정의 역치 이상의 접합 강도를 발휘할 수 있다.
성막하는 공정 후에, 웨이퍼(15) 표면에 배치된 전극(17)이 상기 표면(접합면)(15A)에 노출될 때까지 제2 절연층(18)을 연마하는 공정을 구비하므로, 접합했을 때에 전극(17) 사이에 이물질(제2 절연층(18))이 개재되는 것을 방지할 수 있다. 따라서, 전극(17) 사이의 전기 저항이 저감(0.02Ω 이하)됨으로써, 반도체 장치(50)(반도체 디바이스)의 전력 손실을 저감할 수 있다.
또한, 한 쌍의 웨이퍼(15)를 접합한 후에, 상기 웨이퍼(15)(반도체 장치(50))를 소정의 온도로 가열하는 공정을 구비하므로, 접합 시에 발생한 잔류 응력을 제거하고, 반도체 장치(50)의 변형을 억제할 수 있는 동시에, 상온 접합된 반도체 장치(50)의 접합력의 향상을 도모할 수 있다.
또한, 본 실시 형태에 따른 상온 접합 장치(10)는 복수의 웨이퍼(15)를 상온 접합하는 것으로서, 원자 퇴적법을 사용하여, 웨이퍼(15) 표면(15A)에 각각 산화 알루미늄을 제2 절연층(18)으로서 성막하는 성막 유닛(11)과, 성막된 제2 절연층(18)의 접합면을 활성화시키는 고속 원자빔원(44, 45)과, 활성화된 접합면을 각각 대향시켜서 한 쌍의 웨이퍼(15)끼리를 압접하여 접합하는 접합 유닛(13)을 구비하므로, 종래와 같이, 접합 챔버 내에서 실리콘을 스퍼터링하여 접합 중간층을 형성하는 공정이 불필요해지므로, 웨이퍼(15)를 접합할 때의 공정수를 줄여서 택트 타임의 단축을 실현할 수 있다.
또한, 성막 유닛(11)은 제2 절연층의 두께를 1[nm] 이상으로 형성하므로, 반도체 장치(50)가 소정의 역치 이상의 접합 강도를 발휘할 수 있다.
또한, 웨이퍼(15)는 표면에 배치된 전극(17)을 갖고, 제2 절연층(18)이 성막된 웨이퍼(15)에 대하여, 전극(17)이 접합면에 노출될 때까지 제2 절연층(18)을 연마하는 연마 유닛(12)을 구비하므로, 접합했을 때에 전극(17) 사이에 이물질(제2 절연층(18))이 개재되는 것을 방지할 수 있다. 따라서, 전극(17) 사이의 전기 저항이 저감(0.02Ω 이하)됨으로써, 반도체 장치(50)(반도체 디바이스)의 전력 손실을 저감할 수 있다.
이상, 본 발명의 실시 형태에 대하여 설명하였으나, 본 발명은 상기 실시 형태에 한정되는 것은 아니다.
10 상온 접합 장치
11 성막 유닛(성막부)
12 연마 유닛(연마부)
13 접합 유닛(접합부)
15 웨이퍼(반도체 기판)
15A 표면(접합면)
17 전극(도전재)
18 제2 절연층(절연층)
19 제1 절연층
21 성막 챔버
22 지지 테이블
23 히터(가열 기구)
31 지지 테이블
32 연마 휠
33 연마 패드
41 접합 챔버
42 상측 스테이지
43 하측 스테이지
44 고속 원자빔원(활성화부)
45 고속 원자빔원(활성화부)
50 반도체 장치

Claims (7)

  1. 복수의 반도체 기판을 상온 접합하여 제조한 반도체 장치의 제조 방법이며,
    원자 퇴적법을 사용하여, 상기 반도체 기판의 표면에 각각 산화 알루미늄을 절연층으로서 성막하는 공정과,
    성막된 상기 절연층의 접합면을 활성화시키는 공정과,
    활성화된 상기 접합면을 각각 대향시켜서 복수의 상기 반도체 기판끼리를 압접하여 접합하는 공정을
    구비하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 성막하는 공정에서는 상기 절연층의 두께는 1[nm] 이상으로 형성되는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 성막하는 공정 후에, 상기 반도체 기판의 표면에 배치된 도전재가 상기 접합면에 노출될 때까지 상기 절연층을 연마하는 공정을 구비하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 어느 한 항에 있어서,
    복수의 상기 반도체 기판을 접합한 후에, 상기 반도체 기판을 소정의 온도로 가열하는 공정을 구비하는 것을 특징으로 하는, 반도체 장치의 제조 방법.
  5. 복수의 반도체 기판을 상온 접합하는 상온 접합 장치이며,
    원자 퇴적법을 사용하여, 상기 반도체 기판의 표면에 각각 산화 알루미늄을 절연층으로서 성막하는 성막부와,
    성막된 상기 절연층의 접합면을 활성화시키는 활성화부와,
    활성화된 상기 접합면을 각각 대향시켜서 복수의 상기 반도체 기판끼리를 압접하여 접합하는 접합부를
    구비하는 것을 특징으로 하는, 상온 접합 장치.
  6. 제5항에 있어서,
    상기 성막부는 상기 절연층의 두께를 1[nm] 이상으로 형성하는 것을 특징으로 하는, 상온 접합 장치.
  7. 제5항 또는 제6항에 있어서,
    상기 반도체 기판은 표면에 배치된 도전재를 갖고,
    상기 절연층이 성막된 상기 반도체 기판에 대하여, 상기 도전재가 상기 접합면에 노출될 때까지 상기 절연층을 연마하는 연마부를 구비하는 것을 특징으로 하는, 상온 접합 장치.
KR1020237036556A 2021-04-28 2022-03-29 반도체 장치의 제조 방법 및 상온 접합 장치 KR20240004346A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-076480 2021-04-28
JP2021076480A JP7222493B2 (ja) 2021-04-28 2021-04-28 半導体装置の製造方法、及び常温接合装置
PCT/JP2022/015437 WO2022230553A1 (ja) 2021-04-28 2022-03-29 半導体装置の製造方法、及び常温接合装置

Publications (1)

Publication Number Publication Date
KR20240004346A true KR20240004346A (ko) 2024-01-11

Family

ID=83848037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237036556A KR20240004346A (ko) 2021-04-28 2022-03-29 반도체 장치의 제조 방법 및 상온 접합 장치

Country Status (5)

Country Link
JP (1) JP7222493B2 (ko)
KR (1) KR20240004346A (ko)
CN (1) CN117242545A (ko)
TW (1) TWI832223B (ko)
WO (1) WO2022230553A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6165127B2 (ja) 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4348454B2 (ja) 2007-11-08 2009-10-21 三菱重工業株式会社 デバイスおよびデバイス製造方法
JP5730393B2 (ja) * 2011-06-30 2015-06-10 京セラ株式会社 複合基板およびその製造方法
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6165127B2 (ja) 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022170388A (ja) 2022-11-10
CN117242545A (zh) 2023-12-15
WO2022230553A1 (ja) 2022-11-03
TWI832223B (zh) 2024-02-11
JP7222493B2 (ja) 2023-02-15
TW202242966A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
JP4734467B2 (ja) 半導体装置の製造方法
JP4879509B2 (ja) 真空成膜装置
US10486263B2 (en) Room-temperature-bonded semiconductor device and manufacturing method of room-temperature-bonded semiconductor device
JP5522979B2 (ja) 成膜方法及び処理システム
JP2006339363A (ja) 表面活性化方法および表面活性化装置
WO2005109483A1 (ja) 電子装置用基板およびその処理方法
JP4924245B2 (ja) 半導体製造装置、半導体装置の製造方法及び記憶媒体
JP2015211130A (ja) 基板接合装置および基板接合方法
WO2020241047A1 (ja) 接合方法及び構造体
CN116092953A (zh) 一种晶圆键合装置、方法及复合衬底组件
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
KR20240004346A (ko) 반도체 장치의 제조 방법 및 상온 접합 장치
JP2021057563A (ja) 成膜方法
WO2022176687A1 (ja) 半導体デバイス、接合方法、及び接合システム
TW201330137A (zh) 表面改質裝置、接合系統及表面改質方法
US20180076030A1 (en) SiC FILM FORMING METHOD AND SiC FILM FORMING APPARATUS
US20190043753A1 (en) Method for processing target object
JP7540813B1 (ja) 接合方法、接合システム、照射装置および活性化処理装置
US20240304593A1 (en) Direct bonding methods and structures
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
KR101444527B1 (ko) 반도체 장치의 제조 방법
WO2020184231A1 (ja) 接合システム、および接合方法
CN117690809A (zh) 基板处理装置及保护层的形成方法
KR20240065485A (ko) 배기 유닛을 포함하는 기판 본딩 장치
TW202312277A (zh) 用於直接半導體接合的異質接合層的裝置及其方法

Legal Events

Date Code Title Description
A201 Request for examination