TWI829060B - 處理電路、控制系統及控制方法 - Google Patents

處理電路、控制系統及控制方法 Download PDF

Info

Publication number
TWI829060B
TWI829060B TW110149378A TW110149378A TWI829060B TW I829060 B TWI829060 B TW I829060B TW 110149378 A TW110149378 A TW 110149378A TW 110149378 A TW110149378 A TW 110149378A TW I829060 B TWI829060 B TW I829060B
Authority
TW
Taiwan
Prior art keywords
input
circuit
output port
output
peripheral circuit
Prior art date
Application number
TW110149378A
Other languages
English (en)
Other versions
TW202326493A (zh
Inventor
林宗民
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110149378A priority Critical patent/TWI829060B/zh
Priority to CN202211608149.9A priority patent/CN116361868A/zh
Publication of TW202326493A publication Critical patent/TW202326493A/zh
Application granted granted Critical
Publication of TWI829060B publication Critical patent/TWI829060B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一種處理電路包括一屬性設定電路、一控制電路以及一組合電路。屬性設定電路根據一第一週邊設定，設定第一週邊電路的安全層級，根據一第二週邊設定，設定第二週邊電路的安全層級，並產生一第三存取屬性。控制電路根據一輸出，決定輸入輸出埠的安全層級。當輸入輸出埠的操作模式為通用輸入輸出模式時，組合電路根據第三存取屬性產生輸出。當輸入輸出埠的操作模式並非通用輸入輸出模式時，組合電路根據第一或第二存取屬性產生輸出。

Description

處理電路、控制系統及控制方法
本發明係有關於一種處理電路，特別是有關於一種設定輸入輸出埠的安全層級的處理電路。
在現今的電腦系統或控制系統中，為了提高資料的安全性，通常會設定系統內部的週邊電路的安全層級。當一週邊電路具有高安全層級時，只有合法的裝置才能與高安全層級的週邊電路進行溝通。週邊電路可能利用至少一輸入輸出埠，與外部電路進行溝通。當輸入輸出埠的安全層級不同於週邊電路的安全層級時，週邊電路可能無法正常地與外部電路溝通。
本發明之一實施例提供一種處理電路，耦接於一第一週邊電路、一第二週邊電路與一輸入輸出埠之間，並包括一屬性設定電路、一控制電路以及一組合電路。屬性設定電路根據一第一週邊設定，提供一第一存取屬性予第一週邊電路，用以設定第一週邊電路的安全層級，並根據一第二週邊設定，提供一第二存取屬性予第二週邊電路，用以設定第二週邊電路的安全層級。屬性設定電路根據一輸入輸出設定，產生一第三存取屬性。控制電路根據一控制設定，產生一控制命令，並根據一輸出決定輸入輸出埠的安全層級。組合電路解碼控制命令，用以得知輸入輸出埠的操作模式是否為一通用輸入輸出模式。當輸入輸出埠的操作模式為通用輸入輸出模式時，組合電路根據第三存取屬性，產生輸出。當輸入輸出埠的操作模式並非通用輸入輸出模式時，組合電路根據第一或第二存取屬性產生輸出。
本發明另提供一種控制系統，包括一第一週邊電路、一第二週邊電路、一第一輸入輸出埠以及一處理電路。第一週邊電路接收一第一存取屬性。第二週邊電路接收一第二存取屬性。處理電路用以決定第一輸入輸出埠的安全層級。當處理電路根據一第一控制設定，設定第一輸入輸出埠的操作模式為一通用輸入輸出模式時，處理電路根據一第三存取屬性，決定第一輸入輸出埠的安全層級。當處理電路根據第一控制設定，設定第一輸入輸出埠的操作模式不為通用輸入輸出模式時，處理電路根據第一或第二存取屬性，決定第一輸入輸出埠的安全層級。
本發明更提供一種控制方法，用以控制一輸入輸出埠的安全層級，該控制方法包括：根據一第一存取屬性，設定一第一週邊電路的安全層級；根據一第二存取屬性，設定一第二週邊電路的安全層級；根據一控制設定，決定輸入輸出埠的操作模式。當輸入輸出埠的操作模式被設定為一通用輸入輸出模式時，根據一預設存取屬性，設定輸入輸出埠的安全層級。當輸入輸出埠的操作模式未被設定成通用輸入輸出模式時，根據第一或第二存取屬性，設定輸入輸出埠的安全層級。
本發明之控制方法可經由本發明之處理電路或控制系統來實作，其為可執行特定功能之硬體或韌體，亦可以透過程式碼方式收錄於一紀錄媒體中，並結合特定硬體來實作。當程式碼被電子裝置、處理器、電腦或機器載入且執行時，電子裝置、處理器、電腦或機器變成用以實行本發明之處理電路或控制系統。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。
第1圖為本發明之控制系統的示意圖。如圖所示，控制系統100至少包括週邊電路102、104、一處理電路106以及一輸入輸出埠108。為方便說明，第1圖僅顯示兩週邊電路，但並非用以限制本發明。在其它實施例中，控制系統100可能具有更多或更少的週邊電路。在一可能實施例中，控制系統100係為一微控制器系統。
週邊電路102耦接處理電路106，並接收一存取屬性Peri1_SA。在本實施例中，存取屬性Peri1_SA用以設定週邊電路102的安全層級。在一可能實施例中，當存取屬性Peri1_SA為一特定電位時，週邊電路102進入一安全模式。在安全模式下，週邊電路102具有高安全層級。此時，只有同樣具有高安全層級的主動式裝置(或稱合法裝置)才能存取週邊電路102。當存取屬性Peri1_SA不為特定電位時，週邊電路102操作於一非安全模式。在非安全模式下，週邊電路102不具有高安全層級，故任何主動式裝置均可存取週邊電路102。
本發明並不限定具有高安全層級的週邊電路102如何判斷主動式裝置的安全層級。舉例而言，當一主動式裝置114透過一系統匯流排112及匯流排116，發出一存取指令予週邊電路102時，週邊電路102判斷匯流排116的一特定接腳是否為一特定位準(如高位準)。如果匯流排116的一特定接腳為一特定位準時，表示主動式裝置114具有高安全層級。因此，週邊電路102執行主動式裝置114所發出的存取指令。然而，如果匯流排116的一特定接腳不為一特定位準時(如特定接腳為一低位準)，表示主動式裝置114不具有高安全層級。因此，週邊電路102不執行主動式裝置114所發出的存取指令。
週邊電路104耦接處理電路106，並接收一存取屬性Peri2_SA。存取屬性Peri2_SA用以設定週邊電路104的安全層級。由於週邊電路104的特性相同於週邊電路102的特性，故不再贅述。本發明並不限定週邊電路102及104的種類。在一可能實施例中，週邊電路102與104之至少一者為一序列週邊裝置介面(serial peripheral interface；SPI)電路或是一脈衝寬度調變(pulse width modulatION；PWM)電路。
處理電路106耦接週邊電路102、104及輸入輸出埠108。在本實施例中，處理電路106透過匯流排BS1~BS3存取週邊電路102、104及輸入輸出埠108。以匯流排BS1為例，處理電路106可能透過匯流排BS1，接收來自週邊電路102的資料及/或信號，或是提供資料及/或信號予週邊電路102。在其它實施例中，處理電路106可能透過匯流排BS3，接收來自輸入輸出埠108的資料及/或信號，再透過匯流排BS1，將來自輸入輸出埠108的資料及/或信號提供予週邊電路102。在一實施例中，處理電路106可能透過匯流排BS3，將來自週邊電路102的資料及/或信號提供予輸入輸出埠108。
在本實施例中，處理電路106產生並提供存取屬性Peri1_SA及Peri2_SA予週邊電路102及104，用以設定週邊電路102及104的安全層級。本發明並不限定處理電路106如何提供存取屬性Peri1_SA及Peri2_SA予週邊電路102及104。在一可能實施例中，處理電路106利用匯流排BS1及BS2以外的兩傳輸走線(未顯示)，傳送存取屬性Peri1_SA及Peri2_SA予週邊電路102及104。
本發明並不限定處理電路106如何產生存取屬性Peri1_SA及Peri2_SA。在一可能實施例中，主動式裝置114透過系統匯流排112及匯流排120，寫入一第一週邊設定以及一第二週邊設定於處理電路106中。在此例中，處理電路106根據第一週邊設定，產生存取屬性Peri1_SA，並根據第二週邊設定，產生存取屬性Peri2_SA。本發明並不限定主動式裝置114的種類。在一可能實施例中，主動式裝置114係為一中央處理器(CPU)。
在其它實施例中，主動式裝置114透過系統匯流排112及匯流排120，寫入一第一控制設定於處理電路106中。處理電路106根據第一控制設定，設定輸入輸出埠108的操作模式。在此例中，處理電路106解碼第一控制設定，用以產生一控制信號SET1。輸入輸出埠108根據控制信號SET1，操作於一通用(general-purpose input/output；以下簡稱GPIO)模式或是一多功能(multi-function pin；以下簡稱MFP)模式。
在GPIO模式下，輸入輸出埠108可能由主動式裝置114直接操作。主動式裝置114透過處理電路106直接控制輸入輸出埠108的相關功能。舉例而言，主動式裝置114可能於一輸出模式(output mode)時，透過設定輸入輸出埠108輸出一高位準或是一低位準，或是於一輸入模式(input mode)時，讀取輸入輸出埠108的位準。
當輸入輸出埠108被設定成GPIO模式時，處理電路106可能根據主動式裝置114所提供的一輸入輸出設定，決定輸入輸出埠108的安全層級。當處理電路106根據該輸入輸出設定，得知輸入輸出埠108具有高安全層級時，處理電路106辨識來自系統匯流排112的存取是否為合法存取。此时，只有合法裝置(具有高安全層級)才能存取輸入輸出埠108。當輸入輸出埠108不具有高安全層級時，任何主動式裝置均可存取輸入輸出埠108。
當輸入輸出埠108操作於MFP模式時，處理電路106可能根據存取屬性Peri1_SA或Peri2_SA決定輸入輸出埠108的安全屬性。舉例而言，當處理電路106得知主動式裝置114將輸入輸出埠108分配給週邊電路102時，處理電路106根據存取屬性Peri1_SA，決定輸入輸出埠108的安全層級。此時，輸入輸出埠108的安全層級相同於週邊電路102的安全層級。當主動式裝置114將輸入輸出埠108分配給週邊電路104時，處理電路106根據存取屬性Peri2_SA，決定輸入輸出埠108的安全層級。在此例中，輸入輸出埠108的安全層級相同於週邊電路104的安全層級。
輸入輸出埠108作為主動式裝置114與一外部電路(如122)溝通的介面。在本實施例中，處理電路106透過匯流排BS3與輸入輸出埠108溝通。在此例中，處理電路106可能將來自週邊電路102、104或是主動式裝置114的信號提供予輸入輸出埠108，或是傳送來自輸入輸出埠108的信號予週邊電路102、104或是主動式裝置114。本發明並不限定輸入輸出埠108的電路架構。在一可能實施例中，輸入輸出埠108包括許多電路，如一上拉電路(pull-high circuit)及/或一下拉電路(pull-low circuit)。在一些實施例中，輸入輸出埠108具有一接腳，用以耦接一外部電路(如122)。
本發明並不限定控制系統100的輸入輸出埠的數量。在本實施例中，控制系統100更包括輸入輸出埠109~111。輸入輸出埠109~111耦接處理電路106。處理電路106根據主動式裝置114所提供的一第二控制設定、一第三控制設定、一第四控制設定，產生控制信號SET2~SET4。輸入輸出埠109~111根據控制信號SET2~SET4操作於GPIO模式或是MFP模式。由於輸入輸出埠109~111的特性相同於輸入輸出埠108的特性，故不再贅述。在一些實施例中，處理電路106透過匯流排BS4~BS6與輸入輸出埠109~111溝通。在其它實施例中，主動式裝置114透過輸入輸出埠109~111與外部電路(如124及126)溝通。
在其它實施例中，輸入輸出埠108~111可能被劃分於同一或不同群組中。舉例而言，假設輸入輸出埠108~111被劃分於同一群組中。在此例中，處理電路106根據同一輸入輸出設定，決定輸入輸出埠108~111的安全層級。在另一實施例中，如果輸入輸出埠108~111分屬於四群組時，處理電路106根據不同的輸入輸出設定，決定輸入輸出埠108~111的安全層級。本發明並不限定每一群組的輸入輸出埠的數量。在一可能實施例中，每一群組具有十六組輸入輸出埠。
在其它實施例中，當一輸入輸出埠操作於MFP模式時，處理電路106根據主動式裝置114告知的一多功能設定，得知該輸入輸出埠的功能。本發明並不限定輸入輸出埠的功能數量。為方便說明，假設每一輸入輸出埠可能提供一輸入功能、一輸出功能、一上拉功能以及一下拉功能。以輸入輸出埠108為例，輸入輸出埠108可能提供一輸入功能、一輸出功能、一上拉功能以及一下拉功能之至少一者。當主動式裝置114命令輸入輸出埠108提供一輸入功能時，輸入輸出埠108接收來自外部電路122的信號及/或資料。當主動式裝置114命令輸入輸出埠108提供一輸出功能時，輸入輸出埠108輸出信號及/或資料予外部電路122。當主動式裝置114命令輸入輸出埠108提供一上拉功能時，輸入輸出埠108內的一上拉電路(未顯示)被致能，用以輸出一高位準。當主動式裝置114命令輸入輸出埠108提供一下拉功能時，輸入輸出埠108內的一下拉電路(未顯示)被致能，用以輸出一低位準。
第2圖為本發明之處理電路的一可能實施例。在本實施例中，處理電路200包括一屬性設定電路210、一組合電路220以及一控制電路230。屬性設定電路210接收並儲存週邊設定S1~SM。週邊設定S1~SM可能係由一主動式裝置(如114)所提供。屬性設定電路210根據週邊設定S1~SM，產生存取屬性Peri1_SA~PeriM_SA，用以設定M個週邊電路的安全層級，其中M為正整數。在一可能實施例中，屬性設定電路210以並列方式輸出存取屬性Peri1_SA~PeriM_SA予組合電路220。本發明並不限定屬性設定電路210的架構。在一可能實施例中，屬性設定電路210係為一安全屬性單元(security attribute unit；SAU)。
在本實施例中，屬性設定電路210更接收並儲存輸入輸出設定IOG1~IOGX。輸入輸出設定IOG1~IOGX可能係由一主動式裝置(如114)所提供。屬性設定電路210根據輸入輸出設定IOG1~IOGX，產生存取屬性IOG1_SA~IOGX_SA，用以設定X個群組的輸入輸出埠的安全層級，其中X為正整數。
以第1圖為例，當輸入輸出埠108~111被設定成GPIO模式，並且輸入輸出埠108~111被劃成分同一群組。在此例中，屬性設定電路210可能根據輸入輸出設定IOG1，產生存取屬性IOG1_SA。在此例中，輸入輸出埠108~111具有相同的安全層級。在其它實施例中，假設輸入輸出埠108~111被設定成GPIO模式，並且輸入輸出埠108~111分別屬於四群組。在此例中，屬性設定電路210可能根據輸入輸出設定IOG1~IOG4，產生存取屬性IOG1_SA~IOG4_SA。
控制電路230具有暫存器群組231~23N。在本實施例中，暫存器群組231~23N對應N個輸入輸出埠，其中N為正整數。暫存器群組231~23N分別儲存控制設定IO1~ION。在一可能實施例中，控制設定IO1~ION由一主動式裝置(如114)所提供。
另外，控制電路230根據控制設定IO1~ION，產生控制信號SET1~SETN，用以設定N個輸入輸出埠的操作模式以及輸入輸出埠的功能。輸入輸出埠根據相對應的控制命令，進入GPIO模式或是MFP模式。在MFP模式下，輸入輸出埠根據相對應的控制命令，提供 相對應的功能，如一上拉功能、一下拉功能、一輸入功能以及一輸出功能之至少一者。
在一些實施例中，控制電路230根據控制設定IO1~ION，產生一控制命令IOM1~IOMN。在此例中，控制命令IOM1~IOMN包括MFP設定值IO[1...N]MFP[1...K]及IO模式設定值IO[1...N]GPIO。MFP設定值IO[1...N]MFP[1...K]用以表示輸入輸出埠與週邊電路的對應關係以及輸入輸出埠的功能。IO模式設定值IO[1...N]GPIO用以表示輸入輸出埠的操作模式，GPIO模式或是MFP模式。
組合電路220根據MFP設定值IO[1…N]MFP[1…K]及IO模式設定值IO[1...N]GPIO，產生輸出IO1_SA~ION_SA。控制電路230根據輸出IO1_SA~ION_SA，得知N個輸入輸出埠的安全層級。舉例而言，當組合電路220根據IO模式設定值IO[1…N]GPIO，得知一輸入輸出埠(如第1圖的輸入輸出埠108)被設定成MFP模式，並得知該輸入輸出埠被分配予一週邊電路(如第1圖的週邊電路102)使用時，組合電路220可能根據該週邊電路的存取屬性(如第1圖的Peri1_SA)，設定輸出IO1_SA。當一輸入輸出埠(如第1圖的輸入輸出埠108)被設定成GPIO模式時，組合電路220根據輸入輸出設定IOG1~IOGX之一者，產生輸出IO1_SA。
控制電路230根據輸出IO1_SA~ION_SA，定義N個輸入輸出埠的安全層級。在一些實施例中，控制電路230具有N隻接腳，分別接收輸出IO1_SA~ION_SA。在此例中，控制電路230判斷N隻接 腳的電壓位準，決定輸入輸出埠108~111的安全層級。舉例而言，當輸出IO1_SA等於一特定位準時，控制電路230定義一輸入輸出埠具有高安全層級。當輸出IO1_SA不等於一特定位準時，控制電路230定義該輸入輸出埠不具有高安全層級。
在其它實施例中，組合電路220更負責每一週邊電路與相對應的輸入輸出埠之間的資料傳輸。以第1圖為例，組合電路220可能作為週邊電路102與輸入輸出埠108之間的橋樑。
第3圖為本發明之處理電路的另一示意圖。如圖所示，處理電路300包括一屬性設定電路310、一組合電路320以及一控制電路330。在本實施例中，屬性設定電路310儲存週邊設定S1~SM及輸入輸出設定IOG1~IOGX。由於屬性設定電路310的特性與第2圖的屬性設定電路210的特性相似，故不再贅述。
控制電路330解碼控制設定IO1~ION，用以產生控制信號SET1~SETN、IO模式設定值IO[1…N]GPIO以及MFP設定值IO[1…N]MFP[1…K]予組合電路320。由於控制電路330的特性與第2圖的控制電路230的特性相似，故不再贅述。
組合電路320包括一解碼電路321以及一控制電路322。控制電路322根據MFP設定值IO[1…N]MFP[1…K]，得知每一操作於MFP模式的輸入輸出埠的功能。在一些實施例中，控制電路322解碼MFP設定值IO[1…N]MFP[1…K]，產生另一設定值IO[1…N]_Peri[1…K]予解碼電路321。控制電路322可作為週邊電路與輸入輸出埠的橋樑。
解碼電路321根據設定值IO[1…N]_Peri[1…K]，得知輸入輸出埠與週邊電路之間的對應關係，並產生輸出IO1_SA~ION_SA予控制電路330，使得輸入輸出埠的安全層級相同於所對應的週邊電路的安全層級。在本實施例中，解碼電路321係為一輸入輸出屬性解碼器(input output security attribute decoder)。輸入輸出屬性解碼器接收並解碼存取屬性IOG1_SA~IOGX_SA、存取屬性Peri1_SA~PeriM_SA、設定值IO[1…N]_Peri[1…K]及IO模式設定值IO[1…N]GPIO，用以產生輸出IO1_SA~ION_SA。
在一些實施例中，輸入輸出屬性解碼器的解碼規則是，當一輸入輸出埠被設定成GPIO模式時，該輸入輸出埠的存取屬性相同於該輸入輸出埠所屬的群組的存取屬性(即存取屬性IOG1_SA~IOGX_SA之一者)。當一輸入輸出埠被設定成MFP模式時，該輸入輸出埠的存取屬性相同於一對應的週邊電路的存取屬性。
在第1圖為例，假設控制系統100具有兩週邊電路102及104(即M=2)、四輸入輸出埠108~111(即N=4)，每一輸入輸出埠可提供四種不同的MFP功能(即K=4)。在此例中，屬性設定電路310根據週邊設定S1及S2，產生存取屬性Peri1_SA及Peri2_SA。屬性設定電路310根據週邊設定S1及S2，產生存取屬性Peri1_SA及Peri2_SA。屬性設定電路310也根據輸入輸出設定IOG1，產生存取屬性IOG1_SA。
控制電路330根據控制設定IO1~IO4，產生MFP設定值IO[1...4]MFP[1...K]及IO模式設定值IO[1...4]GPIO。假設，控制電 路330根據控制設定IO1~IO4，將輸入輸出埠108~110設定為MFP模式，並將輸入輸出埠111設定成GPIO模式。在此例中，控制電路330根據控制設定IO1~IO3，得知輸入輸出埠108被分配予週邊電路102使用，以及輸入輸出埠109及110被分配予週邊電路102使用，其中輸入輸出埠108被要求提供一上拉功能、輸入輸出埠109被要求提供一輸入功能、輸入輸出埠110被要求提供一輸出功能。
因此，控制電路330透過控制信號SET1，設定輸入輸出埠108進入MFP模式並提供一上拉功能。在此例中，控制電路330透過控制信號SET2，設定輸入輸出埠109進入MFP模式，並提供一輸入功能。控制電路330透過控制信號SET3，設定輸入輸出埠110進入MFP模式，並提供一輸出功能。另外，控制電路330更透過控制信號SET4，設定輸入輸出埠111進入GPIO模式。在其它實施例中，輸入輸出埠108~110之至少一者被要求提供多功能，如一上拉功能以及一輸入功能。
在一些實施例中，由於輸入輸出埠108被分配予週邊電路102使用，故解碼電路321根據週邊電路102的存取屬性Peri1_SA，產生輸出IO1_SA。控制電路330根據輸出IO1_SA，定義輸入輸出埠108的安全層級。因此，輸入輸出埠108的安全層級相同於週邊電路102的安全層級。此外，由於輸入輸出埠109及110被分配予週邊電路104使用，故解碼電路321根據週邊電路104的存取屬性Peri2_SA，產生輸出IO2_SA及IO3_SA。控制電路330根據輸出IO2_SA及IO3_SA，定義輸入輸出埠109及110的安全層級。因此，輸入輸出埠109及110的安全層級相同於週邊電路104的安全層級。另外，由於輸入輸出埠111進入GPIO模式，故解碼電路321根據存取屬性IOG1_SA，產生輸出IO4_SA。控制電路330根據輸出IO4_SA，定義輸入輸出埠111的安全層級。
第4圖為本發明之解碼電路的示意圖。在本實施例中，解碼電路400包括解碼單元DU1~DUN。解碼單元DU1~DUN之每一者用以設定一輸入輸出埠的存取屬性。以第1圖為例，解碼單元DU1用以設定輸入輸出埠108的存取屬性，解碼單元DU2用以設定輸入輸出埠109的存取屬性。本發明並不限定解碼單元的數量。在一可能實施例中，解碼單元的數量相同於輸入輸出埠的數量。由於解碼單元DU1~DUN具有相同的特性，故以下僅說明解碼單元DU1的特性。
解碼單元DU1包括多工器411及412。多工器411根據MFP設定值MFP[K]，選擇存取屬性Peri1_SA、Peri3_SA、Peri5_SA及Peri7_SA之一者作為輸出OUT。在本實施例中，MFP設定值MFP[K]用以表示輸入輸出埠108的功能數量。舉例而言，當K=4，表示輸入輸出埠108提供四種功能。
在一些實施例中，由於輸入輸出埠108可能被分配予四週邊電路，如第一週邊電路、第三週邊電路、第五週邊電路及第七週邊電路，故多工器411接收第一、第三、第五及第七週邊電路的存取屬性，如Peri1_SA、Peri3_SA、Peri5_SA及Peri7_SA。在此例中，當K=1時，多工器將存取屬性Peri1_SA作為輸出OUT。當K=2時，多工器將存取屬性Peri3_SA作為輸出OUT。當K=3時，多工器將存取屬性Peri5_SA作為輸出OUT。當K=4時，多工器將存取屬性Peri7_SA作為輸出OUT。
多工器412接收存取屬性IOG1_SA及輸出OUT，並根據模式資訊IO[1]GPIO，將存取屬性IOG1_SA及輸出OUT之一者作為輸出IO1_SA。在本實施例中，模式資訊IO[1]GPIO用以表示輸入輸出埠108的接腳是否被設定成一通用輸入輸出接腳。在此例中，當模式資訊IO[1]GPIO為數值1時，表示輸入輸出埠108的接腳被設定成通用輸入輸出接腳時。因此，多工器412將存取屬性IOG1_SA作為輸出IO1_SA。當模式資訊IO[1]GPIO為數值0時，表示輸入輸出埠108的接腳並非作為一通用輸入輸出接腳時，多工器412將輸出OUT作為輸出IO1_SA。
第5圖為本發明之控制方法的流程示意圖。本發明之控制方法係應用於一控制系統中，該控制系統具有複數週邊電路以及至少一輸入輸出埠。首先，設定所有週邊電路的安全層級(步驟S511)。在一可能實施例中，一中央處理器根據一安全屬性程式碼，決定每一週邊電路的安全層級。當週邊電路接收到一特定位準時，週邊電路便進入一安全模式。在安全模式下，只有合法的外部電路才能存取週邊裝置。當週邊電路未接收到一特定位準時，週邊電路不進入一安全模式。此時，任何外部電路均可存取週邊裝置。
根據一控制設定，設定一輸入輸出埠的操作模式(步驟S512)。在一可能實施例中，該控制設定係由一中央處理器所提供。中央處理器事先決定輸入輸出埠的操作模式，如一GPIO模式或是一MFP模式。
判斷輸入輸出埠的操作模式是否被設定為一GPIO模式(步驟S513)。當輸入輸出埠的操作模式被設定為一GPIO模式時，根據一預設存取屬性，決定輸入輸出埠的安全層級(步驟S514)。在一可能實施例中，步驟S514根據同一預設存取屬性，設定同一群組裡不同輸入輸出埠的安全層級。在另一可能實施例中，步驟S514根據不同預設存取屬性，決定不同群組裡的輸入輸出埠的安全層級。
然而，當輸入輸出埠的操作模式未被設定成GPIO模式時，根據相對應的週邊電路的存取屬性，設定輸入輸出埠的安全層級(步驟S515)。在一可能實施例中，步驟515判斷輸入輸出埠係對應第一或第二週邊電路。當輸入輸出埠係對應第一週邊電路時，步驟S515根據第一週邊電路的存取屬性，決定輸入輸出埠的安全層級。此時，輸入輸出埠的安全層級相同於第一週邊電路的安全層級。當輸入輸出埠係對應第二週邊電路時，步驟S515根據第二週邊電路的存取屬性，決定輸入輸出埠的安全層級。此時，輸入輸出埠的安全層級相同於第二週邊電路的安全層級。在本實施例中，當輸入輸出埠操作於MFP模式時，輸入輸出埠與週邊電路的安全層級一致，故可提高週邊電路的安全性。
本發明之控制方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之控制系統或處理電路。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之控制系統或處理電路。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:控制系統 102、104:週邊電路 106、200、300:處理電路 108~111:輸入輸出埠 Peri1_SA~PeriM_SA、IOG1_SA~IOGX_SA:存取屬性 IO1_SA~ION_SA:輸出 BS1~BS6、116、118、120:匯流排 S1~SM:週邊設定 IOG1~IOGX:輸入輸出設定 112:系統匯流排 114:主動式裝置 IO1~ION:控制設定 122、124、126:外部電路 IOM1~IOMN:控制命令 IO[1…N]GPIO:IO模式設定值 IO[1…N]MFP[1…K]、IO[1…N]_Peri[1…K]:MFP設定值 SET1~SETN:控制信號 210、310:屬性設定電路 220、320:組合電路 321:解碼電路 230、322、340:控制電路 231~23N:暫存器群組 400:解碼電路 DU1~DUN:解碼單元 411、412:多工器 S511~S515:步驟
第1圖為本發明之控制系統的示意圖。 第2圖為本發明之處理電路的一可能實施例。 第3圖為本發明之處理電路的另一示意圖。 第4圖為本發明之解碼電路的示意圖。 第5圖為本發明之控制方法的流程示意圖。
200:處理電路
Peri1_SA~PeriM_SA、IOG1_SA~IOGX_SA、IO1_SA~ION_SA:存取屬性
S1~SM:週邊設定
IOG1~IOGX:輸入輸出設定
IOM1~IOMN:控制命令
IO[1...N]GPIO:模式資訊
IO[1...N]MFP[1...K]:配對資訊
210:屬性設定電路
220:組合電路
230:控制電路
231~23N:暫存器群組
SET1~SETN:控制信號
IO1~ION:控制設定

Claims (10)

  1. 一種處理電路，耦接於一第一週邊電路、一第二週邊電路與一第一輸入輸出埠之間，並包括：一屬性設定電路，根據一第一週邊設定，提供一第一存取屬性予該第一週邊電路，用以設定該第一週邊電路的安全層級，根據一第二週邊設定，提供一第二存取屬性予該第二週邊電路，用以設定該第二週邊電路的安全層級，並根據一第一輸入輸出設定，產生一第三存取屬性；一第一控制電路，根據一控制設定，產生一第一控制命令，並根據一第一輸出決定該第一輸入輸出埠的安全層級；以及一組合電路，解碼該第一控制命令，用以得知該第一輸入輸出埠的操作模式是否為一通用輸入輸出模式；其中：當該第一輸入輸出埠的操作模式為該通用輸入輸出模式時，該組合電路根據該第三存取屬性產生該第一輸出；當該第一輸入輸出埠的操作模式並非該通用輸入輸出模式時，該組合電路根據該第一或第二存取屬性產生該第一輸出；該組合電路接收來自該第一輸入輸出埠的資料及信號之至少一者，再將來自該第一輸入輸出埠的資料及信號之至少一者提供予該第一週邊電路。
  2. 如請求項1之處理電路，其中當該第一輸入輸出埠的操作模式為該通用輸入輸出模式時，該組合電路根據該第三存 取屬性，設定一接腳的位準，該第一控制電路根據該接腳的位準；決定該第一輸入輸出埠的安全層級。
  3. 如請求項1之處理電路，其中：當該第一輸入輸出埠的操作模式並非該通用輸入輸出模式時，該組合電路解碼該第一控制命令，用以得知該第一輸入輸出埠係對應該第一週邊電路或是該第二週邊電路；當該第一輸入輸出埠對應該第一週邊電路時，該組合電路將該第一存取屬性作為該第一輸出；以及當該第一輸入輸出埠對應該第二週邊電路時，該組合電路將該第二存取屬性作為該第一輸出。
  4. 如請求項3之處理電路，其中：當該第一輸入輸出埠係對應該第一週邊電路時，該第一輸入輸出埠的安全層級相同於該第一週邊電路的安全層級；當該第一輸入輸出埠係對應該第二週邊電路時，該第一輸入輸出埠的安全層級相同於該第二週邊電路的安全層級。
  5. 如請求項1之處理電路，其中該組合電路包括：一第二控制電路，解碼該第一控制命令，用以產生一設定值；以及一解碼電路，接收該設定值；其中，該第二控制電路作為該第一週邊電路與該第一輸入輸出埠之間的橋樑，該第一控制電路作為該第一輸入輸出埠與一主動式裝置之間的橋樑。
  6. 如請求項5之處理電路，其中該解碼電路解碼該第一控制命令，用以得知該第一輸入輸出埠的操作模式是否為該通用輸入輸出模式。
  7. 一種控制系統，包括：一第一週邊電路，接收一第一存取屬性；一第二週邊電路，接收一第二存取屬性；一第一輸入輸出埠；以及一處理電路，用以決定該第一輸入輸出埠的安全層級；其中：當該處理電路根據一第一控制設定，設定該第一輸入輸出埠的操作模式為一通用輸入輸出模式時，該處理電路根據一第三存取屬性，決定該第一輸入輸出埠的安全層級；當該處理電路根據該第一控制設定，設定該第一輸入輸出埠的操作模式不為該通用輸入輸出模式時，該處理電路根據該第一或第二存取屬性，決定該第一輸入輸出埠的安全層級；該處理電路接收來自該第一輸入輸出埠的資料及信號之至少一者，再將來自該第一輸入輸出埠的資料及信號之至少一者提供予該第一週邊電路。
  8. 如請求項7之控制系統，其中該處理電路包括：一屬性設定電路，根據該第一週邊設定，提供該第一存取屬性予該第一週邊電路，用以設定該第一週邊電路的安全層級，根據該第二週邊設定，提供該第二存取屬性予該第二週邊電路； 用以設定該第二週邊電路的安全層級，並根據該第一輸入輸出設定，產生該第三存取屬性；一第一控制電路，根據該第一控制設定，產生一控制信號，用以設定該輸入輸出埠的操作模式；以及一組合電路，解碼該控制命令，用以得知該輸入輸出埠的操作模式是否為該通用輸入輸出模式。
  9. 如請求項8之控制系統，其中該組合電路包括：一第二控制電路，解碼該控制命令，用以得到一設定值，並根據該設定值，在該第一週邊電路與該第一輸入輸出埠之間建立一傳輸路徑，或是在該第二週邊電路與該第一輸入輸出埠之間建立該傳輸路徑。
  10. 一種控制方法，用以控制一輸入輸出埠的安全層級，該控制方法包括：根據一第一存取屬性，設定一第一週邊電路的安全層級；根據一第二存取屬性，設定一第二週邊電路的安全層級；根據一控制設定，決定該輸入輸出埠的操作模式；當該輸入輸出埠的操作模式被設定為一通用輸入輸出模式時，根據一預設存取屬性，設定該輸入輸出埠的安全層級；當該輸入輸出埠的操作模式未被設定成該通用輸入輸出模式時；根據該第一或第二存取屬性，設定該輸入輸出埠的安全層級；以及 先接收來自該輸入輸出埠的資料及信號之至少一者，再將來自該輸入輸出埠的資料及信號之至少一者提供予該第一週邊電路。
TW110149378A 2021-12-29 2021-12-29 處理電路、控制系統及控制方法 TWI829060B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110149378A TWI829060B (zh) 2021-12-29 2021-12-29 處理電路、控制系統及控制方法
CN202211608149.9A CN116361868A (zh) 2021-12-29 2022-12-14 处理电路、控制系统及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149378A TWI829060B (zh) 2021-12-29 2021-12-29 處理電路、控制系統及控制方法

Publications (2)

Publication Number Publication Date
TW202326493A TW202326493A (zh) 2023-07-01
TWI829060B true TWI829060B (zh) 2024-01-11

Family

ID=86940467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149378A TWI829060B (zh) 2021-12-29 2021-12-29 處理電路、控制系統及控制方法

Country Status (2)

Country Link
CN (1) CN116361868A (zh)
TW (1) TWI829060B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544922A (zh) * 2012-07-09 2014-01-29 凌通科技股份有限公司 液晶显示与键盘扫描相容电路以及使用其的电子产品
TWM529205U (zh) * 2016-06-16 2016-09-21 Asustek Comp Inc 行動裝置擴充背蓋
CN109684253A (zh) * 2017-10-19 2019-04-26 佛山市顺德区顺达电脑厂有限公司 资料传输控制电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544922A (zh) * 2012-07-09 2014-01-29 凌通科技股份有限公司 液晶显示与键盘扫描相容电路以及使用其的电子产品
TWM529205U (zh) * 2016-06-16 2016-09-21 Asustek Comp Inc 行動裝置擴充背蓋
CN109684253A (zh) * 2017-10-19 2019-04-26 佛山市顺德区顺达电脑厂有限公司 资料传输控制电路

Also Published As

Publication number Publication date
TW202326493A (zh) 2023-07-01
CN116361868A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
KR20030095828A (ko) 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법
US11513734B2 (en) Hardware-based power management integrated circuit register file write protection
JP6139727B2 (ja) Ｅｃｃで保護されたメモリを用いる使用のためのｍｂｉｓｔデバイス
JP2015506039A (ja) 統合データマスキング、データポイズニング及びデータバス反転シグナリング
TWI721905B (zh) 電子熔絲電路
JP2004104797A (ja) 改良された差動形態の遷移符号化のための方法およびシステム
TWI829060B (zh) 處理電路、控制系統及控制方法
US10747288B2 (en) Encoded drive power enable for storage enclosures with storage drives
US9299403B2 (en) Semiconductor devices and semiconductor systems including the same
US20160164501A1 (en) Semiconductor apparatus
JP6070600B2 (ja) マイクロコンピュータ
TWI823224B (zh) 控制電路及控制方法
US7058842B2 (en) Microcontroller with multiple function blocks and clock signal control
TWI818659B (zh) 微控制器、操作系統及控制方法
US8635418B2 (en) Memory system and method for passing configuration commands
US7405592B2 (en) Integrated circuit capable of minimizing switch transitions
KR20140029819A (ko) 반도체 메모리 장치
US20090108928A1 (en) Large-scale integrated circuit
JP2008256527A (ja) 半導体集積回路
KR100261080B1 (ko) Pci버스와isa버스사이의통신제어회로및알고리듬
US7372852B2 (en) Integrated circuit capable of balancing switch transitions
TW202232314A (zh) 系統單晶片及控制方法
WO2023038836A1 (en) Fault protected signal splitter apparatus
JP4682786B2 (ja) マイクロコンピュータ
JP2002351751A (ja) ポート制御方法