TWI824219B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI824219B
TWI824219B TW109146814A TW109146814A TWI824219B TW I824219 B TWI824219 B TW I824219B TW 109146814 A TW109146814 A TW 109146814A TW 109146814 A TW109146814 A TW 109146814A TW I824219 B TWI824219 B TW I824219B
Authority
TW
Taiwan
Prior art keywords
substrate
ferroelectric
dielectric layer
bottom electrode
semiconductor device
Prior art date
Application number
TW109146814A
Other languages
English (en)
Other versions
TW202125718A (zh
Inventor
世海 楊
志安 徐
晨晨 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202125718A publication Critical patent/TW202125718A/zh
Application granted granted Critical
Publication of TWI824219B publication Critical patent/TWI824219B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體裝置，包括：一基板；位於基板上的第一介電層；位於基板上且位於半導體裝置的第一區域中的記憶體單元，其中記憶體單元包括第一介電層中的第一鐵電結構，第一鐵電結構包括第一底部電極、第一頂部電極、以及第一底部電極與第一頂部電極之間的第一鐵電層；以及位於基板上且位於半導體裝置的第二區域中的可調電容，其中可調電容包括第二鐵電結構，第二鐵電結構包括第二底部電極、第二頂部電極、以及第二底部電極與第二頂部電極之間的第二鐵電層，其中第二鐵電結構的至少一部分位於第一介電層中。

Description

半導體裝置及其形成方法
本揭露係有關於一種半導體裝置，特別係有關於一種在裝置的記憶體裝置區域具有鐵電隨機存取記憶體(FRAM或FeRAM)且在裝置的射頻(RF)電路區域具有可調電容(例如：在電容的頂部與底部電極之間具有鐵電薄膜的電容)的半導體裝置(例如：系統單晶片裝置)。
半導體裝置被用於各種電子應用中，例如個人電腦、行動電話、數位相機以及其他電子設備。典型的半導體裝置製造方法會藉由在半導體基板上沉積絕緣或介電層、導電層及半導體層的材料，以及使用微影(lithography)及蝕刻技術圖案化各種材料層以在其上形成電路組件與元件。
半導體產業藉由持續地降低最小特徵尺寸來改進各種電子組件(例如：電晶體、二極體、電阻器、電容等)的積體密度，這允許更多的組件被整合在給定的面積中。然而，隨著最小特徵尺寸的降低，隨之孕育而生的額外問題需要得到解決。
本揭露實施例提供一種半導體裝置。上述半導體裝置包括：一基板；位於基板上的第一介電層；位於基板上且位於上述半導體裝置的第一區域中的記憶體單元，其中記憶體單元包括第一介電層中的第一鐵電結構，第一鐵電結構包括第一底部電極、第一頂部電極、以及第一底部電極與第一頂部電極之間的第一鐵電層；以及位於基板上，且位於上述半導體裝置的第二區域中的可調電容，其中可調電容包括第二鐵電結構，第二鐵電結構包括第二底部電極、第二頂部電極、以及第二底部電極與第二頂部電極之間的第二鐵電層，其中第二鐵電結構的至少一部分位於第一介電層中。
本揭露實施例提供一種半導體裝置。上述半導體裝置包括：一基板；位於基板之第一區域上的記憶體裝置，其中記憶體裝置包括第一鐵電結構，第一鐵電結構包含第一頂部電極、第一鐵電薄膜、以及第一底部電極；以及位於基板之第二區域上的射頻(RF)裝置，其中射頻裝置包括可調電容，可調電容包含第二鐵電結構，第二鐵電結構包括第二頂部電極、第二鐵電薄膜、以及第二底部電極。
本揭露實施例提供一種半導體裝置的形成方法。上述半導體裝置的形成方法包括：在基板上形成第一介電層，第一介電層自上述半導體裝置的第一裝置區域延伸至半導體裝置的第二裝置區域；在基板上之第一裝置區域中形成記憶體裝置的記憶體單元，其中記憶體單元的形成包括在第一介電層中形成第一鐵電結構，第一鐵電結構的形成包括相繼地在基板上形成第一底部電極、第一鐵電層、以及第一頂部電極；以及在基板上之第二裝置區域中形成射頻(RF)電路的可調電容，其中可調電容的形成包括在第一介電層中形成第二鐵電結構，第二鐵電結構的形成包括相繼地在基板上形成第二底部電極、第二鐵電 層、以及第二頂部電極。
100:半導體裝置
101:基板
103,104:電子組件
105:導電特徵
107,110:介電層
111,113:導電特徵
120:介電層
121:底部電極
122A:鐵電結構
123:鐵電層
125:頂部電極
126:鐵電結構
130:介電層
131~137:導電特徵
200:第一區域
300:第二區域
117:開口
135T,137T:溝槽開口
131V,133V:通孔開口
S1:交換器
141:電壓供應
143:RF電路
145:調變電壓供應
100A:半導體裝置
122B:電容
100B:半導體裝置
122C:可調電容
125C:中心部分
125T:頂部部分
A-A,B-B:截面
121A:第一部分
121B:第二部分
121C:第三部分
H:高度
100C:半導體裝置
124:開口
303:半導體晶粒
400:晶圓
1000:方法
1010~1030:操作
本揭露之態樣自後續實施方式及附圖可更佳理解。須強調的是，依據產業之標準作法，各種特徵並未按比例繪製。事實上，各種特徵之尺寸可能任意增加或減少以清楚論述。
第1圖係根據實施例所示，具有鐵電隨機存取記憶體(FRAM或FeRAM)單元及可調電容的半導體裝置的截面圖。
第2圖至第9圖係根據實施例所示，第1圖之半導體裝置的一部分在製造的各種階段的截面圖。
第10圖係根據實施例所示，可調電容的各種操作狀態。
第11圖係根據實施例所示，具有FRAM記憶體單元及可調電容的半導體裝置的截面圖。
第12圖係根據實施例所示，具有FRAM記憶體單元及兩個不同可調電容的半導體裝置的截面圖。
第13A圖至第13C圖係根據實施例所示，可調電容的各種圖式。
第14圖係根據實施例所示，具有FRAM記憶體單元及第13A圖至第13C圖之可調電容的半導體裝置的截面圖。
第15圖至第19圖係根據實施例所示，第14圖之半導體裝置的一部分在製造的各種階段的截面圖。
第20圖係根據實施例所示，包括複數半導體晶粒之晶圓的透視圖。
第21圖係根據實施例所示，第20圖之半導體晶粒的方塊圖。
第22圖係根據實施例所示，形成半導體裝置之方法的流程圖。
以下之揭露提供許多不同實施例或範例，用以實施本揭露之不同特徵。本揭露之各部件及排列方式，其特定範例敘述於下以簡化說明。理所當然的，這些範例並非用以限制本揭露。舉例來說，若敘述中有著第一特徵成形於第二特徵之上或上方，其可能包含第一特徵與第二特徵以直接接觸成形之實施例，亦可能包含有附加特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵間並非直接接觸之實施例。在本文的整個說明書中，除非另有說明，否則不同圖式中相同的參考編號代表相同或相似的組件，且使用相同或相似的一或多種材料以相同或相似的方法形成。
進一步來說，本揭露可能會使用空間相對術語，例如「在...下方」、「下方」、「低於」、「在...上方」、「高於」及類似詞彙，以便於敘述圖式中一個元件或特徵與其他元件或特徵間之關係。除了圖式所描繪之方位外，空間相對術語亦欲涵蓋使用中或操作中之裝置其不同方位。設備可能會被轉向不同方位(旋轉90度或其他方位)，而此處所使用之空間相對術語則可相應地進行解讀。
鐵電隨機存取記憶體(ferroelectric random access memory,FRAM或FeRAM)，例如嵌入式FeRAM，由於其快速的讀取/寫入速度以及小尺寸而成為下一代非揮發性(non-volatile)記憶體的候選者。一般而言，FeRAM應用與RF微波應用在半導體的製造中被視為不同的應用，且FeRAM記憶體應用與RF/微波應用的裝置是分開製造的。當使用鐵電材料時，應用的領域(例如：記憶體應用 與諸如RF濾波器及振盪器的高頻應用)是脫鉤的。因為如此，具有兩種應用(例如：記憶體與高頻應用)的產品通常會被實施於不同的晶片(例如：記憶體晶片與RF電路晶片)上，且這些晶片在不同的製程中被製造。
在本揭露中，FeRAM製程被用於製造可調電容(tunable capacitor)，以允許記憶體及高頻(high frequency)功能整合在相同晶片(例如：系統單晶片(system-on-chip,SoC))上並用於多樣化的應用。在一個實施例中，鐵電可調電容被製造於與FeRAM之鐵電結構相同的水平上(例如：位在基板上之相同的介電層中)，不過是位在相同晶片的不同區域中。舉例來說，FeRAM被形成在晶片的記憶體裝置區域中，而可調電容被形成在晶片的RF電路區域中(例如：用於高頻應用)。
第1圖係根據實施例所示，具有鐵電隨機存取記憶體(FRAM或FeRAM)單元及可調電容的半導體裝置100的截面圖。舉例來說，半導體裝置100可為具有整合在相同半導體基板上之記憶體裝置(例如：FeRAM)及射頻(radio frequency,RF)電路的半導體晶粒(亦可稱為晶粒(die)或晶片)。為使說明簡化，第1圖僅顯示了半導體裝置的一部分，且並非半導體裝置100的所有特徵都顯示於第1圖中。
參照第1圖，半導體裝置100具有形成於基板101之中/之上的複數電子組件(例如：電子組件103、電子組件104)。舉例來說，電子組件103/104可為電晶體，不過，亦可形成諸如電阻器、電容器或電感器的其他合適電子組件。基板101可為半導體基板，例如摻雜或未摻雜的矽，或是絕緣體上半導體(semiconductor-on-insulator,SOI)基板的主動層(active layer)。基板101可包括其他半導體材料，例如鍺；亦可包括化合物半導體，包含碳化矽、砷化鎵、磷化 鎵、氮化鎵、磷化銦、砷化銦及/或銻化銦；或是包括合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或者是其組合。亦可使用其他基板，例如多層或梯度(gradient)基板。
互連結構被形成在基板101及電子組件103/104上，以連接電子組件103/104來形成功能性電路。舉例來說，可藉由在基板101之一或多個介電層中形成金屬化(metallization)圖案來形成互連結構。舉例來說，第1圖所示之介電層107、介電層110及介電層107/110中的導電特徵105、導電特徵111、導電特徵113，即為互連結構的一部分。導電特徵105/111/113將電子組件103/104電性耦接至後續形成於介電層110上的結構/電路。
第1圖顯示了半導體裝置100之第一區域200(亦可以稱為第一裝置區域200)中的鐵電結構126，以及半導體裝置100之第二區域300(亦可稱為第二裝置區域300)中的鐵電結構122A。在所示實施例中，第一區域200是用於形成記憶體裝置(例如：FRAM裝置)的記憶體裝置區域，而第二區域300則是用於形成RF電路(例如：振盪器、RF濾波器)的射頻(RF)電路區域。此處，RF電路是指為了高頻應用而設計的電路，例如RF應用及/或微波應用。在下文的討論中，鐵電結構(例如：鐵電結構126、122A)亦可被稱為鐵電裝置。
如第1圖所示，每個鐵電結構126/122A包括底部電極121、鐵電層123以及頂部電極125。在第1圖的範例中，鐵電結構126/122A被形成在基板101上方的介電層120中，並具有與介電層120之上方表面呈水平(level)的頂部電極125的上方表面，以及與介電層120之下方表面呈水平的底部電極121的下方表面。在下文中詳細討論關於半導體裝置100的材料與形成方法。
鐵電結構126的底部電極121、鐵電層123及頂部電極125具有相同 的尺寸(例如：在俯視圖中具有相同的尺寸或表面積)，使得底部電極121的各個側壁、鐵電層123的各個側壁、與頂部電極125的各個側壁在第1圖的截面圖中對準。與之相反，鐵電結構122A的頂部電極125與鐵電層123具有相同的尺寸，但鐵電結構122A的底部電極121大於鐵電結構122A的頂部電極125。具體來說，在第1圖中，底部電極121、鐵電層123與頂部電極125的左側側壁是對準的，但底部電極121的右側側壁延伸超出頂部電極125的橫向範圍(或鐵電層123的橫向範圍)。
第1圖進一步顯示了形成在介電層120上的介電層130，以及形成在介電層130中的導電特徵131、導電特徵133、導電特徵135、導電特徵137(例如，通孔(via)或導線)。在第1圖的範例中，鐵電結構126的頂部電極125經由導電特徵133(例如：通孔)電性耦接至導電特徵135(例如：導線)，而鐵電結構126的底部電極121經由導電特徵113/111/105電性耦接至諸如電晶體104的源極/汲極區域，進而形成1T-1C記憶體單元，其中T代表電晶體，而C代表電容器。在1T-1C記憶體單元中，鐵電層123的電性極化方向由外部電場設置為例如兩個極化方向之一，以指示儲存在記憶體單元中的「0」或「1」。外部電場可藉由施加橫跨頂部電極125與底部電極121的正電壓或負電壓來產生。因此，在1T-1C記憶體單元中，被用作記憶體元件的鐵電結構126用於儲存資訊，例如藉由改變鐵電層123的電性極化方向來儲存位元「0」或位元「1」。在記憶體單元中，鐵電結構並不具備可調電容(例如：具有可調整之電容的電容器)的功能。
仍舊參照第1圖，鐵電結構122A的頂部電極125經由導電特徵133(例如：通孔)電性耦接至導電特徵135(例如：導線)。底部電極121的上方表面與導電特徵131(例如：通孔)接觸(例如：物理接觸)，並經由導電特徵131電性耦 接至導電特徵137(例如：導線)。底部電極121的下方表面與導電特徵113(例如：通孔)接觸(例如：物理接觸)，並經由導電特徵113/111/105電性耦接至電子組件103(例如：電晶體、電阻器或電感器)。應注意的是，鐵電結構122A的底部電極121具有兩條電性路徑，例如連接到導電特徵137的上方路徑，以及連接到電子組件103的下方路徑。如同將於下文詳加討論的，上方路徑用於微調(fine tuning，例如：調整)鐵電結構122A的電容，而下方路徑用於形成包括鐵電結構122A的RF電路。因此，第二區域300中的鐵電結構122A用作RF電路中的可調電容，且可被稱為可調電容(鐵電結構122A)。
在一些實施例中，鐵電層123的介電常數表現出對施加到鐵電層123的電壓及/或鐵電層123所操作的頻率的依賴性。因此，鐵電結構122A可被用作用於RF/微波應用的可調電容。舉例來說，鐵電結構122A可被用作壓控振盪器(voltage-controlled oscillator,VCO)電路中或具有可調濾波器頻寬的RF濾波器電路中的可調電容。在一些實施例中，鐵電結構122A被用作RF電路中的可調電容，該RF電路包括電子組件103、鐵電結構122A、以及RF電路的其他部分(例如：見第10圖中的RF電路143)。換句話說，鐵電結構122A、電子組件103、以及RF電路的其他部分(例如：見第10圖中的RF電路143)，形成了完整的RF電路，該RF電路提供了所設計的RF功能(例如：作為振盪器電路或RF濾波器)。
在一些實施例中，鐵電結構126與鐵電結構122A被形成在半導體裝置100的相同介電層(例如：介電層120)中，且在相同的製程操作中被形成。在一些實施例中，鐵電結構126與鐵電結構122A的對應層(例如：底部電極121、鐵電層123及頂部電極125)在相同的製程操作中由相同的材料形成。
第2圖至第9圖係根據實施例所示，第1圖之半導體裝置100的一部 分在製造的各種階段中的截面圖。具體來說，第2圖至第9圖僅顯示第1圖之包含了鐵電結構122A的第二區域300，且並未顯示第1圖之第一區域200。閱讀本揭露之本揭露技術領域具通常知識者將能輕易理解，能夠使用相同或相似的材料並以相同或相似的製程操作形成第一區域200中的對應特徵，例如：鐵電結構126。
現在參照第2圖，諸如電晶體、電阻器、電感器等的電子組件103被形成在基板101之中/之上。使用諸如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)等之合適的形成方法，在基板101上形成可包含氧化矽、氮化矽等的介電層107及110。藉由圖案化介電層107/110以及使用合適之形成方法(例如：電鍍(plating)、鑲嵌、雙重鑲嵌(dual-damascene)等)在介電層107/110的圖案中形成電性導電材料，包含電性導電材料(例如：銅、鋁等)的導電特徵105、111及113(例如：通孔或導線)被形成在介電層107/110中。
接著，在第3圖中，介電層120被形成在介電層110上。介電層120可包括與介電層110相同或相似的材料，且可使用相同或相似的形成方法來形成，因此不再贅述。接著，使用諸如微影及圖案化的技術在介電層120中形成開口。之後，底部電極121、鐵電層123、以及頂部電極125被相繼地形成於開口中。底部電極121電性耦接至下方的導電特徵113，並與導電特徵113接觸(例如：物理接觸)。
在一些實施例中，底部電極121包括電性導電材料，例如TiN、TaN、W、Ru、Co、Cu等，且藉由諸如PVD、CVD、電漿增強型CVD(plasma-enhanced CVD,PECVD)等之合適的沉積方法形成。在一些實施例中，底部電極121的厚度介於約20nm(奈米)至約50nm之間。
接下來，鐵電層123被形成於底部電極121上。在所繪實施例中，鐵電層123包括鐵電材料。在一些實施例中，鐵電材料為鉿(Hf)基材料(亦稱為含鉿材料)，例如HfZrO、HfAlO、HfLaO、HfON或HfO2。舉例來說，鉿基材料的厚度可介於約5nm至約50nm之間。在一些實施例中，鐵電層123包括鉛基材料(亦稱為含鉛材料)，例如鋯鈦酸鉛(lead zirconate titanate,PZT)或鉭酸鍶鉍(strontium bismuth tantalite,SBT)。鉛基材料的厚度可介於約100nm至約5μm(微米)之間。可使用合適的沉積方法形成鐵電層123，例如原子層沉積(atomic layer deposition,ALD)、電漿增強型ALD(plasma-enhanced ALD,PEALD)等。
接著，頂部電極125被形成於鐵電層123上。頂部電極125可包括與底部電極121相同或相似的材料，並使用相同或相似的形成方法來形成，因此不再贅述。舉例來說，頂部電極125的厚度可介於約20nm至約500nm之間。在形成頂部電極125後，可執行諸如化學機械研磨(chemical mechanical planarization,CMP)的平坦化製程，以自介電層120的上方表面移除材料(例如：底部電極121、鐵電層123及頂部電極125)的多餘部分，並達成頂部電極125與介電層120之間共面的(coplanar)上方表面。
接著，在第4圖中，頂部電極125的一部分及鐵電層123的一部分被移除，以在介電層120中形成開口117，其中開口117曝露底部電極121。舉例來說，圖案化的遮罩層，例如圖案化的光阻(photoresist)，可被形成於介電層120上並在非等向性(anisotropic)蝕刻製程中被用作蝕刻遮罩，以形成開口117。在用於形成開口117的蝕刻製程後，頂部電極125的剩餘部分形成鐵電結構122A的頂部電極125、鐵電層123的剩餘部分形成鐵電結構122A的鐵電層123、且底部電極121被稱為鐵電結構122A的底部電極121。
本揭露技術領域具通常知識者將能理解，為了在第1圖之第一區域200中形成鐵電結構126，可執行第2圖及第3圖中相同或相似的製程操作，且可省略第4圖中的製程(例如：形成開口117)。
接著，在第5圖中，介電層130被形成在介電層120上。介電層130亦填充了開口117。介電層130可包括與介電層110相同或相似的材料，並可使用相同或相似的形成方法來形成，因此不再贅述。
接著，在第6圖中，溝槽開口135T及溝槽開口137T被形成在介電層130中。在一些實施例中，溝槽開口135T及溝槽開口137T是藉由下列方式形成：在介電層130上形成圖案化的遮罩層(例如：圖案化的光阻層)，接著執行非等向性蝕刻製程以移除介電層130被圖案化之遮罩層所曝露的部分。在形成溝槽開口後，圖案化之遮罩層接著被移除，例如藉由剝離(stripping)或灰化(ashing)來移除。
接著，在第7圖中，通孔開口133V被形成，通孔開口133V自溝槽開口135T的底部延伸至頂部電極125。換句話說，頂部電極125經由通孔開口133V而曝露。可藉由與用於形成溝槽開口135T之製程操作相似的製程操作來形成通孔開口133V，因此細節不再重複。
接著，在第8圖中，通孔開口131V被形成，通孔開口131V自溝槽開口137T的底部延伸至底部電極121。換句話說，底部電極121經由通孔開口131V而曝露。
接著，在第9圖中，諸如通孔的導電特徵131/133及諸如導線的導電特徵135/137，被分別形成在通孔開口131V/133V及溝槽開口135T/137T中。導電特徵包括諸如銅、鋁等的電性導電材料，並使用諸如電鍍、鑲嵌、雙鑲嵌等 合適的形成方法來形成。在形成之後，導電特徵135經由導電特徵133電性耦接至頂部電極125，而導電特徵137經由導電特徵131電性耦接至底部電極121的上方表面。
如本揭露技術領域具通常知識者所能輕易理解的，可在附加的製程操作中形成附加的特徵，以完成半導體裝置100的製造。舉例來說，附加的介電層、附加的導電特徵、及/或附加的電子組件可被形成，並電性耦接至第9圖所示的結構以完成半導體裝置100的製造。為使說明簡化，此處並未討論細節。
第10圖顯示在一個實施例中，可調電容(鐵電結構122A)的各種操作狀態。可調電容(鐵電結構122A)可為第1圖中的鐵電結構122A。為使說明簡化，第10圖僅顯示可調電容(鐵電結構122A)及其電性連接，而諸如第9圖中之介電層110、120、130的其他特徵則並未顯示。
在一些實施例中，當在RF電路中使用時，可調電容(鐵電結構122A)在兩種狀態下操作，例如初始化狀態(initialization state)及正常操作狀態(normal operation state)。在初始化狀態下，藉由施加跨越頂部電極125與底部電極121的正電壓或負電壓來設置可調電容(鐵電結構122A)的電容。正電壓或負電壓設置鐵電層123的極化方向，因而設置可調電容(鐵電結構122A)的標稱電容(nominal capacitance)。如下文所述，可藉由在底部電極121上施加調變(modulation)電壓來進一步微調可調電容(鐵電結構122A)的電容。
第10圖顯示交換器S1，交換器S1經由例如導電特徵135電性耦接到頂部電極125。交換器S1可為任何合適的交換器，例如整合在半導體裝置中的電晶體交換器。在初始化狀態期間，交換器S1電性耦接至電壓供應(voltage supply)141(例如：+5V電壓供應)，使得頂部電極125具有與電壓供應141相同的 電壓。在正常操作狀態期間，交換器S1電性耦接至RF電路143(例如：振盪器或RF濾波器)，如第10圖中虛線所示，使得可調電容(鐵電結構122A)電性耦接至RF電路143並作為RF電路的(可調)電容器。換句話說，在正常操作狀態下，可調電容(鐵電結構122A)與RF電路143一起工作，以形成完整的RF電路並提供所設計的RF功能。RF電路143可被整合在半導體裝置100中。
在第10圖中，底部電極121的下方表面電性耦接至電子組件103(例如：電晶體)，而底部電極121的上方表面經由例如導電特徵137電性耦接至調變電壓供應145。因為鐵電層123的介電常數表現出了對施加的電壓的依賴性，因此在一些實施例中，可調電容(鐵電結構122A)的電容可藉由經由導電特徵137在底部電極121處施加調變電壓來微調(例如：調整)。
下文藉由範例來描述可調電容(鐵電結構122A)的操作。舉例來說，思及具有鐵電層123的可調電容(鐵電結構122A)，鐵電層123在+3V下其極化方向自第一極化方向改變為第二極化方向。假設在初始化狀態期間，鐵電層123需要被設置為第二極化方向。因此，在初始化狀態期間，交換器S1電性耦接至電壓供應141，電壓供應141向頂部電極125提供例如+5V的電壓。假設底部電極121由於其在電路中的電性連接而具有零電壓，則頂部電極125與底部電極121之間的電壓差為+5V，此電壓差高於切換鐵電層123之極化方向所需的+3V。為了微調可調電容(鐵電結構122A)的電容，調變電壓供應145可向底部電極121施加一個調變電壓，例如0V與+2V之間的電壓。藉由施加這樣的調變電壓，頂部電極125與底部電極121之間的電壓差仍然高於+3V，但可在+3V與+5V之間變化。電壓變化導致了鐵電層123之介電常數的變化，並因此改變了可調電容(鐵電結構122A)的電容。換句話說，藉由改變調變電壓，可調電容(鐵電結構122A)可提供 複數(例如：3、4或更多)個不同的電容值。在一些實施例中，藉由改變調變電壓(例如：連續地)，可調電容(鐵電結構122A)在調整範圍內提供連續變化的電容值。舉例來說，可調電容(鐵電結構122A)的電容可在約0.5Cmax與Cmax之間變化，其中Cmax是可調電容(鐵電結構122A)的最大電容值。
在一些實施例中，在初始化狀態下施加調變電壓，並在正常操作狀態下維持(例如：施加)調變電壓。在正常操作狀態期間，調變電壓的數值可被調整(例如：增加或減少)，例如基於使用者的設定調整，以為可調電容(鐵電結構122A)提供動態(dynamically)(例如：即時或隨選(on-demand))可調電容。在一些實施例中，並未在初始化狀態下施加調變電壓，而是在正常操作狀態下施加調變電壓。在又一些其他實施例中，調變電壓供應145被省略，且因此，導電特徵137並未連接到調變電壓供應，在這種案例中，可調電容(鐵電結構122A)的行為類似於具有固定數值的不可調電容器。
第11圖係根據實施例所示，在第一區域200具有FeRAM記憶體單元且在第二區域300具有可調電容之半導體裝置100A的截面圖。半導體裝置100A近似於第1圖之半導體裝置100，但第11圖之可調電容包括並聯耦接的兩個電容器。具體來說，第11圖的可調電容包括可調電容(鐵電結構122A)以及另一個電容122B。第11圖中的可調電容(鐵電結構122A)(例如：可調電容)與第1圖中的可調電容(鐵電結構122A)相同。第11圖中的電容122B具有與第一區域200中的鐵電結構126相同或相似的結構。在一些實施例中，電容122B並聯耦接至可調電容(鐵電結構122A)，以增加第11圖之可調電容的電容。第11圖顯示了將可調電容(鐵電結構122A)/電容122B的底部電極121電性耦接在一起的導電特徵111。可調電容(鐵電結構122A)/電容122B的頂部電極125可藉由形成在介電層130上的導電特 徵(未顯示)而耦接在一起。
第12圖係根據實施例所示，具有FeRAM記憶體單元以及兩個不同可調電容之半導體裝置100B的截面圖。第12圖之第一區域200中的FeRAM記憶體單元與第1圖的FeRAM記憶體單元相同。在第12圖的第二區域300中，顯示了兩個可調電容。在第二區域300左側的可調電容(鐵電結構122A)與第1圖中的可調電容(鐵電結構122A)相同。另一個包括兩個並聯耦接之電容器的可調電容，與第11圖中的可調電容相同。
第13A圖至第13C圖係根據實施例所示，可調電容122C的各種圖式(例如：透視圖、截面圖)。第13A圖顯示可調電容122C的透視圖，第13B圖顯示沿著第13A圖中之截面A-A的可調電容122C的截面圖，而第13C圖則顯示沿著第13B圖中之截面B-B的可調電容122C的截面圖。第13A圖至第13C圖進一步顯示了連接至可調電容122C的導電特徵135及導電特徵137(例如：通孔或導線)。
如第13A圖至第13C圖所示，不同於具有平行且呈板狀之頂部電極125及底部電極121的可調電容(鐵電結構122A)，可調電容122C具有圓柱狀的頂部電極125及底部電極121。具體來說，底部電極121具有中空的圓柱形狀。頂部電極125具有圓柱狀的中心部分125C。中心部分125C延伸至底部電極121之中，並被底部電極121所圍繞。頂部電極125還具有頂部部分125T，頂部部分125T位在中心部分125C之上，並連接至中心部分125C。鐵電層123位於頂部電極125與底部電極121之間，並圍繞頂部電極125之圓柱狀的中心部分125C。導電特徵135、137及111分別電性耦接至頂部電極125、底部電極121的上方表面及底部電極121的下方表面。
第14圖係根據實施例所示，具有FeRAM記憶體單元以及第13A圖 至第13C圖之可調電容122C的半導體裝置100C的截面圖。在第14圖中，第一區域200中的FeRAM記憶體單元與第1圖的FeRAM記憶體單元相同。在第14圖的範例中，鐵電結構126被設置於介電層120中。鐵電結構126之底部電極121的面對基板101的下方表面，與介電層120的下方表面呈水平，而鐵電結構126之頂部電極125的上方表面，與介電層120之背對(facing away from)基板101的上方表面呈水平。
可調電容122C至少部分地被形成在介電層120中。如第14圖所示，可調電容122C的底部電極121具有第一部分121A、第二部分121B、以及第三部分121C。第一部分121A沿著介電層120之遠離(distal from)基板101的上方表面延伸。第二部分121B自介電層120的上方表面，延伸至介電層120之面對基板101的下方表面。第三部分121C被設置在介電層120的下方表面處，並以與介電層120之下方表面平行的方式延伸。第三部分121C連接沿著介電層120之相對的內側側壁設置的第二部分121B。
仍舊參照第14圖，可調電容122C的鐵電層123順應性地(conformally)沿著底部電極121的上方表面延伸。因此，可調電容122C的鐵電層123，具有沿著底部電極121之第一部分121A延伸的第一部分、沿著底部電極121之第二部分121B延伸的第二部分，以及沿著底部電極121之第三部分121C延伸的第三部分。
可調電容122C的頂部電極125具有中心部分125C，中心部分125C延伸至介電層120中且被鐵電層123所包圍。可調電容122C的頂部電極125更具有頂部部分125T，頂部部分125T被設置於中心部分125C上方，並覆蓋(例如：物理接觸)鐵電層123的上方表面。
如第14圖所示，可調電容122C之底部電極121的面對基板101的最低表面(例如：第三部分121C的下方表面)，與介電層120的下方表面呈水平，而可調電容122C之頂部電極125的背對基板101的上方表面，自基板101延伸得比介電層120之上方表面還遠。換句話說，可調電容122C的一部分在介電層120的上方表面之上延伸。因此，與第1圖、第11圖及第12圖中的可調電容相比，可調電容122C的圓柱狀結構提供了額外的尺寸(例如：第14圖中的垂直尺寸)，以調整可調電容122C的電容。舉例來說，頂部電極125之中心部分125C的高度H可被調整，以改變頂部電極125與底部電極121之間的面積，進而改變可調電容122C的電容。因此，可調電容122C亦可被稱為具有三維(3D)結構，或是具有3D圓柱狀結構。
可調電容122C可在兩個操作階段中操作，例如初始化狀態及正常操作狀態，類似於上文參照第10圖所討論者。因此，此處不再贅述。
第15圖至第20圖係根據實施例所示，第14圖之半導體裝置100C的一部分在製造的各種階段的截面圖。具體來說，第15圖至第20圖僅顯示包括可調電容122C的第14圖的第二區域300，且並未顯示第14圖中的第一區域200。此外，為使說明簡化，並未顯示第14圖中特定的薄層(例如：基板101、介電層107)。閱讀本揭露之本揭露技術領域具通常知識者將能輕易理解，能夠使用相同或相似的材料並以相同或相似的製程操作形成第一區域200中的對應特徵，例如：鐵電結構126。
現在參照第15圖，導電特徵111/113被形成在介電層110中。接著，介電層120被形成在介電層110上，並使用諸如微影及蝕刻技術在介電層120中形成開口124。開口124曝露導電特徵113的上方表面。
接著，在第16圖中，底部電極121被形成，以襯墊(line)介電層120的上方表面，並襯墊開口124的側壁及底部。可使用諸如ALD的順應性沉積方法來形成底部電極121。在形成底部電極121後，相繼地在底部電極121上順應性地形成鐵電層123及頂部電極125，例如使用諸如ALD的順應性沉積方法來形成。
接著，在第17圖中，頂部電極125的一些部分及鐵電層123的一些部分被移除，以曝露底部電極121。可執行使用圖案化蝕刻遮罩的非等向性蝕刻製程，以移除頂部電極125的一些部分及鐵電層123的一些部分。可執行額外的蝕刻製程以圖案化底部電極121。在一或多個蝕刻製程後，頂部電極125的剩餘部分形成可調電容122C的頂部電極125、鐵電層123的剩餘部分形成可調電容122C的鐵電層123、而底部電極121的剩餘部分則形成可調電容122C的底部電極121。
接著，在第18圖中，介電層130被形成在介電層120上。接下來，溝槽開口135T、溝槽開口137T以及通孔開口133V、通孔開口131V被形成於介電層130中。頂部電極125與底部電極121各自被對應的通孔開口所曝露。
接著，在第19圖中，導線(導電特徵135)、導線(導電特徵137)以及通孔(導電特徵133)、通孔(導電特徵131)分別被形成在溝槽開口135T、溝槽開口137T以及通孔開口133V、通孔開口131V中。因此，形成了如第14圖所示之可調電容122C和連接至可調電容122C的導電特徵。
第20圖係根據實施例所示，包含複數半導體晶粒303的晶圓400的透視圖。半導體晶粒303中的每一者可包括諸如第1圖、第11圖、第12圖及第14圖所示的記憶體區域(例如：FeRAM裝置區域)以及RF電路區域(例如：具有可調電容)。
第21圖係根據實施例所示，半導體晶粒303的方塊圖。如第21圖所示，半導體晶粒303包括FeRAM裝置區域(例如：具有鐵電結構126以形成1T-1C記憶體單元)，以及RF/微波電路區域(例如：具有諸如可調電容(鐵電結構122A)、可調電容(鐵電結構122A)與可調電容122B或可調電容122C之組合的可調電容)。半導體晶粒303可進一步包括其他裝置區域，例如邏輯裝置區域以及用於其他功能塊的區域。
第22圖係根據實施例所示，形成半導體裝置的方法1000的流程圖。應理解的是，第22圖所示的實施方法，僅為許多可能之實施方法的範例。本揭露所屬技術領域具通常知識者將能體悟許多變化、替代方案及修改方法。舉例來說，如第22圖所示的各種操作可被增加、移除、取代、重新排列、或是重複。
現在參照第22圖，在操作1010中，第一介電層被形成在基板上，第一介電層自半導體裝置的第一裝置區域延伸至半導體裝置的第二區域。在操作1020中，記憶體裝置的記憶體單元被形成在第一裝置區域的基板上，其中記憶體單元的形成包括在第一介電層中形成第一鐵電結構，其中第一鐵電結構的形成包括在基板上相繼地形成第一底部電極、第一鐵電層、以及第一頂部電極。在操作1030中，射頻(RF)電路的可調電容被形成在第二裝置區域中的基板上，其中可調電容的形成包括在第一介電層中形成第二鐵電結構，其中第二鐵電結構的形成包括在基板上相繼地形成第二底部電極、第二鐵電層、以及第二頂部電極。
本揭露實施例可達成許多優點。舉例來說，在本揭露中，用於在半導體裝置之記憶體裝置區域中形成FeRAM記憶體單元的現行FeRAM製程，亦 可被用於在半導體裝置的RF電路區域中形成可調電容，因此允許記憶體與高頻功能在相同晶片(例如：系統單晶片)上達成多樣化的應用(例如：FeRAM與高頻可調電路)。所揭露之RF電路區域中的可調電容及FeRAM記憶體單元中的鐵電結構，可使用相同的製程及相同的材料在相同的介電層中形成，因此降低了製造成本，且能夠輕易地整合到現行的製造流程中。
根據本揭露實施例，一種半導體裝置包括：一基板；位於基板上的第一介電層；位於基板上且位於上述半導體裝置的第一區域中的記憶體單元，其中記憶體單元包括第一介電層中的第一鐵電結構，第一鐵電結構包括第一底部電極、第一頂部電極、以及第一底部電極與第一頂部電極之間的第一鐵電層；以及位於基板上，且位於上述半導體裝置的第二區域中的可調電容，其中可調電容包括第二鐵電結構，第二鐵電結構包括第二底部電極、第二頂部電極、以及第二底部電極與第二頂部電極之間的第二鐵電層，其中第二鐵電結構的至少一部分位於第一介電層中。
在一個實施例中，第一區域為包括記憶體裝置的記憶體裝置區域，而第二區域為包括射頻(RF)電路的射頻電路區域。在一個實施例中，第一鐵電結構被配置以成為記憶體裝置的一部分，而第二鐵電結構被配置以成為射頻電路的一部分。在一個實施例中，第一頂部電極及第一底部電極具有相同的尺寸，而第二頂部電極小於第二底部電極。在一個實施例中，上述半導體裝置更包括：位於基板上且位於上述半導體裝置的第一區域中第一導電特徵及第二導電特徵，其中第一導電特徵位於第一頂部電極之上並與第一頂部電極接觸，而第二導電特徵位於第一底部電極之下並與第一底部電極接觸；以及位於基板上且位於上述半導體裝置的第二區域中的第三導電特徵、第四導電特徵及第五導 電特徵，其中第三導電特徵位於第二頂部電極之上並與第二頂部電極接觸，第四導電特徵位於第二底部電極之遠離基板的上方表面之上，並與第二底部電極之上方表面接觸，而第五導電特徵位於第二底部電極之面對基板的下方表面之下，並與第二底部電極之下方表面接觸。在一個實施例中，第三導電特徵被配置以在可調電容之初始化狀態期間耦接至電壓供應，且第三導電特徵被配置以在可調電容之正常操作狀態期間耦接至射頻電路。在一個實施例中，第五導電特徵被配置為耦接到調變電壓供應，以在正常操作狀態期間用於微調可調電容的電容。在一個實施例中，調變電壓供應所提供的調變電壓被配置以在正常操作狀態期間變化。在一個實施例中，第一頂部電極及第二頂部電極具有與第一介電層共面的上方表面，而第一底部電極及第二底部電極具有與第一介電層共面的下方表面。在一個實施例中，第二底部電極具有沿著第一介電層之遠離基板的上方表面延伸的複數第一部分、自第一介電層之上方表面延伸至第一介電層之面對基板的下方表面的複數第二部分、以及位於第一介電層之下方表面的複數第三部分，第三部分連接第二部分並平行於第一介電層之下方表面延伸。在一個實施例中，第二鐵電層順應性地沿著第二底部電極的上方表面延伸，其中第二頂部電極具有延伸至第一介電層之中且被第二鐵電層圍繞的第一部分，以及具有位於第一部分上且覆蓋第二鐵電層之上方表面的第二部分。
根據本揭露實施例，一種半導體裝置包括：一基板；位於基板之第一區域上的記憶體裝置，其中記憶體裝置包括第一鐵電結構，第一鐵電結構包含第一頂部電極、第一鐵電薄膜、以及第一底部電極；以及位於基板之第二區域上的射頻(RF)裝置，其中射頻裝置包括可調電容，可調電容包含第二鐵電結構，第二鐵電結構包括第二頂部電極、第二鐵電薄膜、以及第二底部電極。
在一個實施例中，第一鐵電結構被設置於基板上的第一介電層中，而第二鐵電結構至少部分地被設置於第一介電層中。在一個實施例中，第一底部電極之面對基板的下方表面，與第二底部電極之面對基板的下方表面呈水平。在一個實施例中，第一頂部電極之背對基板的上方表面，與第二頂部電極之背對基板的上方表面呈水平。在一個實施例中，第一頂部電極之背對基板的上方表面，與第一介電層之背對基板的上方表面呈水平，且第二頂部電極之背對基板的上方表面，自基板延伸得比第一介電層之背對基板的上方表面還遠。
根據本揭露實施例，一種半導體裝置的形成方法包括：在基板上形成第一介電層，第一介電層自上述半導體裝置的第一裝置區域延伸至半導體裝置的第二裝置區域；在基板上之第一裝置區域中形成記憶體裝置的記憶體單元，其中記憶體單元的形成包括在第一介電層中形成第一鐵電結構，第一鐵電結構的形成包括相繼地在基板上形成第一底部電極、第一鐵電層、以及第一頂部電極；以及在基板上之第二裝置區域中形成射頻(RF)電路的可調電容，其中可調電容的形成包括在第一介電層中形成第二鐵電結構，第二鐵電結構的形成包括相繼地在基板上形成第二底部電極、第二鐵電層、以及第二頂部電極。
在一個實施例中，第一鐵電結構及第二鐵電結構在相同的製程操作中被形成。在一個實施例中，第一底部電極及第二底部電極是使用相同的形成方法由第一導電材料所形成，第一鐵電層及第二鐵電層是使用相同的形成方法由一鐵電材料所形成，而第一頂部電極及第二頂部電極是使用相同的形成方法由第二導電材料所形成。在一個實施例中，上述半導體裝置的形成方法更包括：形成第一導電特徵，第一導電特徵位在第二底部電極之遠離基板的上方表面之上，並與第二底部電極之上方表面接觸；以及形成第二導電特徵，第二導 電特徵位於第二底部電極之面對基板的下方表面之下，並與第二底部電極之下方表面接觸。
儘管已參考了說明性實施例來描述本揭露，但這些描述並非旨於以限制性的意義來解釋。對本揭露技術領域具通常知識者而言，參照說明書對本揭露之說明性實施例及其他實施例作出各種修改及組合是顯而易見的。因此，本揭露旨於獲取的申請專利範圍涵蓋這些修改及實施例。
100:半導體裝置
101:基板
103,104:電子組件
105:導電特徵
107,110:介電層
111,113:導電特徵
120:介電層
121:底部電極
122A:鐵電結構
123:鐵電層
125:頂部電極
126:鐵電結構
130:介電層
131~137:導電特徵
200:第一區域
300:第二區域

Claims (12)

  1. 一種半導體裝置，包括：一基板；一第一介電層，位於上述基板上；一記憶體單元，位於上述基板上，且位於上述半導體裝置的一第一區域中，其中上述記憶體單元包括上述第一介電層中的一第一鐵電結構，上述第一鐵電結構包括一第一底部電極、一第一頂部電極、以及上述第一底部電極與上述第一頂部電極之間的一第一鐵電層；一可調電容，位於上述基板上，且位於上述半導體裝置的一第二區域中，其中上述可調電容包括一第二鐵電結構，上述第二鐵電結構包括一第二底部電極、一第二頂部電極、以及上述第二底部電極與上述第二頂部電極之間的一第二鐵電層，其中上述第二鐵電結構的至少一部分位於上述第一介電層中；以及一第一導電特徵、一第二導電特徵及一第三導電特徵，位於上述基板上，且位於上述半導體裝置的上述第二區域中，其中上述第一導電特徵位於上述第二頂部電極之上並與上述第二頂部電極接觸，上述第二導電特徵位於上述第二底部電極之遠離上述基板的一上方表面之上，並與上述第二底部電極之上述上方表面接觸，而上述第三導電特徵位於上述第二底部電極之面對上述基板的一下方表面之下，並與上述第二底部電極之上述下方表面接觸。
  2. 如請求項1之半導體裝置，其中上述第一鐵電結構被配置以成為一記憶體裝置的一部分，而上述第二鐵電結構被配置以成為一射頻電路的一部分。
  3. 如請求項1之半導體裝置，其中上述第一頂部電極及上述第一底 部電極具有相同的尺寸，而上述第二頂部電極小於上述第二底部電極。
  4. 如請求項3之半導體裝置，更包括：一第四導電特徵及一第五導電特徵，位於上述基板上，且位於上述半導體裝置的上述第一區域中，其中上述第四導電特徵位於上述第一頂部電極之上並與上述第一頂部電極接觸，而上述第五導電特徵位於上述第一底部電極之下並與上述第一底部電極接觸。
  5. 如請求項4之半導體裝置，其中：上述第三導電特徵被配置以在上述可調電容之一初始化狀態期間耦接至一電壓供應，上述第三導電特徵被配置以在上述可調電容之一正常操作狀態期間耦接至一射頻電路；以及上述第五導電特徵被配置為耦接到一調變電壓供應，以在上述正常操作狀態期間用於微調上述可調電容的一電容。
  6. 如請求項1之半導體裝置，其中上述第二底部電極具有沿著上述第一介電層之遠離上述基板的一上方表面延伸的複數第一部分、自上述第一介電層之上述上方表面延伸至上述第一介電層之面對上述基板的一下方表面的複數第二部分、以及位於上述第一介電層之上述下方表面的複數第三部分，上述第三部分連接上述第二部分並平行於上述第一介電層之上述下方表面延伸。
  7. 如請求項6之半導體裝置，其中上述第二鐵電層順應性地沿著上述第二底部電極的一上方表面延伸，其中上述第二頂部電極具有延伸至上述第一介電層之中且被上述第二鐵電層圍繞的一第四部分，以及具有位於上述第四部分上且覆蓋上述第二鐵電層之一上方表面的一第五部分。
  8. 一種半導體裝置，包括： 一基板；一記憶體裝置，位於上述基板之一第一區域上，其中上述記憶體裝置包括一第一鐵電結構，上述第一鐵電結構包含一第一頂部電極、一第一鐵電薄膜、以及一第一底部電極；一射頻(RF)裝置，位於上述基板之一第二區域上，其中上述射頻裝置包括一可調電容，上述可調電容包含一第二鐵電結構，上述第二鐵電結構包括一第二頂部電極、一第二鐵電薄膜、以及一第二底部電極；以及一第一導電特徵、一第二導電特徵及一第三導電特徵，位於上述基板上，且位於上述基板的上述第二區域上，其中上述第一導電特徵位於上述第二頂部電極之上並與上述第二頂部電極接觸，上述第二導電特徵位於上述第二底部電極之背對上述基板的上方表面之上，並與上述第二底部電極之上方表面接觸，而上述第三導電特徵位於上述第二底部電極之面對上述基板的下方表面之下，並與上述第二底部電極之下方表面接觸。
  9. 如請求項8之半導體裝置，其中上述第一鐵電結構被設置於上述基板上的一第一介電層中，而上述第二鐵電結構至少部分地被設置於上述第一介電層中。
  10. 如請求項9之半導體裝置，其中上述第一頂部電極之背對上述基板的上方表面，與上述第一介電層之背對上述基板的上方表面呈水平，且上述第二頂部電極之背對上述基板的上方表面，自上述基板延伸得比上述第一介電層之背對上述基板的上方表面還遠。
  11. 一種半導體裝置的形成方法，包括：在一基板上形成一第一介電層； 在上述第一介電層中形成一第一導電特徵；在上述基板上形成一第二介電層，上述第二介電層自上述半導體裝置的一第一裝置區域延伸至上述半導體裝置的一第二裝置區域；在上述基板上之上述第一裝置區域中形成一記憶體裝置的一記憶體單元，其中上述記憶體單元的形成包括在上述第二介電層中形成一第一鐵電結構，上述第一鐵電結構的形成包括相繼地在上述基板上形成一第一底部電極、一第一鐵電層、以及一第一頂部電極；以及在上述基板上之上述第二裝置區域中形成一射頻(RF)電路的一可調電容，其中上述可調電容的形成包括在上述第二介電層中形成一第二鐵電結構，上述第二鐵電結構的形成包括相繼地在上述基板上形成一第二底部電極、一第二鐵電層、以及一第二頂部電極；在上述第二介電層上形成一第三介電層；以及在上述第二介電層及上述第三介電層中形成一第二導電特徵以及一第三導電特徵，其中上述第二導電特徵位於上述第二頂部電極之上並與上述第二頂部電極接觸，上述第三導電特徵位於上述第二底部電極之遠離上述基板的一上方表面之上，並與上述第二底部電極之上述上方表面接觸，而上述第一導電特徵位於上述第二底部電極之面對上述基板的一下方表面之下，並與上述第二底部電極之上述下方表面接觸。
  12. 如請求項11之半導體裝置的形成方法，其中：上述第一鐵電結構及上述第二鐵電結構在相同的製程操作中被形成；以及上述第一底部電極及上述第二底部電極是使用相同的形成方法由一第一導電材料所形成，上述第一鐵電層及上述第二鐵電層是使用相同的形成方法由一 鐵電材料所形成，而上述第一頂部電極及上述第二頂部電極是使用相同的形成方法由一第二導電材料所形成。
TW109146814A 2019-12-30 2020-12-30 半導體裝置及其形成方法 TWI824219B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962955199P 2019-12-30 2019-12-30
US62/955,199 2019-12-30
US16/904,717 US11527542B2 (en) 2019-12-30 2020-06-18 System-on-chip with ferroelectric random access memory and tunable capacitor
US16/904,717 2020-06-18

Publications (2)

Publication Number Publication Date
TW202125718A TW202125718A (zh) 2021-07-01
TWI824219B true TWI824219B (zh) 2023-12-01

Family

ID=76546550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146814A TWI824219B (zh) 2019-12-30 2020-12-30 半導體裝置及其形成方法

Country Status (4)

Country Link
US (1) US11527542B2 (zh)
KR (1) KR20210086944A (zh)
CN (1) CN113130490A (zh)
TW (1) TWI824219B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688457B2 (en) * 2020-12-26 2023-06-27 International Business Machines Corporation Using ferroelectric field-effect transistors (FeFETs) as capacitive processing units for in-memory computing
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441415B1 (en) * 1999-06-25 2002-08-27 Texas Instruments Incorporated Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity
US20040195603A1 (en) * 2003-01-31 2004-10-07 Toshio Ito Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor
US20130062733A1 (en) * 2011-09-08 2013-03-14 Texas Instruments Incorporated Integrated Circuit with Integrated Decoupling Capacitors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205181A (ja) * 1996-01-26 1997-08-05 Nec Corp 半導体装置
US6720596B2 (en) * 2000-10-17 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for driving the same
CN1251322C (zh) * 2002-12-06 2006-04-12 台湾积体电路制造股份有限公司 使用于低驱动电压的铁电电容制造方法
US6867447B2 (en) 2003-05-20 2005-03-15 Texas Instruments Incorporated Ferroelectric memory cell and methods for fabricating the same
EP1628327A2 (en) * 2004-08-20 2006-02-22 Matsushita Electric Industrial Co., Ltd. Dielectric memory device and method for fabricating the same
JP2008053264A (ja) * 2006-08-22 2008-03-06 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR20090023031A (ko) 2007-08-29 2009-03-04 한국정보통신대학교 산학협력단 가변형 캐패시터 및 그 제조방법
JP2009110622A (ja) * 2007-10-31 2009-05-21 Fujitsu Microelectronics Ltd 半導体メモリおよびシステム
US9548348B2 (en) * 2013-06-27 2017-01-17 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
JP2015149354A (ja) 2014-02-05 2015-08-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP6617394B2 (ja) 2015-12-18 2019-12-11 ローム株式会社 半導体装置
US20200075491A1 (en) * 2017-06-30 2020-03-05 Intel Corporation Microelectronic devices designed with package integrated tunable ferroelectric capacitors
US11121139B2 (en) 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
US11139315B2 (en) * 2019-10-31 2021-10-05 Qualcomm Incorporated Ferroelectric transistor
US11152272B2 (en) * 2019-11-13 2021-10-19 Qualcomm Incorporated Die-to-wafer hybrid bonding with forming glass

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441415B1 (en) * 1999-06-25 2002-08-27 Texas Instruments Incorporated Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity
US20040195603A1 (en) * 2003-01-31 2004-10-07 Toshio Ito Ferroelectric capacitor and semiconductor device having a ferroelectric capacitor
US20130062733A1 (en) * 2011-09-08 2013-03-14 Texas Instruments Incorporated Integrated Circuit with Integrated Decoupling Capacitors

Also Published As

Publication number Publication date
US20210202511A1 (en) 2021-07-01
CN113130490A (zh) 2021-07-16
KR20210086944A (ko) 2021-07-09
TW202125718A (zh) 2021-07-01
US11527542B2 (en) 2022-12-13

Similar Documents

Publication Publication Date Title
TWI824219B (zh) 半導體裝置及其形成方法
US6461914B1 (en) Process for making a MIM capacitor
US11024750B2 (en) Quantum capacitance graphene varactors and fabrication methods
US7601604B2 (en) Method for fabricating conducting plates for a high-Q MIM capacitor
JP6224737B2 (ja) キャパシタンスを高めた金属−酸化物−金属（ｍｏｍ）キャパシタ
US11398545B2 (en) Single-mask, high-q performance metal-insulator-metal capacitor (MIMCAP)
US9871095B2 (en) Stacked capacitor with enhanced capacitance and method of manufacturing the same
CN111668188A (zh) 具有栅极插塞或接触部插塞的自对准栅极端盖（sage）架构
US20210399017A1 (en) Memory device and method of forming the same
US11647635B2 (en) Ferroelectric memory device and method of forming the same
TW201606995A (zh) 用於積體電路之柱狀電阻結構
US20220367515A1 (en) Ferroelectric memory device and method of forming the same
WO2022048159A1 (zh) 带铁电或负电容器的半导体器件及其制造方法及电子设备
WO2019190453A1 (en) Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication
TW202129983A (zh) 電容結構以及其製作方法
TWI832415B (zh) 半導體元件及其形成方法
KR102686736B1 (ko) 강유전성 랜덤 액세스 메모리 및 조정 가능한 캐패시터를 갖는 시스템-온-칩
CN114446928A (zh) Mim电容器结构
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
US11276653B2 (en) Electronic device and manufacturing method thereof
US20230387192A1 (en) Semiconductor device and manufacturing method thereof
US20240064994A1 (en) Memory device and method of forming the same
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
US20230395649A1 (en) Metal-insulator-metal (mim) capacitor module
US20200152871A1 (en) Multi function single via patterning